KR20240041331A - 고주파 증폭기 - Google Patents

고주파 증폭기 Download PDF

Info

Publication number
KR20240041331A
KR20240041331A KR1020247003864A KR20247003864A KR20240041331A KR 20240041331 A KR20240041331 A KR 20240041331A KR 1020247003864 A KR1020247003864 A KR 1020247003864A KR 20247003864 A KR20247003864 A KR 20247003864A KR 20240041331 A KR20240041331 A KR 20240041331A
Authority
KR
South Korea
Prior art keywords
impedance
circuit
amplifier
constant circuit
load
Prior art date
Application number
KR1020247003864A
Other languages
English (en)
Inventor
히로시 쿠니타마
타쿠야 요시다
Original Assignee
가부시끼가이샤교산세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤교산세이사꾸쇼 filed Critical 가부시끼가이샤교산세이사꾸쇼
Publication of KR20240041331A publication Critical patent/KR20240041331A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microwave Amplifiers (AREA)
  • Filters And Equalizers (AREA)
  • Amplifiers (AREA)

Abstract

고주파 증폭기는, 고주파 신호를 증폭하는 증폭기와, 증폭기측으로부터 부하측을 바라본 고주파에 대한 임피던스를 조정하는 임피던스 조정부를 구비하고, 임피던스 조정부는, 분포 정수 회로와 집중 정수 회로를 구비한다. 분포 정수 회로는 고조파와 공진하는 선로 길이의 전송 선로를 구비하고, 집중 정수 회로는 분포 정수 회로의 고조파 이외의 고조파, 및 기본파와 공진하는 공진 회로를 구비한다. 분포 정수 회로의 전송 선로는, 일단이 개방단으로 하고, 각 고조파와 공진하는 선로 길이를 가진 오픈 스터브로 구성된다. 고주파 증폭기는, 기본파의 1/4파장 전송 선로를 구비하는 일 없이, 기본파 및 고조파를 임피던스 조정함으로써 필터링을 행한다.

Description

고주파 증폭기
본 발명은, F급 증폭기, 역F급 증폭기의 고주파 증폭기에 관한 것이다.
증폭기에 있어서, 트랜지스터의 순간 소비 전력은 순간 전류와 순간 전압의 곱(積)으로 표시되고, 순간 소비 전력의 RF(Radio Frequency) 1주기 적분값의 시간 평균은 트랜지스터의 시간 평균 소비 전력이 된다.
A급 증폭기는, 트랜지스터의 드레인 단자에 있어서의 전류와 전압은 서로 역상의 정현파이고, A급 동작에서는 전류·전압 파형의 중첩 부분은 크다. 그 때문에 증폭기의 효율은 낮다. B급 동작은, 드레인 전류를 바이어스에 의해 반파 정류 파형으로 하고, 드레인 전압을 정현파 전압으로 한다. 드레인 전압을 정현파 전압으로 한 B급 동작에서는 전류·전압 파형의 중첩 부분은 작아지지만, 중첩은 없어지지 않는다. 증폭기의 고효율화에는, 드레인 전압과 드레인 전류의 관계에 있어서, 순간 전압과 순간 전류가 동시에 존재하지 않는 상태로 하는 것이 요구된다.
증폭기의 고효율화에 있어서, 시간 영역의 전압·전류 관계에 의해서 고효율화를 도모하는 증폭기로서 D급 증폭기나 E급 증폭기가 알려지고, 주파수 영역의 전압·전류 관계에 의해서 고효율화를 도모하는 증폭기로서 F급 증폭기, 역F급 증폭기가 알려져 있다.
트랜지스터에 흐르는 반파 정류 전류의 주파수 성분은, 코사인 함수의 기본파와 짝수차(偶數次)의 고조파이다. 삼각 함수열은 직교 함수열이기 때문에, 주파수가 서로 다른 전류와 전압이 동시에 존재해도 순간 전력의 1주기 적분값은 제로(零)로 되고, 전력 소비는 발생하지 않는다. 트랜지스터의 드레인 단자의 전압을, 전류와 역상 관계에 있는 기본파와 홀수차(奇數次) 고조파로 하는 것에 의해, 기본파에 관해서 역률 100%의 전력이 발생하고, 모든 고조파에서 전력 소비가 제로로 된다.
F급 증폭기의 F급 부하 회로는, 모든 고조파에서 전력 소비가 제로로 되는 전류·전압 관계에 있어서, 트랜지스터의 출력 단자로부터 부하측을 본 부하 임피던스를, 짝수차 고조파에서 단락으로 하고, 홀수차 고조파에서 개방으로 한다. 이것에 의해, 전류 고조파는 짝수차 고조파만으로 되고, 전압 고조파는 홀수차 고조파만으로 된다.
도 13의 (a), (b)는 F급 증폭기의 구성례를 도시하고, 직류 급전 회로와 부하 회로로 구성된다. 부하 회로는, 부하 임피던스가 짝수차 고조파에서 제로, 홀수차 고조파에서 무한대로 되도록 설계된다.
도 13의 (a)의 F급 증폭기(101A)는, 직류 급전 회로(102A)와, 직류 급전 회로(102A)를 구성하는 LDMOS의 드레인단과 부하(106A) 사이의 출력 라인에 직렬 접속된 전송 선로(103A), 및 출력 라인에 대해서 병렬로 접속된 병렬 공진 회로(104A)를 구비한다. 전송 선로(103A)의 전송 선로 길이 L1은, 기본파의 파장의 파장 λ1의 1/4의 길이이다. 병렬 공진 회로(104A)는, 기본 주파수에 대해서 임피던스를 개방 상태로 하고, 고주파수에 대해서 임피던스를 단락 상태로 한다. 전송 선로(103A)는, 홀수차 고조파에 대해서는 전송 선로의 임피던스 변환에 의해 개방 상태로 하고, 짝수차 고조파에 대해서는 전송 선로의 임피던스 변환이 기능하지 않아 단락 상태인 채로 한다. (특허문헌 1)
도 13의 (b)의 F급 증폭기(101B)는, 직류 급전 회로(102B)와, 직류 급전 회로(102B)의 직류 전원과 LDMOS의 드레인단 사이의 직류 급전 라인에 접속된 전송 선로(103B)와, 드레인단과 부하(106B) 사이에 직렬로 접속된 직렬 공진 회로(104B)를 구비한다. 부언하면, 도 13의 (b)의 직렬 공진 회로(104B)는, 인덕터(Lo)와 캐패시터(Co)가 직렬 접속된 공진 회로이다.
전송 선로(103B)의 전송 선로 길이 L1은 기본파의 파장 λ1의 1/4의 길이이고, 일단은 캐패시턴스에 의해 고주파적으로 단락되고, 제2 고조파에 대해서는 1/2 파장, 제3 고조파에 대해서는 3/4 파장에 상당하기 때문에, 제2 고조파에 대해서는 단락, 제3 고조파에 대해서는 개방의 부하 조건이 충족된다(특허문헌 2).
역F급 부하 회로는, F급 부하 회로와는 반대로, 부하 임피던스를 짝수차 고조파에서 개방하고, 홀수차 고조파에서 단락시킨다. 이것에 의해, 전류 고조파는 홀수차 고조파만으로 되고, 전압 고조파는 짝수차 고조파만으로 된다(특허문헌 3)
일본공개특허 특개평09－266421호 공보 일본공개특허 특개평11－234062호 공보 국제 공개 제2013/157298호
F급 증폭기는, 모든 고조파에서 전력 소비가 제로로 되는 전류·전압 관계의 요건을 충족시키기 위해서, 짝수차 고조파를 단락시키고, 홀수차 고조파를 개방하는 부하 임피던스 조건이 요구된다. 종래 구성의 F급 증폭기는, 부하 임피던스 조건을 충족시키기 위해서, 전송 선로 길이 L1이 기본파의 파장 λ1의 1/4의 길이(λ1/4)의 전송 선로를 구비한다.
역F급 증폭기는, 홀수차 고조파를 단락시키고, 짝수차 고조파를 개방하는 부하 임피던스 조건이 요구된다. 종래 구성의 역F급 증폭기에 있어서도, 역F급 증폭기의 부하 임피던스 조건을 충족시키기 위해서, 기본파의 1/4파장 전송 선로에 의한 임피던스 변환이 행해진다.
종래의 F급 증폭기 및 역F급 증폭기는, 증폭기의 회로 사이즈가 대형화한다고 하는 문제가 있다. 회로 사이즈의 대형화로서 이하의 요인이 있다.
(a) 기본파의 1/4파장 전송 선로의 선로 길이에 의한 대형화
F급 증폭기 및 역F급 증폭기에 있어서, 트랜지스터 출력의 주파수 f1(=c(광속)/λ1)가 저주파수이며, 기본파의 파장 λ1이 긴 경우에는, 기본파의 1/4파장 전송 선로의 전송 선로 길이 L1은 길어지기 때문에, 증폭기의 회로 사이즈가 대형화한다고 하는 문제가 있다.
(b) 기본파의 1/4파장 전송 선로의 도체폭에 의한 대형화
또, 직류 급전 라인에 기본파의 1/4파장 전송 선로를 마련한 구성에서는, 기본파의 1/4파장 전송 선로의 도체폭은 급전 전력에 따른 폭이 필요하고, 급전 전력의 증대에 수반하여 기본파의 1/4파장 전송 선로의 도체폭은 증대한다. 도체폭의 증대는, 증폭기의 회로 사이즈를 대형화하는 요인이 된다.
(c) 고조파의 스터브의 선로 길이에 의한 대형화
분기된 전송 선로(스터브)로 구성되는 공진 회로에 있어서, 고조파의 파장 λn(n은 고조파 차수)이 긴 경우에는 분기된 전송 선로(스터브)의 선로 길이는 길어지기 때문에, 증폭기의 사이즈가 대형화한다고 하는 문제가 있다.
따라서, F급 증폭기 및 역F급 증폭기의 고주파 증폭기는, 증폭기의 회로 사이즈가 대형화한다고 하는 과제가 있다. 본 발명은 상기한 종래의 과제를 해결해서, 회로 사이즈를 소형화하는 것을 목적으로 한다.
본 발명의 고주파 증폭기는, 고주파 신호를 증폭하는 증폭기와, 증폭기측으로부터 부하측을 바라본 고주파에 대한 임피던스를 조정하는 임피던스 조정부를 구비한다. 임피던스 조정부는, 기본파의 1/4파장 전송 선로를 필요없게 하는 구성에 의해, 기본파 및 고조파를 임피던스 조정해서 필터링을 행한다. 기본파의 1/4파장 전송 선로를 필요없게 하는 구성에 의해, 기본파의 1/4파장 전송 선로의 선로 길이 및 도체폭에 의한 대형화를 해결한다.
본 발명의 고주파 증폭기의 임피던스 조정부는, 분포 정수(定數) 회로와 집중 정수 회로를 구비한 구성으로 한다. 분포 정수 회로는, 고조파와 공진하는 선로 길이의 전송 선로를 구비하고, 집중 정수 회로는, 분포 정수 회로의 고조파 이외의 고조파, 및 기본파와 공진하는 공진 회로를 구비한다.
분포 정수 회로의 전송 선로는, 그의 일단이 개방단이며, 각 고조파와 공진하는 선로 길이를 가진 오픈 스터브로 구성된다.
또, 임피던스 조정부는, 고조파에 있어서 긴 선로 길이를 필요로 하는 스터브를 사용한 분포 정수 회로 대신에, 집중 정수 회로를 사용한 구성에 의해 임피던스 조정하는 것에 의해, 고조파의 스터브의 선로 길이에 의한 대형화를 해결한다.
본 발명의 고주파 증폭기는, 주파수 영역의 전압·전류 관계에 의해서 고효율화를 도모하는 구성으로서, F급 증폭기 혹은 역F급 증폭기를 적용할 수가 있다.
(F급 증폭기의 고주파 증폭기)
모든 고조파에서 전력 소비가 제로로 되는 전류·전압 관계에 있어서, F급 증폭기의 임피던스 조건은, 트랜지스터의 출력 단자로부터 부하측을 본 부하 임피던스가, 짝수차 고조파에서 단락 상태이고, 홀수차 고조파에서 개방 상태이다. 이 F급 증폭기의 임피던스 조건에 의해, 전류 고조파는 짝수차 고조파만으로 되고, 전압 고조파는 홀수차 고조파만으로 된다.
F급 증폭기의 고주파 증폭기가 구비하는 임피던스 조정부에 있어서, 분포 정수 회로의 전송 선로는, 짝수차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브이고, 집중 정수 회로의 공진 회로는, 기본파 및 홀수차 고조파를 고임피던스로 임피던스 조정하는 유도성 부하이다. 이 구성에 의해, 임피던스 조정부는 F급 동작의 임피던스 조정을 행한다. F급 증폭기의 고주파 증폭기는, 분포 정수 회로에 있어서 짝수차 고조파를 오픈 스터브에 의해 임피던스 조정을 행하고, 집중 정수 회로에 있어서 홀수차 고조파를 유도성 부하에 의해 임피던스 조정을 행한다.
기본파를 임피던스 조정하는 유도성 부하를 집중 정수 회로의 공진 회로로 구성하는 것에 의해 기본파의 1/4파장의 전송 선로를 필요없게 하여, 기본파의 1/4파장의 전송 선로의 선로 길이나 도체폭에 의한 회로 사이즈의 대형화를 억제한다.
유도성 부하를 구성하는 공진 회로는, 분포 정수 회로의 출력측의 노드와 부하의 입력측의 노드 사이에 접속된 인덕터와, 부하의 입력측의 노드와 접지단 사이에 접속된 캐패시터로 구성된다.
공진 회로가 분기된 전송 선로(스터브)로 구성되는 경우에는, 고조파의 파장 λn(n은 고조파 차수)이 긴 경우에는 분기된 전송 선로(스터브)의 선로 길이는 길어져, 회로 사이즈가 대형화하는 요인이 된다. 본 발명에 의한 F급 증폭기는, 공진 회로가 집중 정수 회로로 구성되기 때문에, 이 대형화의 문제는 회피된다.
기본파의 전송 선로에 뒤이어 선로 길이가 긴 전송 선로는, 2차 고조파를 제로 임피던스로 임피던스 조정하는 분기된 전송 선로(스터브)이다. 집중 정수 회로는, 분포 정수 회로가 구비하는 2차 고조파에 대응하는 오픈 스터브 대신에, 2차 고조파를 제로 임피던스로 임피던스 조정하는 공진 회로를 구비한다. 이것에 의해 선로 길이가 긴 전송 선로(스터브)를 필요없게 한다.
(역F급 증폭기의 고주파 증폭기)
모든 고조파에서 전력 소비가 제로로 되는 전류·전압 관계에 있어서, 역F급 증폭기의 임피던스 조건은, 트랜지스터의 출력 단자로부터 부하측을 본 부하 임피던스가, 홀수차 고조파에서 단락 상태이고, 짝수차 고조파에서 개방 상태이다. 이 F급 증폭기의 임피던스 조건에 의해, 전류 고조파는 홀수차 고조파만으로 되고, 전압 고조파는 짝수차 고조파만으로 된다.
역F급 증폭기의 고주파 증폭기가 구비하는 임피던스 조정부에 있어서, 분포 정수 회로의 전송 선로는, 홀수차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브이고, 집중 정수 회로의 공진 회로는 인덕터와 캐패시터로 이루어지는 공진 회로이다. 집중 정수 회로는 용량성 부하로 하고, 기본파를 유도성 부하로 임피던스 조정하고, 짝수차 고조파를 고임피던스로 임피던스 조정한다. 이 구성에 의해, 임피던스 조정부는 역F급 동작의 임피던스 조정을 행한다. 역F급 증폭기의 고주파 증폭기는, 짝수차 고조파를 집중 정수 회로의 용량성 부하에 의해 임피던스 조정을 행하고, 홀수차 고조파를 분포 정수 회로의 오픈 스터브에 의해 임피던스 조정을 행한다.
집중 정수 회로의 공진 회로는, 기본파를 유도성 부하로 하고, 짝수차 고조파를 용량성으로 임피던스 조정하는 용량성 부하를 구성한다. 이것에 의해 기본파의 1/4파장의 전송 선로를 필요없게 하여, 기본파의 1/4파장의 전송 선로의 선로 길이나 도체폭에 의한 회로 사이즈의 대형화를 억제한다.
집중 정수 회로에 있어서, 용량성 부하를 구성하는 공진 회로는, 분포 정수 회로의 출력측의 노드와 접지단 사이에 접속된 캐패시터와, 부하에 대해서 직렬 접속된 인덕터로 구성된다.
공진 회로가 분기된 전송 선로(스터브)로 구성되는 경우에는, 고조파의 파장 λn(n은 고조파 차수)이 긴 경우에는 분기된 전송 선로(스터브)의 선로 길이는 길어져, 회로 사이즈가 대형화하는 요인이 된다. 역F급 증폭기에 있어서, 용량성 부하의 공진 회로는, 기본파만을 유도성 부하로 하고, 짝수차 고조파를 고임피던스로 임피던스 조정한다. 이것에 의해 선로 길이가 긴 전송 선로(스터브)를 필요없게 하여, 회로 사이즈가 대형화하는 문제를 회피한다.
역F급 증폭기에 있어서, 기본파의 전송 선로에 뒤이어 선로 길이가 긴 전송 선로는, 3차 고조파를 제로 임피던스로 임피던스 조정하는 분기된 전송 선로(스터브)이다. 집중 정수 회로는, 분포 정수 회로가 구비하는 3차 고조파에 대응하는 오픈 스터브 대신에, 3차 고조파를 제로 임피던스로 임피던스 조정하는 공진 회로를 구비한다.
본 발명의 고주파 증폭기는, 푸시풀 구성에 적용해서, 대(大)출력이며 소(小)왜곡의 출력이 얻어진다.
(F급 증폭기의 푸시풀 회로)
본 발명의 고주파 증폭기에 있어서, F급 증폭기의 푸시풀 구성은, 서로 역상의 고주파 신호를 증폭하는 두 증폭기에 의해 푸시풀 회로가 구성되고, 두 증폭기는 출력 트랜스를 거쳐 부하에 접속된다.
임피던스 조정부의 유도성 부하는 복수의 형태에 의해 구성할 수가 있다.
(a) 유도성 부하의 제1 형태
유도성 부하의 제1 형태는, 출력 트랜스의 누설 인덕턴스와 2차측에 병렬 접속된 캐패시터에 의해 구성된다.
(b) 유도성 부하의 제2 형태
유도성 부하의 제2 형태는, 출력 트랜스의 1차측에 직렬 접속된 인덕터와, 출력 트랜스의 1차측 또는 2차측에 병렬 접속된 캐패시터에 의해 구성된다.
(c) 유도성 부하의 제3 형태
유도성 부하의 제3 형태는, 출력 트랜스의 2차측에 직렬 접속된 인덕터와, 출력 트랜스의 2차측에 병렬 접속된 캐패시터에 의해 구성된다.
(역F급 증폭기의 푸시풀 회로)
본 발명의 고주파 증폭기에 있어서, F급 증폭기의 푸시풀 구성은, 서로 역상의 고주파 신호를 증폭하는 두 증폭기에 의해 푸시풀 회로가 구성되고, 두 증폭기는 출력 트랜스를 거쳐 부하에 접속된다. 임피던스 조정부의 용량성 부하의 한 형태는 출력 트랜스의 1차측 또는 2차측에 접속되는 인덕터와 캐패시터의 공진 회로에 의해 구성된다.
(다층 구성)
본 발명의 고주파 증폭기에 있어서, 전송 선로를 다층 기판의 유전체층에 마련하는 형태로 할 수가 있다.
(a) 다층 기판의 제1 형태
다층 기판의 제1 형태에 있어서, 분포 정수 회로는 GND층과 유전체의 기판층의 다층 기판에 의해 구성되고, 기판층 내에 2차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브가 마련된다.
(b) 다층 기판의 제2 형태
다층 기판의 제2 형태에 있어서, 분포 정수 회로는 GND층과 유전체의 기판층의 다층 기판으로 구성되고, 기판층 내에 3차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브가 마련된다.
오픈 스터브를 유전체 내에 마련하는 것에 의해, 전송 선로의 선로 길이는 단축되어, 회로 사이즈가 소형화된다.
이상 설명한 바와 같이, 본 발명에 의하면, F급 증폭기 및 역F급 증폭기의 고주파 증폭기의 증폭기의 회로 사이즈를 소형화할 수가 있다.
도 1은, 본 발명의 고주파 증폭기의 개략 구성을 설명하기 위한 도면이다.
도 2는, 본 발명의 F급 증폭기의 고주파 증폭기를 설명하기 위한 도면이다.
도 3은, F급 증폭기의 고주파 증폭기가 구비하는 유도성 부하의 회로예를 도시하는 도면이다.
도 4는, 푸시풀 구성에 의한 F급 증폭기의 고주파 증폭기의 구성례를 설명하기 위한 도면이다.
도 5는, 푸시풀 구성에 의한 F급 증폭기의 고주파 증폭기의 구성례를 설명하기 위한 도면이다.
도 6은, 푸시풀 구성에 의한 F급 증폭기의 고주파 증폭기의 구성례를 설명하기 위한 도면이다.
도 7은, 푸시풀 구성에 의한 F급 증폭기의 고주파 증폭기의 구성례를 설명하기 위한 도면이다.
도 8은, 본 발명의 역F급 증폭기의 고주파 증폭기를 설명하기 위한 도면이다.
도 9는, 역F급 증폭기의 고주파 증폭기가 구비하는 용량성 부하의 회로예를 도시하는 도면이다.
도 10은, 푸시풀 구성에 의한 역F급 증폭기의 고주파 증폭기의 구성례를 설명하기 위한 도면이다.
도 11은, 푸시풀 구성에 의한 역F급 증폭기의 고주파 증폭기의 구성례를 설명하기 위한 도면이다.
도 12는, 본 발명의 고주파 증폭기의 다층 구성을 설명하기 위한 도면이다.
도 13은, 종래의 F급 증폭기의 구성례를 도시하는 도면이다.
이하, 도 1을 사용하여 본 발명의 고주파 증폭기의 개략 구성을 설명하고, 도 2를 사용하여 본 발명의 F급 증폭기의 고주파 증폭기를 설명하고, 도 3을 사용하여 유도성 부하의 회로예를 설명하고, 도 4 내지 도 7을 사용하여 푸시풀 구성에 의한 F급 증폭기의 고주파 증폭기를 설명하고, 도 8을 사용하여 본 발명의 역F급 증폭기의 고주파 증폭기를 설명하고, 도 9를 사용하여 용량성 부하의 회로예를 설명하고, 도 10 내지 도 11을 사용하여 푸시풀 구성에 의한 역F급 증폭기의 고주파 증폭기를 설명하고, 도 12를 사용하여 본 발명의 고주파 증폭기의 다층 구성을 설명한다.
[본 발명의 개략 구성]
도 1의 (a)는 본 발명의 고주파 증폭기의 개략 구성을 설명하기 위한 도면이고, 도 1의 (b)는 본 발명의 F급 증폭기에 의한 고주파 증폭기의 개략 구성을 도시하고, 도 1의 (c)는 본 발명의 역F급 증폭기에 의한 고주파 증폭기의 개략 구성을 도시하고 있다.
(고주파 증폭기의 개략 구성)
도 1의 (a)에 있어서, 고주파 증폭기(1)는, 고주파 신호를 증폭하는 증폭기(2)와, 증폭기(2)측으로부터 부하(6)측을 바라본 고주파에 대한 임피던스를 조정하는 임피던스 조정부(3)를 구비한다. 임피던스 조정부(3)는, 기본파 및 고조파를 임피던스 조정해서 필터링을 행한다. 임피던스 조정부(3)는, 기본파의 1/4파장 전송 선로를 구비하지 않는 구성이고, 기본파의 1/4파장 전송 선로를 필요없게 하는 구성에 의해, 기본파의 1/4파장 전송 선로의 선로 길이 및 도체폭에 의한 대형화를 억제한다.
임피던스 조정부(3)는, 분포 정수 회로(4)와 집중 정수 회로(5)를 구비한다. 분포 정수 회로(4)는, 고조파와 공진하는 선로 길이의 전송 선로를 구비한다. 집중 정수 회로(5)는, 분포 정수 회로(4)가 임피던스 조정하는 고조파를 제외한 고조파, 및 기본파와 공진하는 공진 회로를 구비한다. 분포 정수 회로(4)의 전송 선로는, 일단이 개방단인 오픈 스터브의 전송 선로로 구성된다.
임피던스 조정부(3)는, 고조파에 있어서 긴 선로 길이를 필요로 하는 스터브를 사용한 임피던스 조정 대신에, 집중 정수 회로를 사용한 임피던스 조정을 행한다. 이것에 의해, 긴 선로 길이를 필요로 하는 스터브를 필요없게 한다.
(a) F급 증폭기에 의한 고주파 증폭기의 개략 구성
F급 동작에 있어서, 기본파 및 짝수차 고조파의 합성으로 표시되는 반파 정류의 전류 파형은, 직류 급전 회로 및 홀수차 고조파에 대한 부하 임피던스를 고임피던스로 하는 것에 의해 얻어지고, 전류와 역상의 기본파 및 홀수차 고조파의 합성으로 표시되는 직사각형(矩形)의 전압 파형은, 짝수차 고조파에 대한 부하 임피던스를 제로로 하는 것에 의해 얻어진다. 이 때, 전류와 전압의 곱은 제로로 되기 때문에 증폭기의 트랜지스터에서의 전력 소비는 제로로 된다. F급 동작의 임피던스 조건은, 트랜지스터로부터 부하측을 바라본 고주파에 대한 임피던스가, 짝수차 고조파에서 단락이고, 홀수차 고조파에서 고임피던스이고, 기본파의 전류·전압이 서로 역상이다.
F급 증폭기는, 임피던스 조정부에 있어서, 트랜지스터의 출력 단자로부터 부하측을 바라본 고주파에 대한 임피던스가 F급 동작의 임피던스 조건을 충족시키도록 고조파 처리를 행한다.
도 1의 (b)를 사용하여 F급 증폭기에 의한 고주파 증폭기(1a)의 개략 구성을 설명한다.
고주파 증폭기(1a)에 의한 F급 동작에 있어서, 증폭기(2)로부터 부하(6)측을 바라본 고주파에 대한 부하 임피던스 조건은, 짝수차 고조파에서 단락, 홀수차 고조파에서 고임피던스이다. 부하 임피던스를 짝수차 고조파에서 단락으로 하는 조건은 분포 정수 회로(4a)에 의해 달성되고, 부하 임피던스를 홀수차 고조파에서 고임피던스로 하는 조건은 집중 정수 회로(5a)에 의해 달성된다.
분포 정수 회로(4a)는 일단이 개방단인 오픈 스터브의 전송 선로에 의해 구성된다. 오픈 스터브는 짝수차 고조파와 공진하는 선로 길이를 가지고, 짝수차 고조파를 단락 상태로 하는 임피던스 조정을 행한다. 집중 정수 회로(5a)는 유도성 부하의 공진 회로에 의해 구성되고, 공진 회로는 홀수차 고조파를 고임피던스 상태로 하는 임피던스 조정을 행한다. 기본파에 대한 정합을 행하는 정합 회로(8)를 임피던스 조정부(3)와 부하(6) 사이에 마련해도 된다.
(b) 역F급 증폭기에 의한 고주파 증폭기의 개략 구성
역F급 동작의 임피던스 조건은, 트랜지스터로부터 부하측을 바라본 고주파에 대한 임피던스가, 홀수차 고조파에서 단락이고, 짝수차 고조파에서 고임피던스이고, 기본파의 전류·전압이 서로 역상이다.
역F급 증폭기는, 임피던스 조정부에 있어서, 트랜지스터의 출력 단자로부터 부하측을 바라본 고주파에 대한 임피던스가 역F급 동작의 임피던스 조건을 충족시키도록 고조파 처리를 행한다.
도 1의 (c)를 사용하여 역F급 증폭기에 의한 고주파 증폭기(1b)의 개략 구성을 설명한다.
고주파 증폭기(1b)에 의한 역F급 동작에 있어서, 증폭기(2)로부터 부하(6)측을 바라본 고주파에 대한 임피던스 조건은, 홀수차 고조파에서 단락, 짝수차 고조파에서 고임피던스이다.
부하 임피던스를 홀수차 고조파에서 단락으로 하는 조건은 분포 정수 회로(4b)에 의해 달성되고, 부하 임피던스를 짝수차 고조파에서 고임피던스로 하는 조건은 집중 정수 회로(5b)에 의해 달성된다.
분포 정수 회로(4b)는 일단이 개방단인 오픈 스터브의 전송 선로에 의해 구성된다. 오픈 스터브는 홀수차 고조파와 공진하는 선로 길이를 가지고, 홀수차 고조파를 단락 상태로 하는 임피던스 조정을 행한다. 집중 정수 회로(5b)는 기본파에 대해서 소정의 유도성 부하로 하고, 짝수차 고조파에 대해서 용량성 부하로 하는 공진 회로에 의해 구성되고, 공진 회로는 짝수차 고조파를 고임피던스 상태로 하는 임피던스 조정을 행한다. 기본파에 대한 정합을 행하는 정합 회로(8)를 임피던스 조정부(3)와 부하(6) 사이에 마련해도 된다.
[F급 증폭기에 의한 고주파 증폭기의 구성례]
도 2의 (a), (b)는 F급 증폭기에 의한 고주파 증폭기의 구성례(1A, 1B)를 도시하고 있다. F급 증폭기(1A)는 2차 고조파의 임피던스 조정을 오픈 스터브에 의해 행하는 구성이고, F급 증폭기(1B)는 2차 고조파의 임피던스 조정을 집중 정수 회로에 의해 행하는 구성이다. 부언하면, 도면 중의 Lda는 직류 인덕턴스를 나타내고, Cda는 직류 컷 캐패시턴스를 나타내고 있다.
(a) F급 증폭기(1A)
도 2의 (a)에 있어서, F급 증폭기(1A)는 증폭기(2)와 임피던스 조정부(3A)에 의해 구성된다. 증폭기(2)는, LDMOS의 드레인 전압을 직류 전압(Vdc)에 의해 바이어스하고, 얻어지는 방형파형(方形波狀)의 전압 파형의 고조파 성분을 임피던스 조정부(3A)에서 제거한 후, 부하(6)로 출력한다. 임피던스 조정부(3A)는, 짝수차 고조파에 대한 임피던스를 단락시켜 제로로 하는 분포 정수 회로(4A)와, 기본파를 유도성 부하로 하고, 홀수차 고조파에 대한 임피던스를 고임피던스의 유도성 부하로 하는 집중 정수 회로(5A)에 의해 구성된다.
증폭기(2)의 출력단으로부터 부하(6)측을 바라본 고주파에 대한 임피던스가 F급 동작의 임피던스 조건을 충족시키는 고조파 처리가 행해진다.
(a1) 분포 정수 회로(4A)
분포 정수 회로(4A)는, 오픈 스터브의 전송 선로에 의해 짝수차 고조파에 대한 임피던스를 단락시킨다. 오픈 스터브의 일단은 개방단이고, 선로 길이는 짝수차 고조파의 각 파장 λn(n은 짝수)의 1/4파장인 λn/4이다.
오픈 스터브의 선로 길이를 짝수차 고조파의 파장 λn(n은 짝수)의 1/4파장으로 하면, 오픈 스터브의 한쪽의 전압 파형은 마디(節)로 되어 제로로 되기 때문에, 오픈 스터브의 개방단측과는 반대(逆)인 증폭기(2)의 출력단 A측에 있어서의 짝수차 고조파는 단락 상태로 된다.
짝수차 고조파 성분은 고차수일수록 작아지기 때문에, F급 동작의 임피던스 조건의 충족은 유한개의 짝수차 고조파로도 충분하다. 또, n차 고조파의 선로 길이 Ln을 가진 오픈 스터브는, n차 고조파의 홀수배(奇數倍)의 고조파에 대하여도 임피던스를 단락시키기 때문에, 한정된 개수의 오픈 스터브이더라도 F급 동작의 임피던스 조건을 실효적으로 충족시킬 수가 있다.
예를 들어, n=2, 4, 8로 했을 때, 2차 고조파(주파수 f2), 4차 고조파(주파수 f4), 및 8차 고조파(주파수 f8)에 대응하는 선로 길이 L2, L4, L8의 3개의 오픈 스터브를 사용하는 것에 의해, 2차 고조파, 4차 고조파, 6차 고조파, 8차 고조파, 10차 고조파, 12차 고조파까지의 짝수차 고조파의 임피던스를 단락시킬 수가 있다.
2차 고조파의 오픈 스터브의 선로 길이 L2는 파장 λ2의 1/4파장 λ2/4이고, 기본파의 파장 λ1의 1/4파장 λ1/4의 2분의 1의 길이이다.
4차 고조파의 오픈 스터브의 선로 길이 L4는 파장 λ4의 1/4파장 λ4/4이고, 기본파의 파장 λ1의 1/4파장 λ1/4의 4분의 1의 길이이다.
8차 고조파의 오픈 스터브의 선로 길이 L8은 파장 λ8의 1/4파장 λ8/4이고, 기본파의 파장 λ1의 1/4파장 λ1/4의 8분의 1의 길이이다.
2차 고조파의 선로 길이 L2의 오픈 스터브는 2차 고조파에 더하여, 2차 고조파의 3배인 6차 고조파, 및 2차 고조파의 5배인 10차 고조파에 대하여도 임피던스를 단락시킨다. 4차 고조파의 선로 길이 L4의 오픈 스터브는 4차 고조파에 더하여, 4차 고조파의 3배인 12차 고조파, 4차 고조파의 5배인 20차 고조파에 대하여도 임피던스를 단락시킨다.
8차 고조파의 선로 길이 L8의 오픈 스터브는 8차 고조파에 더하여, 8차 고조파의 3배인 24차 고조파, 8차 고조파의 5배인 40차 고조파에 대하여도 임피던스를 단락시킨다.
따라서, 2차 고조파, 4차 고조파, 및 8차 고조파에 대응하는 선로 길이 L2, L4, L8의 3개의 오픈 스터브를 사용하는 것에 의해, 2차 고조파, 4차 고조파, 6차 고조파, 8차 고조파, 10차 고조파, 12차 고조파까지의 짝수차 고조파의 임피던스를 단락시킬 수가 있다.
(a2) 집중 정수 회로(5A)
집중 정수 회로(5A)는 유도성 부하에 의해 홀수차 고조파에 대한 임피던스를 고임피던스로 한다. 유도성 부하는 직렬 접속된 인덕터(Lf)와 부하에 병렬 접속된 캐패시터(Cf)에 의해 구성된다. LC 회로의 유도성 부하는, 주파수 f1의 기본파의 임피던스가 소정의 유도성 부하로 되도록 설정하는 것에 의해, 홀수차 고조파에 대하여도 임피던스를 유도성의 고임피던스로 한다.
(b) F급 증폭기(1B)
도 2의 (a)에 도시하는 F급 증폭기(1A)의 구성례에서는, 분포 정수 회로(4A)에 있어서, 2차 고조파, 4차 고조파, 및 8차 고조파에 대한 임피던스를 오픈 스터브의 전송 선로로 단락시키고 있다. 이에 반해, 도 2의 (b)에 도시하는 F급 증폭기(1B)의 구성례는, 분포 정수 회로(4A)의 전송 선로의 일부를 집중 정수 회로로 치환한 구성이다. 증폭기(2)는 F급 증폭기(1A)와 마찬가지 구성으로 할 수가 있다.
(b1) 분포 정수 회로(4B)
임피던스 조정부(3B)는, 짝수차 고조파에 대한 임피던스를 단락시켜 제로로 하는 분포 정수 회로(4B)와, 기본파의 임피던스를 소정의 유도성 부하로 하고, 홀수차 고조파에 대한 임피던스를 유도성의 고임피던스로 하는 집중 정수 회로(5Ba), 및 짝수차 고조파(도 2의 (b)에서는 2차 고조파)에 대한 임피던스를 단락시키는 집중 정수 회로(5Bb)에 의해 구성되고, 증폭기(2)의 출력단으로부터 부하(6)측을 바라본 고주파에 대한 임피던스가 F급 동작의 임피던스 조건을 충족시키는 고조파 처리가 행해진다.
짝수차 고조파에 대한 임피던스를 단락시키는 오픈 스터브 중에서 선로 길이가 가장 긴 오픈 스터브는 2차 고조파에 대한 것이다. 분포 정수 회로(4B)는, F급 증폭기(1A)의 분포 정수 회로(4A)가 구비하는 2차 고조파에 대한 오픈 스터브를 제외하고, 6차 고조파에 대한 오픈 스터브를 부가한 구성으로 한다.
(b2) 집중 정수 회로(5B)
한편, 집중 정수 회로(5B)는, 홀수차 고조파에 대한 임피던스를 유도성의 고임피던스로 하는 집중 정수 회로(5Ba)와, 2차 고조파를 단락시키는 집중 정수 회로(5Bb)를 구비한다. 집중 정수 회로(5Bb)는, 분포 정수 회로(4B)로부터 제거한 2차 고조파에 대한 오픈 스터브의 전송 선로를 대체하는 구성이다. 집중 정수 회로(5Bb)는, 인덕터(Lf2)와 캐패시터(Cf2)의 직렬 회로로 구성되고, 2차 고조파를 단락시킨다. F급 증폭기(1B)는, 선로 길이가 긴 오픈 스터브를 제거한 것에 의해 회로 사이즈의 소형화가 도모된다.
기본파의 주파수가 낮은 경우에는, 짝수차 고조파에 대한 임피던스를 단락시키는 오픈 스터브의 선로 길이도 길어지기 때문에, 더욱 고차의 짝수차 고조파에 대하여도 선로 길이가 긴 오픈 스터브 대신에 집중 정수 회로로 치환하는 것에 의해, 회로 사이즈의 소형화가 도모된다.
[유도성 부하의 형태예]
유도성 부하의 형태예 1 내지 4에 대하여 도 3을 사용하여 설명한다.
(a) 형태예 1
형태예 1의 유도성 부하는, 출력 트랜스(17A)의 누설 인덕턴스(Le)와, 출력 트랜스(17A)의 2차측에 병렬 접속된 캐패시터(Cf)에 의해 구성된다. 부언하면, 출력 트랜스(17A)의 결합 계수 k, 출력 트랜스의 자기(自己)·상호 인덕턴스의 합계를 L로 했을 때, 누설 인덕턴스(Le)는 Le=(1－k)L로 표시된다.
(b) 형태예 2
　형태예 2의 유도성 부하는, 출력 트랜스(17B)의 1차측에 직렬 접속된 인덕터(Lf)와, 출력 트랜스(17B)의 2차측에 병렬 접속된 캐패시터(Cf)에 의해 구성된다.
(c) 형태예 3
형태예 3의 유도성 부하는, 출력 트랜스(17C)의 1차측에 직렬 접속된 인덕터(Lf)와, 출력 트랜스(17C)의 1차측에 병렬 접속된 캐패시터(Cf)에 의해 구성된다.
(d) 형태예 4
형태예 4의 유도성 부하는, 출력 트랜스(17D)의 2차측에 직렬 접속된 인덕터(Lf)와, 출력 트랜스(17D)의 2차측에 병렬 접속된 캐패시터(Cf)에 의해 구성된다.
[F급 증폭기에 의한 푸시풀 구성의 고주파 증폭기]
본 발명의 고주파 증폭기는, 서로 역상의 고주파 신호를 증폭하는 두 증폭기를 사용한 푸시풀 구성으로 하고, 고출력이며, 일그러짐이 작은 출력을 얻을 수가 있다. F급 증폭기의 푸시풀 구성의 두 증폭기는 출력 트랜스를 거쳐 부하에 접속된다. 이하, F급 증폭기에 의한 푸시풀 구성의 고주파 증폭기에 있어서, 상기한 유도성 부하의 각 형태를 적용한 구성례를 나타낸다.
(a) 구성례 1
도 4는 고주파 증폭기의 구성례 1을 도시하고 있다. 구성례 1은 상기한 유도성 부하의 형태예 1을 적용한 구성이다.
구성례 1의 고주파 증폭기(11A)는, 증폭기(12A)와 증폭기(12A)를 구비하고,증폭기(12A) 및 임피던스 조정부(13A)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성한다.
증폭기(12A)는 증폭기(12Aa)와 증폭기(12Ab)의 두 증폭기(LDMOS)를 구비한다. 증폭기(12Aa) 및 증폭기(12Ab)는, 출력 트랜스(17A)의 인덕터를 거쳐 직류 전압(Vdc)에 의해 바이어스되고, 서로 역상의 고주파 신호를 게이트 신호로서 입력하는 것에 의해 증폭 동작을 서로 역상으로 행한다. 증폭기(12A)는 증폭기(12Aa)와 증폭기(12Ab)의 두 증폭기를 하나의 패키지 내에 마련하는 구성이라도 된다.
임피던스 조정부(13A)를 구성하는 분포 정수 회로(14A)는, 짝수차 고조파를 단락시키는 분포 정수 회로(14Aa) 및 분포 정수 회로(14Ab)의 두 분포 정수 회로를 구비한다. 분포 정수 회로(14Aa) 및 분포 정수 회로(14Ab)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성하고, 각각 짝수차 고조파를 단락시키는 복수개의 오픈 스터브를 구비한다. 도 4에 도시하는 구성례 1에서는, 분포 정수 회로(14Aa) 및 분포 정수 회로(14Ab)는, 2차 고조파를 단락시키는 선로 길이가 λ2/4인 오픈 스터브, 4차 고조파를 단락시키는 선로 길이가 λ4/4인 오픈 스터브, 및 8차 고조파를 단락시키는 선로 길이가 λ8/4인 오픈 스터브의 3개의 오픈 스터브를 각각 구비한다.
임피던스 조정부(13A)를 구성하는 집중 정수 회로(15A)는, 출력 트랜스(17A)의 누설 인덕턴스와, 2차측 코일에 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 홀수차 고조파를 고임피던스로 임피던스 조정하는 유도성 부하를 형성한다.
임피던스 조정부(13A)의 출력단은 정합 회로(18A)를 거쳐 부하(16A)에 접속된다. 정합 회로(18A)는 기본파에 대해서 정합을 행하는 회로이고, 출력 트랜스(17A)의 2차측에 직렬 접속된 인덕터(Lo)와, 부하에 대해서 병렬 접속된 캐패시터(Co)에 의해 구성된다. 부하(16A)로서 50 ohm의 예를 나타내고 있지만, 일례로서 이것에 한정되는 것은 아니다.
(b) 구성례 2
도 5는 고주파 증폭기의 구성례 2를 도시하고 있다. 구성례 2는 상기한 유도성 부하의 형태예 2를 적용한 구성이다.
구성례 2의 고주파 증폭기(11B)는, 증폭기(12B)와 임피던스 조정부(13B)를 구비하고, 증폭기(12B) 및 임피던스 조정부(13B)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성한다.
증폭기(12B)는 증폭기(12Ba)와 증폭기(12Bb)의 두 증폭기(LDMOS)를 구비한다. 증폭기(12Ba) 및 증폭기(12Bb)는, 출력 트랜스(17B)의 인덕터를 거쳐 직류 전압(Vdc)에 의해 바이어스되고, 서로 역상의 고주파 신호를 게이트 신호로서 입력하는 것에 의해 증폭 동작을 서로 역상으로 행한다. 증폭기(12B)는 증폭기(12Ba)와 증폭기(12Bb)의 두 증폭기를 하나의 패키지 내에 마련하는 구성이라도 된다.
임피던스 조정부(13B)를 구성하는 분포 정수 회로(14B)는, 짝수차 고조파를 단락시키는 분포 정수 회로(14Ba) 및 분포 정수 회로(14Bb)의 두 분포 정수 회로를 구비한다. 분포 정수 회로(14Ba) 및 분포 정수 회로(14Bb)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성하고, 각각 짝수차 고조파를 단락시키는 복수개의 오픈 스터브를 구비한다. 도 5에 도시하는 구성례 2에서는, 분포 정수 회로(14Ba) 및 분포 정수 회로(14Bb)는, 2차 고조파를 단락시키는 선로 길이가 λ2/4인 오픈 스터브, 4차 고조파를 단락시키는 선로 길이가 λ4/4인 오픈 스터브, 및 8차 고조파를 단락시키는 선로 길이가 λ8/4인 오픈 스터브의 3개의 오픈 스터브를 각각 구비한다.
임피던스 조정부(13B)를 구성하는 집중 정수 회로(15B)는, 출력 트랜스(17B)의 1차측에 직렬 접속된 인덕터(Lf)와 출력 트랜스(17A)의 2차측에 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 홀수차 고조파를 고임피던스로 임피던스 조정하는 유도성 부하를 형성한다.
임피던스 조정부(13B)의 출력단은 정합 회로(18B)를 거쳐 부하(16B)에 접속된다. 정합 회로(18B)는 기본파에 대해서 정합을 행하는 회로이고, 출력 트랜스(17B)의 2차측에 직렬 접속된 인덕터(Lo)와 부하에 대해서 병렬 접속된 캐패시터(Co)에 의해 구성된다. 부하(16B)로서 50 ohm의 예를 나타내고 있지만, 일례로서 이것에 한정되는 것은 아니다.
(c) 구성례 3
도 6은 고주파 증폭기의 구성례 3을 도시하고 있다. 구성례 3은 상기한 유도성 부하의 형태예 3을 적용한 구성이다.
구성례 3의 고주파 증폭기(11C)는, 증폭기(12C)와 임피던스 조정부(13C)를 구비하고, 증폭기(12C) 및 임피던스 조정부(13C)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성한다.
증폭기(12C)는 증폭기(12Ca)와 증폭기(12Cb)의 두 증폭기(LDMOS)를 구비한다. 증폭기(12Ca, 12Cb)는, 출력 트랜스(17C)의 인덕터를 거쳐 직류 전압(Vdc)에 의해 바이어스되고, 서로 역상의 고주파 신호를 게이트 신호로서 입력하는 것에 의해 증폭 동작을 서로 역상으로 행한다. 증폭기(12C)는 증폭기(12Ca)와 증폭기(12Cb)의 두 증폭기를 하나의 패키지 내에 마련하는 구성이라도 된다.
임피던스 조정부(13C)를 구성하는 분포 정수 회로(14C)는, 짝수차 고조파를 단락시키는 분포 정수 회로(14Ca) 및 분포 정수 회로(14Cb)의 두 분포 정수 회로를 구비한다. 분포 정수 회로(14Ca) 및 분포 정수 회로(14Cb)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성하고, 각각 짝수차 고조파를 단락시키는 복수개의 오픈 스터브를 구비한다. 도 6에 도시하는 구성례 3에서는, 분포 정수 회로(14Ca) 및 분포 정수 회로(14Cb)는, 2차 고조파를 단락시키는 선로 길이가 λ2/4인 오픈 스터브, 4차 고조파를 단락시키는 선로 길이가 λ4/4인 오픈 스터브, 및 8차 고조파를 단락시키는 선로 길이가 λ8/4인 오픈 스터브의 3개의 오픈 스터브를 각각 구비한다.
임피던스 조정부(13C)를 구성하는 집중 정수 회로(15Ca)는, 출력 트랜스(17C)의 1차측에 직렬 접속된 인덕터(Lf)와 출력 트랜스(17C)의 1차측과 접지단(GND) 사이에 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 홀수차 고조파를 고임피던스로 임피던스 조정하는 유도성 부하를 형성한다. 또, 도 6의 (b)에 도시하는 바와 같이, 집중 정수 회로(15Cb)의 캐패시터(Cf)는, 출력 트랜스(17C)의 1차측 코일에 대해서 병렬 접속한 구성으로 해도 된다.
출력 트랜스(17C)의 2차측의 출력단은 정합 회로(18C)를 거쳐 부하(16C)에 접속된다. 정합 회로(18C)는 기본파에 대해서 정합을 행하는 회로이고, 직렬 접속된 인덕터(Lo)와 병렬 접속된 캐패시터(Co)에 의해 구성된다. 부하(16C)로서 50 ohm의 예를 나타내고 있지만, 일례로서 이것에 한정되는 것은 아니다.
(d) 구성례 4
도 7은 고주파 증폭기의 구성례 4를 도시하고 있다. 구성례 4는 상기한 유도성 부하의 형태예 4를 적용한 구성이다.
구성례 4의 고주파 증폭기(11D)는, 증폭기(12D)와 임피던스 조정부(13D)를 구비하고, 증폭기(12D) 및 임피던스 조정부(13D)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성한다.
증폭기(12D)는 증폭기(12Da)와 증폭기(12Db)의 두 증폭기(LDMOS)를 구비한다. 증폭기(12Da, 12Db)는, 출력 트랜스(17D)의 인덕터를 거쳐 직류 전압(Vdc)에 의해 바이어스되고, 서로 역상의 고주파 신호를 게이트 신호로서 입력하는 것에 의해 증폭 동작을 서로 역상으로 행한다. 증폭기(12D)는 증폭기(12Da)와 증폭기(12Db)의 두 증폭기를 하나의 패키지 내에 마련하는 구성이라도 된다.
임피던스 조정부(13D)를 구성하는 분포 정수 회로(14D)는, 짝수차 고조파를 단락시키는 분포 정수 회로(14Da) 및 분포 정수 회로(14Db)의 두 분포 정수 회로를 구비한다. 분포 정수 회로(14Da) 및 분포 정수 회로(14Db)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성하고, 각각 짝수차 고조파를 단락시키는 복수개의 오픈 스터브를 구비한다. 도 7에 도시하는 구성례에서는, 분포 정수 회로(14Da) 및 분포 정수 회로(14Db)는, 2차 고조파를 단락시키는 선로 길이가 λ2/4인 오픈 스터브, 4차 고조파를 단락시키는 선로 길이가 λ4/4인 오픈 스터브, 및 8차 고조파를 단락시키는 선로 길이가 λ8/4인 오픈 스터브의 3개의 오픈 스터브를 각각 구비한다.
임피던스 조정부(13D)를 구성하는 집중 정수 회로(15D)는, 출력 트랜스(17D)의 2차측에 직렬 접속된 인덕터(Lf)와 2차측에 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 홀수차 고조파를 고임피던스로 임피던스 조정하는 유도성 부하를 형성한다.
임피던스 조정부(13D)의 출력단은 정합 회로(18D)를 거쳐 부하(16D)에 접속된다. 정합 회로(18D)는 기본파에 대해서 정합을 행하는 회로이고, 직렬 접속된 인덕터(Lo)와 부하에 대해서 병렬 접속된 캐패시터(Co)에 의해 구성된다. 부하(16D)로서 50 ohm의 예를 나타내고 있지만, 일례로서 이것에 한정되는 것은 아니다.
[역F급 증폭기에 의한 고주파 증폭기의 구성례]
도 8의 (a), (b)는 역F급 증폭기에 의한 고주파 증폭기의 구성례(1C, 1D)를 도시하고 있다. 구성례 1C는 3차 고조파의 임피던스 조정을 오픈 스터브에 의해 행하는 구성이고, 구성례 1D는 3차 고조파의 임피던스 조정을 집중 정수 회로에 의해 행하는 구성이다. 부언하면, 도면 중의 Lda는 직류 인덕턴스를 나타내고, Cda는 직류 컷 캐패시턴스를 나타내고 있다.
(a) 역F급 증폭기(1C)
도 8의 (a)에 있어서, 역F급 증폭기(1C)는 증폭기(2)와 임피던스 조정부(3C)에 의해 구성된다. 증폭기(2)는, LDMOS의 드레인 전압을 직류 전압(Vdc)에 의해 바이어스하고, 얻어지는 방형파형의 전류 파형의 고조파 성분을 임피던스 조정부(3C)에서 제거한 후, 부하(6)로 출력한다.
임피던스 조정부(3C)는, 홀수차 고조파에 대한 임피던스를 단락시켜 제로로 하는 분포 정수 회로(4C)와, 짝수차 고조파에 대한 임피던스를 고임피던스로 하고, 기본파에 대해서 소정의 유도성 부하로 하는 용량성 부하의 집중 정수 회로(5C)에 의해 구성된다. 증폭기(2)의 출력단으로부터 부하(6)측을 바라본 고주파에 대한 임피던스가 역F급 동작의 임피던스 조건을 충족시키는 고조파 처리가 행해진다.
(a1) 분포 정수 회로(4C)
분포 정수 회로(4C)는, 오픈 스터브의 전송 선로에 의해 홀수차 고조파에 대한 임피던스를 단락시킨다. 오픈 스터브의 일단은 개방단이고, 선로 길이는 홀수차 고조파의 각 파장 λn(n은 홀수)의 1/4파장인 λn/4이다.
오픈 스터브의 선로 길이를 홀수차 고조파의 파장 λn(n은 홀수)의 1/4파장으로 하면, 오픈 스터브의 개방단의 전압 파형은 배(腹)로 되어 개방 상태로 되고, 오픈 스터브와의 접속단으로 되는 증폭기(2)의 출력단 A에 있어서의 홀수차 고조파는 단락 상태로 된다.
홀수차 고조파 성분은 고차수일수록 작아지기 때문에, 역F급 동작의 임피던스 조건의 충족은 유한개의 홀수차 고조파로도 충분하다.
예를 들어, n=3, 5, 7로 했을 때, 3차 고조파(주파수 f3), 5차 고조파(주파수 f5), 및 7차 고조파(주파수 f7)에 대응하는 선로 길이 L3, L5, L7의 3개의 오픈스터브를 사용하는 것에 의해, 3차 고조파, 5차 고조파, 7차 고조파의 홀수차 고조파의 임피던스는 단락된다.
n차 고조파의 선로 길이 Ln을 가진 오픈 스터브는, n차 고조파의 홀수배의 고조파에 대하여도 임피던스를 단락시키기 때문에, 한정된 개수의 오픈 스터브이더라도 역F급 동작의 임피던스 조건을 실효적으로 충족시킬 수가 있다.
3차 고조파의 오픈 스터브의 선로 길이 L3은 파장 λ3의 1/4파장 λ3/4이고, 기본파의 파장 λ1의 1/4파장 λ1/4의 3분의 1의 길이이다.
5차 고조파의 오픈 스터브의 선로 길이 L5는 파장 λ5의 1/4파장 λ5/4이고, 기본파의 파장 λ1의 1/4파장 λ1/4의 5분의 1의 길이이다.
7차 고조파의 오픈 스터브의 선로 길이 L7에 대하여도 마찬가지이고, 기본파의 파장 λ1의 1/4파장 λ1/4의 7분의 1의 길이이다.
n차 고조파의 선로 길이 Ln을 가진 오픈 스터브는, n차 고조파의 홀수배의 고조파에 대하여도 임피던스를 단락시키기 때문에, 한정된 개수의 오픈 스터브이더라도 역F급 동작의 임피던스 조건을 실효적으로 충족시킬 수가 있다. 홀수배의 고조파의 관계를 이용하면, 3차 고조파의 오픈 스터브에 의해 9차 고조파의 오픈 스터브를 생략할 수가 있다. 이것에 의하면, 3차 고조파, 5차 고조파, 7차 고조파에 대응하는 선로 길이 L3, L5, L7의 3개의 오픈 스터브를 사용하는 것에 의해, 3차 고조파, 5차 고조파, 7차 고조파, 9차 고조파까지의 홀수차 고조파의 임피던스를 단락시킬 수가 있다.
(a2) 집중 정수 회로(5C)
집중 정수 회로(5C)는 용량성 부하이고, 부하에 대해서 직렬 접속된 인덕터(Lf)와 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 짝수차 고조파에 대한 임피던스를 고임피던스로 하고, 기본파에 대해서는 소정의 유도성 부하로 한다. 캐패시터(Cf)는, 도면 중의 파선으로 나타내는 바와 같이, 출력단 A와 접지단 사이에 직렬 접속해도 된다.
(b) 역F급 증폭기(1D)
　도 8의 (b)에 있어서, 역F급 증폭기(1D)는 증폭기(2)와 임피던스 조정부(3D)에 의해 구성된다. 증폭기(2)는, LDMOS의 드레인 전압을 직류 전압(Vdc)에 의해 바이어스하고, 얻어지는 방형파형의 전류 파형에 포함되는 고조파 성분을 임피던스 조정부(3D)에서 제거한 후, 부하(6)로 출력한다.
도 8의 (a)에 도시하는 역F급 증폭기(1C)의 구성례에서는, 분포 정수 회로(4C)에 있어서, 3차 고조파, 5차 고조파, 및 7차 고조파에 대한 임피던스를 오픈 스터브의 전송 선로에서 단락시키고 있다. 이에 반해, 도 8의 (b)에 도시하는 역F급 증폭기(1D)의 구성례에서는, 역F급 증폭기(1C)의 구성례의 분포 정수 회로(4C)가 구비하는 전송 선로 중, 3차 고조파에 대한 임피던스에 대하여 오픈 스터브의 전송 선로를 집중 정수 회로로 치환하고, 나머지의 5차 고조파, 7차 고조파, 및 9차 고조파에 대한 임피던스에 대하여는, 역F급 증폭기(1C)의 구성례와 마찬가지로 오픈 스터브의 전송 선로의 분포 정수 회로(4D)로 구성하고 있다. 증폭기(2)는 역F급 증폭기(1C)와 마찬가지 구성으로 할 수가 있다.
(b1) 임피던스 조정부(3D)
도 8의 (b)에 도시하는 역F급 증폭기(1D)의 구성례에 있어서, 임피던스 조정부(3D)는, 출력단 A로부터 부하(6)측을 바라본 임피던스에 대하여, 홀수차 고조파(5차 고조파, 7차 고조파, 및 9차 고조파)에 대한 임피던스를 단락시켜 제로로 하는 분포 정수 회로(4D)와, 짝수차 고조파에 대한 임피던스를 개방해서 고임피던스로 하고, 기본파에 대해서 소정의 유도성 부하로 하는 용량성 부하(5Da)와, 3차 고조파에 대한 임피던스를 단락시키는 직렬 공진 회로(5Db)에 의해 구성되고, 증폭기(2)의 출력단 A로부터 부하(6)측을 바라본 고주파에 대한 임피던스가 역F급 동작의 임피던스 조건을 충족시키는 고조파 처리가 행해진다. 이 때, 용량성 부하(5Da) 및 직렬 공진 회로(5Db)는, 집중 정수 회로(5D)를 구성하고 있다.
(b2) 분포 정수 회로(4D)
홀수차 고조파에 대한 임피던스를 단락시키는 오픈 스터브 중에서 선로 길이가 가장 긴 오픈 스터브는 3차 고조파에 대한 것이다. 분포 정수 회로(4D)는, 역F급 증폭기(1C)의 분포 정수 회로(4C)가 구비하는 3차 고조파에 대한 오픈 스터브를 제외한 구성이고, 이것에 의해 선로 길이가 긴 오픈 스터브의 길이를 생략해서 회로 사이즈를 소형화한다.
분포 정수 회로(4D)는, 분포 정수 회로(4C)와 마찬가지로, 오픈 스터브의 전송 선로에 의해 홀수차 고조파에 대한 임피던스를 단락시킨다. 오픈 스터브의 일단은 개방단이고, 선로 길이는 홀수차 고조파의 각 파장 λn(n은 홀수)의 1/4파장인 λn/4이다. 분포 정수 회로(4D)는, 3차 고조파에 대한 오픈 스터브를 구비하고 있지 않기 때문에, 5차 고조파, 7차 고조파에 대한 오픈 스터브에 더하여, 분포 정수 회로(4C)에서는 생략하고 있던 9차 고조파에 대한 오픈 스터브를 구비한다.
오픈 스터브의 선로 길이를 홀수차 고조파의 파장 λn(n은 홀수)의 1/4파장으로 하면, 오픈 스터브의 개방단의 전압 파형은 배(腹)로 되어 개방 상태로 되고, 오픈 스터브와의 접속단이 되는 증폭기(2)의 출력단 A에 있어서의 홀수차 고조파는 단락 상태로 된다.
(b3) 집중 정수 회로(5D)
집중 정수 회로(5D)는, 용량성 부하(5Da) 및 직렬 공진 회로(5Db)를 구비한다. 용량성 부하(5Da)는 용량성 부하이고, 부하에 대해서 직렬 접속된 인덕터(Lf)와 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 짝수차 고조파에 대한 임피던스를 고임피던스로 하고, 기본파에 대해서는 소정의 유도성 부하로 한다.
캐패시터(Cf)는, 도면 중의 파선으로 나타내는 바와 같이, 출력단 A와 접지단 사이에 직렬 접속해도 된다. 직렬 공진 회로(5Db)는, 인덕터(Lf3)와 캐패시터(Cf3)의 직렬 회로에 의해 구성되고, 3차 고조파에 대한 오픈 스터브의 전송 선로 대신에 집중 정수 회로를 사용하여 주파수 f3의 3차 고조파에 대한 임피던스를 단락시킨다.
역F급 증폭기(1D)는, 선로 길이가 긴 오픈 스터브를 제거한 것에 의해 회로 사이즈의 소형화가 도모된다. 기본파의 주파수가 낮은 경우에는, 홀수차 고조파에 대한 임피던스를 단락시키는 오픈 스터브의 선로 길이도 길어지기 때문에, 더욱 고차의 홀수차 고조파에 대하여도 선로 길이가 긴 오픈 스터브 대신에 집중 정수 회로로 치환하는 것에 의해, 회로 사이즈의 소형화가 도모된다.
[용량성 부하의 형태예]
용량성 부하의 형태예 1, 2에 대하여 도 9를 사용하여 설명한다. 도 9의 (a)∼(c)는 형태예 1을 도시하고, 도 9의 (d)는 형태예 2를 도시하고 있다.
(a) 형태예 1
형태예 1의 용량성 부하는, 출력 트랜스(17E)의 코일에 대해서 직렬 접속되는 인덕터(Lf)와, 출력 트랜스(17E)의 1차측 코일에 대해서 병렬 접속되는 캐패시터(Cf)에 의해 구성된다. 도 9의 (a)에 도시하는 예는, 인덕터(Lf)가 출력 트랜스(17E)의 1차측 코일에 대해서 직렬 접속되는 구성례이며, 도 9의 (b)에 도시하는 예는, 인덕터(Lf)가 출력 트랜스(17E)의 2차측 코일에 대해서 직렬 접속되는 구성례이다. 도 9의 (c)에 도시하는 예는, 인덕터(Lf)가 출력 트랜스(17E)의 1차측 코일에 대해서 직렬 접속되고, 캐패시터(Cf)가 1차측 코일의 양단에 있어서 각각 접지단에 접속되는 구성례이다. 인덕터(Lf)는, 트랜스의 누설 인덕터를 이용해도 된다.
(b) 형태예 2
형태예 2의 용량성 부하는, 출력 트랜스(17F)의 2차측에 있어서, 출력 트랜스(17F)의 코일에 대해서 직렬 접속된 인덕터(Lf)와, 병렬 접속된 캐패시터(Cf)에 의해 구성된다. 도 9의 (d)는 형태예 2를 도시하고 있다.
[역F급 증폭기에 의한 푸시풀 구성의 고주파 증폭기]
본 발명의 고주파 증폭기는, 역F급 증폭기에 있어서도 서로 역상의 고주파 신호를 증폭하는 두 증폭기를 사용한 푸시풀 구성으로 하고, 고출력이며 일그러짐이 작은 출력을 얻을 수가 있다. 역F급 증폭기의 푸시풀 구성의 두 증폭기는 출력 트랜스를 거쳐 부하에 접속된다. 이하, 역F급 증폭기에 의한 푸시풀 구성의 고주파 증폭기에 있어서, 상기한 유도성 부하의 각 형태를 적용한 구성례를 나타낸다.
(a) 구성례 5
도 10은 고주파 증폭기의 구성례 5를 도시하고 있다. 구성례 5는 용량성 부하의 형태예 1을 적용한 구성이다. 부어하면, 여기에서는 인덕터(Lf)는 출력 트랜스(17E)의 양단에 마련한 구성을 나타내고 있다.
구성례 5의 고주파 증폭기(11E)는, 증폭기(12E)와 임피던스 조정부(13E)를 구비하고, 증폭기(12E) 및 임피던스 조정부(13E)는, 쌍을 이루는 구성으로 하는 것에 의해 푸시풀 회로를 형성한다.
증폭기(12E)는 증폭기(12Ea)와 증폭기(12Eb)의 두 증폭기(LDMOS)를 구비한다. 증폭기(12Ea, 12Eb)는, 출력 트랜스(17E)의 1차측의 인덕터를 거쳐 직류 전압(Vdc)에 의해 바이어스된다. 증폭기(12Ea)와 증폭기(12Eb)는, 서로 역상의 고주파 신호가 게이트 신호로서 인가되는 것에 의해 증폭 동작을 서로 역상으로 행하여, 푸시풀 동작을 행한다.
임피던스 조정부(13E)는 분포 정수 회로(14E)와 집중 정수 회로(15E)를 구비한다. 분포 정수 회로(14E)는, 홀수차 고조파를 단락시키는 분포 정수 회로(14Ea) 및 분포 정수 회로(14Eb)의 두 분포 정수 회로를 구비한다. 분포 정수 회로(14Ea) 및 분포 정수 회로(14Eb)는, 쌍을 이루는 구성에 의해 푸시풀 회로를 형성하고, 각각 홀수차 고조파를 단락시키는 복수개의 오픈 스터브를 구비한다. 도 10에 도시하는 구성례 5에서는, 분포 정수 회로(14Ea) 및 분포 정수 회로(14Eb)는, 3차 고조파를 단락시키는 선로 길이가 λ3/4인 오픈 스터브, 5차 고조파를 단락시키는 선로 길이가 λ5/4인 오픈 스터브, 및 7차 고조파를 단락시키는 선로 길이가 λ7/4인 오픈 스터브의 3개의 오픈 스터브를 각각 구비한다.
집중 정수 회로(15E)는, 출력 트랜스(17E)의 1차측에 직렬 접속된 인덕터(Lf)와, 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 기본파에 대해서 소정의 유도성 부하로 하고, 짝수차 고조파에 대해서 고임피던스로 임피던스 조정하는 용량성 부하를 형성한다.
임피던스 조정부(13E)의 출력단은 정합 회로(18E)를 거쳐 부하(16E)에 접속된다. 정합 회로(18E)는 기본파에 대해서 정합을 행하는 회로이고, 직렬 접속된 인덕터(Lo)와 병렬 접속된 캐패시터(Co)에 의해 구성된다. 부하(16E)로서 50 ohm의 예를 나타내고 있지만, 일례로서 이것에 한정되는 것은 아니다.
(b) 구성례 6
도 11은 고주파 증폭기의 구성례 6을 도시하고 있다. 구성례 6은 용량성 부하의 형태예 2를 적용한 구성이다.
구성례 6의 고주파 증폭기(11F)는, 증폭기(12F)와 임피던스 조정부(13F)를 구비하고, 증폭기(12F) 및 임피던스 조정부(13F)는, 쌍을 이루는 구성으로 하는 것에 의해 푸시풀 회로를 형성한다. 고주파 증폭기(11F)의 구성은, 용량성 부하를 구성하는 집중 정수 회로(15F)의 형태를 제외하고 고주파 증폭기(11E)의 구성과 마찬가지이다.
증폭기(12F)는 증폭기(12Fa)와 증폭기(12Fb)의 두 증폭기(LDMOS)를 구비한다. 증폭기(12Fa, 12Fb)는, 출력 트랜스(17F)의 1차측의 인덕터를 거쳐 직류 전압(Vdc)에 의해 바이어스된다. 증폭기(12Fa)와 증폭기(12Fb)는, 서로 역상의 고주파 신호가 게이트 신호로서 인가되는 것에 의해 증폭 동작을 서로 역상으로 행하여, 푸시풀 동작을 행한다.
임피던스 조정부(13F)는 분포 정수 회로(14F)와 집중 정수 회로(15F)를 구비한다. 분포 정수 회로(14F)는, 홀수차 고조파를 단락시키는 분포 정수 회로(14Fa) 및 분포 정수 회로(14Fb)의 두 분포 정수 회로를 구비한다. 분포 정수 회로(14Fa) 및 분포 정수 회로(14Fb)는 쌍을 이루는 구성에 의해 푸시풀 회로를 형성하고, 각각 홀수차 고조파를 단락시키는 복수개의 오픈 스터브를 구비한다. 도 11에 도시하는 구성례 6에서는, 분포 정수 회로(14Fa) 및 분포 정수 회로(14Fb)는, 3차 고조파를 단락시키는 선로 길이가 λ3/4인 오픈 스터브, 5차 고조파를 단락시키는 선로 길이가 λ5/4인 오픈 스터브, 및 7차 고조파를 단락시키는 선로 길이가 λ7/4인 오픈 스터브의 3개의 오픈 스터브를 각각 구비한다.
집중 정수 회로(15F)는, 출력 트랜스(17F)의 2차측에 직렬 접속된 인덕터(Lf)와 병렬 접속된 캐패시터(Cf)에 의해 구성되고, 기본파에 대해서 소정의 유도성 부하로 하고 짝수차 고조파에 대해서 고임피던스로 임피던스 조정하는 용량성 부하를 형성한다.
임피던스 조정부(13F)의 출력단은 정합 회로(18F)를 거쳐 부하(16F)에 접속된다. 정합 회로(18F)는 기본파에 대해서 정합을 행하는 회로이고, 직렬 접속된 인덕터(Lo)와 병렬 접속된 캐패시터(Co)에 의해 구성된다. 부하(16F)로서 50 ohm의 예를 나타내고 있지만, 일례로서 이것에 한정되는 것은 아니다. 인덕터(Lf)는 인덕터(Lo)에 포함하는 구성으로 해도 된다.
[고주파 증폭기의 다층 구조]
본 발명의 고주파 증폭기를 다층 구조의 적용에 의해 구성하고, 다층 구조를 구성하는 다층 기판에 분포 정수 회로의 전송 선로를 배치한다. 다층 구조로서 스트립 라인 구조 및 마이크로스트립 라인 구조를 사용할 수가 있다. 도 12는 다층 기판의 구성례를 도시하고 있다.
(a) 스트립 라인 구조
도 12의 (a)의 다층 기판은, 상하면을 GND층으로 하고, 상하의 GND층 사이의 내층에 기판재를 끼우는 스트립 라인 구조이고, 내층에 전송 선로를 배치한다. 스트립 라인 구조에서는, 파장 단축률 ｖf(=1/√εr)는 기판재의 비유전률 εr에 의존하기 때문에, 고유전체의 기판재를 사용하는 것에 의해 전송 선로의 길이를 단축할 수가 있다. 본 발명의 고주파 증폭기에서는, 2차 고조파에 사용하는 오픈 스터브의 전송 선로 TL2의 선로 길이가 가장 길기 때문에, 이 전송 선로 TL2를 스트립 라인 구조의 내층의 기판재 내에 배치하는 것에 의해, 회로 사이즈의 소형화에 기여할 수가 있다.
(b) 마이크로스트립 라인 구조
도 12의 (b)의 다층 기판은, 이면을 GND층으로 하고, GND층의 상층에 기판재를 마련한 마이크로스트립 라인 구조이고, 기판재 내와 기판 상의 표층인 공기층에 전송 선로를 배치한다.
마이크로스트립 라인 구조에서는, 공기층과 기판의 실효 비유전률 εr'는 기판재의 비유전률 εr의 0.6∼0.8배이기 때문에, 스트립 라인 구조로 하는 경우보다도 선로 길이는 길어진다. 한편, 4차 고조파나 8차 고조파에 사용하는 오픈 스터브의 전송 선로 TL4, TL8은, 2차 고조파의 전송 선로 TL보다도 선로 길이가 짧기 때문에, 실효 비유전률 εr'가 작은 공기층에 전송 선로를 배치한 마이크로스트립 라인 구조에서는, 전송 선로 TL4, TL8의 선로 길이는 2차 고조파의 전송 선로 TL의 선로 길이를 넘는 일은 없어, 회로 사이즈의 소형화에 대한 영향은 작다.
(c) 다층 구조
도 12의 (c)는, 스트립 라인 구조와 마이크로스트립 라인 구조를 적층한 다층 구조를 도시하고 있다.
이 다층 구조에서는, 상면 GND층과 하면 GND층 사이에 기판재를 끼우고, 기판재 내에 선로 길이가 긴 전송 선로 TL2를 배치한 스트립 라인 구조와, 스트립 라인 구조의 상면 GND층을 이면(裏) GND층으로 하고, 이면 GND층 상의 기판재의 상면에 선로 길이가 짧은 전송 선로 TL4, TL8을 배치한 마이크로스트립 라인 구조를 적층하는 것에 의해 다층으로 형성된다. 전송 선로 TL2와 전송 선로 TL4, TL8은, 다층 관통 비어홀(via hole)을 거쳐 접속된다.
부언하면, 상기 실시 형태 및 변형례에 있어서의 기술은, 본 발명에 관계된 광대역 RF 전원의 일례이고, 본 발명은 각 실시 형태에 한정되는 것은 아니고, 본 발명의 취지에 기초하여 다양하게 변형하는 것이 가능하고, 이들을 본 발명의 범위로부터 배제하는 것은 아니다.
산업 상의 이용 가능성
본 발명의 고주파 증폭기는, 반도체 제조 장치나 액정 패널 제조 장치 등에 사용되는 고주파 전원(RF 제너레이터)에 적용할 수가 있다.
1, 1a, 1b: 고주파 증폭기
1A, 1B: F급 증폭기
1C: 역F급 증폭기
1D: 역F급 증폭기
2: 증폭기
3, 3A, 3B, 3C, 3D: 임피던스 조정부
4, 4A, 4B, 4C, 4D: 분포 정수 회로
4a, 4b: 분포 정수 회로
5, 5A, 5B, 5C, 5D: 집중 정수 회로
5Ba, 5Bb: 집중 정수 회로
5Da: 용량성 부하
5Db: 직렬 공진 회로
5a: 집중 정수 회로
5b: 집중 정수 회로
6: 부하
8: 정합 회로
11A, 11B, 11C, 11D, 11E, 11F: 고주파 증폭기
12A, 12B, 12C, 12D, 12E, 12F: 증폭기
12Aa, 12Ab: 증폭기
12Ba, 12Bb: 증폭기
12Ca, 12Cb: 증폭기
12Da, 12Db: 증폭기
12Ea, 12Eb: 증폭기
12Fa, 12Fb: 증폭기
13A, 13B, 13C, 13D, 13E, 13F: 임피던스 조정부
14A, 14B, 14C, 14D, 14E, 14F: 분포 정수 회로
14Aa, 14Ab: 분포 정수 회로
14Ba, 14Bb: 분포 정수 회로
14Ca, 14Cb: 분포 정수 회로
14Da, 14Db: 분포 정수 회로
14Ea, 14Eb: 분포 정수 회로
14Fa, 14Fb: 분포 정수 회로
15A, 15B, 15C, 15D, 15E, 15F: 집중 정수 회로
16A, 16B, 16C, 16D, 16E, 16F: 부하
17A, 17B, 17C, 17D, 17E, 17F: 출력 트랜스
18A, 18B, 18C, 18D, 18E, 18F: 정합 회로
101A, 101B: F급 증폭기
102A, 102B: 직류 급전 회로
103A, 103B: 전송 선로
104A: 병렬 공진 회로
104B: 직렬 공진 회로
106A, 106B: 부하
TL, TL2, TL4, TL8: 전송 선로

Claims (14)

  1. 고주파 신호를 증폭하는 증폭기와,
    상기 증폭기측으로부터 부하측을 바라본 고주파에 대한 임피던스를 조정하는 임피던스 조정부를 구비하고,
    상기 임피던스 조정부는, 분포 정수 회로와 집중 정수 회로를 구비하고,
    상기 분포 정수 회로는, 고조파와 공진하는 선로 길이의 전송 선로를 구비하고,
    상기 집중 정수 회로는, 상기 분포 정수 회로의 고조파 이외의 고조파, 및 기본파와 공진하는 공진 회로를 구비하는, 고주파 증폭기.
  2. 제1항에 있어서,
    상기 분포 정수 회로의 전송 선로는, 짝수차 고조파를 제로(零) 임피던스로 임피던스 조정하는 오픈 스터브이고,
    상기 집중 정수 회로의 공진 회로는, 기본파 및 홀수차 고조파를 고임피던스로 임피던스 조정하는 유도성 부하이고,
    상기 임피던스 조정부는 F급 동작의 임피던스 조정을 행하는, 고주파 증폭기.
  3. 제2항에 있어서,
    상기 유도성 부하의 공진 회로는, 상기 분포 정수 회로의 출력측의 노드와 부하의 입력측의 노드 사이에 접속된 인덕터와, 부하의 입력측의 노드와 접지단 사이에 접속된 캐패시터로 구성되는, 고주파 증폭기.
  4. 제2항 또는 제3항에 있어서,
    상기 집중 정수 회로는, 2차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브 대신에 공진 회로를 구비하는, 고주파 증폭기.
  5. 제1항에 있어서,
    상기 분포 정수 회로의 전송 선로는, 홀수차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브이고,
    상기 집중 정수 회로는, 기본파를 소정의 유도성 부하, 짝수차 고조파를 고임피던스로 임피던스 조정하는 용량성 부하로 하는 인덕터와 캐패시터로 구성되는 회로이고,
    상기 임피던스 조정부는 역F급 동작의 임피던스 조정을 행하는, 고주파 증폭기.
  6. 제5항에 있어서,
    상기 용량성 부하는, 상기 분포 정수 회로의 출력측의 노드와 접지단 사이에 접속된 캐패시터와, 상기 노드와 부하의 입력측의 노드 사이에 접속된 인덕터로 구성되는, 고주파 증폭기.
  7. 제6항에 있어서,
    상기 집중 정수 회로는, 3차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브 대신에 인덕터와 캐패시터의 직렬 회로를 구비하는, 고주파 증폭기.
  8. 제2항에 있어서,
    서로 역상의 고주파 신호를 증폭하는 두 상기 증폭기에 의해 푸시풀 회로가 구성되고,
    상기 두 증폭기는 출력 트랜스를 거쳐 부하에 접속되고,
    상기 임피던스 조정부에 있어서, 상기 유도성 부하는 상기 출력 트랜스의 누설 인덕턴스와 2차측 콘덴서에 의해 구성되는, 고주파 증폭기.
  9. 제2항에 있어서,
    서로 역상의 고주파 신호를 증폭하는 두 상기 증폭기에 의해 푸시풀 회로가 구성되고,
    상기 두 증폭기는 출력 트랜스를 거쳐 부하에 접속되고,
    상기 임피던스 조정부에 있어서, 상기 유도성 부하는 출력 트랜스의 1차측에 직렬 접속된 인덕터와, 출력 트랜스의 1차측 또는 2차측에 병렬 접속된 캐패시터에 의해 구성되는, 고주파 증폭기.
  10. 제2항에 있어서,
    서로 역상의 고주파 신호를 증폭하는 두 상기 증폭기에 의해 푸시풀 회로가 구성되고,
    상기 두 증폭기는 출력 트랜스를 거쳐 부하에 접속되고,
    상기 임피던스 조정부에 있어서, 상기 유도성 부하는 출력 트랜스의 2차측에 직렬 접속된 인덕터와, 출력 트랜스의 2차측에 병렬 접속된 캐패시터에 의해 구성되는, 고주파 증폭기.
  11. 제5항에 있어서,
    서로 역상의 고주파 신호를 증폭하는 두 상기 증폭기에 의해 푸시풀 회로가 구성되고,
    상기 두 증폭기는 출력 트랜스를 거쳐 부하에 접속되고,
    상기 임피던스 조정부에 있어서, 상기 용량성 부하는 출력 트랜스의 1차측 또는 2차측에 병렬 접속되는 캐패시터와, 직렬 접속되는 인덕터에 의해 구성되는, 고주파 증폭기.
  12. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 오픈 스터브는, 일단은 개방단이고, 각 고조파의 1/4파장의 선로 길이를 구비하는 전송 선로인, 고주파 증폭기.
  13. 제2항에 있어서,
    상기 분포 정수 회로는 GND층과 유전체의 기판층의 다층 기판으로 구성되고,
    상기 기판층 내에 2차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브를 마련하는, 고주파 증폭기.
  14. 제5항에 있어서,
    상기 분포 정수 회로는 GND층과 유전체의 기판층의 다층 기판으로 구성되고,
    상기 기판층 내에 3차 고조파를 제로 임피던스로 임피던스 조정하는 오픈 스터브를 마련하는, 고주파 증폭기.
KR1020247003864A 2021-08-10 2022-08-01 고주파 증폭기 KR20240041331A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021130711A JP7487154B2 (ja) 2021-08-10 2021-08-10 高周波増幅器
JPJP-P-2021-130711 2021-08-10
PCT/JP2022/029545 WO2023017754A1 (ja) 2021-08-10 2022-08-01 高周波増幅器

Publications (1)

Publication Number Publication Date
KR20240041331A true KR20240041331A (ko) 2024-03-29

Family

ID=85200492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247003864A KR20240041331A (ko) 2021-08-10 2022-08-01 고주파 증폭기

Country Status (5)

Country Link
JP (1) JP7487154B2 (ko)
KR (1) KR20240041331A (ko)
CN (1) CN117837081A (ko)
TW (1) TW202327265A (ko)
WO (1) WO2023017754A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266421A (ja) 1996-03-28 1997-10-07 Kokusai Electric Co Ltd 高周波電力増幅器
JPH11234062A (ja) 1998-02-13 1999-08-27 Sharp Corp 高周波増幅器
WO2013157298A1 (ja) 2012-04-19 2013-10-24 日本電気株式会社 フィルター回路、ｆ級電力増幅器、逆ｆ級電力増幅器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088459B2 (ja) * 1988-04-15 1996-01-29 東洋通信機株式会社 高能率電力増幅器
JPH05243873A (ja) * 1992-02-26 1993-09-21 Nippon Telegr & Teleph Corp <Ntt> 高効率増幅器
JPH06334449A (ja) * 1993-05-25 1994-12-02 Matsushita Electric Ind Co Ltd 高周波増幅器回路多層基板
JP2001111362A (ja) * 1999-10-06 2001-04-20 Nec Corp 高調波処理回路及びそれを用いた高電力効率増幅回路
US6577199B2 (en) 2000-12-07 2003-06-10 Ericsson, Inc. Harmonic matching network for a saturated amplifier
KR100824773B1 (ko) 2006-11-15 2008-04-24 한국과학기술원 선형 전력 증폭방법
JP5408616B2 (ja) 2009-08-31 2014-02-05 国立大学法人電気通信大学 増幅回路
US8344801B2 (en) 2010-04-02 2013-01-01 Mks Instruments, Inc. Variable class characteristic amplifier
JP2013055405A (ja) 2011-09-01 2013-03-21 Nec Corp Ｆ級増幅回路及びこれを用いた送信装置
US10270439B2 (en) * 2013-02-27 2019-04-23 Hengchun Mao High efficiency resonant power converters and resonant gate drivers
CN104300925B (zh) 2014-10-24 2017-06-23 天津大学 一种高效率f类/逆f类功率放大器
EP3276827B1 (en) * 2016-07-25 2021-04-28 Comet AG Broadband matching network
US10476451B2 (en) 2017-01-16 2019-11-12 Mediatek Inc. Class-F power amplifier matching network
CN111600554A (zh) 2020-06-10 2020-08-28 河源广工大协同创新研究院 一种带宽可调式f类功率放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266421A (ja) 1996-03-28 1997-10-07 Kokusai Electric Co Ltd 高周波電力増幅器
JPH11234062A (ja) 1998-02-13 1999-08-27 Sharp Corp 高周波増幅器
WO2013157298A1 (ja) 2012-04-19 2013-10-24 日本電気株式会社 フィルター回路、ｆ級電力増幅器、逆ｆ級電力増幅器

Also Published As

Publication number Publication date
TW202327265A (zh) 2023-07-01
WO2023017754A1 (ja) 2023-02-16
JP7487154B2 (ja) 2024-05-20
CN117837081A (zh) 2024-04-05
JP2023025451A (ja) 2023-02-22

Similar Documents

Publication Publication Date Title
US5886589A (en) Balanced to unbalanced transmission line transformers
US7315212B2 (en) Circuits and methods for implementing transformer-coupled amplifiers at millimeter wave frequencies
US8933765B2 (en) Filter, transmitter-receiver, and amplifying circuit
US6456125B1 (en) Distributed high frequency circuit equipped with bias bypass line to reduce chip area
WO2012160755A1 (ja) 高周波増幅回路
Moloudi et al. Broadband class-E power amplifier design using tunable output matching network
KR101138682B1 (ko) 이상기 및 이를 구비한 반도체 장치
JP2022002360A (ja) 差動増幅回路
JP5060716B2 (ja) 受動部品
KR20240041331A (ko) 고주파 증폭기
JP2001267503A (ja) キャパシタ及び集積回路
US7423490B2 (en) Wideband high frequency chokes
JPH07273292A (ja) 半導体集積回路
US6476692B2 (en) Distributed balanced frequency multiplier
JPH0586081B2 (ko)
JP7251660B2 (ja) 高周波増幅器
JPH04298105A (ja) 半導体増幅器
Mao et al. An all-transmission-line 220 GHz differential LNA in SiGe BiCMOS
JP4410129B2 (ja) 周波数可変インピーダンス整合回路
JP2020136729A (ja) 周波数帯域可変高周波増幅器
JP2001352204A (ja) 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置
JPS63204912A (ja) 半導体増幅器
JP3462752B2 (ja) 共振回路
JP2001257546A (ja) 高周波電力増幅器
JPS62271502A (ja) マイクロ波装置の整合回路