KR20220024378A - 식각 조성물, 식각 방법 및 반도체 소자 - Google Patents

식각 조성물, 식각 방법 및 반도체 소자 Download PDF

Info

Publication number
KR20220024378A
KR20220024378A KR1020220019522A KR20220019522A KR20220024378A KR 20220024378 A KR20220024378 A KR 20220024378A KR 1020220019522 A KR1020220019522 A KR 1020220019522A KR 20220019522 A KR20220019522 A KR 20220019522A KR 20220024378 A KR20220024378 A KR 20220024378A
Authority
KR
South Korea
Prior art keywords
etching
phosphoric acid
silicon
silicon oxide
silicon nitride
Prior art date
Application number
KR1020220019522A
Other languages
English (en)
Other versions
KR102511607B1 (ko
Inventor
임정훈
이진욱
박재완
정찬근
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=51130534&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20220024378(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Publication of KR20220024378A publication Critical patent/KR20220024378A/ko
Application granted granted Critical
Publication of KR102511607B1 publication Critical patent/KR102511607B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

인산, 그리고
하기 화학식 1 내지 4 중 어느 하나로 표시되는 규소 화합물
을 포함하는 식각 조성물.
[화학식 1]
Figure pat00011

[화학식 2]
Figure pat00012

[화학식 3]
Figure pat00013

[화학식 4]
Figure pat00014

상기 식각 조성물은 실리콘 질화막과 실리콘 산화막이 혼재 또는 교대로 적층되어 있는 경우, 고온으로 가열된 인산이 상기 실리콘 산화막을 식각하지 못하도록 하면서, 상기 실리콘 질화막을 선택적으로 식각할 수 있으며, 고온으로 가열된 인산으로 식각하는 공정보다 높은 실리콘 질화막과 실리콘 산화막의 선택도를 얻을 수 있어, 디바이스를 구성하는데 효율적이다

Description

식각 조성물, 식각 방법 및 반도체 소자{COMPOSISION FOR ETCHING, METHOD FOR ETCHING AND SEMICONDUCTOR DEVICE}
본 발명은 식각 조성물, 식각 방법 및 반도체 소자에 관한 것으로서, 보다 상세하게는 실리콘 질화막과 실리콘 산화막이 혼재 또는 교대로 적층되어 있는 경우, 고온으로 가열된 인산이 상기 실리콘 산화막을 식각하지 못하도록 하면서, 상기 실리콘 질화막을 선택적으로 식각할 수 있으며, 고온으로 가열된 인산으로 식각하는 공정보다 높은 실리콘 질화막과 실리콘 산화막의 선택도를 얻을 수 있어, 디바이스를 구성하는데 효율적인 식각 조성물, 식각 방법 및 반도체 소자에 관한 것이다.
기존의 실리콘 질화막의 습식 식각을 위해서는 150 내지 170℃로 가열된 인산을 이용하여 실리콘 질화막을 습식 식각하여 왔다. 하지만, 종래의 방법으로는 실리콘 질화막과 실리콘 산화막이 교대로 적층되어 있을 경우 실리콘 질화막과 실리콘 산화막의 선택비가 낮아 디바이스의 구성에 저해요소가 되어 왔다.
실리콘 산화막의 데미지(damage)를 억제하는 방법으로서 규소를 용해한 고순도 인산 또는 헥사 플루오르 규산을 첨가한 인산이 제안되어 있다(특허 문헌 1 내지 3 참조). 그러나, 헥사 플루오르 규산을 첨가한 경우 식각 조성물로부터 불용성의 규소 화합물의 석출이 빨라지기 때문에 산화 규소의 데미지를 충분히 줄일 정도로 헥사 플루오르 규산을 첨가할 수 없고, 공업적에 사용하기에는 문제가 있다.
또한, 100℃ 이하의 온도로 질화 규소를 에칭하는 방법으로서 인산, 불화 수소산, 질산으로 되는 식각 조성물에 플루오르 규산 또는 플루오르 규산염을 첨가하는 방법이 개시되어 있다. 그러나, 인산에 불화 수소산 및 질산을 첨가한 식각 조성물에서는 다른 반도체 재료인 실리콘 산화막의 데미지가 크고, 반도체 프로세스에 이용하기에는 문제가 있다. 특별히 인산에 불화 수소산 및 질산을 더한 조성물을 고온으로 이용하는 경우 악영향이 더욱 현저하다.
지금까지 실리콘 산화막에 데미지를 주지 않으면서 실리콘 질화막을 선택적으로 식각할 수 있는 공업으로 만족할 수 있는 식각 조성물은 없었다.
일본 공개 특허 제1994-349808호 일본 공개 특허 제2000-133631호 일본 공개 특허 제1996-064574호
본 발명의 목적은 실리콘 질화막과 실리콘 산화막이 혼재 또는 교대로 적층되어 있는 경우, 고온으로 가열된 인산이 상기 실리콘 산화막을 식각하지 못하도록 하면서, 상기 실리콘 질화막을 선택적으로 식각할 수 있으며, 고온으로 가열된 인산으로 식각하는 공정보다 높은 실리콘 질화막과 실리콘 산화막의 선택도를 얻을 수 있어, 디바이스를 구성하는데 효율적인 식각 조성물을 제공하는 것이다.
본 발명의 다른 목적은 상기 식각 조성물을 이용하는 식각 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 식각 조성물을 이용하여 제조된 반도체 소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 식각 조성물은 인산, 그리고 하기 화학식 1 내지 4 중 어느 하나로 표시되는 규소 화합을 포함한다.
[화학식 1]
Figure pat00001
[화학식 2]
Figure pat00002
[화학식 3]
Figure pat00003
[화학식 4]
Figure pat00004
상기 식각 조성물은 상기 식각 조성물 전체에 대하여 상기 인산 7 내지 85 중량%, 상기 규소 화합물 0.1 내지 3 중량% 및 나머지 함량의 용매를 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 식각 방법은 상기 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 식각하는 단계를 포함한다.
본 발명의 또 다른 일 실시예에 따른 반도체 소자는 상기 식각 방법에 의하여 제조된다.
본 발명에 따른 식각 조성물은 실리콘 질화막과 실리콘 산화막이 혼재 또는 교대로 적층되어 있는 경우, 고온으로 가열된 인산이 상기 실리콘 산화막을 식각하지 못하도록 하면서, 상기 실리콘 질화막을 선택적으로 식각할 수 있으며, 고온으로 가열된 인산으로 식각하는 공정보다 높은 실리콘 질화막과 실리콘 산화막의 선택도를 얻을 수 있어, 디바이스를 구성하는데 효율적이다.
이하, 본 발명에 대하여 보다 상세하게 설명한다.
본 발명의 일 실시예에 따른 식각 조성물은 인산, 그리고 하기 화학식 1로 표시되는 규소 화합물을 포함한다.
[화학식 1]
Figure pat00005
상기 화학식 1에서, 상기 R1 내지 R3는 각각 독립적으로 수소, 히드록시기, 탄소수 1 내지 20의 알킬기, 탄소수 1 내지 20의 아미노 알킬기, 탄소수 1 내지 20의 알콕시기, 아세틸옥시기 및 탄소수 1 내지 20의 할로알킬아세틸옥시기로 이루어진 군에서 선택되며, 단 R1 내지 R3이 동시에 히드록시기는 아니다.
상기 규소 화합물은 규소와 히드록시기를 포함하는 화합물로서, 상기 화학식 1로 표시되는 규소 화합물은 중심 원자인 규소에 직접적으로 결합하는 하이드록시기를 포함함에 따라 고온으로 가열된 인산이 상기 실리콘 산화막을 식각하는 것을 예방할 수 있다.
상기 규소 화합물은 구체적으로 실란트리올, 3-아미노프로필실란트리올, 1-메틸실란트리올, 2-메틸-2-프로파닐실란트리올, 트리아세테이트 실란트리올(cas No.4253-34-3), 3-(2,3-다이아이드록시프로필)프로필실란트리올, 2-(클로로에틸)트리아세테이트 실란트리올(Cas No. 38013-53-5), 3-(하이드록시프로필)실란트리올 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있고, 바람직하게 실란트리올계 화합물일 수 있다. 상기 화학식 1로 표시되는 규소 화합물이 실란트리올계 화합물인 경우 모노 또는 다이올인 경우 보다 실리콘 산화막의 식각 속도가 실리콘트리올계 화합물 보다 느려 실리콘 질화막과 실리콘 산화막의 고선택비를 얻을 수 있다.
상기 식각 조성물은 상기 식각 조성물 전체에 대하여 상기 인산 7 내지 85 중량%, 상기 규소 화합물 0.1 내지 3 중량% 및 나머지 함량의 용매를 포함할 수 있다. 상기 식각 조성물에서 상기 인산의 함량이 7 중량% 미만인 경우 실리콘 질화막의 식각이 현저히 줄어들 수 있고, 상기 인산의 함량이 85 중량%를 초과하는 경우 인산의 끓는점이 높아 식각 장비에 좋지 않은 영향을 줄 수 있다. 또한, 상기 식각 조성물에서 상기 규소 화합물의 함량이 0.1 중량% 미만인 경우 실리콘 산화막의 식각 속도가 빨라 원하는 선택비를 구현하지 못할 수 있으며, 상기 규소 화합물의 함량이 3 중량%를 초과하는 경우 실리콘 질화막의 식각 속도까지 줄어들 수 있다.
상기 식각 조성물은 상기 인산 및 상기 규소 화합물 이외에 나머지 함량의 용매를 더 포함할 수 있다. 상기 용매는 물일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
상기 식각 조성물은 금속 배선의 보호를 위하여 필요에 따라 트리아졸류, 이미다졸류, 티올 화합물 등의 부식 방지제를 더 포함할 수 있다.
상기 식각 조성물은 pH 조절을 위하여 필요에 따라 알칼리성 화합물 또는 상기 인산 이외의 산을 더 첨가할 수 있다. 상기 알칼리성 화합물은 암모니아, 아민 또는 테트라 알킬 암모늄 수산화물, 함질소 복소환식 화합물일 수 있다. 상기 인산 이외의 산은 규산, 불산, 붕산, 염산, 황산, 질산, 과염소산 등의 무기산 또는 카르본산, 유기 아인산, 유기 술폰산 등의 유기산을 들 수 있다.
또한, 상기 식각 조성물은 식각된 잔사를 제거하기 위하여 필요에 따라 계면활성제를 더 포함할 수 있다. 상기 계면활성제로는 음이온성 계면활성제, 양이온성 계면활성제 또는 비이온성 계면활성제를 모두 사용할 수 있다. 상기 양이온성 계면활성제로는 C8H17NH2 등의 아민류를 들 수 있고, 상기 음이온성 계면활성제로는 C8H17COOH 등의 탄화수소계 카르복시산, C8H17SO3H 등의 탄화수소계 술폰산, H(CF2)6COOH 등의 불소계 카르복시산을 들 수 있고, 비이온성 계면활성제로는 폴리옥시알킬렌알킬에테르 등의 에테르류를 들 수 있다.
상기 식각 조성물은 상기 실리콘 산화막에 대한 상시 실리콘 질화막의 식각 선택도를 실란트리올의 함량을 통해 조절이 가능하다.
상기 실리콘 산화막에 대한 상기 실리콘 질화막의 식각 선택도는 상기 실리콘 산화막의 식각 속도에 대한 상기 실리콘 질화막 식각 속도의 비로서, 하기 수학식 1에 의하여 계산할 수 있다.
[수학식 1]
Figure pat00006
상기 수학식 1에서, A는 실리콘 산화막의 식각 속도, B는 실리콘 질화막 식각 속도, C는 선택도이다.
본 발명의 다른 일 실시예에 따른 식각 방법은 상기 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 식각하는 단계를 포함한다.
상기 식각 조성물은 상기 화학식 1로 표시되는 규소 화합물을 포함함에 따라 고온으로 가열된 인산이 상기 실리콘 산화막을 식각하는 것을 예방할 수 있어 상기 실리콘 질화막을 선택적으로 식각할 수 있다.
상기 식각 방법은 구체적으로 상기 실리콘 질화막 또는 상기 실리콘 산화막을 기판 위에 형성하고, 상기 식각액 조성물을 상기 실리콘 질화막 또는 상기 실리콘 산화막에 가한 후, 식각이 완료되면 상기 식각액 조성물을 제거할 수 있다.
상기 기판은 바람직하게 반도체 웨이퍼일 수 있으나, 본 발명이 이에 한정되는 것은 아니고, 본 발명의 기술 분야에서 통상적으로 사용되는 기판은 어느 것이나 사용 가능하다.
상기 실리콘 질화막 또는 상기 실리콘 산화막에 상기 식각 조성물을 가하는 방법은 상기 실리콘 질화막 또는 상기 실리콘 산화막을 제거할 수 있는 방법이면 특별히 제한되지 않으며, 예를 들면 도포, 침적, 분무 또는 분사 등의 방법일 수 있고, 특히 경시적인 조성 변화가 적고 식각 속도의 변화가 적다는 장점이 있는 침적하는 방법(배치식 장치) 또는 분사하는 방법(매엽식 장치)을 바람직하게 이용할 수 있다.
상기 식각 조성물의 적용 온도는 150 내지 200℃, 바람직하게는 155℃ 내지 170℃일 수 있다. 상기 온도 범위 내에서 상기 식각 조성물을 상기 기판에 적용함으로써, 상기 실리콘 산화막 또는 상기 실리콘 질화막을 선택적으로 식각할 수 있다.
이후, 상기 식각 이후 상기 식각 조성물은 초순수 등으로 제거한 후, 상기 실리콘 산화막 또는 상기 실리콘 질화막을 건조한다.
본 발명의 또 다른 일 실시예에 따른 반도체 소자는 상기 식각 조성물을 이용하는 식각 방법에 의하여 제조된다. 상기 반도체 소자의 종류는 본 발명에서 특별히 한정되지 않는다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[제조예: 식각 조성물의 제조]
하기 표 1에 기재된 바와 같이 배합을 달리하면서 실시예 및 비교예의 식각 조성물을 각각 제조하였고, 제조된 식각 조성물을 식각 온도를 달리하면서 실리콘 질화막 및 실리콘 산화막이 형성된 기판에 가하여 식각을 진행하였다.
구체적으로, 실시예 1은 인산 및 실란트리올, 실시예 2는 인산 및 3-아미노프로필실란트리올, 실시예 3은 인산 및 1-메틸실란트리올, 실시예 4는 인산 및 트리아세테이트 실란트리올, 실시예 5는 인산 및 (3-하이드록시프로필)실란트리올을 혼합하여 식각 조성물을 제조하였다.
한편,비교예 1 및 2는 인산만으로 이루어진 식각 조성물이되, 식각 온도만을 달리한 경우이고, 비교예 3은 인산 및 테트라에톡시실란(TEOS)를 혼합하여 제조된 식각 조성물이다.
또한, 상기 제조된 식각 조성물의 식각 속도 및 선택도를 측정하였고, 그 결과도 하기 표 1에 정리하였다. 구체적으로, 비이커에 상기 제조된 식각 조성물을 투입하여 157℃ 내지 165℃ 온도에 도달했을 때 실리콘 질화막 및 실리콘 산화막이 형성된 기판을 상기 가열된 식각 조성물에 각각 20분 동안 침지하여 식각 속도 및 선택도를 측정하였다.
상기 식각 속도는 엘립소미트리(Nano-View, SE-MG-1000; Ellipsometery)를 이용하여 실리콘 질화막 및 실리콘 산화막의 두께를 측정함으로써 결정하였다.
구분 첨가제 공정 온도(℃) 실리콘 질화막 식각 속도 실리콘 산화막 식각 속도 선택도
(질화막/산화막)
비교예 1 인산(85중량% 수용액) 157 57.9 1.01 50.8
비교예 2 인산(85중량% 수용액) 165 70.0 1.5 46.6
비교예3 인산(85중량% 수용액)
+TEOS(0.75 중량%)
157 58.2 0.01 5820
실시예 1 인산(85중량% 수용액)
+실란트리올(0.75 중량%)
157 55.4 0.19 291.6
실시예 2 인산(85중량% 수용액)
+3-아미노프로필 실란트리올(3 중량%)
157 55.6 0.18 308.9
실시예 3 인산(85중량% 수용액)
+1-메틸 실란트리올(2 중량%)
165 68.3 0.21 325.2
실시예 4 인산(85중량% 수용액)
+트리아세테이트 실란트리올(0.75 중량%)
157 55.3 0.22 251.36
실시예 5 인산(85중량% 수용액)
+(3-히드록시프로필) 실란트리올(1.5 중량%)
157 55.3 0.20 276.5
상기 표 1을 참조하면, 실시예에서 제조된 식각 조성물이 비교예에서 제조된 식각 조성물에 비하여 선택도가 매우 향상되는 것을 알 수 있다. 이는 실시예에서 제조된 식각 조성물의 경우 상기 화학식 1로 표시되는 규소 화합물을 포함함에 따라 중심 원자인 규소에 직접적으로 결합하는 하이드록시기가 고온으로 가열된 인산이 상기 실리콘 산화막을 식각하는 것을 예방할 수 있기 때문인 것으로 생각된다.이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (4)

  1. 인산, 그리고
    하기 화학식 1 내지 4 중 어느 하나로 표시되는 규소 화합물
    을 포함하는 식각 조성물.
    [화학식 1]
    Figure pat00007

    [화학식 2]
    Figure pat00008

    [화학식 3]
    Figure pat00009

    [화학식 4]
    Figure pat00010
  2. 제1항에 있어서,
    상기 식각 조성물은 상기 식각 조성물 전체에 대하여 상기 인산 7 내지 85 중량%, 상기 규소 화합물 0.1 내지 3 중량% 및 나머지 함량의 용매를 포함하는 것인 식각 조성물.
  3. 제1항에 따른 식각 조성물을 이용하여 실리콘 질화막, 실리콘 산화막 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 식각하는 단계를 포함하는 식각 방법.
  4. 제3항에 따른 식각 방법에 의하여 제조된 반도체 소자.
KR1020220019522A 2012-12-18 2022-02-15 식각 조성물, 식각 방법 및 반도체 소자 KR102511607B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20120148554 2012-12-18
KR1020120148554 2012-12-18
KR1020130083919A KR102365046B1 (ko) 2012-12-18 2013-07-17 식각 조성물, 식각 방법 및 반도체 소자

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130083919A Division KR102365046B1 (ko) 2012-12-18 2013-07-17 식각 조성물, 식각 방법 및 반도체 소자

Publications (2)

Publication Number Publication Date
KR20220024378A true KR20220024378A (ko) 2022-03-03
KR102511607B1 KR102511607B1 (ko) 2023-03-20

Family

ID=51130534

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130083919A KR102365046B1 (ko) 2012-12-18 2013-07-17 식각 조성물, 식각 방법 및 반도체 소자
KR1020220019522A KR102511607B1 (ko) 2012-12-18 2022-02-15 식각 조성물, 식각 방법 및 반도체 소자

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020130083919A KR102365046B1 (ko) 2012-12-18 2013-07-17 식각 조성물, 식각 방법 및 반도체 소자

Country Status (1)

Country Link
KR (2) KR102365046B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US9868902B2 (en) 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR101539375B1 (ko) * 2014-07-17 2015-07-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102369551B1 (ko) * 2014-12-24 2022-03-03 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102443370B1 (ko) * 2015-11-20 2022-09-15 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
KR102545801B1 (ko) * 2015-12-04 2023-06-21 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102507051B1 (ko) * 2016-05-04 2023-03-07 오씨아이 주식회사 실리콘 질화막 식각 용액
KR102079043B1 (ko) * 2016-05-27 2020-02-20 오씨아이 주식회사 실리콘 질화막 식각 용액
US10995269B2 (en) 2016-11-24 2021-05-04 Samsung Electronics Co., Ltd. Etchant composition and method of fabricating integrated circuit device using the same
KR102424391B1 (ko) * 2016-11-24 2022-08-05 삼성전자주식회사 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
KR102240654B1 (ko) 2017-03-28 2021-04-15 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102240647B1 (ko) 2017-03-28 2021-04-15 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102398593B1 (ko) * 2017-05-02 2022-05-17 주식회사 이엔에프테크놀로지 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물
KR102336865B1 (ko) 2017-07-06 2021-12-09 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR102441238B1 (ko) 2017-09-14 2022-09-08 주식회사 이엔에프테크놀로지 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR101907637B1 (ko) 2018-02-09 2018-12-05 엘티씨에이엠 주식회사 실리콘질화막의 고선택비 식각 조성물
KR20190096785A (ko) * 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR20190096786A (ko) * 2018-02-09 2019-08-20 엘티씨에이엠 주식회사 실리콘질화막 식각을 위한 고선택비 식각용 조성물
KR102443313B1 (ko) * 2018-05-18 2022-09-15 동우 화인켐 주식회사 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102346832B1 (ko) * 2018-05-23 2022-01-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
CN110606954B (zh) * 2018-06-15 2023-03-24 易案爱富科技有限公司 聚硅氧烷类化合物、包含所述聚硅氧烷类化合物的氮化硅层蚀刻组合物
KR102258316B1 (ko) * 2018-06-25 2021-06-01 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
KR102343436B1 (ko) * 2018-07-11 2021-12-24 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 실리콘 질화막 식각 방법
KR102532774B1 (ko) * 2018-08-20 2023-05-12 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
CN111048415B (zh) * 2018-10-11 2023-03-14 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
WO2020097778A1 (en) * 2018-11-13 2020-05-22 Yangtze Memory Technologies Co., Ltd. Additive to phosphoric acid etchant
KR102654224B1 (ko) * 2019-01-24 2024-04-04 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
KR20210052202A (ko) 2019-10-29 2021-05-10 동우 화인켐 주식회사 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR102435735B1 (ko) * 2020-04-20 2022-08-24 현대비씨엔지니어링(주) 질화막에 대한 선택성이 우수한 식각액 조성물
KR20220033141A (ko) 2020-09-09 2022-03-16 동우 화인켐 주식회사 실리콘 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR20230001681A (ko) 2021-06-29 2023-01-05 동우 화인켐 주식회사 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR20230127735A (ko) 2022-02-25 2023-09-01 동우 화인켐 주식회사 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR102700078B1 (ko) * 2023-07-13 2024-08-29 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102700079B1 (ko) * 2023-07-13 2024-08-29 솔브레인 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JPH0864574A (ja) 1994-08-05 1996-03-08 At & T Corp 窒化シリコンのエッチング方法
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液,その製造方法及びエッチング方法
JP2000133631A (ja) 1998-08-28 2000-05-12 Ashland Inc 窒化ケイ素膜の選択的腐食組成物および方法
KR20110037766A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 습식 식각용 조성물
KR101380487B1 (ko) * 2012-05-09 2014-04-01 오씨아이 주식회사 실리콘 질화막의 에칭 용액

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349808A (ja) 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JPH0864574A (ja) 1994-08-05 1996-03-08 At & T Corp 窒化シリコンのエッチング方法
JP2000058500A (ja) * 1998-08-07 2000-02-25 Matsushita Electron Corp エッチング液,その製造方法及びエッチング方法
JP2000133631A (ja) 1998-08-28 2000-05-12 Ashland Inc 窒化ケイ素膜の選択的腐食組成物および方法
KR20110037766A (ko) * 2009-10-07 2011-04-13 테크노세미켐 주식회사 습식 식각용 조성물
KR101380487B1 (ko) * 2012-05-09 2014-04-01 오씨아이 주식회사 실리콘 질화막의 에칭 용액

Also Published As

Publication number Publication date
KR102365046B9 (ko) 2024-01-17
KR102511607B1 (ko) 2023-03-20
KR20140079267A (ko) 2014-06-26
KR102365046B1 (ko) 2022-02-21

Similar Documents

Publication Publication Date Title
KR102511607B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
US10651045B2 (en) Compositions and methods for etching silicon nitride-containing substrates
KR102161019B1 (ko) 질화티타늄막 및 텅스텐막의 적층체용 식각 조성물, 이를 이용한 식각 방법 및 이로부터 제조된 반도체 소자
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
US10640706B2 (en) Etching compositions and method of etching by using the same
KR102240647B1 (ko) 실리콘 질화막 식각 조성물
KR101391605B1 (ko) 실리콘 질화막 식각액 조성물
KR20130076918A (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
KR102484988B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170001850A (ko) 실리콘 질화막 식각 용액
US11955341B2 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
KR20220073813A (ko) 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
KR20170093004A (ko) 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR102240654B1 (ko) 실리콘 질화막 식각 조성물
KR102469799B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
CN111378377A (zh) 一种化学机械抛光液及其应用
US20220228062A1 (en) Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
KR20180060722A (ko) 식각용 조성물 및 식각용 조성물을 이용한 반도체 소자의 식각 방법
KR102629576B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190005459A (ko) 식각 조성물 및 이를 이용한 식각 방법
KR101977043B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102483009B1 (ko) 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR102245035B1 (ko) 실리콘 질화막 식각 조성물
KR20200114727A (ko) 실리콘 질화막 식각 조성물

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant