KR102424391B1 - 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법 - Google Patents

식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법 Download PDF

Info

Publication number
KR102424391B1
KR102424391B1 KR1020170064882A KR20170064882A KR102424391B1 KR 102424391 B1 KR102424391 B1 KR 102424391B1 KR 1020170064882 A KR1020170064882 A KR 1020170064882A KR 20170064882 A KR20170064882 A KR 20170064882A KR 102424391 B1 KR102424391 B1 KR 102424391B1
Authority
KR
South Korea
Prior art keywords
etching composition
nitride
ammonium
oxide
general formula
Prior art date
Application number
KR1020170064882A
Other languages
English (en)
Other versions
KR20180058610A (ko
Inventor
이진우
김건영
한훈
박재완
이진욱
임정훈
Original Assignee
삼성전자주식회사
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 솔브레인 주식회사 filed Critical 삼성전자주식회사
Priority to US15/816,699 priority Critical patent/US10995269B2/en
Priority to TW106140735A priority patent/TWI746704B/zh
Priority to CN201711188427.9A priority patent/CN108102654B/zh
Priority to JP2017225704A priority patent/JP7173729B2/ja
Publication of KR20180058610A publication Critical patent/KR20180058610A/ko
Application granted granted Critical
Publication of KR102424391B1 publication Critical patent/KR102424391B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

식각 조성물은 무기산과, 실록산 화합물과, 암모늄계 화합물과, 용매를 포함하고, 상기 실록산 화합물은 다음 일반식 (I)로 표시된다.
일반식 (I)
Figure 112017050141632-pat00017

집적회로 소자를 제조하기 위하여, 기판 상에 산화막 및 질화막이 노출된 표면을 가지는 구조물을 형성하고, 일반식 (I)의 식각 조성물을 구조물에 접촉시켜 상기 산화막 및 상기 질화막 중 상기 질화막을 선택적으로 제거한다.

Description

식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법 {Etchant compositions and methods of manufacturing integrated circuit device using the same}
본 발명의 기술적 사상은 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것으로, 특히 질화막을 식각하기 위한 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법에 관한 것이다.
최근 정보 통신 장치의 다기능화에 따라 메모리 소자를 포함하는 집적회로 소자의 대용량화 및 고집적화가 요구되고 있다. 고집적화를 위한 메모리 셀 크기의 축소에 따라, 메모리 소자의 동작 및 전기적 연결을 위해 메모리 소자에 포함되는 동작 회로들 및 배선 구조도 복잡해지고 있다. 고도로 다운-스케일링(down-scaling)된 집적회로 소자의 제조 공정에서 대표적인 절연막인 산화막 및 질화막이 각각 단독으로, 또는 교대로 적층되어 사용될 수 있으며, 복잡하고 미세화된 구조, 예를 들면 3 차원 구조의 전자 소자를 구성하기 위하여 다양한 형상의 패턴으로 이루어지는 질화막의 선택적 식각 공정이 요구될 수 있다. 특히, 질화막의 식각 공정 중에 불필요한 파티클 발생 또는 산화막 표면에서 부산물들이 원하지 않게 이상 성장되는 현상 등과 같은 문제점을 야기하지 않으면서 산화막 대비 질화막의 충분한 식각 선택비를 확보할 수 있는 식각 조성물이 요구된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 질화막의 식각 공정 중에 불필요한 파티클 발생 또는 산화막 표면에서 부산물들이 원하지 않게 이상 성장되는 현상 등과 같은 문제점을 야기하지 않으면서 산화막 대비 질화막의 충분한 식각 선택비를 확보할 수 있는 식각 조성물을 제공하는 것이다.
본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는 복잡하고 미세화된 구조를 가지는 전자 소자를 구현하기 위한 다양한 형상의 질화막을 식각하는 동안 불필요한 파티클 발생 또는 산화막의 표면에서 부산물들이 원하지 않게 이상 성장되는 현상 등과 같은 문제점을 야기하지 않으면서 산화막 대비 질화막의 충분한 식각 선택비를 확보하여, 질화막 식각 공정의 안정성 및 신뢰성을 확보할 수 있고, 집적회로 소자 제조 공정의 생산성을 향상시킬 수 있는 집적회로 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 식각 조성물은 무기산과, 실록산 화합물과, 암모늄계 화합물과, 용매를 포함하고, 상기 실록산 화합물은 다음 일반식 (I)로 표시된다.
일반식 (I)
Figure 112017050141632-pat00001
일반식 (I)에서,
m은 0 내지 5의 정수이고,
R1, R2, R3, R4, R5, R6, R7, 및 R8은 각각 독립적으로 수소 원자, C1-C20의 알킬기, C2-C20의 알케닐기, C2-C20의 알키닐기, C1-C20의 히드록시알킬기, C1-C20의 아미노알킬기, C1-C20의 알콕시기, C1-C20의 아미노알콕시기, 포스페이트기, 설페이트기, 니트릴기, 카르복실기, 또는 다음 일반식 (II)로 표시되는 치환기이다.
일반식 (II)
Figure 112017050141632-pat00002
일반식 (II)에서,
n은 0 내지 5의 정수이고,
R9, R10, 및 R11은 각각 독립적으로 수소 원자, C1-C20의 알킬기, C2-C20의 알케닐기, C2-C20의 알키닐기, C1-C20의 히드록시알킬기, C1-C20의 아미노알킬기, C1-C20의 알콕시기, C1-C20의 아미노알콕시기, 포스페이트기, 설페이트기, 니트릴기, 또는 카르복실기이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 집적회로 소자의 제조 방법에서는, 기판 상에 산화막 및 질화막이 노출된 표면을 가지는 구조물을 형성한다. 본 발명의 기술적 사상에 의한 식각 조성물을 상기 구조물에 접촉시켜 상기 산화막 및 상기 질화막 중 상기 질화막을 선택적으로 제거한다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 집적회로 소자의 제조 방법에서는, 기판 상에 복수의 산화막 및 복수의 질화막이 교대로 1 층씩 복수 회 적층된 구조물을 형성한다. 상기 복수의 산화막 및 복수의 질화막 각각의 일부를 제거하여 상기 복수의 산화막 및 복수의 질화막이 노출되는 내부 측벽을 가지는 컷(cut) 영역을 형성한다. 본 발명의 기술적 사상에 의한 식각 조성물을 상기 구조물에 접촉시켜 상기 컷 영역을 통하여 상기 복수의 산화막 및 상기 복수의 질화막 중 상기 복수의 질화막을 선택적으로 제거한다.
본 발명의 기술적 사상에 의한 식각 조성물을 사용하여 질화막을 식각할 때 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우에도 질화막과 산화막과의 식각 선택비가 약 200:1 내지 약 600:1의 비교적 높은 식각 선택비를 가지고 질화막 만을 선택적으로 식각할 수 있다. 따라서, 복잡하고 미세화된 구조를 가지는 전자 소자를 구성하기 위하여 다양한 형상의 패턴으로 이루어지는 질화막을 식각하는 동안 불필요한 파티클 발생 또는 산화막 표면에서의 원하지 않는 이상 성장 현상 등과 같은 문제점을 야기하지 않으면서 산화막 대비 질화막의 충분한 식각 선택비를 확보하여, 질화막 식각 공정의 안정성 및 신뢰성을 확보할 수 있고, 질화막과 함께 식각 조성물에 노출되는 산화막의 손상 또는 산화막의 전기적 특성 저하를 방지함으로써 집적회로 소자 제조 공정의 생산성을 향상시키고, 집적회로 소자의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 3은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 4a는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 의해 구현될 수 있는 예시적인 집적회로 소자의 주요 구성 요소들의 평면도이고, 도 4b는 도 4a의 "B"로 표시한 영역의 주요 구성들에 대한 개략적인 사시도이고, 도 4c는 도 4a의 C - C' 선을 따르는 개략적인 수직 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 의해 구현될 수 있는 예시적인 집적회로 소자에서 게이트 유전막의 예시적인 구조를 설명하기 위한 단면도들이다.
도 6a 내지 도 6f는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 7a 및 도 7b는 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물을 사용하여 질화막을 식각하는 데 있어서, 식각 조성물에서의 Si 농도가 산화막에 대한 질화막의 식각 선택비에 미치는 영향을 평가한 결과를 보여주는 사진들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 명세서에서 사용되는 용어 "C1-C20의 알킬기"는 1 개 내지 20 개의 탄소 원자를 가지는 직쇄형 또는 분기형 비-사이클릭(noncyclic) 포화 지방족 탄화수소기를 지칭한다. 용어 "C2-C20의 알케닐기"는 2 개 내지 20 개의 탄소 원자를 가지고 인접한 탄소 원자들 사이에 1개 이상의 이중 결합을 가지는 직쇄형 또는 분기형 비-사이클릭 불포화 지방족 탄화수소기를 지칭한다. 용어 "C2-C20의 알키닐기"는 2 개 내지 20 개의 탄소 원자를 가지고 인접한 탄소 원자들 사이에 1개 이상의 삼중 결합을 가지는 직쇄형 또는 분기형 비-사이클릭 불포화 지방족 탄화수소기를 지칭한다. 용어 "C1-C20의 알콕시기"는 1 개 이상의 에테르기와 1 개 내지 20 개의 탄소 원자를 가지는 직쇄형 또는 분기형 비-사이클릭(noncyclic) 포화 또는 불포화 지방족 탄화수소기를 지칭한다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물은 무기산과, 실록산 화합물과, 암모늄계 화합물과, 용매를 포함한다.
상기 무기산은 황산, 질산, 인산, 규산, 불산, 붕산, 염산, 과염소산, 또는 이들의 조합으로 이루어질 수 있다.
상기 실록산 화합물은 다음 일반식 (I)로 표시될 수 있다.
일반식 (I)
Figure 112017050141632-pat00003
일반식 (I)에서,
m은 0 내지 5의 정수이고,
R1, R2, R3, R4, R5, R6, R7, 및 R8은 각각 독립적으로 수소 원자, C1-C20의 알킬기, C2-C20의 알케닐기, C2-C20의 알키닐기, C1-C20의 히드록시알킬기, C1-C20의 아미노알킬기, C1-C20의 알콕시기, C1-C20의 아미노알콕시기, 포스페이트기, 설페이트기, 니트릴기, 카르복실기, 또는 다음 일반식 (II)로 표시되는 치환기이고,
일반식 (II)
Figure 112017050141632-pat00004
일반식 (II)에서,
n은 0 내지 5의 정수이고,
R9, R10, 및 R11은 각각 독립적으로 수소 원자, C1-C20의 알킬기, C2-C20의 알케닐기, C2-C20의 알키닐기, C1-C20의 히드록시알킬기, C1-C20의 아미노알킬기, C1-C20의 알콕시기, C1-C20의 아미노알콕시기, 포스페이트기, 설페이트기, 니트릴기, 또는 카르복실기이다.
일부 실시예들에서, 상기 일반식 (I)에서, R1, R2, R3, R4, R5, R6, R7, 및 R8 중 적어도 하나는 일반식 (II)로 표시되는 치환기일 수 있다. 예를 들면, 일반식 (I)의 실록산 화합물은 일반식 (III), 일반식 (IV), 및 일반식 (V) 중 어느 하나로 표시될 수 있으나, 본 발명의 기술적 사상이 이들에 한정되는 것은 아니다.
일반식 (III)
Figure 112017050141632-pat00005
일반식 (IV)
Figure 112017050141632-pat00006
일반식 (V)
Figure 112017050141632-pat00007
일반식 (III), 일반식 (IV), 및 일반식 (V)에서, A는 일반식 (II)로 표시되는 치환기이다.
일부 실시예들에서, 상기 실록산 화합물로서 다음 화학식 (1) 내지 화학식 (5)로 표시되는 화합물을 사용할 수 있으나, 이는 예시에 불과한 것으로, 본 발명의 기술적 사상이 이들에 한정되는 것은 아니다.
화학식 (1)
(dimethoxy-propan-2-yl-trimethylsilyloxysilane; CAS No. 141192-68-9)
Figure 112017050141632-pat00008
화학식 (2)
(dimethoxysilyl trimethyl silicate; CAS No. 139485-19-1)
Figure 112017050141632-pat00009
화학식 (3)
(3-[[3-aminopropyl(dimethyl)silyl]oxy-dimethylsilyl]propan-1-amine; CAS No. 2469-55-8)
Figure 112017050141632-pat00010
화학식 (4)
(1,5-Trisiloxanediol, 1,1,3,3,5,5-hexamethyl-, diacetate; CAS No. 5314-59-0)
Figure 112017050141632-pat00011
화학식 (5)
(Triacetoxyl-trimetyl-disiloxane)
Figure 112017050141632-pat00012
화학식 (5)의 화합물은 디클로로-[클로로(디메틸)실릴]옥시-메틸실란 (dichloro-[chloro(dimethyl)silyl]oxy-methylsilane; CAS No. 4617-28-1)과 아세트산(acetic acid)을 상온에서 반응식 (1)에 따라 반응시켜 얻어질 수 있다.
반응식 (1)
Figure 112017050141632-pat00013
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물에서, 상기 암모늄계 화합물은 암모니아수 (ammonium hydroxide), 암모늄 클로라이드 (ammonium chloride), 암모늄 아세트산 (ammonium acetate), 암모늄 인산염 (ammonium phosphate), 암모늄 과옥시이황산염 (ammonium peroxydisulfate), 암모늄 황산염 (ammonium sulfate), 암모늄 불산염 (ammonium hydrofluoric acid salt), 암모니아 (ammonia), 또는 이들의 조합으로 이루어질 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물에서, 상기 용매는 DIW (deionized water)로 이루어질 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물에서, 상기 무기산은 질화막을 식각하기 위한 식각제 역할을 할 수 있다. 일부 실시예들에서, 상기 무기산으로서 인산을 사용할 수 있다. 인산은 상기 식각 조성물 내에 수소 이온을 제공하여 질화막의 식각을 촉진시키는 역할을 할 수 있다. 다른 일부 실시예들에서, 상기 무기산으로서 인산 및 황산의 조합을 사용할 수 있다. 황산은 인산을 포함하는 식각 조성물의 끓는점을 상승시켜 질화막 식각을 촉진하는 역할을 할 수 있다. 상기 무기산은 상기 식각 조성물의 총량을 기준으로 약 70 ∼ 99 중량%의 양으로 포함될 수 있다. 예를 들면, 상기 무기산은 상기 식각 조성물의 총량을 기준으로 약 75 ∼ 85 중량%의 양으로 포함될 수 있다. 상기 식각 조성물 내에서 상기 무기산이 너무 적은 양으로 포함되는 경우에는 질화막의 식각이 용이하게 이루어지지 않을 수 있고 파티클 발생 우려가 있으며, 너무 과다한 양으로 포함되는 경우에는 질화막 식각시 산화막에 대한 질화막의 높은 식각 선택비를 확보하기 어려울 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물에서, 상기 실록산 화합물은 산화막에 대한 질화막의 식각 선택비를 향상시키는 역할을 할 수 있다. 상기 실록산 화합물은 상기 식각 조성물의 총량을 기준으로 약 0.01 ∼ 15 중량%의 양으로 포함될 수 있다. 일 예에서, 상기 실록산 화합물은 상기 식각 조성물의 총량을 기준으로 약 0.5 ∼ 15 중량%의 양으로 포함될 수 있다. 다른 예에서, 상기 실록산 화합물은 상기 식각 조성물의 총량을 기준으로 약 1 ∼ 15 중량%의 양으로 포함될 수 있다. 또 다른 예에서, 상기 실록산 화합물은 상기 식각 조성물의 총량을 기준으로 약 3 ∼ 7 중량%의 양으로 포함될 수 있다. 상기 식각 조성물 내에서 상기 실록산 화합물의 함량이 너무 적은 경우 산화막에 대한 질화막의 높은 식각 선택비를 확보하기 어려울 수 있으며, 너무 과다한 경우 함량 증가에 따른 더 이상의 효과 상승을 기대하기 어렵고, 상기 실록산 화합물의 열분해 효과를 감소시킬 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물에서, 상기 암모늄계 화합물은 상기 식각 조성물을 이용하여 질화막을 식각할 때 상기 질화막의 식각 속도를 일정하게 유지하는 역할을 할 수 있다. 상기 식각 조성물에 암모늄계 화합물이 포함됨으로써 상기 식각 조성물을 장시간 사용하는 경우에도 식각 속도의 저하 또는 식각 선택비의 변화가 발생하는 것을 방지할 수 있다. 상기 암모늄계 화합물은 상기 식각 조성물의 총량을 기준으로 약 0.01 ∼ 20 중량%의 양으로 포함될 수 있다. 상기 암모늄계 화합물의 함량이 너무 적은 경우 상기 식각 조성물을 장시간 사용할 때 질화막 식각 선택비를 일정하게 유지하는 효과가 감소될 수 있고, 너무 과다한 경우, 질화막과 산화막의 식각 속도가 변화하게 되어 질화막의 식각 선택비가 변화될 수 있다.
일부 실시예들에서, 상기 암모늄계 화합물은 암모늄 이온을 가지는 화합물을 포함할 수 있다. 예를 들면, 상기 암모늄계 화합물은 암모니아를 포함할 수 있다. 이 경우, 상기 식각 조성물은 무기산으로서 인산 및 염산을 포함할 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물에서, 상기 무기산이 인산을 포함하는 경우, 상기 식각 조성물을 사용하여 실리콘 질화막을 식각할 때 인산은 실리콘 질화물과 반응하여 질화물을 식각할 수 있다. 실리콘 질화물은 인산과 반응하여 규산 (silicic acid)을 생성할 수 있다. 규산은 상기 실리콘 질화막의 식각시 상기 실리콘 질화막과 함께 상기 식각 조성물에 노출되는 산화막의 표면에 흡착되어 산화막의 두께가 증가하는 이상 성장 현상을 초래할 수 있다. 특히, 식각 조성물 내에서 질화물의 식각 공정이 반복적으로 진행되는 경우, 식각 조성물 내에서의 규산의 농도가 증가될 수 있다. 식각 조성물 내에서의 규산의 농도가 증가할수록 산화막의 두께가 증가하는 이상 성장 현상 발생 가능성이 증가할 수 있다. 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물은 암모늄계 화합물을 포함한다. 상기 식각 조성물에는 암모늄계 화합물로부터 얻어진 암모늄 이온이 존재할 수 있다. 상기 식각 조성물 내에서 암모늄 이온은 규산과 결합하여 수용성 화합물을 생성함으로써 산화막의 두께가 증가하는 이상 성장 현상을 방지할 수 있다. 이와 같이, 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물은 인산을 이용하여 질화물을 식각할 때 이상 성장을 초래할 수 있는 규산을 수용성 화합물로 전환시킬 수 있는 암모늄 이온을 제공하는 암모늄계 화합물을 포함함으로써, 산화막에 대한 질화막의 식각 선택비를 증가시키면서 반응 부산물로 인해 산화막의 두께가 증가되는 이상 성장 현상을 방지할 수 있다.
일부 실시예들에서, 상기 식각 조성물 중 상기 실록산 화합물의 함량은 상기 암모늄계 화합물의 함량과 같거나 더 클 수 있다. 다른 일부 실시예들에서, 상기 식각 조성물 중 상기 실록산 화합물의 함량은 상기 암모늄계 화합물의 함량보다 더 작을 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물은 아민계 화합물을 더 포함할 수 있다. 상기 아민계 화합물은 메틸아민, 에틸아민, 프로필 아민, 이소프로필 아민, 2-아미노펜탄, 디메틸아민, 메틸에탄올아민, 트리메틸아민, 트리페닐아민, 또는 이들의 조합으로 이루어질 수 있다. 상기 아민계 화합물은 상기 암모늄계 화합물과 유사하게, 질화막 식각시 상기 질화막과 함께 상기 식각 조성물에 노출되는 산화막의 표면에서의 이상 성장 현상을 억제하는 역할을 할 수 있다.
일부 실시예들에서, 상기 아민계 화합물은 상기 식각 조성물의 총량을 기준으로 약 0.1 ∼ 10 중량%의 양으로 포함될 수 있다. 상기 아민계 화합물의 함량이 너무 적은 경우 질화막 식각시 상기 질화막과 함께 상기 식각 조성물에 노출되는 산화막의 표면에서의 이상 성장 현상을 제어하는 데 도움이 되기 어렵고, 너무 과다한 경우 산화막에 대한 질화막의 식각 선택비가 저하될 수 있다.
상기 식각 조성물이 아민계 화합물을 더 포함하는 경우, 상기 식각 조성물에서 상기 실록산 화합물의 함량은 상기 암모늄계 화합물의 함량 및 상기 아민계 화합물의 함량의 합보다 더 작을 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물은 불소계 화합물을 더 포함할 수 있다. 상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄, 또는 이들의 조합으로 이루어질 수 있다. 상기 불소계 화합물은 질화막의 식각 속도를 증가시키는 역할을 할 수 있다.
일부 실시예들에서, 상기 불소계 화합물은 상기 식각 조성물의 총량을 기준으로 약 0.01 ∼ 1 중량%의 양으로 포함될 수 있다. 상기 불소계 화합물의 함량이 너무 적은 경우 질화막의 식각 속도가 작아져서 질화막의 제거가 용이하지 않을 수 있으며, 너무 과다한 경우 질화막의 식각 속도가 크게 향상되지만, 상기 질화막과 함께 상기 식각 조성물에 노출되는 산화막도 식각되는 문제가 발생될 수 있다.
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물은 계면활성제, 금속 이온 봉쇄제 (sequestering agent), 및 금속 부식 방지제 중 적어도 하나를 더 포함할 수 있다.
상기 계면활성제는 상기 식각 조성물을 이용하여 질화막을 식각하는 동안 식각된 잔사를 제거하는 역할을 할 수 있다. 상기 계면활성제로는 음이온성 계면활성제, 양이온성 계면활성제, 비이온성 계면활성제, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 상기 계면활성제로서 CTAC (cetyltrimethylammonium chloride), DTAC (dodecyltrimethylammonium chloride), MLS (monoethanolamine lauryl sulfate), DBSA (dodecylbenzenesulfonic acid) 등을 사용할 수 있으나, 본 발명의 기술적 사상이 상기 예시한 바에 한정되는 것은 아니다.
상기 금속 이온 봉쇄제 및 상기 금속 부식 방지제는 각각 상기 식각 조성물을 이용하여 질화막을 식각하는 동안 상기 질화막과 함께 상기 식각 조성물에 노출되는 금속막을 보호하는 역할을 할 수 있다. 일부 실시예들에서 상기 금속 이온 봉쇄제로서 EDTA (ethylenediamine tetraacetic acid)를 사용하고, 상기 금속 부식 방지제로서 트리아졸류, 이미다졸류, 티올 화합물 등을 사용할 수 있으나, 본 발명의 기술적 사상이 상기 예시한 바에 한정되는 것은 아니다.
도 1은 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 1을 참조하면, 공정 P12에서 기판을 준비한다.
일부 실시예들에서, 상기 기판은 도 4a를 참조하여 기판(102)에 대하여 후술하는 바와 같은 구성을 가질 수 있다.
도 1의 공정 P14에서, 기판 상에 산화막 및 질화막이 노출된 표면을 가지는 구조물을 형성한다.
상기 산화막은 실리콘 산화막으로 이루어질 수 있다. 일부 실시예들에서, 상기 산화막은 SOD (spin on dielectric) 산화물, HDP (high density plasma) 산화물, 열 산화물, BPSG (borophosphosilicate glass), PSG (phosphosilicate glass), BSG (borosilicate glass), PSZ (polysilazane), FSG (fluorinated silicate glass), LP-TEOS (low pressure tetraethylorthosilicate), PE-TEOS (plasma enhanced tetraethylorthosilicate), HTO (high temperature oxide), MTO (medium temperature oxide), USG (undoped silicate glass), SOG (spin on glass), ALD (atomic layer deposition) 산화물, PE 산화물(plasma enhanced oxide), O3-TEOS, 또는 이들의 조합으로 이루어질 수 있다.
상기 질화막은 Si3N4, SiON, SiCN, SiOCN, 또는 이들의 조합으로 이루어질 수 있다.
도 1의 공정 P16에서, 무기산과, 일반식 (I)로 표시되는 실록산 화합물과, 암모늄계 화합물과, 용매를 포함하는 식각 조성물을 공정 P14에서 형성한 구조물에 접촉시켜 상기 산화막 및 상기 질화막 중 상기 질화막을 선택적으로 제거한다.
상기 식각 조성물은 상술한 바와 같이 본 발명의 기술적 사상에 의한 실시예들에 따라 다양한 조성 및 함량을 가지는 식각 조성물로 이루어질 수 있다.
상기 질화막을 선택적으로 제거하기 위하여 상기 식각 조성물을 상기 산화막 및 상기 질화막에 동시에 접촉시킬 수 있다. 일부 실시예들에서, 상기 식각 조성물을 상기 구조물에 접촉시키기 위하여, 상기 구조물이 형성된 기판을 상기 식각 조성물 내에 딥핑(dipping)할 수 있다. 다른 일부 실시예들에서, 상기 식각 조성물을 상기 구조물에 접촉시키기 위하여, 상기 구조물이 형성된 기판 상에 상기 식각 조성물을 스프레이(spray) 또는 스핀 코팅(spin coating) 방식에 의해 인가할 수 있다.
공정 P16에서 상기 질화막을 선택적으로 제거하는 동안 상기 식각 조성물은 약 50 ∼ 300 ℃의 온도를 유지할 수 있다. 예를 들면, 상기 식각 조성물이 약 100 ∼ 200 ℃의 온도를 유지하는 상태에서 상기 구조물에 상기 식각 조성물이 접촉되어 상기 질화막을 선택적으로 제거할 수 있다. 그러나, 본 발명의 기술적 사상이 상기 예시한 온도 범위에 한정되는 것은 아니며, 질화막 식각 공정에 수반되는 다른 공정 조건들을 고려하여 필요에 따라 변경될 수 있다.
본 발명의 기술적 사상에 의한 집적회로 소자의 제조 방법에 따르면, 기판 상에 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물을 이용하여 질화막과 산화막과의 식각 선택비가 약 200:1 내지 약 600:1의 비교적 높은 식각 선택비를 가지고 질화막 만을 선택적으로 식각할 수 있다. 또한, 상기 식각 조성물을 이용하여 질화막을 식각하는 동안, 불필요한 파티클 발생, 또는 식각 조성물에 노출되는 산화막 표면에서 부산물들이 원하지 않게 이상 성장되는 현상 등을 방지함으로써 질화막 식각 공정의 안정성 및 신뢰성을 확보할 수 있고, 질화막과 함께 식각 조성물에 노출되는 산화막의 손상 또는 산화막의 전기적 특성 저하를 방지함으로써 집적회로 소자 제조 공정의 생산성을 향상시키고 집적회로 소자의 신뢰성을 향상시킬 수 있다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 2의 공정 P22에서, 기판 상에 복수의 산화막 및 복수의 질화막이 교대로 1 층씩 적층된 구조물을 형성한다.
일부 실시예들에서, 상기 기판은 도 4a를 참조하여 기판(102)에 대하여 후술하는 바와 같은 구성을 가질 수 있다.
일부 실시예들에서, 상기 구조물은 적어도 24 쌍의 산화막 및 질화막 쌍을 포함할 수 있다. 예를 들면, 상기 구조물은 24 쌍, 32 쌍, 48 쌍, 64 쌍, 등 필요에 따라 다양한 수의 산화막 및 질화막 쌍을 포함하도록 형성될 수 있다. 일부 실시예들에서, 상기 복수의 산화막은 실리콘 산화막으로 이루어지고, 상기 복수의 질화막은 실리콘 질화막으로 이루어질 수 있으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다.
상기 구조물에서, 상기 복수의 산화막 및 상기 복수의 질화막은 각각 상기 기판의 주면(main surface)의 연장 방향과 평행하게 연장되도록 적층될 수 있다. 상기 복수의 산화막 및 상기 복수의 질화막에 대한 보다 상세한 구성은 각각 도 1을 참조하여 공정 P14에서 산화막 및 질화막에 대하여 설명한 바를 참조한다.
공정 P24에서, 상기 복수의 산화막 및 복수의 질화막 각각의 일부를 제거하여 상기 복수의 산화막 및 복수의 질화막이 노출되는 내부 측벽을 가지는 컷(cut) 영역을 형성한다.
상기 컷 영역은 상기 기판의 주면에 수직인 면을 따라 라인 형상으로 연장되도록 형성될 수 있다. 상기 컷 영역은 상기 구조물을 구성하는 적어도 24 쌍의 산화막 및 질화막 쌍을 모두 관통하도록 형성될 수 있다.
공정 P26에서, 무기산과, 일반식 (I)로 표시되는 실록산 화합물과, 암모늄계 화합물과, 용매를 포함하는 식각 조성물을 상기 컷 영역이 형성된 구조물에 접촉시켜 상기 컷 영역을 통하여 상기 복수의 산화막 및 상기 복수의 질화막 중 상기 복수의 질화막을 선택적으로 제거한다.
상기 식각 조성물은 상술한 바와 같이 본 발명의 기술적 사상에 의한 실시예들에 따라 다양한 조성 및 함량을 가지는 식각 조성물로 이루어질 수 있다.
상기 복수의 질화막을 선택적으로 제거하기 위하여 상기 식각 조성물을 상기 컷 영역을 통해 상기 복수의 산화막 및 상기 복수의 질화막에 동시에 접촉시킬 수 있다. 일부 실시예들에서, 상기 식각 조성물을 상기 구조물에 접촉시키기 위하여, 상기 구조물이 형성된 기판을 상기 식각 조성물 내에 딥핑하거나, 상기 구조물이 형성된 기판 상에 상기 식각 조성물을 스프레이 또는 스핀 코팅 방식에 의해 인가할 수 있다.
공정 P26에서, 상기 복수의 질화막을 선택적으로 제거하는 동안 상기 식각 조성물은 약 50 ∼ 300 ℃의 온도를 유지할 수 있다.
도 3은 본 발명의 기술적 사상에 의한 또 다른 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위한 플로차트이다.
도 3의 공정 P32에서, 도 2의 공정 22에서와 같은 방법으로 기판 상에 복수의 산화막 및 복수의 질화막이 교대로 1 층씩 적층된 구조물을 형성한다.
공정 P33에서, 공정 P32에서 형성된 구조물에서 복수의 산화막 및 복수의 질화막을 관통하는 게이트 유전막과 상기 게이트 유전막에 의해 포위되는 채널 영역을 형성한다.
상기 게이트 유전막은 산화막을 포함할 수 있다. 예를 들면, 상기 게이트 유전막은 실리콘 산화막, 하프늄 산화막, 알루미늄 산화막, 지르코늄 산화막, 탄탈럼 산화막, 또는 이들의 조합을 포함할 수 있다.
공정 P34에서, 도 2의 공정 P24에서와 같은 방법으로 상기 복수의 산화막 및 복수의 질화막 각각의 일부를 제거하여 상기 복수의 산화막 및 복수의 질화막이 노출되는 내부 측벽을 가지는 컷 영역을 형성한다.
공정 P36에서, 도 2의 공정 P26에서와 유사한 방법으로 무기산과, 일반식 (I)로 표시되는 실록산 화합물과, 암모늄계 화합물과, 용매를 포함하는 식각 조성물을 상기 컷 영역이 형성된 구조물에 접촉시켜 상기 컷 영역을 통하여 상기 복수의 산화막 및 상기 복수의 질화막 중 상기 복수의 질화막을 선택적으로 제거한다. 단, 공정 P36에서는 상기 복수의 질화막을 선택적으로 제거하여 상기 복수의 산화막 각각의 사이에서 상기 게이트 유전막을 노출시킨다. 상기 게이트 유전막 중 상기 복수의 산화막 각각의 사이에서 노출되는 부분은 산화막으로 이루어질 수 있다. 예를 들면, 상기 게이트 유전막 중 상기 복수의 산화막 각각의 사이에서 노출되는 부분은 실리콘 산화막, 하프늄 산화막, 알루미늄 산화막, 지르코늄 산화막, 탄탈럼 산화막, 또는 이들의 조합을 포함할 수 있다.
VNAND 소자가 고도로 스케일링됨에 따라 수직 채널들의 높이는 증가하는 반면 수직 채널들의 간격이 좁아지고 있다. 이와 같은 추세에 따라, 점차 더 좁고 깊은 컷 영역을 통하여 더욱 미세화된 사이즈 및 더욱 증가된 단 수를 가지는 복수의 산화막 및 복수의 질화막 쌍을 포함하는 구조물로부터 복수의 질화막 만을 선택적으로 제거하는 공정이 수반될 수 있다. 도 2 및 도 3을 참조하여 설명한 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 따르면, VNAND 소자와 같은 3 차원 수직 구조의 메모리 소자의 제조 공정에서도 기판 상에 복수의 질화막과 복수의 산화막이 교대로 1 층씩 복수 회 적층된 구조물로부터 좁고 깊은 컷 영역을 통해 복수의 질화막 만을 선택적으로 식각할 수 있으며, 복수의 질화막과 복수의 산화막과의 식각 선택비가 약 200:1 내지 약 600:1의 비교적 높은 식각 선택비를 제공할 수 있다. 또한, 상기 식각 조성물을 이용하여 복수의 질화막을 식각하는 동안, 불필요한 파티클 발생 또는 복수의 산화막의 표면에서 부산물들이 원하지 않게 이상 성장되는 현상 등을 방지함으로써 복수의 질화막 식각 공정의 안정성 및 신뢰성을 확보할 수 있고, 복수의 질화막과 함께 식각 조성물에 노출되는 복수의 산화막의 손상 또는 산화막의 전기적 특성 저하를 방지할 수 있다. 또한, 상기 식각 조성물을 이용하여 복수의 질화막을 식각한 후 상기 식각 조성물 내에 잔류하는 부산물의 양이 최소화될 수 있다. 따라서, 1 회 준비된 일정량의 식각 조성물을 이용하여 보다 많은 수의 기판에 대하여 질화막 식각 공정을 수행할 수 있으므로 집적회로 소자의 제조 단가를 줄이고 생산성을 향상시킬 수 있다.
도 4a 내지 도 4c는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 의해 구현될 수 있는 예시적인 집적회로 소자를 설명하기 위한 도면들로서, 도 4a는 집적회로 소자(100)의 주요 구성 요소들의 평면도이고, 도 4b는 도 4a의 "B"로 표시한 영역의 주요 구성들에 대한 개략적인 사시도이고, 도 4c는 도 4a의 C - C' 선을 따르는 개략적인 수직 단면도이다.
도 4a 내지 도 4c를 참조하면, 집적회로 소자(100)는 기판(102)상에 형성된 메모리 셀 어레이 영역(MC)을 포함한다.
상기 기판(102)은 X 방향 및 Y 방향으로 연장되는 주면(main surface)(102M)을 가질 수 있다. 상기 기판(102)은 Si, Ge, 또는 SiGe를 포함할 수 있다. 다른 일부 실시예들에서, 상기 기판(102)은 SOI (silicon-on-insulator) 기판, 또는 GeOI (germanium-on-insulator) 기판을 포함할 수 있다.
집적회로 소자(100)의 메모리 셀 어레이 영역(MC)은 복수의 메모리 셀 어레이(MCA)를 포함한다.
메모리 셀 어레이 영역(MC)에서, 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn)은 기판(102) 상에서 기판(102)의 주면(102M) 연장 방향과 평행하게 연장되고, 기판(102)의 주면(102M)에 수직인 방향 (Z 방향)으로 서로 이격되어 서로 오버랩되도록 형성될 수 있다. 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn)이 기판(102)의 주면(102M) 연장 방향과 평행한 제1 방향 (도 4a 내지 도 4c에서 X 방향)을 따라 복수의 워드 라인 컷 영역(WLC)에 의해 일정 간격으로 상호 이격되어 반복적으로 배치되어 있다. 복수의 워드 라인 컷 영역(WLC)은 상기 제1 방향을 따라 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn)의 폭을 한정하며, 기판(102)의 주면(102M)에 수직인 면(Y-Z 평면)을 따라 상기 제1 방향에 수직인 제2 방향 (도 4a 내지 도 4c에서 Y 방향)으로 상호 평행하게 연장된다.
기판(102)에는 워드 라인 컷 영역(WLC)의 연장 방향 (도 4a 내지 도 4c에서 Y 방향)을 따라 복수의 공통 소스 영역(172)이 연장될 수 있다. 일부 실시예들에서, 복수의 공통 소스 영역(172)은 n 형 불순물이 고농도로 도핑된 불순물 영역일 수 있다. 복수의 공통 소스 영역(172)은 수직형 메모리 셀들로 전류를 공급하는 소스 영역으로 이용될 수 있다. 복수의 공통 소스 라인(CSL)은 공통 소스 영역(172) 위에서 워드 라인 컷 영역(WLC)의 연장 방향 (도 4a 내지 도 4c에서 Y 방향)을 따라 연장될 수 있다. 복수의 공통 소스 라인(CSL)은 한 쌍의 접지 선택 라인(GSL), 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 한 쌍의 스트링 선택 라인(SSL)의 일 측에서 워드 라인 컷 영역(WLC)의 일부를 채우도록 형성될 수 있다.
이웃하는 2 개의 워드 라인 컷 영역(WLC) 사이에는 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 적어도 하나의 스트링 선택 라인(SSL)이 차례로 적층될 수 있다. 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 적어도 하나의 스트링 선택 라인(SSL)은 각각 금속, 금속 실리사이드, 불순물이 도핑된 반도체, 또는 이들의 조합으로 이루어질 수 있다. 예를 들면, 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 적어도 하나의 스트링 선택 라인(SSL)은 각각 텅스텐, 니켈, 코발트, 탄탈럼 등과 같은 금속, 텅스텐 실리사이드, 니켈 실리사이드, 코발트 실리사이드, 탄탈럼 실리사이드 등과 같은 금속 실리사이드, 불순물이 도핑된 폴리실리콘, 또는 이들의 조합을 포함할 수 있다.
기판(102)과 적어도 하나의 접지 선택 라인(GSL)과의 사이, 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 적어도 하나의 스트링 선택 라인(SSL) 각각의 사이에는 산화막(176)이 개재되어 있다. 산화막(176)은 실리콘 산화막으로 이루어질 수 있다.
메모리 셀 어레이(MCA)에서 복수의 채널 영역(180) (도 4c 참조)이 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 적어도 하나의 스트링 선택 라인(SSL), 및 복수의 산화막(176)을 관통하여 기판(102)의 주면(102M)에 수직인 방향 (Z 방향)으로 연장될 수 있다. 복수의 채널 영역(180)은 X 방향 및 Y 방향을 따라 소정 간격을 사이에 두고 상호 이격되어 배열될 수 있다. 도 4c에 예시한 복수의 채널 영역(180)의 배열은 단지 예시에 불과한 것으로서, 상기 복수의 채널 영역(180)의 배열 방식은 다양하게 변형 및 변경될 수 있다. 상기 복수의 채널 영역(180)은 복수의 비트 라인(BL) 중 대응하는 비트 라인(BL)에 각각 연결될 수 있다. 복수의 채널 영역(180)은 일정한 피치로 반복 형성될 수 있다. 복수의 채널 영역(180)은 도핑된 폴리실리콘, 도핑되지 않은 폴리실리콘, 금속, 도전성 금속 질화물, 실리사이드, 탄소 나노튜브, 그래핀, 또는 이들의 조합을 포함할 수 있다. 복수의 채널 영역(180)은 각각 실린더 형상을 가질 수 있다. 일부 실시예들에서, 복수의 채널 영역(180) 각각의 내부 공간은 매립 절연막(182)으로 채워질 수 있다. 다른 일부 실시예들에서, 복수의 채널 영역(180)은 도 4c 및 도 4c에 예시된 바와 달리 필라(pillar) 구조를 가질 수 있으며, 이 경우 매립 절연막(182)은 생략될 수 있다.
복수의 채널 영역(180)과, 접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 스트링 선택 라인(SSL) 각각의 사이에는 각각 게이트 유전막(184)이 개재될 수 있다.
도 5는 도 4c의 일부 영역(5A)을 확대하여 도시한 단면도이다.
도 5를 참조하면, 게이트 유전막(184)은 채널 영역(180)으로부터 워드 라인(WL)을 향해 순차적으로 적층된 터널 절연막(184A), 전하 저장막(184B), 및 블로킹 절연막(184C)을 포함할 수 있다. 터널 절연막(184A)은 실리콘 산화막, 하프늄 산화막, 알루미늄 산화막, 지르코늄 산화막, 탄탈럼 산화막, 또는 이들의 조합을 포함할 수 있다. 전하 저장막(184B)은 복수의 채널 영역(180)으로부터 터널 절연막(184A)을 터널링한 전자들이 저장될 수 있는 영역으로서, 실리콘 질화막, 보론 질화막, 실리콘 보론 질화막, 불순물이 도핑된 폴리실리콘막, 또는 이들의 조합을 포함할 수 있다. 블로킹 절연막(184C)은 실리콘 산화막, 하프늄 산화막, 알루미늄 산화막, 지르코늄 산화막, 탄탈럼 산화막, 또는 이들의 조합을 포함할 수 있다. 일부 실시예들에서, 블로킹 절연막(184C)은 실리콘 산화막보다 더 높은 유전 상수를 갖는 고유전막으로 이루어질 수 있다.
도 4c 및 도 5에는 게이트 유전막(184)이 채널 영역(180)의 외부 측벽을 따라 연장되는 형상을 가지는 경우를 예시하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 예를 들면, 게이트 유전막(184)을 구성하는 블로킹 절연막(184C), 전하 저장막(184B), 및 터널 절연막(184A) 중 적어도 일부는 워드 라인(WL) 중 채널 영역(180)에 대면하는 표면과 산화막(176)에 대면하는 표면들을 덮도록 워드 라인(WL)의 저면, 상면, 및 측벽을 따라 연장되는 형상을 가질 수 있다.
다시 도 4a 내지 도 4c를 참조하면, 워드 라인 컷 영역(WLC) 내에는 공통 소스 라인(CSL)의 측벽을 덮는 절연 스페이서(192)가 형성될 수 있다. 절연 스페이서(192)는 접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 스트링 선택 라인(SSL)과 공통 소스 라인(CSL)과의 사이를 전기적으로 절연시키는 역할을 할 수 있다. 공통 소스 라인(CSL)은 텅스텐, 구리, 또는 알루미늄 등과 같은 금속; 질화티타늄, 질화탄탈늄 등과 같은 도전성 금속질화물; 티타늄, 탄탈럼 등과 같은 전이 금속; 또는 이들의 조합으로 이루어질 수 있다. 절연 스페이서(192)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 저유전 물질로 이루어질 수 있다. 워드 라인 컷 영역(WLC) 내에서 공통 소스 라인(CSL) 위에 워드 라인 컷 영역 매립 절연막(194)이 형성될 수 있다.
복수의 채널 영역(180) 상에는 복수의 비트 라인 콘택 패드(186)가 형성될 수 있다. 복수의 비트 라인 콘택 패드(186)는 불순물이 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다. 복수의 비트 라인 콘택 패드(186) 위에는 복수의 비트 라인(BL)이 형성될 수 있다. 일부 실시예들에서, 도 4c에 예시한 바와 같이, 복수의 비트 라인(BL)은 복수의 비트 라인 콘택 패드(186)의 상면에 직접 접할 수 있다. 다른 일부 실시예들에서, 도 4c에 예시한 바와 달리, 복수의 비트 라인(BL)은 콘택 플러그(도시 생략)를 통해 복수의 비트 라인 콘택 패드(186)에 연결될 수 있다. 복수의 비트 라인(BL)은 기판(102)의 주면(102M)에 평행한 방향 (X 방향)으로 연장될 수 있다. 복수의 비트 라인(BL)은 불순물이 도핑된 폴리실리콘, 금속, 도전성 금속 질화물, 또는 이들의 조합으로 이루어질 수 있다.
접지 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 스트링 선택 라인(SSL)을 포함하는 적층 구조와 비트 라인(BL)과의 사이에는 절연막(185)이 형성될 수 있다. 상기 비트 라인(BL)은 상부 절연막(196)으로 덮일 수 있다.
도 6a 내지 도 6f는 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 예에서는 도 4a 내지 도 4c에 예시한 집적회로 소자(100)의 제조 방법을 예로 들어 설명한다. 도 6a 내지 도 6f에는 집적회로 소자(100)의 제조 공정에 따라 도 4a의 C - C' 선 단면에 대응하는 영역들에서의 주요 구성들이 개략적으로 나타나 있다. 도 6a 내지 도 6f에 있어서, 도 4a 내지 도 4c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 이들에 대한 상세한 설명을 생략한다.
도 6a를 참조하면, 기판(102)에 활성 영역(AC)을 정의하기 위한 소자분리막(도시 생략)을 형성한 후, 상기 기판(102) 상에 복수의 산화막(176) 및 복수의 질화막(178)이 교대로 1 층씩 복수 회 적층된 구조물을 형성한다. 도 6a에는 상기 구조물에서 서로 이웃하는 산화막(176) 및 질화막(178) 쌍이 9 쌍인 경우를 예시하였으나, 이는 단지 설명을 위하여 간략하게 도시한 것으로서, 상기 구조물에서 서로 이웃하는 산화막(176) 및 질화막(178) 쌍은 24 쌍, 32 쌍, 48 쌍, 64 쌍 등 필요에 따라 다양한 수로 형성될 수 있다. 복수의 산화막(176)은 실리콘 산화막으로 이루어질 수 있다. 복수의 질화막(178)은 실리콘 질화물, 실리콘 카바이드, 또는 폴리실리콘으로 이루어질 수 있다. 복수의 질화막(178)은 각각 후속 공정에서 적어도 하나의 그라운드 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 적어도 하나의 스트링 선택 라인(SSL)을 형성하기 위한 예비 막 또는 희생층일 수 있다.
도 6b를 참조하면, 복수의 산화막(176) 및 질화막(178)을 관통하며 기판(102)의 주면(102M) 연장 방향에 수직인 방향 (Z 방향)으로 연장되는 복수의 채널 홀(180H)을 형성한 후, 복수의 채널 홀(180H) 내에 각각 게이트 유전막(184), 채널 영역(180), 및 매립 절연막(182)을 형성한다. 복수의 채널 홀(180H) 내에서 각각 매립 절연막(182)은 채널 영역(180)에 의해 포위되고, 채널 영역(180)은 게이트 유전막(184)에 의해 포위될 수 있다.
그 후, 채널 영역(180), 매립 절연막(182), 및 게이트 유전막(184) 각각의 상면을 덮는 절연막(185)을 형성하고, 상기 절연막(185)에 채널 영역(180) 및 매립 절연막(182)의 상면을 노출시키는 복수의 콘택홀(185H)을 형성한 후, 상기 복수의 콘택홀(185H) 내에 복수의 비트 라인 콘택 패드(186)를 형성한다.
도 6c를 참조하면, 복수의 산화막(176) 및 복수의 질화막(178)을 관통하며 기판(102)을 노출시키는 복수의 워드 라인 컷 영역(WLC)을 형성한 후, 복수의 워드 라인 컷 영역(WLC)을 통해 기판(102)에 불순물 이온을 주입하여 복수의 공통 소스 영역(172)을 형성한다. 복수의 워드 라인 컷 영역(WLC)의 내부 측벽으로부터 복수의 산화막(176) 및 복수의 질화막(178)이 노출될 수 있다.
도 6d를 참조하면, 복수의 워드 라인 컷 영역(WLC)을 통해 복수의 질화막(178)을 제거하여 복수의 산화막(176) 각각의 사이에 하나씩 배치되는 복수의 게이트 공간(GS)을 마련한다. 복수의 게이트 공간(GS)을 통해 게이트 유전막(184)의 일부가 노출될 수 있다.
복수의 질화막(178)을 제거하기 위하여, 본 발명의 기술적 사상에 의한 실시예들에 따라 다양한 조성 및 함량을 가지는 식각 조성물을 사용할 수 있다. 일부 실시예들에서, 복수의 질화막(178)을 선택적으로 제거하기 위하여 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물을 복수의 워드 라인 컷 영역(WLC)을 통해 복수의 산화막(176) 및 복수의 질화막(178)에 동시에 접촉시킬 수 있다. 일부 실시예들에서, 상기 식각 조성물을 상기 구조물에 접촉시키기 위하여, 복수의 산화막(176) 및 복수의 질화막(178)이 형성된 기판(102)을 상기 식각 조성물 내에 딥핑할 수 있다. 복수의 질화막(178)을 선택적으로 제거하는 동안 상기 식각 조성물은 약 50 ∼ 300 ℃의 온도, 예를 들면 약 100 ∼ 200 ℃의 온도를 유지할 수 있다.
기판(102) 상에 복수의 산화막(176) 및 복수의 질화막(178)이 교대로 적층된 구조물로부터 비교적 좁고 깊은 복수의 워드 라인 컷 영역(WLC)을 통해 복수의 질화막(178) 만을 선택적으로 식각할 수 있으며, 이 때 복수의 질화막(178)과 복수의 산화막(176)과의 식각 선택비는 약 200:1 내지 약 600:1로서 비교적 높은 식각 선택비를 제공할 수 있다. 상기 식각 조성물을 이용하여 복수의 질화막(178)을 식각하는 동안, 불필요한 파티클 발생 또는 복수의 산화막(176)의 표면에서 부산물들이 원하지 않게 이상 성장되는 현상 등을 방지할 수 있다. 따라서, 상기 식각 조성물을 사용하여 복수의 질화막(178)을 제거하는 동안 복수의 산화막(176)이 손상되지 않는다. 또한, 복수의 질화막(178)을 제거함에 따라 형성되는 복수의 게이트 공간(GS)을 통해 게이트 유전막(184)의 일부가 노출될 수 있다. 이 때, 복수의 게이트 공간(GS)을 통해 게이트 유전막(184)을 구성하는 산화막, 예를 들면 실리콘 산화막 또는 금속 산화막이 노출되어 상기 식각 조성물과 접촉하게 되는 경우에도 게이트 유전막(184) 중 식각 조성물에 노출된 부분이 손상되거나 소모되는 일 없이 복수의 질화막(178)을 깨끗하게 제거할 수 있다.
도 6e를 참조하면, 복수의 게이트 공간(GS) 내에 복수의 그라운드 선택 라인(GSL), 복수의 워드 라인(WL: WL1, WL2, …, WLn-1, WLn), 및 복수의 스트링 선택 라인(SSL)을 형성한다.
도 6f를 참조하면, 복수의 워드 라인 컷 영역(WLC) 내에 각각 절연 스페이서(192), 복수의 공통 소스 라인(CSL), 및 워드 라인 컷 영역 매립 절연막(194)을 형성한다.
그 후, 복수의 채널 영역(180) 중에서 선택되는 일부 채널 영역(180)에 연결되는 복수의 비트 라인(BL)과, 복수의 비트 라인(BL)을 덮는 상부 절연막(196)을 형성하여 도 4a 내지 도 4c에 예시한 집적회로 소자(100)를 형성할 수 있다.
도 6a 내지 도 6f를 참조하여 설명한 바와 같이, 본 발명의 기술적 사상에 의한 실시예들에 따른 집적회로 소자의 제조 방법에 따르면, VNAND 소자와 같은 3 차원 수직 구조의 메모리 소자가 고도로 스케일링되어 수직 채널들의 높이가 증가하고 수직 채널들의 간격이 좁아지고, 그에 따라 비교적 좁고 깊은 워드 라인 컷 영역(WLC)을 통하여 더욱 미세화된 사이즈 및 더욱 증가된 단 수를 가지는 복수의 산화막(176) 및 복수의 질화막(178) 쌍을 포함하는 구조물로부터 복수의 질화막(178) 만을 선택적으로 제거하는 경우에도, 좁고 깊은 워드 라인 컷 영역(WLC)을 통해 복수의 질화막 만을 선택적으로 식각할 수 있으며, 복수의 질화막(178)과 복수의 산화막(176)과의 식각 선택비가 약 200:1 내지 약 600:1의 비교적 높은 식각 선택비를 제공할 수 있다. 또한, 상기 식각 조성물을 이용하여 복수의 질화막(178)을 식각하는 동안, 불필요한 파티클 발생 또는 복수의 산화막의 표면에서 부산물들이 원하지 않게 이상 성장되는 현상 등을 방지함으로써 복수의 질화막(178) 식각 공정의 안정성 및 신뢰성을 확보할 수 있으며, 식각 조성물에 노출되는 복수의 산화막(176) 및 게이트 유전막(184)의 손상 또는 전기적 특성 저하를 방지할 수 있다.
<평가예 1>
본 발명의 기술적 사상에 의한 실시예들에 따라 다양한 조성을 가지는 식각 조성물을 사용하여 질화막과 산화막과의 식각 선택비를 평가하여 표 1에 나타내었다.
Figure 112017050141632-pat00014
표 1에서, 비교예(COMPARATIVE EXAMPLE)는 인산(85 중량% 수용액)으로만 이루어지는 식각 조성물을 사용하여 질화막 및 산화막을 식각한 경우이고, 예 1 내지 예 5 (EXAMPLES 1-5)는 본 발명의 기술적 사상에 의한 실시예들에 따라 다양한 조성을 가지는 식각 조성물들을 사용하여 질화막 및 산화막을 식각한 경우이다. 보다 구체적으로 설명하면, 예 1은 인산 외에, 식각 조성물의 총량을 기준으로 1 중량%의 화학식 (1)의 실록산 화합물, 및 0.5 중량%의 암모늄 인산염 (ammonium phosphate)을 더 포함하는 식각 조성물을 사용하여 질화막 및 산화막을 식각한 경우이다. 예 2는 인산 외에, 식각 조성물의 총량을 기준으로 1 중량%의 화학식 (2)의 실록산 화합물, 및 0.5 중량%의 암모늄 인산염을 더 포함하는 식각 조성물을 사용하여 질화막 및 산화막을 식각한 경우이다. 예 3은 인산 외에, 식각 조성물의 총량을 기준으로 3 중량%의 화학식 (3)의 실록산 화합물, 및 0.5 중량%의 암모늄 인산염을 더 포함하는 식각 조성물을 사용하여 질화막 및 산화막을 식각한 경우이다. 예 4는 인산 외에, 식각 조성물의 총량을 기준으로 1.5 중량%의 화학식 (4)의 실록산 화합물, 0.5 중량%의 암모늄 인산염, 및 2 중량%의 트리메틸아민을 더 포함하는 식각 조성물을 사용하여 질화막 및 산화막을 식각한 경우이다. 예 5는 인산 외에, 식각 조성물의 총량을 기준으로 2 중량%의 화학식 (5)의 실록산 화합물, 0.5 중량%의 암모늄 인산염, 2 중량%의 이소프로필아민, 및 30 ppm의 DBSA를 더 포함하는 식각 조성물을 사용하여 질화막 및 산화막을 식각한 경우이다.
표 1의 결과로부터, 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물은 인산 수용액 만을 포함하는 식각 조성물에 비해 산화막에 대한 질화막의 식각 선택비가 현저하게 높은 것을 알 수 있다.
<평가예 2>
본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물을 사용하여 질화막을 식각하는 데 있어서, 식각 조성물에서의 Si 농도가 산화막에 대한 질화막의 식각 선택비에 미치는 영향을 평가하였다.
이를 위하여, 표 1의 예 1에 따른 식각 조성물로 이루어지는 복수의 테스트용 식각 조성물에 서로 다른 양의 Si3N4 막을 용해시키는 방법으로 다양한 Si 농도를 가지는 식각 조성물들을 준비하였다. 또한, 실리콘 기판 상에 복수의 TEOS 막 및 복수의 Si3N4 막이 1 개씩 교대로 복수 회 적층된 테스트 구조물을 형성하고, 상기 테스트 구조물을 관통하는 컷(cut) 영역을 형성한 후, 다양한 Si 농도를 가지는 식각 조성물들에 상기 컷 영역이 형성된 테스트 구조물을 딥핑하여 상기 테스트 구조물로부터 상기 컷 영역을 통해 복수의 Si3N4 막을 선택적으로 제거하였다.
도 7a는 Si 농도가 300 ppm인 식각 조성물을 이용하여 테스트 구조물을 식각한 결과를 보여주는 사진이고, 도 7b는 Si 농도가 350 ppm인 식각 조성물을 이용하여 테스트 구조물을 식각한 결과를 보여주는 사진이다.
도 7a 및 도 7b의 결과에서, 식각 조성물 내에서의 Si 농도가 300 ppm 및 350 ppm인 경우 각각 복수의 TEOS 막의 손상이나 이상 성장 발생 없이 상기 테스트 구조물로부터 복수의 Si3N4 막이 깨끗하게 제거된 것을 확인하였다.
평가예 2의 결과로부터 알 수 있는 바와 같이, 식각 조성물 내에 질화막이 용해되어 식각 조성물 내에서의 Si 농도가 질화막 식각을 수행하기 전보다 높아지더라도, 산화막의 표면에서 부산물들이 원하지 않게 이상 성장되거나 산화막이 손상되는 현상 없이 질화막을 높은 식각 선택비로 식각하는 것이 가능하다.
따라서, 집적회로 소자 제조 공정에서 본 발명의 기술적 사상에 의한 실시예들에 따른 식각 조성물을 사용하여 질화막을 식각할 때, 1 회 준비된 일정량의 식각 조성물을 이용하여 예를 들면 50 매의 웨이퍼를 포함하는 1 뱃치(batch)의 웨이퍼들 만을 처리하는 것에 그치지 않고, 복수의 뱃치, 예를 들면 3 뱃치 또는 그 이상의 뱃치의 비교적 많은 수의 웨이퍼들에 대하여 질화막 식각 공정을 수행할 수 있다. 이에 따라, 집적회로 소자의 제조 단가를 절감할 수 있고, 생산성을 향상시킬 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
102: 기판, 176: 산화막, 178: 질화막, 180: 채널 영역, 184: 게이트 유전막. GS: 게이트 공간, WLC: 워드 라인 컷 영역.

Claims (21)

  1. 무기산과,
    실록산 화합물과,
    암모늄계 화합물과,
    용매를 포함하고,
    상기 실록산 화합물은 다음 일반식 (I)로 표시되는 것을 특징으로 하는 식각 조성물.
    일반식 (I)
    Figure 112022017048941-pat00015

    일반식 (I)에서,
    m은 0 내지 5의 정수이고,
    R1, R2, R3, R4, R5, R6, R7, 및 R8은 각각 독립적으로 수소 원자, C1-C20의 알킬기, C2-C20의 알케닐기, C2-C20의 알키닐기, C1-C20의 히드록시알킬기, 포스페이트기, 설페이트기, 니트릴기, 카르복실기, 또는 다음 일반식 (II)로 표시되는 치환기이고,
    일반식 (II)
    Figure 112022017048941-pat00016

    일반식 (II)에서,
    n은 0 내지 5의 정수이고,
    R9, R10, 및 R11은 각각 독립적으로 수소 원자, C1-C20의 알킬기, C2-C20의 알케닐기, C2-C20의 알키닐기, C1-C20의 히드록시알킬기, 포스페이트기, 설페이트기, 니트릴기, 또는 카르복실기임.
  2. 제1항에 있어서,
    상기 일반식 (I)에서, R1, R2, R3, R4, R5, R6, R7, 및 R8 중 적어도 하나는 상기 일반식 (II)로 표시되는 치환기인 것을 특징으로 하는 식각 조성물.
  3. 제1항에 있어서,
    상기 무기산은 황산, 질산, 인산, 규산, 불산, 붕산, 염산, 과염소산, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 식각 조성물.
  4. 제1항에 있어서,
    상기 암모늄계 화합물은 암모니아수 (ammonium hydroxide), 암모늄 클로라이드 (ammonium chloride), 암모늄 아세트산 (ammonium acetate), 암모늄 인산염 (ammonium phosphate), 암모늄 과옥시이황산염 (ammonium peroxydisulfate), 암모늄 황산염 (ammonium sulfate), 암모늄 불산염 (ammonium hydrofluoric acid salt), 암모니아 (ammonia), 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 식각 조성물.
  5. 제1항에 있어서,
    상기 암모늄계 화합물은 암모니아를 포함하고,
    상기 무기산은 인산 및 염산을 포함하는 것을 특징으로 하는 식각 조성물.
  6. 제1항에 있어서,
    아민계 화합물을 더 포함하고,
    상기 아민계 화합물은 메틸아민, 에틸아민, 프로필 아민, 이소프로필 아민, 2-아미노펜탄, 디메틸아민, 메틸에탄올아민, 트리메틸아민, 트리페닐아민, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 식각 조성물.
  7. 제1항에 있어서,
    불소계 화합물을 더 포함하고,
    상기 불소계 화합물은 불화수소, 불화암모늄, 불화수소암모늄, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 식각 조성물.
  8. 제1항에 있어서,
    계면활성제, 금속 이온 봉쇄제, 및 금속 부식 방지제 중 적어도 하나를 더 포함하는 것을 특징으로 하는 식각 조성물.
  9. 기판 상에 산화막 및 질화막이 노출된 표면을 가지는 구조물을 형성하는 단계와,
    제1항에 따른 식각 조성물을 상기 구조물에 접촉시켜 상기 산화막 및 상기 질화막 중 상기 질화막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 질화막은 Si3N4, SiON, SiCN, SiOCN, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  11. 제9항에 있어서,
    상기 일반식 (I)에서, R1, R2, R3, R4, R5, R6, R7, 및 R8 중 적어도 하나는 상기 일반식 (II)로 표시되는 치환기인 것을 특징으로 하는 집적회로 소자의 제조 방법.
  12. 제9항에 있어서,
    상기 식각 조성물은 인산, 염산, 및 암모니아를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  13. 제9항에 있어서,
    상기 식각 조성물은 아민계 화합물 및 불소계 화합물 중 적어도 하나를 더 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  14. 기판 상에 복수의 산화막 및 복수의 질화막이 교대로 1 층씩 복수 회 적층된 구조물을 형성하는 단계와,
    상기 복수의 산화막 및 복수의 질화막 각각의 일부를 제거하여 상기 복수의 산화막 및 복수의 질화막이 노출되는 내부 측벽을 가지는 컷(cut) 영역을 형성하는 단계와,
    제1항에 따른 식각 조성물을 상기 구조물에 접촉시켜 상기 컷 영역을 통하여 상기 복수의 산화막 및 상기 복수의 질화막 중 상기 복수의 질화막을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  15. 제14항에 있어서,
    상기 구조물에서, 상기 복수의 산화막 및 상기 복수의 질화막은 각각 상기 기판의 주면(main surface)의 연장 방향과 평행하게 연장되도록 적층되고,
    상기 컷 영역을 형성하는 단계에서, 상기 컷 영역은 상기 기판의 주면에 수직인 면을 따라 연장되도록 형성되는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  16. 제14항에 있어서,
    상기 구조물을 형성하는 단계 후, 상기 컷 영역을 형성하는 단계 전에, 상기 복수의 산화막 및 상기 복수의 질화막을 관통하는 게이트 유전막과 상기 게이트 유전막에 의해 포위되는 채널 영역을 형성하는 단계를 더 포함하고,
    상기 복수의 질화막을 선택적으로 제거하는 단계에서, 상기 복수의 산화막 각각의 사이에서 상기 게이트 유전막이 노출되도록 상기 복수의 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  17. 제14항에 있어서,
    상기 일반식 (I)에서, R1, R2, R3, R4, R5, R6, R7, 및 R8 중 적어도 하나는 상기 일반식 (II)로 표시되는 치환기인 것을 특징으로 하는 집적회로 소자의 제조 방법.
  18. 제14항에 있어서,
    상기 식각 조성물은 인산 수용액, 상기 일반식 (I)에 따른 실록산 화합물, 및 상기 암모늄계 화합물을 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제18항에 있어서,
    상기 식각 조성물은 계면활성제를 더 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  20. 제14항에 있어서,
    상기 식각 조성물은 인산, 염산, 및 암모니아를 포함하는 것을 특징으로 하는 집적회로 소자의 제조 방법.
  21. 무기산과,
    실록산 화합물과,
    암모늄계 화합물과,
    용매를 포함하고,
    상기 실록산 화합물은 다음 화학식 (1) 내지 화학식 (5) 중에서 선택되는 어느 하나인 것을 특징으로 하는 식각 조성물.
    화학식 (1)
    Figure 112022017048941-pat00033

    화학식 (2)
    Figure 112022017048941-pat00034

    화학식 (3)
    Figure 112022017048941-pat00035

    화학식 (4)
    Figure 112022017048941-pat00036

    화학식 (5)
    Figure 112022017048941-pat00037

KR1020170064882A 2016-11-24 2017-05-25 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법 KR102424391B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/816,699 US10995269B2 (en) 2016-11-24 2017-11-17 Etchant composition and method of fabricating integrated circuit device using the same
TW106140735A TWI746704B (zh) 2016-11-24 2017-11-23 蝕刻劑組成物以及使用其製造積體電路裝置的方法
CN201711188427.9A CN108102654B (zh) 2016-11-24 2017-11-24 蚀刻剂组合物以及使用其制造集成电路器件的方法
JP2017225704A JP7173729B2 (ja) 2016-11-24 2017-11-24 エッチング組成物、及びそれを利用した集積回路素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20160157440 2016-11-24
KR1020160157440 2016-11-24

Publications (2)

Publication Number Publication Date
KR20180058610A KR20180058610A (ko) 2018-06-01
KR102424391B1 true KR102424391B1 (ko) 2022-08-05

Family

ID=62635279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170064882A KR102424391B1 (ko) 2016-11-24 2017-05-25 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102424391B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102250433B1 (ko) * 2018-06-15 2021-05-11 주식회사 이엔에프테크놀로지 폴리실록산계 화합물 및 이를 포함하는 실리콘 질화막 식각 조성물
KR102532774B1 (ko) * 2018-08-20 2023-05-12 동우 화인켐 주식회사 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
US11053440B2 (en) * 2018-11-15 2021-07-06 Entegris, Inc. Silicon nitride etching composition and method
KR102463291B1 (ko) * 2019-04-24 2022-11-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
KR20210014440A (ko) 2019-07-30 2021-02-09 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102488503B1 (ko) 2020-09-21 2023-01-13 재원산업 주식회사 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법
KR102273127B1 (ko) * 2020-09-21 2021-07-05 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물 및 이를 이용한 방법
KR102389567B1 (ko) * 2021-05-04 2022-04-25 연세대학교 산학협력단 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782329B1 (ko) * 2011-10-18 2017-09-28 삼성전자주식회사 식각용 조성물 및 이를 이용하는 반도체 기억 소자의 형성 방법
KR102365046B1 (ko) * 2012-12-18 2022-02-21 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR20160010267A (ko) * 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20160050536A (ko) * 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR20180058610A (ko) 2018-06-01

Similar Documents

Publication Publication Date Title
JP7173729B2 (ja) エッチング組成物、及びそれを利用した集積回路素子の製造方法
KR102424391B1 (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
US10685972B2 (en) Semiconductor memory devices and methods for fabricating the same
US20220025261A1 (en) Etchant composition
KR101730453B1 (ko) 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR102495512B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019590A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019642A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220169363A (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조방법
KR20220061861A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
CN110911278A (zh) 蚀刻金属阻挡层和金属层的方法和制造半导体器件的方法
KR20190072412A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right