KR102488503B1 - 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법 - Google Patents

질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법 Download PDF

Info

Publication number
KR102488503B1
KR102488503B1 KR1020200121203A KR20200121203A KR102488503B1 KR 102488503 B1 KR102488503 B1 KR 102488503B1 KR 1020200121203 A KR1020200121203 A KR 1020200121203A KR 20200121203 A KR20200121203 A KR 20200121203A KR 102488503 B1 KR102488503 B1 KR 102488503B1
Authority
KR
South Korea
Prior art keywords
group
etching
nitride film
composition
silane
Prior art date
Application number
KR1020200121203A
Other languages
English (en)
Other versions
KR20220038872A (ko
Inventor
심재원
심성원
김준영
Original Assignee
재원산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재원산업 주식회사 filed Critical 재원산업 주식회사
Priority to KR1020200121203A priority Critical patent/KR102488503B1/ko
Publication of KR20220038872A publication Critical patent/KR20220038872A/ko
Application granted granted Critical
Publication of KR102488503B1 publication Critical patent/KR102488503B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법에 관한 것으로, 더욱 상세하게는 환형실란과 알킬트리에톡시실란/아릴알킬트리에톡시실란의 혼합물을 이용하여 질화막에 대한 식각 선택성이 높은 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법에 관한 것이다.

Description

질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법{Composition for etching nitride film and method of forming semiconductor pattern using the same}
본 발명은 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법에 관한 것으로, 더욱 상세하게는 환형실란과 알킬트리에톡시실란 또는 아릴알킬트리에톡시실란의 혼합물을 이용하여 질화막에 대한 식각 선택성이 높은 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법에 관한 것이다.
반도체는 실리콘 또는 게르마늄 등을 기본 재료로 하여 만들어진 웨이퍼 상에 다양한 공정으로 패턴을 형성하여 제조된다. 반도체가 제조되는 공정은 여러 단계로 이루어지며, 그 과정에서 다양한 유기물, 무기물 또는 유무기물의 혼합체가 사용된다.
구체적으로, 반도체 공정은 웨이퍼 제조 공정, 산화 공정, 노광 공정, 식각 공정, 이온주입 공정, 증착 공정, 연마 공정, 세정 공정 등을 포함한다.
산화 공정은 웨이퍼를 산화시켜 표면에 실리콘 산화막을 형성하는 공정이다. 웨이퍼 표면에 형성된 산화막은 확산 공정에서 보호막의 역할을 수행하고, 표면의 보호와 안정화 역할을 수행하며, 표면의 전기적 절연성을 확보하는 역할을 수행한다.
증착 공정은 웨이퍼에 전기적 특성을 띄는 물질을 증착하는 공정이다. 증착 방법으로는 화학적 기상 증착(Chemical Vapor Deposition, CVD) 또는 물리적 기상 증착(Physical Vapor Deposition, PVD) 등의 방법이 사용될 수 있다.
식각 공정은 노광 공정에서 감광막 패턴을 형성한 웨이퍼 표면을 선택적으로 제거하는 공정이다. 식각 공정은 습식(wet) 공정과 건식(dry) 공정으로 구분되며, 습식(wet) 공정은 식각액을 이용해 식각하는 공정이고, 건식(dry) 공정은 플라즈마, 스퍼터, 이온빔 등을 이용하여 식각하는 공정이다.
세정 공정은 웨이퍼의 불순물을 제거하는 일체의 공정을 지칭한다. 세정 공정을 통해 웨이퍼 표면에서 불필요한 유기물 또는 무기물이 제거되며, 이로써 후속 공정을 용이하게 수행할 수 있다. 특히 3D 구조로 발전되고 있는 반도체 아키텍쳐을 제조하기 위해서는 건식 식각 공정으로는 불가능하기 때문에 습식 식각 공정의 중요성이 높아지고 있다.
이와 같은 다양한 반도체 공정들을 필요에 따라 적절한 순서로 설계하여 다양한 기능을 가진 양질의 반도체를 제조할 수 있다. 또한, 이러한 반도체 공정 중에 각종 조성물이 사용되며, 이러한 조성물에 따라 공정 효율, 최종 물성 등이 달라지기 때문에, 각 목적에 적합한 조성물을 설계하는 것이 중요한 과제 중 하나이다.
대한민국 공개특허공보 10-2018-0058610(2018.06.01. 공개) 대한민국 공개특허공보 10-2011-0037741(2011.04.13. 공개) 대한민국 공개특허공보 10-2017-0066179(2017.06.14. 공개)
일측면에서, 본 발명은 향상된 식각 선택성 및 식각 균일성을 갖는 질화막 식각액 조성물을 제공하는 것을 목적으로 한다.
다른 측면에서, 본 발명은 상기 질화막 식각액 조성물을 사용한 반도체 패턴 형성 방법을 제공하는 것을 목적으로 한다.
일측면에 따르면, 본 발명은 알킬트리에톡시 실란과 아릴알킬트리에톡시실란 중 적어도 하나와 환형실란을 포함하는 질화막 식각용 조성물을 제공한다.
상기 환형실란은 Si 외에 O 또는 N을 더 포함하는 헤테로고리일 수 있으며, 바람직하게는 하기 화학식 1 또는 화학식 2로 표시된다.
<화학식 1> <화학식 2>
Figure 112020099798862-pat00001
Figure 112020099798862-pat00002
상기 알킬트리에톡시실란은 메틸트리에톡시실란, 에틸트리에톡시실란 및 프로필트리에톡시실란로 이루어진 군에서 선택될 수 있고, 상기 아릴알킬트리에톡시실란은 벤질트리에톡시실란일 수 있다.
또한, 본 발명의 질화막 식각용 조성물은 상기 환형실란과 알킬트리에톡시 실란 및/또는 아릴알킬트리에톡시실란의 혼합물 외에 인산 및 물을 더 포함할 수 있다. 바람직하게는, 본 발명의 질화막 식각용 조성물 실란 혼합물 0.05 내지 5 중량%, 80 내지 93 중량%의 인산 및 잔부의 물을 포함할 수 있다.
다른 측면에 따르면, 본 발명은 환형실란과 알킬트리에톡시 및/또는 아릴알킬트리에톡시 실란의 혼합물, 물 또는 극성 유기용매, 및 황산계 킬레이트제를 포함하는 질화막 식각용 조성물을 제공한다. 바람직하게는, 본 발명에 따른 질화막 식각용 조성물은 실란 혼합물 0.05 내지 5 중량%, 80 내지 93 중량%의 인산, 유기산 0 내지 2 중량%, 극성 유기용매 0 내지 0.5 중량%, 황산계 킬레이트제 0 내지 0.1 중량% 및 잔부의 물을 포함하할 수 있다.
상기 극성 유기용매는 알코올, 락톤, 설폭사이드, 글리콜 및 이들의 조합으로 이루어진 군에서 선택될 수 있고, 상기 황산계 킬레이트제는 아미노데실나프탈렌 디술포닉산, 데실벤젠 디술포닉산 및 데실나프탈렌 디술포닉산으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다.
또 다른 측면에서, 본 발명은 기판 상에 산화막 및 질화막이 노출된 표면을 가지는 구조물을 형성하는 단계와, 본 발명에 따른 질화막 식각용 조성물을 상기 구조물에 접촉시켜 상기 산화막 및 상기 질화막 중 상기 질화막을 선택적으로 제거하는 단계를 포함하는 반도체 패턴 형성 방법을 제공한다.
본 발명에 따른 질화막 식각용 조성물을 반도체 공정에 사용하면 산화막에 대한 질화막의 식각 선택비를 현저히 향상시킬 수 있으며, 그 결과 품질이 향상된 반도체를 제조할 수 있다.
본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
본 명세서에서 사용된 용어 '알킬기'는 직쇄 알킬뿐만 아니라 분지쇄 알킬도 포함한다.
본 명세서에서 사용된 용어 '알킬렌기'는 2가의 알킬기를 의미하며, 포화탄화수소에 해당한다.
본 명세서에서 사용된 용어 '알켄일렌기'는 2가의 알켄일기를 의미하며, 이중 결합을 적어도 하나 이상 포함하는 불포화탄화수소에 해당한다.
본 명세서에서 사용된 용어 '아릴알킬기'는 아릴기로 치환된 알킬기를 의미하며, 예컨대, 벤질기(C6H5CH2-), 페네틸기(C6H5CH2CH2-) 등이 이에 해당한다.
또한, 5원, 6원 등과 같은 표기에서 숫자는 1개의 환을 구성하는 멤버의 개수를 뜻한다. 예컨대, 벤젠은 6원 고리이며, 1,1-다이메틸실란은 5원 고리이다.
본 발명에 따른 질화막 식각 조성물은 산화막과 질화막을 동시에 포함하는 구조물 상에 공급되어 산화막은 손상시키지 않으면서 질화막만을 선택적으로 식각하기 위해 사용된다. 예를 들면, 상기 질화막 식각 조성물은 반도체의 제조 공정에 있어서, 실리콘 산화막에 대하여 선택적으로 실리콘 질화막을 식각하기 위해 사용된다.
본 발명의 일실시예에 따른 질화막 식각용 조성물은 알킬트리에톡시 실란과 아릴알킬트리에톡시실란 중 적어도 하나와 환형실란의 혼합물을 포함한다. 이때, 환형실란은 Si 외에 O 또는 N을 더 포함하는 4-6원의 헤테로고리를 포함하거나 4-6원의 헤테로고리이며, 바람직하게는 5원 또는 6원의 헤테로고리이다.
상기 환형실란은 하기 화학식 1 또는 화학식 2로 표시될 수 있고, 상기 알킬트리에톡시실란은 메틸트리에톡시실란, 에틸트리에톡시실란 또는 프로필트리에톡시실란일 수 있고, 상기 아릴알킬트리에톡시실란은 벤질트리에톡시실란일 수 있다.
<화학식 1> <화학식 2>
Figure 112020099798862-pat00003
Figure 112020099798862-pat00004
상기 화학식 1 및 화학식 2에서, 각 기호는 아래와 같이 정의될 수 있다.
화학식 1에서, n은 3 내지 6의 정수이고, R1 및 R2는 서로 독립적으로 수소, 하이드록시기, C1-C10의 알킬기, C1-C10의 알콕시기 및 C7-C20의 아릴알킬기로 이루어진 군에서 선택된다.
화학식 2에서, R3 및 R4는 서로 독립적으로 수소, 하이드록시기, C1-C10의 알킬기, C1-C10의 알콕시기 및 C7-C20의 아릴알킬기로 이루어진 군에서 선택된다. R3과 R4 중에서 적어도 하나는 C1-C10의 알콕시기일 수 있다.
R5는 C1-C10의 알킬기, C2-C10의 알켄일기 및 C1-C10의 알콕시기로 이루어진 군에서 선택되며, R6은 C2-C6의 알킬렌기 또는 C2-C6의 알켄일렌기이고, 이때 알킬기, 알켄일기, 알콕시기, 알킬렌기, 알켄일렌기는 아민기나 하이드록시기로 치환될 수 있다.
상기 R1 내지 R5 중에서 적어도 하나가 알킬기인 경우, 상기 알킬기는 C1-C10, C1-C7, C1-C5, C1-C4, C1-C3, C1-C2, C1, C2, C3 등의 알킬기일 수 있고, 구체적으로 메틸기, 에틸기, 프로필기 등일 수 있다.
상기 R1 내지 R5 중에서 적어도 하나가 아릴알킬기인 경우, 상기 아릴알킬기는 C7-C20, C7-C19, C7-C17, C7-C15, C7-C14, C7-C13, C7-C12, C7-C11, C7-C10, C7-C9, C7-C8, C7, C8, C9, C10, C11 등의 아릴알킬기일 수 있고, 구체적으로, 벤질, 페네틸 등일 수 있다.
상기 R1 내지 R5 중에서 적어도 하나가 알콕시기인 경우, 상기 알콕시기는 C1-C10, C1-C7, C1-C5, C1-C4, C1-C3, C1-C2, C1, C2, C3 등의 알콕시기일 수 있고, 구체적으로 메톡시기, 에톡시기 등일 수 있다.
상기 R6이 알킬렌기 또는 알켄일렌기인 경우, 상기 알킬렌기 또는 알켄일렌기는 C2-C10, C2-C7, C2-C5, C2-C4, C2-C3, C2, C3, C4, C5, C6 등의 알킬렌기 또는 알켄일렌기일 수 있다.
바람직하게는, R1 내지 R4는 서로 독립적으로 수소, 하이드록시기, 메틸기, 에틸기, 프로필기, 벤질기, 메톡시기 및 에톡시기로 이루어진 군에서 선택된다. R3 내지 R4 중 적어도 하나는 메톡시기 또는 에톡시기일 수 있다.
본 발명의 일실시예에 따른 질화막 식각용 조성물은 알킬트리에톡시 실란 또는 아릴알킬에톡시 실란과 상기 화학식 1 또는 화학식 2로 표시되는 환형실란과 의 혼합물, 인산 및 잔부의 물을 포함할 수 있다.
상기 알킬트리에톡시실란은 메틸트리에톡시실란, 에틸트리에톡시실란 및 프로필트리에톡시실란으로 이루어진 군에서 선택될 수 있고, 상기 아릴알킬트리에톡시실란은 벤질트리에톡시실란일 수 있다.
알킬트리에톡시 실란 또는 아릴알킬트리에톡시실란과, 상기 화학식 1 또는 상기 화학식 2로 표시되는 환형 실란을 포함함으로써, 특정 재질의 성분에 대한 식각기능을 확보할 수 있고, 그 결과, 이를 적절한 반도체 공정에 적용하여 향상된 품질의 반도체를 제조할 수 있다.
상기 환형실란과 알킬트리에톡시/아릴알킬트리에톡시 실란의 혼합물은 산화막 패시베이션 효과 및 인산 용해성을 고려하여, 상기 인산 용해성기 함유 실란 화합물의 함량은 조성물 전체 중량 대비 약 0.05~5 중량%, 바람직하게는 0.05~2 중량%일 수 있다.
인산은 질화막 식각을 위한 주 식각 성분으로 작용하는데, 질화막 식각액의 전체적인 식각 속도와 산화막에 대한 식각 선택비를 함께 고려하여 인산의 함량은 질화막 식각용 조성물 전체 중량 대비 약 75~95 중량%, 바람직하게는 80~93 중량%일 수 있다.
상기 질화막 식각용 조성물은 여분의 물을 포함할 수 있다. 예를 들면, 인산은 수용액 형태(예를 들면, 85% 인산)로 제공될 수 있으며, 상기 인산 용해성기 함유 실란 화합물은 인산 수용액 100 중량부에 대해 상술한 함량으로 혼합될 수 있다.
이들의 적절한 조성비를 통하여 고르게 실리콘 산화막 표면에 흡착 또는 화학적 상호작용을 통해 리그로우스 같은 공정문제 발생없이 패시베이션 층을 형성할 수 있다. 또한, 상기 실란 화합물이 산화막 표면에 흡착되어 패시베이션층을 형성하는 경우, 인산의 침투를 추가적으로 차단할 수 있다. 따라서, 산화막 상에 추가적인 배리어가 형성될 수 있다.
상기 질화막 식각 조성물은 상기 인산 용해성기 함유 실란 화합물의 패시베이션 성능 및 인산의 식각효율을 저해하지 않는 범위 내에서 식각 증진제와 같은 추가 성분을 포함할 수도 있다.
본 발명의 다른 실시예에 따르면, 본 발명은 상기 화학식 1 및/또는 화학식 2로 표시되는 환형실란과 알킬트리에톡시/아릴알킬트리에톡시 실란의 혼합물, 유기산 및/또는 무기산, 황산계 킬레이트제 및 물을 포함할 수 있고, 인산 용해성기 함유 실란 화합물의 패시베이션 성능 및 인산의 식각효율을 저해하지 않는 범위 내에서 식각 증진제와 같은 추가 성분을 포함할 수도 있다.
유기산은 초산, 개미산일 수 있고, 무기산은 인산, 황산 및 염산 등일 수 있다. 유기산이나 무기산 단독 또는 이들의 혼합물은 질화막 식각을 위한 주 식각 성분으로 작용한다.
바람직하게는, 인산을 포함하며, 인산의 함량은 전체 조성물 기준 약 70~90 중량%, 식각 속도 및 선택비를 함께 고려하여 약 75~88 중량%, 나머지 유기산 및 무기산이 0.1 내지 10 중량%이다. 이러한 함량의 유기산 및 무기산을 사용시, 질화막 식각액의 전체적인 식각 속도와 질화막에 대한 식각 선택비가 함께 향상될 수 있다.
상기 황산계 킬레이트제는 아미노데실나프탈렌 디술포닉산, 데실벤젠 디술포닉산 및 데실나프탈렌 디술포닉산의 군으로부터 선택된 1종 이상을 포함한다. 킬레이트제는 조성물 전체 기준 약 0.01~0.5 중량%일 수 있다.
상기 질화막 식각 조성물은 여분의 물 또는 극성 유기용매를 포함할 수 있다. 예를 들면, 인산은 수용액 형태(예를 들면, 85% 인산)로 제공될 수 있으며, 여기에 0~2 중량%의 알코올, 락톤, 설폭사이드, 글리콜 및 이들의 조합으로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다. 이들은 질화막이 식각되는 공정에서 산화막과 실리콘 결정막에 대한 안정성을 부여한다.
예시적으로, 본 발명에 따른 질화막 식각용 조성물은 환형실란과 알킬트리에톡시 실란의 혼합물 또는 환형실란과 아릴알킬트리에톡시실란의 혼합물 0.05-1.2 중량%, 인산 83-87 중량%, 유기산 0-2 중량%, 황산계 킬레이트제 0-0.1 중량%, 극성 유기용매 0-0.5 중량%, 및 잔부의 물로 이루어질 수 있으며, 이때 실란 혼합물은 환형실란 0.4-1.0 중량%와 알킬트리에톡시실란 또는 아릴알킬트리에톡시실란 0.1-0.2 중량%로 이루어질 수 있다.
본 발명의 또 다른 실시예로, 본 발명에 따른 질화막 식각용 조성물을 이용한 반도체 패턴 형성 방법이 제공된다.
구체적으로, 본 발명에 따른 반도체 패턴 형성 방법은, 기판 상에 산화막 및 질화막이 노출된 표면을 가지는 구조물을 형성하는 단계와, 본 발명에 따른 질화막 식각용 조성물을 상기 구조물에 접촉시켜 상기 산화막 및 상기 질화막 중 상기 질화막을 선택적으로 제거하는 단계를 포함한다.
본 발명에 따른 질화막 식각용 조성물은 특정 유기물 또는 특정 무기물에 대해 특징적인 반응성을 나타내기 때문에 식각 공정에서 특정 유기물 또는 특정 무기물을 선택적으로 세정하거나 제거하는 용도로 사용될 수 있다.
세정 공정 또는 제거 공정은 각각 금속; 상기 금속을 함유하는 유기물; 또는 상기 금속의 산화물을 제외한 성분을 선택적으로 세정하거나 제거하는 공정일 수 있다. 이때, 금속은 게르마늄, 결정실리콘, 폴리실리콘, 티타늄, 텅스텐 및 이들의 조합으로 이루어진 군으로부터 선택된 1종 이상을 포함할 수 있다.
본 발명에 따른 질화막 식각용 조성물은 상기 금속으로 이루어진 막질, 상기 금속을 함유하는 유기물로 이루어진 막질 또는 상기 금속의 산화물로 이루어진 막질에 대하여 보호막을 형성하므로 이를 제외한 주변의 다른 성분들을 제거하거나 세정할 수 있다.
예를 들어, 상기 조성물을 이용하여 선택적으로 제거되는 무기물은 금속 질화막 또는 금속 질화막의 변성물질을 포함할 수 있고, 선택적으로 제거되는 유기물은 아크릴 수지, 실록산 수지 등을 포함할 수 있다.
일반적으로, 반도체 제조 공정은 일반적으로 산화 공정, 노광 공정, 식각 공정, 이온 주입 공정, 증착 공정, 연마 공정, 세정 공정, 애싱 공정 등을 포함하는데, 이온 주입 공정, 식각 공정 및 애싱 공정 각각의 전, 후 및/또는 중에 본 발명에 따른 질화막 식각용 조성물을 이용하여 유기물 또는 무기물을 세정하는 공정을 수행할 수 있다.
이하, 본 발명의 실시예를 설명한다. 하기 실시예는 본 발명을 설명하기 위한 예시에 불과한 것일 뿐이며, 본 발명의 권리범위가 이러한 실시예로 한정되는 것은 아니다.
실시예 및 비교예
실시예 1 내지 10과, 비교예 1 내지 4에 따른 질화막 식각용 조성물은 아래 표 1과 같다. 하기 표에서 알킬실란이란 알킬트리에톡시실란 또는 아릴알킬트리에톡시실란을 말한다.
Figure 112020099798862-pat00005
상기 표 1에서 무기산, 유기산, 실란 화합물, 첨가제, 용매 등은 아래와 같은 화합물을 나타내며, bal.은 잔량을 나타낸다.
<무기산 및 유기산>
1) A-11: phosphoric acid
2) A-12: sulfuric acid
3) A-13: nitric acid
4) A-21: acetic acid
5) A-22: formic acid
6) A-23: oxalic acid
<실란 화합물>
1) S-11: 화학식 1(R1, R2 = methyl, n=3)
2) S-12: 화학식 1(R1, R2 = methyl, n=4)
3) S-13: 화학식 1(R1, R2 = propyl, n=3)
4) S-21: 화학식 2(R3, R4 = methoxy, R5 = ethyl, R6 = C4 (branched alkyl))
5) S-31: Methyl-triethoxysilane
6) S-32: Benzyl-triethoxysilane
<첨가제>
1) D-11 : amino-decyl-naphthalene di-sulfonic acid
2) D-12 : decyl-benzene di-sulfonic acid
3) D-13 : decyl-naphthalene di-sulfonic acid
<용매>
1) E-11 : di-ethylene glycol
2) E-12 : propylene glycol
식각속도 측정
상기 실시예 1 내지 10, 비교예 1 내지 4에 따른 질화막 식각용 조성물에 대한 실리콘 질화막 식각속도, 실리콘 산화막 식각속도 및 폴리실리콘 식각속도를 아래와 같은 방법으로 측정하였다.
(1) 실리콘 질화막(SiN) 식각속도(Etch Rate: E/R) 측정
실리콘 질화막(SiN) 5,000Å 두께의 웨이퍼를 2x3cm2 의 크기로 잘라서 샘플을 제조하고, 상기 샘플을 상기의 실시예 및 비교예의 조성물들 내에 158℃의 온도에서 30분간 침지하였다. 이후, 탈이온수(DIW)로 세정 및 건조 후에, 주사전자현미경(SEM)으로 막두께를 측정하여 식각 속도(Å/min)를 측정하였다.
(2) 실리콘 산화막(SiO2) 식각속도 측정
실리콘 산화막(SiO2) 500Å 두께의 웨이퍼를 2x3cm2 의 크기로 잘라서 샘플을 제조하고, 상기 샘플을 표 1에 기재된 실시예 및 비교예의 조성물들 내에 158℃의 온도에서 30분간 침지하였다. 이후, 탈이온수(DIW)로 세정 및 건조 후에, 엘립소미터(Ellipsometer)로 막두께를 측정하여 식각 속도(Å/min)를 측정하였다.
(3) 폴리실리콘(Si) 식각속도 측정
폴리실리콘(Si) 5,000Å 두께의 웨이퍼를 2x3cm2 의 크기로 잘라서 샘플을 제조하고, 상기 샘플을 표 1에 기재된 실시예 및 비교예의 조성물들 내에 158℃의 온도에서 30분간 침지하였다. 이후, 탈이온수(DIW)로 세정 및 건조 후에, 엘립소미터(Ellipsometer)로 막두께를 측정하여 식각 속도(Å/min)를 측정하였다.
상기 방법으로 측정한 실시예 1 내지 10, 비교예 1 내지 4에 따른 질화막 식각용 조성물에 대한 실리콘 질화막 식각속도, 실리콘 산화막 식각속도 및 폴리실리콘 식각속도는 하기 표 2와 같다.
[표 2]
Figure 112020099798862-pat00006
표 2에서 알 수 있는 것과 같이, 비교예 1 내지 4에 따르면 식각비가 11~97인 반면, 본 발명의 실시예 1 내지 10에 따르면 산화막에 대한 질화막의 식각 선택비가 815~1200으로 현저히 향상되는 것을 알 수 있다. 즉, 본 발명에 따른 질화막 식각용 조성물을 이용할 경우 질화막을 선택적으로 제거하는 것이 매우 유리함을 알 수 있다.
비교예 4는 질화막 식각용 조성물에 인산이외의 무기산과 유기산이 포함된 경우인데, 인산이 포함되지 않을 경우 식각 선택비가 가정 나쁜 것을 알수 있다. 따라서, 질화막 식각용 조성물은 인산을 포함하는 것이 바람직하다.
비교예 1 내지 3은 조성물 성분으로 인산을 포함하지만, 실란 화합물이 환형실란 단독이거나(비교예 1 및 3) 알킬실란 단독인 경우(비교예 2)인데, 이 경우에도 식각 선택비가 45-97로서 매우 저조함을 알 수 있다. 따라서, 환형 실란과 알킬 실란의 혼합물을 사용하는 것이 식각 선택비 측면에서 매우 바람직함을 알 수 있다.
본 발명의 실시예 1과 2를 살펴보면, 동일 성분의 실란 혼합물을 사용하더라도 황산계 킬레이트제를 사용할 경우 폴리실리콘 식각 속도가 더 느리다. 따라서, 조성물에 다가 황산계 킬레이트제가 포함될 경우 폴리실리콘에 대한 식각 억제능력이 향상됨을 알 수 있다. 또한, 실시예 6, 7, 9, 10의 경우에도 폴리실리콘 식각 억제능력이 우수함을 알 수 있는데, 이는 폴리실리콘 식각 억제능력 측면에서 식각용 조성물에 황산계 킬레이트제나 유기용매가 포함되는 것이 바람직함을 시사한다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과한 것으로, 본 발명에 속하는 기술분야에서 통상의 지식을 가지는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서, 본 명세서에 개시된 실시예들은 본 발명을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 사상과 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내의 모든 기술은 본 발명의 권리범위에 포함하는 것으로 해석되어야 할 것이다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 하기 화학식 1 또는 화학식 2로 표시되는 화합물 중에서 적어도 하나를 포함하는 환형실란; 및
    알킬트리에톡시실란과 아릴알킬트리에톡시실란 중 적어도 하나를 포함하는 질화막 식각용 조성물:
    <화학식 1> <화학식 2>
    Figure 112022075061557-pat00007
    Figure 112022075061557-pat00008

    상기 화학식에서,
    n은 3 내지 6의 정수이고,
    R1 내지 R4는 서로 독립적으로 수소, 하이드록시기, C1-C10의 알킬기, C1-C10의 알콕시기 및 C7-C20의 아릴알킬기로 이루어진 군에서 선택되며,
    R5는 C1-C10의 알킬기, C2-C10의 알켄일기 및 C1-C10의 알콕시기로 이루어진 군에서 선택되며, 상기 알킬기, 알켄일기 및 알콕시기는 아민기 또는 하이드록시기로 치환될 수 있으며,
    R6은 C2-C6의 알킬렌기 또는 C2-C6의 알켄일렌기이며, 상기 알킬렌기 및 알켄일렌기는 아민기 또는 하이드록시기로 치환될 수 있다.
  4. 제 3항에 있어서,
    상기 R1 내지 R4는 서로 독립적으로 수소, 하이드록시기, 메틸기, 에틸기, 프로필기, 벤질기, 메톡시기 및 에톡시기로 이루어진 군에서 선택되는 질화막 식각용 조성물.
  5. 제 3항에 있어서,
    R5는 C1~C3의 알킬기이고, R6은 C2-C4의 알킬렌기인 것을 특징으로 하는 질화막 식각용 조성물.
  6. 삭제
  7. 삭제
  8. 제 3항에 있어서,
    상기 알킬트리에톡시실란은 메틸트리에톡시실란, 에틸트리에톡시실란 및 프로필트리에톡시실란으로 이루어진 군에서 선택되고,
    상기 아릴알킬트리에톡시실란은 벤질트리에톡시실란인 것을 특징으로 하는 질화막 식각용 조성물.
  9. 삭제
  10. 삭제
  11. 제 3항에 있어서,
    실란 혼합물 0.05 내지 5 중량%, 80 내지 93 중량%의 인산 및 잔부의 물을 포함하며,
    상기 실란 혼합물은 상기 환형실란과 알킬트리에톡시실란의 혼합물이거나, 상기 환형실란과 아릴알킬트리에톡시실란의 혼합물인 것을 특징으로 하는 질화막 식각용 조성물.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 3항에 있어서,
    실란 혼합물 0.05 내지 5 중량%, 80 내지 93 중량%의 무기산 또는 유기산 및 황산계 킬레이트제 0.01 내지 0.5 중량%를 포함하며,
    상기 실란 혼합물은 상기 환형실란과 알킬트리에톡시실란의 혼합물이거나, 상기 환형실란과 아릴알킬트리에톡시실란의 혼합물인 것을 특징으로 하는 질화막 식각용 조성물.
  16. 삭제
KR1020200121203A 2020-09-21 2020-09-21 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법 KR102488503B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200121203A KR102488503B1 (ko) 2020-09-21 2020-09-21 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200121203A KR102488503B1 (ko) 2020-09-21 2020-09-21 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20220038872A KR20220038872A (ko) 2022-03-29
KR102488503B1 true KR102488503B1 (ko) 2023-01-13

Family

ID=80997220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121203A KR102488503B1 (ko) 2020-09-21 2020-09-21 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR102488503B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140021400A1 (en) 2010-12-15 2014-01-23 Sun Chemical Corporation Printable etchant compositions for etching silver nanoware-based transparent, conductive film
KR101828437B1 (ko) 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.
KR102024758B1 (ko) * 2018-05-26 2019-09-25 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법, 반도체 소자의 제조방법 및 실란화합물

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097275B1 (ko) 2009-10-07 2011-12-22 솔브레인 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
KR102545800B1 (ko) 2015-12-04 2023-06-20 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102079043B1 (ko) * 2016-05-27 2020-02-20 오씨아이 주식회사 실리콘 질화막 식각 용액
KR102424391B1 (ko) 2016-11-24 2022-08-05 삼성전자주식회사 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
KR20180068591A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
KR102484977B1 (ko) * 2017-12-28 2023-01-09 오씨아이 주식회사 식각 조성물 및 이를 이용한 식각 방법
KR102324275B1 (ko) * 2018-05-03 2021-11-09 삼성에스디아이 주식회사 실리콘 질화막 에칭 조성물 및 이를 이용한 에칭 방법
KR102571430B1 (ko) * 2018-10-31 2023-08-28 오씨아이 주식회사 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140021400A1 (en) 2010-12-15 2014-01-23 Sun Chemical Corporation Printable etchant compositions for etching silver nanoware-based transparent, conductive film
KR101828437B1 (ko) 2017-04-06 2018-03-29 주식회사 디엔에스 실리콘 질화막 식각용 조성물.
KR102024758B1 (ko) * 2018-05-26 2019-09-25 에스케이이노베이션 주식회사 식각액 조성물, 절연막의 식각방법, 반도체 소자의 제조방법 및 실란화합물

Also Published As

Publication number Publication date
KR20220038872A (ko) 2022-03-29

Similar Documents

Publication Publication Date Title
CN113817471B (zh) 用于蚀刻含氮化硅衬底的组合物及方法
CN109841511B (zh) 绝缘层蚀刻剂组合物和使用其形成图案的方法
CN110233101B (zh) 半导体工艺用组合物及半导体工艺
US11955341B2 (en) Etching solution and method for selectively removing silicon nitride during manufacture of a semiconductor device
US10968390B2 (en) Composition for semiconductor process and semiconductor process
KR20190060669A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR102488503B1 (ko) 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법
KR102441238B1 (ko) 실리콘 질화막에 대한 선택적 에칭을 위한 식각 조성물 및 이를 이용한 식각 방법
KR102629576B1 (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20180106144A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법
KR102443313B1 (ko) 실란 화합물을 포함하는 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20190090210A (ko) 절연막 식각액 조성물 및 이를 이용한 패턴 형성 방법
US20230151274A1 (en) Method for selective etching Si in the presence of silicon nitride, its composition and application thereof
KR20210048306A (ko) 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
KR20180109429A (ko) 질화막 식각 조성물 및 이를 이용한 패턴 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant