TWI746704B - 蝕刻劑組成物以及使用其製造積體電路裝置的方法 - Google Patents

蝕刻劑組成物以及使用其製造積體電路裝置的方法 Download PDF

Info

Publication number
TWI746704B
TWI746704B TW106140735A TW106140735A TWI746704B TW I746704 B TWI746704 B TW I746704B TW 106140735 A TW106140735 A TW 106140735A TW 106140735 A TW106140735 A TW 106140735A TW I746704 B TWI746704 B TW I746704B
Authority
TW
Taiwan
Prior art keywords
etchant composition
film
nitride
films
circuit device
Prior art date
Application number
TW106140735A
Other languages
English (en)
Other versions
TW201833303A (zh
Inventor
李軫雨
金建伶
韓勳
林廷訓
李珍旭
朴宰完
Original Assignee
南韓商三星電子股份有限公司
南韓商秀博瑞殷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170064882A external-priority patent/KR102424391B1/ko
Application filed by 南韓商三星電子股份有限公司, 南韓商秀博瑞殷股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201833303A publication Critical patent/TW201833303A/zh
Application granted granted Critical
Publication of TWI746704B publication Critical patent/TWI746704B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明是有關於一種蝕刻劑組成物以及一種使用其製造積體電路裝置的方法。一種蝕刻劑組成物包含無機酸、矽氧烷化合物、銨化合物及溶劑，其中矽氧烷化合物是由通式（I）表示：

Description

蝕刻劑組成物以及使用其製造積體電路裝置的方法
本申請案主張於2016年11月24日在韓國智慧財產局提出申請的韓國專利申請案第10-2016-0157440號及於2017年5月25日在韓國智慧財產局提出申請的韓國專利申請案第10-2017-0064882號的優先權，所述韓國專利申請案的全部內容倂入本案供參考。
本文中的本發明概念是有關於一種蝕刻劑組成物以及一種使用其製造積體電路裝置的方法，且更具體而言是有關於一種用於對氮化物膜進行蝕刻的蝕刻劑組成物以及一種使用所述蝕刻劑組成物製造積體電路裝置的方法。
由於近來已開發出多功能資訊通訊裝置，因此已需要增加此類通訊裝置中所使用的包括記憶體裝置在內的積體電路裝置的容量（capacity）及積體度（integration）。隨著記憶胞的大小已被減小來達成高積體度，記憶體裝置中所包括的操作電路及連接性配線結構（connective wiring structure）日趨複雜。在製造高度地按比例縮小的積體電路裝置的製程中，通常用作絕緣膜的氧化物膜及氮化物膜可單獨使用或交替地堆疊。另外，可能需要對具有各種形狀的圖案的氮化物膜進行選擇性蝕刻的製程來形成具有複雜且精細的結構（舉例而言，例如三維結構）的電子裝置。具體而言，需要一種不會造成在氮化物膜蝕刻製程期間在氧化物膜的表面上產生不必要的顆粒或不期望的副產物異常生長且提供充分的氮化物膜對氧化物膜蝕刻選擇性的蝕刻劑組成物。
本發明概念的實施例提供一種不會造成在氮化物膜蝕刻製程期間在氧化物膜的表面上產生不必要的顆粒或不期望的副產物異常生長且提供充分的氮化物膜對氧化物膜蝕刻選擇性的蝕刻劑組成物。
本發明概念的實施例亦提供一種製造積體電路裝置的方法，藉此可確保氮化物膜蝕刻製程的穩定性及可靠性且可增加積體電路裝置的製造製程的生產率，而不會造成在對各種形狀的氮化物膜進行蝕刻期間在氧化物膜的表面上產生不必要的顆粒或不期望的副產物異常生長，且確保充分的氮化物膜對氧化物膜蝕刻選擇性，以使得可製造具有複雜且精細的結構的電子裝置。
本發明概念的實施例提供一種蝕刻劑組成物，所述蝕刻劑組成物包含無機酸、矽氧烷化合物、銨化合物及溶劑，其中所述矽氧烷化合物是由通式（I）表示：
Figure 02_image005
其中m為0至5的整數；且 R1 、R2 、R3 、R4 、R5 、R6 、R7 及R8 各自獨立地為氫原子、C1至C20烷基、C2至C20烯基、C2至C20炔基、C1至C20羥基烷基、C1至C20胺基烷基、C1至C20烷氧基、C1至C20胺基烷氧基、磷酸酯基、硫酸酯基、腈基、羧基、乙醯氧基或由通式（II）表示的取代基：
Figure 02_image007
其中n為0至5的整數；且 R9 、R10 及R11 各自獨立地為氫原子、C1至C20烷基、C2至C20烯基、C2至C20炔基、C1至C20羥基烷基、C1至C20胺基烷基、C1至C20烷氧基、C1至C20胺基烷氧基、磷酸酯基、硫酸酯基、腈基、羧基或乙醯氧基。
本發明概念的實施例更提供一種製造積體電路裝置的方法，所述方法包括：在基板上形成結構，所述結構具有暴露出氧化物膜及氮化物膜的表面；以及藉由使根據本發明概念的蝕刻劑組成物與所述結構接觸，自所述氧化物膜及所述氮化物膜選擇性地移除所述氮化物膜。
本發明概念的實施例更進一步提供一種製造積體電路裝置的方法，所述方法包括：藉由逐層地交替堆疊多個氧化物膜與多個氮化物膜而在基板上形成結構；藉由局部地移除所述多個氧化物膜及所述多個氮化物膜中的每一者來形成切割區，所述切割區具有內側壁，在所述內側壁處暴露出所述多個氧化物膜及所述多個氮化物膜；以及藉由使根據本發明概念的蝕刻劑組成物與所述結構接觸，而經由所述切割區自所述多個氧化物膜及所述多個氮化物膜中選擇性地移除所述多個氮化物膜。
本發明概念的實施例更進一步提供一種蝕刻劑組成物，所述蝕刻劑組成物包含：蝕刻劑組成物的總量的約85重量%（weight %，wt%）的量的磷酸；蝕刻劑組成物的總量的約1.5重量%的量的矽氧烷化合物，矽氧烷化合物包括1,5-三矽氧烷二醇,1,1,3,3,5,5-六甲基-,二乙酸酯；蝕刻劑組成物的總量的約0.5重量%的量的磷酸銨；溶劑；以及蝕刻劑組成物的總量約2.0重量%的量的三甲基胺。
本發明概念的實施例亦提供一種蝕刻劑組成物，所述蝕刻劑組成物包含：蝕刻劑組成物的總量的約85重量%（wt%）的量的磷酸；蝕刻劑組成物的總量的約1.0重量%的量的矽氧烷化合物，矽氧烷化合物包括二甲氧基-丙-2-基-三甲基矽烷基氧基矽烷；蝕刻劑組成物的總量的約0.5重量%的量的磷酸銨；以及溶劑。
當使用根據本發明概念實施例的蝕刻劑組成物來蝕刻氮化物膜時，即使氮化物膜與氧化物膜交替地堆疊或混合，亦會以約200:1至約600:1的相對高的氮化物膜對氧化物膜蝕刻選擇性而僅對氮化物膜進行選擇性蝕刻。因此，在對具有各種形狀的圖案的氮化物膜進行蝕刻來形成具有複雜且精細的結構的電子裝置時，會同時確保充分的氮化物膜對氧化物膜蝕刻選擇性，而不會造成例如在氧化物膜的表面上產生不必要的顆粒或不期望的副產物異常生長等問題。藉由防止與氮化物膜一起被暴露至蝕刻劑組成物的氧化物膜被損壞且藉由防止氧化物膜的電性質劣化，可確保氮化物膜蝕刻製程的穩定性及可靠性，且可改善積體電路裝置的製造製程的生產率及積體電路裝置的可靠性。
以下，將參照附圖詳細闡述本發明概念的實施例。說明書全文中，相同組件將由相同圖式編號標示，且將省略其重複說明。
本文所使用的用語「C1至C20烷基」是指具有1至20個碳原子的直鏈或分支的非環狀飽和脂肪族烴基。本文所使用的用語「C2至C20烯基」是指具有2至20個碳原子以及位於相鄰碳原子之間的一個或多個雙鍵的直鏈或分支的非環狀不飽和脂肪族烴基。本文所使用的用語「C2至C20炔基」是指具有2至20個碳原子以及位於相鄰碳原子之間的一個或多個三鍵的直鏈或分支的非環狀不飽和脂肪族烴基。本文所使用的用語「C1至C20烷氧基」是指具有一個或多個醚基以及1至20個碳原子的直鏈或分支的非環狀飽和或不飽和脂肪族烴基。
根據本發明概念實施例的一種蝕刻劑組成物包含無機酸、矽氧烷化合物、銨化合物及溶劑。
無機酸可包括硫酸、硝酸、磷酸、矽酸、氫氟酸、硼酸、鹽酸、過氯酸或者其二者以上的組合。
矽氧烷化合物可由通式（I）表示： 通式（I）
Figure 02_image001
其中m為0至5的整數；且 R1 、R2 、R3 、R4 、R5 、R6 、R7 、及R8 各自獨立地為氫原子、C1至C20烷基、C2至C20烯基、C2至C20炔基、C1至C20羥基烷基、C1至C20胺基烷基、C1至C20烷氧基、C1至C20胺基烷氧基、磷酸酯基、硫酸酯基、腈基、羧基、乙醯氧基或由通式（II）表示的取代基： 通式（II）
Figure 02_image010
其中n為0至5的整數；且 R9 、R10 及R11 各自獨立地為氫原子、C1至C20烷基、C2至C20烯基、C2至C20炔基、C1至C20羥基烷基、C1至C20胺基烷基、C1至C20烷氧基、C1至C20胺基烷氧基、磷酸酯基、硫酸酯基、腈基、羧基或乙醯氧基。
在使用通式（I）所表達的矽氧烷化合物中，表達形式「R1 、R2 、R3 、R4 、R5 、R6 、R7 及R8 各自獨立地為…」應被理解為意指例如R1 可為所標明的基團中的一者，而R2 、R3 、R4 、R5 、R6 、R7 及R8 可為所標明的基團中的不同者。舉例而言，R1 可為氫原子，且R2 至R8 可為C1至C20烷基。作為另一實例，R1 可為氫原子，R2 可為C1至C20烷基，且R3 可為C2至C20烯基，並且R4 至R8 可為所標明的基團中的其他者。
在某種程度上相似地，在使用通式（II）所表達的矽氧烷基中，表達形式「R9 、R10 及R11 各自獨立地為…」應被理解為意指例如R9 可為所標明的基團中的一者，而R10 及R11 可為所標明的基團中的不同者。舉例而言，R9 可為氫原子，且R11 及R12 可為C1至C20烷基。作為另一實例，R9 可為氫原子，R10 可為C1至C20烷基，且R11 可為所標明的基團中的另一者。
在一些實施例中，在通式（I）中，R1 、R2 、R3 、R4 、R5 、R6 、R7 及R8 中的至少一者可為由通式（II）表示的取代基。舉例而言，由通式（I）表示的矽氧烷化合物可由通式（III）、通式（IV）及通式（V）中的一者表示，但本發明概念並非僅限於此。 通式（III）
Figure 02_image012
通式（IV）
Figure 02_image014
通式（V）
Figure 02_image016
其中A為由通式（II）表示的取代基。
在一些實施例中，矽氧烷化合物可包括由化學式（1）至化學式（5）表示的化合物，但該些化合物僅為實例且本發明概念並非僅限於此。 化學式（1） （二甲氧基-丙-2-基-三甲基矽烷基氧基矽烷（dimethoxy-propan-2-yl-trimethylsilyloxysilane）；化學文摘登記號（Chemical Abstracts Service number，CAS No.）141192-68-9）
Figure 02_image018
化學式（2） （二甲氧基矽烷基三甲基矽酸酯（dimethoxysilyl trimethyl silicate）；CAS No. 139485-19-1）
Figure 02_image020
化學式（3） （3-[[3-胺基丙基(二甲基)矽烷基]氧基-二甲基矽烷基])丙-1-胺（3-[[3-aminopropyl(dimethyl)silyl]oxy-dimethylsilyl])propan-1-amine）；CAS No. 2469-55-8）
Figure 02_image022
化學式（4） （1,5-三矽氧烷二醇,1,1,3,3,5,5-六甲基-,二乙酸酯（1,5-Trisiloxanediol, 1,1,3,3,5,5-hexamethyl-, diacetate）；CAS No. 5314-59-0）
Figure 02_image024
化學式（5） （三乙醯氧基-三甲基-二矽氧烷）（Triacetoxyl-trimethyl-disiloxane）
Figure 02_image026
可藉由使二氯-[氯(二甲基)矽烷基]氧基-甲基矽烷（dichloro-[chloro(dimethyl)silyl]oxy-methylsilane）（CAS No. 4617-28-1）與乙酸在室溫下根據反應式（1）反應來獲得由化學式（5）表示的化合物。 反應式（1）
Figure 02_image028
在根據本發明概念實施例的蝕刻劑組成物中，銨化合物可包括氫氧化銨、氯化銨、乙酸銨、磷酸銨、過氧二硫酸銨、硫酸銨、氫氟酸銨鹽、氨或者其二者以上的組合。
在根據本發明概念實施例的蝕刻劑組成物中，溶劑可包括去離子水（即，deionized water，DIW）。
在根據本發明概念實施例的蝕刻劑組成物中，無機酸可充當用於對氮化物膜進行蝕刻的蝕刻劑。在一些實施例中，無機酸可包括磷酸。磷酸可藉由向蝕刻劑組成物中提供氫離子而促進對氮化物膜的蝕刻。在另一些實施例中，無機酸可包括磷酸與硫酸的組合。硫酸可藉由升高包含磷酸的蝕刻劑組成物的沸點來促進對氮化物膜的蝕刻。以蝕刻劑組成物的總量計，可存在約70重量%（wt%）至約99重量%的量的無機酸。舉例而言，以蝕刻劑組成物的總量計，可存在約75重量%至約85重量%的量的無機酸。若蝕刻劑組成物中的無機酸的量太低，則氮化物膜會不容易被蝕刻，且存在產生顆粒的顧慮，而若蝕刻劑組成物中的無機酸的量太高，則可能難以在對氮化物膜進行蝕刻時確保高的氮化物膜對氧化物膜蝕刻選擇性。
在根據本發明概念實施例的蝕刻劑組成物中，矽氧烷化合物可改善氮化物膜對氧化物膜蝕刻選擇性。以蝕刻劑組成物的總量計，可存在約0.01重量%至約15重量%的量的矽氧烷化合物。在一個實施例中，以蝕刻劑組成物的總量計，可存在約0.5重量%至約15重量%的量的矽氧烷化合物。在另一實施例中，以蝕刻劑組成物的總量計，可存在約1重量%至約15重量%的量的矽氧烷化合物。在再一實施例中，以蝕刻劑組成物的總量計，可存在約3重量%至約7重量%的量的矽氧烷化合物。若蝕刻劑組成物中的矽氧烷化合物的量太低，則可能難以確保高的氮化物膜對氧化物膜蝕刻選擇性，而若蝕刻劑組成物中的矽氧烷化合物的量太高，則可能難以預料由增加矽氧烷化合物的量所引起的進一步改善的效果，且可能會降低矽氧烷化合物的熱分解的效果。
在根據本發明概念實施例的蝕刻劑組成物中，當使用蝕刻劑組成物來蝕刻氮化物膜時，銨化合物可使氮化物膜的蝕刻速率維持恆定不變。蝕刻劑組成物包含銨化合物，藉此即使長時間地使用蝕刻劑組成物亦可防止蝕刻速率降低或蝕刻選擇性發生變化。以蝕刻劑組成物的總量計，可存在約0.01重量%至約20重量%的量的銨化合物。若銨化合物的量太低，則當長時間地使用蝕刻劑組成物時可降低使氮化物膜的蝕刻選擇性維持恆定不變的效果，而若銨化合物的量太高，則氮化物膜的蝕刻速率及氧化物膜的蝕刻速率會發生改變且因此會導致氮化物膜的蝕刻選擇性發生改變。
在本發明概念的一些實施例中，銨化合物可包括具有銨離子的化合物。舉例而言，銨化合物可包括氨。在此種情形中，蝕刻劑組成物可包含磷酸及鹽酸作為無機酸。
在根據本發明概念實施例的蝕刻劑組成物中，在無機酸包括磷酸的情形中，當使用蝕刻劑組成物來蝕刻氮化矽膜時，磷酸可藉由與氮化矽反應來蝕刻氮化矽。氮化矽可藉由與磷酸反應而產生矽酸。矽酸可造成如下異常生長現象：矽酸被吸附至氧化物膜的表面上且因此增大氧化物膜的厚度，氧化物膜是在對氮化矽膜進行蝕刻時與氮化矽膜一起被暴露至蝕刻劑組成物。具體而言，當使用蝕刻劑組成物來重複地執行氮化物蝕刻製程時，蝕刻劑組成物中的矽酸的濃度可增加。隨著蝕刻劑組成物中的矽酸的濃度增加，出現氧化物膜的厚度增大的異常生長現象的可能性會增加。根據實施例的蝕刻劑組成物包含銨化合物。自銨化合物獲得的銨離子可存在於蝕刻劑組成物中。在蝕刻劑組成物中，銨離子可鍵結至矽酸且因此會產生水溶性化合物，藉此防止氧化物膜的厚度增加的異常生長現象。如此一來，根據實施例的蝕刻劑組成物包含銨化合物，所述銨化合物提供能夠將會在使用磷酸來蝕刻氮化物時造成異常生長現象的矽酸轉換成水溶性化合物的銨離子，藉此增大氮化物膜對氧化物膜蝕刻選擇性並防止氧化物膜的厚度因反應副產物而增大的異常生長現象。
在本發明概念的一些實施例中，蝕刻劑組成物中的矽氧烷化合物的量可等於或大於銨化合物的量。在另一些實施例中，蝕刻劑組成物中的矽氧烷化合物的量可小於銨化合物的量。
根據本發明概念實施例的蝕刻劑組成物可更包含胺化合物。胺化合物可包括甲基胺、乙基胺、丙基胺、異丙基胺、2-胺基戊烷、二甲基胺、甲基乙醇胺、三甲基胺、三苯基胺或者其二者以上的組合。與銨化合物一樣，胺化合物可抑制在對氮化物膜進行蝕刻時與氮化物膜一起被暴露至蝕刻劑組成物的氧化物膜的表面上的異常生長現象。
在本發明概念的一些實施例中，以蝕刻劑組成物的總量計，可存在約0.1重量%至約10重量%的量的胺化合物。若胺化合物的量太低，則胺化合物可能難以幫助控制在對氮化物膜進行蝕刻時與氮化物膜一起被暴露至蝕刻劑組成物的氧化物膜的表面上的異常生長現象，而若胺化合物的量太高，則氮化物膜對氧化物膜蝕刻選擇性會劣化。
當蝕刻劑組成物更包含胺化合物時，蝕刻劑組成物中的矽氧烷化合物的量可小於銨化合物的量與胺化合物的量的總和，但本發明概念並非僅限於此。
根據本發明概念實施例的蝕刻劑組成物可更包含氟化合物。氟化合物可包括氟化氫、氟化銨、氟化氫銨或者其二者以上的組合。氟化合物可增大氮化物膜的蝕刻速率。
在本發明概念的一些實施例中，以蝕刻劑組成物的總量計，可存在約0.01重量%至約1重量%的量的氟化合物。若氟化合物的量太低，則氮化物膜會因氮化物膜的蝕刻速率降低而不容易被移除，而若氟化合物的量太高，則可能存在儘管氮化物膜的蝕刻速率顯著提高但與氮化物膜一起被暴露至蝕刻劑組成物的氧化物膜亦被蝕刻的問題。
根據本發明概念實施例的蝕刻劑組成物可更包含界面活性劑、螯合劑及金屬腐蝕抑制劑中的至少一者。
在使用蝕刻劑組成物來蝕刻氮化物膜時，界面活性劑可移除經蝕刻的殘餘物。界面活性劑可包括陰離子界面活性劑、陽離子界面活性劑、非離子界面活性劑或者其二者以上的組合。舉例而言，界面活性劑可包括鯨蠟基三甲基氯化銨（cetyltrimethylammonium chloride，CTAC）、十二基三甲基氯化銨（dodecyltrimethylammonium chloride，DTAC）、單乙醇胺月桂基硫酸酯（monoethanolamine lauryl sulfate，MLS）、十二基苯磺酸（dodecylbenzenesulfonic acid，DBSA）等，但本發明概念並非僅限於此。
螯合劑及金屬腐蝕抑制劑中的每一者可保護在使用蝕刻劑組成物來蝕刻氮化物膜時與氮化物膜一起被暴露至蝕刻劑組成物的金屬膜。在一些實施例中，螯合劑可包括乙二胺四乙酸（ethylenediaminetetraacetic acid，EDTA），且金屬腐蝕抑制劑可包括三唑、咪唑、硫醇化合物等，但本發明概念並非僅限於此。
圖1示出根據本發明概念實施例的一種製造積體電路裝置的方法的流程圖。
參照圖1，在製程P12中，準備基板。
在一些實施例中，基板可例如具有與以下參照圖4A闡述的基板102相同的配置。
在圖1所示製程P14中，在基板上形成結構，結構具有暴露出氧化物膜及氮化物膜的表面。
氧化物膜可包括氧化矽膜。在本發明概念的一些實施例中，氧化物膜可例如包括旋塗式介電（spin on dielectric，SOD）氧化物、高密度電漿（high density plasma，HDP）氧化物、熱氧化物、硼磷矽酸鹽玻璃（borophosphosilicate glass，BPSG）、磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼矽酸鹽玻璃（borosilicate glass，BSG）、聚矽氮烷（polysilazane，PSZ）、氟矽酸鹽玻璃（fluorinated silicate glass，FSG）、低壓正矽酸四乙酯（low pressure tetraethylorthosilicate，LP-TEOS）、電漿增強型正矽酸四乙酯（plasma enhanced tetraethylorthosilicate，PE-TEOS）、高溫氧化物（high temperature oxide，HTO）、中溫氧化物（medium temperature oxide，MTO）、未摻雜矽酸鹽玻璃（undoped silicate glass，USG）、旋塗式玻璃（spin on glass，SOG）、原子層沈積（atomic layer deposition，ALD）氧化物、電漿增強型氧化物（plasma enhanced oxide，PE oxide）、O3 -正矽酸四乙酯、或者其二者以上的組合或其他氧化物膜。
氮化物膜可例如包括Si3 N4 、SiON、SiCN、SiOCN、或者其二者以上的組合或其他氮化物膜。
在圖1所示製程P16中，使包含無機酸、由通式（I）表示的矽氧烷化合物、銨化合物及溶劑的蝕刻劑組成物與在製程P14中形成的結構接觸，藉此自氧化物膜及氮化物膜選擇性地移除氮化物膜。
根據如上所述的本發明概念的實施例，蝕刻劑組成物可包括以各種量包含各種組分的蝕刻劑組成物。
為了選擇性地移除氮化物膜，可使蝕刻劑組成物同時與氧化物膜及氮化物膜接觸。在一些實施例中，為了使蝕刻劑組成物與所述結構接觸，可將包括所述結構的基板浸入至蝕刻劑組成物中。在另一些實施例中，為了使蝕刻劑組成物與所述結構接觸，可例如以噴塗或旋轉塗佈的方式將蝕刻劑組成物施加至包括所述結構的基板上。
在製程P16中，當對氮化物膜進行選擇性移除時，可將蝕刻劑組成物維持在約50℃至約300℃的溫度下。舉例而言，在將蝕刻劑組成物維持在約100℃至約200℃的溫度下的同時，可使蝕刻劑組成物與所述結構接觸，藉此選擇性地移除氮化物膜。然而，本發明概念並非僅限於以上所述的示例性溫度範圍，且溫度範圍可視需要慮及氮化物膜蝕刻製程中所涉及的其他製程條件來變化。
根據本發明概念實施例的所述製造積體電路裝置的方法，當在基板上使氮化物膜與氧化物膜進行交替地堆疊或混合時，可藉由使用根據實施例的蝕刻劑組成物以約200:1至約600:1的相對高的氮化物膜對氧化物膜蝕刻選擇性而僅對氮化物膜進行選擇性蝕刻。另外，當使用蝕刻劑組成物來蝕刻氮化物膜時，可藉由防止在氧化物膜的表面上產生不必要的顆粒、不期望的副產物異常生長等來確保氮化物膜蝕刻製程的穩定性及可靠性，且可藉由防止與氮化物膜一起被暴露至蝕刻劑組成物的氧化物被損壞或氧化物膜的電性質劣化來改善積體電路裝置的製造製程的生產率以及積體電路裝置的可靠性。
圖2示出根據本發明概念其他實施例的一種製造積體電路裝置的方法的流程圖。
在圖2所示製程P22中，在基板上形成結構，結構藉由逐層地交替堆疊多個氧化物膜與多個氮化物膜而獲得。
在本發明概念的一些實施例中，基板可具有與以下參照圖4A闡述的基板102相同的配置。
在本發明概念的一些實施例中，所述結構可包括至少24對氧化物膜與氮化物膜。舉例而言，所述結構可包括各種數目的氧化物膜與氮化物膜對，例如24對、32對、48對或64對氧化物膜與氮化物膜。所述結構可包括任何數目的氧化物膜與氮化物膜對。在一些實施例中，所述多個氧化物膜可包括氧化矽膜，且所述多個氮化物膜可包括氮化矽膜，但本發明概念並非僅限於此。
在所述結構中，所述多個氧化物膜及所述多個氮化物膜中的每一者可被堆疊成平行於基板的主表面的延伸方向延伸。關於對所述多個氧化物膜及所述多個氮化物膜的說明，可參照在製程P14中參照圖1對氧化物膜及氮化物膜作出的說明。
在製程P24中，局部地移除所述多個氧化物膜及所述多個氮化物膜中的每一者，藉此形成具有內側壁的切割區，在所述內側壁處暴露出所述多個氧化物膜及所述多個氮化物膜。
所述切割區可沿與基板的主表面垂直的平面以線形狀延伸。所述切割區可穿透構成所述結構的全部至少24對氧化物膜與氮化物膜。所述切割區可穿透構成所述結構的全部各對氧化物膜與氮化物膜。
在製程P26中，使包含無機酸、由通式（I）表示的矽氧烷化合物、銨化合物及溶劑的蝕刻劑組成物與包括切割區的所述結構接觸，藉此經由所述切割區而選擇性地移除多個氧化物膜及多個氮化物膜中的多個氮化物膜。
根據如上所述的本發明概念的實施例，蝕刻劑組成物可以各種量來包含各種組分。
為了選擇性地移除多個氮化物膜，可使蝕刻劑組成物同時與多個氧化物膜及多個氮化物膜接觸。在一些實施例中，為了使蝕刻劑組成物與所述結構接觸，可將包括所述結構的基板浸入至蝕刻劑組成物中，或者可例如以噴塗或旋轉塗佈的方式將蝕刻劑組成物施加至包括所述結構的基板上。
在製程P26中，在對多個氮化物膜進行選擇性移除時，可將蝕刻劑組成物維持在約50℃至約300℃的溫度下。
圖3示出根據本發明概念進一步的實施例的一種製造積體電路裝置的方法的流程圖。
在圖3所示製程P32中，以與圖2所示製程P22相同的方式在基板上形成藉由逐層地交替堆疊多個氧化物膜與多個氮化物膜而獲得的結構。
在製程P33中，形成閘極介電膜及被所述閘極介電膜圍繞的通道區，閘極介電膜穿透在製程P32中形成的結構中的多個氧化物膜及多個氮化物膜。
閘極介電膜可包括氧化物膜。舉例而言，閘極介電膜可包括氧化矽膜、氧化鉿膜、氧化鋁膜、氧化鋯膜、氧化鉭膜、或者其二者以上的組合或其他氧化物膜。
在製程P34中，以與圖2所示製程P24相同的方式，局部地移除多個氧化物膜及多個氮化物膜中的每一者，藉此形成具有內側壁的切割區，在內側壁處暴露出多個氧化物膜及多個氮化物膜。
在製程P36中，以與圖2所示製程P26中的方式相同的方式，使包含無機酸、由通式（I）表示的矽氧烷化合物、銨化合物及溶劑的蝕刻劑組成物與包括切割區的結構接觸，藉此經由切割區而選擇性地移除多個氧化物膜及多個氮化物膜中的多個氮化物膜。然而，在製程P36中，對多個氮化物膜進行選擇性移除，藉此暴露出多個氧化物膜之間的閘極介電膜。閘極介電膜的在多個氧化物膜之間被暴露出的一部分可包括氧化物膜。舉例而言，閘極介電膜的在多個氧化物膜之間被暴露出的所述部分可包括氧化矽膜、氧化鉿膜、氧化鋁膜、氧化鋯膜、氧化鉭膜或者其二者以上的組合。
隨著技術的進步及垂直反及閘快閃記憶體裝置（VNAND）裝置不斷高度地按比例縮小，儘管裝置中的垂直通道的高度已增大，然而各垂直通道之間的間隔已變得更窄。隨著此種趨勢的發展，可能需要執行經由更窄且更深的切割區而自大小更精細且層的數目進一步增加的結構（結構包括多對多個氧化物膜與多個氮化物膜）僅選擇性地移除多個氮化物膜的製程。根據如參照圖2及圖3闡述的根據本發明概念實施例的所述製造積體電路裝置的方法，即使在製造例如VNAND裝置等三維垂直結構式記憶體裝置的製程中，亦可經由窄且深的切割區而自藉由逐層地交替堆疊多個氧化物膜與多個氮化物膜而獲得的結構僅選擇性蝕刻多個氮化物膜，且可提供多個氮化物膜相對於多個氧化物膜的蝕刻選擇性作為約200:1至約600:1的相對高的蝕刻選擇性。另外，在使用蝕刻劑組成物來蝕刻多個氮化物膜時，可藉由防止在多個氧化物膜的表面上產生不必要的顆粒、不期望的副產物異常生長等來確保多個氮化物膜的蝕刻製程的穩定性及可靠性，且可防止與多個氮化物膜一起被暴露至蝕刻劑組成物的多個氧化物膜被損壞或多個氧化物膜的電性質劣化。此外，可使在使用蝕刻劑組成物來蝕刻多個氮化物膜之後在蝕刻劑組成物中殘留的副產物的量最小化。因此，由於可藉由使用一次性製備的一定量的蝕刻劑組成物在較大數目的基板上執行氮化物蝕刻製程，因此可降低積體電路裝置的製造成本且可改善積體電路裝置的生產率。
圖4A至圖4C是示出根據本發明概念實施例的藉由製造積體電路裝置的方法而達成的積體電路裝置的實例的圖。具體而言，圖4A示出積體電路裝置100的主要組件的平面圖，圖4B示出由圖4A所示「B」標記的區域中的主要組件的示意性立體圖，且圖4C示出沿圖4A所示線C-C'截取的示意性垂直剖視圖。
參照圖4A至圖4C，積體電路裝置100包括位於基板102上的記憶胞陣列區MC。
基板102可具有在X方向及Y方向上延伸的主表面102M。基板102可包含例如Si、Ge或SiGe。在另一些實施例中，基板102可包括絕緣體上覆矽（silicon-on-insulator，SOI）基板或絕緣體上覆鍺（germanium-on-insulator，GeOI）基板。
積體電路裝置100的記憶胞陣列區MC包括多個記憶胞陣列MCA。
在記憶胞陣列區MC中，多條字元線WL（WL1、WL2、...、WLn-1及WLn）可在基板102之上平行於基板102的主表面102M的延伸方向延伸，並且可在與基板102的主表面102M垂直的方向（Z方向）上彼此間隔開且可彼此交疊。所述多條字元線WL（WL1、WL2、...、WLn-1及WLn）藉由沿第一方向（圖4A至圖4C中的X方向）且重複排列的多個字元線切割區WLC而彼此間隔開恆定的間隙，所述第一方向平行於基板102的主表面102M的延伸方向。多個字元線切割區WLC界定多條字元線WL（WL1、WL2、...、WLn-1及WLn）沿第一方向的寬度，且在與第一方向垂直的第二方向（圖4A至圖4C中的Y方向）上沿與基板102的主表面102M垂直的平面（Y-Z平面）彼此平行地延伸。
在基板102中，多個共用源極區172可沿字元線切割區WLC的延伸方向（圖4A至圖4C中的Y方向）延伸。在一些實施例中，所述多個共用源極區172可例如為以高濃度摻雜有n型雜質的雜質區。多個共用源極區172可用作對垂直記憶胞供應電流的源極區。多條共用源極線CSL可沿字元線切割區WLC的延伸方向（圖4A至圖4C中的Y方向）在共用源極區172上延伸。多條共用源極線CSL中的每一者可形成於一對地選擇線（ground selection line）GSL、字元線WL（WL1、WL2、...、WLn-1及WLn）及一對串選擇線（string selection line）SSL的一個側處，且局部地填充字元線切割區WLC。
至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL可以此陳述次序堆疊於兩個相鄰的字元線切割區WLC之間。至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL中的每一者可包含金屬、金屬矽化物、雜質摻雜半導體或者其二者以上的組合。舉例而言，至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL中的每一者可包含：金屬，例如（舉例而言）鎢、鎳、鈷、鉭等；金屬矽化物，例如（舉例而言）矽化鎢、矽化鎳、矽化鈷、矽化鉭等；雜質摻雜多晶矽；或者其二者以上的組合。
氧化物膜176設置於基板102與至少一條地選擇線GSL之間以及至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL之間。至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL中的每一者因此可被氧化物膜176夾置。氧化物膜176可包括例如氧化矽膜。
在記憶胞陣列MCA中，多個通道區180（參見圖4C）可穿透至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）、至少一條串選擇線SSL及多個氧化物膜176，且在與基板102的主表面102M垂直的方向（Z方向）上延伸。多個通道區180可沿X方向及Y方向彼此間隔開一定的間隙。圖4C所示的多個通道區180的排列形式僅為實例，且多個通道區180的排列方式可以各種方式進行修改及改變。多個通道區180可連接至多條位元線BL中的對應的位元線BL。多個通道區180可以規則的節距重複地形成。多個通道區180可包含例如摻雜多晶矽、未摻雜多晶矽、金屬、導電金屬氮化物、矽化物、碳奈米管、石墨烯或者其二者以上的組合等。多個通道180中的每一者可具有圓柱形狀。在一些實施例中，填充絕緣膜182可填充多個通道區180中的每一者的內部空間。在另一些實施例中，多個通道區180（與圖4A及圖4C所示的通道區不同）可具有柱結構，且在此種情形中，填充絕緣膜182可被省略。
各閘極介電膜184可位於多個通道區180與至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL中的每一者之間。
圖5示出圖4C所示局部區域5A的放大剖視圖。
參照圖5，閘極介電膜184可包括以此陳述次序朝向字元線WL堆疊於通道區180上的穿隧絕緣膜184A、電荷儲存膜184B及阻擋絕緣膜184C。穿隧絕緣膜184A可包括例如氧化矽膜、氧化鉿膜、氧化鋁膜、氧化鋯膜、氧化鉭膜或者其二者以上的組合等。電荷儲存膜184B是其中可儲存自多個通道區180隧穿過穿隧絕緣膜184A的電子的區，且可包括例如氮化矽膜、氮化硼膜、氮化矽硼膜、雜質摻雜多晶矽膜或者其二者以上的組合等。阻擋絕緣膜184C可包括例如氧化矽膜、氧化鉿膜、氧化鋁膜、氧化鋯膜、氧化鉭膜或者其二者以上的組合等。在一些實施例中，阻擋絕緣膜184C可包括介電常數高於氧化矽膜的高介電常數（high-K）介電膜。
儘管在圖4C及圖5所示實例中閘極介電膜184沿各通道區180的外側壁延伸，然而本發明概念的實施例並非僅限於此。舉例而言，構成閘極介電膜184的阻擋絕緣膜184C、電荷儲存膜184B及穿隧絕緣膜184A中的至少一些可沿字元線WL的底表面、頂表面及側壁延伸以覆蓋字元線WL的面對各通道區180及氧化物膜176的表面。
再次參照圖4A至圖4C，可在各字元線切割區WLC中形成絕緣間隔壁192，且絕緣間隔壁192覆蓋各共用源極線CSL的側壁。絕緣間隔壁192可將各共用源極線CSL與至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL電絕緣。各共用源極線CSL可包含：金屬，例如（舉例而言）鎢、銅、鋁等；導電金屬氮化物，例如（舉例而言）氮化鈦、氮化鉭等；過渡金屬，例如（舉例而言）鈦、鉭等；或者其二者以上的組合。絕緣間隔壁192可包含例如氧化矽、氮化矽、氮氧化矽或低介電常數（low-K）介電材料。可在各字元線切割區WLC中的共用源極線CSL上形成字元線切割區填充絕緣膜194。
可分別在多個通道區180上形成多個位元線接觸接墊186。多個位元線接觸接墊186可包含例如雜質摻雜多晶矽、金屬、導電金屬氮化物或者其二者以上的組合。可在多個位元線接觸接墊186之上形成多條位元線BL。在本發明概念的一些實施例中，如圖4C所示，多條位元線BL可直接接觸多個位元線接觸接墊186的頂表面。在另一些實施例中，與圖4C所示實例不同，多條位元線BL可經由接觸插塞（圖中未示出）連接至多個位元線接觸接墊186。多條位元線BL可在與基板102的主表面102M平行的方向（X方向）上延伸。多條位元線BL可包含例如雜質摻雜多晶矽、金屬、導電金屬氮化物或者其二者以上的組合。
可在位元線BL與堆疊結構之間形成絕緣膜185，所述堆疊結構包括至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL。上部絕緣膜196可覆蓋位元線BL。
圖6A至圖6F示出根據本發明概念實施例的一種製造積體電路裝置的方法的順序製程的剖視圖。在此實例中，將闡述一種製造圖4A至圖4C所示的積體電路裝置100的方法。圖6A至圖6F示意性地示出根據製造積體電路裝置100的製程，與沿圖4A所示線C-C'截取的橫截面對應的區域中的主要配置。在圖6A至圖6F中，與圖4A至圖4C中相同的圖式編號標示相同的構件，且將省略其說明。
參照圖6A，在基板102上形成用於界定主動區AC的裝置隔離膜（圖中未示出），然後在基板102上形成結構，所述結構是藉由逐層地交替堆疊多個氧化物膜176與多個氮化物膜178而獲得。儘管所述結構在圖6A中被示出為包括9對彼此相鄰的氧化物膜176與氮化物膜178，然而此僅為僅出於闡釋目的而選擇的實例，且所述結構可視需要包括各種數目的彼此相鄰的氧化物膜176與氮化物膜178對，例如24對、32對、48對或64對氧化物膜176與氮化物膜178。所述結構可包括任何數目的彼此相鄰的氧化物膜176與氮化物膜178對。多個氧化物膜176可包括氧化矽膜。多個氮化物膜178可轉而為氮化矽、碳化矽或多晶矽。多個氮化物膜178可為用於形成至少一條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及至少一條串選擇線SSL的初始膜（preliminary film）或犧牲層（sacrificial layer）。
參照圖6B，形成穿透多個氧化物膜176及多個氮化物膜178並在與基板102的主表面102M垂直的方向（Z方向）上延伸的多個通道孔180H，然後在多個通道孔180H中的每一者中形成閘極介電膜184、通道區180及填充絕緣膜182。在多個通道孔180H中的每一者中，填充絕緣膜182可被通道區180圍繞，且通道區180可被閘極介電膜184圍繞。
接下來，形成絕緣膜185且絕緣膜185覆蓋通道區180、填充絕緣膜182及閘極介電膜184中的每一者的頂表面，並且在絕緣膜185中形成多個接觸孔185H以暴露出通道區180的頂表面、填充絕緣膜182的頂表面及閘極介電膜184的頂表面。接下來，在多個接觸孔185H中形成多個位元線接觸接墊186。
參照圖6C，形成穿過絕緣膜185而穿透多個氧化物膜176及多個氮化物膜178並暴露出基板102的多個字元線切割區WLC，然後藉由經由多個字元線切割區WLC將雜質離子植入至基板102中來形成多個共用源極區172。多個氧化物膜176及多個氮化物膜178可在多個字元線切割區WLC的內側壁處被暴露出。
參照圖6D，藉由經由多個字元線切割區WLC移除多個氮化物膜178來形成多個閘極空間GS，多個閘極空間GS分別位於多個氧化物膜176中的兩者之間。可藉由多個閘極空間GS局部地暴露出閘極介電膜184。
為了移除多個氮化物膜178，可使用根據本發明概念上述實施例的以各種量包含各種組分的蝕刻劑組成物。在一些實施例中，為了選擇性地移除多個氮化物膜178，可經由多個字元線切割區WLC使上述蝕刻劑組成物同時與多個氧化物膜176及多個氮化物膜178接觸。在一些實施例中，為了使蝕刻劑組成物與結構接觸，可將包括多個氧化物膜176及多個氮化物膜178的基板102浸入至蝕刻劑組成物中。在對多個氮化物膜178進行選擇性移除時，可將蝕刻劑組成物維持在約50℃至約300℃、例如約100℃至約200℃的溫度下。
因此經由相對窄且深的多個字元線切割區WLC自藉由在基板102上交替地堆疊多個氧化物膜176與多個氮化物膜178而獲得的結構僅選擇性地蝕刻掉多個氮化物膜178。此處，可提供多個氮化物膜178相對於多個氧化物膜176的蝕刻選擇性作為約200:1至約600:1的相對高的蝕刻選擇性。在使用蝕刻劑組成物對多個氮化物膜178進行蝕刻時，可防止在多個氧化物膜176的表面上產生不必要的顆粒、不期望的副產物異常生長等。因此，在使用蝕刻劑組成物對多個氮化物膜178進行蝕刻的同時不會損壞多個氧化物膜176。另外，可藉由因多個氮化物膜178的移除而形成的多個閘極空間GS來暴露出閘極介電膜184的一些部分。此處，即使當構成閘極介電膜184的氧化物膜（例如，氧化矽膜或金屬氧化物膜）被多個閘極空間GS暴露出並接觸蝕刻劑組成物時，多個氮化物膜178亦可被乾淨地移除而不損壞或消耗被暴露至蝕刻劑組成物的閘極介電膜184的部分。
參照圖6E，在多個閘極空間GS中形成多條地選擇線GSL、多條字元線WL（WL1、WL2、...、WLn-1及WLn）及多條串選擇線SSL。
參照圖6F，在多個字元線切割區WLC中的每一者中形成絕緣間隔壁192、共用源極線CSL及字元線切割區填充絕緣膜194。
接下來，形成分別連接至選自多個通道區180中的一些通道區180的多條位元線BL以及覆蓋多條位元線BL的上部絕緣膜196，藉此形成圖4A至圖4C所示的積體電路裝置100。
如參照圖6A至圖6F所述，根據本發明概念實施例的所述製造積體電路裝置的方法，經由字元線切割區WLC自包括多對多個氧化物膜176與多個氮化物膜178的結構僅選擇性地移除多個氮化物膜178。在本發明概念的實施例中，所述結構具有更精細的大小及數目增加的層，且字元線切割區WLC相對窄且深，乃因垂直通道因三維垂直結構式記憶體裝置（例如，VNAND裝置）而具有更大的高度及更窄的間隔。亦即，經由窄深的字元線切割區WLC僅對多個氮化物膜178進行選擇性蝕刻，且可提供多個氮化物膜178相對於多個氧化物膜176的蝕刻選擇性作為約200:1至約600:1的相對高的蝕刻選擇性。另外，在使用蝕刻劑組成物來蝕刻多個氮化物膜178時，可藉由防止在多個氧化物膜176的表面上產生不必要的顆粒、不期望的副產物異常生長等來確保對多個氮化物膜178進行蝕刻的製程的穩定性及可靠性，且可防止被暴露至蝕刻劑組成物的多個氧化物膜176及多個閘極介電膜184被損壞或表現出劣化的電性質。
＜評估例1＞
使用根據本發明概念實施例的以各種量包含各種組分的蝕刻劑組成物來評估氮化物膜對氧化物膜蝕刻選擇性。結果示於表1中。
[表1]
Figure 106140735-A0304-0001
在表1中，比較例是其中使用僅包含磷酸（85重量%的水溶液）的蝕刻劑組成物來蝕刻氮化物膜及氧化物膜的實例，且實例1至實例5是其中使用根據本發明概念實施例的以各種量包含各種組分的蝕刻劑組成物來蝕刻氮化物膜及氧化物膜的實例。更具體而言，實例1是其中使用除磷酸以外更包含以下組分的蝕刻劑組成物來蝕刻氮化物膜及氧化物膜的實例：以蝕刻劑組成物的總量計，1重量%的由化學式（1）表示的矽氧烷化合物及0.5重量%的磷酸銨。實例2是其中使用除磷酸以外更包含以下組分的蝕刻劑組成物來蝕刻氮化物膜及氧化物膜的實例：以蝕刻劑組成物的總量計，1重量%的由化學式（2）表示的矽氧烷化合物及0.5重量%的磷酸銨。實例3是其中使用除磷酸以外更包含以下組分的蝕刻劑組成物來蝕刻氮化物膜及氧化物膜的實例：以蝕刻劑組成物的總量計，3重量%的由化學式（3）表示的矽氧烷化合物及0.5重量%的磷酸銨。實例4是其中使用除磷酸以外更包含以下組分的蝕刻劑組成物來蝕刻氮化物膜及氧化物膜的實例：以蝕刻劑組成物的總量計，1.5重量%的由化學式（4）表示的矽氧烷化合物、0.5重量%的磷酸銨及2重量%的三甲基胺。實例5是其中使用除磷酸以外更包含以下組分的蝕刻劑組成物來蝕刻氮化物膜及氧化物膜的實例：以蝕刻劑組成物的總量計，2重量%的由化學式（5）表示的矽氧烷化合物、0.5重量%的磷酸銨、2重量%的異丙基胺及30 ppm的十二基苯磺酸（即，dodecylbenzenesulfonic acid，DBSA）。在實例1至實例5中的每一者中，蝕刻劑組成物更包含溶劑，例如去離子水（DIW）。
自表1的結果可以看到，根據本發明概念實施例的蝕刻劑組成物具有較僅包含磷酸水溶液的蝕刻劑組成物顯著高的氮化物膜相對於氧化物膜的蝕刻選擇性。
＜評估例2＞
在使用根據本發明概念實施例的蝕刻劑組成物對氮化物膜進行蝕刻時，評估了蝕刻劑組成物中的Si濃度對氮化物膜相對於氧化物膜的蝕刻選擇性的影響。
為了進行此種評估，藉由將不同量的Si3 N4 膜溶解於包括根據表1的實例1的蝕刻劑組成物的多種測試蝕刻劑組成物中而製備了具有各種Si濃度的蝕刻劑組成物。另外，在矽基板上形成了藉由逐層地交替堆疊多個正矽酸四乙酯膜及多個Si3 N4 膜而獲得的測試結構，且形成了穿透所述測試結構的切割區。接下來，將所述測試結構浸入至具有各種Si濃度的蝕刻劑組成物中的每一者中，藉此經由切割區自所述測試結構選擇性地移除所述多個Si3 N4 膜。
圖7A是示出當使用具有300 ppm的Si濃度的蝕刻劑組成物來蝕刻測試結構時的結果的影像，且圖7B是示出當使用具有350 ppm的Si濃度的蝕刻劑組成物來蝕刻測試結構時的結果的影像。
自圖7A及圖7B的結果確認到，所述多個Si3 N4 膜被自測試結構乾淨地移除，而不損壞所述多個正矽酸四乙酯膜或在多個正矽酸四乙酯膜上不會出現異常的副產物生長。
如自評估例2的結果可以看到，即使蝕刻劑組成物中的Si濃度因氮化物膜溶解於蝕刻劑組成物中而變得較對氮化物膜進行蝕刻之前高，亦可以高的蝕刻選擇性來蝕刻氮化物膜且在氧化物膜的表面上不會出現不期望的副產物異常生長或者不損壞氧化物膜。
因此，當在製造積體電路裝置的製程中使用根據本發明概念實施例的蝕刻劑組成物來蝕刻氮化物膜時，不僅包括例如50個晶圓的一批晶圓、而且與多批（例如，三或更多批）對應的相對大數目的晶圓亦可藉由使用一次性製備的一定量的蝕刻劑組成物來進行氮化物膜蝕刻製程。因此，可降低積體電路裝置的製造成本且可改善積體電路裝置的生產率。
儘管已參照本發明概念的實施例具體示出並闡述了本發明概念，然而應理解，在不背離以下申請專利範圍的精神及範圍的條件下可對其作出各種形式及細節上的變化。
5A‧‧‧局部區域100‧‧‧積體電路裝置102‧‧‧基板102M‧‧‧主表面172‧‧‧共用源極區176‧‧‧氧化物膜178‧‧‧氮化物膜180‧‧‧通道區180H‧‧‧通道孔182‧‧‧填充絕緣膜184‧‧‧閘極介電膜184A‧‧‧穿隧絕緣膜184B‧‧‧電荷儲存膜184C‧‧‧阻擋絕緣膜185‧‧‧絕緣膜185H‧‧‧接觸孔186‧‧‧位元線接觸接墊192‧‧‧絕緣間隔壁194‧‧‧字元線切割區填充絕緣膜196‧‧‧上部絕緣膜AC‧‧‧主動區B‧‧‧區域BL‧‧‧位元線C-C'‧‧‧線CSL‧‧‧共用源極線GS‧‧‧閘極空間GSL‧‧‧地選擇線MC‧‧‧記憶胞陣列區MCA‧‧‧記憶胞陣列P12、P14、P16、P22、P24、P26、P32、P33、P34、P36‧‧‧製程SSL‧‧‧串選擇線WL、WL1、WL2、WLn-1、WLn‧‧‧字元線WLC‧‧‧字元線切割區X、Y、Z‧‧‧方向
結合附圖閱讀以下詳細說明，將更清晰地理解本發明概念的實施例，在附圖中：
圖1示出根據本發明概念實施例的一種製造積體電路裝置的方法的流程圖。
圖2示出根據本發明概念其他實施例的一種製造積體電路裝置的方法的流程圖。
圖3示出根據本發明概念進一步的實施例的一種製造積體電路裝置的方法的流程圖。
圖4A示出根據本發明概念實施例的藉由製造積體電路裝置的方法而達成的積體電路裝置的實例的主要組件的平面圖。
圖4B示出由圖4A所示「B」標記的區域中的主要組件的示意性立體圖。
圖4C示出沿圖4A所示線C-C'截取的示意性垂直剖視圖。
圖5示出根據本發明概念實施例的藉由製造積體電路裝置的方法而達成的積體電路裝置的實例的閘極介電膜的結構的實例的剖視圖。
圖6A、圖6B、圖6C、圖6D、圖6E及圖6F示出根據本發明概念實施例的一種製造積體電路裝置的方法的順序製程的剖視圖。
圖7A及圖7B是示出當使用根據本發明概念實施例的蝕刻劑組成物來蝕刻氮化物膜時，蝕刻劑組成物中的Si濃度對氮化物膜相對於氧化物膜的蝕刻選擇性的影響的評估結果的影像。
Figure 106140735-A0101-11-0002-4
P12、P14、P16‧‧‧製程

Claims (23)

  1. 一種蝕刻劑組成物，包含：無機酸；矽氧烷化合物；銨化合物；胺化合物；以及溶劑，其中所述矽氧烷化合物是由通式(I)表示：
    Figure 106140735-A0305-02-0041-4
     其中m為0至5的整數；且R1、R2、R3、R4、R5、R6、R7及R8各自獨立地為氫原子、C1至C20烷基、C2至C20烯基、C2至C20炔基、C1至C20羥基烷基、C1至C20胺基烷基、C1至C20烷氧基、C1至C20胺基烷氧基、磷酸酯基、硫酸酯基、腈基、羧基、乙醯氧基或由通式(II)表示的取代基：
    Figure 106140735-A0305-02-0042-3
     其中n為0至5的整數；且R9、R10及R11各自獨立地為氫原子、C1至C20烷基、C2至C20烯基、C2至C20炔基、C1至C20羥基烷基、C1至C20胺基烷基、C1至C20烷氧基、C1至C20胺基烷氧基、磷酸酯基、硫酸酯基、腈基、羧基或乙醯氧基，其中以所述蝕刻劑組成物的總量計，存在0.1重量%至10重量%的量的所述胺化合物。
  2. 如申請專利範圍第1項所述的蝕刻劑組成物，其中，在通式(I)中，R1、R2、R3、R4、R5、R6、R7及R8中的至少一者為所述由通式(II)表示的取代基。
  3. 如申請專利範圍第1項所述的蝕刻劑組成物，其中所述無機酸包括硫酸、硝酸、磷酸、矽酸、氫氟酸、硼酸、鹽酸、過氯酸或者其二者以上的組合。
  4. 如申請專利範圍第1項所述的蝕刻劑組成物，其中所述銨化合物包括氫氧化銨、氯化銨、乙酸銨、磷酸銨、過氧二硫酸銨、硫酸銨、氫氟酸銨鹽、氨或者其二者以上的組合。
  5. 如申請專利範圍第1項所述的蝕刻劑組成物，其中以所 述蝕刻劑組成物的總量計，存在70重量%至99重量%的量的所述無機酸，存在0.01重量%至15重量%的量的所述矽氧烷化合物，以及存在0.01重量%至20重量%的量的所述銨化合物。
  6. 如申請專利範圍第1項所述的蝕刻劑組成物，其中所述銨化合物包括氨，且所述無機酸包括磷酸及鹽酸。
  7. 如申請專利範圍第1項所述的蝕刻劑組成物，其中所述胺化合物包括甲基胺、乙基胺、丙基胺、異丙基胺、2-胺基戊烷、二甲基胺、甲基乙醇胺、三甲基胺、三苯基胺或者其二者以上的組合。
  8. 如申請專利範圍第1項所述的蝕刻劑組成物，更包含：氟化合物，其中以所述蝕刻劑組成物的總量計，存在0.01重量%至1重量%的量的所述氟化合物。
  9. 如申請專利範圍第1項所述的蝕刻劑組成物，更包含：氟化合物，其中所述氟化合物包括氟化氫、氟化銨、氟化氫銨或者其二者以上的組合。
  10. 如申請專利範圍第1項所述的蝕刻劑組成物，更包含：界面活性劑、螯合劑及金屬腐蝕抑制劑中的至少一者。
  11. 如申請專利範圍第1項所述的蝕刻劑組成物，其中所述溶劑為去離子水。
  12. 一種製造積體電路裝置的方法，所述方法包括：在基板上形成結構，所述結構具有在其上暴露出氧化物膜及氮化物膜的表面；以及藉由使如申請專利範圍第1項至第11項中任一項所述的蝕刻劑組成物與所述結構接觸，自所述氧化物膜及所述氮化物膜選擇性地移除所述氮化物膜。
  13. 如申請專利範圍第12項所述的製造積體電路裝置的方法，其中所述氮化物膜包括Si3N4、SiON、SiCN、SiOCN或者其二者以上的組合。
  14. 一種製造積體電路裝置的方法，所述方法包括：藉由逐層地交替堆疊多個氧化物膜與多個氮化物膜而在基板上形成結構；藉由局部地移除所述多個氧化物膜及所述多個氮化物膜中的每一者來形成切割區，所述切割區具有內側壁，在所述內側壁處暴露出所述多個氧化物膜及所述多個氮化物膜；以及藉由使如申請專利範圍第1項至第11項中任一項所述的蝕刻劑組成物與所述結構接觸，而經由所述切割區自所述多個氧化物膜及所述多個氮化物膜中選擇性地移除所述多個氮化物膜。
  15. 如申請專利範圍第14項所述的製造積體電路裝置的方法，其中，在所述結構中，所述多個氧化物膜及所述多個氮化物膜中的每一者平行於所述基板的主表面的延伸方向延伸，且在形成所述切割區時，所述切割區沿與所述基板的所述主表 面垂直的平面延伸。
  16. 如申請專利範圍第14項所述的製造積體電路裝置的方法，其中在形成所述切割區之前且在形成所述結構之後，更包括：形成閘極介電膜及被所述閘極介電膜圍繞的通道區，所述閘極介電膜穿透所述多個氧化物膜及所述多個氮化物膜，其中選擇性地移除所述多個氮化物膜包括移除所述多個氮化物膜以使得在所述多個氧化物膜之間暴露出所述閘極介電膜。
  17. 如申請專利範圍第16項所述的製造積體電路裝置的方法，其中所述多個氧化物膜包括氧化矽膜，所述多個氮化物膜包括氮化矽膜，且所述閘極介電膜包括氧化矽膜、氧化鉿膜、氧化鋁膜、氧化鋯膜、氧化鉭膜或者其二者以上的組合。
  18. 如申請專利範圍第14項所述的製造積體電路裝置的方法，其中藉由逐層地交替堆疊所述多個氧化物膜與所述多個氮化物膜而獲得的所述結構包括至少24對所述氧化物膜與所述氮化物膜，在形成所述切割區時，所述切割區穿透所述至少24對所述氧化物膜與所述氮化物膜，且選擇性地移除所述多個氮化物膜包括自所述至少24對所述氧化物膜與所述氮化物膜中的每一對移除所述氮化物膜。
  19. 如申請專利範圍第12項或第14項所述的製造積體電 路裝置的方法，其中選擇性地移除所述多個氮化物膜包括使所述蝕刻劑組成物同時與所述多個氧化物膜及所述多個氮化物膜接觸。
  20. 如申請專利範圍第12項或第14項所述的製造積體電路裝置的方法，其中選擇性地移除所述多個氮化物膜包括將所述蝕刻劑組成物維持在50℃至300℃的溫度下。
  21. 如申請專利範圍第12項或第14項所述的製造積體電路裝置的方法，其中選擇性地移除所述多個氮化物膜包括將包括所述結構的所述基板浸入至所述蝕刻劑組成物中。
  22. 如申請專利範圍第14項所述的製造積體電路裝置的方法，其中，在所述蝕刻劑組成物中，所述矽氧烷的量等於或大於所述銨化合物的量。
  23. 如申請專利範圍第14項所述的製造積體電路裝置的方法，其中所述矽氧烷化合物的量小於所述銨化合物的量與所述胺化合物的量的和。
TW106140735A 2016-11-24 2017-11-23 蝕刻劑組成物以及使用其製造積體電路裝置的方法 TWI746704B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20160157440 2016-11-24
KR10-2016-0157440 2016-11-24
??10-2016-0157440 2016-11-24
??10-2017-0064882 2017-05-25
KR10-2017-0064882 2017-05-25
KR1020170064882A KR102424391B1 (ko) 2016-11-24 2017-05-25 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법

Publications (2)

Publication Number Publication Date
TW201833303A TW201833303A (zh) 2018-09-16
TWI746704B true TWI746704B (zh) 2021-11-21

Family

ID=62144315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140735A TWI746704B (zh) 2016-11-24 2017-11-23 蝕刻劑組成物以及使用其製造積體電路裝置的方法

Country Status (4)

Country Link
US (1) US10995269B2 (zh)
JP (1) JP7173729B2 (zh)
CN (1) CN108102654B (zh)
TW (1) TWI746704B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109689838A (zh) 2016-12-26 2019-04-26 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
KR20190051656A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법
JP7141837B2 (ja) * 2018-03-23 2022-09-26 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法
KR101953380B1 (ko) * 2018-05-31 2019-02-28 엘티씨에이엠 주식회사 실리콘질화막 식각 조성물
CN110606954B (zh) * 2018-06-15 2023-03-24 易案爱富科技有限公司 聚硅氧烷类化合物、包含所述聚硅氧烷类化合物的氮化硅层蚀刻组合物
CN109135752A (zh) * 2018-09-21 2019-01-04 湖北兴福电子材料有限公司 一种磷酸基蚀刻液及其配制方法
CN111048415B (zh) * 2018-10-11 2023-03-14 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
KR20200044426A (ko) * 2018-10-19 2020-04-29 동우 화인켐 주식회사 식각액 조성물 및 이에 포함되는 실란계 커플링제의 선정 방법
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
KR102654224B1 (ko) * 2019-01-24 2024-04-04 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물
WO2020172208A1 (en) * 2019-02-20 2020-08-27 Tokyo Electron Limited Method for selective etching at an interface between materials
CN109920793B (zh) * 2019-03-29 2021-07-23 长江存储科技有限责任公司 3d存储器件及其制造方法
JP2020170841A (ja) * 2019-04-03 2020-10-15 悦盟先進化學股▲分▼有限公司 エッチング残渣の除去のためのクリーニング組成物
KR20210006642A (ko) * 2019-07-09 2021-01-19 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR20210007097A (ko) * 2019-07-10 2021-01-20 오씨아이 주식회사 실리콘 질화막 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
KR102704456B1 (ko) 2019-07-30 2024-09-06 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
EP4017937A4 (en) * 2019-08-21 2023-10-18 Entegris, Inc. IMPROVED FORMULATIONS FOR HIGHLY SELECTIVE SILICON NITRIDE ETCHING
US20220298182A1 (en) * 2019-09-30 2022-09-22 Versum Materials Us, Llc Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
KR20220073813A (ko) 2019-09-30 2022-06-03 버슘머트리얼즈 유에스, 엘엘씨 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
KR20220079928A (ko) 2019-10-09 2022-06-14 엔테그리스, 아이엔씨. 습식 에칭 조성물 및 방법
EP4337744A1 (en) * 2021-05-12 2024-03-20 Entegris, Inc. Selective etchant compositions and methods
CN115011350A (zh) * 2022-07-05 2022-09-06 上海集成电路材料研究院有限公司 一种蚀刻组合物、蚀刻方法及应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201311869A (zh) * 2011-06-16 2013-03-16 Advanced Tech Materials 選擇性蝕刻氮化矽之組成物及方法
US20130092872A1 (en) * 2011-10-18 2013-04-18 Soulbrain Co., Ltd. Compositions for etching and methods of forming a semiconductor device using the same
TW201604265A (zh) * 2014-07-17 2016-02-01 秀博瑞殷股份有限公司 蝕刻用組合物
US20160237379A1 (en) * 2015-02-12 2016-08-18 Reuben H. Chow Cleaning Formulations and Methods of Use Thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079999A (ko) 2007-02-28 2008-09-02 토소가부시키가이샤 에칭 방법 및 그것에 이용되는 에칭용 조성물
JP2012033561A (ja) * 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
JP2012099550A (ja) * 2010-10-29 2012-05-24 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
JP2012119528A (ja) * 2010-12-01 2012-06-21 Tokyo Electron Ltd 窒化シリコン膜のエッチング方法、エッチング装置及び記憶媒体
US9368647B2 (en) 2011-10-18 2016-06-14 Samsung Electronics Co., Ltd. Compositions for etching
KR101809192B1 (ko) 2011-12-16 2017-12-15 에스케이하이닉스 주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
TWI577791B (zh) * 2012-04-27 2017-04-11 福吉米股份有限公司 合金材料用洗淨劑及合金材料之製造方法
KR20140011127A (ko) 2012-07-17 2014-01-28 제일모직주식회사 에칭 페이스트, 그 제조방법 및 이를 이용한 패턴 형성방법
KR102365046B1 (ko) 2012-12-18 2022-02-21 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR101468406B1 (ko) 2013-06-17 2014-12-04 주식회사 위즈켐 태양전지 단결정 실리콘 웨이퍼의 텍스쳐링용 에칭 조성물 및 이를 이용한 텍스쳐링 방법
US9868902B2 (en) * 2014-07-17 2018-01-16 Soulbrain Co., Ltd. Composition for etching
KR20160010267A (ko) 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20160050536A (ko) 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US10332784B2 (en) 2015-03-31 2019-06-25 Versum Materials Us, Llc Selectively removing titanium nitride hard mask and etch residue removal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201311869A (zh) * 2011-06-16 2013-03-16 Advanced Tech Materials 選擇性蝕刻氮化矽之組成物及方法
US20130092872A1 (en) * 2011-10-18 2013-04-18 Soulbrain Co., Ltd. Compositions for etching and methods of forming a semiconductor device using the same
TW201604265A (zh) * 2014-07-17 2016-02-01 秀博瑞殷股份有限公司 蝕刻用組合物
US20160237379A1 (en) * 2015-02-12 2016-08-18 Reuben H. Chow Cleaning Formulations and Methods of Use Thereof

Also Published As

Publication number Publication date
US20180142151A1 (en) 2018-05-24
TW201833303A (zh) 2018-09-16
JP7173729B2 (ja) 2022-11-16
CN108102654B (zh) 2022-02-18
JP2018085513A (ja) 2018-05-31
US10995269B2 (en) 2021-05-04
CN108102654A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
TWI746704B (zh) 蝕刻劑組成物以及使用其製造積體電路裝置的方法
KR102424391B1 (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
KR102190370B1 (ko) 도전 패턴의 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US20220025261A1 (en) Etchant composition
KR101730453B1 (ko) 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR20220169363A (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조방법
KR102495512B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102700078B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102700079B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019642A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019588A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220061861A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190072412A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법