CN108102654A - 蚀刻剂组合物以及使用其制造集成电路器件的方法 - Google Patents

蚀刻剂组合物以及使用其制造集成电路器件的方法 Download PDF

Info

Publication number
CN108102654A
CN108102654A CN201711188427.9A CN201711188427A CN108102654A CN 108102654 A CN108102654 A CN 108102654A CN 201711188427 A CN201711188427 A CN 201711188427A CN 108102654 A CN108102654 A CN 108102654A
Authority
CN
China
Prior art keywords
film
etching agent
agent composite
nitride film
ammonium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711188427.9A
Other languages
English (en)
Other versions
CN108102654B (zh
Inventor
李轸雨
金建伶
韩勋
林廷训
李珍旭
朴宰完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170064882A external-priority patent/KR102424391B1/ko
Application filed by Samsung Electronics Co Ltd, Soulbrain Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108102654A publication Critical patent/CN108102654A/zh
Application granted granted Critical
Publication of CN108102654B publication Critical patent/CN108102654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及蚀刻剂组合物以及使用其制造集成电路器件的方法。蚀刻剂组合物包括无机酸、硅氧烷化合物、铵化合物和溶剂，其中所述硅氧烷化合物由通式(I)表示。制造集成电路器件的方法包括：在基底上形成结构体，所述结构体具有氧化物膜和氮化物膜暴露于其上的表面；和通过使所述蚀刻剂组合物与所述结构体接触而从所述氧化物膜和所述氮化物膜选择性地除去所述氮化物膜。

Description

蚀刻剂组合物以及使用其制造集成电路器件的方法
相关申请的交叉引用
对如下做出优先权要求：在韩国知识产权局于2016年11月24日提交的韩国专利申请No.10-2016-0157440和于2017年5月25日提交的韩国专利申请No.10-2017-0064882，将其全部内容由此引入作为参考。
技术领域
本发明构思在此涉及蚀刻剂组合物以及使用其制造集成电路器件的方法，并且更具体地，涉及用于蚀刻氮化物膜的蚀刻剂组合物以及使用所述蚀刻剂组合物制造集成电路器件的方法。
背景技术
随着近来已开发了多功能信息通信装置，已经存在对如下的需求：提高在这样的通信装置中使用的包括存储器件的集成电路器件的容量和集成。随着存储单元的尺寸已经减小以实现高度集成，包括在存储器件中的操作(运算)电路和连接布线结构变得复杂。在制造高度缩小的集成电路器件的工艺中，通常用作绝缘膜的氧化物膜和氮化物膜可单独地使用或交替地堆叠。此外，可需要选择性地蚀刻具有各种形状的图案的氮化物膜的工艺以形成具有复杂且精细的结构(例如3-维结构)的电子装置。特别地，对于如下的蚀刻剂组合物存在需要：其在氮化物膜蚀刻过程期间不导致在氧化物膜的表面上的不期望的副产物的异常生长或不必要的颗粒的产生，并且其提供足够的氮化物膜对氧化物膜的蚀刻选择率。
发明内容
本发明构思的实施方式提供蚀刻剂组合物，其在氮化物膜蚀刻过程期间不导致在氧化物膜的表面上的不期望的副产物的异常生长或不必要的颗粒的产生，并且其提供足够的氮化物膜对氧化物膜的蚀刻选择率。
本发明构思的实施方式还提供制造集成电路器件的方法，由此可确保氮化物膜蚀刻工艺的稳定性和可靠性并且可提高所述集成电路器件的制造工艺的生产率，而不在蚀刻各种形状的氮化物膜期间导致在氧化物膜的表面上的不期望的副产物的异常生长或不必要的颗粒的产生，并且确保足够的氮化物膜对氧化物膜的蚀刻选择性，使得可制造具有复杂且精细的结构的电子装置。
本发明构思的实施方式提供蚀刻剂组合物，其包括无机酸、硅氧烷化合物、铵化合物、和溶剂，其中所述硅氧烷化合物由通式(I)表示：
其中m为0-5的整数；和
R1、R2、R3、R4、R5、R6、R7和R8各自独立地为氢原子、C1-C20烷基、C2-C20烯基、C2-C20炔基、C1-C20羟烷基、C1-C20氨基烷基、C1-C20烷氧基、C1-C20氨基烷氧基、磷酸根(酯)基团、硫酸根(酯)基团、腈基、羧基、乙酰氧基、或由通式(II)表示的取代基：
其中n为0-5的整数；和
R9、R10和R11各自独立地为氢原子、C1-C20烷基、C2-C20烯基、C2-C20炔基、C1-C20羟烷基、C1-C20氨基烷基、C1-C20烷氧基、C1-C20氨基烷氧基、磷酸根(酯)基团、硫酸根(酯)基团、腈基、羧基、或乙酰氧基。
本发明构思的实施方式进一步提供制造集成电路器件的方法，所述方法包括：在基底上形成结构体，所述结构体具有氧化物膜和氮化物膜暴露于其处的表面；和通过使根据本发明构思的蚀刻剂组合物与所述结构体接触而从所述氧化物膜和所述氮化物膜选择性地除去所述氮化物膜。
本发明构思的实施方式还进一步提供制造集成电路器件的方法，所述方法包括：通过交替地逐层堆叠多个氧化物膜和多个氮化物膜而在基底上形成结构体；通过部分地除去所述多个氧化物膜和所述多个氮化物膜的每一个而形成切割(切口)区域，所述切割区域具有所述多个氧化物膜和所述多个氮化物膜暴露于其处的内侧壁；和通过使根据本发明构思的蚀刻剂组合物与所述结构体接触而经过所述切割区域从所述多个氧化物膜和所述多个氮化物膜当中选择性地除去所述多个氮化物膜。
本发明构思的实施方式还进一步提供包括如下的蚀刻剂组合物：磷酸，以所述蚀刻剂组合物的总量的约85重量％(wt％)的量；包括1,5-三硅氧烷二醇，1,1,3,3,5,5-六甲基-，二乙酸的硅氧烷化合物，以所述蚀刻剂组合物的总量的约1.5重量％的量；磷酸铵，以所述蚀刻剂组合物的总量的约0.5重量％的量；溶剂；和三甲胺，以所述蚀刻剂组合物的总量的约2.0重量％的量。
本发明构思的实施方式还提供包括如下的蚀刻剂组合物：磷酸，以所述蚀刻剂组合物的总量的约85重量％(wt％)的量；包括二甲氧基-丙-2-基-三甲基硅氧基硅烷的硅氧烷化合物，以所述蚀刻剂组合物的总量的约1.0重量％的量；磷酸铵，以所述蚀刻剂组合物的总量的约0.5重量％的量；和溶剂。
当使用根据本发明构思的实施方式的蚀刻剂组合物蚀刻氮化物膜时，即使所述氮化物膜和氧化物膜交替地堆叠或混合，仅所述氮化物膜以约200:1-约600:1的相对高的氮化物膜对氧化物膜的蚀刻选择率被选择性地蚀刻。因此，当蚀刻具有各种形状的图案的氮化物膜以形成具有复杂且精细的结构的电子装置时，确保足够的氮化物膜对氧化物膜的蚀刻选择率，同时不导致问题例如在所述氧化物膜的表面上的不期望的副产物的异常生长和不必要的颗粒的产生。通过防止对与所述氮化物膜一起暴露于所述蚀刻剂组合物的氧化物膜的破坏和通过防止所述氧化物膜的电学性质的劣化，可确保氮化物膜蚀刻工艺的稳定性和可靠性，并且可改善集成电路器件的制造工艺的生产率和所述集成电路器件的可靠性。
附图说明
从结合附图考虑的以下详细描述将更清楚地理解本发明构思的实施方式，其中：
图1说明根据本发明构思的实施方式的制造集成电路器件的方法的流程图；
图2说明根据本发明构思的其它实施方式的制造集成电路器件的方法的流程图；
图3说明根据本发明构思的另外实施方式的制造集成电路器件的方法的流程图；
图4A说明通过根据本发明构思的实施方式的制造集成电路器件的方法实现的集成电路器件的实例的主要部件的平面图；
图4B说明由图4A的“B”标记的区域中的主要部件的示意性透视图；
图4C说明沿着图4A的线C-C'所取的示意性垂直横截面图；
图5说明通过根据本发明构思的实施方式的制造集成电路器件的方法实现的集成电路器件的实例的栅介质(介电)膜的结构的实例的横截面图；
图6A、6B、6C、6D、6E和6F说明根据本发明构思的实施方式的制造集成电路器件的方法的顺序过程的横截面图；和
图7A和7B为显示如下的图像：当通过使用根据本发明构思的实施方式的蚀刻剂组合物蚀刻氮化物膜时，评价蚀刻剂组合物中的Si浓度对氮化物膜相对于氧化物膜的蚀刻选择率的影响的结果。
具体实施方式
在下文中，将参照附图详细描述本发明构思的实施方式。在整个说明书中，相同的部件将由相同的附图标记表示，并且将省略其重复的描述。
如本文中使用的，术语“C1-C20烷基”是指具有1-20个碳原子的线性或支化的非环状饱和脂族烃基。如本文中使用的，术语“C2-C20烯基”是指具有2-20个碳原子和一个或多个在相邻碳原子之间的双键的线性或支化的非环状不饱和脂族烃基。如本文中使用的，术语“C2-C20炔基”是指具有2-20个碳原子和一个或多个在相邻碳原子之间的三键的线性或支化的非环状不饱和脂族烃基。如本文中使用的，术语“C1-C20烷氧基”是指具有一个或多个醚基和1-20个碳原子的线性或支化的非环状饱和或不饱和脂族烃基。
根据本发明构思的实施方式的蚀刻剂组合物包括无机酸、硅氧烷化合物、铵化合物、和溶剂。
所述无机酸可包括硫酸、硝酸、磷酸、硅酸、氢氟酸、硼酸、氢氯酸、高氯酸、或其两种或更多种的组合。
所述硅氧烷化合物可由通式(I)表示：
通式(I)
其中m为0-5的整数；和
R1、R2、R3、R4、R5、R6、R7和R8各自独立地为氢原子、C1-C20烷基、C2-C20烯基、C2-C20炔基、C1-C20羟烷基、C1-C20氨基烷基、C1-C20烷氧基、C1-C20氨基烷氧基、磷酸根基团、硫酸根基团、腈基、羧基、乙酰氧基、或由通式(II)表示的取代基：
通式(II)
其中n为0-5的整数；和
R9、R10和R11各自独立地为氢原子、C1-C20烷基、C2-C20烯基、C2-C20炔基、C1-C20羟烷基、C1-C20氨基烷基、C1-C20烷氧基、C1-C20氨基烷氧基、磷酸根基团、硫酸根基团、腈基、羧基、或乙酰氧基。
在使用通式(I)表示的硅氧烷化合物中，表述“R1、R2、R3、R4、R5、R6、R7和R8各自独立地为…”应理解为是指例如R1可为指定基团之一，而R2、R3、R4、R5、R6、R7和R8可为指定基团中的不同基团。例如，R1可为氢原子，且R2-R8可为C1-C20烷基。作为另一实例，R1可为氢原子，R2可为C1-C20烷基，且R3可为C2-C20烯基，且R4-R8可为指定基团中的其它基团。
有点类似地，在使用通式(II)所表示的硅氧烷基团中，表述“R9、R10和R11各自独立地为…”应理解为是指例如R9可为指定基团之一，而R10和R11可为指定基团中的不同基团。例如，R9可为氢原子，且R11和R12可为C1-C20烷基。作为另一实例，R9可为氢原子，R10可为C1-C20烷基，且R11可为指定基团中的另一基团。
在一些实施方式中，在通式(I)中，R1、R2、R3、R4、R5、R6、R7和R8的至少一个为由通式(II)表示的取代基。例如，由通式(I)表示的硅氧烷化合物可由通式(III)、通式(IV)和通式(V)之一表示，然而本发明构思不限于此。
通式(III)
通式(IV)
通式(V)
其中A为由通式(II)表示的取代基。
在一些实施方式中，所述硅氧烷化合物可包括由化学式(1)-(5)表示的化合物，然而这些仅为实例且本发明构思不限于此。
化学式(1)
(二甲氧基-丙-2-基-三甲基硅氧基硅烷；CAS No.141192-68-9)
(二甲氧基甲硅烷基三甲基硅酸酯；CAS No.139485-19-1)
(3-[[3-氨基丙基(二甲基)甲硅烷基]氧基-二甲基甲硅烷基])丙-1-胺；CASNo.2469-55-8)
(1,5-三硅氧烷二醇，1,1,3,3,5,5-六甲基-，二乙酸；CAS No.5314-59-0)
(三乙酰氧基-三甲基-二硅氧烷)
由化学式(5)表示的化合物可通过如下获得：使二氯-[氯(二甲基)甲硅烷基]氧基-甲基硅烷(CAS No.4617-28-1)与乙酸在室温下根据反应式(1)反应。
反应式(1)
在根据本发明构思的实施方式的蚀刻剂组合物中，所述铵化合物可包括氢氧化铵、氯化铵、乙酸铵、磷酸铵、过二硫酸铵、硫酸铵、氢氟酸铵盐、氨、或其两种或更多种的组合。
在根据本发明构思的实施方式的蚀刻剂组合物中，所述溶剂可包括去离子水(即，DIW)。
在根据本发明构思的实施方式的蚀刻剂组合物中，所述无机酸可充当用于蚀刻氮化物膜的蚀刻剂。在一些实施方式中，所述无机酸可包括磷酸。磷酸可通过将氢离子提供至所述蚀刻剂组合物中而促进氮化物膜的蚀刻。在一些其它实施方式中，所述无机酸可包括磷酸和硫酸的组合。硫酸可通过提高包括磷酸的蚀刻剂组合物的沸点而促进氮化物膜的蚀刻。所述无机酸可以约70重量％(wt％)-约99重量％的量存在，基于所述蚀刻剂组合物的总量。例如，所述无机酸可以约75重量％-约85重量％的量存在，基于所述蚀刻剂组合物的总量。如果所述无机酸在所述蚀刻剂组合物中的量太低，则氮化物膜可不容易被蚀刻并且存在颗粒产生的问题，且如果所述无机酸在所述蚀刻剂组合物中的量太高，则可难以在蚀刻氮化物膜时确保高的氮化物膜对氧化物膜的蚀刻选择率。
在根据本发明构思的实施方式的蚀刻剂组合物中，所述硅氧烷化合物可改善氮化物膜对氧化物膜的蚀刻选择率。所述硅氧烷化合物可以约0.01重量％-约15重量％的量存在，基于所述蚀刻剂组合物的总量。在一种实施方式中，所述硅氧烷化合物可以约0.5重量％-约15重量％的量存在，基于所述蚀刻剂组合物的总量。在另一实施方式中，所述硅氧烷化合物可以约1重量％-约15重量％的量存在，基于所述蚀刻剂组合物的总量。在进一步的实施方式中，所述硅氧烷化合物可以约3重量％-约7重量％的量存在，基于所述蚀刻剂组合物的总量。如果所述硅氧烷化合物在所述蚀刻剂组合物中的量太低，则可难以确保高的氮化物膜对氧化物膜的蚀刻选择率，且如果所述硅氧烷化合物在所述蚀刻剂组合物中的量太高，则可难以预期由所述硅氧烷化合物的量的增加导致的进一步改善的效果，并且所述硅氧烷化合物的热分解的效果可降低。
在根据本发明构思的实施方式的蚀刻剂组合物中，所述铵化合物可在通过使用所述蚀刻剂组合物蚀刻氮化物膜时保持所述氮化物膜的蚀刻速率恒定。所述蚀刻剂组合物包括所述铵化合物，由此可防止蚀刻速率的降低或蚀刻选择率的改变，即使所述蚀刻剂组合物被长时间使用。所述铵化合物可以约0.01重量％-约20重量％的量存在，基于所述蚀刻剂组合物的总量。如果所述铵化合物的量太低，则在所述蚀刻剂组合物被长时间使用时保持氮化物膜的蚀刻选择率恒定的效果可降低，且如果所述铵化合物的量太高，则氮化物膜和氧化物膜的蚀刻速率可改变并且因此导致所述氮化物膜的蚀刻选择率的改变。
在本发明构思的一些实施方式中，所述铵化合物可包括具有铵离子的化合物。例如，所述铵化合物可包括氨。在这种情况下，所述蚀刻剂组合物可包括磷酸和氢氯酸作为所述无机酸。
在根据本发明构思的实施方式的蚀刻剂组合物中，在所述无机酸包括磷酸的情况下，当通过使用所述蚀刻剂组合物蚀刻氮化硅膜时，磷酸可通过与氮化硅反应而蚀刻氮化硅。氮化硅可通过与磷酸反应而产生硅酸。硅酸可导致如下的异常生长现象：其中硅酸被吸附到氧化物膜的表面上并且因此增加所述氧化物膜的厚度，所述氧化物膜在蚀刻所述氮化硅膜时与所述氮化硅膜一起暴露于所述蚀刻剂组合物。特别地，当使用所述蚀刻剂组合物重复地进行氮化物蚀刻工艺时，硅酸在所述蚀刻剂组合物中的浓度可增加。随着硅酸在所述蚀刻剂组合物中的浓度增加，所述异常生长现象(其中所述氧化物膜的厚度增加)的发生的可能性可增加。根据实施方式的蚀刻剂组合物包括所述铵化合物。从所述铵化合物获得的铵离子可存在于所述蚀刻剂组合物中。在所述蚀刻剂组合物中，所述铵离子可键合至硅酸并且因此产生水溶性化合物，由此防止所述异常生长现象(其中所述氧化物膜的厚度增加)。这样，根据实施方式的蚀刻剂组合物包括提供铵离子的铵化合物，所述铵离子能够将硅酸(其在通过使用磷酸蚀刻氮化物时可导致所述异常生长现象)转化成水溶性化合物，由此提高氮化物膜对氧化物膜的蚀刻选择率并且防止所述异常生长现象(其中氧化物膜的厚度由于反应副产物而增加)。
在本发明构思的一些实施方式中，所述硅氧烷化合物在所述蚀刻剂组合物中的量可等于或大于所述铵化合物的量。在一些其它实施方式中，所述硅氧烷化合物在所述蚀刻剂组合物中的量可小于所述铵化合物的量。
根据本发明构思的实施方式的蚀刻剂组合物可进一步包括胺化合物。所述胺化合物可包括甲胺、乙胺、丙胺、异丙胺、2-氨基戊烷、二甲胺、甲基乙醇胺、三甲胺、三苯胺、或其两种或更多种的组合。像所述铵化合物一样，所述胺化合物可抑制在蚀刻氮化物膜时与氮化物膜一起暴露于所述蚀刻剂组合物的氧化物膜的表面上的异常生长现象。
在本发明构思的一些实施方式中，所述胺化合物可以约0.1重量％-约10重量％的量存在，基于所述蚀刻剂组合物的总量。如果所述胺化合物的量太低，则所述胺化合物可难以有助于控制在蚀刻氮化物膜时与氮化物膜一起暴露于所述蚀刻剂组合物的氧化物膜的表面上的异常生长现象，且如果所述胺化合物的量太高，则氮化物膜对氧化物膜的蚀刻选择率可劣化。
当所述蚀刻剂组合物进一步包括所述胺化合物时，所述硅氧烷化合物在所述蚀刻剂组合物中的量可小于所述铵化合物的量和所述胺化合物的量之和，然而本发明构思不限于此。
根据本发明构思的实施方式的蚀刻剂组合物可进一步包括氟化合物。所述氟化合物可包括氟化氢、氟化铵、氟化氢铵、或其两种或更多种的组合。所述氟化合物可提高氮化物膜的蚀刻速率。
在本发明构思的一些实施方式中，所述氟化合物可以约0.01重量％-约1重量％的量存在，基于所述蚀刻剂组合物的总量。如果所述氟化合物的量太低，则由于氮化物膜的蚀刻速率的降低，所述氮化物膜可不容易被除去，且如果所述氟化合物的量太高，则可存在以下问题：与氮化物膜一起暴露于所述蚀刻剂组合物的氧化物膜也被蚀刻，尽管所述氮化物膜的蚀刻速率显著改善。
根据本发明构思的实施方式的蚀刻剂组合物可进一步包括表面活性剂、(多价)螯合剂和金属腐蚀抑制剂的至少一种。
所述表面活性剂可在通过使用所述蚀刻剂组合物蚀刻氮化物膜时除去蚀刻残留物。所述表面活性剂可包括阴离子性表面活性剂、阳离子性表面活性剂、非离子性表面活性剂、或其两种或更多种的组合。例如，所述表面活性剂可包括十六烷基三甲基氯化铵(CTAC)、十二烷基三甲基氯化铵(DTAC)、月桂基硫酸单乙醇胺(MLS)、十二烷基苯磺酸(DBSA)等，然而本发明构思不限于此。
所述螯合剂和所述金属腐蚀抑制剂各自可保护金属膜，所述金属膜在通过使用所述蚀刻剂组合物蚀刻氮化物膜时与所述氮化物膜一起暴露于所述蚀刻剂组合物。在一些实施方式中，所述螯合剂可包括乙二胺四乙酸(EDTA)，且所述金属腐蚀抑制剂可包括三唑、咪唑、硫醇化合物等，然而本发明构思不限于此。
图1说明根据本发明构思的实施方式的制造集成电路器件的方法的流程图。
参照图1，在过程P12中，准备基底。
在一些实施方式中，所述基底可例如具有与下面参照图4A描述的基底102相同的构造。
在图1的过程P14中，在所述基底上形成结构体，所述结构体具有氧化物膜和氮化物膜暴露于其处的表面。
所述氧化物膜可包括氧化硅膜。在本发明构思的一些实施方式中，所述氧化物膜可例如包括旋涂电介质(SOD)氧化物、高密度等离子体(HDP)氧化物、热氧化物、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、聚硅氮烷(PSZ)、氟化硅酸盐玻璃(FSG)、低压原硅酸四乙酯(LP-TEOS)、等离子体增强的原硅酸四乙酯(PE-TEOS)、高温氧化物(HTO)、中温氧化物(MTO)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、原子层沉积(ALD)氧化物、等离子增强氧化物(PE氧化物)、O3-TEOS、或其两种或更多种的组合、或者其它氧化物膜。
所述氮化物膜可例如包括Si3N4、SiON、SiCN、SiOCN、或其两种或更多种的组合、或其它氮化物膜。
在图1的过程P16中，使包括无机酸、由通式(I)表示的硅氧烷化合物、铵化合物、和溶剂的蚀刻剂组合物与在过程P14中形成的结构体接触，由此从所述氧化物膜和所述氮化物膜选择性地除去所述氮化物膜。
根据如上所述的本发明构思的实施方式，所述蚀刻剂组合物可包括以多种量包括多种组分的蚀刻剂组合物。
为了选择性地除去所述氮化物膜，可使所述蚀刻剂组合物同时与所述氧化物膜和所述氮化物膜接触。在一些实施方式中，为了使所述蚀刻剂组合物与所述结构体接触，可将包括所述结构体的基底浸在所述蚀刻剂组合物中。在一些其它实施方式中，为了使所述蚀刻剂组合物与所述结构体接触，可例如将所述蚀刻剂组合物以喷涂或旋涂的方式施加至包括所述结构体的基底上。
在过程P16中，在所述氮化物膜被选择性地除去时，所述蚀刻剂组合物可保持在约50℃-约300℃的温度。例如，当所述蚀刻剂组合物保持在约100℃-约200℃的温度时，可使所述蚀刻剂组合物与所述结构体接触，由此选择性地除去所述氮化物膜。然而，本发明构思不限于以上阐述的实例温度范围，并且考虑到在氮化物膜蚀刻工艺中涉及的其它工艺条件，温度范围可视需要而变化。
根据本发明构思的实施方式的制造集成电路器件的方法，当氮化物膜和氧化物膜交替地堆叠或混合在所述基底上时，通过使用根据实施方式的蚀刻剂组合物，仅所述氮化物膜可以约200:1-约600:1的相对高的氮化物膜对氧化物膜的蚀刻选择率被选择性地蚀刻。此外，当通过使用所述蚀刻剂组合物蚀刻所述氮化物膜时，通过防止所述氧化物膜的表面上的不期望的副产物的异常生长、不必要的颗粒的产生等，可确保所述氮化物膜蚀刻工艺的稳定性和可靠性，并且通过防止对与所述氮化物膜一起暴露于所述蚀刻剂组合物的氧化物膜的破坏或所述氧化物膜的电学性质的劣化，可改善集成电路器件的制造工艺的生产率和所述集成电路器件的可靠性。
图2说明根据本发明构思的其它实施方式的制造集成电路器件的方法的流程图。
在图2的过程P22中，在基底上形成通过交替地逐层堆叠多个氧化物膜和多个氮化物膜而获得的结构体。
在本发明构思的一些实施方式中，所述基底可具有与下面参照图4A描述的基底102相同的构造。
在本发明构思的一些实施方式中，所述结构体可包括至少24对氧化物膜和氮化物膜。例如，所述结构体可包括多种数量对氧化物膜和氮化物膜，例如24、32、48或64对氧化物膜和氮化物膜。所述结构体可包括任意数量对氧化物膜和氮化物膜。在一些实施方式中，所述多个氧化物膜可包括氧化硅膜，且所述多个氮化物膜可包括氮化硅膜，然而本发明构思不限于此。
在所述结构体中，所述多个氧化物膜和所述多个氮化物膜各自可堆叠成平行于所述基底的主表面的延伸方向延伸。关于所述多个氧化物膜和所述多个氮化物膜的描述，可参照对于参照图1的过程P14中的氧化物膜和氮化物膜所做出的描述。
在过程P24中，部分地除去所述多个氧化物膜和所述多个氮化物膜的每一个，由此形成切割区域，所述切割区域具有所述多个氧化物膜和所述多个氮化物膜暴露于其处的内侧壁。
所述切割区域可沿着垂直于所述基底的主表面的平面以线形状延伸。所述切割区域可贯穿(穿透)构成所述结构体的所有至少24对氧化物膜和氮化物膜。所述切割区域可贯穿构成所述结构体的所有对氧化物膜和氮化物膜。
在过程P26中，使包括无机酸、由通式(I)表示的硅氧烷化合物、铵化合物、和溶剂的蚀刻剂组合物与包括所述切割区域的结构体接触，由此经过所述切割区域在所述多个氧化物膜和所述多个氮化物膜当中选择性地除去所述多个氮化物膜。
根据如上所述的本发明构思的实施方式，所述蚀刻剂组合物可以多种量包括多种组分。
为了选择性地除去所述多个氮化物膜，可使所述蚀刻剂组合物同时与所述多个氧化物膜和所述多个氮化物膜接触。在一些实施方式中，为了使所述蚀刻剂组合物与所述结构体接触，可将包括所述结构体的基底浸在所述蚀刻剂组合物中，或可例如将所述蚀刻剂组合物以喷涂或旋涂的方式施加至包括所述结构体的基底上。
在过程P26中，在所述多个氮化物膜被选择性地除去时，所述蚀刻剂组合物可保持在约50℃-约300℃的温度。
图3说明根据本发明构思的另外实施方式的制造集成电路器件的方法的流程图。
在图3的过程P32中，以与图2的过程P22中相同的方式在基底上形成通过交替地逐层堆叠多个氧化物膜和多个氮化物膜而获得的结构体。
在过程P33中，形成栅介质膜和被所述栅介质膜包围的沟道区域，所述栅介质膜贯穿在过程P32中形成的结构体中的所述多个氧化物膜和所述多个氮化物膜。
所述栅介质膜可包括氧化物膜。例如，所述栅介质膜可包括氧化硅膜、氧化铪膜、氧化铝膜、氧化锆膜、氧化钽膜、或其两种或更多种的组合、或其它氧化物膜。
在过程P34中，以与图2的过程P24中相同的方式，部分地除去所述多个氧化物膜和所述多个氮化物膜的每一个，由此形成切割区域，所述切割区域具有所述多个氧化物膜和所述多个氮化物膜暴露于其处的内侧壁。
在过程P36中，以与图2的过程P26中类似的方式，使包括无机酸、由通式(I)表示的硅氧烷化合物、铵化合物、和溶剂的蚀刻剂组合物与包括所述切割区域的结构体接触，由此经过所述切割区域在所述多个氧化物膜和所述多个氮化物膜当中选择性地除去所述多个氮化物膜。然而，在过程P36中，选择性地除去所述多个氮化物膜，由此使所述栅介质膜暴露在所述多个氧化物膜之间。所述栅介质膜暴露在所述多个氧化物膜之间的部分可包括氧化物膜。例如，所述栅介质膜暴露在所述多个氧化物膜之间的部分可包括氧化硅膜、氧化铪膜、氧化铝膜、氧化锆膜、氧化钽膜、或其两种或更多种的组合。
随着技术进步和VNAND器件变得越来越高度缩小，尽管器件中的竖直(垂直)沟道的高度已增加，但是所述竖直沟道之间的间隔变得更窄。伴随着这样的趋势，可存在进行如下过程的需要：经过更窄且更深的切割区域从包括多对多个氧化物膜和多个氮化物膜的结构体选择性地除去仅多个氮化物膜，所述结构体具有更精细的尺寸和进一步增加的层数。依照根据参照图2和3描述的本发明构思的实施方式的制造集成电路器件的方法，即使在制造3维竖直(垂直)结构存储器件如VNAND器件的过程中，仅多个氮化物膜可经过窄且深的切割区域从结构体被选择性地蚀刻，所述结构体通过交替地逐层堆叠多个氧化物膜和多个氮化物膜而获得，并且所述多个氮化物膜相对于所述多个氧化物膜的蚀刻选择率可提供为约200:1-约600:1的相对高的蚀刻选择率。此外，当通过使用所述蚀刻剂组合物蚀刻所述多个氮化物膜时，通过防止在所述多个氧化物膜的表面上的不期望的副产物的异常生长、不必要的颗粒的产生等，可确保所述多个氮化物膜的蚀刻工艺的稳定性和可靠性，并且可防止对与所述多个氮化物膜的一起暴露于所述蚀刻剂组合物的所述多个氧化物膜的破坏、或所述多个氧化物膜的电学性质的劣化。进一步地，在通过使用所述蚀刻剂组合物蚀刻所述多个氮化物膜之后保留在所述蚀刻剂组合物中的副产物的量可被最小化。因此，由于可通过使用一次制备的一定量的所述蚀刻剂组合物在更多数量的基底上进行氮化物膜蚀刻工艺，故而所述集成电路器件的制造成本可降低并且其生产率可改善。
图4A-4C为说明通过根据本发明构思的实施方式的制造集成电路器件的方法实现的集成电路器件的实例的图。具体地，图4A说明集成电路器件100的主要部件的平面图，图4B说明由图4A的“B”标记的区域中的主要部件的示意性透视图，且图4C说明沿着图4A的线C-C'所取的示意性垂直横截面图。
参照图4A-4C，集成电路器件100包括基底102上的存储单元阵列区域MC。
基底102可具有在X方向和Y方向上延伸的主表面102M。基底102可包括例如Si、Ge或SiGe。在一些其它实施方式中，基底102可包括绝缘体上硅(SOI)基底或绝缘体上锗(GeOI)基底。
集成电路器件100的存储单元阵列区域MC包括多个存储单元阵列MCA。
在存储单元阵列区域MC中，多个字线WL(WL1、WL2、...WLn-1和WLn)可平行于基底102的主表面102M的延伸方向在基底102之上延伸，且可在垂直于基底102的主表面102M的方向(Z方向)上彼此分隔并且彼此重叠。多个字线WL(WL1、WL2、...WLn-1和WLn)以恒定的间隙通过多个字线切割区域WLC沿着第一方向(在图4A-4C中的X方向)彼此分隔并且重复地排列，所述第一方向平行于基底102的主表面102M的延伸方向。多个字线切割区域WLC限定多个字线WL(WL1、WL2、...WLn-1和WLn)沿着所述第一方向的宽度，并且在第二方向(在图4A-4C中的Y方向)上沿着垂直于基底102的主表面102M的平面(Y-Z平面)平行于彼此地延伸，所述第二方向垂直于所述第一方向。
在基底102中，多个公共源(源极)区域172可沿着字线切割区域WLC的延伸方向(在图4A-4C中的Y方向)延伸。在一些实施方式中，多个公共源区域172可例如为以高浓度掺杂有n型杂质的杂质区域。多个公共源区域172可用作向竖直存储单元供应电流的源区域。多个公共源(源极)线CSL可在公共源区域172上沿着字线切割区域WLC的延伸方向(在图4A-4C中的Y方向)延伸。多个公共源线CSL各自可在一对接地选线(ground selection line)GSL、字线WL(WL1、WL2、...WLn-1和WLn)和一对串选线(string selection line)SSL的一侧处形成，并且部分地填充字线切割区域WLC。
至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL可以该所述顺序堆叠在两个相邻的字线切割区域WLC之间。至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL各自可包括金属、金属硅化物、和杂质掺杂的半导体、或其两种或更多种的组合。例如，至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL各自可包括：金属例如钨、镍、钴、钽等；金属硅化物，例如硅化钨、硅化镍、硅化钴、硅化钽等；杂质掺杂的多晶硅；或其两种或更多种的组合。
氧化物膜176设置在基底102和至少一个接地选线GSL之间、以及在至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL之间。因此，至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL各自可被氧化物膜176夹在中间。氧化物膜176可包括例如氧化硅膜。
在存储单元阵列MCA中，多个沟道区域180(参见图4C)可贯穿至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)、至少一个串选线SSL和多个氧化物膜176，并且在垂直于基底102的主表面102M的方向(Z方向)上延伸。多个沟道区域180可以一定的间隙沿着X方向和Y方向彼此分隔。图4C中所示的多个沟道区域180的布置仅为实例，且布置多个沟道区域180的方式可进行多种改变和变化。多个沟道区域180可连接至多个位线BL的对应的位线BL。多个沟道区域180可以规则的间距重复地形成。多个沟道区域180可包括例如掺杂的多晶硅、未掺杂的多晶硅、金属、导电金属氮化物、硅化物、碳纳米管、石墨烯、或其两种或更多种的组合等。多个沟道区域180各自可具有圆筒形形状。在一些实施方式中，填充绝缘膜182可填充多个沟道区域180各自的内部空间。在一些其它实施方式中，与图4A和4C中所示的那些不同，多个沟道区域180可具有柱结构，并且在这种情况下，填充绝缘膜182可省略。
各栅介质膜184可在多个沟道区域180和如下的每一个之间：至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL。
图5说明图4C的部分区域5A的放大的横截面图。
参照图5，栅介质膜184可包括隧道绝缘膜184A、电荷存储膜184B、和阻挡绝缘膜184C，其朝向字线WL以该所述顺序堆叠在沟道区域180上。隧道绝缘膜184A可包括例如氧化硅膜、氧化铪膜、氧化铝膜、氧化锆膜、氧化钽膜、或其两种或更多种的组合等。电荷存储膜184B为其中可存储从多个沟道区域180隧穿通过隧道绝缘膜184A的电子的区域，并且可包括例如氮化硅膜、氮化硼膜、氮化硅硼膜、杂质掺杂的多晶硅膜、或其两种或更多种的组合等。阻挡绝缘膜184C可包括例如氧化硅膜、氧化铪膜、氧化铝膜、氧化锆膜、氧化钽膜、或其两种或更多种的组合等。在一些实施方式中，阻挡绝缘膜184C可包括具有比氧化硅膜高的介电常数的高K介电膜。
尽管在图4C和5中所示的实例中栅介质膜184沿着各沟道区域180的外侧壁延伸，但是本发明构思的实施方式不限于此。例如，构成栅介质膜184的阻挡绝缘膜184C、电荷存储膜184B和隧道绝缘膜184A的至少一些可沿着字线WL的底表面、顶表面和侧壁延伸以覆盖字线WL面向各沟道区域180和氧化物膜176的表面。
再次参照图4A-4C，绝缘间隔物192可在各字线切割区域WLC中形成并且覆盖各公共源线CSL的侧壁。绝缘间隔物192可使各公共源线CSL与至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL电绝缘。各公共源线CSL可包括：金属例如钨、铜、铝等；导电金属氮化物例如氮化钛、氮化钽等；过渡金属例如钛、钽等；或其两种或更多种的组合。绝缘间隔物192可包括例如氧化硅、氮化硅、氧氮化硅、或低K介电材料。字线切割区域填充绝缘膜194可在各字线切割区域WLC中形成于公共源线CSL上。
多个位线接触焊盘(垫)186可分别形成于多个沟道区域180上。多个位线接触焊盘186可包括例如杂质掺杂的多晶硅、金属、导电金属氮化物、或其两种或更多种的组合。多个位线BL可形成于多个位线接触焊盘186之上。在本发明构思的一些实施方式中，如图4C中所示，多个位线BL可直接接触多个位线接触焊盘186的顶表面。在一些其它实施方式中，与图4C中所示的实例不同，多个位线BL可通过接触插头(塞)(未示出)连接至多个位线接触焊盘186。多个位线BL可在平行于基底102的主表面102M的方向(X方向)上延伸。多个位线BL可包括例如杂质掺杂的多晶硅、金属、导电金属氮化物、或其两种或更多种的组合。
绝缘膜185可形成于位线BL和堆叠的结构体之间，所述堆叠的结构体包括至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL。位线BL可覆盖有上部绝缘膜196。
图6A-6F说明根据本发明构思的实施方式的制造集成电路器件的方法的顺序过程的横截面图。在该实例中，将描述制造示于图4A-4C中的集成电路器件100的方法。图6A-6F根据制造集成电路器件100的过程示意性地说明对应于沿图4A的线C-C'所取的横截面的区域中的主要构造。在图6A-6F中，与图4A-4C中相同的附图标记表示相同的部件，且其描述将省略。
参照图6A，用于限定有源(活性)区域AC的器件隔离膜(未示出)形成于基底102上，随后在基底102上形成结构体，所述结构体通过交替地逐层堆叠多个氧化物膜176和多个氮化物膜178而获得。尽管在图6A中，所述结构体显示为包括9对彼此相邻的氧化物膜176和氮化物膜178，但是这只是仅出于说明目的而选择的实例，并且所述结构体可视需要包括多种数量对彼此相邻的氧化物膜176和氮化物膜178，例如24、32、48或64对彼此相邻的氧化物膜176和氮化物膜178。所述结构体可包括任意数量对彼此相邻的氧化物膜176和氮化物膜178。多个氧化物膜176可包括氧化硅膜。多个氮化物膜178可替代地为氮化硅。多个氮化物膜178可为用于形成至少一个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和至少一个串选线SSL的牺牲层或预备膜。
参照图6B，多个沟道孔180H形成为贯穿多个氧化物膜176和多个氮化物膜178，并且在垂直于基底102的主表面102M的方向(Z方向)上延伸，随后在多个沟道孔180H的每一个中形成栅介质膜184、沟道区域180和填充绝缘膜182。在多个沟道孔180H的每一个中，填充绝缘膜182可被沟道区域180包围，且沟道区域180可被栅介质膜184包围。
接着，绝缘膜185形成并且覆盖沟道区域180、填充绝缘膜182和栅介质膜184各自的顶表面，且多个接触孔185H形成于绝缘膜185中以暴露沟道区域180、填充绝缘膜182和栅介质膜184的顶表面。接着，多个位线接触焊盘186形成于多个接触孔185H中。
参照图6C，多个字线切割区域WLC形成通过绝缘膜185以贯穿多个氧化物膜176和多个氮化物膜178，并且暴露基底102，随后通过将杂质离子经过多个字线切割区域WLC注入基底102中而形成多个公共源区域172。多个氧化物膜176和多个氮化物膜178可暴露于多个字线切割区域WLC的内侧壁处。
参照图6D，通过经过多个字线切割区域WLC除去多个氮化物膜178而形成多个栅空间GS，多个栅空间GS各自在多个氧化物膜176中的两个之间。栅介质膜184可通过多个栅空间GS而部分地暴露。
为了除去多个氮化物膜178，可使用根据本发明构思的上述实施方式的以多种量包括多种组分的蚀刻剂组合物。在一些实施方式中，为了选择性地除去多个氮化物膜178，可使上述蚀刻剂组合物经过多个字线切割区域WLC同时与多个氧化物膜176和多个氮化物膜178接触。在一些实施方式中，为了使所述蚀刻剂组合物与所述结构体接触，可将包括多个氧化物膜176和多个氮化物膜178的基底102浸在所述蚀刻剂组合物中。当多个氮化物膜178被选择性地除去时，所述蚀刻剂组合物可保持在约50℃-约300℃、例如约100℃-约200℃的温度。
因此，仅多个氮化物膜178经过相对窄且深的多个字线切割区域WLC从所述结构体被选择性地蚀刻，所述结构体通过在基底102上交替地堆叠多个氧化物膜176和多个氮化物膜178而获得。这里，多个氮化物膜178相对于多个氧化物膜176的蚀刻选择率可提供为约200:1-约600:1的相对高的蚀刻选择率。当通过使用所述蚀刻剂组合物蚀刻多个氮化物膜178时，可防止多个氧化物膜176的表面上的不期望的副产物的异常生长、不必要的颗粒的产生等。因此，当通过使用所述蚀刻剂组合物蚀刻多个氮化物膜178时，不存在对多个氧化物膜176的破坏。此外，栅介质膜184的部分可通过多个栅空间GS暴露，多个栅空间GS由于多个氮化物膜178的除去而形成。这里，即使当构成栅介质膜184的氧化物膜例如氧化硅膜或金属氧化物膜通过多个栅空间GS暴露且接触所述蚀刻剂组合物时，多个氮化物膜178也可被干净地除去而不破坏或消耗栅介质膜184暴露于所述蚀刻剂组合物的部分。
参照图6E，在多个栅空间GS中形成多个接地选线GSL、多个字线WL(WL1、WL2、...WLn-1和WLn)和多个串选线SSL。
参照图6F，在多个字线切割区域WLC的每一个中形成绝缘间隔物192、公共源线CSL和字线切割区域填充绝缘膜194。
接着，形成多个位线BL和覆盖多个位线BL的上部绝缘膜196，由此形成图4A-4C中所示的集成电路器件100，多个位线BL各自连接至选自多个沟道区域180的一些沟道区域180。
如参照图6A-6F所描述的，依照根据本发明构思的实施方式的制造集成电路器件的方法，仅多个氮化物膜178经过字线切割区域WLC从所述结构体被选择性地蚀刻，所述结构体包括多对多个氧化物膜176和多个氮化物膜178。在本发明构思的实施方式中，所述结构体具有更精细的尺寸和增加的层数，且字线切割区域WLC相对窄且深，因为竖直沟道由于3维竖直结构存储器件(例如，VNAND器件)的高缩放(scaling)而具有较大的高度和较窄的间隔。即，仅多个氮化物膜178经过窄且深的字线切割区域WLC被选择性地蚀刻，且多个氮化物膜178相对于多个氧化物膜176的蚀刻选择率可提供为约200:1-约600:1的相对高的蚀刻选择率。此外，当通过使用所述蚀刻剂组合物蚀刻多个氮化物膜178时，通过防止多个氧化物膜176的表面上的不期望的副产物的异常生长、不必要的颗粒的产生等，可确保蚀刻多个氮化物膜178的工艺的稳定性和可靠性，并且可防止暴露于所述蚀刻剂组合物的多个氧化物膜176和多个栅介质膜184被破坏或呈现劣化的电学性质。
<评价实施例1>
通过使用根据本发明构思的实施方式的以多种量包括多种组分的蚀刻剂组合物，评价氮化物膜对氧化物膜蚀刻选择率。结果示于表1中。
[表1]
在表1中，对比例为其中通过使用仅包括磷酸(85重量％水溶液)的蚀刻剂组合物蚀刻氮化物膜和氧化物膜的实施例，且实施例1-5为其中通过使用根据本发明构思的实施方式的以多种量包括多种组分的蚀刻剂组合物蚀刻氮化物膜和氧化物膜的实施例。更具体地，实施例1为其中通过使用如下的蚀刻剂组合物蚀刻氮化物膜和氧化物膜的实施例：其除了磷酸之外进一步包括1重量％由化学式(1)表示的硅氧烷化合物和0.5重量％磷酸铵，基于所述蚀刻剂组合物的总量。实施例2为其中通过使用如下的蚀刻剂组合物蚀刻氮化物膜和氧化物膜的实施例：其除了磷酸之外进一步包括1重量％由化学式(2)表示的硅氧烷化合物和0.5重量％磷酸铵，基于所述蚀刻剂组合物的总量。实施例3为其中通过使用如下的蚀刻剂组合物蚀刻氮化物膜和氧化物膜的实施例：其除了磷酸之外进一步包括3重量％由化学式(3)表示的硅氧烷化合物和0.5重量％磷酸铵，基于所述蚀刻剂组合物的总量。实施例4为其中通过使用如下的蚀刻剂组合物蚀刻氮化物膜和氧化物膜的实施例：其除了磷酸之外进一步包括1.5重量％由化学式(4)表示的硅氧烷化合物、0.5重量％磷酸铵和2重量％三甲胺，基于所述蚀刻剂组合物的总量。实施例5为其中通过使用如下的蚀刻剂组合物蚀刻氮化物膜和氧化物膜的实施例：其除了磷酸之外进一步包括2重量％由化学式(5)表示的硅氧烷化合物、0.5重量％磷酸铵、2重量％异丙胺和30ppm DBSA(即，十二烷基苯磺酸)，基于所述蚀刻剂组合物的总量。在实施例1-5的每一个中，所述蚀刻剂组合物进一步包括溶剂例如去离子水(DIW)。
从表1的结果可见，与仅包括磷酸水溶液的蚀刻剂组合物相比，根据本发明构思的实施方式的蚀刻剂组合物具有显著更高的氮化物膜相对于氧化物膜的蚀刻选择率。
<评价实施例2>
在通过使用根据本发明构思的实施方式的蚀刻剂组合物蚀刻氮化物膜中，评价蚀刻剂组合物中的Si浓度对氮化物膜相对于氧化物膜的蚀刻选择率的影响。
对于该评价，通过如下制备具有多种Si浓度的蚀刻剂组合物：将不同量的Si3N4膜溶解于包括根据表1的实施例1的蚀刻剂组合物的多个测试蚀刻剂组合物中。此外，在硅基底上形成通过交替地逐层堆叠多个TEOS膜和多个Si3N4膜而获得的测试结构体，并且形成贯穿所述测试结构体的切割区域。接着，将所述测试结构体浸在具有多种Si浓度的蚀刻剂组合物的每一个中，由此经过所述切割区域从所述测试结构体选择性地除去多个Si3N4膜。
图7A为显示当通过使用具有300ppm的Si浓度的蚀刻剂组合物蚀刻所述测试结构体时的结果的图像，且图7B为显示当通过使用具有350ppm的Si浓度的蚀刻剂组合物蚀刻所述测试结构体时的结果的图像。
从图7A和7B的结果证实，多个Si3N4膜从所述测试结构体被干净地除去而没有对多个TEOS膜的破坏或在多个TEOS膜上的异常的副产物生长。
如可从评价实施例2的结果看出的，即使因为所述氮化物膜溶解于所述蚀刻剂组合物中，所述蚀刻剂组合物中的Si浓度变得比蚀刻所述氮化物膜之前高，所述氮化物膜也可以高的蚀刻选择率被蚀刻而没有所述氧化物膜的表面上的不期望的副产物的异常生长或者对所述氧化物膜的破坏。
因此，当通过在制造集成电路器件的工艺中使用根据本发明构思的实施方式的蚀刻剂组合物蚀刻氮化物膜时，不仅包括例如50个晶片的一批晶片而且对应于多批例如3或更多批的相对大量的晶片可通过使用一次制备的一定量的所述蚀刻剂组合物而经历氮化物膜蚀刻工艺。因此，所述集成电路器件的制造成本可降低，并且其生产率可改善。
尽管已经参照本发明构思的实施方式具体地显示和描述了本发明构思，但是将理解，可在其中进行形式和细节的多种变化而不脱离所附权利要求的精神和范围。

Claims (24)

1.蚀刻剂组合物，包括：
无机酸；
硅氧烷化合物；
铵化合物；和
溶剂，
其中所述硅氧烷化合物由通式(I)表示：
其中m为0-5的整数；和
R1、R2、R3、R4、R5、R6、R7和R8各自独立地为氢原子、C1-C20烷基、C2-C20烯基、C2-C20炔基、C1-C20羟烷基、C1-C20氨基烷基、C1-C20烷氧基、C1-C20氨基烷氧基、磷酸根基团、硫酸根基团、腈基、羧基、乙酰氧基、或由通式(II)表示的取代基：
其中n为0-5的整数；和
R9、R10和R11各自独立地为氢原子、C1-C20烷基、C2-C20烯基、C2-C20炔基、C1-C20羟烷基、C1-C20氨基烷基、C1-C20烷氧基、C1-C20氨基烷氧基、磷酸根基团、硫酸根基团、腈基、羧基、或乙酰氧基。
2.根据权利要求1的蚀刻剂组合物，其中，在通式(I)中，R1、R2、R3、R4、R5、R6、R7和R8的至少一个为由通式(II)表示的取代基。
3.根据权利要求1的蚀刻剂组合物，其中所述无机酸包括硫酸、硝酸、磷酸、硅酸、氢氟酸、硼酸、氢氯酸、高氯酸、或其两种或更多种的组合。
4.根据权利要求1的蚀刻剂组合物，其中所述铵化合物包括氢氧化铵、氯化铵、乙酸铵、磷酸铵、过二硫酸铵、硫酸铵、氢氟酸铵盐、氨、或其两种或更多种的组合。
5.根据权利要求1的蚀刻剂组合物，其中所述无机酸以70重量％-99重量％的量存在，所述硅氧烷化合物以0.01重量％-15重量％的量存在，且所述铵化合物以0.01重量％-20重量％的量存在，基于所述蚀刻剂组合物的总量。
6.根据权利要求1的蚀刻剂组合物，其中所述铵化合物包括氨，且所述无机酸包括磷酸和氢氯酸。
7.根据权利要求1的蚀刻剂组合物，进一步包括：
胺化合物，
其中所述胺化合物以0.1重量％-10重量％的量存在，基于所述蚀刻剂组合物的总量。
8.根据权利要求1的蚀刻剂组合物，进一步包括：
胺化合物，
其中所述胺化合物包括甲胺、乙胺、丙胺、异丙胺、2-氨基戊烷、二甲胺、甲基乙醇胺、三甲胺、三苯胺、或其两种或更多种的组合。
9.根据权利要求1的蚀刻剂组合物，进一步包括：
氟化合物，
其中所述氟化合物以0.01重量％-1重量％的量存在，基于所述蚀刻剂组合物的总量。
10.根据权利要求1的蚀刻剂组合物，进一步包括：
氟化合物，
其中所述氟化合物包括氟化氢、氟化铵、氟化氢铵、或其两种或更多种的组合。
11.根据权利要求1的蚀刻剂组合物，进一步包括：
表面活性剂、螯合剂和金属腐蚀抑制剂的至少一种。
12.根据权利要求1的蚀刻剂组合物，其中所述溶剂为去离子水。
13.制造集成电路器件的方法，所述方法包括：
在基底上形成结构体，所述结构体具有氧化物膜和氮化物膜暴露于其上的表面；和
通过使根据权利要求1-12任一项的蚀刻剂组合物与所述结构体接触而从所述氧化物膜和所述氮化物膜选择性地除去所述氮化物膜。
14.根据权利要求13的方法，其中所述氮化物膜包括Si3N4、SiON、SiCN、SiOCN、或其两种或更多种的组合。
15.制造集成电路器件的方法，所述方法包括：
通过交替地逐层堆叠多个氧化物膜和多个氮化物膜而在基底上形成结构体；
通过部分地除去所述多个氧化物膜和所述多个氮化物膜的每一个而形成切割区域，所述切割区域具有所述多个氧化物膜和所述多个氮化物膜暴露于其处的内侧壁；和
通过使根据权利要求1-12任一项的蚀刻剂组合物与所述结构体接触而经过所述切割区域从所述多个氧化物膜和所述多个氮化物膜当中选择性地除去所述多个氮化物膜。
16.根据权利要求15的方法，其中，在所述结构体中，所述多个氧化物膜和所述多个氮化物膜各自平行于所述基底的主表面的延伸方向延伸，和
在形成所述切割区域中，所述切割区域沿着垂直于所述基底的主表面的平面延伸。
17.根据权利要求15的方法，其中在形成所述切割区域之前且在形成所述结构体之后，进一步包括：
形成栅介质膜和被所述栅介质膜包围的沟道区域，所述栅介质膜贯穿所述多个氧化物膜和所述多个氮化物膜，
其中选择性地除去所述多个氮化物膜包括：除去所述多个氮化物膜，使得所述栅介质膜暴露在所述多个氧化物膜之间。
18.根据权利要求17的方法，其中所述多个氧化物膜包括氧化硅膜，
所述多个氮化物膜包括氮化硅膜，且
所述栅介质膜包括氧化硅膜、氧化铪膜、氧化铝膜、氧化锆膜、氧化钽膜、或其两种或更多种的组合。
19.根据权利要求15的方法，其中通过交替地逐层堆叠多个氧化物膜和多个氮化物膜获得的结构体包括至少24对氧化物膜和氮化物膜，
在形成所述切割区域中，所述切割区域贯穿所述至少24对氧化物膜和氮化物膜，且
选择性地除去所述多个氮化物膜包括从所述至少24对氧化物膜和氮化物膜的每一个除去所述氮化物膜。
20.根据权利要求13或15的方法，其中选择性地除去所述多个氮化物膜包括同时使所述蚀刻剂组合物与所述多个氧化物膜和所述多个氮化物膜接触。
21.根据权利要求13或15的方法，其中选择性地除去所述多个氮化物膜包括使所述蚀刻剂组合物保持在50℃-300℃的温度。
22.根据权利要求13或15的方法，其中选择性地除去所述多个氮化物膜包括将包括所述结构体的所述基底浸在所述蚀刻剂组合物中。
23.根据权利要求15的方法，其中，在所述蚀刻剂组合物中，所述硅氧烷化合物的量等于或大于所述铵化合物的量。
24.根据权利要求15的方法，其中所述蚀刻剂组合物进一步包括胺化合物，并且
所述硅氧烷化合物的量小于所述铵化合物的量和所述胺化合物的量之和。
CN201711188427.9A 2016-11-24 2017-11-24 蚀刻剂组合物以及使用其制造集成电路器件的方法 Active CN108102654B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20160157440 2016-11-24
KR10-2016-0157440 2016-11-24
KR10-2017-0064882 2017-05-25
KR1020170064882A KR102424391B1 (ko) 2016-11-24 2017-05-25 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN108102654A true CN108102654A (zh) 2018-06-01
CN108102654B CN108102654B (zh) 2022-02-18

Family

ID=62144315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711188427.9A Active CN108102654B (zh) 2016-11-24 2017-11-24 蚀刻剂组合物以及使用其制造集成电路器件的方法

Country Status (4)

Country Link
US (1) US10995269B2 (zh)
JP (1) JP7173729B2 (zh)
CN (1) CN108102654B (zh)
TW (1) TWI746704B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109135752A (zh) * 2018-09-21 2019-01-04 湖北兴福电子材料有限公司 一种磷酸基蚀刻液及其配制方法
CN109689838A (zh) * 2016-12-26 2019-04-26 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
CN109920793A (zh) * 2019-03-29 2019-06-21 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110606954A (zh) * 2018-06-15 2019-12-24 易案爱富科技有限公司 聚硅氧烷类化合物、包含所述聚硅氧烷类化合物的氮化硅层蚀刻组合物
CN111048415A (zh) * 2018-10-11 2020-04-21 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
CN111073650A (zh) * 2018-10-19 2020-04-28 东友精细化工有限公司 蚀刻液组合物及选择添加于其中的硅烷系偶联剂的方法
CN111410964A (zh) * 2019-01-08 2020-07-14 三星电子株式会社 蚀刻剂组合物和制作半导体器件的方法
CN111471462A (zh) * 2019-01-24 2020-07-31 东友精细化工有限公司 硅氮化膜蚀刻液组合物
CN112210380A (zh) * 2019-07-10 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210379A (zh) * 2019-07-09 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN114269884A (zh) * 2019-08-21 2022-04-01 恩特格里斯公司 用于高选择性氮化硅蚀刻的改良调配物
CN114466852A (zh) * 2019-09-30 2022-05-10 弗萨姆材料美国有限责任公司 在半导体器件制造过程中选择性去除氮化硅的蚀刻组合物和方法
CN114667332A (zh) * 2019-10-09 2022-06-24 恩特格里斯公司 湿式蚀刻组合物及方法
WO2024007909A1 (zh) * 2022-07-05 2024-01-11 上海集成电路材料研究院有限公司 一种蚀刻组合物、蚀刻方法及应用

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051656A (ko) * 2017-11-07 2019-05-15 삼성전자주식회사 식각 조성물, 실리콘 질화막의 식각 방법, 및 반도체 소자의 제조 방법
JP7141837B2 (ja) * 2018-03-23 2022-09-26 株式会社フジミインコーポレーテッド 研磨用組成物、研磨用組成物の製造方法、研磨方法、および半導体基板の製造方法
KR101953380B1 (ko) * 2018-05-31 2019-02-28 엘티씨에이엠 주식회사 실리콘질화막 식각 조성물
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
WO2020172208A1 (en) * 2019-02-20 2020-08-27 Tokyo Electron Limited Method for selective etching at an interface between materials
JP2020170841A (ja) * 2019-04-03 2020-10-15 悦盟先進化學股▲分▼有限公司 エッチング残渣の除去のためのクリーニング組成物
US11329063B2 (en) 2019-07-30 2022-05-10 Samsung Electronics Co., Ltd. Vertical memory devices and methods of manufacturing the same
US20220298182A1 (en) * 2019-09-30 2022-09-22 Versum Materials Us, Llc Etching Composition And Method For Selectively Removing Silicon Nitride During Manufacture Of A Semiconductor Device
KR20240006642A (ko) * 2021-05-12 2024-01-15 엔테그리스, 아이엔씨. 선택적 에칭제 조성물 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130092872A1 (en) * 2011-10-18 2013-04-18 Soulbrain Co., Ltd. Compositions for etching and methods of forming a semiconductor device using the same
CN103160282A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 刻蚀组合物以及利用其制造半导体器件的方法
CN103540321A (zh) * 2012-07-17 2014-01-29 第一毛织株式会社 蚀刻膏，制备蚀刻膏的方法，利用蚀刻膏形成图案的方法
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
CN106010826A (zh) * 2015-03-31 2016-10-12 气体产品与化学公司 选择性去除氮化钛硬掩膜和蚀刻残留物的去除

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080079999A (ko) 2007-02-28 2008-09-02 토소가부시키가이샤 에칭 방법 및 그것에 이용되는 에칭용 조성물
JP2012033561A (ja) 2010-07-28 2012-02-16 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
JP2012099550A (ja) 2010-10-29 2012-05-24 Sanyo Chem Ind Ltd 窒化ケイ素用エッチング液
JP2012119528A (ja) 2010-12-01 2012-06-21 Tokyo Electron Ltd 窒化シリコン膜のエッチング方法、エッチング装置及び記憶媒体
TW201311869A (zh) * 2011-06-16 2013-03-16 Advanced Tech Materials 選擇性蝕刻氮化矽之組成物及方法
US9368647B2 (en) 2011-10-18 2016-06-14 Samsung Electronics Co., Ltd. Compositions for etching
JPWO2013161877A1 (ja) * 2012-04-27 2015-12-24 株式会社フジミインコーポレーテッド 合金材料用洗浄剤及び合金材料の製造方法
KR102365046B1 (ko) 2012-12-18 2022-02-21 솔브레인 주식회사 식각 조성물, 식각 방법 및 반도체 소자
KR101468406B1 (ko) 2013-06-17 2014-12-04 주식회사 위즈켐 태양전지 단결정 실리콘 웨이퍼의 텍스쳐링용 에칭 조성물 및 이를 이용한 텍스쳐링 방법
JP6580397B2 (ja) * 2014-07-17 2019-09-25 ソウルブレイン シーオー．， エルティーディー． エッチング用組成物及びこれを用いた半導体素子の製造方法
KR20160010267A (ko) 2014-07-17 2016-01-27 솔브레인 주식회사 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20160050536A (ko) 2014-10-30 2016-05-11 램테크놀러지 주식회사 질화막 식각 조성물 및 이를 이용한 반도체 장치의 제조 방법
US10005983B2 (en) * 2015-02-12 2018-06-26 Reuben H Chow Cleaning formulations and methods of use thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130092872A1 (en) * 2011-10-18 2013-04-18 Soulbrain Co., Ltd. Compositions for etching and methods of forming a semiconductor device using the same
CN103160282A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 刻蚀组合物以及利用其制造半导体器件的方法
CN103540321A (zh) * 2012-07-17 2014-01-29 第一毛织株式会社 蚀刻膏，制备蚀刻膏的方法，利用蚀刻膏形成图案的方法
CN105273718A (zh) * 2014-07-17 2016-01-27 秀博瑞殷株式公社 蚀刻用组合物
CN106010826A (zh) * 2015-03-31 2016-10-12 气体产品与化学公司 选择性去除氮化钛硬掩膜和蚀刻残留物的去除

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109689838A (zh) * 2016-12-26 2019-04-26 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
US11912902B2 (en) 2016-12-26 2024-02-27 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same
CN110606954A (zh) * 2018-06-15 2019-12-24 易案爱富科技有限公司 聚硅氧烷类化合物、包含所述聚硅氧烷类化合物的氮化硅层蚀刻组合物
CN110606954B (zh) * 2018-06-15 2023-03-24 易案爱富科技有限公司 聚硅氧烷类化合物、包含所述聚硅氧烷类化合物的氮化硅层蚀刻组合物
CN109135752A (zh) * 2018-09-21 2019-01-04 湖北兴福电子材料有限公司 一种磷酸基蚀刻液及其配制方法
CN111048415B (zh) * 2018-10-11 2023-03-14 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
CN111048415A (zh) * 2018-10-11 2020-04-21 上海新阳半导体材料股份有限公司 一种选择性刻蚀液组合物及其制备方法和应用
CN111073650A (zh) * 2018-10-19 2020-04-28 东友精细化工有限公司 蚀刻液组合物及选择添加于其中的硅烷系偶联剂的方法
CN111073650B (zh) * 2018-10-19 2021-11-23 东友精细化工有限公司 蚀刻液组合物及选择添加于其中的硅烷系偶联剂的方法
CN111410964A (zh) * 2019-01-08 2020-07-14 三星电子株式会社 蚀刻剂组合物和制作半导体器件的方法
CN111471462B (zh) * 2019-01-24 2022-03-25 东友精细化工有限公司 硅氮化膜蚀刻液组合物
CN111471462A (zh) * 2019-01-24 2020-07-31 东友精细化工有限公司 硅氮化膜蚀刻液组合物
CN109920793A (zh) * 2019-03-29 2019-06-21 长江存储科技有限责任公司 3d存储器件及其制造方法
CN112210379A (zh) * 2019-07-09 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210379B (zh) * 2019-07-09 2023-10-27 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210380B (zh) * 2019-07-10 2023-10-27 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN112210380A (zh) * 2019-07-10 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及使用其的半导体器件的制备方法
CN114269884A (zh) * 2019-08-21 2022-04-01 恩特格里斯公司 用于高选择性氮化硅蚀刻的改良调配物
CN114466852A (zh) * 2019-09-30 2022-05-10 弗萨姆材料美国有限责任公司 在半导体器件制造过程中选择性去除氮化硅的蚀刻组合物和方法
CN114667332A (zh) * 2019-10-09 2022-06-24 恩特格里斯公司 湿式蚀刻组合物及方法
US11781066B2 (en) 2019-10-09 2023-10-10 Entegris, Inc. Wet etching composition and method
WO2024007909A1 (zh) * 2022-07-05 2024-01-11 上海集成电路材料研究院有限公司 一种蚀刻组合物、蚀刻方法及应用

Also Published As

Publication number Publication date
JP2018085513A (ja) 2018-05-31
US20180142151A1 (en) 2018-05-24
TW201833303A (zh) 2018-09-16
TWI746704B (zh) 2021-11-21
US10995269B2 (en) 2021-05-04
JP7173729B2 (ja) 2022-11-16
CN108102654B (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
CN108102654A (zh) 蚀刻剂组合物以及使用其制造集成电路器件的方法
KR102424391B1 (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
CN103456694B (zh) 具有气隙的半导体器件及其制造方法
KR101809192B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20160077937A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
CN109698133A (zh) 包括钝化间隔物的半导体器件及其制造方法
US20220025261A1 (en) Etchant composition
CN110323180A (zh) 半导体装置及其形成方法
CN108122828A (zh) 集成电路结构及其形成方法
CN105575908B (zh) 半导体结构的形成方法
KR20220169355A (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조방법
US20180166343A1 (en) Methods of manufacturing semiconductor devices
KR102495512B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102700078B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
US12096620B2 (en) Method for manufacturing memory and memory
KR102700079B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019642A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220019590A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20220061861A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20170058691A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant