KR20170058691A - 식각 조성물 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

식각 조성물 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20170058691A
KR20170058691A KR1020150162603A KR20150162603A KR20170058691A KR 20170058691 A KR20170058691 A KR 20170058691A KR 1020150162603 A KR1020150162603 A KR 1020150162603A KR 20150162603 A KR20150162603 A KR 20150162603A KR 20170058691 A KR20170058691 A KR 20170058691A
Authority
KR
South Korea
Prior art keywords
etching
acid
film
nitride film
oxide film
Prior art date
Application number
KR1020150162603A
Other languages
English (en)
Other versions
KR102446076B1 (ko
Inventor
이진욱
박재완
임정훈
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to KR1020150162603A priority Critical patent/KR102446076B1/ko
Publication of KR20170058691A publication Critical patent/KR20170058691A/ko
Application granted granted Critical
Publication of KR102446076B1 publication Critical patent/KR102446076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L2251/301—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 식각 조성물, 식각 방법 및 반도체 소자에 관한 것으로서, 상기 식각 조성물은 인산 및 무기산을 포함한다.
상기 식각 조성물은 실리콘 질화막 및 실리콘 산화막의 선택적 식각을 가능하게 하고, 실리콘 첨가제를 생략하여 첨가제 기인 파티클 생성을 억제시키고, 무기산 혼합으로 인하여 용해도를 향상시키고, 용액의 끓는점을 올려 높은 온도로 가열이 가능하게 한다.

Description

식각 조성물 및 이를 이용한 반도체 소자의 제조방법{COMPOSITION FOR ETCHING AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 실리콘 질화막 및 실리콘 산화막의 선택적 식각이 가능한 식각 조성물 및 이 식각 조성물을 이용한 식각 공정을 포함하는 반도체 소자의 제조방법에 관한 것이다.
반도체 제조 공정에 있어서, 실리콘 산화막(SiO2) 등의 산화막 및 실리콘 질화막(SiNx) 등의 질화막은 대표적인 절연막으로 각각 단독으로, 또는 1층 이상의 막들이 교대로 적층되어 사용된다. 또한, 이러한 산화막 및 질화막은 금속 배선 등의 도전성 패턴을 형성하기 위한 하드마스크로도 이용된다.
상기 질화막을 제거하기 위한 습식 식각 공정에서는 일반적으로 탈이온수를 포함하는데, 상기 탈이온수는 식각율 감소 및 산화막에 대한 식각 선택성의 변화를 방지하기 위하여 첨가되는 것이나, 공급되는 탈이온수의 양의 미세한 변화에도 질화막 식각 제거 공정에 불량이 발생하는 문제가 있다.
도 1a 및 1b는 플래시 메모리 소자의 소자 분리 공정을 나타내는 공정 단면도이다.
먼저 도 1a에 도시된 바와 같이, 기판(10) 상에 터널산화막(11), 폴리실리콘막(12), 버퍼산화막(13) 및 패드질화막(14)을 차례로 형성한 후, 폴리실리콘막(12), 버퍼산화막(13) 및 패드질화막(14)을 선택적으로 식각하여 트렌치를 형성한다. 이어서, 트렌치를 갭필할 때까지 SOD 산화막(15)을 형성한 후, 패드질화막(14)을 연마정지막으로 하여 SOD 산화막(15)에 대해 CMP 공정을 실시한다.
따라서, 반도체 제조 공정에서 산화막에 대하여 질화막을 선택적으로 식각하면서도 파티클 발생과 같은 문제점을 갖지 않는 고선택비의 식각 조성물이 요구되는 실정이다.
대한민국 공개특허 제1991-0006458호
본 발명은 실리콘 질화막 및 실리콘 산화막의 선택적 식각을 가능하게 하고, 실리콘 첨가제를 생략하여 첨가제 기인 파티클 생성을 억제시키고, 무기산 혼합으로 인하여 용해도를 향상시키고, 용액의 끓는점을 올려 높은 온도로 가열이 가능하게 하는 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 식각 조성물은 인산 및 무기산을 포함한다.
상기 무기산은 황산, 발열 황산, 질산, 규산, 불산, 붕산, 염산, 과염소산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것일 수 있다.
상기 무기산은 바람직하게 황산인 것일 수 있다.
상기 무기산은 농도가 3 내지 75 %(v/v)인 것일 수 있다.
상기 식각 조성물은 인산 100 중량부에 대하여 무기산을 2 내지 80 중량부로 포함하는 것일 수 있다.
상기 식각 조성물은 질화물 식각 속도(Å/min)와 산화물 식각 속도(Å/min)의 선택비가 40 : 1 내지 2000 : 1 (질화물 식각 속도 : 산화물 식각 속도)인 것일 수 있다.
본 발명은 본 발명의 일 실시예에 따른 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법을 제공한다.
상기 반도체 소자의 제조 방법은 상기 식각 공정에서 발생하는 파티클을 제거하는 후속 공정을 더 포함하며, 상기 후속 공정에서는 희석 불산 또는 APM(과산화 수소와 암모니아수의 혼합액)을 이용하여 파티클을 제거하는 것일 수 있다.
상기 식각 공정은 산화막에 대하여 질화막을 선택적으로 식각하는 것이고, 상기 질화막 식각 공정은 50 내지 300℃의 온도에서 수행되는 것일 수 있다.
본 발명은 기판 상에 질화막을 형성하는 단계, 하드 마스크를 이용하여 상기 질화막에 트렌치를 형성하는 단계, 상기 트렌치를 매립하도록 산화막을 형성하는 단계, 상기 질화막을 연마 정지막으로 하여 상기 질화막이 노출될 때까지 화학적 기계적 평탄화 공정을 실시하는 단계, 그리고 상기 식각 조성물을 이용하여 습식 식각 공정에 의하여 상기 질화막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명에 따른 식각 조성물은 무기산을 이용한 실리콘 질화막의 E/R 상승 및 선택비 조절을 통해 실리콘 질화막 및 실리콘 산화막을 선택적으로 식각할 수 있다.
본 발명에 따른 식각 조성물은 선택적 식각이 가능하여 기존 실리콘 첨가제를 대체할 수 있고, 실리콘 첨가제에서 기인하는 파티클 생성을 억제할 수 있다.
본 발명에 따른 식각 조성물은 무기산들의 혼합물로 용해도가 좋다.
본 발명에 따른 식각 조성물은 황산을 첨가하여 용액의 끓는점 오름 현상을 통해 인산 단독의 끓는점 보다 높은 온도로 가열이 가능하다.
본 발명의 식각 조성물을 이용한 반도체 소자의 제조 방법은 식각 속도를 조절할 수 있다.
도 1a 및 1b는 종래 기술에 따른 플래시 메모리 소자의 소자 분리공정을 나타내는 공정 단면도이다.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 식각 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.
도 3a 내지 3f는 본 발명의 일 실시예에 따른 식각 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 파이프 채널 형성 공정을 설명하기 위한 공정 단면도이다.
도 4a 및 4b는 본 발명의 다른 일 실시예에 따른 식각 조성물을 이용한 식각 공정을 포함하는 상변화 메모리에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예를 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, '포함하다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명의 일 실시예에 따른 실리콘 산화막 및 실리콘 질화막 식각 조성물은 인산 및 무기산을 포함한다.
상기 실리콘 산화막 및 실리콘 질화막의 높은 식각 선택비를 얻기위하여 상기 인산을 사용할 수 있다. 상기 인산은 상기 식각 조성물 내에 수소 이온을 제공하여 식각을 촉진시키는 역할을 할 수 있다. 상기 무기산으로 인산을 사용하는 경우, 상기 인산은 80 내지 90 중량% 인산 수용액 일 수 있다. 상기 인산 수용액을 이용하는 경우, 질화막의 높은 선택비를 얻을 수 있다.
무기산들의 혼합물로 이루어진 본 발명에 따른 식각 조성물은 용해도에 대한 장점을 가질 수 있다.
상기 무기산은 황산, 발열 황산, 질산, 규산, 불산, 붕산, 염산, 과염소산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 무기산은 질화막을 식각하는 식각제로서 첨가되는 것이다.
상기 무기산은 황산인 것이 가장 바람직하다.
인산에 무기산, 특히 황산을 첨가하는 경우, 용액의 끓는점 오름 현상을 통해 인산 단독의 끓는점 보다 높은 온도로 가열이 가능하다. 이는 인산의 실리콘 질화막 식각에 있어 중요한 요소인 H2O 함량을 유지하면서 온도의 승온이 가능해져 보다 빠른 속도의 식각을 가능하게 한다.
황산을 첨가하는 경우 황산의 산화 작용을 통해 식각 공정에서 발생하는 실리콘 이온이 실리카로 산화되어 파티클을 더 쉽게 유발할 수 있다.
이에, 후속공정을 통하여 파티클을 제거해야 한다. 파티클을 제거 하기 위하여 희석 불산을 통한 파티클 제거, APM(과산화 수소와 암모니아수의 혼합액)을 통한 파티클 제거 공정을 추가함으로써 파티클을 제거 할 수 있다.
상기 무기산은 농도가 3 내지 75 %(v/v)일 수 있다.
상기 무기산 중에서 황산을 예로들면, 황산의 농도가 3 %(v/v) 미만이면 질화막의 식각속도가 증가하지 않아 선택비를 증가시킬 수 없고, 75 %(v/v)를 초과하여 과량의 황산이 인산과 혼합될 경우 실리콘 질화막의 식각요소인 인산의 농도가 줄어들어 실리콘 질화막의 식각 속도는 줄어들게 되나, 마찬가지로 실리콘 산화막의 식각속도가 줄어들어 결과적으로 고 선택비를 가지는 식각적 에칭이 가능하게 된다.
상기 식각 조성물은 인산 100 중량부에 대하여 무기산을 2 내지 80 중량부로 포함하는 것일 수 있다.
상기 무기산을 2 중량부 미만으로 포함하는 경우 질화막이 용이하게 제거되지 않을 수 있고, 파티클이 발생할 우려가 있으며, 80 중량부를 초과하여 포함하는 경우 질화막이 제거되지 않는 문제가 있을 수 있다.
상기 식각 조성물의 질화물 식각 속도(Å/min)와 산화물 식각 속도(Å/min)의 선택비가 40 : 1 내지 2000 : 1 (질화물 식각 속도 : 산화물 식각 속도) 일 수 있다.
에칭에서 선택이란 다른 두 물질간의 상대적인 에칭속도를 의미한다. 상기 실리콘 질화막에 대한 상기 실리콘 산화막의 식각 선택도는 상기 실리콘 질화막의 식각 속도에 대한 상기 실리콘 산화막 식각 속도의 비로서, 하기 수학식 1에 의하여 계산할 수 있다.
[수학식 1]
Figure pat00001
상기 수학식 1에서, A는 실리콘 질화막의 식각 속도, B는 실리콘 산화막 식각 속도, C는 선택도이다.
상기 식각 조성물은 상기와 같이 산화막에 대한 질화막의 식각 선택비가 높은 특징을 가지므로, 산화막의 식각속도를 조절하여, 유효산화막 높이(EFH)를 용이하게 조절할 수 있다.
상기 인산 및 무기산을 인산 100 중량부에 대하여 무기산을 25 중량부로 포함하는 경우, 상기 식각 조성물의 질화물 식각 속도(Å/min)와 산화물 식각 속도(Å/min)의 선택비는 400 : 1 이상 (질화물 식각 속도 :산화물 식각 속도)일 수 있고, 상기 조성물은 질화막의 선택적 제거에 매우 우수하여, 질화막의 선택적 제거가 요구되는 반도체 제조 공정, 플래시 메모리 소자의 소자 분리 공정, 3D 플래시 메모리 소자의 파이프 채널(pipe channel)형성 공정, 상변화 메모리의 다이오드 형성 공정 등의식각공정에서 효율을 향상시킬 수 있다.
상기 식각 조성물은 인산 및 무기산 이외에 그 나머지 함량의 용매를 더 포함할 수 있다. 그 함량은 식각 조성물 총 중량이 100%가 되도록 잔량 포함할 수 있다.
상기 용매는 물, 알코올, 글리콜 에테르, 에테르, 에스테르, 케톤, 카보네이트, 아미드 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다.
상기 알코올은 메탄올, 에탄올, 이소프로탄올, n-프로판올, n-헥산올, n-옥탄올, 에틸렌 글리콜, 프로필렌 글리콜, 1,4-부탄디올, 1,6-헥산디올, 테트라 하이드로 푸르푸릴 알코올, 글리세린 등을 들 수 있고, 상기 글리콜 에테르로는 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르 프로피오네이트, 에틸렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노부틸 에테르 아세테이트 등을 들 수 있고, 상기 에테르로는 디에틸 에테르, 테트라하이드로푸란, 1,4-디옥산 등을 들 수 있고, 상기 에스테르로는 유산 에틸, 3-메톡시 프로피온산 메틸, 초산 메틸, 초산 에틸, γ-부티로락톤 등을 들 수 있고, 상기 케톤으로는 아세톤, 메틸 에틸 케톤 등을 들 수 있고, 상기 카보네이트로는 디메틸 카보네이트, 디에틸 카보네이트, 에틸렌 카보네이트, 프로필렌 카보네이트 등을 들 수 있고, 아미드로는 N,N-디메틸 아세트아미드, N,N-디메틸 포름아미드 등을 들 수 있다.
상기 물은 특별히 종류가 한정되는 것은 아니나, 탈이온수가 바람직하다.
상기 식각 조성물은 식각 성능을 향상시키기 위하여 당업계에서 통상적으로 사용되는 임의의 첨가제를 더 포함할 수 있다. 첨가제로는 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등을 사용할 수 있다.
또한, 상기 식각 조성물은 식각된 잔사를 제거하기 위하여 필요에 따라 계면활성제를 더 포함할 수 있다. 상기 계면활성제로는 음이온성 계면활성제, 양이온성 계면활성제 또는 비이온성 계면활성제를 모두 사용할 수 있다. 상기 양이온성 계면활성제로는 C8H17NH2 등의 아민류를 들 수 있고, 상기 음이온성 계면활성제로는 C8H17COOH 등의 탄화수소계 카르복시산, C8H17SO3H 등의 탄화수소계 술폰산, H(CF2)6COOH 등의 불소계 카르복시산을 들 수 있고, 비이온성 계면활성제로는 폴리옥시알킬렌알킬에테르 등의 에테르류를 들 수 있다.
상기 계면활성제는 상기 식각 조성물 전체에 대하여 0.01 내지 1 중량%로 포함될 수 있다. 상기 계면활성제의 함량이 0.01 중량% 미만이면 파티클이 발생하는 문제가 있을 수 있고, 1 중량%를 초과하는 경우 과량의 기포가 발생하여 공정 안정성에 문제가 있을 수 있다.
상기 식각 조성물은 pH 조절을 위하여 필요에 따라 알칼리성 화합물 또는 상기 불소 화합물 이외의 산을 더 첨가할 수 있다. 상기 알칼리성 화합물은 암모니아, 아민 또는 테트라 알킬 암모늄 수산화물, 함질소 복소환식 화합물일 수 있다. 상기 불소 화합물 이외의 산은 규산, 인산, 붕산, 염산, 황산, 질산, 과염소산 등의 무기산 또는 카르본산, 유기 아인산, 유기 술폰산 등의 유기산을 들 수 있다.
상기 식각 조성물은 금속 배선의 보호를 위하여 필요에 따라 트리아졸류, 이미다졸류, 티올 화합물 등의 부식 방지제를 더 포함할 수 있다.
상기 식각 조성물은 인산 및 무기산을 포함함으로써, 현저하게 높은 산화막에 대한 질화막의 식각 선택비를 나타내므로, 질화막 식각 공정에 이용될 수 있다.
따라서, 식각 공정에 있어서, 산화막의 식각을 최소화하여, 유효산화막 높이(EFH)를 용이하게 조절할 수 있다. 또한, 질화막의 식각 선택적 제거 시에 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하를 방지하고, 파티클 발생이 방지되어, 소자 특성을 향상시킬 수 있다
본 발명의 다른 일 실시예에 따른 반도체 소자의 제조 방법은 상기 식각 조성물을 이용하여 수행되는 식각 공정을 포함한다.
일 실시예에서, 이러한 식각 공정은 질화막을 식각하는 것을 특징으로 하며, 특히 산화막에 대하여 질화막을 선택적으로 식각하는 것을 특징으로 한다.
상기 질화막은 실리콘 질화막, 예컨대 SiN막, SiON막 등을 포함할 수 있다.
또한, 상기 산화막은 실리콘 산화막, 예컨대 SOD(Spin On Dielectric)막, HDP(High Density Plasma)막, 열산화막(thermal oxide), BPSG(Borophosphate Silicate Glass)막, PSG(Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSZ(Polysilazane)막, FSG(Fluorinated Silicate Glass)막, LP-TEOS(Low Pressure Tetra Ethyl Ortho Silicate)막, PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막, HTO(High Temperature Oxide)막, MTO(Medium Temperature Oxide)막, USG(Undopped Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막, ALD(Atomic Layer Deposition)막, PE-산화막(Plasma Enhanced oxide), O3-TEOS(O3-Tetra Ethyl Ortho Silicate)막 및 그 조합으로 이루어진 군으로부터 선택되는 적어도 일 이상의 막일 수 있다.
상기 식각 조성물을 이용하는 식각 공정은 당업계에 주지된 습식 식각 방법, 예컨대 침지시키는 방법, 분사하는 방법 등에 의하여 이루어질 수 있다.
상기 식각 공정시 공정 온도는 50 내지 300℃, 바람직하게 100 내지 200℃의 범위일 수 있으며, 적정 온도는 다른 공정과 기타 요인을 고려하여 필요에 따라 변경될 수 있다.
이와 같이 상기 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법에 따르면, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 가능하다. 또한, 종래 식각 공정에서 문제가 되었던 파티클 발생을 방지하여 공정의 안정성 및 신뢰성을 확보할 수 있다.
따라서, 이러한 방법은 반도체 소자 제조 공정에 있어서 산화막에 대하여 질화막의 선택적 식각이 필요한 여러 과정에 효율적으로 적용될 수 있다.
도 2a 내지 2c는 본 발명의 일 실시예에 따른 식각 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 소자 분리 공정을 설명하기 위한 공정 단면도이다.
도 2a를 참조하면, 기판(20) 상에 터널산화막(21), 폴리실리콘막(22), 버퍼산화막(23) 및 패드질화막(24)을 차례로 형성한다.
이어서, 포토 및 식각 공정을 통해, 패드질화막(24), 버퍼산화막(23), 폴리실리콘막(22) 및 터널산화막(21)을 선택적으로 식각하여, 기판(20)의 소자 분리 영역을 노출시킨다.
이어서, 패드질화막(24)을 마스크로 이용하여 노출된 기판(20)을 선택적으로 식각하여 표면으로부터 소정 깊이를 갖는 트렌치(25)를 형성한다.
도 2b를 참조하면, 트렌치(25)를 갭필할 때까지 기판(20)의 전면에 화학 기상 증착법(Chemical Vapor Deposition, CVD) 등을 이용하여 산화막(26)을 형성한다.
이어서, 패드질화막(24)을 연마정지막으로 하여 산화막(26)에 대해 화학적 기계적 평탄화(Chemical Mechanical Polishing, CMP) 공정을 실시한다.
이어서, 건식 식각을 이용하여 세정 공정을 실시한다.
도 2c를 참조하면, 본 발명에 따른 식각 조성물을 이용하는 습식 식각 공정에 의하여 패드질화막(24)을 선택적으로 제거한 후, 세정 공정에 의하여 버퍼산화막(23)을 제거한다. 이로써, 필드 영역에 소자분리막(26A)이 형성된다.
도 2c에 도시된 바와 같이, 본 발명에 있어서는 산화막에 대한 질화막의 식각 선택비가 높은 고선택비의 식각 조성물을 이용함으로써 STI 패턴에 갭필된 산화막의 식각은 최소화하면서 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 이에 따라 EFH(유효 산화막 높이)를 용이하게 제어할 수 있고, 산화막 손상이나 식각에 의한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
상기 실시예는 플래시 메모리 소자에 대하여 설명되었으나, 본 발명에 따른 고선택비의 식각 조성물은 디램 소자의 소자 분리 공정에도 물론 적용 가능하다.
도 3a 내지 3f는 본 발명의 다른 일 실시예에 따른 식각 조성물을 이용한 식각 공정을 포함하는 플래시 메모리 소자의 채널 형성 공정을 설명하기 위한 공정 단면도이다.
도 3a를 참조하면, 기판(30) 상에 파이프 채널 형성을 위한 질화막(32)이 매립된 파이프 게이트 전극막(31)을 형성한다. 파이프 게이트 전극막(31)을 이루는 제1 및 제2 도전막(31A 및 31B)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
보다 구체적으로, 기판(30) 상에 제1 도전막(31A)을 형성하고, 제1도전막(31A) 상에 질화막을 증착하고 이 질화막을 패터닝하여 파이프 채널 형성을 위한 질화막(32)을 형성한 후, 질화막(32)에 의하여 드러나는 제1 도전막(31A) 상에 제2 도전막(31B)을 형성한다. 이 제1 및 제2 도전막(31A 및 31B)이 파이프 게이트 전극막(31)을 이룬다.
이어서, 상기 공정 결과물 상에 수직 방향으로 적층되는 복수개의 메모리 셀 형성을 위하여 제1 층간절연막(33) 및 제1 게이트 전극막(34)을 교대로적층한다.
이하, 설명의 편의를 위하여, 제1 층간절연막(33) 및 제1 게이트 전극막(34)이 교대로 적층된 구조물을 셀 게이트 구조물(CGS)이라 하기로 한다.
여기서, 제1 층간절연막(33)은 복수층의 메모리 셀 간 분리를 위한 것으로, 예를 들어, 산화막을 포함할 수 있고, 제1 게이트 전극막(34)은 예를들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 본 실시예에서는 6층의 제1게이트 전극막(34)이 도시되어 있으나, 이에 한정되는 것은 아니다.
이어서, 셀 게이트 구조물(CGS)을 선택적으로 식각하여 질화막(32)을 노출시키는 한 쌍의 제1 및 제2 홀(H1, H2)을 형성한다. 제1 및 제2 홀(H1, H2)은 메모리 셀의 채널 형성을 위한 공간이다.
도 3b를 참조하면, 제1 및 제2 홀(H1, H2) 내에 매립되는 질화막(35)을 형성한다. 이 질화막(35)은 후술하는 트렌치 형성 공정(도 3c 참조)에서 제1 및 제2 홀(H1, H2)에 의하여 제1 게이트 전극막(34)이 노출되어 있는 경우 발생할 수 있는 발생할 수 있는 손상을 방지하기 위한 것이다.
도 3c를 참조하면, 복수층의 제1 게이트 전극막(34)이 제1 및 제2홀(H1, H2) 별로 분리되도록, 한 쌍의 제1 및 제2 홀(H1, H2) 사이의 셀 게이트 구 조물(CGS)을 선택적으로 식각하여 트렌치(S)를 형성한다.
도 3d를 참조하면, 트렌치(S) 내에 매립되는 희생막(36)을 형성한다.
도 3e를 참조하면, 상기 공정 결과물 상에, 선택 트랜지스터의 형성을 위하여 제2 층간절연막(37), 제2 게이트 전극막(38) 및 제2 층간절연막(37)을 순차적으로 형성한다. 이하, 설명의 편의를 위하여, 제2 층간절연막(37), 제2 게이트 전극막(38) 및 제2 층간절연막(37)의 적층 구조물을 선택 게이트 구조물(SGS)이라 한다.
제2 층간절연막(37)은 예를 들어, 산화막을 포함할 수 있고, 제2 게이트 전극막(38)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
이어서, 선택 게이트 구조물(SGS)을 선택적으로 식각하여 한 쌍의 제1 및 제2 홀(H1, H2)에 매립된 질화막(35)을 노출시키는 제3 및 제4 홀(H3, H4)을 형성한다. 제3 및 제4 홀(H3, H4)은 선택 트랜지스터의 채널이 형성될 영역이다.
도 3f를 참조하면, 제3 및 제4 홀(H3, H4)에 의하여 드러나는 질화막(35) 및 그 하부의 질화막(32)을 본 발명에 따른 식각 조성물을 이용하는 습식 식각 공정에 의하여 선택적으로 제거한다.
본 공정 결과, 메모리 셀의 채널막이 형성될 한 쌍의 셀 채널 홀(H5, H6)과, 셀 채널 홀(H5, H6) 하부에 배치되어 이들을 상호 연결시키는 파이프 채널 홀(H7)이 형성된다. 이 때, 본 발명에 따른 고선택비의 식각 조성물을 이용함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거하여, 프로파일의 손실 없이 파이프 채널을 정확하게 형성할 수 있다. 또한, 종래 문제시되었던 파티클 발생을 방지할 수 있어 공정의 안정성 및 신뢰성을 확보할 수 있다.
이후 후속 공정, 예를 들어 플로팅 게이트 형성 공정 및 컨트롤 게이트 형성 공정 등을 수행하여 플래시 메모리 소자를 형성한다.
도 4a 및 4b는 본 발명의 다른 일 실시예에 따른 식각 조성물을 이용한 식각 공정을 포함하는 상변화 메모리 소자에서의 다이오드 형성 공정을 설명하기 위한 공정 단면도이다.
도 4a를 참조하면, 기판(40) 상에 도전 영역(41)을 노출하는 개구부를 갖는 절연구조물이 제공된다. 도전 영역(41)은 예컨대 n+불순물 영역일 수 있다.
이어서, 개구부를 일부 매립하도록 폴리실리콘막(42)을 형성한 후, 불순물을 이온 주입하여 다이오드를 형성한다.
이어서, 폴리실리콘막(42) 상부에 티타늄실리사이드막(43)을 형성한다. 티타늄실리사이드막(43)은, 티타늄막을 형성한 후 폴리실리콘막(42)과 반응하도록 열처리함으로써 형성될 수 있다.
이어서, 티타늄실리사이드막(43) 상부에 티타늄질화막(44) 및 질화막(45)을 순서대로 형성한다.
이어서, 하드마스크를 이용한 건식 식각 공정을 수행하여 형성된 다이오드 사이의 고립된 공간에 산화막(46)을 형성한 후, CMP 공정을 수행하여 각각 분리된 하부전극의 1차 구조를 형성한다.
도 4b를 참조하면, 상기 공정 결과물에 본 발명에 따른 식각 조성물을 이용하는 습식 식각 공정을 실시하여, 상부의 질화막(45)을 선택적으로 제거한다. 이와 같이, 질화막 제거 시에 본 발명에 따른 고선택비의 식각 조성물을 이용 함으로써, 산화막의 손실 없이 충분한 시간 동안 질화막을 완전하게 선택적으로 제거할 수 있다. 또한, 산화막의 막질 손상이나 산화막의 식각으로 인한 전기적 특성 저하 및 파티클 발생을 방지하여, 소자 특성을 향상시킬 수 있다.
이어서, 질화막(45)이 제거된 공간에 티타늄을 증착하여 하부전극을 형성한다.
전술한 공정 외에도, 본 발명의 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조방법은 특히 질화막의 선택적 제거가 요구되는 공정, 예를 들어, 질화막과 산화막이 교대로 적층되거나 혼재되어 있는 경우 질화막에 대한 선택적 식각이 요구되는 공정에 효율적으로 적용 가능하다.
본 발명의 또 다른 일 실시예에 따른 반도체 소자는 상기 식각 조성물을 이용하는 식각 방법에 의하여 제조된다. 상기 반도체 소자의 종류는 본 발명에서 특별히 한정되지 않는다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
[ 제조예 1: 식각 조성물의 제조]
< 실시예 1>
인산 82 g, 3% 황산 3 g, 계면활성제 0.001 g 및 나머지 함량의 물을 혼합하여 식각 조성물을 제조하였다.
< 실시예 2 내지 6>
하기 표 1과 같이 황산의 농도를 변화시켜 첨가한 것을 제외하고 상기 실시예 1과 동일하게 실시하였다.
< 비교예 1>
하기 표 1과 같이 황산을 첨가하지 않은 것을 제외하고 상기 실시예 1과 동일하게 실시하였다.
[ 실험예 1]
상기 실시예 및 비교예에서 제조된 식각 조성물에 대하여, 식각되어 상기 식각 조성물 내에 포함된 실리콘 산화물의 함량에 따른 식각 속도를 측정하였고, 그 결과를 하기 표 1 및 도 1에 정리하였다. 구체적으로, 비이커에 상기 제조된 식각 조성물을 투입하여 15 내지 40 ℃ 온도에 도달했을 때 실리콘 산화막이 형성된 기판을 상기 가열된 식각 조성물에 각각 20 분 동안 침지하여 식각 속도를 측정하였다.
SN ThOx SIN/ThoX 선택비 Bp.(C)
비교예 N-인산 63.88 1.59 40.17 157
실시예 1 N-인산 + 황산 3% 72.47 1.60 45.30 160
실시예 2 N-인산 + 황산 5% 58.41 0.62 94.2 162
실시예 3 N-인산 + 황산 10% 52.82 0.65 81.26 164
실시예 4 N-인산 + 황산 25% 41.07 0.10 410.7 174
실시예 5 N-인산 + 황산 50% 20.9 0.01 2090 215
실시예 6 N-인산 + 황산 75% 6.63 0.00 무한대 265
상기 표 1을 참조하면, 상기 평가결과와 같이 황산을 약 3 % 정도 추가하였을 때 끓는점 오름에 의해 인산의 끓는점이 157 ℃에서 160 ℃로 상승한 것을 확인하였고, 이때 실리콘 질화막의 에칭 속도가 증가하게 되어 선택비 상승의 효과가 발생하게 되는 것을 확인하였다.
또한, 5 % 이상의 황산이 추가될 경우, 끓는점 오름 현상으로 온도가 과도하게 올라, 평가 온도를 157 ℃로 유지하며 평가하였으며, 이때 상대적으로 적은 인산함량으로 인해 황산의 농도가 증가할수록 실리콘 질화막의 식각속도는 줄어드는 것을 확인할 수 있었다. 또한 실리콘 질화막의 식각속도 감소와 함께 실리콘 산화막의 식각속도로 함께 감소하게되었고, 이를통해 실리콘 질화막과 실리콘 산화막의 선택적 식각이 가능하다는 것을 알 수 있었다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 인산 및 무기산을 포함하는 식각 조성물.
  2. 제1항에 있어서,
    상기 무기산은 황산, 발열 황산, 질산, 규산, 불산, 붕산, 염산, 과염소산 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 것인 식각 조성물.
  3. 제1항에 있어서,
    상기 무기산은 황산인 것인 식각 조성물.
  4. 제1항에 있어서,
    상기 무기산은 농도가 3 내지 75 %(v/v)인 것인 식각 조성물.
  5. 제1항에 있어서,
    상기 식각 조성물은 인산 100 중량부에 대하여 무기산을 2 내지 80 중량부로 포함하는 것인 식각 조성물.
  6. 제1항에 있어서
    상기 식각 조성물은 질화물 식각 속도(Å/min)와 산화물 식각 속도(Å/min)의 선택비가 40 : 1 내지 2000 : 1 (질화물 식각 속도 : 산화물 식각 속도)인 식각 조성물.
  7. 제1항에 따른 식각 조성물을 이용하여 수행되는 식각 공정을 포함하는 반도체 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 반도체 소자의 제조 방법은 상기 식각 공정에서 발생하는 파티클을 제거하는 후속 공정을 더 포함하며,
    상기 후속 공정에서는 희석 불산 또는 APM(과산화 수소와 암모니아수의 혼합액)을 이용하여 파티클을 제거하는 것인 반도체 소자의 제조 방법.
  9. 제7항에 있어서,
    상기 식각 공정은 산화막에 대하여 질화막을 선택적으로 식각하는 것이고, 상기 질화막 식각 공정은 50 내지 300℃의 온도에서 수행되는 것인 반도체 소자의 제조 방법.
  10. 제7항에 있어서,
    기판 상에 질화막을 형성하는 단계,
    하드 마스크를 이용하여 상기 질화막에 트렌치를 형성하는 단계,
    상기 트렌치를 매립하도록 산화막을 형성하는 단계,
    상기 질화막을 연마 정지막으로 하여 상기 질화막이 노출될 때까지 화학적 기계적 평탄화 공정을 실시하는 단계, 그리고
    상기 식각 조성물을 이용하여 습식 식각 공정에 의하여 상기 질화막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
KR1020150162603A 2015-11-19 2015-11-19 식각 조성물 및 이를 이용한 반도체 소자의 제조방법 KR102446076B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150162603A KR102446076B1 (ko) 2015-11-19 2015-11-19 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150162603A KR102446076B1 (ko) 2015-11-19 2015-11-19 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20170058691A true KR20170058691A (ko) 2017-05-29
KR102446076B1 KR102446076B1 (ko) 2022-09-22

Family

ID=59053379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150162603A KR102446076B1 (ko) 2015-11-19 2015-11-19 식각 조성물 및 이를 이용한 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR102446076B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006458A (ko) 1989-06-26 1991-04-29 하시모또 미찌노스께 미세가공표면처리제
KR20060074999A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 스크래치가 방지되는 반도체장치의 제조 방법
KR20150048221A (ko) * 2012-11-13 2015-05-06 후지필름 가부시키가이샤 반도체 기판의 에칭 방법 및 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006458A (ko) 1989-06-26 1991-04-29 하시모또 미찌노스께 미세가공표면처리제
KR20060074999A (ko) * 2004-12-28 2006-07-04 주식회사 하이닉스반도체 스크래치가 방지되는 반도체장치의 제조 방법
KR20150048221A (ko) * 2012-11-13 2015-05-06 후지필름 가부시키가이샤 반도체 기판의 에칭 방법 및 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR102446076B1 (ko) 2022-09-22

Similar Documents

Publication Publication Date Title
KR102400805B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102545802B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
US10995269B2 (en) Etchant composition and method of fabricating integrated circuit device using the same
KR101809192B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR100818708B1 (ko) 표면 세정을 포함하는 반도체소자 제조방법
KR100674971B1 (ko) Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
KR102424391B1 (ko) 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
US20210384212A1 (en) Composition for etching and manufacturing method of semiconductor device using the same
KR102446076B1 (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
KR102495512B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20190072412A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR100646203B1 (ko) 자기정렬된 플로팅게이트 공정을 이용한 플래시 메모리소자의 제조 방법
KR20240055256A (ko) 실리콘 선택적 식각액 조성물
KR20210026307A (ko) 식각 조성물, 이를 이용한 절연막의 식각방법 및 반도체 소자의 제조방법
KR100672171B1 (ko) 반도체 소자의 제조방법
KR20100119530A (ko) 반도체 장치의 제조방법
KR20100029909A (ko) 반도체 장치의 제조방법
KR20080001344A (ko) 플래시 메모리 소자의 제조방법
KR20070063822A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right