KR101977043B1 - 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정 - Google Patents

실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정 Download PDF

Info

Publication number
KR101977043B1
KR101977043B1 KR1020180054547A KR20180054547A KR101977043B1 KR 101977043 B1 KR101977043 B1 KR 101977043B1 KR 1020180054547 A KR1020180054547 A KR 1020180054547A KR 20180054547 A KR20180054547 A KR 20180054547A KR 101977043 B1 KR101977043 B1 KR 101977043B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
etching composition
film etching
silicon
Prior art date
Application number
KR1020180054547A
Other languages
English (en)
Inventor
임상우
손창진
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180054547A priority Critical patent/KR101977043B1/ko
Application granted granted Critical
Publication of KR101977043B1 publication Critical patent/KR101977043B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

본 발명의 일 측면은, 산, 염기, 또는 이들의 조합인 제1 부; 불소계 화합물, 실리콘계 화합물, 또는 이들의 조합인 제2 부; 및 용매;를 포함하고, 하기 (a) 내지 (c)를 만족하는 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정을 제공한다.
(a) X/Y는 0.01~0.1 또는 2~10이고,
(b) |X-Y|는 0.001~0.01 또는 0.07~1.0이고,
(c) (X+Y)/(X*Y)는 10~300 또는 350~1,500이고,
상기 (a) 내지 (c)에서, X 및 Y는 각각 상기 실리콘 질화막 식각 조성물 중 상기 제1 부 및 제2 부의 함량(중량%)이다.

Description

실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정{AN ETCHING COMPOSITION FOR SILICON NITRIDE LAYER AND AN ETCHING PROCESS USING THE SAME}
본 발명은 실리콘 질화막 식각 조성물에 관한 것으로, 더욱 상세하게는, 실리콘 질화막과 실리콘 산화막이 모두 표면에 노출되거나 교대로 적층된 구조에서 실리콘 산화막의 식각은 억제하고 실리콘 질화막을 선택적으로 식각하는 식각 조성물 및 이를 이용한 식각 공정에 관한 것이다.
실리콘 질화막과 실리콘 산화막은 반도체 공정에서 대표적인 절연막으로 사용되어 반도체 소자에서 모두 웨이퍼의 표면에 노출되거나, 최근의 입체적인 vertical NAND 메모리 반도체 제작에서 실리콘 질화막과 실리콘 산화막이 교대로 적층된 구조가 이용된다. 도 1에 도시된 실리콘 질화막과 실리콘 산화막의 적층 구조에서 실리콘 산화막의 식각을 최소화하고 실리콘 질화막만을 선택적으로 식각하는 식각 조성물 및 공정이 필요하다.
일반적으로 실리콘 질화막을 제거하기 위해 인산(phosphoric acid)을 사용하고 있으나, 식각률이 감소하고 산화막에 대한 선택성이 변하는 것을 방지하기 위해 탈이온수(deionized water)를 공급해야 한다. 그러나, 공급되는 탈이온수의 양이 조금만 변하여도 질화막 제거 성능이 저하되는 문제가 있다.
또한, 고온의 인산에 첨가제를 투입하여 실리콘 질화막을 선택적으로 식각하는 공정의 경우, 고온의 인산은 식각액의 교체 주기가 짧고, 소모량이 많으며, 인산 자체가 강산이므로 취급이 어려운 문제가 있다.
인산의 이러한 문제점들로 인해 인산을 사용하지 않거나 적게 사용하면서도 실리콘 질화막의 식각 속도 및 식각 선택비(실리콘 질화막 식각 속도/실리콘 산화막 식각 속도)를 개선하여 반도체의 생산성을 증대시킬 수 있는 식각 조성물을 개발할 필요가 있다.
일본공개특허 제1997-045660호는 인산에 불화수소산 또는 질산 등을 혼합하여 식각 조성물을 제조하여 질화막을 제거하는 기술을 개시하나, 이는 질화막의 선택도를 저하시키는 문제가 있고, 특히, 인산에 불화수소산을 혼합하는 경우 공정 배치수가 증가함에 따라 질화막과 산화막의 선택비가 크게 변화하게 된다.
한국공개특허 제2017-0030774호는 무기계 불소 화합물, 실리콘계 화합물, 극성 유기용매 및 물을 포함하는 비인산계 실리콘 질화막 식각 조성물을 개시하나, 이 경우 식각 선택비를 300 이상까지 높일 수 있는 반면에 식각 속도는 최대 32.5Å/분에 불과하여 반도체의 생산성이 저하되는 문제가 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 실리콘 질화막을 인산의 사용없이 식각하면서도 실리콘 질화막의 식각 속도 및 식각 선택비 간의 트레이드-오프(trade-off)를 해소하여 양자를 균형적으로 구현할 수 있는 식각 조성물 및 이를 이용한 식각 공정을 제공하는 것이다.
본 발명의 일 측면은, 산, 염기, 또는 이들의 조합인 제1 부; 불소계 화합물, 실리콘계 화합물, 또는 이들의 조합인 제2 부; 및 용매;를 포함하고, 하기 (a) 내지 (c)를 만족하는 실리콘 질화막 식각 조성물을 제공한다.
(a) X/Y는 0.01~0.1 또는 2~10이고, (b) |X-Y|는 0.001~0.01 또는 0.07~1.0이고, (c) (X+Y)/(X*Y)는 10~300 또는 350~1,500이고, 상기 (a) 내지 (c)에서, X 및 Y는 각각 상기 실리콘 질화막 식각 조성물 중 상기 제1 부 및 제2 부의 함량(중량%)이다.
일 실시예에 있어서, 상기 제1 부는 산이고, 상기 실리콘 질화막 식각 조성물 중 상기 산의 함량은 0.001~0.05중량%일 수 있다.
일 실시예에 있어서, 상기 제1 부는 염기이고, 상기 실리콘 질화막 식각 조성물 중 상기 염기의 함량은 0.005~0.5중량%일 수 있다.
일 실시예에 있어서, 상기 제2 부는 불소계 화합물이고, 상기 실리콘 질화막 식각 조성물 중 상기 불소계 화합물의 함량은 0.0001~0.006중량%일 수 있다.
일 실시예에 있어서, 상기 제2 부는 실리콘계 화합물이고, 상기 실리콘 질화막 식각 조성물 중 상기 실리콘계 화합물의 함량은 0.01~0.5중량%일 수 있다.
일 실시예에 있어서, 상기 산은 염산(HCl), 질산(HNO3), 황산(H2SO4), 아세트산(CH3COO2H), 붕산(H3BO3) 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나일 수 있다.
일 실시예에 있어서, 상기 염기는 NH4OH, KOH, NaOH, Ca(OH)2 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나일 수 있다.
일 실시예에 있어서, 상기 불소계 화합물은 HF, NH4F, NH4HF2, H2SiF6 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나일 수 있다.
일 실시예에 있어서, 상기 실리콘계 화합물은 하기 화학식 1로 표시될 수 있다.
<화학식 1>
Figure 112018046677395-pat00001
상기 화학식 1에서, R1 내지 R4는 각각 독립적으로 수소, 하이드록실기, C1~C20의 알킬기, C1~C20의 아미노알킬기, C1~C20의 알콕시기, C1~C20의 아세틸옥시기 및 C1~C20의 할로알킬아세틸옥시기로 이루어진 군에서 선택된 하나이다.
일 실시예에 있어서, 상기 용매는 물, 극성 유기용매, 또는 이들의 조합일 수 있다.
일 실시예에 있어서, 상기 실리콘 질화막 식각 조성물의, 실리콘 질화막 식각 속도는 35Å/분 이상이고, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 100.0 이상일 수 있다.
일 실시예에 있어서, 상기 실리콘 질화막 식각 조성물은 인산을 포함하지 않을 수 있다.
본 발명의 다른 일 측면은, 상기 실리콘 질화막 식각 조성물을 이용하여 실리콘 질화막을 식각하는 공정에 있어서, 상기 실리콘 질화막 식각 조성물 및 웨이퍼를 반응기에 투입하고, 상기 반응기를 100℃ 이상으로 가열하여 상기 반응기 내부에 대기압 이상의 가압 조건을 형성하는 공정을 제공한다.
본 발명의 일 측면에 따른 실리콘 질화막 식각 조성물은 인산을 포함하지 않되, 산, 염기, 또는 이들의 조합인 제1 부; 불소계 화합물, 실리콘계 화합물, 또는 이들의 조합인 제2 부; 및 용매를 포함함으로써, 실리콘 질화막의 식각 속도 및 식각 선택비 간의 트레이드-오프(trade-off)를 해소하여 양자를 균형적으로 구현할 수 있고, 그에 따라 반도체의 생산원가를 절감하고 생산성을 현저히 개선할 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 실리콘 질화막 식각 조성물의 적용 대상인 실리콘 질화막과 실리콘 산화막의 적층 구조를 도식화한 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 발명의 일 측면은, 산, 염기, 또는 이들의 조합인 제1 부; 불소계 화합물, 실리콘계 화합물, 또는 이들의 조합인 제2 부; 및 용매;를 포함하고, 하기 (a) 내지 (c)를 만족하는 실리콘 질화막 식각 조성물을 제공한다.
(a) X/Y는 0.01~0.1 또는 2~10이고, (b) |X-Y|는 0.001~0.01 또는 0.07~1.0이고, (c) (X+Y)/(X*Y)는 10~300 또는 350~1,500이고, 상기 (a) 내지 (c)에서, X 및 Y는 각각 상기 실리콘 질화막 식각 조성물 중 상기 제1 부 및 제2 부의 함량(중량%)이다.
상기 실리콘 질화막 식각 조성물이 상기 (a) 내지 (c)를 모두 충족하는 경우, 실리콘 질화막 식각 속도와 식각 선택비 간의 트레이드-오프를 해소하여 양자를 균형적으로 구현할 수 있고, 그에 따라 반도체의 생산성을 현저히 개선할 수 있다. 반면, 상기 (a) 내지 (c) 중 적어도 하나의 조건을 충족하지 않은 식각 조성물은 실리콘 질화막 식각 속도와 식각 선택비 간의 트레이드-오프가 적절히 해소되기 어렵다.
상기 실리콘 질화막 식각 조성물은 실질적으로 인산을 포함하지 않는, 이른바, "비인산계 식각 조성물"로, 높은 식각 선택비(실리콘 질화막 식각 속도/실리콘 산화막 식각 속도)를 가질 수 있다. 상기 용어, "비인산계"는 인산계 화합물을 실질적으로 포함하지 않는 것을 의미한다. 인산계 화합물을 실질적으로 포함하지 않는다는 것은 이를 완전히 포함하지 않는 경우뿐만 아니라 인산계 화합물이 그에 의한 효과를 구현할 수 없거나 유의적인 효과를 나타내지 못하는 정도로 미량 포함하는 경우까지 포함하는 개념으로 이해될 수 있다.
인산계 화합물은 고온에서 장시간 작업 시 축합반응하여 폴리인산을 형성하는데, 폴리인산은 식각 조성물의 점도를 급격히 상승시켜 조성물의 식각 성능을 현저히 저하시킬 수 있다. 또한, 인산계 화합물은 식각 공정에서 발생하는 양이온과 반응하여 인산염을 형성하고, 이러한 인산염은 불필요한 임의의 입자를 형성하여 식각 성능을 저하시킬 수 있다.
이에 대해, 본 발명의 일 측면에 따른 실리콘 질화막 식각 조성물은 인산계 화합물을 포함하지 않음으로써 전술한 문제점을 해결할 수 있다.
상기 제1 부는 산과 염기를 택일적으로 포함할 수 있고, 필요에 따라, 양자를 모두 포함할 수도 있다.
상기 제1 부가 산인 경우, 상기 실리콘 질화막 식각 조성물 중 상기 산의 함량은 0.001~0.05중량%일 수 있다. 상기 산은 상기 실리콘 질화막 식각 조성물의 실리콘 질화막 식각 선택비를 향상시킬 수 있다. 상기 산은 염산(HCl), 질산(HNO3), 황산(H2SO4), 아세트산(CH3COO2H), 붕산(H3BO3) 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나일 수 있고, 바람직하게는, 염산일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 부가 염기인 경우, 상기 실리콘 질화막 식각 조성물 중 상기 염기의 함량은 0.005~0.5중량%일 수 있다. 상기 염기는 상기 실리콘 질화막 식각 조성물의 실리콘 질화막 식각 속도를 향상시킬 수 있다. 상기 염기는 NH4OH, KOH, NaOH, Ca(OH)2 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나일 수 있고, 바람직하게는, NH4OH일 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 부는 불소계 화합물과 실리콘계 화합물을 택일적으로 포함할 수 있고, 필요에 따라, 양자를 모두 포함할 수도 있다.
상기 제2 부가 불소계 화합물인 경우, 상기 실리콘 질화막 식각 조성물 중 상기 불소계 화합물의 함량은 0.0001~0.006중량%일 수 있다. 상기 불소계 화합물의 함량이 0.006중량% 초과이면 실리콘 질화막뿐만 아니라 실리콘 산화막의 식각 속도도 함께 증가하여 실리콘 질화막 식각 선택비가 100.0 미만으로 낮아질 수 있다. 상기 불소계 화합물은 상기 실리콘 질화막 실각 조성물의 실리콘 질화막 식각 속도 및 식각 선택비를 향상시킬 수 있다. 상기 불소계 화합물은 HF, NH4F, NH4HF2, H2SiF6 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나일 수 있고, 바람직하게는, HF일 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 부가 실리콘계 화합물인 경우, 상기 실리콘 질화막 식각 조성물 중 상기 실리콘계 화합물의 함량은 0.01~0.5중량%일 수 있다. 상기 실리콘계 화합물의 함량이 0.5중량% 초과이면 실리콘 질화막 식각 선택비를 1,000 이상으로 높일 수 있는 반면에 실리콘 질화막 식각 속도는 30Å/분 미만으로 낮아져 반도체의 생산성이 저하될 수 있다. 상기 실리콘계 화합물은 실리콘 산화막의 식각을 억제하여 실리콘 질화막 식각 선택비를 향상시킬 수 있다. 상기 실리콘계 화합물은 하기 화학식 1로 표시될 수 있다.
<화학식 1>
Figure 112018046677395-pat00002
상기 화학식 1에서, R1 내지 R4는 각각 독립적으로 수소, 하이드록실기(-OH), C1~C20의 알킬기, C1~C20의 아미노알킬기, C1~C20의 알콕시기, C1~C20의 아세틸옥시기 및 C1~C20의 할로알킬아세틸옥시기로 이루어진 군에서 선택된 하나이다. 예를 들어, 상기 실리콘계 화합물은 규산(silicic acid), 테트라에틸 오르쏘실리케이트(tetra ethylorthosilicate), 트리메톡시메틸 실란(trimethoxymethyl silane) 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나일 수 있고, 바람직하게는, 규산(silicic acid) 또는 트리메톡시메틸 실란(trimethoxymethyl silane)일 수 있으나, 이에 한정되는 것은 아니다.
상기 제2 부가 불소계 화합물 및 실리콘계 화합물을 모두 포함하는 경우, 상기 불소계 화합물의 함량은 0.0001~0.006중량%일 수 있고, 상기 실리콘계 화합물의 함량은 0.1~0.5중량%일 수 있다.
상기 용매는 물, 극성 유기용매, 또는 이들의 조합일 수 있고, 바람직하게는, 물일 수 있고, 더 바람직하게는, 탈이온수일 수 있으나, 이에 한정되는 것은 아니다. 상기 탈이온수는 비저항이 약 18.25MΩ·cm인 물을 의미한다. 한편, 상기 극성 유기용매는 고온 공정에 적합한 비등점을 가지는 극성 유기용매라면 특별히 한정되는 것은 아니지만, 예를 들어, 술폭사이드계 용매, 술폰계 용매, 락톤계 용매, 락탐계 용매, 알코올계 용매, 글리콜계 용매, 이미다졸리디논계 용매 등일 수 있다.
상기 실리콘 질화막 식각 조성물의, 실리콘 질화막 식각 속도는 35Å/분 이상, 바람직하게는, 65Å/분 이상이고, 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 100.0 이상, 바람직하게는, 200.0 이상일 수 있다.
상기 실리콘 질화막 식각 조성물은 아래와 같은 조성을 가질 수 있으나, 각 성분의 종류가 이에 한정되는 것은 아니며, 그와 유사한 작용효과를 가지는 것으로 치환 및/또는 변경될 수 있다.
(1) 염산 0.001~0.01중량%, HF 0.0001~0.005중량% 및 잔량의 탈이온수
(2) 염산 0.001~0.01중량%, HF 0.005~0.01중량%, 규산 0.1~0.5중량% 및 잔량의 탈이온수
(3) 염산 0.001~0.01중량%, HF 0.005~0.01중량%, 트리메톡시메틸 실란 0.1~0.5중량% 및 잔량의 탈이온수
(4) 수산화암모늄 0.1~0.5중량%, 규산 0.01~0.1중량% 및 잔량의 탈이온수
본 발명의 다른 일 측면은, 상기 실리콘 질화막 식각 조성물을 이용하여 실리콘 질화막을 식각하는 공정에 있어서, 상기 실리콘 질화막 식각 조성물 및 웨이퍼를 반응기에 투입하고, 상기 반응기를 100℃ 이상, 바람직하게는, 110℃ 이상, 더 바람직하게는, 150℃ 이상으로 가열하여 상기 반응기 내부에 대기압 이상, 바람직하게는, 대기압 초과의 가압 조건을 형성하는 공정을 제공한다.
상기 실리콘 질화막 식각 조성물을 이용하여 상압에서 식각 공정을 수행하는 경우, 어떠한 반응도 일어나지 않으므로, 실리콘 질화막이 식각되기 어렵다. 다만, 상기 공정 시 반응기의 온도를 100℃ 이상, 바람직하게는, 110℃ 이상, 더 바람직하게는, 150℃ 이상으로 가열하면 상기 실리콘 질화막 식각 조성물의 끓는점과 pKw가 변하여 기화되지 않고 고온의 액체로 유지될 수 있으므로, 실리콘 질화막을 선택적으로 빠르게 식각할 수 있다.
이하, 본 발명의 실시예에 관하여 상세히 설명하기로 한다.
실시예 및 비교예
마그네틱 바가 설치된 각각의 실험용 비커에 탈이온수를 투입하고 각각의 성분을 하기 표 1에 기재된 조성비로 첨가한 후, 상온에서 5분 간 500rpm의 속도로 교반하여 실리콘 질화막 식각 조성물을 제조하였다. 하기 표 1에 기재된 조성비를 X, Y를 변수하는 파라미터로 변환하여 하기 표 2에 나타내었다.
-1A: 인산
-1B: 질산
-1C: 염산
-1D: 수산화암모늄
-1TOTAL (X): 제1 부의 함량
-2A: 불화수소산(HF)
-2B: 규산(silicic acid)
-2C: 테트라에틸 오르쏘실리케이트(tetra ethylorthosilicate)
-2D: 트리메톡시메틸 실란(trimethoxymethyl silane)
-2TOTAL (Y): 제2 부의 함량
구분 1A 1B 1C 1D 1TOTAL
(X)
2A 2B 2C 2D 2TOTAL
(Y)
실시예 1 0.008 0.008 0.004 0.004
실시예 2 0.008 0.008 0.0008 0.0008
실시예 3 0.008 0.008 0.006 0.1 0.106
실시예 4 0.008 0.008 0.006 0.5 0.506
실시예 5 0.008 0.008 0.006 0.13 0.136
실시예 6 0.12 0.12 0.05 0.05
비교예 1 0 0
비교예 2 0 0.1 0.1
비교예 3 0 0.1 0.1
비교예 4 0 0.004 0.004
비교예 5 0.06 0.06 0
비교예 6 0.06 0.06 0
비교예 7 0.08 0.08 0
비교예 8 0.08 0.08 0.004 0.004
비교예 9 0.08 0.08 0.04 0.04
비교예 10 0.08 0.08 0.012 0.012
비교예 11 0.02 0.02 0
비교예 12 0.01 0.01 0
비교예 13 0.008 0.008 0.008 0.008
비교예 14 0.008 0.008 0
비교예 15 0.008 0.008 0.006 0.006
비교예 16 0.02 0.02 0.006 0.006
비교예 17 0.01 0.01 0.006 0.006
비교예 18 0.003 0.003 0
비교예 19 0.003 0.003 0.1 0.1
비교예 20 0.003 0.003 0.1 0.1
비교예 21 0.12 0.12 0
비교예 22 0.12 0.12 0.66 0.66
구분 1TOTAL
(X)
2TOTAL
(Y)
X/Y |X-Y| (X+Y)/(X*Y)
실시예 1 0.008 0.004 2 0.004 375
실시예 2 0.008 0.0008 10 0.0072 1,375
실시예 3 0.008 0.106 0.075 0.098 134.43
실시예 4 0.008 0.506 0.016 0.498 126.98
실시예 5 0.008 0.136 0.059 0.128 132.35
실시예 6 0.12 0.05 2.4 0.07 28.33
비교예 1 0 0 - 0 -
비교예 2 0 0.1 0 0.1 -
비교예 3 0 0.1 0 0.1 -
비교예 4 0 0.004 0 0.004 -
비교예 5 0.06 0 - 0.06 -
비교예 6 0.06 0 - 0.06 -
비교예 7 0.08 0 - 0.08 -
비교예 8 0.08 0.004 20 0.076 262.5
비교예 9 0.08 0.04 2 0.04 37.5
비교예 10 0.08 0.012 6.67 0.068 95.83
비교예 11 0.02 0 - 0.02 -
비교예 12 0.01 0 - 0.01 -
비교예 13 0.008 0.008 1 0 250
비교예 14 0.008 0 - 0.008 -
비교예 15 0.008 0.006 1.33 0.002 291.67
비교예 16 0.02 0.006 3.33 0.014 216.67
비교예 17 0.01 0.006 1.67 0.004 266.67
비교예 18 0.003 0 - 0.003 -
비교예 19 0.003 0.1 0.03 0.097 343.33
비교예 20 0.003 0.1 0.03 0.097 343.33
비교예 21 0.12 0 - 0.12 -
비교예 22 0.12 0.66 0.18 0.54 9.85
실험예
상기 실시예 및 비교예에서 제조된 식각 조성물의 성능을 평가하기 위해 CVD 방법을 이용하여 반도체 제조과정과 동일하게 증착하여 실리콘 질화막 웨이퍼 및 실리콘 산화막 웨이퍼를 각각 준비하였다. 식각 개시 전, 엘립소미터(Ellipsometer, 모델명: SE-MG-1000, 제조사: Nano-view)를 이용하여 식각 전의 두께를 측정하였다. 식각 조성물과 웨이퍼를 가압이 가능한 반응기에 넣고 160℃에서 20분 간 식각 공정을 진행하였다. 식각 조성물의 용매인 탈이온수는 대기압에서 끓는점이 100℃이므로 보다 높은 온도에서 공정을 진행하기 위해 가압이 가능한 반응기를 사용하여 실험하였다. 식각이 완료된 후에 초순수로 세정한 후 건조장치를 이용하여 잔류하는 식각 조성물 및 수분을 완전히 건조시켰다. 건조된 웨이퍼는 엘립소미터(ellipsometer)를 이용하여 식각 후 박막 두께를 측정하였다. 식각 전후의 박막 두께를 통해 식각량 및 식각 속도를 측정하였다.
또한, 실리콘 질화막 식각 속도(ERSi3N4)와 실리콘 산화막 식각 속도(ERSiO2)의 비에 의해 식각 선택비(ERSi3N4/ ERSiO2)를 계산하였고, 그 결과를 하기 표 3에 나타내었다.
구분 X/Y |X-Y| (X+Y)/(X*Y) ERSi3N4 ERSiO2 식각 선택비
실시예 1 2 0.004 375 76.63 0.27 283.81
실시예 2 10 0.0072 1,375 46.41 0.38 122.13
실시예 3 0.075 0.098 134.43 78.16 0.58 134.76
실시예 4 0.016 0.498 126.98 45.57 0.32 142.41
실시예 5 0.059 0.128 132.35 68.06 0.33 206.24
실시예 6 2.4 0.07 28.33 36 0.06 600.00
비교예 1 - 0 - 38.03 2.26 16.83
비교예 2 0 0.1 - 22.75 1.28 17.77
비교예 3 0 0.1 - 31.28 2.83 11.05
비교예 4 0 0.004 - 108.6 1.45 74.90
비교예 5 - 0.06 - 8.72 0.12 72.67
비교예 6 - 0.06 - 8.75 0.08 109.38
비교예 7 - 0.08 - 8.49 0.25 33.96
비교예 8 20 0.076 262.5 38.8 0.51 76.08
비교예 9 2 0.04 37.5 134.96 10.81 12.48
비교예 10 6.67 0.068 95.83 84.68 1.58 53.59
비교예 11 - 0.02 - 7.05 0.13 54.23
비교예 12 - 0.01 - 10 0.29 34.48
비교예 13 1 0 250 131.76 2.35 56.07
비교예 14 - 0.008 - 18.75 0.08 234.38
비교예 15 1.33 0.002 291.67 116.12 1.56 74.44
비교예 16 3.33 0.014 216.67 85.99 1.6 53.74
비교예 17 1.67 0.004 266.67 99.27 1.49 66.62
비교예 18 - 0.003 - 41.64 8.65 4.81
비교예 19 0.03 0.097 343.33 34.18 20.45 1.67
비교예 20 0.03 0.097 343.33 13.88 0.34 40.82
비교예 21 - 0.12 - 76.52 53.92 1.42
비교예 22 0.18 0.54 9.85 25.32 0.02 1,266.00
상기 표 3을 참고하면, (a) X/Y는 0.01~0.1 또는 2~10이고, (b) |X-Y|는 0.001~0.01 또는 0.07~1.0이고, (c) (X+Y)/(X*Y)는 10~300 또는 350~1,500인 조건을 모두 충족하는 실시예 1~6의 식각 조성물은 식각 선택비가 100.0 이상, 바람직하게는, 200.0 이상임과 동시에, 실리콘 질화막 식각 속도(ERSi3N4)가 35Å/분 이상, 바람직하게는, 65Å/분 이상이므로, 실리콘 질화막 식각 속도와 식각 선택비 간의 트레이드-오프를 해소하여 양자를 균형적으로 구현하였다.반면, 상기 (a) 내지 (c) 중 적어도 하나의 조건을 충족하지 않은 비교예 1~22의 식각 조성물은 실리콘 질화막 식각 속도와 식각 선택비 간의 트레이드-오프가 적절히 해소되지 못했고, 특히, 상기 (a) 및 (c)를 충족하지 않은 비교예 22의 식각 조성물은 실리콘 질화막 식각 선택비가 1,266.00으로 매우 높은 반면에, 식각 속도가 25.32Å/분에 그쳐 반도체의 생산성을 개선하기 어렵다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (13)

  1. 염산 또는 수산화암모늄인 제1 부;
    불소계 화합물, 실리콘계 화합물, 또는 이들의 조합인 제2 부; 및
    용매;를 포함하고,
    상기 실리콘계 화합물은 하기 화학식 1로 표시되고,
    <화학식 1>
    Figure 112019015613246-pat00005

    상기 화학식 1에서,
    R1 내지 R4는 각각 독립적으로 수소, 하이드록실기, C1~C20의 알킬기, C1~C20의 아미노알킬기, C1~C20의 알콕시기, C1~C20의 아세틸옥시기 및 C1~C20의 할로알킬아세틸옥시기로 이루어진 군에서 선택된 하나이고,
    하기 (a) 내지 (e)를 만족하는 실리콘 질화막 식각 조성물:
    (a) X/Y는 0.01~0.1 또는 2~10이고,
    (b) |X-Y|는 0.001~0.01 또는 0.07~1.0이고,
    (c) (X+Y)/(X*Y)는 10~300 또는 350~1,500이고,
    (d) 상기 제1 부가 염산이면 상기 제2 부는 불소계 화합물 및 실리콘계 화합물의 조합이고,
    (e) 상기 제1 부가 수산화암모늄이면 상기 제2 부는 실리콘계 화합물이고,
    상기 (a) 내지 (c)에서, X 및 Y는 각각 상기 실리콘 질화막 식각 조성물 중 상기 제1 부 및 제2 부의 함량(중량%)이다.
  2. 제1항에 있어서,
    상기 제1 부는 염산이고,
    상기 실리콘 질화막 식각 조성물 중 상기 염산의 함량은 0.001~0.05중량%인 실리콘 질화막 식각 조성물.
  3. 제1항에 있어서,
    상기 제1 부는 수산화암모늄이고,
    상기 실리콘 질화막 식각 조성물 중 상기 수산화암모늄의 함량은 0.005~0.5중량%인 실리콘 질화막 식각 조성물.
  4. 제1항에 있어서,
    상기 제2 부는 불소계 화합물 및 실리콘계 화합물의 조합이고,
    상기 실리콘 질화막 식각 조성물 중 상기 불소계 화합물의 함량은 0.0001~0.006중량%인 실리콘 질화막 식각 조성물.
  5. 제1항에 있어서,
    상기 제2 부는 실리콘계 화합물이고,
    상기 실리콘 질화막 식각 조성물 중 상기 실리콘계 화합물의 함량은 0.01~0.5중량%인 실리콘 질화막 식각 조성물.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 불소계 화합물은 HF, NH4F, NH4HF2, H2SiF6 및 이들 중 2 이상의 조합으로 이루어진 군에서 선택된 하나인 실리콘 질화막 식각 조성물.
  9. 삭제
  10. 제1항에 있어서,
    상기 용매는 물, 극성 유기용매, 또는 이들의 조합인 실리콘 질화막 식각 조성물.
  11. 제1항에 있어서,
    상기 실리콘 질화막 식각 조성물의,
    160℃에서 실리콘 질화막 식각 속도는 35Å/분 이상이고,
    160℃에서 실리콘 산화막에 대한 실리콘 질화막의 식각 선택비는 100.0 이상인 실리콘 질화막 식각 조성물.
  12. 제1항에 있어서,
    상기 실리콘 질화막 식각 조성물은 인산을 포함하지 않는 실리콘 질화막 식각 조성물.
  13. 제1항 내지 제5항, 제8항, 제10항 내지 제12항 중 어느 한 항에 따른 실리콘 질화막 식각 조성물을 이용하여 실리콘 질화막을 식각하는 공정에 있어서,
    상기 실리콘 질화막 식각 조성물 및 웨이퍼를 반응기에 투입하고, 상기 반응기를 100℃ 이상으로 가열하여 상기 반응기 내부에 대기압 이상의 가압 조건을 형성하는 공정.
KR1020180054547A 2018-05-11 2018-05-11 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정 KR101977043B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180054547A KR101977043B1 (ko) 2018-05-11 2018-05-11 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180054547A KR101977043B1 (ko) 2018-05-11 2018-05-11 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정

Publications (1)

Publication Number Publication Date
KR101977043B1 true KR101977043B1 (ko) 2019-08-28

Family

ID=67775198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180054547A KR101977043B1 (ko) 2018-05-11 2018-05-11 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정

Country Status (1)

Country Link
KR (1) KR101977043B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315919B1 (ko) 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130125561A (ko) * 2012-05-09 2013-11-19 오씨아이 주식회사 실리콘 질화막의 에칭 용액
KR20140065618A (ko) * 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20170001801A (ko) * 2015-06-25 2017-01-05 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170093430A (ko) * 2016-02-05 2017-08-16 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR20170126049A (ko) * 2016-05-04 2017-11-16 오씨아이 주식회사 실리콘 질화막 식각 용액

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130125561A (ko) * 2012-05-09 2013-11-19 오씨아이 주식회사 실리콘 질화막의 에칭 용액
KR20140065618A (ko) * 2012-11-19 2014-05-30 동우 화인켐 주식회사 액정표시장치용 어레이 기판의 제조방법
KR20170001801A (ko) * 2015-06-25 2017-01-05 오씨아이 주식회사 실리콘 질화막 식각 용액
KR20170093430A (ko) * 2016-02-05 2017-08-16 동우 화인켐 주식회사 실리콘 질화막 식각액 조성물 및 이를 이용하는 반도체 소자 및 tft 어레이 기판의 제조방법
KR20170126049A (ko) * 2016-05-04 2017-11-16 오씨아이 주식회사 실리콘 질화막 식각 용액

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315919B1 (ko) 2021-01-26 2021-10-22 연세대학교 산학협력단 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
US11521859B2 (en) 2021-01-26 2022-12-06 Industry-Academic Cooperation Foundation, Yonsei University Non-phosphoric acid-based silicon nitride film etching composition and etching method using the same

Similar Documents

Publication Publication Date Title
KR102511607B1 (ko) 식각 조성물, 식각 방법 및 반도체 소자
KR101623764B1 (ko) 실리카질 막의 제조에 사용하는 침지용 용액 및 이를 사용한 실리카질 막의 제조법
TWI684640B (zh) 用於蝕刻含氮化矽基材之組合物及方法
KR101380487B1 (ko) 실리콘 질화막의 에칭 용액
KR101316054B1 (ko) 실리콘 산화막 식각용 조성물 및 이를 이용한 실리콘 산화막의 식각 방법
KR101320416B1 (ko) 식각액 조성물 및 이를 이용한 습식 식각방법
CN110628435B (zh) 氮化硅膜蚀刻组合物
JP5535583B2 (ja) トレンチ・アイソレーション構造の形成方法
CN112384596B (zh) 用于氮化硅膜的蚀刻组成物及用于蚀刻半导体装置的方法
KR20170130665A (ko) 실리콘 기판의 전처리제 및 이를 이용한 실리콘 기판의 식각 방법
KR20190081343A (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
JP2012114298A (ja) 塗布型拡散剤組成物
KR101977043B1 (ko) 실리콘 질화막 식각 조성물 및 이를 이용한 식각 공정
WO2020116340A1 (ja) 半導体素子の製造方法、および、太陽電池の製造方法
KR20220073813A (ko) 반도체 소자의 제조 중 질화규소를 선택적으로 제거하기 위한 에칭 조성물 및 방법
KR102464161B1 (ko) 실리콘 질화막 식각 조성물
KR102315919B1 (ko) 비인산계 실리콘 질화막 식각 조성물 및 이를 이용한 식각방법
KR102636997B1 (ko) 폴리실리콘 식각액 제조용 조성물 및 이를 포함하는 폴리실리콘 식각액
KR102435735B1 (ko) 질화막에 대한 선택성이 우수한 식각액 조성물
KR102457243B1 (ko) 실리콘 질화막 식각 조성물
KR102278765B1 (ko) 실리콘 질화막 선택적 식각액 및 이를 이용한 반도체 소자의 제조 방법
KR102483009B1 (ko) 폴리실리콘 습식 식각용 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20200114727A (ko) 실리콘 질화막 식각 조성물
KR20230079903A (ko) 실리콘 질화막 에칭 조성물 및 이의 제조방법
KR20240055256A (ko) 실리콘 선택적 식각액 조성물