KR20210040781A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20210040781A
KR20210040781A KR1020200121153A KR20200121153A KR20210040781A KR 20210040781 A KR20210040781 A KR 20210040781A KR 1020200121153 A KR1020200121153 A KR 1020200121153A KR 20200121153 A KR20200121153 A KR 20200121153A KR 20210040781 A KR20210040781 A KR 20210040781A
Authority
KR
South Korea
Prior art keywords
internal electrode
region
electrode layer
ceramic capacitor
multilayer ceramic
Prior art date
Application number
KR1020200121153A
Other languages
English (en)
Other versions
KR102406443B1 (ko
Inventor
히카루 오쿠다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20210040781A publication Critical patent/KR20210040781A/ko
Application granted granted Critical
Publication of KR102406443B1 publication Critical patent/KR102406443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates

Abstract

내부전극층을 적층방향으로부터 평면에서 봤을 때에, 내부전극층은 유효영역이 되는 내부전극 본체부와, 내부전극 본체부를 적층체의 제1 단면 또는 제2 단면으로 인출하는 내부전극 인출부를 가지며, 적층체의 폭방향에서의, 내부전극 인출부의 길이는 내부전극 본체부의 길이의 1/2 이하이다. 내부전극층은 내부전극층을 구성하는 도전 성분의 연속성이 상대적으로 높은 제1 영역과, 상기 도전 성분의 연속성이 상대적으로 낮은 제2 영역을 가진다. 내부전극 본체부의 대략 중앙부는 상기 제1 영역으로 구성되고, 내부전극 인출부의 적어도 일부는 상기 제2 영역으로 구성된다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서의 일례로서, 일본 공개특허공보 특개2004-179531호에는, 세라믹 소자 중에, 복수개의 내부전극이 세라믹층을 사이에 두고 대향하도록 배치되면서, 서로 대향하는 내부전극이 교대로 세라믹 소자의 반대 측의 단면(端面)으로 인출되고, 상기 단면에 형성된 외부전극에 접속된 구조를 가지는 적층 세라믹 전자 부품에 있어서, 내부전극의 인출부를, 세라믹 소자의 단면에 가까워짐에 따라 폭이 서서히 좁아지는 테이퍼 형상부로 함으로써, 세라믹 소자의 내부에 수분이 침입하는 것을 막는 것이 개시되어 있다.
일본 공개특허공보 특개2004-179531호에 기재된 적층 세라믹 콘덴서는 예를 들면, 내부전극을 인쇄한 세라믹 그린시트를 적층, 압착, 소성한 후, 외부전극을 형성함으로써 제작된다.
일본 공개특허공보 특개2004-179531호
적층 세라믹 콘덴서의 정전 용량의 향상을 위해서는 내부전극을 절연하는 유전체층의 두께를 얇게 하여 내부전극 사이의 거리를 짧게 하는 것을 생각할 수 있는데, 유전체층의 두께를 얇게 하면 내부전극 사이의 절연성이 저하되고, 적층 세라믹 콘덴서의 절연저항이 저하된다는 문제가 있었다.
본 발명의 주된 목적은 유전체층의 두께가 얇은 경우에도 절연저항의 저하를 억제할 수 있는 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명의 제1 국면에 기초하는 적층 세라믹 콘덴서는, 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극층을 포함하고, 적층방향으로 마주 보는 제1 주면(主面) 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주 보는 제1 단면 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면을 가지는 적층체와, 상기 적층체의 표면에 마련되며 상기 내부전극층과 접속된 외부전극을 포함하는 적층 세라믹 콘덴서로서, 상기 유전체층의 평균 두께는 0.5㎛ 이하이고, 상기 내부전극층을 상기 적층방향으로부터 평면에서 봤을 때에, 상기 내부전극층은, 유효영역이 되는 내부전극 본체부와, 상기 내부전극 본체부를 상기 적층체의 상기 제1 단면 또는 상기 제2 단면으로 인출하는 내부전극 인출부를 가지며, 상기 적층체의 폭방향에서의, 상기 내부전극 인출부의 길이는, 상기 내부전극 본체부의 길이의 1/2 이하이고, 상기 내부전극층은 내부전극층을 구성하는 도전 성분의 연속성이 상대적으로 높은 제1 영역과, 상기 도전 성분의 연속성이 상대적으로 낮은 제2 영역을 가지며, 상기 내부전극 본체부의 대략 중앙부는 상기 제1 영역으로 구성되고, 상기 내부전극 인출부의 적어도 일부는 상기 제2 영역으로 구성된다.
본 발명의 제2 국면에 기초하는 적층 세라믹 콘덴서는, 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극층을 포함하고, 적층방향으로 마주 보는 제1 주면 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주 보는 제1 단면 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면을 가지는 적층체와, 상기 적층체의 표면에 마련되며 상기 내부전극층과 접속된 외부전극을 포함하는 적층 세라믹 콘덴서로서, 상기 유전체층의 평균 두께가, 상기 유전체층을 구성하는 유전체 그레인의 평균 입경의 3.4배 이하이며, 상기 내부전극층을 상기 적층방향으로부터 평면에서 봤을 때에, 상기 내부전극층은 유효영역이 되는 내부전극 본체부와, 상기 내부전극 본체부를 상기 적층체의 상기 제1 단면 또는 상기 제2 단면으로 인출하는 내부전극 인출부를 가지며, 상기 적층체의 폭방향에서의 상기 내부전극 인출부의 길이는, 상기 내부전극 본체부의 길이의 1/2 이하이며, 상기 내부전극층은 내부전극층을 구성하는 도전 성분의 연속성이 임계값 이상인 제1 영역과, 상기 도전 성분의 연속성이 임계값 미만인 제2 영역을 가지며, 상기 내부전극 본체부의 대략 중앙부는 상기 제1 영역으로 구성되고, 상기 내부전극 인출부의 적어도 일부는 상기 제2 영역으로 구성되며, 상기 내부전극 본체부의 상기 제1 측면 측의 단부(端部)에서, 상기 적층체를 상기 길이방향 및 상기 적층방향에 병행하면서, 상기 폭방향에 수직인 방향으로 절단한 절단면에서, 상기 내부전극 본체부를 상기 길이방향으로 5등분하여, 상기 제1 단면부터 순서대로 영역(La), 영역(Lb), 영역(Lc), 영역(Ld) 및 영역(Le)으로 설정한 경우의, 상기 영역(Lc)에서의 상기 내부전극층의 도전 성분의 연속성이, 상기 영역(La) 및 상기 영역(Lb)에서의 상기 내부전극층의 도전 성분의 연속성보다도 높고, 상기 내부전극 본체부의 상기 제1 측면 측의 단부로부터 상기 제2 측면 측으로 20㎛ 이동한 위치, 및, 상기 내부전극 본체부의 폭방향의 중앙의 위치에서, 상기 적층체를 상기 길이방향 및 상기 적층방향에 병행하면서, 상기 폭방향에 수직인 방향으로 절단한 절단면에서, 상기 내부전극 본체부를 상기 길이방향으로 5등분했을 때의, 상기 제1 단면 측의 영역에서의 상기 내부전극층의 도전 성분의 연속성이, 상기 내부전극 본체부의 대략 중앙의 영역에서의 상기 내부전극층의 도전 성분의 연속성보다도 낮은 것을 특징으로 한다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부한 도면과 관련되어 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
도 1은 본 발명의 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 I-I선 단면도이다.
도 3은 LT 절단면에서 선 커버리지를 측정하는 방법을 모식적으로 나타내는 도면이다.
도 4는 도 3에서 파선으로 나타낸 영역을 실제의 적층 세라믹 콘덴서에서 확대한 SEM 화상이다.
도 5는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선 단면도이다.
도 6은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선 단면도이다.
도 7은 도 1에 나타내는 적층 세라믹 콘덴서의 IV-IV선 단면도이다.
도 8은 실시예 1에 따른 적층 세라믹 콘덴서에서 LT 절단면을 노출시키는 위치를 설명하는 WT 절단면의 SEM 화상이다.
도 9는 실시예 1에 따른 적층 세라믹 콘덴서의 영역(La)을 나타내는 SEM 화상이다.
도 10은 실시예 1에 따른 적층 세라믹 콘덴서의 영역(Lb)을 나타내는 SEM 화상이다.
도 11은 실시예 1에 따른 적층 세라믹 콘덴서의 영역(Lc)을 나타내는 SEM 화상이다.
도 12는 실시예 1에 따른 적층 세라믹 콘덴서의 WT 절단면의 SEM 화상이다.
도 13은 도 12의 상부를 상하 방향으로 확대한 확대도이다.
도 14는 비교예 1에 따른 적층 세라믹 콘덴서의 영역(Wa)을 나타내는 SEM 화상이다.
도 15는 비교예 1에 따른 적층 세라믹 콘덴서의 영역(Wb)을 나타내는 SEM 화상이다.
도 16은 비교예 1에 따른 적층 세라믹 콘덴서의 영역(Wc)을 나타내는 SEM 화상이다.
이하, 본 발명의 적층 세라믹 콘덴서에 대해 설명한다.
그러나 본 발명은 이하의 구성에 한정되는 것이 아니며, 본 발명의 요지를 변경하지 않는 범위에서 적절히 변경하여 적용할 수 있다. 한편, 이하에서 기재하는 각각의 바람직한 구성을 2개 이상 조합한 것도 또한 본 발명이다.
[적층 세라믹 콘덴서]
본 발명의 적층 세라믹 콘덴서는 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극층을 포함하고, 적층방향으로 마주 보는 제1 주면 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주 보는 제1 단면 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면을 가지는 적층체와, 상기 적층체의 표면에 마련되며 상기 내부전극층과 접속된 외부전극을 포함한다.
본 명세서에서는 적층 세라믹 콘덴서 및 적층체의 적층방향, 길이방향, 폭방향을, 도 1에서 각각 T, L, W로 정하는 방향으로 한다. 여기서, 적층방향(T방향)과 길이방향(L방향)과 폭방향(W방향)은 서로 직교한다. 적층방향(T방향)은 복수개의 유전체층과 복수개의 내부전극층이 쌓아 올려져 가는 방향이다.
도 1은 본 발명의 적층 세라믹 콘덴서의 일례를 모식적으로 나타내는 사시도이다.
도 1에 나타내는 바와 같이, 적층 세라믹 콘덴서(1)는 적층체(10)와 적층체(10)의 표면에 마련되는 제1 외부전극(51) 및 제2 외부전극(52)으로 이루어진다.
적층체(10)는 적층방향(T방향)으로 마주 보는 제1 주면(11) 및 제2 주면(12)과, 적층방향(T방향)에 직교하는 폭방향(W방향)으로 마주 보는 제1 측면(13) 및 제2 측면(14)과, 적층방향(T방향) 및 폭방향(W방향)에 직교하는 길이방향(L방향)으로 마주 보는 제1 단면(15) 및 제2 단면(16)을 가진다.
본 명세서에서는 제1 단면(15) 및 제2 단면(16)에 직교하면서, 적층방향(T방향)과 평행한 적층 세라믹 콘덴서(1) 또는 적층체(10)의 절단면을 LT 절단면이라고 한다. 또한, 제1 측면(13) 및 제2 측면(14)에 직교하면서, 적층방향(T방향)과 평행한 적층 세라믹 콘덴서(1) 또는 적층체(10)의 절단면을 WT 절단면이라고 한다. 또한, 제1 단면(15), 제2 단면(16), 제1 측면(13) 및 제2 측면(14)에 직교하면서, 적층방향(T방향)에 직교하는 적층 세라믹 콘덴서(1) 또는 적층체(10)의 절단면을 LW 절단면이라고 한다.
적층체(10)는 모서리부 및 능선부가 라운드형으로 형성되는 것이 바람직하다. 모서리부는 적층체의 3면이 교차하는 부분이고, 능선부는 적층체의 2면이 교차하는 부분이다.
도 1에 나타내는 적층 세라믹 콘덴서(1)에서는 적층체(10)의 길이방향(L방향)의 치수는 폭방향(W방향)의 치수보다 길다. 그러나 적층체(10)의 길이방향의 치수는 폭방향의 치수보다 짧아도 되고, 폭방향의 치수와 동일해도 된다.
제1 외부전극(51)은 적층체(10)의 제1 단면(15)에 배치된다. 제1 외부전극(51)은 적층체(10)의 제1 단면(15)으로부터 연신(延伸)되어 제1 주면(11), 제2 주면(12), 제1 측면(13) 및 제2 측면(14)의 일부를 덮도록 배치되는 것이 바람직하다.
제2 외부전극(52)은 적층체(10)의 제2 단면(16)에 배치된다. 제2 외부전극(52)은 적층체(10)의 제2 단면(16)으로부터 연신되어 제1 주면(11), 제2 주면(12), 제1 측면(13) 및 제2 측면(14)의 일부를 덮도록 배치되는 것이 바람직하다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 I-I선 단면도이다.
적층체(10)는 교대로 적층된 복수개의 유전체층(20)과 복수개의 내부전극층(21)을 포함한다.
도 2에 나타내는 바와 같이, 적층체(10)의 제1 단면(15) 및 제2 단면(16)의 근방에서, 내부전극층(21)이 적층방향의 중앙 측을 향해 변형되었다.
이 변형은, 표면에 내부전극층이 되는 전극 패턴을 부여한 세라믹 그린시트를 사용하여 적층체를 제작한다는 적층 세라믹 콘덴서의 제조 프로세스에서 유래하는 것이다.
내부전극을 인출하는 부분에서 유전체층에 다음의 거동이 발생한다고 추측된다. 내부전극층이 되는 전극 패턴을 인쇄한 세라믹 그린시트를 복수매 적층하면, 전극 패턴이 형성된 부분이 두꺼워지고, 전극 패턴이 형성되지 않은 부분이 얇아진다. 내부전극층을 인출하는 부분에 대해서는 내부전극층이 대향하는 단면에 교대로 인출되기 때문에, 그 두께가 유효부가 되는 내부전극층이 형성되는 영역보다도 얇아진다.
이와 같은 적층체를 가압 성형하면, 세라믹 그린시트의 두께가 얇은 영역인 내부전극층을 인출하는 부분에서 적층방향 이외의 방향으로부터의 힘이 가해져서, 유전체층이 변위하여 내부전극 간의 절연저항의 저하가 발생된다고 추측된다. 특히, 유전체층의 두께가 얇아지면, 절연저항의 저하의 정도를 무시할 수 없게 된다고 생각된다.
내부전극층(21)에 끼인 유전체층(20)의 평균 두께는 0.5㎛ 이하이다.
내부전극층(21)에 끼인 유전체층(20)의 평균 두께는 바람직하게는 0.1㎛ 이상, 0.5㎛ 이하이다.
유전체층(20)은 유전체 재료에 의해 형성된다. 유전체 재료로는 예를 들면, 티탄산바륨, 티탄산칼슘, 티탄산스트론튬, 티탄산바륨칼슘 또는 지르콘산칼슘 등의 주성분을 포함하는 유전체 세라믹을 사용할 수 있다. 상기의 유전체 재료를 주성분으로 포함하는 경우, 원하는 적층 세라믹 콘덴서(1)의 특성에 따라, 예를 들면, Mg 화합물, Mn 화합물, Si 화합물, Al 화합물, V 화합물, Ni 화합물 등의 주성분보다도 함유량이 적은 부성분을 첨가한 것을 사용해도 된다.
유전체층(20)이 되는 세라믹 그린시트를 구성하는 소성 전의 유전체 재료의 평균 입자경은 150㎚ 이하인 것이 바람직하다. 세라믹 그린시트의 평균 두께는 소성 전의 유전체 재료의 평균 입자경의 4.7배 이하인 것이 유전체층의 박층화에 있어서 바람직하다.
또한, 소성 후의 유전체층(20)을 구성하는 유전체 그레인의 입경은 입성장(粒成長)에 따라 대체로 100㎚에서 400㎚의 범위 내가 된다. 유전체 그레인의 평균 입경은 150㎚에서 300㎚의 범위 내인 것이 바람직하다. 적층 세라믹 콘덴서의 저배화(低背化)에 있어서, 소성 후의 유전체층(20)의 평균 두께가 0.5㎛ 이하인 것이 바람직하고, 유전체층(20)의 평균 두께가 유전체 그레인의 평균 입경의 3.4배 이하인 것이 바람직하다. 유전체층(20)에 의한 내부전극층(21)의 전기적 절연을 충분히 얻기 위해, 유전체층(20)의 평균 두께가 유전체 그레인의 평균 입경의 1.3배 이상인 것이 바람직하다.
한편, 복수개의 내부전극층 및 복수개의 유전체층 각각의 평균 두께는 연마에 의해 노출시킨 적층체의 길이방향에 직교하는 절단면을 SEM으로 관찰하고, 적층체의 절단면의 중심을 지나는 적층방향을 따른 중심선, 및 이 중심선으로부터 양측에 등간격으로 2개씩 그은 선의 합계 5개의 선 상에서의 두께를 측정하고, 이 5개의 측정값의 평균값으로 한다.
또한, 유전체 그레인의 평균 입경은 SEM으로 스캔된 절단면 화상을 해석함으로써 측정할 수 있다. 예를 들면, JIS G 0511의 규격에 준거하는 평균 입경을 측정하는 소프트웨어를 사용함으로써, 유전체 그레인의 평균 입경이 측정된다.
내부전극층(21)은 적절한 도전 성분에 의해 구성할 수 있다. 내부전극층(21)은 예를 들면, Ni, Cu, Ag, Pd, Au 등의 금속이나, 이들 금속의 1종을 포함하는 예를 들면 Ag-Pd 합금 등의 합금을 함유한다. 내부전극층(21)은 추가로 유전체층(20)에 포함되는 유전체 재료와 동일 조성계의 유전체 입자를 포함해도 된다.
내부전극층(21)의 합계 적층 매수는 5매 이상 2000매 이하인 것이 바람직하고, 40매 이상 400매 이하인 것이 보다 바람직하다.
내부전극층(21)의 평균 두께는 0.3㎛ 이상 30㎛ 이하인 것이 바람직하다.
제1 단면(15)에 노출되는 내부전극층(21)의 표면에는, 제1 외부전극(51)을 구성하는 도전 성분의 비율이 상대적으로 높고 공극률이 상대적으로 낮은 부분인 치밀부(51a)가 연속적으로 형성되는 것이 바람직하다.
또한, 제2 단면(16)에 노출되는 내부전극층(21)의 표면에는, 제2 외부전극(52)을 구성하는 도전 성분의 비율이 상대적으로 높고 공극률이 상대적으로 낮은 부분인 치밀부(52a)가 연속적으로 형성되는 것이 바람직하다.
제1 단면(15)에 노출되는 내부전극층(21)의 표면 및 제2 단면(16)에 노출되는 내부전극층(21)의 표면에 각각 치밀부(51a) 및 치밀부(52a)가 형성되면, 내부전극층(21)과 제1 외부전극(51) 또는 제2 외부전극(52)의 접촉성을 향상시킬 수 있다.
제1 외부전극(51)의 치밀부(51a) 및 제2 외부전극(52)의 치밀부(52a)에서의 도전 성분의 비율은, 제1 외부전극(51) 및 제2 외부전극(52)의 치밀부 이외의 부분에서의 도전 성분의 비율에 비해 높은 것이 바람직하다. 또한 제1 외부전극(51)의 치밀부(51a) 및 제2 외부전극(52)의 치밀부(52a)에서의 공극률은, 제1 외부전극(51) 및 제2 외부전극(52)의 치밀부 이외의 부분에서의 공극률에 비해 낮은 것이 바람직하다.
제1 외부전극(51) 및 제2 외부전극(52)의 도전 성분의 비율은 SEM-EDX에 의해 측정할 수 있다.
구체적으로는, 적층 세라믹 콘덴서를 LT 방향으로 절단했을 때의 제1 외부전극(51) 및 제2 외부전극(52)의 절단면을 SEM-EDX에 의해 측정하여 얻어지는 원소 매핑 화상으로부터, 100㎚×100㎚의 면적에서 차지하는 도전 성분이 차지하는 면적의 비율을 도전 성분의 비율로 하고, 외부전극을 길이방향으로 3분할한 각 영역에서 3군데씩 측정한 도전 성분의 비율의 평균값을 외부전극의 도전 성분의 비율로 한다.
한편, 치밀부에서의 도전 성분의 비율은 적층체(10)의 제1 단면(15) 또는 제2 단면(16)에 노출되는 내부전극층(21)의 표면의 100㎚×100㎚의 영역을 5군데에서 측정하여 얻어진 도전 성분의 비율의 평균값으로 한다.
제1 외부전극(51) 및 제2 외부전극(52)의 공극률은 SEM에 의해 측정할 수 있다.
구체적으로는, 적층 세라믹 콘덴서를 LT 방향으로 절단했을 때의 제1 외부전극(51) 및 제2 외부전극(52)의 절단면을 SEM에 의해 관측하여 얻어지는 확대 화상에서, 100㎚×100㎚의 면적에서 차지하는 공극의 면적의 비율을 공극률로 한다.
한편, 치밀부에서의 공극률은, 적층체(10)의 제1 단면(15) 또는 제2 단면(16)에 노출되는 내부전극층(21)의 표면의 100㎚×100㎚의 영역을 5군데에서 측정하여 얻어진 공극률의 평균값으로 한다.
본 발명의 적층 세라믹 콘덴서에서는, 내부전극층이, 내부전극층을 구성하는 도전 성분의 연속성이 상대적으로 높은 제1 영역과, 도전 성분의 연속성이 상대적으로 낮은 제2 영역을 가진다.
내부전극층을 구성하는 도전 성분의 연속성의 고저는 이하의 방법으로 측정되는 선 커버리지에 의해 비교된다.
우선, 내부전극층이 노출되도록, 적층체의 LT 절단면을 연마하여 내부전극층을 노출시킨다. 이 때, 연마에 의해 내부전극 새깅(sagging)을 제거한다. 이어서, 적층체 중 내부전극층의 유효부가 되는 영역을 적층체의 길이방향으로 5등분하고, 적층체의 한쪽의 단면에 가장 가까운 영역(영역(La)), 중앙의 영역(영역(Lc)) 및 이에 끼인 영역(영역(Lb))의 3개의 영역을 구획한다. 그 후, 각 영역의 모든 내부전극층에 대하여, 내부전극층을 두께가 균일한 시트로 가정한 경우의 내부전극층의 면적과, 실제의 내부전극층을 구성하는 도전 성분이 차지하는 면적을 비교하여, 내부전극층을 두께가 균일한 시트로 가정한 경우의 내부전극층의 면적에 대한, 실제의 내부전극층을 구성하는 도전 성분이 차지하는 면적의 비율을 선 커버리지로 한다. 구한 모든 내부전극층의 선 커버리지의 평균값을 각 영역의 선 커버리지의 평균값으로 한다.
SEM의 확대 배율은 1000배 이상, 5000배 이하이면 되는데, 2000배인 것이 바람직하다. 한편, 모든 영역에서, 가속 전압, 배율 등의 측정 조건은 고정하는 것으로 한다.
한편, 선 커버리지를 측정할 때에 노출시키는 적층체의 절단면은 WT 절단면이어도 된다. 이 경우, 내부전극층의 유효부가 되는 영역을 적층체의 폭방향으로 5등분하고, 적층체의 한쪽의 측면에 가장 가까운 영역을 영역(Wa), 중앙의 영역을 Wc, 이들에 끼인 영역을 Wb로 하여, 각 영역에서의 선 커버리지의 평균값을 구한다.
선 커버리지의 측정 방법을 도 3 및 도 4를 참조하면서 설명한다.
도 3은 LT 절단면에서 선 커버리지를 측정하는 방법을 모식적으로 나타내는 도면이며, 도 2에 나타내는 적층 세라믹 콘덴서의 단면도에 보조선을 추가한 것이다.
도 3에 나타내는 적층 세라믹 콘덴서(1)에서 유효부가 되는 영역은 제1 단면(15)에 노출되는 내부전극층(21)과 제2 단면(16)에 노출되는 내부전극층(21)이 대향하는 영역(도 3에서, 양 화살표(L1)로 나타내지는 영역)이다. 유효부가 되는 영역(L1)을 적층체(10)의 길이방향으로 5등분한 각 영역(La, Lb, Lc, Ld, Le) 중 제1 단면(15)에 가장 가까운 영역(La), 중앙의 영역(Lc), 이들에 끼인 영역(Lb)을 구획한다.
도 3에 나타내는 영역(La)을 실제의 적층 세라믹 콘덴서에서 관찰한 SEM 화상을 도 4에 나타낸다. 도 4는 도 3에서 파선으로 나타낸 영역을 실제의 적층 세라믹 콘덴서에서 확대한 SEM 화상이다.
도 4에 나타내는 바와 같이, 영역(La)에서는 내부전극층(21)과 유전체층(20)이 교대로 적층된다.
유전체층(20)은 유전체 그레인(120)으로 구성된다.
내부전극층(21)은 도전 성분(121)이 존재하는 영역과 도전 성분(121)이 존재하지 않는 영역(122)을 가진다.
도 4에 나타내는 SEM 화상에서, 영역(La)과 동일한 길이의 가상선(Lp)의 길이에 대한, 실제로 내부전극층(21)을 구성하는 도전 성분(121)이 차지하는 영역의 길이(즉, 도전 성분(121)이 존재하지 않는 영역을 제외한 길이)의 비율이 선 커버리지가 된다.
이 선 커버리지의 측정을 각 영역의 모든 내부전극층에서 실시하고, 평균값을 구한다.
상기 방법에 의한 선 커버리지의 측정을, 적층체의 폭방향에서의 절단 위치를 변경한 복수개의 LT 절단면에서 측정함으로써, 내부전극층을 구성하는 내부전극 본체부에서의 선 커버리지의 분포를 구할 수 있다.
상기 방법에 의해 구한 선 커버리지의 평균값이, 소정의 임계값 이상인 영역이 제1 영역이며, 소정의 임계값 미만인 영역이 제2 영역이다.
선 커버리지의 소정의 임계값은 적층체를 폭방향의 중앙에서 절단한 LT 절단면에서의 영역(Lc)의 선 커버리지의 값의 90%로 한다.
상술한 선 커버리지의 측정을, 적층체의 폭방향에서의 절단 위치를 변경하여 복수회 실시함으로써, 내부전극층에서의 제1 영역 및 제2 영역의 LW면에서의 분포를 확인할 수 있다.
적층체를 폭방향의 중앙에서 절단한 LT 절단면에서의 영역(Lc)은 내부전극 본체부의 대략 중앙부에 상당한다. 한편, 내부전극층의 측면 측의 단부에 가까운 부분이 노출되도록 적층체를 절단한 LT 절단면에서의 영역(La), 영역(Lb) 및 영역(Lc)은 모두 내부전극 본체부의 둘레가장자리부(대략 중앙부가 아닌 부분)에 상당한다.
따라서, 예를 들면, 적층체를 폭방향의 중앙에서 절단한 LT 절단면에서의 영역(Lc)의 선 커버리지의 값이, 적층체를 내부전극층의 측면 측의 단부에 가까운 부분이 노출되도록 적층체를 절단한 LT 절단면에서의 영역(La), 영역(Lb) 및 영역(Lc)에서의 선 커버리지의 값보다도 높은 것을 확인함으로써, 내부전극 본체부의 대략 중앙부가 제1 영역으로 구성된 것을 확인할 수 있다.
도 5는 도 1에 나타내는 적층 세라믹 콘덴서의 II-II선 단면도이다.
내부전극층(21)을 적층체(10)의 적층방향(T방향)에서 본 경우, 내부전극층(21)은 유효영역이 되는 대략 직사각형 형상의 내부전극 본체부(23)와, 내부전극 본체부(23)를 제1 단면(15) 또는 제2 단면(16)으로 인출하는 내부전극 인출부(22)를 가진다.
도 5에서는 내부전극층(21)이 적층체(10)의 제1 단면(15)으로 인출된다.
한편, 내부전극 본체부가 제1 영역에, 내부전극 인출부가 제2 영역에, 각각 대응하는 것은 아니다. 따라서, 내부전극 본체부가 제1 영역 및 제2 영역으로 구성되어도 되고, 내부전극 인출부가 제1 영역 및 제2 영역으로 구성되어도 된다.
내부전극 본체부(23)의 대략 중앙부는 제1 영역으로 구성된다.
내부전극 본체부(23)의 대략 중앙부가 제1 영역으로 구성되면, 유전체층(20)을 사이에 두고 대향하는 내부전극 본체부와의 사이에서 충분한 정전 용량을 발생시킬 수 있다.
내부전극 본체부의 중앙이란, 내부전극 본체부를 직사각형 형상으로 간주한 경우의 대각선의 교점(P)이며, 내부전극 본체부의 대략 중앙부는 내부전극 본체부의 중앙을 포함하는 영역이다.
내부전극 인출부(22)의 적어도 일부는 제2 영역으로 구성된다.
내부전극 인출부(22)의 적어도 일부가 제2 영역으로 구성되면, 유전체층의 평균 두께가 0.5㎛ 이하인 경우여도 내부전극층(21)들이 접촉하는 것에 의한 절연 불량을 억제할 수 있다.
한편, 내부전극 인출부(22)의 적어도 일부가 제2 영역으로 구성되면, 내부전극층(21)과 제1 외부전극(51) 또는 제2 외부전극(52)의 접촉성이 저하된다. 이 때, 제1 외부전극(51) 및 제2 외부전극(52)의 내부전극층(21)과 접촉하는 부분에 치밀부(51a) 및 치밀부(52a)가 연속적으로 형성되면, 내부전극층(21)과 제1 외부전극(51) 및 내부전극층(21)과 제2 외부전극(52)의 접촉성을 향상시킬 수 있다.
또한, 내부전극층은 제1 단면(15)과 제2 단면(16)에 교대로 인출되기 때문에, 내부전극 인출부(22)는 적층 시에 단차가 생기기 쉽고, 단차에 의해 내부전극층(21)과 유전체층(20)의 밀착성이 저하되는 경우가 있다. 이에 반하여, 내부전극 인출부(22)의 적어도 일부가 제2 영역으로 구성되면, 내부전극 인출부(22)와 유전체층(20)의 밀착성을 향상시킬 수 있다.
제1 영역은 내부전극층을 구성하는 도전 성분의 연속성이 상대적으로 높고, 즉 선 커버리지가 높기 때문에, 상대적으로 도전성이 높다.
제2 영역은 내부전극층을 구성하는 도전 성분의 연속성이 상대적으로 낮고, 즉 선 커버리지가 낮기 때문에, 상대적으로 도전성이 낮다.
제1 영역의 선 커버리지의 값(C1)은 80% 이상, 98% 이하인 것이 바람직하다.
제2 영역의 선 커버리지의 값(C2)은 55% 이상, 80% 미만인 것이 바람직하다.
제1 영역의 선 커버리지의 값(C1)에 대한 제2 영역의 선 커버리지의 값(C2)의 비율[C2/C1]은 0.89 이하인 것이 바람직하다.
적층방향으로부터 내부전극층(21) 및 유전체층(20)을 평면에서 봤을 때에, 내부전극층(21)이 유전체층(20)을 덮는 면적의 비율은 55% 이상인 것이 바람직하고, 85% 이상인 것이 보다 바람직하며, 90% 이상인 것이 더 바람직하다.
제2 영역에서는 적층방향으로부터 내부전극층(21)을 윗면에서 봤을 때에, 내부전극층(21)을 구성하는 도전 성분이 존재하지 않는 부분이 있어도 된다.
이 경우, 대향하는 유전체층(20)들이 직접 접합함으로써 유전체층(20)들의 접착력이 향상되고, 층간 박리를 억제할 수 있다.
적층 세라믹 콘덴서(1)에서는 적층체(10)의 폭방향(W방향)에서의 내부전극 인출부(22)의 길이(W2)가 내부전극 본체부(23)의 길이(W1)의 1/2 이하로 되어 있다. 폭방향에서의 내부전극 인출부(22)의 길이(W2)가 내부전극 본체부(23)의 길이(W1)의 1/2 이하이면, 적층체(10)의 단면에 노출되는 내부전극층(21)의 면적이 작아지고, 적층체(10)에 대한 수분의 침입 등에 기인하는 적층 세라믹 콘덴서(1)의 열화를 억제할 수 있다.
적층체의 폭방향에서의 내부전극 인출부의 길이(W2)는 내부전극 본체부(23)의 길이(W1)의 1/3 이상, 1/2 이하인 것이 바람직하다.
도 5에 나타내는 바와 같이, 적층체(10)의 제1 측면(13) 또는 제2 측면(14)으로부터 내부전극 본체부(23)까지 소정의 거리(W3)(이하, "W갭"이라고도 함.)가 마련된다.
또한, 적층체(10)의 제1 단면(15) 또는 제2 단면(16)으로부터 내부전극 본체부(23)까지 소정의 거리(L1)(이하, "L갭"이라고도 함.)가 마련된다.
본 발명의 적층 세라믹 콘덴서에서 W갭은 15㎛ 이하인 것이 바람직하고, 6㎛ 이상, 15㎛ 이하인 것이 보다 바람직하다.
본 발명의 적층 세라믹 콘덴서에서 L갭은 25㎛ 이하인 것이 바람직하고, 12㎛ 이상, 25㎛ 이하인 것이 보다 바람직하다.
본 발명의 적층 세라믹 콘덴서에서는 제2 영역에서의 내부전극층의 두께가 제1 영역에서의 내부전극층의 두께보다도 작은 것이 바람직하다.
내부전극층을 평면에서 봤을 때의, 내부전극 본체부의 바깥둘레는 가압 성형에 의해 내부전극층들이 접촉하기 쉬운 부분이다. 따라서, 제2 영역에서의 내부전극층의 두께가 제1 영역에서의 내부전극층의 두께보다도 작으면, 내부전극층의 바깥둘레부에서 내부전극층들의 접촉이 일어나기 어려워져, 절연 파괴를 억제할 수 있다.
제2 영역에서의 내부전극층의 두께는 각 내부전극층에서 동일해도 되고 달라도 된다.
내부전극층의 두께가 가장 두꺼운 부분, 및 두께가 가장 얇은 부분에 대해서는 제1 단면에 내부전극 인출부를 가지는 내부전극층과, 제2 단면에 내부전극 인출부를 가지는 내부전극층에서, 각각 다른 것이 바람직하다.
제1 단면에 내부전극 인출부를 가지는 내부전극층과, 제2 단면에 내부전극 인출부를 가지는 내부전극층에서, 내부전극층의 두께가 가장 두꺼운 부분 및 가장 얇은 부분이 각각 다르면, 적층체의 두께가 극단적으로 두꺼운 부분 및 극단적으로 얇은 부분이 생기기 어려워서 바람직하다.
내부전극층(21)을 구성하는 내부전극 본체부(23)와 내부전극 인출부(22)의 접속부의 모퉁이부에는 R이 마련되는 것이 바람직하다.
내부전극 본체부(23)와 내부전극 인출부(22)의 접속부의 모퉁이부에 R이 마련되면, 응력집중을 피할 수 있고, 적층체의 모서리부에 크랙이 발생하는 것을 억제할 수 있다.
도 5에 나타내는 내부전극층(21)에서는 내부전극 본체부(23)와 내부전극 인출부(22)의 접속부의 모퉁이부(R1 및 R2)에 R이 마련된다.
본 발명의 적층 세라믹 콘덴서의 외형 치수는 길이 치수(L치수): 275㎛ 이하, 폭치수(W치수): 143㎛ 이하, 높이 치수(T치수): 143㎛ 이하인 것이 바람직하다. 한편, 적층 세라믹 콘덴서의 외형 치수에는 적층체뿐만 아니라 제1 외부전극 및 제2 외부전극을 포함한다. 후술할 실시예에서는 적층 세라믹 콘덴서의 외형 치수를, 길이 치수(L치수): 225㎛ 이상, 275㎛ 이하, 폭치수(W치수): 117㎛ 이상, 143㎛ 이하, 높이 치수(T치수): 117㎛ 이상, 143㎛ 이하의 범위로 했다.
본 발명의 적층 세라믹 콘덴서에서, 내부전극층을 평면에서 봤을 때에, 유효영역이 되는 내부전극 본체부의 평면에서 본 형상이 길이방향의 양 단부의 폭이 넓고, 대략 중앙부의 폭이 좁은 실패 형상인 것이 바람직하다.
그린시트 상에 배치된 전극 페이스트를, 적층체를 제작할 때의 가압에 의해 변형시킴으로써, 내부전극 본체부의 평면에서 본 형상을 상기 실패 형상으로 할 수 있다. 내부전극 본체부의 평면에서 본 형상이 상기 실패 형상이면, 내부전극 본체부의 면적이 증가하기 때문에, 적층 세라믹 콘덴서로서의 정전 용량을 향상시킬 수 있다.
상기 실패 형상은 대략 직사각형 형상의 네 모서리가 외측을 향해 연장된(번진) 형상이라고도 할 수 있다. 따라서, 내부전극 본체부의 평면에서 본 형상에서, 내부전극 본체부 내에 수용 가능한 최대의 직사각형 형상을 가정한 경우에, 내부전극 본체부 중 상기 직사각형 형상의 외측으로 밀려나오는 부분(이하, "번짐부"라고도 함)에 대해서는 제2 영역으로 구성되는 것이 바람직하다. 또한, 번짐부에서의 내부전극 본체부의 두께가, 대략 직사각형 형상의 내측에서의 내부전극 본체부의 두께보다도 얇은 것이 보다 바람직하다.
상기에 번짐부는 세라믹 그린시트 상에 배치되는 내부전극층의 두께가 얇은 부분이 된다. 따라서, 내부전극 본체부의 평면에서 본 형상이 상기 실패 형상이면, 세라믹 그린시트를 적층할 때에 상기에 번짐부가 내부전극 본체부의 위치를 정하는 앵커의 역할을 하고, 적층 시의 위치 어긋남을 억제할 수 있다.
본 발명의 적층 세라믹 콘덴서에서는 길이방향에 수직인 방향에서의 적층체의 절단면에서, 내부전극 본체부의 형상이 굴곡부를 가지는 형상인 것이 바람직하다. 굴곡부를 가지는 형상으로는 예를 들면, V자 형상, M자 형상 등을 들 수 있고, M자 형상이 보다 바람직하다.
내부전극 본체부의 상기 형상이 굴곡부를 가지는 형상이면, 앵커 효과에 의해 내부전극층과 유전체층의 밀착성이 향상된다.
도 6은 도 1에 나타내는 적층 세라믹 콘덴서의 III-III선 단면도이다.
도 6에 나타내는 바와 같이, 적층체(10)의 길이방향에 수직인 방향에서의 적층체(10)의 절단면에서, 제1 주면(11) 및 제2 주면(12)에 가까운 위치에 배치된 내부전극 본체부(23)의 형상이 대략 중앙부에 굴곡부(구덩이)를 가지는 M자 형상인 것이 바람직하다.
굴곡부는 적층체(10)의 적층방향의 중앙을 향해 볼록하게 되어 있다.
적층방향의 중앙에 배치되는 내부전극 본체부(23)는 굴곡부를 가지지 않는다.
또한, 내부전극 본체부의 절단면 형상이 상기와 같은 굴곡부를 가지는 형상이면, 굴곡부를 가지지 않은 절단면 형상을 가지는 적층 세라믹 콘덴서와 비교하여, 적층 세라믹 콘덴서를 실장할 때의 자세 안정성이 좋다.
본 발명의 적층 세라믹 콘덴서에서는 길이방향에 수직인 방향에서의 적층체의 절단면에서, 내부전극 인출부의 형상이 굴곡부를 가지는 형상인 것이 바람직하다.
굴곡부를 가지는 형상으로는 예를 들면, V자 형상을 들 수 있다.
내부전극 인출부의 상기 형상이 굴곡부를 가지는 형상이면, 앵커 효과에 의해 내부전극층과 유전체층의 밀착성이 향상된다.
도 7은 도 1에 나타내는 적층 세라믹 콘덴서의 IV-IV선 단면도이다.
도 7에 나타내는 바와 같이, 적층체(10)의 WT 절단면에서, 제1 주면(11) 및 제2 주면(12)에 가까운 위치에 배치된 내부전극층(21)을 구성하는 내부전극 인출부(22)의 형상이 대략 중앙부에 굴곡부(구덩이)를 가지는 V자 형상인 것이 바람직하다.
굴곡부는 적층체(10)의 적층방향의 중앙을 향해 볼록하게 되어 있다.
적층방향의 대략 중앙에 배치되는 내부전극 인출부(22)는 굴곡부를 가지지 않는다. WT 절단면에서의 내부전극 인출부의 절단면 형상이 굴곡부를 가지는 형상이면, 앵커 효과에 의해 내부전극층과 유전체층의 밀착성이 향상된다.
제1 단면(15)에 노출되는 내부전극 인출부(22)의 표면을 제1 외부전극(51)의 치밀부(51a)가 연속적으로 덮는다. 도 7에는 도시하지 않았지만, 제2 외부전극(52)의 치밀부(52a)에 대해서도 제2 단면(16)에 노출되는 내부전극 인출부(22)의 표면에 연속적으로 형성된다.
또한, 도 7에는 도시하지 않았지만, 제2 단면(16)에 노출되는 내부전극층 인출부(22)의 표면 형상은 굴곡부를 가지는 V자 형상인 것이 바람직하다.
[적층 세라믹 콘덴서의 제조 방법]
본 발명의 적층 세라믹 콘덴서는 예를 들면, 이하의 방법에 의해 제조할 수 있다.
우선, 유전체층(20)을 형성하기 위한 세라믹 그린시트를 준비한다.
별도로 내부전극층(21)을 형성하기 위한 내부전극용 도전성 페이스트, 그리고 제1 외부전극(51) 및 제2 외부전극(52)을 형성하기 위한 외부전극용 도전성 페이스트를 준비한다.
한편, 세라믹 그린시트, 내부전극용 도전성 페이스트 및 외부전극용 도전성 페이스트에는 유기 바인더 및 용제가 포함되고, 공지의 유기 바인더나 유기 용제를 사용할 수 있다.
세라믹 그린시트 상에, 예를 들면, 소정의 패턴으로 내부전극용 도전성 페이스트를 부여하고, 내부전극 패턴이 형성된다. 이 때, 내부전극 패턴을, 내부전극 본체부가 되는 대략 직사각형 형상의 영역과, 내부전극 본체부와 외부전극을 접속하기 위한 내부전극 인출부가 되는 대략 직사각형 형상의 영역을 가지는 형상으로 하는 것이 바람직하다.
또한, 내부전극 인출부가 되는 대략 직사각형 형상의 영역의 폭방향에서의 길이를, 내부전극 본체부가 되는 대략 직사각형 형상의 영역의 폭방향에서의 길이의 1/2 이하로 하는 것이 바람직하다.
내부전극용 도전성 페이스트는, 세라믹 그린시트 상에 균일하게 부여하는 것이 아니며, 내부전극 본체부의 대략 중앙부가 되는 영역에는 도전 성분이 상대적으로 짙고, 내부전극 본체부의 바깥둘레부가 되는 영역에는 도전 성분이 상대적으로 연해지도록 내부전극용 도전성 페이스트를 부여하는 것이 바람직하다.
도전 성분이 상대적으로 짙은 부분은 소결 시에 도전 성분들이 연속적으로 소결되기 쉽기 때문에, 선 커버리지가 높은 제1 영역이 된다. 도전 성분이 상대적으로 연한 부분은 소결 시에 도전 성분들이 연속적으로 소결되기 어렵기 때문에, 선 커버리지가 낮은 제2 영역이 된다.
예를 들면, 세라믹 그린시트 상의 내부전극 본체부의 대략 중앙부가 되는 영역에 집중적으로 내부전극용 도전성 페이스트를 부여하고, 내부전극용 도전성 페이스트의 유동성 및 적층 후의 가압을 이용하여 내부전극용 도전성 페이스트를 바깥둘레부까지 확산시키는 방법을 들 수 있다.
이와 같은 방법을 채용함으로써, 내부전극층 중에서 도전 성분의 연속성이 높은 영역과 낮은 영역이 형성되고, 제1 영역 및 제2 영역을 가지는 내부전극층을 얻을 수 있다.
상기 구성의 내부전극층을 얻는 방법으로는 예를 들면, 페이스트 충전구의 위치를, 내부전극 본체부에 균일하게 내부전극용 도전성 페이스트를 충전할 수 있는 바와 같은 위치로부터, 대략 중앙부에 가까이 대는 방법을 생각할 수 있다. 페이스트 충전구를 대략 중앙부에 가까이 댐으로써, 대략 중앙부로부터 먼 바깥둘레부에 균일하게 내부전극용 도전성 페이스트가 공급되기 어려워진다. 이 상태로 내부전극용 도전성 페이스트를 소성함으로써, 충전구에 가까운 내부전극 본체부의 대략 중앙부에 도전 성분의 연속성이 높은 내부전극층(제1 영역)을 형성하고, 내부전극 본체부의 바깥둘레부에 도전 성분의 연속성이 낮은 내부전극층(제2 영역)을 형성하는 것이 바람직하다.
다음으로, 내부전극 패턴 주위의 세라믹 그린시트 상에, 내부전극 패턴의 둘레가장자리부에 겹치지 않도록 세라믹 페이스트를 부여하여, 내부전극 패턴의 두께에 의한 단차를 저감하기 위한 세라믹 페이스트층을 형성한다.
한편, 내부전극 패턴을 형성하는 공정과 세라믹 페이스트층을 형성하는 공정의 순서는 특별히 한정되지 않고, 세라믹 페이스트층을 형성한 후에 내부전극 패턴을 형성해도 된다.
이어서, 내부전극 패턴 및 세라믹 페이스트층이 형성되지 않은 외층용 세라믹 그린시트를 소정 매수 적층하고, 그 위에 내부전극 패턴 및 세라믹 페이스트층이 형성된 세라믹 그린시트를 순차 적층하며, 그 위에 외층용 세라믹 그린시트를 소정 매수 적층하고, 마더 적층체를 제작한다. 필요에 따라, 마더 적층체는 정수압 프레스 등의 수단에 의해 적층방향으로 압착시켜도 된다.
그 후, 마더 적층체가 절단선을 따라 절단되고, 미(未)소성의 적층체가 잘라내진다. 이 때, 배럴 연마 등에 의해 적층체의 모서리부나 능선부를 라운드형으로 형성해도 된다.
미소성의 적층체가 소성된다. 그 결과, 내부에 내부전극층(21)이 배치된 적층체(10)가 제작된다. 소성 온도는 사용한 유전체 재료나 도전 성분에 따라 적절히 설정할 수 있고, 예를 들면, 900℃ 이상 1300℃ 이하 정도이다. 세라믹 그린시트와 내부전극용 도전성 페이스트와 세라믹 페이스트는 동시에 소성된다.
얻어진 적층체(10)의 제1 단면(15)에 외부전극용 도전성 페이스트가 도포·베이킹되어서, 제1 외부전극(51)의 하부전극층이 형성되고, 제2 단면에 외부전극용 도전성 페이스트가 도포·베이킹되어서 제2 외부전극(52)의 하부전극층이 형성된다. 베이킹 온도는 700℃ 이상 900℃ 이하인 것이 바람직하다.
제1 외부전극(51) 및 제2 외부전극(52)의 하부전극층을 형성하기 위한 외부전극용 도전성 페이스트는 도전성 재료를 포함한다.
도전성 재료를 포함하는 외부전극용 도전성 페이스트를 적층체(10)의 제1 단면(15) 및 제2 단면(16)에 도포하고 베이킹함으로써, 제1 단면(15) 및 제2 단면 전체에 하부전극층이 형성된다. 이 때, 미소한 도전성 재료가 내부전극층(21)의 표면에서 우선적으로 소결되고, 치밀부(51a) 및 치밀부(52a)를 형성할 수 있다.
치밀부를 형성하기 위한 외부전극용 도전성 페이스트로는 평균 입자경 0.7㎛ 이하의 구리 입자를 포함한 외부전극용 도전성 페이스트가 바람직하다.
외부전극용 도전성 페이스트에 포함되는 도전성 재료로는 내부전극용 도전성 페이스트에 포함되는 도전 성분과 동일한 것을 알맞게 사용할 수 있다.
제1 외부전극(51)의 하부전극층의 표면에 도금층이 형성되고, 제2 외부전극(52)의 하부전극층의 표면에 도금층이 형성된다.
상술한 바와 같이 하여, 도 1에 나타내는 적층 세라믹 콘덴서(1)가 제조된다.
본 발명의 적층 세라믹 콘덴서의 다른 형태는, 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극층을 포함하고, 적층방향으로 마주 보는 제1 주면 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주 보는 제1 단면 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면을 가지는 적층체와, 상기 적층체의 표면에 마련되며 상기 내부전극층과 접속된 외부전극을 포함하는 적층 세라믹 콘덴서로서, 상기 유전체층의 평균 두께가, 상기 유전체층을 구성하는 유전체 그레인의 평균 입경의 3.4배 이하이며, 상기 내부전극층을 상기 적층방향으로부터 평면에서 봤을 때에, 상기 내부전극층은, 유효영역이 되는 내부전극 본체부와, 상기 내부전극 본체부를 상기 적층체의 상기 제1 단면 또는 상기 제2 단면으로 인출하는 내부전극 인출부를 가지며, 상기 적층체의 폭방향에서의, 상기 내부전극 인출부의 길이는 상기 내부전극 본체부의 길이의 1/2 이하이며, 상기 내부전극층은, 내부전극층을 구성하는 도전 성분의 연속성이 소정의 임계값 이상인 제1 영역과, 상기 도전 성분의 연속성이 소정의 임계값 미만인 제2 영역을 가지며, 상기 내부전극 본체부의 대략 중앙부는 상기 제1 영역으로 구성되고, 상기 내부전극 인출부의 적어도 일부는 상기 제2 영역으로 구성되며, 상기 내부전극 본체부의 상기 제1 측면 측의 단부에서, 상기 적층체를 상기 길이방향 및 상기 적층방향에 병행하면서, 상기 폭방향에 수직인 방향으로 절단한 절단면에서, 상기 내부전극 본체부를 상기 길이방향으로 5등분하고, 상기 제1 단면부터 순서대로 영역(La), 영역(Lb), 영역(Lc), 영역(Ld) 및 영역(Le)으로 설정한 경우의, 상기 영역(Lc)에서의 상기 내부전극층의 도전 성분의 연속성이, 상기 영역(La) 및 상기 영역(Lb)에서의 상기 내부전극층의 도전 성분의 연속성보다도 높고, 상기 내부전극 본체부의 상기 제1 측면 측의 단부로부터 상기 제2 측면 측으로 20㎛ 이동한 위치, 및 상기 내부전극 본체부의 폭방향의 중앙의 위치에서, 상기 적층체를 상기 길이방향 및 상기 적층방향에 병행하면서, 상기 폭방향에 수직인 방향으로 절단한 절단면에서, 상기 내부전극 본체부를 상기 길이방향으로 5등분했을 때의 상기 제1 단면 측의 영역에서의 상기 내부전극층의 도전 성분의 연속성이 상기 내부전극 본체부의 대략 중앙의 영역에서의 상기 내부전극층의 도전 성분의 연속성보다도 낮은 것을 특징으로 한다.
실시예
이하, 본 발명의 적층 세라믹 콘덴서의 실시예를 나타낸다. 한편, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
[실시예 1]
<적층 세라믹 콘덴서의 제조 방법>
우선, 티탄산바륨을 주성분으로 하는 세라믹 그린시트와, 내부전극용 도전성 페이스트와, 티탄산바륨을 주성분으로 하는 세라믹 페이스트를 준비했다.
평균 입자경 150㎚의 세라믹 입자를 포함하는 유전체 페이스트를 사용하여, 닥터 블레이드법 등에 의해 두께 0.7㎛의 세라믹 그린시트를 시트 성형한다. 이 세라믹 그린시트 상에, 도 5에 나타내는 형상이 되도록, 내부전극용 도전 페이스트인 Ni도전성 페이스트를 도포하여 내부전극 패턴을 형성하고, 내부전극 패턴 주위의 세라믹 그린시트 상에, 내부전극 패턴의 둘레가장자리부에 겹치지 않도록 세라믹 페이스트를 더 부여하고, 내부전극 패턴이 형성된 세라믹 그린시트를 얻었다.
내부전극용 도전 페이스트는 소정의 위치에 마련된 페이스트 공급구로부터 세라믹 그린시트 상에 공급되도록 했다. 단, 소정 영역에 내부전극용 도전 페이스트가 대략 균일하게 마련되도록 배치된 페이스트 공급구의 위치를, 내부전극 본체부가 되는 영역의 바깥둘레부에서의 내부전극용 도전 페이스트의 공급량이 적어지도록 변경한 것을 사용했다.
내부전극 패턴이 형성된 세라믹 그린시트를 인출 위치가 대향하는 단면에 교대로 배치되도록 119매 적층하고, 또한, 상하에 내부전극 패턴 및 세라믹 페이스트층이 형성되지 않은 외층용 세라믹 그린시트를 소정 매수 적층하고, 러버를 이용하여 압착함으로써 마더 적층체를 제작했다.
얻어진 마더 적층체를 소정의 위치에서 절단함으로써, 미소성의 적층체로 분할했다. 그 후, 미소성의 적층체를 소성하고, 얻어진 소성체에 외부전극을 형성함으로써, 적층 세라믹 콘덴서를 제작했다. 적층 세라믹 콘덴서를 구성하는 유전체층의 평균 두께는 0.5㎛이며, 내부전극층의 층수는 119층이었다. 또한, 유전체층을 구성하는 유전체 그레인의 평균 입경은 150~250㎚이었다.
외부전극의 형성은 유리가 들어간 Cu 페이스트를 도포·베이킹 후, Ni 도금 및 Sn 도금을 실시했다.
외부전극을 포함시킨 적층 세라믹 콘덴서의 외형 치수는 길이: 250㎛, 폭: 130㎛, 높이: 130㎛이었다.
[비교예 1]
세라믹 그린시트의 두께를 변경하고, 스크린 인쇄를 이용하여, 세라믹 그린시트 상에 내부전극용 도전 페이스트를 균일하게 부여한 것 외에는 실시예 1과 동일한 순서로 적층 세라믹 콘덴서를 제작했다.
적층 세라믹 콘덴서를 구성하는 유전체층의 평균 두께는 0.7㎛이며, 내부전극층의 층수는 41층이었다.
외형 치수는 실시예 1에 따른 적층 세라믹 콘덴서와 동일하게 했다.
[LT 절단면에서의 선 커버리지의 측정]
실시예 1 및 비교예 1에 따른 적층 세라믹 콘덴서를 도 5에서의 A 절단면, A' 절단면, B 절단면으로 절단하고, 절단면을 SEM에 의해 관찰하여, 선 커버리지를 구했다.
도 8은 실시예 1에 따른 적층 세라믹 콘덴서에서 LT 절단면을 노출시키는 위치를 설명하는 WT 절단면의 SEM 화상이다. 실시예 1 및 비교예 1에 따른 적층 세라믹 콘덴서를 도 5 및 도 8에 나타내는 위치에서 절단하여 LT 절단면을 노출시켰다. A 절단면은 내부전극층의 폭방향의 단부의 위치이며, A' 절단면은 A 절단면으로부터 20㎛만큼 내측으로 이동한 위치이며, B 절단면은 적층체의 폭방향의 중간 위치이다.
이어서, 얻어진 LT 절단면으로부터, 유효부가 되는 내부전극층들이 대향한 영역을 구하고, 이것을 적층체의 길이방향으로 5등분하고, 영역(La), 영역(Lb) 및 영역(Lc)에서의 선 커버리지를 측정했다.
도 9는 실시예 1에 따른 적층 세라믹 콘덴서의 영역(La)을 나타내는 SEM 화상이며, 도 10은 실시예 1에 따른 적층 세라믹 콘덴서의 영역(Lb)을 나타내는 SEM 화상이고, 도 11은 실시예 1에 따른 적층 세라믹 콘덴서의 영역(Lc)을 나타내는 SEM 화상이다. 단, 도 9, 도 10 및 도 11은 모두 도 5 및 도 8에 나타내는 B 절단면으로 절단한 절단면이다.
영역(La), 영역(Lb) 및 영역(Lc)에서, 각각 내부전극층의 선 커버리지를 측정하고, 평균값을 구했다. 결과를 표 1에 나타낸다.
Figure pat00001
표 1의 결과로부터, 적층체를 폭방향의 중앙에서 절단한 B 절단면의 영역(Lc)에서의 선 커버리지의 값이 실시예 1에서 89.8%, 비교예 1에서 95.5%이기 때문에, 제1 영역과 제2 영역을 구별하는 임계값이 되는 선 커버리지의 값을 실시예 1에서 80.8%, 비교예 1에서 86.0%로 정했다. 표 1에서는 제1 영역을 "○"로 나타내고, 제2 영역을 "V"로 나타냈다.
B 절단면의 영역(Lc)에서의 선 커버리지의 측정값이, 전체 측정값 중에서 최대값이 되고, A 절단면의 영역(La), 영역(Lb) 및 영역(Lc)에서의 선 커버리지의 값보다도 높아진 것을 확인했다. 이것으로부터, 실시예 1에 따른 적층 세라믹 콘덴서에서는 내부전극 본체부의 대략 중앙부가 제1 영역으로 구성된다고 할 수 있다.
또한, 실시예 1에 따른 적층 세라믹 콘덴서의 A 절단면, A' 절단면 및 B 절단면에서의 영역(La)의 선 커버리지가 동일 절단면의 영역(Lb) 및 영역(Lc)보다도 낮게 되어 있다. 이것으로부터, 내부전극 본체부를 적층체의 제1 단면 또는 제2 단면으로 인출하는 내부전극 인출부의 선 커버리지도 영역(La)과 마찬가지로 낮고, 내부전극 인출부의 적어도 일부가 제2 영역으로 구성된다고 추측할 수 있다.
[절연 신뢰성의 확인]
실시예 1에 따른 적층 세라믹 콘덴서와 비교예 1에 따른 적층 세라믹 콘덴서는 모두 절연 신뢰성을 나타내는 값으로서, 절연저항의 측정값의 평균값이 1[GΩ]을 충족한 것을 확인했다.
이것으로부터, 실시예 1에 따른 적층 세라믹 콘덴서에서는 유전체층의 두께가 두꺼운 종래의 적층 세라믹 콘덴서와 동일한 정도의 절연 신뢰성을 확보하면서, 유전체층의 두께를 얇게 할 수 있었다.
따라서, 본 발명의 적층 세라믹 콘덴서는 유전체층의 두께가 얇은 경우에도 종래와 동일한 정도의 절연저항을 확보할 수 있다고 생각된다.
[WT 절단면에서의 내부전극 본체부의 절단면 형상의 확인]
실시예 1에 따른 적층 세라믹 콘덴서를, 적층체의 길이방향의 대략 중앙부에서 길이방향에 수직인 방향으로 절단한 WT 절단면을 SEM에 의해 관찰하고, 내부전극층(내부전극 본체부)의 절단면 형상을 확인했다. 결과를 도 12 및 도 13에 나타낸다.
도 12는 실시예 1에 따른 적층 세라믹 콘덴서의 WT 절단면의 SEM 화상이며, 도 13은 도 12의 상부를 상하 방향으로 확대한 확대도이다.
도 12 및 도 13에 나타내는 바와 같이, 실시예 1에 따른 적층 세라믹 콘덴서에서는 길이방향에 수직인 방향에서의 적층체의 절단면에서, 내부전극 본체부의 형상이 굴곡부를 가지는 M자 형상인 것을 확인할 수 있다.
[WT 절단면에서의 선 커버리지의 측정]
실시예 1 및 비교예 1에 따른 적층 세라믹 콘덴서를, 적층체의 길이방향의 중간지점에서 길이방향에 직교하는 방향으로 절단하고, 절단면을 SEM에 의해 관찰하여 선 커버리지를 구했다. 결과를 표 2에 나타낸다.
도 14는 비교예 1에 따른 적층 세라믹 콘덴서의 영역(Wa)을 나타내는 SEM 화상이며, 도 15는 비교예 1에 따른 적층 세라믹 콘덴서의 영역(Wb)을 나타내는 SEM 화상이고, 도 16은 비교예 1에 따른 적층 세라믹 콘덴서의 영역(Wc)을 나타내는 SEM 화상이다. 단, 도 14, 도 15 및 도 16은 모두 적층체의 길이방향의 중간지점에서 절단한 WT 절단면이다.
Figure pat00002
표 2의 결과로부터, 적층체를 길이방향의 중앙에서 절단한 절단면의 영역(Wc)에서의 선 커버리지의 값이 실시예 1에서 91.8%, 비교예 1에서 95.5%가 되었다. 제1 영역과 제2 영역을 구별하는 임계값이 되는 선 커버리지의 값은 표 1의 결과로부터 실시예 1에서 80.8%, 비교예 1에서 86.0%이다. 표 2에서는 제1 영역을 "○"로 나타내고, 제2 영역을 "V"로 나타냈다.
또한, 표 2의 결과로부터, 실시예 1에서는 영역(Wa)으로부터 영역(Wb)을 거쳐 영역(Wc)으로 서서히 선 커버리지의 값이 증가했다. 이에 반하여, 비교예 1에서도 영역(Wa)으로부터 영역(Wb)을 거쳐 영역(Wc)으로 서서히 선 커버리지의 값이 증가하긴 했지만, 선 커버리지의 값의 변화율이 실시예 1보다도 작고, 영역(Wa)으로부터 영역(Wc)에서의 선 커버리지의 변화율이 비교예 1에서는 1.70배가 되었음에 반해, 실시예 1에서는 1.90배가 되었다. 내부전극층의 단부에 가까운 영역(Wa)에서, 선 커버리지의 측정값이 48.2%인 실시예 1은 56.1%인 비교예 1보다 작다. 또한, 내부전극층의 단부에 가까운 영역(Wa)에 대한 내부 전극층의 중앙에 위치하는 영역(Wc)의 선 커버리지의 값의 변화율에 대해, 1.90인 실시예 1은 1.70인 비교예 1보다 크다. 즉, 실시예 1쪽이 비교예 1보다도, 중앙부에 비해 선 커버리지에서 상대적으로 보다 낮은 단부를 가진다. 이로써, 실시예 1쪽이 비교예 1보다도 적층 세라믹 콘덴서에서의 내부전극층의 단부 근방에서의 도전 성분 유무의 영향을 작게 할 수 있다고 추측된다.
[참고예 1]
종래 기술로서, 실시예 1에 따른 적층 세라믹 콘덴서와 동일한 치수, 동일한 유전체 페이스트 및 내부전극용 도전 페이스트를 사용하여, 유전체층의 두께가 0.5㎛가 되도록 제조 조건을 변경하여, 참고예 1에 따른 적층 세라믹 콘덴서를 제작했다. 한편, 참고예 1에서는 종래 기술을 이용하여, 내부전극용 도전 페이스트를 세라믹 그린시트 상에 균일하게 부여했다.
참고예 1에 따른 적층 세라믹 콘덴서의 선 커버리지를 측정했는데, 각 영역에 큰 불균일은 보이지 않았다. 이 때문에, 참고예 1에 따른 적층 세라믹 콘덴서를 구성하는 내부전극층은 제1 영역 및 제2 영역을 가지지 않는다고 생각된다.
[절연저항값의 측정]
실시예 1 및 참고예 1에 따른 적층 세라믹 콘덴서의 절연저항값을 100개씩 측정하고, 절연저항의 최대값, 최소값, 평균값 및 표준편차를 구하고, 절연저항의 값을 상용대수 log10으로 변환한 값을 표 3에 나타낸다.
한편, 절연저항[Ω]의 측정값의 평균값을 상용대수 log10으로 변환한 값이 9 이상이 되면, 즉, 절연저항의 값이 1GΩ 이상이면, 충분한 절연저항이 얻어졌다고 판단했다.
Figure pat00003
표 3의 결과로부터, 실시예 1에 따른 적층 세라믹 콘덴서는 유전체층의 두께가 0.5㎛ 이하로 얇은 경우에도 절연저항값의 평균이 1[GΩ] 이상이었다. 이것으로부터, 실시예 1에 따른 적층 세라믹 콘덴서는 충분한 절연저항을 포함하는 것을 확인했다. 또한, 실시예 1에서는 샘플마다의 절연저항값의 불균일이 적고, 절연저항값이 가장 낮은 것이어도 충분한 절연저항을 포함하는 것을 확인했다.
한편, 참고예 1에 따른 적층 세라믹 콘덴서에서는 유전체층의 두께가 0.5㎛ 이하로 얇은 경우에, 절연저항의 측정값의 평균값이 1GΩ 미만이 되고, 절연저항이 충분하지 않았다. 또한, 샘플마다의 절연저항값의 불균일이 큰 것을 확인했다. 이상의 결과로부터, 높이 치수(T치수)가 143㎛ 이하, 내부전극 인출부의 폭치수가 내부전극 본체부의 폭치수의 1/2 이하, 유전체층의 평균 두께가 0.5㎛ 이하인 적층 세라믹 콘덴서여도 본 발명의 구성을 적용함으로써, 절연저항의 저하를 억제할 수 있었다고 생각된다.
본 발명의 실시형태에 대해 설명했는데, 이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타내지고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (8)

  1. 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극층을 포함하고, 적층방향으로 마주 보는 제1 주면(主面) 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주 보는 제1 단면(端面) 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면을 가지는 적층체와,
    상기 적층체의 표면에 마련되며 상기 내부전극층과 접속된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 유전체층의 평균 두께는 0.5㎛ 이하이고,
    상기 내부전극층을 상기 적층방향으로부터 평면에서 봤을 때에, 상기 내부전극층은 유효영역이 되는 내부전극 본체부와, 상기 내부전극 본체부를 상기 적층체의 상기 제1 단면 또는 상기 제2 단면으로 인출하는 내부전극 인출부를 가지며, 상기 적층체의 폭방향에서의 상기 내부전극 인출부의 길이는 상기 내부전극 본체부의 길이의 1/2 이하이고,
    상기 내부전극층은 내부전극층을 구성하는 도전 성분의 연속성이 상대적으로 높은 제1 영역과, 상기 도전 성분의 연속성이 상대적으로 낮은 제2 영역을 가지며,
    상기 내부전극 본체부의 대략 중앙부는 상기 제1 영역으로 구성되고,
    상기 내부전극 인출부의 적어도 일부는 상기 제2 영역으로 구성되는, 적층 세라믹 콘덴서.
  2. 교대로 적층된 복수개의 유전체층 및 복수개의 내부전극층을 포함하고, 적층방향으로 마주 보는 제1 주면(主面) 및 제2 주면과, 상기 적층방향에 직교하는 길이방향으로 마주 보는 제1 단면(端面) 및 제2 단면과, 상기 적층방향 및 상기 길이방향에 직교하는 폭방향으로 마주 보는 제1 측면 및 제2 측면을 가지는 적층체와,
    상기 적층체의 표면에 마련되며 상기 내부전극층과 접속된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 유전체층의 평균 두께가 상기 유전체층을 구성하는 유전체 그레인의 평균 입경의 3.4배 이하이며,
    상기 내부전극층을 상기 적층방향으로부터 평면에서 봤을 때에, 상기 내부전극층은 유효영역이 되는 내부전극 본체부와, 상기 내부전극 본체부를 상기 적층체의 상기 제1 단면 또는 상기 제2 단면으로 인출하는 내부전극 인출부를 가지며, 상기 적층체의 폭방향에서의 상기 내부전극 인출부의 길이는 상기 내부전극 본체부의 길이의 1/2 이하이고,
    상기 내부전극층은 내부전극층을 구성하는 도전 성분의 연속성이 임계값 이상인 제1 영역과, 상기 도전 성분의 연속성이 임계값 미만인 제2 영역을 가지며,
    상기 내부전극 본체부의 대략 중앙부는 상기 제1 영역으로 구성되고,
    상기 내부전극 인출부의 적어도 일부는 상기 제2 영역으로 구성되며,
    상기 내부전극 본체부의 상기 제1 측면 측의 단부(端部)에서, 상기 적층체를 상기 길이방향 및 상기 적층방향에 병행하면서, 상기 폭방향에 수직인 방향으로 절단한 절단면에서, 상기 내부전극 본체부를 상기 길이방향으로 5등분하여, 상기 제1 단면부터 순서대로 영역(La), 영역(Lb), 영역(Lc), 영역(Ld) 및 영역(Le)으로 설정한 경우의 상기 영역(Lc)에서의 상기 내부전극층의 도전 성분의 연속성이 상기 영역(La) 및 상기 영역(Lb)에서의 상기 내부전극층의 도전 성분의 연속성보다도 높고,
    상기 내부전극 본체부의 상기 제1 측면 측의 단부로부터 상기 제2 측면 측으로 20㎛ 이동한 위치, 및 상기 내부전극 본체부의 폭방향의 중앙의 위치에서, 상기 적층체를 상기 길이방향 및 상기 적층방향에 병행하면서, 상기 폭방향에 수직인 방향으로 절단한 절단면에서, 상기 내부전극 본체부를 상기 길이방향으로 5등분했을 때의 상기 제1 단면 측의 영역에서의 상기 내부전극층의 도전 성분의 연속성이 상기 내부전극 본체부의 대략 중앙의 영역에서의 상기 내부전극층의 도전 성분의 연속성보다도 낮은, 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 단면 또는 상기 제2 단면으로부터 상기 내부전극 본체부까지의 거리가 25㎛ 이하인, 적층 세라믹 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 측면 또는 상기 제2 측면으로부터 상기 내부전극 본체부까지의 거리가 15㎛ 이하인, 적층 세라믹 콘덴서.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 영역에서의 상기 내부전극층의 두께가 상기 제1 영역에서의 상기 내부전극층의 두께보다도 작은 적층 세라믹 콘덴서.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 길이방향에 수직인 방향에서의 상기 적층체의 절단면에서, 상기 내부전극 본체부의 형상이 M자 형상인 적층 세라믹 콘덴서.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 외부전극은 외부전극을 구성하는 도전 성분의 비율이 상대적으로 높고 공극률이 상대적으로 낮은 치밀부를 가지며,
    상기 외부전극 중 상기 내부전극층과 접촉하는 부분에는 상기 치밀부가 연속적으로 형성되는, 적층 세라믹 콘덴서.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 도전 성분의 연속성은 선 커버리지인 적층 세라믹 콘덴서.
KR1020200121153A 2019-10-04 2020-09-21 적층 세라믹 콘덴서 KR102406443B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019184063A JP7196810B2 (ja) 2019-10-04 2019-10-04 積層セラミックコンデンサ
JPJP-P-2019-184063 2019-10-04

Publications (2)

Publication Number Publication Date
KR20210040781A true KR20210040781A (ko) 2021-04-14
KR102406443B1 KR102406443B1 (ko) 2022-06-08

Family

ID=75224281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121153A KR102406443B1 (ko) 2019-10-04 2020-09-21 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US11404214B2 (ko)
JP (1) JP7196810B2 (ko)
KR (1) KR102406443B1 (ko)
CN (1) CN112614697B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
JP2021086972A (ja) * 2019-11-29 2021-06-03 株式会社村田製作所 積層セラミックコンデンサ
JP7359019B2 (ja) * 2020-02-13 2023-10-11 Tdk株式会社 電子部品
JP2023009744A (ja) * 2021-07-08 2023-01-20 株式会社村田製作所 積層セラミックコンデンサ
WO2024014235A1 (ja) * 2022-07-12 2024-01-18 株式会社村田製作所 積層セラミックコンデンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179531A (ja) 2002-11-28 2004-06-24 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
KR20110073989A (ko) * 2009-12-24 2011-06-30 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897071A (ja) * 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
US6380619B2 (en) * 1998-03-31 2002-04-30 Tdk Corporation Chip-type electronic component having external electrodes that are spaced at predetermined distances from side surfaces of a ceramic substrate
JP2003022930A (ja) 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP4492158B2 (ja) * 2004-03-05 2010-06-30 株式会社村田製作所 積層セラミックコンデンサ
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP2007208112A (ja) 2006-02-03 2007-08-16 Kyocera Chemical Corp 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP2009164446A (ja) 2008-01-09 2009-07-23 Panasonic Corp 積層セラミックコンデンサおよびその製造方法
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101946259B1 (ko) * 2011-05-31 2019-02-12 삼성전기 주식회사 적층 세라믹 전자부품
KR20130007301A (ko) 2011-06-30 2013-01-18 삼성전기주식회사 적층 세라믹 전자부품 및 그의 제조방법
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품
KR101853131B1 (ko) * 2011-09-19 2018-05-02 삼성전기주식회사 적층 세라믹 전자 부품
KR101197921B1 (ko) * 2011-10-18 2012-11-05 삼성전기주식회사 적층 세라믹 전자 부품
JP5711696B2 (ja) * 2012-06-21 2015-05-07 太陽誘電株式会社 積層セラミック電子部品
JP2015111651A (ja) 2013-10-29 2015-06-18 株式会社村田製作所 積層セラミックコンデンサ
KR20160000694A (ko) 2014-06-25 2016-01-05 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
US9236185B1 (en) * 2014-11-03 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2016152379A (ja) 2015-02-19 2016-08-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP6747057B2 (ja) * 2016-05-24 2020-08-26 Tdk株式会社 積層セラミックコンデンサ
JP6823975B2 (ja) * 2016-09-06 2021-02-03 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6986361B2 (ja) * 2017-04-05 2021-12-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179531A (ja) 2002-11-28 2004-06-24 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
KR20110073989A (ko) * 2009-12-24 2011-06-30 삼성전기주식회사 적층 세라믹 커패시터

Also Published As

Publication number Publication date
JP2021061302A (ja) 2021-04-15
US11404214B2 (en) 2022-08-02
KR102406443B1 (ko) 2022-06-08
CN112614697A (zh) 2021-04-06
CN112614697B (zh) 2023-02-21
JP7196810B2 (ja) 2022-12-27
US20210104364A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
KR102406443B1 (ko) 적층 세라믹 콘덴서
JP6439551B2 (ja) 積層セラミックコンデンサ
US10453610B2 (en) Multilayer ceramic capacitor
KR101845701B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
US7859823B2 (en) Multi-layered ceramic electronic component
US20160189867A1 (en) Through-type multilayer ceramic capacitor
US11322307B2 (en) Multilayer ceramic capacitor
US10957487B2 (en) Multilayer ceramic capacitor
JP6984368B2 (ja) 積層セラミックコンデンサ
US11605504B2 (en) Multilayer electronic component and method for manufacturing multilayer electronic component
KR102536465B1 (ko) 적층 세라믹 콘덴서
US11289274B2 (en) Multilayer ceramic capacitor
US11869724B2 (en) Multilayer ceramic capacitor
US11450484B2 (en) Multilayer ceramic capacitor
JP7338665B2 (ja) 積層セラミックコンデンサ
JP2020167198A (ja) 積層セラミックコンデンサ
US11508524B2 (en) Multilayer ceramic capacitor
KR20170077542A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102536467B1 (ko) 적층 세라믹 콘덴서
KR101942739B1 (ko) 적층 세라믹 전자부품
KR102303314B1 (ko) 적층 세라믹 전자부품
JP2023046622A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant