KR20160000694A - 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 - Google Patents
적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 Download PDFInfo
- Publication number
- KR20160000694A KR20160000694A KR1020140078190A KR20140078190A KR20160000694A KR 20160000694 A KR20160000694 A KR 20160000694A KR 1020140078190 A KR1020140078190 A KR 1020140078190A KR 20140078190 A KR20140078190 A KR 20140078190A KR 20160000694 A KR20160000694 A KR 20160000694A
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- convex
- electrode
- internal
- concave
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title description 11
- 238000000034 method Methods 0.000 claims description 29
- 238000007639 printing Methods 0.000 claims description 11
- 238000007646 gravure printing Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 238000010304 firing Methods 0.000 description 13
- 239000002003 electrode paste Substances 0.000 description 8
- 230000007774 longterm Effects 0.000 description 8
- 239000000843 powder Substances 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 4
- 239000003245 coal Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000462 isostatic pressing Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
Abstract
본 발명의 일 실시형태는 복수의 유전체층을 포함하는 세라믹 본체 및 상기 유전체층 상에 배치되며 적어도 일면이 요철 형상을 갖는 내부전극을 포함하며, 상기 요철 형상은 교대로 배치된 복수의 볼록부 및 복수의 오목부를 포함하고, 상기 볼록부 및 상기 오목부는 각각 제1 방향으로 연장된 형상을 갖는 적층 세라믹 전자부품을 제공한다.
Description
본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법에 관한 발명이다.
커패시터, 인턱터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
고신뢰성을 요구하는 분야들의 많은 기능들이 전자화되고 수요가 증가함에 따라 이에 부합되게 적층 세라믹 전자부품 역시 고신뢰성이 요구된다.
이러한 고신뢰성에서 문제가 되는 요소는 크랙발생, 딜라미네이션, 내전압 특성 등이 있으며, 적층 세라믹 전자부품의 세라믹 본체 내에 존재하는 잔류 탄소 역시 적층 세라믹 전자부품의 신뢰성에 영향을 미칠 수 있다. 따라서 적층 세라믹 전자부품의 신뢰성을 향상시키기 위해서는 세라믹 본체 내의 잔탄량의 감소가 필요하다.
본 발명의 일 실시예의 목적은 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법을 제공하는 것이다.
본 발명의 일 실시형태는 복수의 유전체층을 포함하는 세라믹 본체 및 상기 유전체층 상에 배치되며 적어도 일면이 요철 형상을 갖는 내부전극을 포함하는 적층 세라믹 전자부품을 제공한다.
상기 요철 형상은 교대로 배치된 복수의 볼록부 및 복수의 오목부를 포함하고, 상기 볼록부 및 상기 오목부는 각각 제1 방향으로 연장된 형상을 가질 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극의 볼록부의 마루에서 측정한 평균 전극 연결성과 상기 내부전극의 오목부의 골에서 측정한 평균 전극 연결성의 차이는 3% 내지 12%일 수 있다.
본 발명의 다른 일 실시형태는 복수의 제1 그린시트 및 복수의 제2 그린시트를 마련하는 단계, 상기 제1 그린시트에 적어도 일면이 요철 형상을 갖는 내부전극 패턴을 형성하는 단계, 상기 제1 그린시트 및 제2 그린시트를 적층하여 그린시트 적층체를 마련하는 단계 및 상기 그린시트 적층체를 소성하여 복수의 유전체층 및 복수의 내부전극을 포함하는 세라믹 본체를 마련하는 단계를 포함하며, 상기 내부전극은 적어도 일면에 복수의 볼록부 및 복수의 오목부를 포함하고, 상기 내부전극 패턴을 인쇄하는 단계는 상기 볼록부 및 오목부가 각각 제1 방향으로 연장된 형상을 가지고 서로 번갈아 배치되도록 수행되는 적층 세라믹 전자부품의 제조방법을 제공할 수 있다.
본 발명의 일 실시형태에 의하면 세라믹 본체 내 잔류하는 유기 성분의 함량이 적은 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법의 제공이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2는 도 1의 A-A' 단면도이다
도 3은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내부전극을 개략적으로 도시한 사시도이다.
도 4는 도 3의 B-B' 단면도이다.
도 5는 도 3의 C-C' 단면도이다.
도 6은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법을 나타내는 흐름도이다.
도 2는 도 1의 A-A' 단면도이다
도 3은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내부전극을 개략적으로 도시한 사시도이다.
도 4는 도 3의 B-B' 단면도이다.
도 5는 도 3의 C-C' 단면도이다.
도 6은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법을 나타내는 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
덧붙여, 명세서 전체에서 어떤 구성 요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.
적층 세라믹 전자부품
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 전자부품을 개략적으로 도시한 사시도이고, 도 2는 도 1의 A-A' 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 세라믹 본체(110) 및 외부전극(131, 132)을 포함한다.
본 발명의 일 실시형태에 따르면, 도 1 및 도 2에 도시된 T-방향은 세라믹 본체(110)의 두께 방향, L-방향은 세라믹 본체(110)의 길이 방향이며, W-방향은 세라믹 본체(110)의 폭 방향이다.
상기 두께(T) 방향은 상기 내부전극 및 유전체층의 적층 방향을 의미한다.
도 1 및 도 2를 참조하면, 상기 세라믹 본체(110)는 두께 방향으로 마주보는 상면 및 하면, 폭 방향으로 마주보는 제1 측면 및 제2 측면, 길이 방향으로 마주보는 제3 측면 및 제4 측면을 가질 수 있다. 상기 세라믹 본체(110)의 형상은 특별히 제한은 없다. 예를 들어, 상기 세라믹 본체(110)는 완전한 육면체 형상은 아니지만 대략적인 육면체 형상으로 이루어질 수 있다.
상기 세라믹 본체(110)는 복수의 유전체층(111)과 내부전극(121, 122)을 포함한다.
상기 세라믹 본체는 유전체층(111)상에 형성된 내부전극(121, 122)을 포함하며, 내부전극이 형성된 복수의 유전체층이 적층된 액티브부와 상기 액티브부의 상측 및 하측에 배치되는 커버부를 포함할 수 있다.
상기 상측 및 하측, 상면 및 하면은 특별한 표시가 없는한 세라믹 본체에서 별도로 구별되는 것은 아니고 각각 두께 방향 일측 및 타측, 두께 방향으로 대향하는 일면 및 타면과 동일한 의미로 이해될 수 있으며, 상기 상면 및 하면은 각각 세라믹 본체의 두께 방향으로 대향하는 제1 주면 및 제2 주면의 의미로 이해될 수 있다.
상기 내부전극은 제1 내부전극(121) 및 제2 내부전극(122)을 포함할 수 있다. 상기 제1 및 제2 내부전극(121, 122)은 유전체층(111)을 사이에 두고 상기 유전체층 상에 번갈아 배치될 수 있다.
상기 제1 내부전극(121)은 상기 세라믹 본체의 제3 측면을 통해 노출되고 상기 제2 내부전극(122)은 상기 세라믹 본체의 제4 측면을 통해 노출될 수 있다.
상기 외부전극(131, 132)은 상기 세라믹 본체의 제3 측면 및 제4 측면에 배치되어 상기 제1 내부전극(121) 및 제2 내부전극(122)과 연결될 수 있다. 상기 외부전극(131, 132)은 제1 외부전극(131) 및 제2 외부전극(132)을 포함할 수 있으며, 상기 제1 외부전극(131)은 제1 내부전극(121)과 연결되고 상기 제2 외부전극(132)은 제2 내부전극(121)과 연결될 수 있다.
상기 외부전극은 전도성 페이스트를 상기 세라믹 본체의 제3 측면 및 제4 측면에 도포하고 소성하여 형성할 수 있으며, 외부전극의 형상 및 형성방법은 특별히 한정되지 않는다.
본 발명의 일 실시형태에 따르면 도 2에 도시된 바와 같이 상기 유전체층(111) 및 내부전극(121, 122)은 세라믹 본체의 두께(T) 방향으로 적층될 수 있다.
도 2를 참조하면, 본 발명의 일 실시형태에 따르면 상기 내부전극(121, 122)은 적어도 일면이 요철 형상을 갖도록 형성될 수 있다.
상기 세라믹 본체(110)는 내부전극 페이스트가 인쇄된 그린 시트 및 내부전극 페이스트가 인쇄되지 않은 그린시트가 적층된 그린시트 적층체의 소성으로 형성될 수 있다. 상기 그린시트는 세라믹 본체를 구성하는 유전체 파우더와 상기 유전체 파우더를 결합하는 바인더를 포함할 수 있고 그외 기타 첨가제 등을 더 포함할 수 있다. 상기 바인더는 에폭시 수지와 같은 수지 조성물을 포함할 수 있다. 상기 내부전극 페이스트는 금속 분말과 바인더 또는 그외의 유기 성분을 포함할 수 있다.
상기 그린시트 또는 상기 내부전극 페이스트에 포함된 유기 성분은 상기 그린시트 적층체의 소성 시 제거되어야 할 성분으로, 소성과정에서 산소와 결합하여 이산화탄소(CO2) 등의 형태로 외부로 배출된다.
하지만, 유전체층 및 내부전극이 미립의 분말을 포함하는 페이스트로 형성되는 경우, 세라믹 본체의 소성과정에서 제어되어야할 유기 성분이 원활하게 제거되지 않고 세라믹 본체 내에 잔탄으로 잔류하는 문제가 발생할 수 있다.
유전체층(111) 및 내부전극(121, 122)에 존재하는 유기 성분이 세라믹 본체의 외부로 배치될지 않고 세라믹 본체(110) 내에 잔탄으로 잔류하는 경우 적층 세라믹 전자부품의 전기적 열화가 발생하는 등 적층 세라믹 전자부품의 장기 신뢰성이 감소하는 문제가 발생할 수 있다.
본 발명의 일 실시형태에 의하면, 세라믹 본체 내에 배치된 내부전극(121, 122)의 적어도 일면이 요철 형상을 갖도록 형성된다. 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 내부전극(121, 122)의 적어도 일면이 규칙성을 갖는 요철 형상으로 형성됨으로써, 세라믹 본체의 소성과정에서 유기 성분의 배출을 용이하게 하여 세라믹 본체(110) 내의 잔탄량을 감소시킬 수 있다.
도 3은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 내부전극(121, 122)을 개략적으로 도시한 사시도이다.
도 2 및 도 3에 도시된 바와 같이, 본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)의 요철 형상은 교대로 배치된 복수의 볼록부 및 복수의 오목부를 포함한다. 상기 볼록부 및 오목부는 각각 제1 방향으로 연장된 형상을 가지며, 상기 제1 방향과 수직인 제2 방향으로 번갈아 배치될 수 있다.
상기 제1 방향 및 제2 방향은 상기 내부전극(121, 122)의 두께 방향과 수직한 방향일 수 있다.
본 발명의 일 실시형태에 의하면 상기 제1 방향은 세라믹 본체의 길이(L) 방향일 수 있으며, 상기 제2 방향은 세라믹 본체의 폭(W) 방향일 수 있다.
일반적인 적층 세라믹 전자부품의 내부전극의 경우 상면 및 하면이 편평한 형상으로 형성되거나 내부전극 페이스트에 포함된 금속 분말의 입자 분포로 인하여 불균일한 미세 요철을 가질 수 있다.
하지만 본 발명의 일 실시형태에 의한 적층 세라믹 전자부품(100)은 내부전극(121, 122)이 제1 방향으로 연장된 형상을 갖는 볼록부 및 오목부를 포함함으로써 적층 세라믹 본체의 소성과정에서 탄소 성분이 원활히 배출되도록 하여 세라믹 본체(110) 내 잔탄량을 감소시킬 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)의 요철 형상에서 오목부는 잔탄 배출 경로로 기능할 수 있다. 예를 들어, 그린시트 적층체의 소성과정에서 상기 오목부는 그린시트 적층체 내부로 산소를 공급하는 경로가 될 수 있고, 산소와 결합된 탄소가 이산화탄소(CO2)로 배출되는 경로가 될 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)의 요철 형상을 갖는 면의 상측에 배치되는 유전체층(111)과 상기 내부전극의 오목부는 완전히 밀착되지 않고 사이에 틈이 형성될 수 있다. 상기 틈은 상기 오목부와 상기 유전체층이 대향하는 영역에서 국부적으로 또는 일부에 형성될 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)의 볼록부 및 오목부는 상기 내부전극의 길이 방향과 평행하게 형성되어 일단이 세라믹 본체(110)의 외부면을 통해 노출될 수 있어 세라믹 본체 내의 유기 성분을 더욱 효율적으로 세라믹 본체의 외부로 배출할 수 있다. 상기 볼록부 및 오목부는 서로 평행하게 형성될 수 있다.
도 3을 참조하여 설명할 때, 본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)의 요철 형상에서 인접한 볼록부의 마루 간 간격(D)은 30μm 이상일 수 있다. 상기 볼록부의 마루 간 간격이 30μm 미만으로 형성되는 경우 내부전극(121, 122)의 폭 방향 전극 평탄도 감소로 신뢰성이 저하될 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)의 볼록부의 마루에서 측정한 전극 연결성과 상기 내부전극(121, 122)의 오목부의 골에서 측정한 전극 연결성의 차이는 3% 내지 12% 일 수 있다.
예를 들어, 상기 내부전극(121, 122)의 볼록부의 마루에서 측정한 전극 연결성을 E1, 상기 내부전극(121, 122)의 오목부의 골에서 측정한 전극 연결성을 E2로 규정할 때, 3%≤E1-E2≤12% 를 만족할 수 있다.
상기 내부전극의 마루와 골에서 측정한 전극 연결성의 차이가 3% 미만인 경우 세라믹 본체 내 탄소 성분의 제거 효율이 향상되지 않아 세라믹 본체 잔탄으로 신뢰성이 저하되는 문제가 있으며, 상기 내부전극의 마루와 골에서 측정한 전극 연결성의 차이가 12%를 초과하는 경우 전극 평탄도 감소와 오목부의 평균 전극 연결성 저하로 절연파괴전압(BDV)이 낮아지는 문제가 발생할 수 있다.
도 4는 도 3의 B-B' 단면도이고, 도 5는 도 3의 C-C' 단면도이다. B-B'는 내부전극 볼록부의 마루에, C-C'는 내부전극 오목부의 골에 해당한다.
도 4 및 도 5를 참조하여 내부전극(121, 122)의 마루 및 골에서 전극 연결성을 측정하는 방법을 설명하도록 한다.
도 4 및 도 5에 도시된 바와 같이 내부전극(121, 122)의 마루의 전극 연결성 및 내부전극(121, 122)의 골의 전극 연결성은 내부전극의 마루 및 골 각각에 해당하는 영역의 길이-두께 방향 단면에서 내부전극의 길이 방향 양 단부 사이의 거리인 내부전극의 전체 길이(Lt) 대비 내부전극이 실제 도포된 영역의 총 길이의 합인 ∑Ln의 비율로 정의될 수 있다.(n은 내부전극이 실제 도포된 영역의 개수).
예를 들어, 내부전극(121, 122) 마루의 전극 연결성은 도 4에 도시된 바와 같이 내부전극의 마루에 해당하는 영역의 길이-두께 방향 단면에서 내부전극의 길이 방향 양 단부 사이의 거리인 내부전극의 전체 길이(Lt) 대비 내부전극이 실제 도포된 영역의 총 길이의 합인 ∑Ln(L1+L2+L3+L4+L5+L6)의 비율을 측정하여 구할 수 있다.
예를 들어, 내부전극(121, 122) 골의 전극 연결성은 도 5에 도시된 바와 같이 내부전극의 골에 해당하는 영역의 길이-두께 방향 단면에서 내부전극의 길이 방향 양 단부 사이의 거리인 내부전극의 전체 길이(Lt) 대비 내부전극이 실제 도포된 영역의 총 길이의 합인 ∑Ln(L1+L2+L3+L4+L5+L6+L7)의 비율을 측정하여 구할 수 있다.
내부전극의 전체 길이(Lt)는 내부전극이 실제 도포된 영역과 내부전극이 실제 도포된 영역 사이의 끊어진 부분을 모두 포함한 길이이다. 내부전극이 실제 도포된 영역 사이의 끊어진 부분은 기공 혹은 세라믹 재료가 존재할 수 있다.
전극 연결성은 내부 전극의 도포 비율을 의미하는 것으로서, 내부전극의 단면 상에서 내부전극의 전체 길이에 대하여 실제 내부전극이 배치된 길이의 비율로 정의할 수 있다.
본 발명의 일 실시형태에 의하면 상기 내부전극(121, 122)의 평균 전극 연결성은 80% 이상일 수 있다. 내부전극 전체의 평균 전극 연결성은 내부전극의 볼록부의 마루에서 측정한 전극 연결성과 내부전극의 오목부의 골에서 측정한 전극 연결성의 수 평균 값으로 정의될 수 있다.
상기 내부전극(121, 122)의 소성 후 평균 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어 0.65μm 이하일 수 있다.
내부전극(121, 122)의 평균 두께는 세라믹 본체(110)의 두께-폭 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(110)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 스캔한 이미지에서 추출된 임의의 내부전극에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 수 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 내부전극 표면의 마루 및 골이 번갈아 선택되도록 지정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 내부전극으로 확장하여 수 평균값을 측정하면, 내부전극의 평균 두께를 더욱 일반화할 수 있다.
적층 세라믹 전자부품의 제조방법
도 6은 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 나타내는 흐름도이다.
본 실시형태에 의한 적층 세라믹 전자부품의 제조 방법은 복수의 제1 그린시트 및 복수의 제2 그린시트를 마련하는 단계(S1), 상기 제1 그린시트에 내부전극 패턴을 형성하는 단계(S2), 그린시트 적층체를 마련하는 단계(S3), 세라믹 본체를 마련하는 단계(S4)를 포함할 수 있다.
본 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 관한 설명 중 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품과 중복되는 내용은 여기서는 생략하고 차이점을 중심으로 서술하도록 한다.
상기 제1 그린시트는 내부전극 패턴이 형성되어 액티브부 형성을 위한 그린시트(S1a)이며, 상기 제2 그린시트는 커버부 형성을 위한 그린시트(S1b)이다. 상기 제1 및 제2 그린시트는 각각 복수 개로 형성될 수 있다.
상기 복수의 세라믹 그린 시트를 마련하는 단계(S1)는 유전체 파우더를 포함하는 슬러리를 캐리어 필름 상에 도포 및 건조하여 형성될 수 있다.
상기 내부전극 패턴을 형성하는 단계(S2)는 내부전극 형성을 위한 페이스트를 상기 세라믹 그린시트에 인쇄하여 수행될 수 있으며 내부전극 패턴의 형성 방법이 이에 한정되는 것은 아니다. 상기 내부전극 패턴을 형성하는 단계는 상기 내부전극 패턴의 적어도 일면이 요철 형상을 갖도록 수행될 수 있다. 상기 요철 형상은 번갈아 배치된 복수의 볼록부 및 복수의 오목부를 포함하고 상기 볼록부 및 오목부는 각각 제1 방향으로 연장된 형상을 갖는다.
상기 내부전극 패턴을 형성하는 단계는 내부전극 패턴이 규칙적인 요철 형상을 갖도록 하기 위해 그라비아 공법으로 수행될 수 있으며, 그라비아 인쇄로 내부전극 패턴을 형성하는 경우 셀의 배치, 인쇄 속도 등을 제어하여 내부전극 패턴의 볼록부와 오목부의 간격 및 깊이를 조절할 수 있다.
상기 그린시트 적층체를 마련하는 단계(S3)는 상기 내부전극 패턴이 형성된 제1 그린시트와 내부전극 패턴이 형성되지 않은 제2 그린시트를 적층하여 수행될 수 있다.
상기 제2 그린시트는 상기 제1 그린시트가 적층된 영역의 상측 및 하측에 배치되도록 적층될 수 있다.
다음으로 상기 세라믹 본체를 마련하는 단계(S4)는 그린시트 적층체를 소성하여 수행될 수 있다.
다만 필요에 따라 소성 공정 이전에 상기 그린시트 적층체를 압착하고 내부전극 패턴의 일단이 절단면을 통해 번갈아 노출되도록 개별칩의 형태로 절단하는 공정을 더 포함할 수 있다.
이후 상기 세라믹 본체의 외부면에 외부전극용 페이스트를 도포하고 소성하여 외부전극을 형성할 수 있다. 상기 외부전극용 페이스트의 도포는 상기 세라믹 본체를 외부전극용 페이스트에 디핑(dipping)하여 수행될 수 있으며 이에 한정되는 것은 아니다.
실험 예
아래의 표 1은 내부전극의 마루에서 측정한 전극 연결성과 내부전극의 골에서 측정한 전극 연결성의 차이에 따른 장기 신뢰성 및 절연파과전압(BDV) 특성을 평가한 데이터이다.
본 실험 에에 사용된 적층 세라믹 전자부품은 하기와 같이 제작되었다.
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련한다.
다음으로, 상기 세라믹 그린 시트 중 일부의 세라믹 그린 시트 상에 그라비아 인쇄 공정으로 니켈을 포함하는 내부 전극용 도전성 페이스트를 도포하여 내부전극 패턴을 형성한다.
내부전극 패턴은 규칙적인 요철을 갖도록 형성되었으며, 볼록부와 오목부가 내부전극 패턴의 길이방향과 평행하도록 형성하였다.
내부전극 패턴은 내부전극의 마루와 골의 전극 연결성 차이가 아래의 표 1에 나타난 값이 되도록 다양하게 형성되었다.
다음으로, 내부전극이 인쇄된 세라믹 그린 시트와 내부전극 패턴이 인쇄되지 않은 세라믹 그린시트를 적층하고 등압 압축성형하였다. 압착이 완료된 세라믹 적층체를 내부전극 패턴의 일단이 절단면을 통해 번갈아 노출되도록 개별 칩의 형태로 절단하였고, 절단된 칩은 탈바인더를 진행하였다.
이후, 내부전극이 산화되지 않도록 Ni/NiO 평형 산소분압보다 낮은 산소분압 하 환원분위기에서 소성하여 세라믹 본체를 형성하였다. 소성 후 세라믹 본체의 사이즈는 길이×폭×두께(L×W×T)가 약 1.0mm×0.5mm×0.5mm(1005사이즈, 오차 범위 ±0.1mm)이었다.
이 중 용량 형성부에 포함된 유전체층의 평균 두께는 약 0.6μm, 내부전극의 평균 두께는 약 0.5μm 이었으며, 내부전극의 적층수는 약 400이었다.
다음으로, 상기 내부전극이 노출된 세라믹 본체의 외부면에 구리 분말과 글래스 프릿을 포함하는 페이스트를 도포하고 소성하여 전극층을 형성하였다.
장기 신뢰성은 고온 고압 조건에서 200시간 이내에 IR 드롭(IR drpo)이 발생한 경우 불량으로 평가하였으며, 절연파괴전압(BVD)은 적층 세라믹 전자부품에 초당 10V씩 전압을 높여가며 전압을 인가하면서 누설전류가 발생할 때의 전압으로 측정하여 나타내었다.
| 샘플 | 내부전극의 마루와 골의 연결성 차이(%) | 장기 신뢰성 | BDV |
| 1* | 1 | × | ◎ |
| 2* | 2 | × | ◎ |
| 3 | 3 | ○ | ◎ |
| 4 | 4 | ○ | ◎ |
| 5 | 5 | ○ | ◎ |
| 6 | 6 | ○ | ◎ |
| 7 | 7 | ○ | ○ |
| 8 | 8 | ○ | ○ |
| 9 | 9 | ◎ | ○ |
| 10 | 10 | ◎ | ○ |
| 11 | 11 | ◎ | ○ |
| 12 | 12 | ◎ | ○ |
| 13* | 13 | ◎ | × |
| 14* | 14 | ◎ | × |
* 표시는 비교 예를 나타냄.
◎ : 우수, 장기신뢰성 불량률 0.1% 미만, BVD 값 40V 이상
○ : 양호, 장기신뢰성 불량률 0.1% 이상 1% 미만, BVD 값 20V 이상 40V 미만
× : 불량, 장기신뢰성 불량률 1% 초과, BVD 값 20V 미만
상기 표 1을 참조하면, 내부전극의 마루와 골의 연결성 차이가 3% 미만인 샘플 1 및 2의 경우 장기신뢰성 특성이 좋지 않음을 확인할 수 있으며, 내부전극의 마루와 골의 연결성 차이가 12%를 초과하는 샘플 13 및 14의 경우 절연파과전압이 상대적으로 낮은 것을 확인할 수 있다.
100 : 적층 세라믹 전자부품
110 : 세라믹 본체
121, 122 : 내부전극
131, 132 : 외부전극
110 : 세라믹 본체
121, 122 : 내부전극
131, 132 : 외부전극
Claims (16)
- 복수의 유전체층을 포함하는 세라믹 본체; 및
상기 유전체층 상에 배치되며 적어도 일면이 요철 형상을 갖는 내부전극; 을 포함하며,
상기 요철 형상은 교대로 배치된 복수의 볼록부 및 복수의 오목부를 포함하고, 상기 볼록부 및 상기 오목부는 각각 제1 방향으로 연장된 형상을 갖는 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 볼록부의 마루에서 측정한 전극 연결성과 상기 오목부의 골에서 측정한 전극 연결성의 차이는 3% 내지 12%인 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 요철 형상의 인접한 볼록부의 마루 간 간격은 30μm 이상인 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 내부전극의 평균 전극 연결성은 80% 이상인 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 볼록부 및 오목부는 서로 평행한 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 볼록부 및 오목부는 상기 내부전극의 길이 방향과 평행한 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 내부전극의 평균 두께는 0.65μm 이하인 적층 세라믹 전자부품.
- 복수의 유전체층을 포함하는 세라믹 본체; 및
상기 유전체층과 교대로 배치되며 적어도 일면이 복수의 볼록부 및 복수의 오목부를 갖는 내부전극; 을 포함하며,
상기 볼록부 및 오목부는 각각 제1 방향과 평행한 형상을 가지며 상기 제1 방향과 수직인 제2 방향으로 번갈아 배치되는 적층 세라믹 전자부품.
- 복수의 제1 그린시트 및 복수의 제2 그린시트를 마련하는 단계;
상기 제1 그린시트에 적어도 일면이 요철 형상을 갖는 내부전극 패턴을 형성하는 단계;
상기 제1 그린시트 및 제2 그린시트를 적층하여 그린시트 적층체를 마련하는 단계; 및
상기 그린시트 적층체를 소성하여 복수의 유전체층 및 복수의 내부전극을 포함하는 세라믹 본체를 마련하는 단계; 를 포함하며,
상기 내부전극은 적어도 일면에 복수의 볼록부 및 복수의 오목부를 포함하고,
상기 내부전극 패턴을 인쇄하는 단계는 상기 볼록부 및 오목부가 각각 제1 방향으로 연장된 형상을 가지고 서로 번갈아 배치되도록 수행되는 적층 세라믹 전자부품의 제조방법.
- 제9항에 있어서,
상기 내부전극 패턴을 인쇄하는 단계는 그라비아 인쇄 공정으로 수행되는 적층 세라믹 전자부품의 제조방법.
- 제9항에 있어서,
상기 내부전극 패턴을 인쇄하는 단계는 상기 볼록부의 마루에서 측정한 전극 연결성과 상기 오목부의 골에서 측정한 전극 연결성의 차이가 3% 내지 12%가 되도록 수행되는 적층 세라믹 전자부품의 제조방법.
- 제9항에 있어서,
상기 내부전극 패턴을 인쇄하는 단계는 상기 내부전극의 인접한 볼록부의 마루 사이 간격이 30μm 이상이 되도록 수행되는 적층 세라믹 전자부품의 제조방법.
- 제9항에 있어서,
상기 내부전극 패턴을 인쇄하는 단계는 상기 내부전극의 평균 전극 연결성이 80% 이상이 되도록 수행되는 적층 세라믹 전자부품의 제조방법.
- 제9항에 있어서,
상기 내부전극 패턴을 인쇄하는 단계는 상기 볼록부 및 오목부가 서로 평행하게 형성되도록 수행되는 적층 세라믹 전자부품의 제조방법.
- 제9항에 있어서,
상기 내부전극 패턴을 인쇄하는 단계는 상기 볼록부 및 오목부가 상기 내부전극의 길이 방향과 평행하게 형성되도록 수행되는 적층 세라믹 전자부품의 제조방법.
- 제9항에 있어서,
상기 내부전극 패턴을 인쇄하는 단계는 상기 내부전극의 평균 두께가 0.65μm 이하가 되도록 수행되는 적층 세라믹 전자부품의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140078190A KR20160000694A (ko) | 2014-06-25 | 2014-06-25 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 |
| US14/527,430 US20150380159A1 (en) | 2014-06-25 | 2014-10-29 | Multilayer ceramic electronic component and method of manufacturing the same |
| CN201410649374.6A CN105206422A (zh) | 2014-06-25 | 2014-11-14 | 多层陶瓷电子组件以及制造该多层陶瓷电子组件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140078190A KR20160000694A (ko) | 2014-06-25 | 2014-06-25 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160000694A true KR20160000694A (ko) | 2016-01-05 |
Family
ID=54931270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140078190A KR20160000694A (ko) | 2014-06-25 | 2014-06-25 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150380159A1 (ko) |
| KR (1) | KR20160000694A (ko) |
| CN (1) | CN105206422A (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128047B2 (en) * | 2015-07-19 | 2018-11-13 | Vq Research, Inc. | Methods and systems for increasing surface area of multilayer ceramic capacitors |
| US11715602B2 (en) * | 2019-08-02 | 2023-08-01 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component |
| JP7196810B2 (ja) * | 2019-10-04 | 2022-12-27 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR20220067953A (ko) * | 2020-11-18 | 2022-05-25 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20230095590A (ko) * | 2021-12-22 | 2023-06-29 | 삼성전기주식회사 | 적층형 커패시터 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101069989B1 (ko) | 2009-09-10 | 2011-10-04 | 삼성전기주식회사 | 적층형 칩 커패시터 및 회로 기판 장치 |
-
2014
- 2014-06-25 KR KR1020140078190A patent/KR20160000694A/ko not_active Application Discontinuation
- 2014-10-29 US US14/527,430 patent/US20150380159A1/en not_active Abandoned
- 2014-11-14 CN CN201410649374.6A patent/CN105206422A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101069989B1 (ko) | 2009-09-10 | 2011-10-04 | 삼성전기주식회사 | 적층형 칩 커패시터 및 회로 기판 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105206422A (zh) | 2015-12-30 |
| US20150380159A1 (en) | 2015-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102089694B1 (ko) | 적층 세라믹 전자부품 | |
| KR101565640B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101514512B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101681358B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101548797B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| KR101952871B1 (ko) | 적층 세라믹 커패시터 및 그의 실장 기판 | |
| KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR101843182B1 (ko) | 적층 세라믹 전자부품 | |
| KR101670137B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 | |
| KR101832490B1 (ko) | 적층 세라믹 커패시터 | |
| KR20190116113A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20120133696A (ko) | 적층 세라믹 전자부품 | |
| KR102029529B1 (ko) | 적층 세라믹 커패시터 | |
| KR20190116119A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20130084853A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR20150058824A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
| KR20160000694A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 | |
| KR20190121141A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101761938B1 (ko) | 적층 세라믹 전자 부품 | |
| KR102550163B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102597153B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101565725B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP2015029152A (ja) | 積層セラミックコンデンサ | |
| KR101462747B1 (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
| KR20190121138A (ko) | 적층 세라믹 전자부품의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |