KR20200026369A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200026369A
KR20200026369A KR1020180102505A KR20180102505A KR20200026369A KR 20200026369 A KR20200026369 A KR 20200026369A KR 1020180102505 A KR1020180102505 A KR 1020180102505A KR 20180102505 A KR20180102505 A KR 20180102505A KR 20200026369 A KR20200026369 A KR 20200026369A
Authority
KR
South Korea
Prior art keywords
pad
thickness
circuit board
connection circuit
output
Prior art date
Application number
KR1020180102505A
Other languages
English (en)
Inventor
김성준
강민수
임용수
안덕용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180102505A priority Critical patent/KR20200026369A/ko
Priority to US16/459,192 priority patent/US11026330B2/en
Priority to CN201910817285.0A priority patent/CN110874982B/zh
Publication of KR20200026369A publication Critical patent/KR20200026369A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치는 표시패널, 제1 연결회로기판, 제2 연결회로기판, 실링부재를 포함할 수 있다. 표시패널은 절연층, 제1 패드, 및 제2 패드를 포함할 수 있다. 절연층의 상면으로부터 제2 연결회로기판의 하면까지의 거리는, 절연층의 상면으로부터 제1 연결회로기판의 상면까지의 거리와 실질적으로 동일할 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 상세하게는 슬림한 베젤영역을 구비한 표시장치에 관한 것이다.
일반적으로, 표시패널이 제조된 후 표시패널에 회로기판을 연결한다. 예컨대, TAB(Tape Automated Bonding) 실장 방식은 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 이용하여 회로기판을 표시패널에 본딩한다.
최근 들어, 베젤영역(또는 비표시영역)이 감소되면서도, 강한 내구성을 갖는 표시장치에 대한 설계안들이 활발하게 연구되고 있다.
본 발명은 실링부재의 손상을 방지하기 위한 표시장치를 제공하는 것을 목적으로 한다.
본 발명은 표시패널 패드부의 손상을 방지하기 위한 표시장치를 제공하는 것을 목적으로 한다.
표시장치는 표시패널, 제1 연결회로기판, 제2 연결회로기판, 및 실링부재를 포함할 수 있다.
상기 표시패널은 절연층, 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제1 패드들, 및 상기 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제2 패드들을 포함할 수 있다.
상기 제1 연결회로기판은 제1 외부 절연층, 및 상기 제1 방향으로 나열되고 상기 제1 외부 절연층으로부터 노출되고 상기 제1 패드들과 전기적으로 접속하는 제1 출력패드들을 포함할 수 있다.
상기 제2 연결회로기판은 제2 외부 절연층, 및 상기 제1 방향으로 나열되고 상기 제2 외부 절연층으로부터 노출되고 상기 제2 패드들과 전기적으로 접속하는 제2 출력패드들을 포함하고, 상기 제1 연결회로기판 상측에 배치될 수 있다.
상기 실링부재는 상기 제2 연결회로기판과 상기 절연층 사이의 갭을 실링할 수 있다.
상기 제2 패드들은 상기 제1 방향과 교차하는 제2 방향 내에서 상기 표시패널의 엣지로부터 상기 제1 패드들보다 멀리 이격될 수 있다.
상기 절연층의 상면으로부터 상기 제2 연결회로기판 하면까지의 거리는, 상기 절연층의 상면으로부터 상기 제1 연결회로기판 상면까지의 거리와 실질적으로 동일할 수 있다.
본 발명의 일 실시예에서, 상기 제1 패드 및 상기 제2 패드는 동일한 두께를 갖고, 상기 제2 출력패드의 두께는 상기 제1 출력패드의 두께 및 상기 제1 연결회로기판의 두께의 합과 실질적으로 동일할 수 있다.
본 발명의 일 실시예에서 상기 제1 출력패드의 두께는 5 마이크로미터 이상 10마이크로미터 이하이고, 상기 제2 출력패드의 두께는 40 마이크로미터 이상 50 마이크로미터 이하일 수 있다.
본 발명의 일 실시예에서, 상기 제1 출력패드 및 상기 제2 출력패드는 동일한 두께를 갖고, 상기 제2 패드의 두께는 상기 제1 패드의 두께보다 클 수 있다.
볼 발명의 일 실시예에서, 상기 제2 출력패드의 두께 및 상기 제2 패드의 두께의 합은, 상기 제1 출력패드의 두께, 상기 제1 패드의 두께 및 상기 제1 연결회로기판의 두께의 합과 실질적으로 동일할 수 있다.
본 발명의 일 실시예에서, 표시장치는 제1 전도성 접착부재 및 제2 전도성 접착부재를 더 포함할 수 있다. 상기 제1 전도성 접착부재는 상기 제1 패드와 상기 제1 출력패드 사이에 배치되고 상기 제1 패드와 상기 제1 출력패드를 전기적으로 접속시킬 수 있다. 상기 제2 전도성 접착부재는 상기 제2 패드와 상기 제2 출력패드 사이에 배치되고, 상기 제2 패드와 상기 제2 출력패드를 전기적으로 접속시킬 수 있다.
본 발명의 일 실시예에서, 상기 제1 패드 및 상기 제2 패드는 동일한 두께를 갖고, 상기 제1 출력패드 및 상기 제2 출력패드는 동일한 두께를 갖고, 상기 제2 전도성 접착부재는 상기 제1 전도성 접착부재보다 두꺼울 수 있다.
본 발명의 일 실시예에서, 상기 제1 패드 및 상기 제2 패드는 동일한 두께를 갖고, 상기 제2 전도성 접착부재의 두께 및 제2 출력패드의 두께의 합은 제1 전도성 접착부재의 두께, 제1 출력패드의 두께 및 제1 연결회로기판의 두께의 합과 동일할 수 있다.
본 발명의 일 실시예에서, 상기 제1 출력패드 및 상기 제2 출력패드는 동일한 두께를 갖고, 상기 제2 전도성 접착부재의 두께 및 제2 패드의 두께의 합은 제1 전도성 접착부재의 두께, 제1 패드의 두께 및 제1 연결회로기판의 두께의 합과 실질적으로 동일할 수 있다.
본 발명의 일 실시예에서, 상기 실링부재는, 상기 제1 연결회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버하고, 상기 제2 연결회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버할 수 있다.
본 발명의 일 실시예에서, 상기 제1 출력패드 및 상기 제2 출력패드는 구리를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 연결회로기판은 제1 구동칩을 더 포함하고, 상기 제2 연결회로기판은 제2 구동칩을 더 포함하고, 상기 제1 연결회로기판의 상기 제1 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제1 연결회로기판의 상기 제1 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작고, 상기 제2 연결회로기판의 상기 제2 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제2 연결회로기판의 상기 제2 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작을 수 있다.
본 발명의 일 실시예에서 표시장치는 표시패널, 제1 연결회로기판, 제2 연결회로기판, 및 실링부재를 포함할 수 있다.
상기 표시패널은 절연층, 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제1 패드들, 및 상기 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제2 패드들을 포함할 수 있다.
상기 제1 연결회로기판은 제1 외부 절연층, 상기 제1 방향으로 나열되고 상기 제1 외부 절연층으로부터 노출되고 상기 제1 패드들과 전기적으로 접속하는 제1 출력패드들을 포함할 수 있다.
상기 제2 연결회로기판은 제2 외부 절연층, 상기 제1 방향으로 나열되고 상기 제2 외부 절연층으로부터 노출되고 상기 제2 패드들과 전기적으로 접속하는 제2 출력패드들을 포함하고, 상기 제1 연결회로기판 상측에 배치될 수 있다.
상기 실링부재는 상기 제1 연결회로기판 및 상기 제2 연결회로기판과 상기 절연층 사이의 갭을 밀봉할 수 있다.
상기 제2 패드들은 상기 제1 패드들과 상기 제1 방향과 교차하는 제2 방향 내에서 상기 표시패널의 엣지로부터 상기 제1 패드들보다 멀리 이격되고, 상기 제2 패드의 두께 및 상기 제2 출력패드의 두께의 합은 상기 제1 패드의 두께 및 상기 제1 출력패드의 두께의 합보다 클 수 있다,
본 발명의 일 실시예에서, 상기 제1 패드의 두께 및 상기 제2 패드의 두께는 실질적으로 동일하고, 상기 제1 출력패드의 두께는 상기 제2 출력패드의 두께보다 클 수 있다.
본 발명의 일 실시예에서, 상기 제1 패드의 두께는 상기 제2 패드의 두께보다 크고, 상기 제1 출력패드의 두께 및 상기 제2 출력패드의 두께는 실질적으로 동일할 수 있다.
본 발명의 일 실시예에서, 상기 제1 패드의 두께는 상기 제2 패드의 두께보다 크고, 상기 제1 출력패드의 두께는 상기 제2 출력패드의 두께보다 클 수 있다.
본 발명의 일 실시예에서, 상기 제1 패드의 두께 및 상기 제1 출력패드의 두께의 합은, 상기 제2 패드의 두께 및 상기 제2 출력패드의 두께의 합보다 40 마이크로미터 이상 50 마이크로미터 이하만큼 클 수 있다.
본 발명의 일 실시예에서, 상기 실링부재는, 상기 제1 회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버하고, 상기 제2 회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버할 수 있다.
본 발명의 일 실시예에서, 상기 제1 출력패드 및 상기 제2 출력패드는 구리를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 연결회로기판은 제1 구동칩을 더 포함하고, 상기 제2 연결회로기판은 제2 구동칩을 더 포함하고, 상기 제1 연결회로기판의 상기 제1 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제1 연결회로기판의 상기 제1 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작고, 상기 제2 연결회로기판의 상기 제2 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제2 연결회로기판의 상기 제2 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작을 수 있다.
본 발명의 일 실시예에 따르면, 실링부재의 손상이 방지되므로 표시패널 패드부에 침투하는 수분을 효과적으로 방지할 수 있다.
본 발명의 일 실시예에 따르면 패드부로 수분이 침투하는 것이 방지되므로, 패드부 손상을 방지할 수 있다.
도 1a는 본 발명의 실시예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 실시예에 따른 표시장치의 단면도이다.
도 2는 본 발명의 실시예에 따른 표시장치의 평면도이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 표시패널의 표시영역의 단면도이다.
도 4a는 본 발명의 실시예에 따른 표시장치의 확대된 평면도이다.
도 4b는 본 발명의 실시예에 따른 표시패널의 확대된 평면도이다.
도 4c는 본 발명의 실시예에 따른 연결회로기판의 배면도이다.
도 5a는 본 발명의 실시예에 따른 표시장치의 단면도이다.
도 5b는 본 발명의 실시예에 따른 표시장치의 본딩영역의 확대 평면도이다.
도 6a 내지 도 6e는 도 5a의 AA 영역에 대한 확대 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 실시예에 따른 표시장치(DD)의 사시도이다. 도 1b는 본 발명의 실시예에 따른 표시장치(DD)의 단면도이다. 도 2는 본 발명의 실시예에 따른 표시장치(DD)의 평면도이다.
도 1a 내지 도 2를 참조하면, 표시장치(DD)는 표시패널(DP), 연결회로기판(FPCB1, FPCB2), 및 메인 회로기판(MPCB)을 포함한다. 본 실시예에서 연결회로기판(FPCB1, FPCB2)에 구동칩(DC)이 실장된 것으로 도시되었으나, 본 발명은 이에 제한되지 않는다. 구동칩(DC)은 연결회로기판(FPCB1, FPCB2)에 실장되지 않을 수 있고, 표시패널(DP) 또는 메인 회로기판(MPCB)에 실장될 수도 있다.
구동칩(DC)이 제1 연결회로기판(FPCB1)에 실장되는 경우 제1 구동칩으로 지칭될 수 있고, 구동칩(DC)이 제2 연결회로기판(FPCB2)에 실장되는 경우 제2 구동칩으로 지칭될 수 있다.
별도로 도시하지 않았으나, 표시장치(DD)는 샤시부재 또는 몰딩부재를 더 포함할 수 있고, 표시패널(DP)의 종류에 따라 백라이트 유닛을 더 포함할 수 있다.
표시패널(DP)은 액정 표시 패널(liqid crystal display panel), 플라즈마 표시 패널(plasma display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel) 및 일렉트로웨팅 표시 패널(electrowetting display panel), 및 유기발광표시패널(organic light emitting display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
표시패널(DP)은 제1 표시기판(100) 및 제1 표시기판(100) 마주하며 이격된 제2 표시기판(200)을 포함할 수 있다. 제1 표시기판(100)과 제2 표시기판(200) 사이에는 소정의 셀갭이 형성될 수 있다. 셀갭은 제1 표시기판(100)과 제2 표시기판(200)을 결합하는 실런트(SLM)에 의해 유지될 수 있다. 제1 표시기판(100)과 제2 표시기판(200) 사이에는 이미지 생성을 위한 계조표시층이 배치될 수 있다. 계조표시층은 표시패널의 종류에 따라 액정층, 유기발광층, 전기영동층을 포함할 수 있다.
도 1a에 도시된 것과 같이, 표시패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(DP-IS)은 표시영역(DA)과 비표시영역(NDA)을 포함할 수 있다. 비표시영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시영역(DA)은 비표시영역(NDA)에 의해 에워쌀 수 있다. 본 발명의 일 실시예에서 비표시영역(NDA)은 연결회로기판(FPCB2, FPCB2)에 인접한 일측 영역에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향, 즉 표시패널(DP)의 두께 방향은 제3 방향축(DR3)이 지시한다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함할 수도 있다.
메인 회로기판(MPCB)에는 신호 제어부(SC)가 실장될 수 있다. 신호 제어부(SC)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어신호를 수신한다. 신호 제어부(SC)는 표시패널(DP)에 제어신호를 제공할 수 있다.
연결회로기판(FPCB1, FPCB2)은 표시패널(DP) 및 메인 회로기판(MPCB)에 각각 전기적으로 연결된다. 연결회로기판(FPCB1, FPCB2)은 메인 회로기판(MPCB)으로부터 구동칩(DC)에 신호를 전달하고, 구동칩(DC)으로부터 표시패널(DP)에 신호를 전달할 수 있다. 본 실시예에서 구동칩(DC)은 데이터 구동회로일 수 있다. 본 발명의 일 실시예에서 연결회로기판(FPCB2, FPCB2)은 신호 제어부(SC)로부터 표시패널(DP)에 신호를 전달할 수 있다.
연결회로기판(FPCB1, FPCB2)은 전도성 접착부재에 의해 표시패널(DP) 및 메인 회로기판(MPCB) 각각에 접속될 수 있다. 전도성 접착부재는 이방성 도전 필름(ACF)을 포함할 수 있다. 이하, 이방성 도전 필름(ACF)으로 설명된다.
본 실시예에서 연결회로기판(FPCB1, FPCB2)은 2종의 회로기판을 포함할 수 있다. 2종의 연결회로기판(FPCB1, FPCB2)은 하나의 패드영역(PDA)에 배치된 서로 다른 패드행에 접속된다. 본 실시예에서 패드영역(PDA)은 제1 표시기판(100)에 배치되는 것으로 도시되었으나, 본 발명은 이에 제한되지 않는다. 본 발명의 일 실시예에서 패드영역(PDA)은 제2 표시기판(200)에 배치될 수도 있다.
도 2는 신호라인들(GL1~GLn, DL1~DLm, PL-G, PL-D) 및 화소들(PX11~PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1~GLn, DL1~DLm, PL-G, PL-D)은 복수 개의 게이트 라인들(GL1~GLn), 복수 개의 데이터 라인들(DL1~DLm) 및 보조 신호라인들(PL-G, PL-D)을 포함할 수 있다.
복수 개의 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되고 제2 방향(DR2)으로 나열되고, 복수 개의 데이터 라인들(DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn)과 절연 교차한다. 복수 개의 게이트 라인들(GL1~GLn)과 복수 개의 데이터 라인들(DL1~DLm)은 표시영역(DA)에 중첩하게 배치된다. 보조 신호라인들(PL-G, PL-D)은 비표시영역(NDA)에 중첩하게 배치되고, 복수 개의 게이트 라인들(GL1~GLn)과 복수 개의 데이터 라인들(DL1~DLm)에 연결된다.
복수 개의 게이트 라인들(GL1~GLn)에 연결되는 게이트 보조 신호라인들(PL-G)은 복수 개의 게이트 라인들(GL1~GLn)과 동일한 층 상에 배치되고 일체의 형상을 이룰 수 있다. 도2 에는 복수 개의 게이트 라인들(GL1~GLn)과 게이트 보조 신호라인들(PL-G)이 하나의 신호라인으로 도시되었으며, 서로 연결된 게이트 라인들(GL1~GLn)과 게이트 보조 신호라인들(PL-G)은 하나의 신호라인의 서로 다른 부분으로 정의될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며, 서로 연결된 게이트 라인들(GL1~GLn)과 게이트 보조 신호라인들(PL-G)은 각각 구분되는 것으로 정의될 수도 있다.
데이터 라인들(DL1~DLm)에 연결되는 데이터 보조 신호라인들(PL-D)은 복수 개의 데이터 라인들(DL1~DLm)과 다른 층 상에 배치될 수 있다. 컨택홀(CH)을 통해 데이터 라인들(DL1~DLm)은 데이터 보조 신호라인들(PL-D) 중 대응하는 신호라인들이 전기적으로 연결될 수 있다. 컨택홀(CH)은 데이터 라인들(DL1~DLm)과 데이터 보조 신호라인들(PL-D) 사이에 배치된 적어도 하나의 절연층을 관통한다. 도 2에는 2개의 컨택홀(CH)을 예시적으로 도시하였다.
본 발명의 일 실시예에서 컨택홀(CH)은 생략될 수 있다. 데이터 라인들(DL1~DLm)과 데이터 보조 신호라인들(PL-D)은 동일한 층 상에 배치될 수도 있다. 이때, 데이터 라인들(DL1~DLm)과 데이터 보조 신호라인들(PL-D) 중 연결된 데이터 라인과 데이터 보조 신호라인은 하나의 신호라인으로 정의될 수도 있다. 이때 서로 연결된 데이터 라인과 데이터 보조 신호라인은 하나의 신호라인의 서로 다른 부분으로 정의될 수 있다.
화소들(PX11~PXnm) 각각은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다.
매트릭스 형태의 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX11~PXnm)은 펜타일 형태로 배치될 수 있다. 화소들(PX11~PXnm)은 다이아몬드 형태로 배치될 수 있다.
도 2에 도시된 것과 같이, 패드영역들(PDA) 각각에는 2개의 패드행(PD1, PD2)이 배치된다. 2개의 패드행(PD1, PD2) 각각은 제1 방향(DR1)으로 나열된 복수 개의 패드들을 포함한다. 제1 패드행(PD1)은 제2 패드행(PD2)과 제1 방향과 교차하는 방향으로 이격되어 배치된다. 제2 방향(DR2)에서 제2 패드행(PD2)은 제1 패드행(PD1)보다 표시패널(DP)의 엣지(E-DP)에 더 멀리 이격되어 배치되고, 표시영역(DA)에 더 인접하게 배치된다. 제1 패드행(PD1) 및 제2 패드행(PD2)의 패드들은 데이터 보조 신호라인들(PL-D)에 각각 연결된다.
게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시패널(DP)에 집적화될 수 있다. 게이트 보조 신호라인들(PL-G)은 게이트 구동회로(GDC)로부터 게이트 신호를 수신한다.
도 3a 및 도 3b은 본 발명의 실시예에 따른 표시패널(DP)의 표시영역(DA)의 단면도이다. 도 3a는 액정표시패널의 화소(PX)에 대응하는 단면을 도시하였고, 도 3b는 유기발광표시패널의 화소(PX)에 대응하는 단면을 도시하였다.
액정표시패널의 화소(PX)는 트랜지스터(TR), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
트랜지스터(TR)는 게이트 라인에 연결된 제어전극(GE), 제어전극(GE)에 중첩하는 활성화부(AL), 데이터 라인에 연결된 입력전극(SE), 및 입력전극(SE)와 이격되어 배치된 출력전극(DE)을 포함한다. 액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 베이스 기판(BS1)의 일면 상에 제어전극(GE) 및 스토리지 라인(STL)이 배치된다. 제1 베이스 기판(BS1)은 유리기판 또는 플라스틱기판일 수 있다. 제1 베이스 기판(BS1)의 일면 상에 상기 제어전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10) 상에 제어전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층(SCL)과 오믹 컨택층(OCL)을 포함할 수 있다. 제1 절연층(10) 상에 상기 반도체층(SCL)이 배치되고, 반도체층(SCL) 상에 상기 오믹 컨택층(OCL)이 배치된다.
반도체층(SCL)은 아몰포스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 또한, 반도체층(SCL)은 금속 산화물 반도체를 포함할 수 있다. 오믹 컨택층(OCL)은 반도체층보다 고밀도로 도핑된 도펀트를 포함할 수 있다. 오믹 컨택층(OCL)은 이격된 2개의 부분을 포함할 수 있다. 본 발명의 일 실시예에서 오믹 컨택층(OCL)은 일체의 형상을 가질 수 있다.
활성화부(AL) 상에 출력전극(DE)과 입력전극(SE)이 배치된다. 출력전극(DE)과 입력전극(SE)은 서로 이격되어 배치된다. 제1 절연층(10) 상에 활성화부(AL), 출력전극(DE), 및 입력전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다 제2 절연층(20) 및 제3 절연층(30)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공하는 단층의 유기층일 수 있다. 본 실시예에서 제3 절연층(30)은 복수 개의 컬러필터들을 포함할 수 있다. 제3 절연층(30) 상에 제4 절연층(40)이 배치된다. 제4 절연층(40)은 컬러필터들을 커버하는 무기층일 수 있다.
도 3a에 도시된 것과 같이, 제4 절연층(40) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20), 제3 절연층(30), 및 제4 절연층(40)을 관통하는 컨택홀(CH10)을 통해 상기 출력전극(DE)에 연결된다. 제4 절연층(40) 상에 상기 화소전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 베이스 기판(BS2)은 유리기판 또는 플라스틱기판일 수 있다. 제2 베이스 기판(BS2)의 하면 상에 블랙매트릭스층(BM)이 배치된다. 즉, 블랙매트릭스층(BM)에는 화소영역들에 대응하는 개구부들이 정의될 수 있다. 블랙매트릭스층(BM)에 중첩하게 스페이서(CS)가 배치될 수 있다.
제2 베이스 기판(BS2)의 하면 상에 블랙매트릭스층(BM)을 커버하는 절연층들이 배치된다. 도 5a에는 평탄면을 제공하는 제5 절연층(50)이 예시적으로 도시되었다. 제5 절연층(50)은 유기물질을 포함할 수 있다.
도 3a에 도시된 것과 같이, 제2 베이스 기판(BS2)의 하면 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다.
한편, 도 3a에 도시된 화소(PX)의 단면은 하나의 예시에 불과하다. 제1 표시기판(100)과 제2 표시기판(200)은 제3 방향(DR3)에서 뒤집어 질 수 있다. 컬러필터들은 제2 표시기판(200)에 배치될 수도 있다.
도 3a를 참조하여 VA(Vertical Alignment)모드의 액정 표시패널을 예시적으로 설명하였으나, 본 발명의 일 실시예에서 IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드, SVA(Super Vertical Alignment) 모드, SS-VA(Surface-Stabilized Vertical Alignment) 모드의 액정 표시패널이 적용될 수 있다.
도 3b에 도시된 것과 같이, 유기발광표시패널의 화소(PX)는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 및 발광소자(OLED)를 포함할 수 있다.
유기발광표시패널은 표시기판(100)과 봉지기판(200)을 포함한다. 표시기판(100)은 제1 베이스 기판(BS1), 제1 베이스 기판(BS1) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 커버층(CL)을 포함한다. 봉지기판(200)은 제2 베이스 기판(BS2), 제2 베이스 기판(BS2) 상에 배치된 블랙매트릭스층(BM) 및 컬러변환층(CCL)을 포함할 수 있다.
제1 베이스 기판(BS1)은 합성수지기판 또는 유리기판을 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
본 실시예에서 회로 소자층(DP-CL)은 버퍼막(BFL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 제1 절연층(10) 및 제2 절연층(20)은 무기막이고, 제3 절연층(30)은 유기막일 수 있다. 제3 절연층(30)은 중간 유기막(30)으로 지칭될 수 있다.
도 3b에는 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)를 구성하는 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 제1 제어전극(GE1), 제2 제어전극(GE2), 제1 입력전극(DE1), 제1 출력전극(SE1), 제2 입력전극(DE2), 제2 출력전극(SE2)의 배치관계가 예시적으로 도시되었다. 제1, 제2, 제3, 및 제4 관통홀(CH1, CH2, CH3, CH4) 역시 예시적으로 도시되었다.
표시 소자층(DP-OLED)은 발광소자(OLED)를 포함한다. 표시 소자층(DP-OLED)은 발광소자로써 유기발광 다이오드를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다.
중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)의 개구부(OP)는 다른 개구부들과 구분하기 위해 발광 개구부로 명명된다.
도 3b에 도시된 것과 같이, 표시패널(DP)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광영역(PXA)은 발광 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 본 발명의 일 실시예에서 발광층(EML)은 발광영역(PXA)에 배치되고, 비발광영역(NPXA)에 미배치될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 제1 색광 예컨대 블루광을 생성할 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 복수 개의 화소들에 공통적으로 배치된다. 제2 전극(CE) 상에 제2 전극(CE)을 보호하는 커버층(CL)이 배치될 수 있다. 커버층(CL)은 유기물질 또는 무기물질을 포함할 수 있다.
제2 베이스 기판(BS2)은 커버층(CL)과 이격되어 배치된다. 제2 베이스 기판(BS2)은 합성수지기판 또는 유리기판을 포함할 수 있다. 컬러변환층(CCL)은 화소(PX)에 따라 제1 색광을 투과시키거나, 제1 색광을 제2 색광 또는 제3 색광으로 변환시킬 수 있다. 컬러변환층(CCL)은 양자점을 포함할 수 있다.
본 발명의 일 실시예에서 봉지기판(200)은 박막 봉지층으로 대체될 수 있다. 이때, 블랙매트릭스층(BM) 및 컬러변환층(CCL)은 박막 봉지층 상에 배치될 수 있다.
도 4a는 본 발명의 실시예에 따른 표시장치(DD)의 확대된 평면도이다. 도 4b는 본 발명의 실시예에 따른 표시패널(DP)의 확대된 평면도이다. 도 4c는 본 발명의 실시예에 따른 제1 연결회로기판(FPCB1)의 배면도이다.
이하, 표시패널(DP)의 패드영역(PDA)과 연결회로기판(FPCB1, FPCB2)이 전기적으로 접속된 영역은 표시장치(DD)의 본딩영역(BDA)으로 정의된다. 연결회로기판(FPCB1, FPCB2)의 출력패드가 표시패널(DP)의 패드영역(PDA)에 중첩된다.
도 4a 및 도 4b에 도시된 것과 같이, 패드영역(PDA)에 서로 다른 행을 이루는 제1 패드행(PD1) 및 제2 패드행(PD2)이 배치된다. 제1 패드행(PD1)은 복수 개의 제1 패드들(PD1-P)을 포함하고, 제2 패드행(PD2)은 복수 개의 제2 패드들(PD2-P)을 포함한다. 제1 연결회로기판(FPCB1)은 제1 패드행(PD1)과 전기적으로 접속되고, 제2 연결회로기판(FPCB2)은 제2 패드행(PD2)과 전기적으로 접속된다.
제1 연결회로기판(FPCB1)과 제2 연결회로기판(FPCB2)은 크기와 모양이 일부 상이하지만 매우 유사한 구조를 갖는다. 도 4c에는 제1 연결회로기판(FPCB1)을 예시적으로 도시하였다. 제1 연결회로기판(FPCB1)은 절연층(미 도시), 복수 개의 패드들(CPD, P-O1, P-I), 및 복수 개의 신호라인들(SL-F)을 포함한다. 복수 개의 패드들(CPD, P-O1, P-I), 및 복수 개의 신호라인들(SL-F)은 절연층 상에 배치된다.
복수 개의 패드들(CPD, P-O1, P-I)은 구동칩(DC)의 접속 단자들에 접속되는 접속 패드들(CPD), 표시패널(DP)에 접속되는 제1 패드들(P-O1, 이하 제1 출력패드들로 정의됨), 및 메인 회로기판에 접속되는 제2 패드들(P-I, 이하 입력 패드들로 정의됨)을 포함할 수 있다. 복수 개의 신호라인들(SL-F)은 접속 패드들(CPD)과 제1 출력패드들(P-O1)을 연결하고, 접속 패드들(CPD)과 입력 패드들(P-I)을 연결한다. 구동칩(DC)이 생략되는 경우, 신호라인들(SL-F)은 제1 출력패드들(P-O1)과 입력 패드들(P-I)을 연결할 수 있다.
제1 출력패드들(P-O1)은 신호라인들(SL-F)와 동일한 재료를 가질 수 있다. 그러나 이에 한정되지 않으며, 제1 출력패드들(P-O1)은 구리(Cu) 또는 금(Au)을 포함할 수 있다. 제1 출력패드들(P-O1)이 구리(Cu) 또는 금(Au)만으로 구성되는 경우 도전성이 증가할 수 있다.
제1 연결회로기판(FPCB1)은 제1 방향의 너비에 따라 구분되는 3개의 부분들을 포함할 수 있다. 제1 출력패드들(P-O1)이 배치된 제1 부분(P1), 입력 패드들(P-I)이 배치된 제2 부분(P2) 및 제1 부분(P1)과 제2 부분(P2)을 연결하는 제3 부분(P3)을 포함할 수 있다. 제1 부분(P1)은 제2 부분(P2)보다 큰 너비를 갖는다. 제3 부분(P3)은 제1 부분(P1)으로부터 제2 부분(P2)으로 갈수록 너비가 감소될 수 있다. 제2 부분(P2)에 구동칩(DC)이 실장될 수 있다.
제2 연결회로기판(FPCB2)은 제1 출력패드(P-O1)가 제2 출력패드(P-O2)로 지칭되는 것을 제외하고는 상술한 제1 연결회로기판(FPCB1)에 대한 설명이 동일하게 적용 될 수 있다.
도 4a에 도시된 것과 같이, 제1 연결회로기판(FPCB1)의 제1 부분과 제2 연결회로기판(FPCB2)의 제1 부분은 서로 중첩할 수 있다. 제2 연결회로기판(FPCB2)이 제1 연결회로기판(FPCB1)보다 큰 면적을 가질 수 있고, 평면 상에서 제1 연결회로기판(FPCB1)의 제1 부분은 제2 연결회로기판(FPCB2)의 제1 부분의 내측에 배치될 수 있다. 제1 연결회로기판(FPCB1)의 제3 부분과 제2 연결회로기판(FPCB2)의 제3 부분은 서로 비중첩할 수 있다. 그에 따라 메인 회로기판(MPCB)에 접속된 제1 연결회로기판(FPCB1)의 제3 부분과 제2 연결회로기판(FPCB2)의 제3 부분은 평면 상에서 서로 이격되어 배치될 수 있다.
도 5a는 본 발명의 실시예에 따른 표시장치(DD)의 확대된 단면도이다. 도 5b는 본 발명의 실시예에 따른 표시장치(DD)의 본딩영역(BDA)의 확대된 평면도이다. 도 5a에 도시된 것과 같이, 제2 연결회로기판(FPCB2)은 제1 연결회로기판(FPCB1)의 상측에 배치된다. 제2 연결회로기판(FPCB2)이 제1 연결회로기판(FPCB1) 상측에 배치되므로 표시패널(DP)과 제2 연결회로기판(FPCB2) 사이의 제2 갭(G2)이 표시패널(DP)과 제1 연결회로기판(FBCB1) 사이의 제1 갭(G1)보다 크다. 제1 연결회로기판(FPCB1)은 제1 패드행(PD1)에 접속되고, 제2 연결회로기판(FPCB2)은 제2 패드행(PD2)에 접속된다.
도 5a 및 도 5b에 도시된 바와 같이, 제1 표시기판(100) 상에 실링부재(SM)가 배치된다. 실링부재(SM)는 제1 패드행(PD1) 및 제2 패드행(PD2)에 인접하게 배치된다. 실링부재(SM)는 평면 상에서 제1 패드행(PD1) 및 제2 패드행(PD2)에 중첩할 수 있다. 도 5a에는 실링부재(SM)가 제1 패드영역(PDA1)과 평면상에서 완전히 중첩하는 것으로 도시되었으나, 도 5b에 도시된 바와 같이 실링부재(SM)는 제1 패드영역(PDA1)과 평면상에서 일부만 중첩할 수 있다.
본 명세서에서, "평면상에서'는 표시장치(DD)를 제3 방향(DR3, 두께 방향)으로 바라보았을 때를 의미할 수 있다.
도 5a에 도시된 바와 같이 실링부재(SM)는 비표시영역(NDA)의 일부만 커버할 수 있으나, 실시예가 이에 한정되지 않으며 비표시영역(NDA)을 모두 커버할 수 있다.
도 5b에 도시된 바와 같이, 실링부재(SM)는 평면 상에서 제1 연결회로기판(FPCB1)의 엣지(E-1) 및 제2 연결회로기판(FPCB2)의 엣지(E-2)를 커버할 수 있다. 커버된 엣지는 제1 부분(P1, 도 4c 참조)에 대응하는 엣지일 수 있다. 제1 부분(P1)의 엣지(E-1)의 제1 방향(DR1)으로 연장된 부분을 완전히 커버할 수 있다. 제1 부분(P1)의 엣지(E-1)의 제2 방향(DR2)으로 연장된 부분을 일부 커버할 수 있다.
실링부재(SM)는 제2 연결회로기판(FPCB2)과 제1 표시기판(100) 사이의 제2 갭(G2)을 실링할 수 있다. 따라서, 제2 갭(G2)이 실링부재(SM)에 의해 밀봉될 수 있으므로 공기 중의 수분을 차단할 수 있다. 도 5b에 도시된 바는 없으나 실링부재(SM)는 제1 연결회로기판(FPCB1)과 제1 표시기판(100) 사이의 제1 갭(G1)을 더 실링하도록 배치될 수 있다. 예를 들어 실링부재(SM)가 표시패널(DP) 엣지(E-DP) 부분과 인접 또는 중첩 하도록 배치될 수 있다. 따라서 제1 갭(G1)이 실링부재(SM)에 의해 밀봉될 수 있으므로 공기 중의 수분을 차단할 수 있다. 실링부재(SM)의 배치 형태는 상술한 바에 한정되지 않으며, 제1 갭(G1)을 실링하거나 제1 갭(G1) 및 제2 갭(G2)을 실링할 수 있도록 다양한 형태로 배치될 수 있다.
실링부재(SM)는 내습성이 높은 실리콘 수지를 포함할 수 있다. 그러나 실시예가 이에 제한되지 않으며, 당 기술 분야의 통상의 기술자에게 알려진 실링부재(SM)용 재료를 사용할 수 있다.
도 6a는 내지 도 6e는 도 5a의 AA 영역에 대한 확대 단면도이다.
도 6a에서 제1 표시기판(100)은 도 3a에 도시된 액정표시패널을 기준으로 도시하였다. 제1 패드(PD1-P) 및 제2 패드(PD2-P)는 제1 내지 제4 절연층(10 내지 40)을 관통하는 컨택홀(CH-P)을 통해 보조 신호라인(PL-D1, PL-D2)에 연결된다. 제1 패드(PD1-P) 및 제2 패드(PD2-P)는 제1 내지 제4 절연층(10 내지 40)으로부터 노출된다. 제1 패드(PD1-P) 또는 제2 패드(PD2-P)가 생략되는 경우, 보조 신호라인(PL-D1, PL-D2)의 말단부분이 제1 내지 제4 절연층(10 내지 40)으로부터 노출될 수도 있다. 본 명세서에서 절연층이라 함은, 제1 내지 제4 절연층(10 내지 40)을 지칭하는 것일 수 있다.
도 6a에서 절연층(IL-F), 신호라인(SL-F), 솔더 레지스트층(SR-F), 및 제1 출력패드(P-O1)를 포함하는 제1 연결회로기판(FPCB1) 및 절연층(IL-F), 신호라인(SL-F), 솔더 레지스트층(SR-F), 및 제2 출력패드(P-O2)를 포함하는 제2 연결회로기판(FPCB2)이 예시적으로 도시되었다.
솔더 레지스트층(SR-F)은 복수 개의 패드들(CPD, P-O1, P-O2, P-I)의 주변을 커버하면서, 복수 개의 패드들(CPD, P-O1, P-O2, P-I) 각각을 노출시킬 수 있다. 솔더 레지스트층(SR-F)에는 복수 개의 패드들(CPD, P-O1, P-O2, P-I)에 대응하는 개구부들이 형성될 수 있다. 본 명세서에서 2층의 절연층을 갖는 연결회로기판(FPCB1, FPCB2)이 예시적으로 도시되었으나 실시예가 이에 한정되지 않으며, 연결회로기판(FPCB1, FPCB2)은 더 많은 절연층을 가질 수 있다.
솔더 레지스트층(SR-F)은 외부에 노출되므로 외부 절연층으로 지칭될 수 있다. 예를 들어 제1 외부 절연층은 제1 연결회로기판(FPCB1)에 배치된 솔더 레지스트층(SR-F)을 의미하는 것일 수 있고, 제2 외부 절연층은 제2 연결회로기판(FPCB2)에 배치된 솔더 레지스트층(SR-F)을 의미하는 것일 수 있다.
제1 출력패드(P-O1)는 제1 패드(PD1-P)와 직접 접촉되어 전기적으로 연결될 수 있고, 제2 출력패드(P-O2)는 제2 패드(PD2-P)와 직접 접촉되어 전기적으로 연결될 수 있다. 예를 들어, 제1 출력패드(P-O1)와 제1 패드(PD1-P), 제2 출력패드(P-O2)와 제2 패드(PD2-P)는 초음파 접합방법으로 접촉되어 전기적으로 연결될 수 있다.
제2 연결회로기판(FPCB2)이 제1 연결회로기판(FPCB1) 상에 배치되므로, 제1 연결회로기판(FPCB1)의 두께(T-B1)만큼 단차가 발생할 수 있다. 따라서, 제2 패드(PD2-P)의 두께(T-P2) 및 제2 출력패드(P-O2)의 두께(T-O2) 각각이 제1 패드(PD1-P)의 두께(T-P1) 및 제1 출력패드(P-O1)의 두께(T-O1) 각각과 동일 할 경우, 제2 연결회로기판(FPCB2)이 지지되지 못하므로 하측으로 휘어질 수 있다. 특히 제2 연결회로기판(FPCB2) 중 제2 패드영역(PDA2, 도 5a 참조) 및 제1 패드영역(PDA1, 도 5a 참조) 사이 부분과 중첩하는 부분이 휘어질 수 있다.
제2 연결회로기판(FPCB2)이 휘어지는 경우, 휘어진 부분에 지속적으로 힘이 가해지므로 제2 연결회로기판(FPCB2) 상에 배치된 실링부재(SM)에 힘이 전달 될 수 있다. 따라서, 실링부재(SM)에 크랙이 발생할 수 있고, 실링부재(SM)의 접착면이 박리되거나 들뜨는 등 손상이 발생할 수 있다.
이 경우, 제1 갭 및 제2 갭(G1, G2)으로 공기중의 수분이 침투할 수 있다. 침투한 수분은 제1 패드(PD1-P) 또는 제2 패드(PD2-P)와 접촉하여, 제1 패드(PD1-P) 및 제2 패드(PD2-P)를 부식시킬 수 있다.
도 6a에 도시된 바와 같이 본 발명의 일 실시예에서, 제4 절연층(40)의 상면으로부터 제2 연결회로기판(FPCB2) 하면까지의 거리가, 제4 절연층(40)의 상면으로부터 제1 연결회로기판(FPCB1) 상면까지의 거리와 실질적으로 동일할 수 있도록 제2 출력패드(P-O2)의 두께(T-O2) 및 제2 패드(PD2-P)의 두께(T-P2)가 조절되어 배치될 수 있다.
따라서 제2 연결회로기판(FPCB2)이 휘는 현상이 방지되고, 실링부재(SM)의 손상이 방지될 수 있으므로 제1 패드(PD1-P) 및 제2 패드(PD2-P)가 부식되어 발생하는 불량이 감소될 수 있다. 본 명세서에서 '실질적으로 동일'의 의미는, 당 기술 분야의 공정상에서 발생할 수 있는 통상적인 오차범위 내에서 동일하다는 것을 의미할 수 있다.
도시된 바는 없으나, 제4 절연층(40)의 상면으로부터 제2 연결회로기판(FPCB2) 하면까지의 거리가 제4 절연층(40)의 상면으로부터 제1 연결회로기판(FPCB1) 하면까지의 거리보다 크고, 제4 절연층(40)의 상면으로부터 제1 연결회로기판(FPCB1) 상면까지의 거리에 제1 연결회로기판(FPCB1)의 두께를 더한 값보다 작도록 조절될 수 있다. 이 때, 발생하는 단차 및 역단차의 절대값은 제1 연결회로기판(FPCB1)의 두께(T-B1)의 값보다 작으므로 제2 연결회로기판(FPCB2)이 휘는 현상이 감소될 수 있다. 따라서, 제1 패드(PD1-P) 및 제2 패드(PD2-P)가 부식되어 발생하는 불량이 감소될 수 있다.
하기부터 제2 연결회로기판(FPCB2)이 휘지 않도록 제2 출력패드(P-O2)의 두께(T-O2) 및 제2 패드(PD2-P)의 두께(T-P2)가 조절된 실시예들에 대하여 설명한다.
제2 패드(PD2-P)의 두께(T-P2) 및 제2 출력패드(P-O2)의 두께(T-O2)의 합은, 제1 패드(PD1-P)의 두께(T-P1) 및 제1 출력패드(P-O1)의 두께(T-O1)의 합보다 크고, 제1 패드(PD1-P)의 두께(T-P1), 제1 출력패드(P-O1)의 두께(T-O1), 및 제1 연결회로기판(FPCB1)의 두께(T-B1)의 두 배의 합보다 작을 수 있다.
본 명세서에서 제1 패드(PD1-P)의 두께(T-P1)는 제1 패드(PD1-P)가 제4 절연층(40)과 평면상에서 중첩되는 부분에서, 제1 패드(PD1-P)의 상면과 하면 사이의 거리를 의미할 수 있다. 제2 패드(PD2-P)의 두께(T-P2)에 대하여도 제1 패드(PD1-P)의 두께(T-P1)에 대한 설명과 실질적으로 동일한 내용이 적용될 수 있다.
제1 출력패드(P-O1)의 두께(T-O1)는 제1 출력패드(P-O1)가 솔더 레지스트층(SR-F)과 평면상에서 중첩되는 부분에서, 제1 출력패드(P-O1)의 상면과 하면 사이의 거리를 의미할 수 있다. 제2 출력패드(P-O2)의 두께(T-O2)에 대하여도 제1 출력패드(P-O1)의 두께(T-O1)에 대한 설명과 실질적으로 동일한 내용이 적용될 수 있다.
제2 패드(PD2-P)의 두께(T-P2) 및 제2 출력패드(P-O2)의 두께(T-O2)의 합은 제1 패드(PD1-P)의 두께(T-P1), 제1 출력패드(P-O1)의 두께(T-O1), 및 제1 연결회로기판(FPCB1)의 두께(T-B1)의 합과 실질적으로 동일할 수 있다.
제2 패드(PD2-P)의 두께(T-P2)는 제1 패드(PD1-P)의 두께(T-P1)와 동일하고 제2 출력패드(P-O2)의 두께(T-O2)는 제1 출력패드(P-O1)의 두께(T-O1)보다 더 클 수 있다. 이 때, 제2 출력패드(P-O2)의 두께(T-O2)는 제1 출력패드(P-O2)의 두께(T-O1) 및 제1 연결회로기판(FPCB1)의 두께(T-B1)의 합과 실질적으로 동일할 수 있다.
제2 출력패드(P-O2)의 두께(T-O2)는 제1 출력패드(P-O1)의 두께(T-O1)와 동일하고, 제2 패드(PD2-P)의 두께(T-P2)는 제1 패드(PD1-P)의 두께(T-P1)보다 더 클 수 있다. 이 때 제2 패드(PD2-P)의 두께(T-P2)는 제1 패드(PD1-P)의 두께(T-P1) 및 제1 연결회로기판(FPCB1)의 두께(T-B1)와 실질적으로 동일할 수 있다.
제2 패드(PD2-P)의 두께(T-P2)는 제1 패드(PD1-P)의 두께(T-P1)보다 클 수 있고, 제2 출력패드(P-O2)의 두께(T-O2)도 제1 출력패드(P-O1)의 두께(T-O1)보다 클 수 있다. 이 때, 제2 패드(PD2-P)의 두께(T-P2) 및 제2 출력패드(P-O2)의 두께(T-O2)의 합은 제1 패드(PD1-P)의 두께(T-P1), 제1 출력패드(P-O1)의 두께(T-O1), 및 제1 연결회로기판(FPCB1)의 두께(T-B1)의 합과 실질적으로 동일할 수 있다.
제1 연결회로기판(FPCB1)의 두께(T-B1)는 35 마이크로미터 내지 40 마이크로미터 일 수 있다. 이 경우, 제2 패드(PD2-P)의 두께(T-P2) 및 제2 출력패드(P-O2)의 두께(T-O2)의 합은 제1 패드(PD1-P)의 두께(T-P1) 및 제1 출력패드(P-O1)의 두께(T-O1)의 합보다 0 마이크로미터 내지 40 마이크로미터, 바람직하게는 35 마이크로미터 내지 40 마이크로미터만큼 더 클 수 있다. 제1 패드(PD1-P)의 두께(T-P1)와 제2 패드(PD2-P)의 두께(T-P2)가 동일한 경우, 제2 출력패드(P-O2)의 두께(T-O2)는 제1 출력패드(P-O1)의 두께(T-O1)보다 제1 연결회로기판(FPCB1)의 두께(T-B1)만큼 더 클 수 있다. 예를 들어, 제1 출력패드(P-O1)의 두께(T-O1)가 5 마이크로미터 내지 10 마이크로미터인 경우, 제2 출력패드(P-O2)의 두께는 40 마이크로미터 내지 50 마이크로미터 일 수 있다. 다만, 실시예가 이에 제한되는 것은 아니며 제1 연결회로기판(FPCB1)의 두께(T-B1)에 따라 적절하게 변경될 수 있다.
상술한 바에 의할 때, 제2 패드(PD2-P) 및 제2 출력패드(P-O2) 각각의 두께가 조절될 수 있으므로, 제2 연결회로기판(FPCB2)가 휘는 현상이 감소되거나, 방지된다.
도면을 참조할 때, 제2 패드(PD2-P) 및 제2 출력패드(P-O2)의 두께가 조절되나, 실시예가 이에 한정되지 않으며 표시장치(DD)를 구성하는 다른 구성물들의 두께가 조절될 수 있다. 예를 들어, 제2 패드영역(PDA2, 도 5a 참조)과 평면상에서 중첩하는 부분의 절연층들(SR-F, IL-F, 10 내지 40)의 두께가 조절될 수 있다.
도 6b 내지 6e는 도 6a의 변형 실시예를 도시한 것이다. 도 6b 내지 도 6e에 도시된 것과 같이, 솔더 레지스트층(SR-F)으로부터 노출된 출력패드들(P-O1, P-O2)은 이방성 도전 필름(ACF1, ACF2)을 통해 제1 패드 및 제2 패드(PD1-P, PD2-P)에 전기적으로 접속될 수 있다.
이 경우 제2 연결회로기판(FPCB2)이 휘는 것을 방지하기 위해, 제2 패드(PD2-P), 제2 출력패드(P-O2)의 두께뿐 아니라, 제2 이방성 도전필름(ACF2)의 두께도 조절될 수 있다.
제2 패드(PD2-P), 제2 출력패드(P-O2), 및 제2 이방성 도전필름(ACF2) 각각의 두께의 합은 제1 패드(PD1-P)의 두께(T-P2), 제1 출력패드(P-O1)의 두께(T-O1), 및 제1 이방성 도전필름(ACF1)의 두께(T-A1)의 합보다 크고, 제1 패드(PD1-P)의 두께(T-P2), 제1 출력패드(P-O1)의 두께(T-O1), 제1 이방성 도전필름(ACF1)의 두께(T-A1), 및 제1 연결회로기판(FPCB1)의 두께(T-B1)의 두 배의 합보다 작을 수 있다.
도 6b 및 도 6c에서 도시된 바와 같이, 제1 이방성 도전필름(ACF1)의 두께(T-A1)와 제2 이방성 도전필름(ACF2)의 두께(T-A2)는 동일할 수 있다. 이방성 도전필름(ACF1, ACF2)의 두께(T-A1, T-A2)는 제4 절연층(40) 상에 배치된 제1 패드(PD1-P) 또는 제2 패드(PD2-P) 부분의 상면과 솔더 레지스트층(SL-F) 상에 배치된 제1 출력패드(P-O1) 또는 제2 출력패드(P-02) 부분의 하면 사이의 거리로 정의될 수 있다.
도 6b 및 도6c에서, 이방성 도전필름들(ACF1, ACF2)들이 더 배치된 것을 제외하고 도 6a에서 설명한 것과 동일한 내용이 적용될 수 있다. 즉 제2 패드(PD2-P)의 두께(T-P2)와 제2 출력패드(P-O2)의 두께(T-O2)는 도 6a에서 설명한 바와 동일하게 조절될 수 있다.
도 6d를 참조하면, 제1 패드(PD1-P)의 두께(T-P1) 및 제2 패드(PD2-P)의 두께(T-P2)는 동일하고, 제1 출력패드(P-O1)의 두께(T-O1) 및 제2 출력패드(P-O2)의 두께(T-O2)는 동일할 수 있다. 제2 이방성 도전필름(ACF2)의 두께(T-A2)는 제1 이방성 도전필름(ACF1)의 두께(T-A1)보다 클 수 있다. 바람직하게는, 제2 이방성 도전필름(ACF2)의 두께(T-A2)는 제1 연결회로기판(FPCB1)의 두께(T-B1)만큼 더 클 수 있다.
도 6e를 참조하면, 제2 패드(PD2-P)의 두께(T-P1) 제1 패드(PD1-P)의 두께(T-P2)보다 클 수 있고, 제2 출력패드(P-O2)의 두께(T-O2)는 제1 출력패드(P-O1)의 두께(T-O1)보다 클 수 있고, 제2 이방성 도전필름(ACF2)의 두께(T-A2)는 제1 이방성 도전필름(ACF1)의 두께(T-A1)보다 클 수 있다. 바람직하게는, 제2 패드(PD2-P)의 두께(T-P1), 제2 출력패드(P-O2)의 두께(T-O2), 제2 이방성 도전필름(ACF2)의 두께(T-A2)의 합은 제1 패드(PD1-P)의 두께(T-P2), 제1 출력패드(P-O1)의 두께(T-O1), 제1 이방성 도전필름(ACF1)의 두께(T-A1), 및 제1 연결회로기판(FPCB1)의 두께(T-B1)의 합과 실질적으로 동일할 수 있다.
상술한 바와 같이 제2 패드(PD2-P)의 두께(T-P2), 제2 출력패드(P-O2)의 두께(T-O2) 및 제2 이방성 도전필름(ACF2)의 두께(T-A2)는 제2 연결회로기판(FPCB2)이 휘지 않거나 휨이 감소되도록 조절된다.
따라서, 실링부재(SM)가 손상되는 현상이 방지될 수 있으므로 제1 패드(PD1-P) 및 제2 패드(PD2-P)가 부식되어 발생하는 불량이 감소될 수 있다. 특히 제2 패드(PD2-P)가 부식되는 불량이 감소될 수 있다.
본 발명의 일 실시예에 따르면, 실링부재(SM)의 손상이 방지되므로 표시패널(DP) 패드부에 침투하는 수분을 효과적으로 방지할 수 있다.
본 발명의 일 실시예에 따르면 패드부로 수분이 침투하는 것이 방지되므로, 패드부 손상을 방지할 수 있다.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
FPCB1: 제1 연결회로기판 FPCB2: 제2 연결회로기판
PD1-P: 제1 패드 PD2-P: 제2 패드
P-O1: 제1 출력패드 P-O2: 제2 출력패드
ACF1: 제1 이방성 도전필름 ACF2: 제2 이방성 도전필름

Claims (20)

  1. 절연층, 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제1 패드들, 및 상기 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제2 패드들을 포함하는 표시패널;
    제1 외부 절연층, 및 상기 제1 방향으로 나열되고 상기 제1 외부 절연층으로부터 노출되고 상기 제1 패드들과 전기적으로 접속하는 제1 출력패드들을 포함하는 제1 연결회로기판;
    제2 외부 절연층, 및 상기 제1 방향으로 나열되고 상기 제2 외부 절연층으로부터 노출되고 상기 제2 패드들과 전기적으로 접속하는 제2 출력패드들을 포함하고, 상기 제1 연결회로기판 상측에 배치된 제2 연결회로기판; 및
    상기 제2 연결회로기판과 상기 절연층 사이의 갭을 실링하는 실링부재를 포함하고,
    상기 제2 패드들은 상기 제1 방향과 교차하는 제2 방향 내에서 상기 표시패널의 엣지로부터 상기 제1 패드들보다 멀리 이격되고,
    상기 절연층의 상면으로부터 상기 제2 연결회로기판 하면까지의 거리는, 상기 절연층의 상면으로부터 상기 제1 연결회로기판 상면까지의 거리와 실질적으로 동일한 표시장치.
  2. 제1 항에 있어서,
    상기 제1 패드 및 상기 제2 패드는 실질적으로 동일한 두께를 갖고,
    상기 제2 출력패드의 두께는 상기 제1 출력패드의 두께 및 상기 제1 연결회로기판의 두께의 합과 실질적으로 동일한 표시장치.
  3. 제2 항에 있어서,
    상기 제1 출력패드의 두께는 5 마이크로미터 이상 10마이크로미터 이하이고,
    상기 제2 출력패드의 두께는 40 마이크로미터 이상 50 마이크로미터 이하인 표시장치.
  4. 제1 항에 있어서,
    상기 제1 출력패드 및 상기 제2 출력패드는 실질적으로 동일한 두께를 갖고,
    상기 제2 패드의 두께는 상기 제1 패드의 두께보다 큰 표시장치.
  5. 제1 항에 있어서,
    상기 제2 출력패드의 두께 및 상기 제2 패드의 두께의 합은, 상기 제1 출력패드의 두께, 상기 제1 패드의 두께 및 상기 제1 연결회로기판의 두께의 합과 실질적으로 동일한 표시장치.
  6. 제1 항에 있어서,
    상기 제1 패드와 상기 제1 출력패드 사이에 배치되고 상기 제1 패드와 상기 제1 출력패드를 전기적으로 접속시키는 제1 전도성 접착부재; 및
    상기 제2 패드와 상기 제2 출력패드 사이에 배치되고, 상기 제2 패드와 상기 제2 출력패드를 전기적으로 접속시키는 제2 전도성 접착부재를 더 포함하는 표시장치.
  7. 제6 항에 있어서,
    상기 제1 패드 및 상기 제2 패드는 실질적으로 동일한 두께를 갖고,
    상기 제1 출력패드 및 상기 제2 출력패드는 실질적으로 동일한 두께를 갖고,
    상기 제2 전도성 접착부재는 상기 제1 전도성 접착부재보다 두꺼운 표시장치.
  8. 제6 항에 있어서,
    상기 제1 패드 및 상기 제2 패드는 실질적으로 동일한 두께를 갖고,
    상기 제2 전도성 접착부재의 두께 및 제2 출력패드의 두께의 합은 제1 전도성 접착부재의 두께, 제1 출력패드의 두께 및 제1 연결회로기판의 두께의 합과 실질적으로 동일한 표시장치.
  9. 제6 항에 있어서,
    상기 제1 출력패드 및 상기 제2 출력패드는 실질적으로 동일한 두께를 갖고,
    상기 제2 전도성 접착부재의 두께 및 제2 패드의 두께의 합은 제1 전도성 접착부재의 두께, 제1 패드의 두께 및 제1 연결회로기판의 두께의 합과 실질적으로 동일한 표시장치.
  10. 제1 항에 있어서,
    상기 실링부재는,
    상기 제1 연결회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버하고, 상기 제2 연결회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버하는 표시장치.
  11. 제1 항에 있어,
    상기 제1 출력패드 및 상기 제2 출력패드는
    구리를 포함하는 표시장치.
  12. 제1 항에 있어서,
    상기 제1 연결회로기판은 제1 구동칩을 더 포함하고,
    상기 제2 연결회로기판은 제2 구동칩을 더 포함하고,
    상기 제1 연결회로기판의 상기 제1 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제1 연결회로기판의 상기 제1 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작고,
    상기 제2 연결회로기판의 상기 제2 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제2 연결회로기판의 상기 제2 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작은 표시장치.
  13. 절연층, 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제1 패드들, 및 상기 제1 방향으로 나열되고 상기 절연층으로부터 노출된 제2 패드들을 포함하는 표시패널;
    제1 외부 절연층, 및 상기 제1 방향으로 나열되고 상기 제1 외부 절연층으로부터 노출되고 상기 제1 패드들과 전기적으로 접속하는 제1 출력패드들을 포함하는 제1 연결회로기판;
    제2 외부 절연층, 및 상기 제1 방향으로 나열되고 상기 제2 외부 절연층으로부터 노출되고 상기 제2 패드들과 전기적으로 접속하는 제2 출력패드들을 포함하고, 상기 제1 연결회로기판 상측에 배치된 제2 연결회로기판; 및
    상기 제1 연결회로기판 및 상기 제2 연결회로기판과 상기 절연층 사이의 갭을 밀봉하는 실링부재를 포함하고,
    상기 제2 패드들은 상기 제1 패드들과 상기 제1 방향과 교차하는 제2 방향 내에서 상기 표시패널의 엣지로부터 상기 제1 패드들보다 멀리 이격되고,
    상기 제2 패드의 두께 및 상기 제2 출력패드의 두께의 합은 상기 제1 패드의 두께 및 상기 제1 출력패드의 두께의 합보다 큰 표시장치.
  14. 제13 항에 있어서,
    상기 제1 패드의 두께 및 상기 제2 패드의 두께는 실질적으로 동일하고,
    상기 제1 출력패드의 두께는 상기 제2 출력패드의 두께보다 큰 표시장치.
  15. 제13 항에 있어서,
    상기 제1 패드의 두께는 상기 제2 패드의 두께보다 크고,
    상기 제1 출력패드의 두께 및 상기 제2 출력패드의 두께는 실질적으로 동일한 표시장치.
  16. 제13 항에 있어서,
    상기 제1 패드의 두께는 상기 제2 패드의 두께보다 크고,
    상기 제1 출력패드의 두께는 상기 제2 출력패드의 두께보다 큰 표시장치.
  17. 제13 항에 있어서,
    상기 제1 패드의 두께 및 상기 제1 출력패드의 두께의 합은, 상기 제2 패드의 두께 및 상기 제2 출력패드의 두께의 합보다 40 마이크로미터 이상 50 마이크로미터 이하만큼 큰 표시장치.
  18. 제13 항에 있어서,
    상기 실링부재는,
    상기 제1 회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버하고, 상기 제2 회로기판의 엣지 중 상기 표시패널에 중첩하는 영역을 커버하는 표시장치.
  19. 제13 항에 있어,
    상기 제1 출력패드 및 상기 제2 출력패드는
    구리를 포함하는 표시장치.
  20. 제13 항에 있어서,
    상기 제1 연결회로기판은 제1 구동칩을 더 포함하고,
    상기 제2 연결회로기판은 제2 구동칩을 더 포함하고,
    상기 제1 연결회로기판의 상기 제1 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제1 연결회로기판의 상기 제1 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작고,
    상기 제2 연결회로기판의 상기 제2 구동칩에 중첩하는 부분의 상기 제1 방향의 너비는 상기 제2 연결회로기판의 상기 제2 출력패드들에 중첩하는 부분의 상기 제1 방향의 너비보다 작은 표시장치.

KR1020180102505A 2018-08-30 2018-08-30 표시장치 KR20200026369A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180102505A KR20200026369A (ko) 2018-08-30 2018-08-30 표시장치
US16/459,192 US11026330B2 (en) 2018-08-30 2019-07-01 Display device
CN201910817285.0A CN110874982B (zh) 2018-08-30 2019-08-30 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102505A KR20200026369A (ko) 2018-08-30 2018-08-30 표시장치

Publications (1)

Publication Number Publication Date
KR20200026369A true KR20200026369A (ko) 2020-03-11

Family

ID=69640643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102505A KR20200026369A (ko) 2018-08-30 2018-08-30 표시장치

Country Status (3)

Country Link
US (1) US11026330B2 (ko)
KR (1) KR20200026369A (ko)
CN (1) CN110874982B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11510309B2 (en) 2020-08-06 2022-11-22 Samsung Display Co., Ltd. Display device
US11538896B2 (en) 2020-07-10 2022-12-27 Samsung Display Co., Ltd. Display device
US11703726B2 (en) 2020-07-10 2023-07-18 Samsung Display Co., Ltd. Display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210028806A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시모듈
KR20210122401A (ko) 2020-03-31 2021-10-12 삼성디스플레이 주식회사 연성 회로 기판 및 이를 포함한 표시 장치
CN113808477A (zh) * 2020-06-15 2021-12-17 群创光电股份有限公司 显示装置
KR20220061316A (ko) * 2020-11-05 2022-05-13 삼성디스플레이 주식회사 표시 장치
CN112581860A (zh) * 2020-12-30 2021-03-30 广东湾区智能终端工业设计研究院有限公司 一种背光模组及其制备方法、显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4852216B2 (ja) * 2002-01-30 2012-01-11 セイコーエプソン株式会社 振動型ジャイロスコープ
KR100947272B1 (ko) 2003-12-24 2010-03-11 엘지디스플레이 주식회사 유기전계발광소자
JP2006350064A (ja) * 2005-06-17 2006-12-28 Hitachi Displays Ltd 表示装置および位置ずれ検査方法
US8102184B2 (en) * 2006-01-17 2012-01-24 Johnstech International Test contact system for testing integrated circuits with packages having an array of signal and power contacts
KR101330697B1 (ko) * 2006-12-21 2013-11-18 삼성디스플레이 주식회사 표시 장치
US20120319144A1 (en) * 2010-02-23 2012-12-20 Sharp Kabushiki Kaisha Display panel and display device
KR101717076B1 (ko) * 2010-11-20 2017-03-17 엘지디스플레이 주식회사 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
CN102314009A (zh) * 2011-09-09 2012-01-11 深圳市华星光电技术有限公司 液晶显示模组及液晶显示面板
KR101244318B1 (ko) * 2011-12-06 2013-03-15 삼성디스플레이 주식회사 표시장치용 회로기판 및 이를 포함하는 표시장치
KR101973780B1 (ko) 2012-10-08 2019-04-30 삼성디스플레이 주식회사 표시 장치
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
KR102252444B1 (ko) 2015-01-07 2021-05-14 삼성디스플레이 주식회사 표시 장치
CN204836835U (zh) * 2015-07-24 2015-12-02 上海和辉光电有限公司 印刷电路板及显示装置
JP6573515B2 (ja) * 2015-09-25 2019-09-11 日本特殊陶業株式会社 セラミック基板
KR102637015B1 (ko) * 2016-06-08 2024-02-16 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR20180027692A (ko) 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
JP2018128498A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP2018128499A (ja) * 2017-02-06 2018-08-16 セイコーエプソン株式会社 電気光学装置
KR102468327B1 (ko) 2018-01-22 2022-11-18 삼성디스플레이 주식회사 표시 장치
KR102536655B1 (ko) 2018-02-08 2023-05-26 삼성디스플레이 주식회사 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538896B2 (en) 2020-07-10 2022-12-27 Samsung Display Co., Ltd. Display device
US11703726B2 (en) 2020-07-10 2023-07-18 Samsung Display Co., Ltd. Display device
US11510309B2 (en) 2020-08-06 2022-11-22 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN110874982A (zh) 2020-03-10
US11026330B2 (en) 2021-06-01
US20200077518A1 (en) 2020-03-05
CN110874982B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
KR20200026369A (ko) 표시장치
US20100109993A1 (en) Liquid crystal display and method of manufacturing the same
KR102562291B1 (ko) 표시장치 및 그 제조방법
KR20200097832A (ko) 표시장치
US11693458B2 (en) Display apparatus
JP2011100011A (ja) 表示装置
KR20200101551A (ko) 표시장치
US11304293B2 (en) Display apparatus
KR20210000778A (ko) 표시 장치
KR20210057993A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20210059323A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20160141368A (ko) 네로우 베젤 디스플레이 장치
CN110738936A (zh) 元件基板及拼接电子装置
KR102649331B1 (ko) 표시장치
TWI830776B (zh) 顯示裝置及其製造方法
KR20200097868A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
KR20200053720A (ko) 표시장치
US11538896B2 (en) Display device
KR20210010713A (ko) 표시 장치
KR20210028807A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right