KR102649331B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR102649331B1
KR102649331B1 KR1020180094715A KR20180094715A KR102649331B1 KR 102649331 B1 KR102649331 B1 KR 102649331B1 KR 1020180094715 A KR1020180094715 A KR 1020180094715A KR 20180094715 A KR20180094715 A KR 20180094715A KR 102649331 B1 KR102649331 B1 KR 102649331B1
Authority
KR
South Korea
Prior art keywords
spacer
display
circuit board
display substrate
connection circuit
Prior art date
Application number
KR1020180094715A
Other languages
English (en)
Other versions
KR20200019799A (ko
Inventor
강승재
양일현
박봉춘
송현섭
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180094715A priority Critical patent/KR102649331B1/ko
Priority to US16/536,392 priority patent/US10811630B2/en
Priority to CN201910742756.6A priority patent/CN110827681B/zh
Publication of KR20200019799A publication Critical patent/KR20200019799A/ko
Application granted granted Critical
Publication of KR102649331B1 publication Critical patent/KR102649331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

표시장치는, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 제1 표시기판, 상기 제1 표시기판 상에 배치된 제2 표시기판, 상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치된 제1 스페이서, 상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치되고, 제1 방향에서 상기 제1 스페이서와 일정 간격 이격되어 마주하는 제2 스페이서, 상기 제1 스페이서 및 상기 제2 스페이서에 인접하며, 상기 비표시 영역에 중첩한 상기 제1 표시기판 상에 연결된 연결 회로기판을 포함하고, 상기 제1 표시기판의 평면상에서, 상기 연결 회로기판의 중심 부분은 상기 제1 방향과 수직한 제2 방향에서 상기 제1 스페이서 및 상기 제2 스페이서 사이의 이격 공간과 마주한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 탭 실장 방식(Tape Automated Bonding)을 통해 회로기판과 표시패널을 연결하는 표시장치에 관한 것이다.
일반적으로, 표시패널이 제조된 후 표시패널에 회로기판을 연결한다. 예컨대, TAB(Tape Automated Bonding) 실장 방식은 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 이용하여 회로기판을 표시패널에 본딩한다.
한편, 영상이 표시되는 표시면에 수분이 분사될 경우, 탭 실장 방식을 통해 표시면 하부에 연결된 회로기판에 수분 또는 세정제가 유입될 수 있다. 그 결과, 회로기판의 손상될 수 있다.
본 발명의 목적은 표시면에 분사된 수분으로부터 회로기판의 손상을 방지할 수 있는 표시장치를 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 표시장치는, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 제1 표시기판, 상기 제1 표시기판 상에 배치된 제2 표시기판, 상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치된 제1 스페이서, 상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치되고, 제1 방향에서 상기 제1 스페이서와 일정 간격 이격되어 마주하는 제2 스페이서, 상기 제1 스페이서 및 상기 제2 스페이서에 인접하며, 상기 비표시 영역에 중첩한 상기 제1 표시기판 상에 연결된 연결 회로기판을 포함하고, 상기 제1 표시기판의 평면상에서, 상기 연결 회로기판의 중심 부분은 상기 제1 방향과 수직한 제2 방향에서 상기 제1 스페이서 및 상기 제2 스페이서 사이의 이격 공간과 마주한다.
본 발명의 실시 예에 따르면, 상기 비표시 영역에 중첩하고, 상기 연결 회로기판의 일 부분을 커버하며 상기 제1 표시기판 상에 배치된 보호 부재를 더 포함한다.
본 발명의 실시 예에 따르면, 상기 연결 회로기판은 상기 제2 방향에서 서로 마주하는 제1 측면 및 제2 측면과, 상기 제1 방향에서 서로 마주하는 제3 측면 및 제4 측면을 포함하고, 상기 제1 측면은 상기 제1 표시기판 상에 연결되고 상기 보호 부재에 의해 전체적으로 에워싸인다.
본 발명의 실시 예에 따르면, 상기 제3 측면 및 상기 제4 측면 각각은 상기 제1 표시기판 상에 연결된 제1 부분 및 상기 제1 부분으로부터 밴딩된 제2 부분을 포함하고, 상기 제1 부분은 상기 보호 부재와 접촉하는 제1 서브부분 및 상기 보호 부재와 비접촉하는 제2 서브부분을 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 표시기판의 평면상에서, 상기 제3 측면 및 상기 제4 측면은 상기 제2 방향에서 상기 제1 스페이서 및 상기 제2 스페이서와 각각 마주한다.
본 발명의 실시 예에 따르면, 상기 제1 표시기판의 평면상에서, 상기 제1 스페이서 및 상기 제2 스페이서 각각은 상기 제1 방향으로부터 기울어진 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 이격 공간을 기준으로 상기 제1 스페이서 및 상기 제2 스페이서는 좌우 대칭되는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제1 스페이서는 상기 제2 방향(DR2)에서 상기 제2 스페이서와 적어도 일 부분 중첩하는 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제2 방향에 따른 상기 제1 스페이서와 중첩된 상기 제2 스페이서의 두께는 상기 제1 스페이서와 비중첩하는 상기 제2 스페이서의 두께 보다 얇고, 상기 제2 방향에 따른 상기 제2 스페이서와 중첩된 상기 제1 스페이서의 두께는 상기 제2 스페이서와 비중첩하는 상기 제1 스페이서의 두께 보다 얇은 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제1 스페이서 및 상기 제2 스페이서 상에 연결되어 상기 연결 회로기판을 커버하는 커버 부재를 더 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 스페이서 및 상기 제2 스페이서 각각은 상기 제2 표시기판 및 상기 커버 부재 사이를 밀폐한다.
본 발명의 실시 예에 따르면, 상기 제1 스페이서 및 상기 제2 스페이서 각각은 상기 제1 방향으로 연장된 형상으로 제공된다.
본 발명의 실시 예에 따르면, 상기 연결 회로기판에 연결된 메인 회로기판을 더 포함하고, 상기 연결 회로기판의 일단은 상기 제1 표시기판에 연결되고, 상기 연결 회로기판의 타단은 상기 메인 회로기판에 연결된다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치는, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 제1 표시기판, 상기 제1 표시기판 상에 배치된 제2 표시기판, 상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치된 복수 개의 스페이서들, 상기 스페이서들에 인접하며, 상기 비표시 영역에 중첩한 상기 제1 표시기판 상에 연결된 복수 개의 연결 회로기판들을 포함하고, 상기 스페이서들 중 이웃한 두 개의 스페이서들은 제1 방향에서 상기 제1 스페이서와 일정 간격 이격되어 마주하고, 상기 제1 표시기판의 평면상에서, 상기 연결 회로기판들 중 제1 연결 회로기판의 중심 부분은 상기 제1 방향과 수직한 제2 방향에서 상기 이웃한 두 개의 스페이서들 사이의 이격 공간과 마주한다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치는, 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 제1 표시기판, 상기 제1 표시기판 상에 배치된 제2 표시기판, 제1 방향으로 연장되며 상기 비표시 영역에 중첩한 상기 제2 표시기판 상에 배치되고, 상면, 하면, 및 복수 개의 측면들을 포함하는 스페이서, 상기 비표시 영역에 중첩하고, 상기 스페이서에 인접하게 상기 제1 표시기판 상에 연결된 연결 회로기판을 포함하고, 상기 스페이서의 상기 측면들 중 상기 표시 영역에 인접한 측면은 상기 제1 방향과 수직한 제2 방향을 따라 함몰된 함몰 공간을 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 표시기판의 평면상에서, 상기 연결 회로기판의 중심 부분은 상기 제2 방향에서 상기 스페이서의 상기 함몰 영역과 마주한다.
본 발명의 실시 예에 따르면, 상기 함몰 영역에 배치된 흡수제를 더 포함한다.
본 발명의 실시 예에 따르면, 상기 비표시 영역에 중첩하고, 상기 연결 회로기판의 일 부분을 에워싸며 상기 제1 표시기판 상에 배치된 보호 부재를 더 포함한다.
본 발명의 실시 예에 따르면, 상기 스페이서의 상기 상면에 연결되어 상기 연결 회로기판을 커버하는 커버 부재를 더 포함하고, 상기 스페이서는 상기 커버 부재 및 상기 제2 표시기판 사이를 밀폐한다.
본 발명의 실시 예에 따르면, 상기 제1 표시기판의 평면상에서, 상기 스페이서는 상기 제1 방향으로부터 기울어진 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 비표시 영역에 중첩한 제2 표시기판 상에 일 방향에서 서로 이격되어 마주하는 두 개의 스페이서들이 배치될 수 있다. 특히, 연결 회로기판의 중심 부분이 두 개의 스페이서들 간의 이격 공간과 정렬됨에 따라, 제2 표시기판의 표면을 통해 전달된 수분이 회로기판의 측면을 통해 유입되는 것이 방지될 수 있다.
그 결과, 표시장치의 전반적인 구동 신뢰성이 향상될 수 있다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 실시 예에 따른 표시장치의 단면도이다.
도 1c는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 2는 본 발명의 실시 예에 따른 표시장치의 평면도이다.
도 3은 본 발명의 일 실시 예에 따른 표시 영역에 중첩한 표시패널의 단면도이다.
도 4는 본 발명의 다른 실시 예에 따른 표시 영역에 중첩한 표시패널의 단면도이다.
도 5는 본 발명의 실시 예에 따른 표시장치의 평면도이다.
도 6은 도 5에 도시된 I-I'를 따라 절단된 단면도이다.
도 7은 도 5에 도시된 II-II'를 따라 절단된 단면도이다.
도 8a는 도 5에 도시된 AA 영역을 확대한 표시장치의 사시도이다.
도 8b는 도 5에 도시된 AA 영역을 확대한 표시장치의 평면도이다.
도 9는 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다.
도 10은 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다.
도 11은 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 1b는 본 발명의 실시 예에 따른 표시장치의 단면도이다. 도 1c는 본 발명의 실시 예에 따른 표시장치의 분해 사시도이다.
도 1a를 참조하면, 표시장치(DD)는 표시패널(DP), 연결 회로기판(FPCB), 및 메인 회로기판(MPCB)을 포함한다. 도시되지 않았지만, 표시장치(DD)는 샤시부재 또는 몰딩부재를 더 포함할 수 있고, 표시패널(DP)의 종류에 따라 백라이트 유닛을 더 포함할 수 있다.
표시패널(DP)은 액정 표시 패널(liqid crystal display panel), 플라즈마 표시 패널(plasma display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel) 및 일렉트로웨팅 표시 패널(electrowetting display panel), 및 유기발광표시패널(organic light emitting display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
표시패널(DP)은 제1 표시기판(100) 및 제1 표시기판(100) 마주하며 이격된 제2 표시기판(200)을 포함할 수 있다. 제1 표시기판(100)과 제2 표시기판(200) 사이에는 소정의 셀갭이 형성될 수 있다. 제1 표시기판(100)과 제2 표시기판(200) 사이에는 이미지 생성을 위한 표시 소자층이 배치될 수 있다. 표시 소자층은 표시패널의 종류에 따라 액정층, 유기발광층, 전기영동층을 포함할 수 있다.
도 1a에 도시된 것과 같이, 표시패널(DP)은 제2 표시기판(200)의 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DP-IS)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시 영역(DA)은 비표시 영역(NDA)에 의해 에워싸일수 있다. 본 발명의 일 실시예에서, 비표시 영역(NDA)은 연결 회로기판(FPCB)에 인접한 일측 영역에만 배치될 수도 있다.
또한, 도 1a를 통해 비표시 영역(NDA)이 제2 표시기판(200)의 표시면(DP-IS)을 통해 정의되었지만, 비표시 영역(NDA)은 제2 표시기판(200)으로부터 노출된, 즉 제2 표시기판(200)과 비중첩하는 제1 표시기판(100)의 영역을 포함할 수 있다. 예를 들어, 도 1b에 도시된 바와 같이, 연결 회로기판(FPCB)이 부착되는 제1 표시기판(100)의 영역은 비표시 영역(NDA)에 포함될 수 있다.
표시면(DP-IS)의 법선 방향, 즉 표시패널(DP)의 두께 방향은 제3 방향(DR3)이 지시한다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3) 각각이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 실시 예에 따르면, 평면형 표시면을 구비한 표시패널(DP)을 도시하였으나, 이에 한정되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함할 수도 있다.
신호 제어회로(SC)는 메인 회로기판(MPCB) 상에 실장될 수 있다. 신호 제어회로(SC)는 외부의 그래픽 제어부(미도시)로부터 영상 데이터 및 제어신호를 수신한다. 신호 제어회로(SC)는 표시패널(DP)에 제어신호를 제공할 수 있다.
연결 회로기판(FPCB)의 일단은 제1 표시기판(100)의 패드 영역(PDA)에 전기적으로 연결되며, 연결 회로기판(FPCB)의 타단은 메인 회로기판(MPCB)에 전기적으로 연결된다. 그 결과, 연결 회로기판(FPCB)은 신호 제어회로(SC)로부터 출력된 신호를 표시패널(DP)에 전달할 수 있다. 본 발명에 따르면, 연결 회로기판(FPCB)은 연성 회로기판(Flexible printed circuit)으로 제공될 수 있다.
도 1b를 참조하면, 표시장치(DD)는 연결 회로기판(FPCB) 상에 배치되는 구동칩(DC)을 더 포함한다. 연결 회로기판(FPCB)은 메인 회로기판(MPCB)의 신호 제어회로(SC)로부터 출력된 신호를 수신하여 구동칩(DC)에 전달할 수 있다. 연결 회로기판(FPCB)은 구동칩(DC)으로부터 출력된 신호를 표시패널(DP)에 전달할 수 있다. 본 발명에 따르면, 구동칩(DC)은 데이터 구동회로일 수 있다. 한편, 구동칩(DC)이 연결 회로기판(FPCB) 상에 배치되는 것으로 설명되지만, 이에 한정되지 않으며 구동칩(DC)은 제1 표시기판(100) 상에 배치될 수 있다.
연결 회로기판(FPCB)은 전도성 접착부재에 의해 표시패널(DP) 및 메인 회로기판(MPCB) 각각에 접속될 수 있다. 전도성 접착부재는 이방성 도전 필름(ACF)을 포함할 수 있다. 이하, 이방성 도전 필름(ACF)으로 설명된다.
앞서 도 1a를 통해 설명된 제1 표시기판(100)과 제2 표시기판(200) 사이에 형성된 셀갭은 실런트(SLM)에 의해 유지될 수 있다.
도 1c를 참조하면, 표시장치(DD)는 커버 부재(FC) 및 수납 부재(BC)를 더 포함한다. 커버 부재(FC)는 연결 회로기판(FPCB)을 커버하며 제2 표시기판(200) 상에 배치될 수 있다. 커버 부재(FC)는 비표시 영역(NDA)에 중첩한 제2 표시기판(200) 상에 배치되어, 수납 부재(BC)와 결합될 수 있다.
본 발명의 실시 예에 따르면, 커버 부재(FC)는 연결 회로기판(FPCB)에 인접하게 제2 표시기판(200)의 일 측에 배치될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 커버 부재(FC)는 비표시 영역(NDA) 전체에 중첩되게 제2 표시기판(200) 상에 배치되거나, 생략될 수 있다.
수납 부재(BC)는 표시장치(DD)의 구성들을 전반적으로 수납할 수 있다. 예를 들어, 수납 부재(BC)는 커버 부재(FC)와 결합되며, 표시패널(DP), 연결 회로기판(FPCB), 및 메인 회로기판(MPCB) 등을 수납할 수 있다.
도 2는 본 발명의 실시 예에 따른 표시장치의 평면도이다.
도 2를 참조하면, 신호라인들(GL1~GLn, DL1~DLm) 및 화소들(PX11~PXnm)의 평면상 배치관계가 도시되었다. 신호라인들(GL1~GLn, DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn) 및 복수 개의 데이터 라인들(DL1~DLm)을 포함할 수 있다.
복수 개의 게이트 라인들(GL1~GLn)은 제1 방향(DR1)으로 연장되고 제2 방향(DR2)으로 나열된다. 복수 개의 데이터 라인들(DL1~DLm)은 제2 방향(DR2)으로 연장되고 제1 방향(DR1)으로 나열된다. 복수 개의 데이터 라인들(DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn)과 절연 교차한다. 복수 개의 게이트 라인들(GL1~GLn)과 복수 개의 데이터 라인들(DL1~DLm)은 표시 영역(DA) 및 비표시 영역(NDA)에 각각 중첩하게 배치된다.
화소들(PX11~PXnm) 각각은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다. 한편, 도 2를 통해 매트릭스 형태의 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 이에 제한되지 않는다. 화소들(PX11~PXnm)은 펜타일 형태로 배치될 수 있다. 화소들(PX11~PXnm)은 다이아몬드 형태로 배치될 수 있다.
게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시패널(DP)에 집적화될 수 있다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(GDC)에 전기적으로 연결될 수 있다. 게이트 구동회로(GDC는 복수 개의 게이트 라인들(GL1~GLn)에 복수 개의 게이트 신호들을 순차적으로 각각 제공할 수 있다.
복수 개의 데이터 라인들(DL1~DLm)은 복수 개의 연결 회로기판들(FPCB) 중 대응하는 연결 회로기판(FPCB)에 연결될 수 있다. 예시적으로, 본 발명에 따른 표시장치(DD)가 5 개의 연결 회로기판들(FPCB)을 포함하는 것으로 설명되나, 이에 한정되지 않는다. 다른 실시 예에 따르면, 표시장치는 하나의 단일 연결 회로기판을 포함할 수 있다. 즉, 복수 개의 데이터 라인들(DL1~DLm)이 단일 연결 회로기판(FPCB)에 전기적으로 연결될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 표시 영역에 중첩한 표시패널의 단면도이다. 도 4는 본 발명의 다른 실시 예에 따른 표시 영역에 중첩한 표시패널의 단면도이다.
도 3은 본 발명의 일 예에 따른 액정표시패널의 화소(PX)에 대응하는 단면을 도시하였고, 도 4는 본 발명의 다른 예에 따른 유기발광표시패널의 화소(PX)에 대응하는 단면을 도시하였다.
도 3을 참조하면, 액정표시패널의 화소(PX)는 트랜지스터(TR), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
트랜지스터(TR)는 게이트 라인에 연결된 제어전극(GE), 제어전극(GE)에 중첩하는 활성화부(AL), 데이터 라인에 연결된 입력전극(SE), 및 입력전극(SE)와 이격되어 배치된 출력전극(DE)을 포함한다. 액정 커패시터(Clc)는 화소전극(PE)과 공통전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소전극(PE)과 화소전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 베이스 기판(BS1)의 일면 상에 제어전극(GE) 및 스토리지 라인(STL)이 배치된다. 제1 베이스 기판(BS1)은 유리기판 또는 플라스틱기판일 수 있다. 제1 베이스 기판(BS1)의 일면 상에 상기 제어전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10) 상에 제어전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층(SCL)과 오믹 컨택층(OCL)을 포함할 수 있다. 제1 절연층(10) 상에 반도체층(SCL)이 배치되고, 반도체층(SCL) 상에 오믹 컨택층(OCL)이 배치된다.
반도체층(SCL)은 아몰포스 실리콘 또는 폴리 실리콘을 포함할 수 있다. 또한, 반도체층(SCL)은 금속 산화물 반도체를 포함할 수 있다. 오믹 컨택층(OCL)은 반도체층보다 고밀도로 도핑된 도펀트를 포함할 수 있다. 오믹 컨택층(OCL)은 이격된 2개의 부분을 포함할 수 있다. 본 발명의 일 실시예에서 오믹 컨택층(OCL)은 일체의 형상을 가질 수 있다.
활성화부(AL) 상에 출력전극(DE)과 입력전극(SE)이 배치된다. 출력전극(DE)과 입력전극(SE)은 서로 이격되어 배치된다. 제1 절연층(10) 상에 활성화부(AL), 출력전극(DE), 및 입력전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다 제2 절연층(20) 및 제3 절연층(30)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공하는 단층의 유기층일 수 있다.
본 발명의 실시 예에 따르면, 제3 절연층(30)은 복수 개의 컬러필터들을 포함할 수 있다. 제3 절연층(30) 상에 제4 절연층(40)이 배치된다. 제4 절연층(40)은 컬러필터들을 커버하는 무기층일 수 있다. 한편, 제3 절연층(30)이 컬러필터들을 포함하는 것으로 설명되었지만, 이에 한정되지 않으며, 컬러필터들은 제2 표시기판(200) 상에 배치될 수 있다.
도 3에 도시된 것과 같이, 제4 절연층(40) 상에 화소전극(PE)이 배치된다. 화소전극(PE)은 제2 절연층(20), 제3 절연층(30), 및 제4 절연층(40)을 관통하는 컨택홀(CH10)을 통해 상기 출력전극(DE)에 연결된다. 제4 절연층(40) 상에 상기 화소전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 베이스 기판(BS2)은 유리기판 또는 플라스틱기판일 수 있다. 제2 베이스 기판(BS2)의 하면 상에 블랙매트릭스층(BM)이 배치된다. 즉, 블랙매트릭스층(BM)에는 화소영역들에 대응하는 개구부들이 정의될 수 있다. 블랙매트릭스층(BM)에 중첩하게 스페이서(CS)가 배치될 수 있다.
제2 베이스 기판(BS2)의 하면 상에 블랙매트릭스층(BM)을 커버하는 절연층들이 배치된다. 예시적으로, 평탄면을 제공하며 유기물질을 포함하는 제5 절연층(50)이 제2 베이스 기판(BS2) 상에 배치될 수 있다.
제2 베이스 기판(BS2)의 하면 상에 공통전극(CE)이 배치된다. 공통전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다.
한편, 도 3에 도시된 화소(PX)의 단면은 하나의 예시에 불과하다. 제1 표시기판(100)과 제2 표시기판(200)은 제3 방향(DR3)에서 뒤집어 질 수 있다. 컬러필터들은 제2 표시기판(200)에 배치될 수도 있다.
본 발명에 따르면, VA(Vertical Alignment)모드의 액정 표시패널을 예시적으로 설명하였으나, 본 발명의 일 실시예에서 IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드, SVA(Super Vertical Alignment) 모드, SS-VA(Surface-Stabilized Vertical Alignment) 모드의 액정 표시패널이 적용될 수 있다.
도 4를 참조하면, 유기발광표시패널의 화소(PX)는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 및 발광소자(OLED)를 포함할 수 있다.
유기발광표시패널은 표시기판(100)과 봉지기판(200)을 포함한다. 도 1a를 통해 개시된 제1 표시기판(100)이 표시기판(100)에 대응되며, 제2 표시기판(200)은 봉지기판(200)에 대응될 수 있다.
표시기판(100)은 제1 베이스 기판(BS1), 제1 베이스 기판(BS1) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 커버층(CL)을 포함한다. 봉지기판(200)은 제2 베이스 기판(BS2), 제2 베이스 기판(BS2) 상에 배치된 블랙매트릭스층(BM) 및 컬러변환층(CCL)을 포함할 수 있다.
제1 베이스 기판(BS1)은 합성수지기판 또는 유리기판을 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
본 실시예에서 회로 소자층(DP-CL)은 버퍼막(BFL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 제1 절연층(10) 및 제2 절연층(20)은 무기막이고, 제3 절연층(30)은 유기막일 수 있다.
도 4에는 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)를 구성하는 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 제1 제어전극(GE1), 제2 제어전극(GE2), 제1 입력전극(DE1), 제1 출력전극(SE1), 제2 입력전극(DE2), 제2 출력전극(SE2)의 배치관계가 예시적으로 도시되었다. 제1 내지 제4 관통홀들(CH1, CH2, CH3, CH4) 역시 예시적으로 도시되었다.
표시 소자층(DP-OLED)은 발광소자(OLED)를 포함한다. 표시 소자층(DP-OLED)은 발광소자로써 유기발광 다이오드를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다
중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)의 개구부(OP)는 다른 개구부들과 구분하기 위해 발광 개구부로 명명된다.
도 4에 도시된 것과 같이, 표시패널(DP)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 발광 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 본 발명의 일시예에서 발광층(EML)은 발광영역(PXA)에 배치되고, 비발광영역(NPXA)에 미배치될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 제1 색광 예컨대 블루광을 생성할 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 복수 개의 화소들에 공통적으로 배치된다. 제2 전극(CE) 상에 제2 전극(CE)을 보호하는 커버층(CL)이 배치될 수 있다. 커버층(CL)은 유기물질 또는 무기물질을 포함할 수 있다.
제2 베이스기판(BS2)은 커버층(CL)과 이격되어 배치된다. 제2 베이스기판(BS2)은 합성수지기판 또는 유리기판을 포함할 수 있다. 컬러변환층(CCL)은 화소(PX)에 따라 제1 색광을 투과시키거나, 제1 색광을 제2 색광 또는 제3 색광으로 변환시킬 수 있다. 컬러변환층(CCL)은 양자점을 포함할 수 있다.
본 발명의 일 실시예에서 봉지기판(200)은 박막 봉지층으로 대체될 수 있다. 이때, 블랙매트릭스층(BM) 및 컬러변환층(CCL)은 박막 봉지층 상에 배치될 수 있다.
도 5는 본 발명의 실시 예에 따른 표시장치의 평면도이다. 도 6은 도 5에 도시된 I-I'를 따라 절단된 단면도이다. 도 7은 도 5에 도시된 II-II'를 따라 절단된 단면도이다. 도 8a는 도 5에 도시된 AA 영역을 확대한 표시장치의 사시도이다. 도 8b는 도 5에 도시된 AA 영역을 확대한 표시장치의 평면도이다.
본 발명에 따르면, 표시장치(DD)는 도 1a를 통해 설명된 표시면(DP-IS)의 표시 영역(DA)을 통해 사용자에게 영상을 표시할 수 있다. 그러나, 먼지 등의 이물질이 표시 영역(DA)에 떨어질 경우, 시인성이 떨어질 수 있다. 따라서, 표시면(DP-IS)에 수분을 뿌려 이물질을 제거하는 작업이 수행될 수 있다. 일 예로, 수분은 세정제 일 수 있다.
한편, 표시면(DP-IS)에 뿌려진 수분은 제2 방향(DR2)을 따라 이동될 수 있다. 이하, 표시면(DP-IS)은 제2 표시기판(200)의 표면으로 설명된다. 특히, 제2 표시기판(200)의 표면에 뿌려진 수분은 제2 방향(DR2)을 따라 제2 표시기판(200)의 표면으로부터 제2 표시기판(200)과 비중첩한 제1 표시기판(100)의 표면으로 이동될 수 있다.
본 발명에 따르면, 제2 표시기판(200)과 비중첩한 제1 표시기판(100) 상에는 연결 회로기판(FPCB)의 일단이 연결될 수 있다. 따라서, 제2 표시기판(200)의 표면에 전달된 수분이 제2 표시기판(200)과 비중첩한 제1 표시기판(100)의 표면으로 유입될 경우, 연결 회로기판(FPCB) 또는 제1 표시기판(100) 상에 배치된 패드들이 손상될 수 있다.
본 발명의 실시 예에 따르면, 표시장치(DD)는 제2 표시기판(200)의 표면에 전달된 수분에 의해 회로 소자들의 파손을 방지할 수 있는 복수 개의 스페이서들(GM) 및 보호 부재(PM)를 더 포함할 수 있다.
도 5를 참조하면, 복수 개의 스페이서들(GM) 각각은 제1 방향(DR1)으로 연장되며 제2 표시기판(200) 상에 배치될 수 있다. 복수 개의 스페이서들(GM)은 연결 회로기판(FPCB)에 인접한 제2 표시기판(200)의 비표시 영역(NDA) 상에 배치될 수 있다. 본 발명에 따른 복수 개의 스페이서들(GM)은 수분이 침투되지 않는 물질로 제공될 수 있다. 예를 들어, 스페이서들(GM)은 실리콘(silicon), 포론(poron), 고무(rubber) 등으로 제공될 수 있다.
보호 부재(PM)는 비표시 영역(NDA)에 중첩하며 제1 방향(DR1)으로 연장될 수 있다. 본 발명에 따르면, 보호 부재(PM)는 제1 표시기판(100)에 연결된 복수 개의 연결 회로기판들(FPCB) 각각의 일 부분을 커버하며 제1 표시기판(100) 상에 배치될 수 있다. 보호 부재(PM)는 수분이 침투되지 않는 절연 물질로 제공될 수 있다.
본 발명의 실시 예에 따르면, 복수 개의 스페이서들(GM) 중 서로 이웃한 두 개의 스페이서들은 제1 방향(DR1)에서 서로 이격되어 마주할 수 있다. 특히, 제1 표시기판(100)의 평면상에서, 서로 이웃한 두 개의 스페이서들 사이의 이격된 공간은 연결 회로기판(FPCB)의 중심 부분과 제2 방향(DR2)에서 서로 마주할 수 있다.
연결 회로기판(FPCB)은 제2 방향(DR2)에서 서로 마주하는 제1 측면(S1) 및 제2 측면(S2)과, 제1 방향(DR1)에서 서로 마주하는 제3 측면(S3) 및 제4 측면(S4)을 포함한다.
본 발명에 따르면, 연결 회로기판(FPCB)의 제1 측면(S1)은 제1 표시기판(100) 상에 연결되며, 제2 측면(S2)은 메인 회로기판(MPCB, 도 1a참조)에 연결된다. 특히, 연결 회로기판(FPCB)의 제1 측면(S1)은 제1 표시기판(100) 상에 전체적으로 연결될 수 있다.
본 발명에 따르면, 제3 측면(S3) 및 제4 측면(S4) 각각은 제1 표시기판(100) 상에 연결된 제1 부분 및 제1 표시기판(100)의 측면을 따라 제1 부분으로부터 밴딩된 제2 부분을 포함할 수 있다. 제1 표시기판(100)의 평면상에서, 연결 회로기판(FPCB)의 제3 측면(S3) 및 제4 측면(S4)은 제2 방향(DR2)에서 서로 이웃한 두 개의 스페이서들과 각각 마주할 수 있다. 또한, 제1 표시기판(100) 상에 연결된 제3 측면(S3) 및 제4 측면(S4) 각각의 제1 부분은 보호 부재(PM)와 접촉하는 제1 서브 부분 및 보호 부재(PM)와 비접촉하는 제2 서브부분을 포함할 수 있다.
일 예로, 제2 표시기판(200)의 표면으로부터 전달된 수분 중 일부는 제2 방향(DR2)을 따라 복수 개의 스페이서들(GM)에 전달될 수 있다 이 경우, 복수 개의 스페이서들(GM)에 의해 제2 표시기판(200)과 비중첩한 제1 표시기판(100)으로 수분이 전달되지 않을 수 있다.
도 6에 도시된 바에 따르면, 커버 부재(FC) 및 제2 표시기판(200) 사이의 공간은 스페이서(GM)에 의해 밀폐될 수 있다. 따라서, 제2 표시기판(200)을 통해 제2 방향(DR2)으로 전달되는 수분이 스페이서(GM)에 의해 제1 표시기판(100) 상으로 유입되는 것이 방지될 수 있다.
일 예로, 제2 표시기판(200)의 표면으로부터 전달된 수분 중 다른 일부는 복수 개의 스페이서들(GM) 중 서로 이웃한 두 개의 스페이서들 사이의 이격 공간을 통해 제1 표시기판(100)으로 유입될 수 있다.
도 7에 도시된 바에 따르면, 커버 부재(FC) 및 제2 표시기판(200) 사이의 공간은 이웃한 두 개의 스페이서들 사이의 이격 공간(OP)으로 정의될 수 있다. 한편, 수분이 연결 회로기판(FPCB)의 측면을 통해 유입될 경우, 연결 회로기판(FPCB) 및 제1 표시기판(100) 사이에 배치된 패드 영역(PDA, 도1a 참조)에 수분이 전달될 수 있다. 패드 영역(PDA)에 수분이 유입될 경우, 패드 영역(PDA)에 배치된 패드들(PD-F, PD-P)이 손상될 수 있다. 패드들은 서로 전기적으로 연결된 연결 회로기판(FPCB)에 배치된 회로 패드(PD-F) 및 제1 표시기판(100) 상에 배치된 구동 패드(PD-P)를 포함할 수 있다.
본 발명의 실시 예에 따르면, 도 8에 도시된 바와 같이, 보호 부재(PM)는 연결 회로기판(FPCB)의 일 측면을 커버하며 제1 표시기판(100)의 상면 및 제2 표시기판(200)의 측면에 배치될 수 있다. 이격 공간(OP)을 통해 유입된 수분(MST)은 보호 부재(PM)를 통해 연결 회로기판(FPCB)의 상면으로 이동될 수 있다. 연결 회로기판(FPCB)의 상면은 수분(MST)이 침투되지 않는 절연 물질로 제공될 수 있다.
앞서 상술된 바와 같이, 이격 공간(OP)을 통해 유입된 수분(MST)이 보호 부재(PM)와 비접촉된 연결 회로기판(FPCB)의 측면을 통해 유입될 경우, 패드의 손상이 발생할 수 있다. 즉, 제1 표시기판(100) 상에 연결된 연결 회로기판(FPCB)의 측면들 중 보호 부재(PM)와 비접촉하는 측면 영역(NA)을 통해 수분(MST)이 유입될 수 있다.
도 8b에 도시된 바에 따르면, 연결 회로기판(FPCB)은 중심 부분(CP) 및 중심 부분(CP)을 사이에 두고 제1 방향(DR1)에서 이격된 에지 부분들(EP)을 포함한다. 제1 표시기판(100)의 평면상에서, 연결 회로기판(FPCB)의 중심 부분(CP)이 이격 공간(OP)과 제2 방향(DR2)에서 마주함에 따라, 보호 부재(PM)를 통해 유입된 수분(MST)이 연결 회로기판(FPCB)의 상면 중심부로 이동될 수 있다. 즉, 연결 회로기판(FPCB)의 중심 부분(CP)이 이격 공간(OP)과 제2 방향(DR2)에서 정렬될 수 있다. 그 결과, 이격 공간(OP)을 통해 유입된 수분(MST)이 제1 표시기판(100) 상에 연결된 연결 회로기판(FPCB)의 측면으로 유입되는 것이 보다 용이하게 방지될 수 있다.
상술된 바에 따르면, 제2 표시기판(200)의 표면에 수분(MST)이 전달될 경우, 복수 개의 스페이서들(GM) 및 이격 공간(OP)으로 수분이 각각 전달될 수 있다.
한편, 본 발명의 실시 예와 다르게, 스페이서들(GM) 간의 이격 공간(OP)이 생략된 하나의 스페이서(GM)가 제2 표시기판(200) 상에 배치도리 수 있다. 이 경우, 많은 양의 수분이 제2 표시기판(200)에 전달됨에 따라, 수분이 스페이서들(GM)을 범람할 수 있다. 그러나, 본 발명에 따르면, 스페이서들(GM) 간의 이격 공간(OP)을 통해 수분이 유입됨에 따라, 수분이 스페이서들(GM)을 범람하는 것이 방지될 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다. 도 9에 도시된 표시장치(DD2)는 도 8a에 도시된 표시장치(DD)와 비교하여, 스페이서들(GM)의 구조가 변형되었을 뿐, 나머지 구성들의 구조는 실질적으로 동일할 수 있다. 따라서, 나머지 구성들에 대한 설명은 생략될 수 있다.
도 9를 참조하면, 복수 개의 스페이서들(GM) 중 두 개의 스페이서들(GM1, GM2)이 예시적으로 도시되었다. 제1 스페이서(GM1) 및 제2 스페이서(GM2)는 제1 방향(DR1)에서 서로 이격될 수 있다. 제1 방향(DR1)에서 서로 이격된 제1 스페이서(GM1) 및 제2 스페이서(GM2)에 의해 이격 공간(OP)이 정의될 수 있다.
본 발명의 실시 예에 따르면, 제1 표시기판(100)의 평면상에서 제1 스페이서(GM1) 및 제2 스페이서(GM2) 각각은 제1 방향(DR1)으로부터 기울어진 형상으로 제공될 수 있다. 자세하게, 제1 스페이서(GM1)는 제1 방향(DR1)과 제1 각도(P1)를 이룰 수 있다. 제2 스페이서(GM2)는 제1 방향(DR1)과 제2 각도(P2)를 이룰 수 있다. 일 예로, 제1 각도(P1) 및 제2 각도(P2)를 서로 동일할 수 있다. 그 결과, 이격 공간(OP)을 기준으로 제1 스페이서(GM1) 및 제2 스페이서(GM2)는 좌우 대칭된 형상을 가질 수 있다.
한편, 제2 표시기판(200)의 표면을 통해 전달된 수분은 제1 스페이서(GM1) 및 제2 스페이서(GM2)에 전달될 수 있다. 본 발명에 따르면, 제1 스페이서(GM1) 및 제2 스페이서(GM2)에 전달된 수분은 제1 방향(DR1)으로부터 기울어진 제1 스페이서(GM1) 및 제2 스페이서(GM2)에 의해 이격 공간(OP)으로 유입될 수 있다.
마찬가지로, 이격 공간(OP)으로 유입된 수분은 보호 부재(PM)를 통해 연결 회로기판(FPCB)의 중심 부분으로 이동될 수 있다. 제1 표시기판(100)의 평면상에서, 연결 회로기판(FPCB)의 중심 부분이 이격 공간(OP)과 제2 방향(DR2)에서 마주함에 따라, 보호 부재(PM)를 통해 유입된 수분(MST)이 연결 회로기판(FPCB)의 상면 중심부로 이동될 수 있다. 그 결과, 이격 공간(OP)을 통해 유입된 수분이 제1 표시기판(100) 상에 연결된 연결 회로기판(FPCB)의 측면으로 유입되지 않을 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다. 도 10에 도시된 표시장치(DD3)는 도 8a에 도시된 표시장치(DD)와 비교하여, 스페이서들(GM)의 구조가 변형되었을 뿐, 나머지 구성들의 구조는 실질적으로 동일할 수 있다. 따라서, 나머지 구성들에 대한 설명은 생략될 수 있다.
도 10을 참조하면, 복수 개의 스페이서들(GM) 중 두 개의 스페이서들(GMa, GMb)이 예시적으로 도시되었다. 제1 스페이서(GMa) 및 제2 스페이서(GMb)는 제1 방향(DR1)에서 서로 이격될 수 있다. 제1 방향(DR1)에서 서로 이격된 제1 스페이서(GMa) 및 제2 스페이서(GMb)에 의해 이격 공간(OPa)이 정의될 수 있다.
본 발명의 실시 예에 따르면, 제1 스페이서(GMa)는 제1 서브 스페이서(GMa1) 및 제2 서브 스페이서(GMa2)를 포함한다. 제2 스페이서(GMb)는 제3 서브 스페이서(GMb1) 및 제4 서브 스페이서(GMb2)를 포함한다.
본 발명의 실시 예에 따르면, 제2 서브 스페이서(GMa2)는 제1 서브 스페이서(GMa1)로부터 연장되며, 제4 서브 스페이서(GMb2)와 제2 방향(DR2)에서 중첩할 수 있다. 제2 표시기판(200)의 평면상에서, 제2 서브 스페이서(GMa2)는 제1 서브 스페이서(GMa1) 보다 작은 면적으로 제공될 수 있다. 또한, 제2 방향(DR2)에 따른 제4 서브 스페이서(GMb2)와 중첩된 제2 서브 스페이서(GMa2)의 두께는 제4 서브 스페이서(GM2b)와 비중첩하는 제1 서브 스페이서(GMa1)의 두께 보다 얇을 수 있다.
마찬가지로, 제4 서브 스페이서(GMb2)는 제3 서브 스페이서(GMb1)로부터 연장되며, 제2 서브 스페이서(GMa2)와 제2 방향(DR2)에서 중첩할 수 있다. 제2 표시기판(200)의 평면상에서, 제4 서브 스페이서(GMb2)는 제3 서브 스페이서(GMb1) 보다 작은 면적으로 제공될 수 있다. 또한, 제2 방향(DR2)에 따른 제2 서브 스페이서(GMa2)와 중첩된 제4 서브 스페이서(GMb2)의 두께는 제2 서브 스페이서(GMab)와 비중첩하는 제3 서브 스페이서(GMb1)의 두께 보다 얇을 수 있다.
본 발명의 실시 예에 따르면, 제3 방향(DR3) 및 제1 방향(DR1)이 정의하는 단면상에서, 제1 스페이서(GMa) 및 제2 스페이서(GMb) 사이의 이격 공간(OPa)은 계단 형상으로 제공될 수 있다. 제2 표시기판(200)의 표면을 통해 전달된 수분이 계단 형상의 이격 공간(OPa)으로 유입될 경우, 이격 공간(OPa)을 통해 연결 회로기판(FPCB)에 전달되는 속도가 늦춰질 수 있다. 그 결과, 수분이 이격 공간(OPa)을 통해 연결 회로기판(FPCB)에 전달되는 도중에 증발될 수 있다.
도 11은 본 발명의 다른 실시 예에 따른 표시장치의 사시도이다. 도 11에 도시된 표시장치(DD4)는 도 8a에 도시된 표시장치(DD)와 비교하여, 스페이서들(GM)의 구조가 변형되었을 뿐, 나머지 구성들의 구조는 실질적으로 동일할 수 있다. 따라서, 나머지 구성들에 대한 설명은 생략될 수 있다.
도 11을 참조하면, 표시장치(DD)는 하나의 단일 스페이서(GMc)를 포함할 수 있다. 스페이서(GMc)는 제1 방향(DR1)으로 연장된 형상으로 제공될 수 있다. 스페이서(GMc)는 제2 표시기판(200)에 배치된 하면, 하면과 대향하는 상면, 및 하면과 상면을 연결하는 측면들을 포함한다.
본 발명의 실시 예에 따르면, 스페이서(GMc)의 측면들 중 표시 영역(DA)에 인접한 일 측면은 제2 방향(DR2)을 따라 함몰된 함몰 공간(OPb)을 포함할 수 있다. 특히, 제1 표시기판(100)의 평면상에서, 함몰 공간(OPb)은 연결 회로기판(FPCB)의 중심 부분과 제2 방향(DR2)에서 마주할 수 있다.
상술된 바에 따라, 제2 표시기판(200)의 표면을 통해 전달된 수분은 스페이서(GMc) 및 함몰 공간(OPb)에 의해 제1 표시기판(100)으로 유입되는 것이 방지될 수 있다. 특히, 제2 표시기판(200)의 표면을 통해 많은 양의 수분이 전달된 경우에도, 함몰 공간(OPb)에 의해 수분이 쌓일 수 있다.
또한, 본 발명의 실시 예에 따르면, 함몰 공간(OPb)에 흡수제(EO)가 배치될 수 있다. 흡수제(EO)는 수분을 흡수하는 물질로 제공될 수 있다.
한편, 도시되지 않았지만, 제2 표시기판(200)의 평면상에서, 스페이서(GMc)는 제1 방향(DR1)으로 기준으로 기울어진 형상으로 제공될 수 있다. 즉, 스페이서(GMc)는 제1 방향(DR1)과 소정의 각도를 이룰 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DP: 표시패널
100: 제1 표시기판
200: 제2 표시기판
FPCB: 연결 회로기판
MPCB: 메인 회로기판
SC: 신호 제어회로
DC: 구동칩
FC: 커버 부재
PM: 보호 부재

Claims (20)

  1. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 제1 표시기판;
    상기 제1 표시기판 상에 배치된 제2 표시기판;
    상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치된 제1 스페이서;
    상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치되고, 제1 방향에서 상기 제1 스페이서와 일정 간격 이격되어 마주하는 제2 스페이서; 및
    상기 제1 스페이서 및 상기 제2 스페이서에 인접하며, 상기 비표시 영역에 중첩한 상기 제1 표시기판 상에 연결된 연결 회로기판을 포함하고,
    상기 제1 표시기판의 평면상에서, 상기 연결 회로기판의 중심 부분은 상기 제1 방향과 수직한 제2 방향에서 상기 제1 스페이서 및 상기 제2 스페이서 사이의 이격 공간과 마주하고,
    상기 연결 회로기판의 상면은 수분의 침투를 방지하는 절연물질을 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 비표시 영역에 중첩하고, 상기 연결 회로기판의 일 부분을 커버하며 상기 제1 표시기판 상에 배치된 보호 부재를 더 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 연결 회로기판은 상기 제2 방향에서 서로 마주하는 제1 측면 및 제2 측면과, 상기 제1 방향에서 서로 마주하는 제3 측면 및 제4 측면을 포함하고,
    상기 제1 측면은 상기 제1 표시기판 상에 연결되고 상기 보호 부재에 의해 전체적으로 에워싸이는 표시장치.
  4. 제 3 항에 있어서,
    상기 제3 측면 및 상기 제4 측면 각각은 상기 제1 표시기판 상에 연결된 제1 부분 및 상기 제1 부분으로부터 밴딩된 제2 부분을 포함하고,
    상기 제1 부분은 상기 보호 부재와 접촉하는 제1 서브부분 및 상기 보호 부재와 비접촉하는 제2 서브부분을 포함하는 표시장치.
  5. 제 3 항에 있어서,
    상기 제1 표시기판의 평면상에서, 상기 제3 측면 및 상기 제4 측면은 상기 제2 방향에서 상기 제1 스페이서 및 상기 제2 스페이서와 각각 마주하는 표시장치.
  6. 제 1 항에 있어서,
    상기 제1 표시기판의 평면상에서, 상기 제1 스페이서 및 상기 제2 스페이서 각각은 상기 제1 방향으로부터 기울어진 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 이격 공간을 기준으로 상기 제1 스페이서 및 상기 제2 스페이서는 좌우 대칭되는 것을 특징으로 하는 표시장치.
  8. 제 1 항에 있어서,
    상기 제1 스페이서는 상기 제2 방향에서 상기 제2 스페이서와 적어도 일 부분 중첩하는 것을 특징으로 하는 표시장치.
  9. 제 8 항에 있어서,
    상기 제2 방향에 따른 상기 제1 스페이서와 중첩된 상기 제2 스페이서의 두께는 상기 제1 스페이서와 비중첩하는 상기 제2 스페이서의 두께 보다 얇고,
    상기 제2 방향에 따른 상기 제2 스페이서와 중첩된 상기 제1 스페이서의 두께는 상기 제2 스페이서와 비중첩하는 상기 제1 스페이서의 두께 보다 얇은 것을 특징으로 하는 표시장치.
  10. 제 1 항에 있어서,
    상기 제1 스페이서 및 상기 제2 스페이서 상에 연결되어 상기 연결 회로기판을 커버하는 커버 부재를 더 포함하는 표시장치.
  11. 제 10 항에 있어서,
    상기 제1 스페이서 및 상기 제2 스페이서 각각은 상기 제2 표시기판 및 상기 커버 부재 사이를 밀폐하는 표시장치.
  12. 제 1 항에 있어서,
    상기 제1 스페이서 및 상기 제2 스페이서 각각은 상기 제1 방향으로 연장된 형상으로 제공되는 표시장치.
  13. 제 1 항에 있어서,
    상기 연결 회로기판에 연결된 메인 회로기판을 더 포함하고,
    상기 연결 회로기판의 일단은 상기 제1 표시기판에 연결되고, 상기 연결 회로기판의 타단은 상기 메인 회로기판에 연결되는 표시장치.
  14. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 제1 표시기판;
    상기 제1 표시기판 상에 배치된 제2 표시기판;
    상기 비표시 영역에 중첩하며 상기 제2 표시기판 상에 배치된 복수 개의 스페이서들; 및
    상기 스페이서들에 인접하며, 상기 비표시 영역에 중첩한 상기 제1 표시기판 상에 연결된 복수 개의 연결 회로기판들을 포함하고,
    상기 스페이서들 중 이웃한 두 개의 스페이서들은 제1 방향에서 서로 일정 간격 이격되어 마주하고,
    상기 제1 표시기판의 평면상에서, 상기 연결 회로기판들 중 제1 연결 회로기판의 중심 부분은 상기 제1 방향과 수직한 제2 방향에서 상기 이웃한 두 개의 스페이서들 사이의 이격 공간과 마주하고,
    상기 연결 회로기판들의 상면은 수분의 침투를 방지하는 절연물질을 포함하는 표시장치.
  15. 표시 영역 및 상기 표시 영역에 인접한 비표시 영역을 포함하는 제1 표시기판;
    상기 제1 표시기판 상에 배치된 제2 표시기판;
    제1 방향으로 연장되며 상기 비표시 영역에 중첩한 상기 제2 표시기판 상에 배치되고, 상면, 하면, 및 복수 개의 측면들을 포함하는 스페이서;
    상기 비표시 영역에 중첩하고, 상기 스페이서에 인접하게 상기 제1 표시기판 상에 연결된 연결 회로기판; 및
    상기 표시 영역에 인접한 상기 스페이서의 측면에 배치된 흡수제를 포함하고,
    상기 스페이서의 상기 측면들 중 상기 표시 영역에 인접한 측면은 상기 제1 방향과 수직한 제2 방향을 따라 함몰된 함몰 공간을 포함하고,
    상기 흡수제는 상기 함몰 공간에 배치된 표시장치.
  16. 제 15 항에 있어서,
    상기 제1 표시기판의 평면상에서, 상기 연결 회로기판의 중심 부분은 상기 제2 방향에서 상기 스페이서의 상기 함몰 공간과 마주하는 표시장치.
  17. 삭제
  18. 제 15 항에 있어서,
    상기 비표시 영역에 중첩하고, 상기 연결 회로기판의 일 부분을 에워싸며 상기 제1 표시기판 상에 배치된 보호 부재를 더 포함하는 표시장치.
  19. 제 15 항에 있어서,
    상기 스페이서의 상기 상면에 연결되어 상기 연결 회로기판을 커버하는 커버 부재를 더 포함하고,
    상기 스페이서는 상기 커버 부재 및 상기 제2 표시기판 사이를 밀폐하는 표시장치.
  20. 제 15 항에 있어서,
    상기 제1 표시기판의 평면상에서, 상기 스페이서는 상기 제1 방향으로부터 기울어진 것을 특징으로 하는 표시장치.
KR1020180094715A 2018-08-14 2018-08-14 표시장치 KR102649331B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180094715A KR102649331B1 (ko) 2018-08-14 2018-08-14 표시장치
US16/536,392 US10811630B2 (en) 2018-08-14 2019-08-09 Display device
CN201910742756.6A CN110827681B (zh) 2018-08-14 2019-08-13 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180094715A KR102649331B1 (ko) 2018-08-14 2018-08-14 표시장치

Publications (2)

Publication Number Publication Date
KR20200019799A KR20200019799A (ko) 2020-02-25
KR102649331B1 true KR102649331B1 (ko) 2024-03-20

Family

ID=69523452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180094715A KR102649331B1 (ko) 2018-08-14 2018-08-14 표시장치

Country Status (3)

Country Link
US (1) US10811630B2 (ko)
KR (1) KR102649331B1 (ko)
CN (1) CN110827681B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013231982A (ja) 2009-05-02 2013-11-14 Semiconductor Energy Lab Co Ltd 表示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2063414A (en) * 1979-07-27 1981-06-03 Electrovert Ltd Cleaning of Printed Circuit Boards
US6356334B1 (en) * 1998-08-06 2002-03-12 National Semiconductor Corporation Liquid crystal display assembly and method for reducing residual stresses
TWM248160U (en) * 2003-11-20 2004-10-21 Chipmos Technologies Inc Image sensor for avoiding sensing area being contaminated
JP4989317B2 (ja) * 2007-05-31 2012-08-01 京セラディスプレイ株式会社 接続リード端子の洗浄装置
JP5649408B2 (ja) * 2010-11-04 2015-01-07 三菱電機株式会社 表示装置
CN103165762A (zh) * 2011-12-12 2013-06-19 展晶科技(深圳)有限公司 发光二极管的制造方法
KR101971201B1 (ko) * 2012-08-20 2019-04-23 삼성디스플레이 주식회사 양면 표시 장치 및 이의 제작 방법
WO2014084040A1 (ja) * 2012-11-29 2014-06-05 京セラ株式会社 表示装置
KR102639622B1 (ko) * 2013-12-02 2024-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 표시 모듈, 조명 모듈, 발광 장치, 표시 장치, 전자 기기, 및 조명 장치
KR102257987B1 (ko) * 2014-12-16 2021-05-31 삼성디스플레이 주식회사 광학용 투명 점착 조성물 및 이를 포함하는 표시장치
KR20170044803A (ko) * 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 장치
CN105182626B (zh) * 2015-10-16 2018-11-23 京东方科技集团股份有限公司 一种液晶显示器及其制造方法
KR102436180B1 (ko) 2015-10-28 2022-08-26 엘지디스플레이 주식회사 디스플레이 장치
US10424632B2 (en) * 2015-11-30 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106886107B (zh) * 2015-12-15 2020-02-14 群创光电股份有限公司 显示面板
KR102257063B1 (ko) * 2016-01-29 2021-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
KR101796707B1 (ko) * 2016-04-01 2017-12-01 주식회사 토비스 곡면형 디스플레이패널의 제조방법 및 이 제조방법에 의해 제조된 곡면형 디스플레이패널
KR102617348B1 (ko) 2016-04-05 2023-12-26 삼성전자주식회사 칩-온-필름 반도체 패키지 및 이를 포함하는 디스플레이 장치
US9978674B2 (en) 2016-04-05 2018-05-22 Samsung Electronics Co., Ltd. Chip-on-film semiconductor packages and display apparatus including the same
KR102487877B1 (ko) 2016-04-12 2023-01-11 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR101831944B1 (ko) * 2016-06-21 2018-04-04 주식회사 토비스 곡면형 디스플레이패널의 제조방법 및 이 제조방법에 의해 제조된 곡면형 디스플레이패널
US10324378B2 (en) * 2016-06-29 2019-06-18 Miraclon Corporation Aqueous processing method for flexographic printing plates
CN209804146U (zh) * 2016-09-13 2019-12-17 夏普株式会社 柔性设备
KR102542425B1 (ko) 2016-09-22 2023-06-13 엘지디스플레이 주식회사 액정 표시장치
KR20180032742A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 플렉시블 디스플레이 패널 및 플렉시블 디스플레이 패널 벤딩 방법
JP2018081258A (ja) * 2016-11-18 2018-05-24 株式会社ジャパンディスプレイ 表示パネル及び表示装置
KR20180073762A (ko) * 2016-12-22 2018-07-03 엘지디스플레이 주식회사 편광판, 표시장치 및 이의 제조방법
KR102132344B1 (ko) * 2016-12-28 2020-07-09 삼성전자주식회사 패널 모듈 및 이를 갖는 디스플레이 장치
KR20180079554A (ko) * 2016-12-30 2018-07-11 엘지디스플레이 주식회사 연성인쇄회로 및 표시장치
JP6873785B2 (ja) * 2017-03-30 2021-05-19 パナソニック液晶ディスプレイ株式会社 液晶表示装置
KR102292302B1 (ko) * 2017-04-10 2021-08-25 삼성디스플레이 주식회사 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013231982A (ja) 2009-05-02 2013-11-14 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
CN110827681A (zh) 2020-02-21
US20200058893A1 (en) 2020-02-20
CN110827681B (zh) 2023-05-02
KR20200019799A (ko) 2020-02-25
US10811630B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
KR102538741B1 (ko) 표시 장치
KR102471154B1 (ko) 터치 센서 및 이를 포함하는 표시 장치
KR102675031B1 (ko) 표시장치
KR20200022554A (ko) 표시 장치 및 표시 장치의 제조 방법
US10001676B2 (en) Display device
KR102562291B1 (ko) 표시장치 및 그 제조방법
KR20180030276A (ko) 표시장치
KR102648809B1 (ko) 표시 장치 및 이를 포함하는 타일드 표시 장치
KR20200097832A (ko) 표시장치
US20200333675A1 (en) Display device and touch sensor
JP2015111190A (ja) 表示装置
KR20230015468A (ko) 표시 장치
KR20220012455A (ko) 표시 장치
US11304293B2 (en) Display apparatus
KR20240136900A (ko) 표시 장치
JP2019152695A (ja) 表示装置及びカバーパネル
KR20210077846A (ko) 표시 장치
KR20180055022A (ko) 표시 장치 및 이의 제조 방법
KR102555404B1 (ko) 플렉서블 디스플레이 및 이의 제조 방법
KR102649331B1 (ko) 표시장치
CN112130383A (zh) 显示装置
KR20210060711A (ko) 표시 장치
KR101889334B1 (ko) 액정표시패널
KR20210057854A (ko) 표시 장치
KR102227163B1 (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant