KR20200101551A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20200101551A
KR20200101551A KR1020190019006A KR20190019006A KR20200101551A KR 20200101551 A KR20200101551 A KR 20200101551A KR 1020190019006 A KR1020190019006 A KR 1020190019006A KR 20190019006 A KR20190019006 A KR 20190019006A KR 20200101551 A KR20200101551 A KR 20200101551A
Authority
KR
South Korea
Prior art keywords
circuit board
disposed
connection circuit
pads
input
Prior art date
Application number
KR1020190019006A
Other languages
English (en)
Inventor
박봉춘
김상미
김연성
박보윤
강승재
양일현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190019006A priority Critical patent/KR20200101551A/ko
Priority to US16/727,527 priority patent/US11483932B2/en
Priority to CN202010088121.1A priority patent/CN111586962A/zh
Publication of KR20200101551A publication Critical patent/KR20200101551A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L27/32—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/59—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/62—Fixed connections for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시장치는 제1 행에 배열된 복수 개의 제1 패드들 및 제2 행에 배열된 복수 개의 제2 패드들을 포함하는 표시패널, 상기 표시패널에 구동 신호들을 제공하는 구동 회로기판, 상기 제1 패드들에 본딩되는 제1 출력 패드들이 배치된 제1 출력 부분, 상기 구동 회로기판에 본딩되는 제1 입력 패드들이 배치된 제1 입력 부분, 및 상기 제1 입력 부분으로부터 돌출된 제1 돌출 부분을 포함하는 제1 연결 회로기판, 상기 제1 출력 부분의 적어도 일부에 중첩하며 상기 제2 패드들에 본딩되는 제2 출력 패드들이 배치된 제2 출력 부분 및 상기 구동 회로기판에 본딩되는 제2 입력 패드들이 배치된 제2 입력 부분을 포함하는 제2 연결 회로기판을 포함하고, 상기 제1 돌출 부분의 적어도 일 부분은 상기 제2 입력 부분의 상면에 배치된다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 보다 상세하게는 다른 두 행에 배치된 연결 회로기판들을 포함한 표시장치에 관한 것이다.
일반적으로, 표시패널이 제조된 후 표시패널에 회로기판을 연결한다. 예컨대, TAB(Tape Automated Bonding) 실장 방식은 이방성 도전 필름(ACF: Anisotropic Conductive Film)을 이용하여 회로기판을 표시패널에 본딩한다.
회로기판은 표시패널의 구동에 필요한 구동 신호들을 생성하는 구동 회로기판 및 구동 신호들을 표시패널에 전달하는 연결 회로기판을 포함한다. 연결 회로기판의 일단은 표시패널에 본딩되고, 연결 회로기판의 타단은 구동 회로기판에 본딩될 수 있다.
최근, 표시패널의 대형화에 맞춰, 복수 개의 연결 회로기판들이 표시패널 및 구동 회로기판을 연결할 수 있다.
본 발명의 목적은 연결 회로기판들 및 구동 회로기판 간의 본딩 공정이 용이한 표시장치를 제공하는 데 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 표시장치는, 제1 행에 배열된 복수 개의 제1 패드들 및 제2 행에 배열된 복수 개의 제2 패드들을 포함하는 표시패널, 상기 표시패널에 구동 신호들을 제공하는 구동 회로기판, 상기 제1 패드들에 본딩되는 제1 출력 패드들이 배치된 제1 출력 부분, 상기 구동 회로기판에 본딩되는 제1 입력 패드들이 배치된 제1 입력 부분, 및 상기 제1 입력 부분으로부터 돌출된 제1 돌출 부분을 포함하는 제1 연결 회로기판, 상기 제1 출력 부분의 적어도 일부에 중첩하며 상기 제2 패드들에 본딩되는 제2 출력 패드들이 배치된 제2 출력 부분 및 상기 구동 회로기판에 본딩되는 제2 입력 패드들이 배치된 제2 입력 부분을 포함하는 제2 연결 회로기판을 포함하고, 상기 제1 돌출 부분의 적어도 일 부분은 상기 제2 입력 부분의 상면에 배치된다.
본 발명의 실시 예에 따르면, 상기 표시패널은 표시 영역 및 상기 표시 영역에 인접하며 상기 제1 패드들 및 상기 제2 패드들이 배치된 비표시 영역을 포함하고, 상기 제2 출력 부분은 상기 제1 출력 부분 보다 상기 표시 영역에 더 인접한 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분은 상기 제2 연결 회로기판에 비중첩한 제1 부분과 상기 제2 입력 부분에 중첩한 제2 부분을 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분의 상기 제1 부분은 곡면 형상으로 제공된다.
본 발명의 실시 예에 따르면, 상기 제2 부분 및 상기 제2 연결 회로기판의 상기 상면 사이에 배치된 접착제를 더 포함한다.
본 발명의 실시 예에 따르면, 평면상에서, 상기 제1 부분의 면적은 상기 제2 부분의 면적보다 큰 것을 특징으로 한다.
본 발명의 실시 예에 따르면, 상기 제2 출력 패드들 및 상기 제2 입력 패드들은 상기 제2 연결 회로기판의 하면에 배치된다.
본 발명의 실시 예에 따르면, 상기 제2 연결 회로기판은 상기 제2 입력 부분으로부터 돌출된 제2 돌출 부분을 더 포함하고, 상기 제2 돌출 부분의 적어도 일 부분은 상기 제1 입력 부분의 하면에 배치된다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분은 상기 제2 입력 부분의 상기 상면 상에 배치된다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분 및 상기 제2 돌출 부분은 서로 중첩한다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분 및 상기 제2 돌출 부분 각각은 곡면 부분을 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분 및 상기 제2 돌출 부분은 서로 비중첩한다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분은 상기 제2 연결 회로기판에 비중첩한 제1 부분과 상기 제2 입력 부분의 상기 상면에 배치된 제2 부분을 포함하고, 상기 제2 돌출 부분은 상기 제1 연결 회로기판에 비중첩한 제3 부분과 상기 제1 입력 부분의 상기 하면에 배치된 제4 부분을 포함한다.
본 발명의 실시 예에 따르면, 상기 제2 부분 및 상기 제2 입력 부분 사이에 배치된 접착제를 더 포함한다.
본 발명의 실시 예에 따르면, 평면상에서, 상기 제1 출력 부분의 면적은 상기 제1 입력 부분의 면적보다 크며, 상기 제2 출력 부분의 면적은 상기 제2 입력 부분의 면적 보다 크다.
본 발명의 실시 예에 따르면, 상기 제2 출력 부분의 상기 면적은 상기 제1 출력 부분의 상기 면적 보다 크다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 표시장치는, 제1 행에 배열된 복수 개의 제1 패드들 및 제2 행에 배열된 복수 개의 제2 패드들을 포함하는 표시패널, 상기 표시패널에 구동 신호들을 제공하는 구동 회로기판, 상기 제1 패드들에 본딩되는 제1 출력 패드들이 배치된 제1 출력 부분, 상기 구동 회로기판에 본딩되는 제1 입력 패드들이 배치된 제1 입력 부분, 및 상기 제1 입력 부분으로부터 돌출된 제1 돌출 부분을 포함하는 제1 연결 회로기판, 상기 제1 출력 부분의 적어도 일부에 중첩하며 상기 제2 패드들에 본딩되는 제2 출력 패드들이 배치된 제2 출력 부분 및 상기 구동 회로기판에 본딩되는 제2 입력 패드들이 배치된 제2 입력 부분, 및 상기 제2 입력 부분에 연결되며 상기 제1 돌출 부분의 상면에 배치된 제2 돌출 부분을 포함하는 제2 연결 회로기판, 상기 제1 돌출 부분 및 상기 제2 돌출 부분 사이에 배치된 접착제를 포함한다.
본 발명의 실시 예에 따르면, 상기 제1 돌출 부분은 상기 제2 입력 부분에 비중첩하며, 상기 제2 돌출 부분은 상기 제1 입력 부분에 비중첩한다.
본 발명의 실시 예에 따르면, 연결 회로기판들과 구동 회로기판 간의 본딩 공정이 보다 용이해질 수 있다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다.
도 1b는 본 발명의 실시 예에 따른 표시장치의 단면도이다.
도 2는 본 발명의 실시 예에 따른 표시장치의 평면도이다.
도 3은 본 발명의 실시 예에 따른 표시패널의 표시 영역의 단면도이다.
도 4는 본 발명의 실시 예에 따른 표시장치의 확대된 평면도이다.
도 5a는 본 발명의 실시 예에 따른 제1 연결 회로기판의 하면을 보여주는 평면도이다.
도 5b는 본 발명의 실시 예에 따른 제2 연결 회로기판의 하면을 보여주는 평면도이다.
도 6은 도 4에 도시된 I-I'를 따라 절단된 단면도이다.
도 7a는 본 발명의 일 실시 예에 따른 도 4의 AA 영역에 도시된 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다.
도 7b는 도 7a에 도시된 제1 연결 회로기판 및 제2 연결 회로기판의 분해 사시도이다.
도 7c는 본 발명의 일 실시 예에 따른 도 7a에 도시된 II-II'를 따라 절단한 단면도이다.
도 8a는 본 발명의 다른 실시 예에 따른 도 4의 AA 영역에 도시된 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다.
도 8b는 도 8a에 도시된 제1 연결 회로기판 및 제2 연결 회로기판의 분해 사시도이다.
도 8c 및 도 8d는 본 발명의 다른 실시 예에 따른 도 8a에 도시된 III-III'를 따라 절단한 단면도이다.
도 9는 본 발명의 다른 실시 예에 따른 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 단면도이다.
도 10a는 본 발명의 다른 실시 예에 따른 도 4의 AA 영역에 도시된 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다.
도 10b는 도 10a에 도시된 제1 연결 회로기판 및 제2 연결 회로기판의 분해 사시도이다.
도 10c는 본 발명의 다른 실시 예에 따른 제1 연결 회로기판의 하면을 보여주는 평면도이다.
도 10d는 본 발명의 다른 실시 예에 따른 제2 연결 회로기판의 하면을 보여주는 평면도이다.
도 11a는 본 발명의 다른 실시 예에 따른 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다.
도 11b는 본 발명의 다른 실시 예에 따른 도 11a에 도시된 IV-IV'를 따라 절단한 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 실시 예에 따른 표시장치의 사시도이다. 도 1b는 본 발명의 실시 예에 따른 표시장치의 단면도이다. 도 2는 본 발명의 실시 예에 따른 표시장치의 평면도이다.
도 1a 내지 도 2를 참조하면, 표시장치(DD)는 표시패널(DP), 연결 회로기판(FPCB1, FPCB2), 및 구동 회로기판(MPCB)을 포함한다. 본 실시예에서 연결 회로기판(FPCB1, FPCB2)에 구동칩(DC)이 실장된 것으로 도시되었으나, 본 발명은 이에 제한되지 않는다. 구동칩(DC)은 연결 회로기판(FPCB1, FPCB2)에 실장되지 않을 수 있고, 표시패널(DP) 또는 구동 회로기판(MPCB)에 실장될 수도 있다.
별도로 도시하지 않았으나, 표시장치(DD)는 샤시부재 또는 몰딩부재를 더 포함할 수 있고, 표시패널(DP)의 종류에 따라 백라이트 유닛을 더 포함할 수 있다.
표시패널(DP)은 액정 표시 패널(liqid crystal display panel), 플라즈마 표시 패널(plasma display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel) 및 일렉트로웨팅 표시 패널(electrowetting display panel), 및 유기발광표시패널(organic light emitting display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
표시패널(DP)은 제1 표시기판(100) 및 제1 표시기판(100) 마주하며 이격된 제2 표시기판(200)을 포함할 수 있다. 제1 표시기판(100)과 제2 표시기판(200) 사이에는 소정의 셀갭이 형성될 수 있다. 셀갭은 제1 표시기판(100)과 제2 표시기판(200)을 결합하는 실런트(SLM)에 의해 유지될 수 있다. 제1 표시기판(100)과 제2 표시기판(200) 사이에는 이미지 생성을 위한 계조표시층이 배치될 수 있다. 계조표시층은 표시패널의 종류에 따라 액정층, 유기발광층, 전기영동층을 포함할 수 있다.
도 1a에 도시된 것과 같이, 표시패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DP-IS)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 비표시 영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시 영역(DA)은 비표시 영역(NDA)에 의해 에워싸일수 있다. 본 발명의 일 실시예에서 비표시 영역(NDA)은 연결 회로기판(FPCB1, FPCB2)에 인접한 일측 영역에만 배치될 수도 있다.
표시면(DP-IS)의 법선 방향, 즉 표시패널(DP)의 두께 방향은 제3 방향(DR3)이 지시한다. 본 명세서 내에서 "평면상에서 보았을 때 또는 평면상에서 또는 평면상 면적"의 의미는 제3 방향(DR3)에서 바라보는 경우를 의미할 수 있다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시 영역들을 포함할 수도 있다.
구동 회로기판(MPCB)에는 신호 제어부(SC)가 실장될 수 있다. 신호 제어부(SC)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터 및 제어신호를 수신한다. 신호 제어부(SC)는 표시패널(DP)에 제어신호를 제공할 수 있다.
연결 회로기판(FPCB1, FPCB2)은 표시패널(DP) 및 구동 회로기판(MPCB)에 각각 전기적으로 연결된다. 연결 회로기판(FPCB1, FPCB2)은 구동 회로기판(MPCB)으로부터 구동칩(DC)에 신호를 전달하고, 구동칩(DC)으로부터 표시패널(DP)에 신호를 전달할 수 있다. 본 실시예에서 구동칩(DC)은 데이터 구동회로일 수 있다. 본 발명의 일 실시예에서 연결 회로기판(FPCB1, FPCB2)은 신호 제어부(SC)로부터 표시패널(DP)에 신호를 전달할 수 있다.
연결 회로기판(FPCB1, FPCB2)은 전도성 접착부재에 의해 표시패널(DP) 및 구동 회로기판(MPCB) 각각에 접속될 수 있다. 전도성 접착부재는 이방성 도전 필름(ACF)을 포함할 수 있다. 이하, 이방성 도전 필름(ACF)으로 설명된다.
본 발명의 실시 예에 따르면, 연결 회로기판(FPCB1, FPCB2)은 2종의 회로기판을 포함할 수 있다. 2종의 연결 회로기판(FPCB1, FPCB2)은 하나의 패드 영역(PDA)에 배치된 서로 다른 행에 배열된 패드들에 접속된다. 본 실시예에서 패드 영역(PDA)은 제1 표시기판(100)에 배치되는 것으로 도시되었으나, 본 발명은 이에 제한되지 않는다. 본 발명의 일 실시예에서 패드 영역(PDA)은 제2 표시기판(200)에 배치될 수도 있다.
도 2는 신호라인들(GL1~GLn, DL1~DLm, PL-G, PL-D) 및 화소들(PX11~PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1~GLn, DL1~DLm, PL-G, PL-D)은 복수 개의 게이트 라인들(GL1~GLn), 복수 개의 데이터 라인들(DL1~DLm) 및 보조 신호라인들(PL-G, PL-D)을 포함할 수 있다.
복수 개의 게이트 라인들(GL1~GLn) 은 제1 방향(DR1)으로 연장되고 제2 방향(DR2)으로 나열되고, 복수 개의 데이터 라인들(DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn)과 절연 교차한다. 복수 개의 게이트 라인들(GL1~GLn)과 복수 개의 데이터 라인들(DL1~DLm)은 표시 영역(DA)에 중첩하게 배치된다. 보조 신호라인들(PL-G, PL-D)은 비표시 영역(NDA)에 중첩하게 배치되고, 복수 개의 게이트 라인들(GL1~GLn)과 복수 개의 데이터 라인들(DL1~DLm)에 연결된다.
복수 개의 게이트 라인들(GL1~GLn)에 연결되는 제1 보조 신호라인들(PL-G)은 복수 개의 게이트 라인들(GL1~GLn)과 동일한 층 상에 배치되고 일체의 형상을 이룰 수 있다. 본 실시예에서 복수 개의 게이트 라인들(GL1~GLn)과 제1 보조 신호라인들(PL-G)이 구분되는 것으로 설명하였으나, 서로 연결된 게이트 라인과 제1 보조 신호라인은 하나의 신호라인으로 정의될 수도 있다. 이때 서로 연결된 게이트 라인과 제1 보조 신호라인은 하나의 신호라인의 서로 다른 부분으로 정의될 수 있다.
데이터 라인들(DL1~DLm)에 연결되는 제2 보조 신호라인들(PL-D)은 복수 개의 데이터 라인들(DL1~DLm)과 다른 층 상에 배치될 수 있다. 컨택홀(CH)을 통해 데이터 라인들(DL1~DLm)은 제2 보조 신호라인들(PL-D) 중 대응하는 신호라인들이 전기적으로 연결될 수 있다. 컨택홀(CH)은 데이터 라인들(DL1~DLm)과 제2 보조 신호라인들(PL-D) 사이에 배치된 적어도 하나의 절연층을 관통한다. 도 2에는 2개의 컨택홀(CH)을 예시적으로 도시하였다.
본 발명의 일 실시예에서 컨택홀(CH)은 생략될 수 있다. 데이터 라인들(DL1~DLm)과 제2 보조 신호라인들(PL-D)은 동일한 층 상에 배치될 수도 있다. 이때, 데이터 라인들(DL1~DLm)과 제2 보조 신호라인들(PL-D) 중 연결된 데이터 라인과 제2 보조 신호라인은 하나의 신호라인으로 정의될 수도 있다. 이때 서로 연결된 데이터 라인과 제2 보조 신호라인은 하나의 신호라인의 서로 다른 부분으로 정의될 수 있다.
화소들(PX11~PXnm) 각각은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다.
도 2에 도시된 것과 같이, 패드 영역들(PDA) 각각에는 서로 다른 행에 배열된 패드들(PD1, PD2)이 배치된다. 제1 행에 배열된 제1 패드들(PD1)은 제1 방향(DR1)으로 나열된다. 제2 행에 배열된 제2 패드들(PD2)은 제1 방향(DR1)으로 나열되며 제1 방향과 교차하는 제2 방향(DR2)으로 이격된다. 제2 방향(DR2)에서 제2 행에 배열된 제2 패드들(PD2)은 제1 행에 배열된 제1 패드들(PD1) 보다 표시 영역(DA)에 더 인접하게 배치된다. 제1 패드들(PD1) 및 제2 패드들(PD2)은 제2 보조 신호라인들(PL-D)에 각각 연결된다.
게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시패널(DP)에 집적화될 수 있다. 제1 보조 신호라인들(PL-G)은 게이트 구동회로(GDC)로부터 게이트 신호를 수신한다.
도 3은 본 발명의 실시 예에 따른 표시패널의 표시 영역의 단면도이다. 도 3은 일 예로 유기발광표시패널의 화소(PX)에 대응하는 단면을 도시하였다. 유기발광표시패널의 화소(PX)는 스위칭 트랜지스터(T1), 구동 트랜지스터(T2), 및 발광소자(OLED)를 포함할 수 있다.
제1 표시기판(100)은 제1 베이스기판(BS1), 제1 베이스기판(BS1) 상에 배치된 회로 소자층(DP-CL), 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-OLED), 및 표시 소자층(DP-OLED) 상에 배치된 커버층(CL)을 포함한다. 제2 표시기판(200)은 제2 베이스기판(BS2), 제2 베이스기판(BS2) 상에 배치된 블랙매트릭스층(BM) 및 광 제어층(CCL)을 포함할 수 있다.
제1 베이스기판(BS1)은 합성수지기판 또는 유리기판을 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
본 실시예에서 회로 소자층(DP-CL)은 버퍼막(BFL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 제1 절연층(10) 및 제2 절연층(20)은 무기막이고, 제3 절연층(30)은 유기막일 수 있다.
도 3에는 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)를 구성하는 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 제1 제어전극(GE1), 제2 제어전극(GE2), 제1 입력전극(DE1), 제1 출력전극(SE1), 제2 입력전극(DE2), 제2 출력전극(SE2)의 배치관계가 예시적으로 도시되었다. 제1, 제2, 제3, 및 제4 관통홀(CH1, CH2, CH3, CH4) 역시 예시적으로 도시되었다.
표시 소자층(DP-OLED)은 발광소자(OLED)를 포함한다. 표시 소자층(DP-OLED)은 발광소자로써 유기발광 다이오드를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막(PDL)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다
중간 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 중간 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)의 개구부(OP)는 다른 개구부들과 구분하기 위해 발광 개구부로 명명된다.
도 3에 도시된 것과 같이, 표시패널(DP)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 발광 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 본 발명의 일시예에서 발광층(EML)은 발광영역(PXA)에 배치되고, 비발광영역(NPXA)에 미배치될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 제1 색광 예컨대 블루광을 생성할 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 복수 개의 화소들에 공통적으로 배치된다. 제2 전극(CE) 상에 제2 전극(CE)을 보호하는 커버층(CL)이 배치될 수 있다. 커버층(CL)은 유기물질 또는 무기물질을 포함할 수 있다.
제2 베이스기판(BS2)은 커버층(CL)과 이격되어 배치된다. 제2 베이스기판(BS2)은 합성수지기판 또는 유리기판을 포함할 수 있다. 광 제어층(CCL)은 화소(PX)에 따라 제1 색광을 투과시키거나, 제1 색광을 제2 색광 또는 제3 색광으로 변환시킬 수 있다. 광 제어층(CCL)은 양자점을 포함할 수 있다.
본 발명의 일 실시예에서 제2 표시기판(200)은 박막 봉지층으로 대체될 수 있다. 이때, 블랙매트릭스층(BM) 및 광 제어층(CCL)은 박막 봉지층 상에 배치될 수 있다.
도 4는 본 발명의 실시 예에 따른 표시장치의 확대된 평면도이다. 도 5a는 본 발명의 실시 예에 따른 제1 연결 회로기판의 하면을 보여주는 평면도이다. 도 5b는 본 발명의 실시 예에 따른 제2 연결 회로기판의 하면을 보여주는 평면도이다. 도 6은 도 4에 도시된 I-I'를 따라 절단된 단면도이다.
도 4를 참조하면, 표시패널(DP)의 비표시 영역(NDA)에 배치된 패드 영역(PDA)은 제1 패드들(PD1)이 배열된 제1 패드 영역(PDA1) 및 제2 패드들(PD2)이 배열된 제2 패드 영역(PDA2)을 포함한다.
제1 연결 회로기판(FPCB1)의 일단은 제1 패드들(PD1)에 전기적으로 본딩되고, 제1 연결 회로기판(FPCB1)의 타단은 구동 회로기판(MPCB)에 전기적으로 본딩된다. 제2 연결 회로기판(FPCB2)의 일단은 제2 패드들(PD2)에 전기적으로 본딩되고, 제2 연결 회로기판(FPCB2)의 타단은 구동 회로기판(MPCB)에 전기적으로 본딩된다.
도 5a 및 도 5b를 참조하면, 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)의 하면을 보여준다. 본 명세서에서, 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2) 각각의 하면은 패드들 및 구동칩이 노출된 면으로 정의된다. 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)의 상면은 상기 하면과 대향한다.
제1 연결 회로기판(FPCB1)은 제1 출력 패드들(P1-O)이 배치된 제1 출력 부분(P1a), 제1 입력 패드들(P1-I)이 배치된 제1 입력 부분(P1b), 및 제1 입력 부분(P1b)으로부터 돌출된 제1 돌출 부분(P1-F)을 포함한다. 제1 출력 패드들(P1-O), 제1 입력 패드들(P1-I), 및 제1 신호 라인들(SL-1a, SL-1b)은 제1 연결 회로기판(FPCB1)의 하면에 배치된다. 일 예로, 도 5a에 도시된 바에 따르면, 구동칩(DC)이 제1 입력 부분(P1b)에 배치된 것으로 도시되나, 제1 출력 부분(P1a)에 배치될 수도 있다.
본 발명에 따르면, 제1 출력 부분(P1a), 제1 입력 부분(P1b), 및 제1 돌출 부분(P1-F)은 일체 형상으로 제공되는 것으로 설명되지만, 이에 한정되지 않으며 제1 돌출 부분(P1-F)은 제1 입력 부분(P1b)에 분리될 수 있는 구조로 제공될 수도 있다.
제1 출력 패드들(P1-O)은 표시패널(DP)에 배치된 제1 행의 제1 패드들(PD1)에 전기적으로 각각 본딩되며, 구동칩(DC)에 전기적으로 연결된다. 제1 입력 패드들(P1-I)은 구동 회로기판(MPCB)에 배치된 구동 패드들(미도시)에 전기적으로 각각 본딩되며, 구동칩(DC)에 전기적으로 연결된다. 제1 신호 라인들(SL-1a, SL-1b)은 제1 출력 패드들(P1-0) 및 구동칩(DC)을 전기적으로 연결하는 신호 라인들(SL-1a) 및 제1 입력 패드들(P1-I) 및 구동칩(DC)을 전기적으로 연결하는 신호 라인들(SL-1b)을 포함한다.
본 발명에 따르면, 제1 출력 부분(P1a)의 평면상 면적은 제1 입력 부분(P1b)의 평면상 면적보다 크며, 제1 입력 부분(P1b)의 평면상 면적은 제1 돌출 부분(P1-F)의 평면상 면적보다 클 수 있다.
제2 연결 회로기판(FPCB2)은 제2 출력 패드들(P2-O)이 배치된 제2 출력 부분(P2a), 제2 입력 패드들(P2-I)이 배치된 제2 입력 부분(P2b), 및 제2 입력 부분(P2b)으로부터 돌출된 제2 돌출 부분(P2-F)을 포함한다. 제2 출력 패드들(P2-O), 제2 입력 패드들(P2-I), 및 제2 신호 라인들(SL-2a, SL-2b)은 제2 연결 회로기판(FPCB2)의 하면에 배치된다. 일 예로, 도 5b에 도시된 바에 따르면, 구동칩(DC)이 제2 입력 부분(P2b)에 배치된 것으로 도시되나, 제2 출력 부분(P2a)에 배치될 수도 있다.
본 발명에 따르면, 제2 출력 부분(P2a), 제2 입력 부분(P2b), 및 제2 돌출 부분(P2-F)은 일체 형상으로 제공되는 것으로 설명되지만, 이에 한정되지 않으며 제2 돌출 부분(P2-F)은 제2 입력 부분(P2b)에 분리될 수 있는 구조로 제공될 수도 있다.
제2 출력 패드들(P2-O)은 표시패널(DP)에 배치된 제2 행의 제2 패드들(PD2)에 전기적으로 각각 본딩되며, 구동칩(DC)에 전기적으로 연결된다. 제2 입력 패드들(P2-I)은 구동 회로기판(MPCB)에 배치된 구동 패드들(미도시)에 전기적으로 각각 본딩되며, 구동칩(DC)에 전기적으로 연결된다. 제2 신호 라인들(SL-2a, SL-2b)은 제2 출력 패드들(P2-0) 및 구동칩(DC)을 전기적으로 연결하는 신호 라인들(SL-1a) 및 제1 입력 패드들(P1-I) 및 구동칩(DC)을 전기적으로 연결하는 신호 라인들(SL-1b)을 포함한다.
본 발명에 따르면, 제2 출력 부분(P2a)의 평면상 면적은 제2 입력 부분(P2b)의 평면상 면적보다 크며, 제2 입력 부분(P2b)의 평면상 면적은 제2 돌출 부분(P2-F)의 평면상 면적보다 클 수 있다.
한편, 도시되지 않았지만, 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2) 각각은 절연층(미도시)을 포함하며, 패드들 및 신호 라인들은 절연층 상에 배치될 수 있다.
다시 도 4를 참조하면, 본 발명에 따른 제2 연결 회로기판(FPCB2)의 제2 출력 부분(P2a)은 제1 연결 회로기판(FPCB1)의 제1 출력 부분(P1a)의 적어도 일 부분에 중첩하며 표시패널(DP) 상에 배치될 수 있다. 예시적으로, 제2 출력 부분(P2a)은 제1 출력 부분(P1a) 면적의 반 이상에 중첩할 수 있다.
이는, 제2 출력 부분(P2a)과 본딩되는 제2 패드들(PD2)이 제1 출력 부분(P1a)과 본딩되는 제1 패드들(PD1) 보다 표시 영역(DA)에 더 인접하게 배열되기 때문이다. 자세하게, 제1 연결 회로기판(FPCB1)의 제1 출력 패드들(P1-O)과 표시패널(DP)의 제1 패드들(PD1)이 서로 본딩된 후에, 제2 연결 회로기판(FPCB2)의 제2 출력 패드들(P2-O)과 표시패널(DP)의 제2 패드들(PD2)이 서로 본딩될 수 있다.
따라서, 제2 연결 회로기판(FPCB2)의 제2 출력 부분(P2a)이 제1 연결 회로기판(FPCB1)의 제1 출력 부분(P1a)에 중첩하며 표시패널(DP) 상에 배치된다. 다만, 본 발명의 기술적 사상은 이에 한정되지 않으며, 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)과 표시패널(DP) 간의 본딩 공정은 동시에 수행될 수도 있다.
또한, 도 5b에 도시된 제2 출력 부분(P2a)의 면적은 도 5a에 도시된 제1 출력 부분(P1a)의 면적보다 더 클 수 있다.
연결 회로기판들(FPCB1, FPCB2) 및 표시패널(DP) 간의 본딩 공정이 완료된 후에, 연결 회로기판들(FPCB1, FPCB2) 및 구동 회로기판(MPCB) 간의 본딩 공정이 수행될 수 있다. 제1 입력 부분(P1b)과 구동 회로기판(MPCB) 간의 본딩 공정 및 제2 입력 부분(P2b)과 구동 회로기판(MPCB) 간의 본딩 공정이 수행될 수 있다.
도 6은 연결 회로기판들(FPCB1, FPCB2) 및 표시패널(DP) 간의 본딩 공정이 완료된 후의 상태이다. 즉, 연결 회로기판들(FPCB1, FPCB2) 각각의 일단이 표시패널(DP)에 본딩된 상태이나, 연결 회로기판들(FPCB1, FPCB2) 각각의 타단은 구동 회로기판(MPCB)에 미 본딩된 상태이다.
자세하게, 제1 연결 회로기판(FPCB1)의 일단이 제1 패드 영역(PDA1)에 본딩되고, 제2 연결 회로기판(FPCB2)의 일단이 제2 패드 영역(PDA2)에 본딩된다. 여기서, 연결 회로기판들(FPCB1, FPCB2) 각각의 일단은 출력 패드들(P1-O, P2-O)에 인접하며, 연결 회로기판들(FPCB1, FPCB2) 각각의 타단은 입력 패드들(P1-I, P2-I)에 인접한다.
한편, 도 6에 도시된 바와 같이, 제1 연결 회로기판(FPCB1)의 일단이 제1 패드 영역(PDA1)에 본딩된 후에, 제1 연결 회로기판(FPCB1)의 타단이 중력에 의해 제3 방향(DR3)을 따라 쳐질 수 있다. 마찬가지로, 제2 연결 회로기판(FPCB2)의 일단이 제2 패드 영역(PDA2)에 본딩된 후에, 제2 연결 회로기판(FPCB2)의 타단이 중력에 의해 제3 방향(DR3)을 따라 쳐질 수 있다. 특히, 표시패널(DP)에 배치된 제1 연결 회로기판(FPCB1)의 면적이 제2 연결 회로기판(FPCB2)의 면적보다 작다. 그 결과, 제1 연결 회로기판(FPCB1)의 타단이 제2 연결 회로기판(FPCB2)의 타단 보다 쳐지는 기울기가 더 클 수 있다.
즉, 제1 연결 회로기판(FPCB1)의 타단의 쳐짐과 제2 연결 회로기판(FPCB2)의 타단의 쳐짐이 서로 다름에 따라, 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2) 간에 이격 거리(DS)가 발생한다. 상기 이격 거리(DS)가 증가될수록 연결 회로기판들(FPCB1, FPCB2) 및 구동 회로기판(MPCB) 간의 본딩 공정 시에 정렬이 틀어질 수 있다.
본 발명의 실시 예에 따르면, 제1 연결 회로기판(FPCB1)의 제1 돌출 부분(P1-F) 및 제2 연결 회로기판(FPCB2)의 제2 돌출 부분(P2-F)을 통해 상기 이격 거리(DS)가 제어될 수 있다. 이에 대해서는, 추후 자세히 설명된다.
도 7a는 본 발명의 일 실시 예에 따른 도 4의 AA 영역에 도시된 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다. 도 7b는 도 7a에 도시된 제1 연결 회로기판 및 제2 연결 회로기판의 분해 사시도이다. 도 7c는 본 발명의 일 실시 예에 따른 도 7a에 도시된 II-II'를 따라 절단한 단면도이다.
도 7a내지 도 7c를 참조하면, 제1 연결 회로기판(FPCB1)의 제1 입력 부분(P1b) 및 제1 돌출 부분(P1-F)이 도시되었고, 제2 연결 회로기판(FPCB2)의 제2 입력 부분(P2b) 및 제2 돌출 부분(P2-F)이 도시되었다. 제1 연결 회로기판(FPCB1)은 상면(FPCB1-US) 및 하면(FPCB1-DS)을 포함하고, 제2 연결 회로기판(FPCB2)은 상면(FPCB2-US) 및 하면(FPCB2-DS)을 포함한다.
도 7b 및 도 7c를 참조하면, 제1 돌출 부분(P1-F) 및 제2 돌출 부분(P2-F)은 서로 중첩할 수 있다. 예를 들어, 제1 돌출 부분(P1-F)의 제1 부분(P1-Fa)은 제2 돌출 부분(P2-F)의 제3 부분(P2-Fa)에 중첩하며, 제1 돌출 부분(P1-F)의 제2 부분(P1-Fb)은 제2 입력 부분(P2b)에 중첩할 수 있다. 또한, 제2 돌출 부분(P2-F)의 제4 부분(P2-Fb)은 제1 입력 부분(P1b)에 중첩할 수 있다.본 발명의 실시 예에 따르면, 제1 돌출 부분(P1-F)의 적어도 일 부분은 제2 입력 부분(P2b)의 상면(FPCB2-US) 상에 배치될 수 있다. 자세하게, 제1 돌출 부분(P1-F)은 곡면 형상을 갖는 제1 부분(P1-Fa) 및 제1 부분(P1-Fa)으로 연장되며 제2 입력 부분(P2b)의 상면(FPCB2-US)에 배치된 제2 부분(P1-Fb)을 포함한다. 제1 돌출 부분(P1-F)의 제1 부분(P1-Fa) 및 제2 부분(P1-Fb)은 일체 형상으로 제공될 수 있다. 한편, 제1 돌출 부분(P1-F)이 부분적으로 곡면 형상을 갖는 것으로 설명되나, 제1 돌출 부분(P1-F) 전체가 곡면 형상으로 제공될 수 있다.
제2 돌출 부분(P2-F)의 적어도 일 부분은 제1 입력 부분(P1b)의 하면(FPCB1-DS) 상에 배치될 수 있다. 자세하게, 제2 돌출 부분(P2-F)은 곡면 형상을 갖는 제3 부분(P2-Fa) 및 제3 부분(P2-Fa)으로 연장되며 제1 입력 부분(P1b)의 하면(FPCB1-DS)에 배치된 제4 부분(P2-Fb)을 포함한다. 제2 돌출 부분(P2-F)의 제3 부분(P2-Fa) 및 제4 부분(P2-Fb)은 일체 형상으로 제공될 수 있다. 한편, 제2 돌출 부분(P2-F)이 부분적으로 곡면 형상을 갖는 것으로 설명되나, 제2 돌출 부분(P2-F) 전체가 곡면 형상으로 제공될 수 있다.앞서 도 4에 도시된 바와 같이, 제2 연결 회로기판(FPCB2)의 제2 출력 부분(P2a)이 제1 연결 회로기판(FPCB1)의 제1 출력 부분(P1a)의 적어도 일부에 중첩한다. 도 7c에 도시된 바와 같이, 제1 돌출 부분(P1-F)이 제2 돌출 부분(P2-F) 및 제2 입력 부분(P2b) 상에 배치된다.
상술된 바에 따르면, 제1 돌출 부분(P1-F) 및 제2 출력 부분(P2a)을 통해 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)이 서로 고정되어, 도 6에 도시된 이격 거리(DS)가 증가되지 않을 수 있다. 그 결과, 연결 회로기판들(FPCB1, FPCB2) 및 구동 회로기판(MPCB) 간의 본딩 공정을 수행하기 전, 두 구성들을 서로 정렬하는 공정이 보다 용이해질 수 있다.
도 8a는 본 발명의 다른 실시 예에 따른 도 4의 AA 영역에 도시된 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다. 도 8b는 도 8a에 도시된 제1 연결 회로기판 및 제2 연결 회로기판의 분해 사시도이다. 도 8c 및 도 8d는 본 발명의 다른 실시 예에 따른 도 8a에 도시된 III-III'를 따라 절단한 단면도이다.
먼저, 도 8a 및 도 8b에 도시된 제1 연결 회로기판(FPCB1)은 도 7a에 도시된 제1 연결 회로기판(FPCB1)과 실질적으로 동일할 수 있다. 이하, 도 8a 내지 도 8d를 통해선 제2 연결 회로기판(FPCB2c)의 변형된 구조를 중점으로 설명된다.
본 발명의 다른 실시 예에 따르면, 제2 연결 회로기판(FPCB2c)은 제2 출력 부분(P2a) 및 제2 입력 부분(P2b)을 포함한다. 즉, 제2 연결 회로기판(FPCB2c)은 도 7c에 도시된 제2 연결 회로기판(FPCB2)의 제2 돌출 부분(P2-F)을 포함하지 않는 구조일 수 있다.
도 8b 및 도 8c에 도시된 바와 같이, 제1 연결 회로기판(FPCB1)의 제1 돌출 부분(P1-F)은 제1 부분(P1-Fa) 및 제2 부분(P1-Fb)을 포함한다. 제1 부분(P1-Fa)은 곡면 형상으로 제공되며 제2 연결 회로기판(FPCB2c)에 비중첩하고, 제2 부분(P1-Fb)은 제2 입력 부분(P2b) 상에 배치된다. 특히, 앞서 상술된 바와 같이, 제2 출력 부분(P2a)이 제1 출력 부분(P1a)의 적어도 일부에 중첩하며, 제1 돌출 부분(P1-F)이 제2 입력 부분(P2b) 상에 배치된다.
따라서, 제1 돌출 부분(P1-F) 및 제2 출력 부분(P2a)을 통해 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)이 서로 고정되어, 도 6에 도시된 이격 거리(DS)가 증가되지 않을 수 있다. 그 결과, 연결 회로기판들(FPCB1, FPCB2c) 및 구동 회로기판(MPCB) 간의 본딩 공정을 수행하기 전, 두 구성들을 서로 정렬하는 공정이 보다 용이해질 수 있다.
도 8d를 참조하면, 제1 돌출 부분(P1-F)의 제2 부분(P1-Fb) 및 제2 입력 부분(P2b) 사이에 접착제(OR)가 배치될 수 있다. 접착제(OR)를 통해 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)이 보다 견고히 고정될 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 단면도이다.
도 9에 도시된 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)은 도 7c에 도시된 제1 연결 회로기판(FPCB1) 및 제2 연결 회로기판(FPCB2)과 비교하여, 돌출 부분의 형상이 변형되었을 뿐, 나머지 구성은 실질적으로 동일할 수 있다.
도 9를 참조하면, 제1 연결 회로기판(FPCB1)의 제1 돌출 부분(P1-Fe) 및 제2 연결 회로기판(FPCB2)의 제2 돌출 부분(P2-Fe) 각각은 직선 형상으로 제공될 수 있다. 자세하게, 제1 돌출 부분(P1-Fe)은 직선 형상을 갖는 제1 부분(P1-Fae)과 제2 입력 부분(P2b)의 상면(FPCB2-US)에 배치된 제2 부분(P1-Fb)을 포함한다. 제2 돌출 부분(P2-Fe)은 직선 형상을 갖는 제1 부분(P2-Fae)과 제1 입력 부분(P1b)의 하면(FPCB1-DS)에 배치된 제2 부분(P2-Fb)을 포함한다.
상술된 바와 같이, 본 발명에 따른 제1 연결 회로기판(FPCB1)의 제1 돌출 부분(P1-Fe) 및 제2 연결 회로기판(FPCB2)의 제2 돌출 부분(P2-Fe)은 전체적으로 직선 형상을 가질 수 있다. 다만, 이에 한정되지 않으며, 본 발명에 따른 제1 돌출 부분(P1-Fe) 및 제2 돌출 부분(P2-Fe) 각각은 곡면 형상을 갖는 일 부분과, 직선 형상을 갖는 다른 부분으로 제공될 수도 있다.
도 10a는 본 발명의 다른 실시 예에 따른 도 4의 AA 영역에 도시된 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다. 도 10b는 도 11a에 도시된 제1 연결 회로기판 및 제2 연결 회로기판의 분해 사시도이다. 도 10c는 본 발명의 다른 실시 예에 따른 제1 연결 회로기판의 하면을 보여주는 평면도이다. 도 10d는 본 발명의 다른 실시 예에 따른 제2 연결 회로기판의 하면을 보여주는 평면도이다.
도 10a에 도시된 제1 연결 회로기판(FPCB1a)은 도 7a에 도시된 제1 연결 회로기판(FPCB1)과 비교하여 제1 돌출 부분의 구조가 변형되었을 뿐, 나머지 구성 및 구조는 실질적으로 동일하다. 도 10a에 도시된 제2 연결 회로기판(FPCB2a)은 도 7a에 도시된 제2 연결 회로기판(FPCB2)과 비교하여 제2 돌출 부분의 구조가 변형되었을 뿐, 나머지 구성 및 구조는 실질적으로 동일하다.
도 10c 및 도 10d를 참조하면, 제1 연결 회로기판(FPCB1a) 및 제2 연결 회로기판(FPCB2a)의 하면을 보여준다. 본 명세서에서, 제1 연결 회로기판(FPCB1a) 및 제2 연결 회로기판(FPCB2a) 각각의 하면은 패드들 및 구동칩이 노출된 면으로 정의된다.
도 10b에 도시된 바와 같이, 제1 연결 회로기판(FPCB1a)의 제1 돌출 부분(P1-Fz) 및 제2 연결 회로기판(FPCB2a)의 제2 돌출 부분(P2-Fz)은 서로 비중첩할 수 있다.
자세하게, 도 10c에 도시된 바에 따르면, 제1 돌출 부분(P1-Fz)은 제2 연결 회로기판(FPCB2a)에 비중첩하며 곡면 형상을 갖는 제1 부분(P1-Fa)과 제2 입력 부분(P2b)의 상면(FPCB2-US, 도7c 참조)에 배치된 제2 부분(P1-Fb)을 포함한다. 도 10d에 도시된 바에 따르면, 제2 돌출 부분(P2-Fz)은 제1 연결 회로기판(FPCB1a)에 비중첩하며 곡면 형상을 갖는 제3 부분(P2-Fa)과 제1 입력 부분(P1b)의 하면(FPCB1-DS, 도7c 참조)에 배치된 제4 부분(P2-Fb)을 포함한다.
본 발명에 따르면, 제2 부분(P1-Fb) 및 제2 입력 부분(P2b) 사이에 접착제(미도시)가 배치될 수 있다. 이는, 도 8d를 통해 도시된 제2 부분(P1-Fb) 및 제2 입력 부분(P2b) 사이에 배치된 접착제(OR)와 실질적으로 동일한 구조일 수 있다. 또한, 제4 부분(P2-Fb) 및 제1 입력 부분(P1b) 사이에도 접착제(미도시)가 배치될 수 있으나, 이는 생략될 수 있다.
도 11a는 본 발명의 다른 실시 예에 따른 제1 연결 회로기판 및 제2 연결 회로기판을 보여주는 사시도이다. 도 11b는 본 발명의 다른 실시 예에 따른 도 11a에 도시된 IV-IV'를 따라 절단한 단면도이다.
도 11a에 도시된 제1 연결 회로기판(FPCB1b)은 도 7a에 도시된 제1 연결 회로기판(FPCB1)과 비교하여 제1 돌출 부분의 구조가 변형되었을 뿐, 나머지 구성 및 구조는 실질적으로 동일하다. 도 11a에 도시된 제2 연결 회로기판(FPCB2b)은 도 7a에 도시된 제2 연결 회로기판(FPCB2)과 비교하여 제2 돌출 부분의 구조가 변형되었을 뿐, 나머지 구성 및 구조는 실질적으로 동일하다.
도 11b를 참조하면, 제1 연결 회로기판(FPCB1b)의 제1 돌출 부분(P1-Fv)은 제2 연결 회로기판(FPCB2b)의 제2 돌출 부분(P2-Fv)과 서로 중첩할 수 있다. 특히, 제1 돌출 부분(P1-Fv)이 제2 돌출 부분(P2-Fv) 상에 배치될 수 있다. 즉, 제2 연결 회로기판(FPCB2b)의 제2 출력 부분(P2a)이 제1 연결 회로기판(FPCB1b)의 제1 출력 부분(P1a) 상에 배치되고, 제2 돌출 부분(P2-Fv) 역시 제1 돌출 부분(P1-Fv)의 상면에 배치된다.
본 발명의 실시 예에 따르면, 제1 돌출 부분(P1-Fv) 및 제2 돌출 부분(P2-Fv) 사이에 접착제(ORv)가 배치될 수 있다. 즉, 제1 돌출 부분(P1-Fv)의 상면 및 제2 돌출 부분(P2-Fv)의 하면이 접착제(ORv)를 통해 서로 접착된다.
또한, 제1 돌출 부분(P1-Fv)은 제2 연결 회로기판(FPCB2b)의 제2 입력 부분(P2b)에 비중첩하며, 제2 돌출 부분(P2-Fv)은 제1 연결 회로기판(FPCB1b)의 제1 입력 부분(P1b)에 비중첩한다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
DP: 표시패널
100: 표시기판
200: 봉지기판
FPCB1: 제1 연결 회로기판
FPCB2: 제2 연결 회로기판
MPCB: 구동 회로기판
DC: 구동칩

Claims (18)

  1. 제1 행에 배열된 복수 개의 제1 패드들 및 제2 행에 배열된 복수 개의 제2 패드들을 포함하는 표시패널;
    상기 표시패널에 구동 신호들을 제공하는 구동 회로기판;
    상기 제1 패드들에 본딩되는 제1 출력 패드들이 배치된 제1 출력 부분, 상기 구동 회로기판에 본딩되는 제1 입력 패드들이 배치된 제1 입력 부분, 및 상기 제1 입력 부분으로부터 돌출된 제1 돌출 부분을 포함하는 제1 연결 회로기판; 및
    상기 제1 출력 부분의 적어도 일부에 중첩하며 상기 제2 패드들에 본딩되는 제2 출력 패드들이 배치된 제2 출력 부분 및 상기 구동 회로기판에 본딩되는 제2 입력 패드들이 배치된 제2 입력 부분을 포함하는 제2 연결 회로기판을 포함하고,
    상기 제1 돌출 부분의 적어도 일 부분은 상기 제2 입력 부분의 상면에 배치된 표시장치.
  2. 제 1 항에 있어서,
    상기 표시패널은 표시 영역 및 상기 표시 영역에 인접하며 상기 제1 패드들 및 상기 제2 패드들이 배치된 비표시 영역을 포함하고,
    상기 제2 출력 부분은 상기 제1 출력 부분 보다 상기 표시 영역에 더 인접한 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 돌출 부분은 상기 제2 연결 회로기판에 비중첩한 제1 부분과 상기 제2 입력 부분에 중첩한 제2 부분을 포함하는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 돌출 부분의 상기 제1 부분은 곡면 형상으로 제공된 표시장치.
  5. 제 3 항에 있어서,
    상기 제2 부분 및 상기 제2 연결 회로기판의 상기 상면 사이에 배치된 접착제를 더 포함하는 표시장치.
  6. 제 3 항에 있어서,
    평면상에서, 상기 제1 부분의 면적은 상기 제2 부분의 면적보다 큰 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 제2 출력 패드들 및 상기 제2 입력 패드들은 상기 제2 연결 회로기판의 하면에 배치된 표시장치.
  8. 제 1 항에 있어서,
    상기 제2 연결 회로기판은 상기 제2 입력 부분으로부터 돌출된 제2 돌출 부분을 더 포함하고,
    상기 제2 돌출 부분의 적어도 일 부분은 상기 제1 입력 부분의 하면에 배치된 표시장치.
  9. 제 8 항에 있어서,
    상기 제1 돌출 부분은 상기 제2 입력 부분의 상기 상면 상에 배치된 표시장치.
  10. 제 8 항에 있어서,
    상기 제1 돌출 부분 및 상기 제2 돌출 부분은 서로 중첩하는 표시장치.
  11. 제 8 항에 있어서,
    상기 제1 돌출 부분 및 상기 제2 돌출 부분 각각은 곡면 부분을 포함하는 표시장치.
  12. 제 8 항에 있어서,
    상기 제1 돌출 부분 및 상기 제2 돌출 부분은 서로 비중첩하는 표시장치.
  13. 제 12 항에 있어서,
    상기 제1 돌출 부분은 상기 제2 연결 회로기판에 비중첩한 제1 부분과 상기 제2 입력 부분의 상기 상면에 배치된 제2 부분을 포함하고,
    상기 제2 돌출 부분은 상기 제1 연결 회로기판에 비중첩한 제3 부분과 상기 제1 입력 부분의 상기 하면에 배치된 제4 부분을 포함하는 표시장치.
  14. 제 13 항에 있어서,
    상기 제2 부분 및 상기 제2 입력 부분 사이에 배치된 접착제를 더 포함하는 표시장치.
  15. 제 1 항에 있어서,
    평면상에서, 상기 제1 출력 부분의 면적은 상기 제1 입력 부분의 면적보다 크며, 상기 제2 출력 부분의 면적은 상기 제2 입력 부분의 면적 보다 큰 표시장치.
  16. 제 15 항에 있어서,
    상기 제2 출력 부분의 상기 면적은 상기 제1 출력 부분의 상기 면적 보다 큰 표시장치.
  17. 제1 행에 배열된 복수 개의 제1 패드들 및 제2 행에 배열된 복수 개의 제2 패드들을 포함하는 표시패널;
    상기 표시패널에 구동 신호들을 제공하는 구동 회로기판;
    상기 제1 패드들에 본딩되는 제1 출력 패드들이 배치된 제1 출력 부분, 상기 구동 회로기판에 본딩되는 제1 입력 패드들이 배치된 제1 입력 부분, 및 상기 제1 입력 부분으로부터 돌출된제1 돌출 부분을 포함하는 제1 연결 회로기판;
    상기 제1 출력 부분의 적어도 일부에 중첩하며 상기 제2 패드들에 본딩되는 제2 출력 패드들이 배치된 제2 출력 부분 및 상기 구동 회로기판에 본딩되는 제2 입력 패드들이 배치된 제2 입력 부분, 및 상기 제2 입력 부분에 연결되며 상기 제1 돌출 부분의 상면에 배치된 제2 돌출 부분을 포함하는 제2 연결 회로기판; 및
    상기 제1 돌출 부분 및 상기 제2 돌출 부분 사이에 배치된 접착제를 포함하는 표시장치.
  18. 제 17 항에 있어서,
    상기 제1 돌출 부분은 상기 제2 입력 부분에 비중첩하며, 상기 제2 돌출 부분은 상기 제1 입력 부분에 비중첩하는 표시장치.
KR1020190019006A 2019-02-19 2019-02-19 표시장치 KR20200101551A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190019006A KR20200101551A (ko) 2019-02-19 2019-02-19 표시장치
US16/727,527 US11483932B2 (en) 2019-02-19 2019-12-26 Display device including overlapping connection circuit boards
CN202010088121.1A CN111586962A (zh) 2019-02-19 2020-02-12 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019006A KR20200101551A (ko) 2019-02-19 2019-02-19 표시장치

Publications (1)

Publication Number Publication Date
KR20200101551A true KR20200101551A (ko) 2020-08-28

Family

ID=72043454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019006A KR20200101551A (ko) 2019-02-19 2019-02-19 표시장치

Country Status (3)

Country Link
US (1) US11483932B2 (ko)
KR (1) KR20200101551A (ko)
CN (1) CN111586962A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3588478B1 (en) * 2018-06-29 2022-03-23 GIO Optoelectronics Corp. Electronic device
CN110012592B (zh) * 2019-04-15 2024-03-29 武汉华星光电技术有限公司 一种柔性电路板、显示面板及装置
CN111668622A (zh) * 2020-06-18 2020-09-15 京东方科技集团股份有限公司 电连接结构、显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050019562A (ko) 2003-08-19 2005-03-03 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR101644980B1 (ko) 2009-02-20 2016-08-03 삼성디스플레이 주식회사 테이프 캐리어 패키지 및 이를 갖는 액정 표시 장치
KR102115605B1 (ko) 2013-04-29 2020-05-27 삼성디스플레이 주식회사 Cof 패키지 및 이를 포함하는 표시 장치
KR102252444B1 (ko) * 2015-01-07 2021-05-14 삼성디스플레이 주식회사 표시 장치
KR102325189B1 (ko) 2015-02-17 2021-11-10 삼성디스플레이 주식회사 표시 장치
KR102446131B1 (ko) * 2015-11-06 2022-09-23 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
KR20180027692A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 표시 장치
JP6771432B2 (ja) * 2017-06-27 2020-10-21 株式会社Ｊｏｌｅｄ フレキシブル配線板対、及び、表示装置

Also Published As

Publication number Publication date
CN111586962A (zh) 2020-08-25
US20200267842A1 (en) 2020-08-20
US11483932B2 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
KR102562291B1 (ko) 표시장치 및 그 제조방법
KR20200084495A (ko) 표시 장치
KR20200039859A (ko) 표시 장치 및 이의 제조 방법
KR102535148B1 (ko) 디스플레이 패널 및 이를 이용한 대형 디스플레이 장치
KR20200097832A (ko) 표시장치
KR20200101551A (ko) 표시장치
TW202245546A (zh) 顯示面板及包含其的顯示裝置
KR20210074704A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20210058399A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US11693458B2 (en) Display apparatus
KR20210053612A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20210057993A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
KR20200138509A (ko) 표시 장치 및 표시 장치 제조 방법
KR20210014245A (ko) 표시 장치
KR20210000778A (ko) 표시 장치
US11538896B2 (en) Display device
KR102675031B1 (ko) 표시장치
US11476321B2 (en) Display device and connection circuit board
US11735601B2 (en) Display device and method of fabricating the same
KR20200026369A (ko) 표시장치
KR20200128252A (ko) 표시장치
KR20210109087A (ko) 표시 장치
KR20200019799A (ko) 표시장치
KR20210010713A (ko) 표시 장치
CN113345930A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal