KR20190085839A - 반도체 기억장치 및 그 동작 방법 - Google Patents

반도체 기억장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20190085839A
KR20190085839A KR1020180139030A KR20180139030A KR20190085839A KR 20190085839 A KR20190085839 A KR 20190085839A KR 1020180139030 A KR1020180139030 A KR 1020180139030A KR 20180139030 A KR20180139030 A KR 20180139030A KR 20190085839 A KR20190085839 A KR 20190085839A
Authority
KR
South Korea
Prior art keywords
read
code
rom
special code
reads
Prior art date
Application number
KR1020180139030A
Other languages
English (en)
Other versions
KR102146165B1 (ko
Inventor
나오아키 수도
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20190085839A publication Critical patent/KR20190085839A/ko
Application granted granted Critical
Publication of KR102146165B1 publication Critical patent/KR102146165B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

[과제]　전원 투입시에 메모리 셀 어레이로부터 설정 정보를 정확하게 독출할 수 있는 반도체 기억장치 및 그 동작 방법을 제공한다.
[해결 수단]　본 발명의 플래쉬 메모리(100)는, 메모리 셀 어레이(110)과, 전원이 투입된 것을 검출하는 검출 수단과, 적어도 메모리 셀 어레이의 독출 동작을 실행하기 위한 코드를 격납하고, 또한 특정의 어드레스에 특수 코드를 격납하는 ROM와, ROM의 독출을 제어하는 제어 수단을 가진다. 제어 수단은, 검출 수단에 의해 전원 투입이 검출되었을 때, ROM으로부터 특수 코드를 독출하고, 독출된 특수 코드가 올바른지를 판정하고, 올바르다고 판정했을 경우에는, 코드를 독출하고, 올바르지 않다고 판정했을 경우에는, 재차, 특수 코드를 독출한다.

Description

반도체 기억장치 및 그 동작 방법{SEMICONDUCTOR STORAGE DEVICE AND OPERATION METHOD THEREOF}
본 발명은, 플래쉬 메모리 등의 반도체 기억장치에 관한 것으로, 특히, 전원 투입시의 파워 온 동작에 관한 것이다.
NAND형 플래쉬 메모리는, 독출하고, 프로그램, 소거 등을 위한 전압의 설정이나 유저의 옵션의 설정 등의 정보를 격납하기 위한 퓨즈 셀을 사용하고 있다. 퓨즈 셀은, 예를 들면, 메모리 셀 어레이 내의 유저에 의해 액세스 할 수 없는 기억 영역에 설치된다. 플래쉬 메모리는, 전원 투입시, 파워업 동작으로서 퓨즈 셀에 격납된 설정 정보를 독출하고, 이것을 컨피규레이션 레지스터 등에 로드한다. 파워업 동작 후, 컨트롤러는, 컨피규레이션 레지스터에 보관 유지된 설정 정보를 독출하고, 각 동작을 제어한다.
예를 들면, 특허 문헌 1에서는, 파워 온 동작에서, 프리 체크용 퓨즈 셀로부터 독출된 데이터가 미리 규정된 프리 체크용 데이터에 일치하는지를 판정하고, 메인 퓨즈 셀로부터 독출된 컨피규레이션 정보를 불휘발성 메모리 영역에 격납하고, 포스트 체크용 퓨즈 셀로부터 독출된 데이터가 미리 규정된 포스트 체크용 데이터에 일치하는지를 판정하고, 프리체크 및 포스트체크가 일치하는 경우에는, 컨피규레이션 정보의 독출을 종료하는 불휘발성 메모리를 개시하고 있다.
[특허 문헌 1] 미국 특허 제7,433,247호 공보
예를 들면, 3.0 V의 전압이 공급되는 플래쉬 메모리에서, 그 동작이 보증되는 전압의 범위가 2.7~3.3 V이다라고 했을 때, 전원 투입시에 파워 온 동작을 개시시키기 위한 파워 온 전압 레벨은, 약 2.2 V이며, 이것은 동작 보증 전압 보다 낮은 전압이다. 전원 투입시의 파워 온 전압 레벨의 검출 전압에는 프로세스의 격차나 동작 온도 등에 의해 변동이 생기기 때문에, 파워 온 전압 레벨을 동작 보증 전압 레벨까지 높게 하면, 파워 온 동작을 위한 시간이 길어지거나, 혹은 파워 온 검출과 리셋이 반복해져 버리기 때문에, 파워 온 전압 레벨은 동작 보증 전압 보다 약간 낮게 설정되어 있다.
도 1은, 파워 온 전압 레벨에서의 퓨즈 셀의 독출 동작을 설명하는 도이다. 시각 t1에서 공급 전압이 파워 온 전압 레벨인 2.2 V로 상승하면, 파워 온 모드가 되고, 메모리 셀 어레이의 퓨즈 셀로부터 설정 정보가 독출되고, 설정 정보가 컨피규레이션 레지스터에 로드 된다. 그 후, 공급 전압은, 시각 t2에서, 2.7~3.3 V의 동작 보증 전압으로 상승한다.
파워 온 동작에서, 2.2 V정도의 파워 온 전압 레벨에서 마이크로 컨트롤러를 실행시켰을 경우, 통상 동작시에 비해 전원 전압이 낮아 동작 마진이 거의 없기 때문에, 전압 변동이 생기면, ROM으로부터의 명령 코드를 올바르게 독출할 수 없기 때문에 퓨즈 셀의 독출 동작이 폭주하거나, 혹은 ROM의 독출이 도중에 스택 해 버린다고 하는 과제가 있다.
본 발명은, 이러한 종래의 과제를 해결하는 것이고, 전원 투입시에 메모리 셀 어레이로부터 설정 정보를 정확하게 독출할 수 있는 반도체 기억장치를 제공하는 것을 목적으로 한다.
본 발명과 관련되는, CPU 및 ROM을 포함한 반도체 기억장치의 동작 방법은, CPU는, ROM에 격납된 특수 코드를 독출하고, 독출된 특수 코드가 올바른지를 판정하고, 올바르다고 판정되었을 때, 계속 ROM에 격납된 코드를 독출하고, 올바르지 않다고 판정되었을 때, 상기 특수 코드를 재차 독출하고, CPU는, 독출된 코드에 따라 동작을 제어한다.
어느 실시형태에서는, CPU는, 통상 동작시에 ROM으로부터 데이터를 독출할 때의 타이밍 주기 보다 늦은 주기에 상기 특수 코드를 독출한다. 어느 실시형태에서는, 반도체 기억장치로의 전원 투입을 검출하는 스텝을 포함하고, CPU는, 전원 투입이 검출되었던 것에 응답해 특수 코드를 독출한다. 어느 실시형태에서는, CPU는, 독출된 코드에 따라, 메모리 셀 어레이로부터 설정 정보를 독출하고, 독출된 설정 정보를 레지스터에 격납한다.
본 발명에 의하면, 전원 투입이 검출되었을 때, ROM으로부터 특수 코드를 올바르게 독출할 수 있었을 경우에게만 계속하여 코드를 독출하도록 했으므로, ROM으로부터 독출하는 데이터의 정확성이 보증된다. 그 결과, 파워 온 동작시에 메모리 셀 어레이로부터 설정 정보를 정확하게 독출할 수 있다.
[도 1]　파워업 검출 레벨에서의 퓨즈 셀의 독출 동작을 설명하는 도이다.
[도 2]　본 발명의 실시예와 관련되는 플래쉬 메모리의 구성을 나타내는 도이다.
[도 3]　본 발명의 실시예와 관련되는 컨트롤러의 내부 구성예를 나타내는 도이다.
[도 4]　본 발명의 실시예와 관련되는 ROM의 구성예를 모식적으로 나타내는 도이다.
[도 5]　본 발명에 실시예에서의 통상 동작시의 ROM의 데이터를 독출하는 타이밍을 나타내는 도이다.
[도 6]　본 발명의 실시예에서의 파워 온 동작시의 ROM의 데이터를 독출하는 타이밍을 나타내는 도이다.
[도 7]　본 발명의 실시예에서의 파워 온 동작시의 ROM의 데이터의 독출 동작을 나타내는 플로우차트이다.
다음으로, 본 발명의 실시의 형태에 대해 도면을 참조하여 상세하게 설명한다. 여기에서는, 바람직한 형태로서 NAND형의 플래쉬 메모리를 예시한다. 또한, 도면은, 알기 쉽게 하기 위해 각 부를 강조하여 가리켜 있어, 실제의 디바이스의 스케일과는 다른 것에 유의해야 한다.
[실시예]
본 발명의 실시예와 관련되는 플래쉬 메모리의 주요부의 구성을 도 2에 나타낸다. 단, 여기에 나타내는 플래쉬 메모리의 구성은 예시이며, 본 발명은, 반드시 이러한 구성으로 한정되는 것은 아니다.
본 실시예의 플래쉬 메모리(100)는, 복수의 메모리 셀이 행렬 형태로 배열된 메모리 셀 어레이(110)와, 외부 입출력 단자 I/O에 접속된 입출력 버퍼(120)와, 입출력 버퍼(120)로부터 어드레스 데이터를 수취하는 어드레스 레지스터(130)와, 입출력 버퍼(120)로부터 커맨드 데이터 등을 수취하고, 각 부를 제어하는 컨트롤러(140)와, 어드레스 레지스터(130)로부터 행 어드레스 정보 Ax를 수취하고, 행 어드레스 정보 Ax를 디코드하고, 디코드 결과에 근거해 블록의 선택 및 워드 라인의 선택 등을 실시하는 워드 라인 선택 회로(150)와, 워드 라인 선택 회로(150)에 의해 선택된 페이지로부터 독출된 데이터를 보관 유지하거나, 선택된 페이지에 프로그램 해야 할 입력 데이터를 보관 유지하는 페이지 버퍼/센스 회로(160)와, 어드레스 레지스터(130)로부터 열 어드레스 정보 Ay를 수취하고, 열 어드레스 정보 Ay를 디코드하고, 해당 디코드 결과에 근거해 페이지 버퍼/센스 회로(160) 내의 열 어드레스의 데이터를 선택하는 열 선택 회로(170)와, 데이터의 독출, 프로그램 및 소거 등을 위해 필요한 여러 가지의 전압(기록 전압 Vpgm, 패스 전압 Vpass, 독출 패스 전압 Vread, 소거 전압 Vers등)을 생성하는 내부 전압 발생 회로(180)과, 전원 투입시에 외부 단자로부터 공급되는 전원 전압 Vcc를 감시하고, 파워 온 전압 레벨을 검출하는 전압 검출부(190)을 포함해 구성된다.
메모리 셀 어레이(110)는, 열방향으로 m개의 메모리 블록 BLK(0), BLK(1), …, BLK(m-1)를 가진다. 1개의 메모리 블록에는, 복수의 메모리 셀을 직렬로 접속한 NAND 스트링 유닛이 복수 형성된다. 또, 메모리 셀 어레이(110)에는, 플래쉬 메모리의 동작을 위한 전압의 설정이나 유저의 옵션의 설정 등에 관한 설정 정보를 격납하는 퓨즈 셀이 포함되어 있다. 퓨즈 셀은, 유저에 의해 액세스 할 수 없는 영역이다.
독출 동작에서는, 비트선에 양의 전압을 인가하고, 선택 워드 라인에 예를 들면 0 V를 인가하고, 비선택 워드 라인에 패스 전압을 인가하고, 비트선측 선택 트랜지스터, 소스선측 선택 트랜지스터를 온 하고, 공통 소스선에 0 V를 인가한다. 프로그램 동작에서는, 선택 워드 라인에 고전압의 프로그램 전압 Vpgm를 인가하고, 비선택의 워드 라인에 중간 전위를 인가하고, 비트선측 선택 트랜지스터를 온시키고, 소스선측 선택 트랜지스터를 오프시키고, 「0」 또는 「1」의 데이터에 따른 전위를 비트선GBL에 공급한다. 소거 동작에서는, 블록 내의 선택된 워드 라인에 0 V를 인가하고, P웰에 고전압을 인가하고, 플로팅 게이트의 전자를 기판에 인발하는 것으로, 블록 단위로 데이터를 소거한다.
전압 검출부(190)는, 전원 투입시에 플래쉬 메모리(100)에 공급되는 전원 전압 Vcc의 전압 레벨을 감시하고, 공급되는 전압 레벨이 파워 온 전압 레벨에 도달했을 때, 파워 온 검출 신호를 컨트롤러(140)에 출력한다. 파워 온 전압 레벨은, 플래쉬 메모리가 통상 동작할 때의 전압 보다 약간 낮고, 예를 들면, 플래쉬 메모리에 공급되는 전압 Vcc가 3.0 V일 때(동작 보증 범위는, 예를 들면, 2.7~3.3 V), 파워 온 전압 레벨은, 약 2.2 V이다.
컨트롤러(140)는, 도 3에 나타내듯이, CPU(142)나 ROM(144) 등을 포함한다. ROM(144)에는, 파워 온 동작, 독출 동작, 프로그램 동작, 소거 동작 등을 실행하기 위한 명령이나 데이터 등의 코드가 격납되어 있다. CPU(142)는, 프로그램 카운터에 세트 되는 어드레스에 따라 ROM(144)으로부터 명령 등의 코드를 독출하고, 독출된 명령 코드를 디코드하고, 디코드 된 명령에 따라 파워업 동작, 독출 동작, 프로그램 동작, 소거 동작 등을 제어한다.
컨트롤러(140)는, 전압 검출부(190)로부터의 파워 온 검출 신호를 수취하면, 파워 온 동작 모드로 이행하지만, 파워 온 동작 중 하나로, 메모리 셀 어레이(110)의 퓨즈 셀의 독출 동작이 포함된다. 본 실시예에서는, ROM(144)은, 파워 온 동작시에 ROM의 독출이 올바르게 행해지고 있는지를 판정하기 위한 특수 코드를 격납하고 있다. 도 4에, ROM(144)의 기억 영역의 어드레스 맵의 일례를 나타낸다. ROM(144)은, 행렬 형태의 어레이로 구성되고, 행 어드레스로서 WL0, WL1, WL2, ? WLn+1의 어드레스 공간을 가지고, 1개의 행에는, 예를 들면, 8 비트의 데이터가 격납된다. 행 어드레스 WL0~WLn에는, 통상 동작시에 필요한 명령 등의 코드가 격납되고 있다. 게다가, 추가의 행 어드레스 WLn+1에는, 파워 온 동작시에 ROM으로부터 독출된 명령 코드 등이 올바르게 독출되는지를 판정하기 위한 특수 코드가 격납되고 있다. 특수 코드는, 「0」과 「1」을 포함한 데이터 패턴이며, 예를 들면, AAh(1010?) 또는 55 h(0101?)와 같은 데이터 패턴이다.
CPU(142)는, ROM(144)으로부터 데이터를 독출할 때, 프로그램 카운터에 세트 된 행 어드레스에 따라, ROM(144)의 행 어드레스를 지정하고, ROM(144)으로부터 행 어드레스로 지정된 8 비트의 명령 코드를 수취한다. 파워 온 검출 신호에 응답하여 파워 온 동작을 실행하는 경우에는, 프로그램 카운터에는, 먼저, 행 어드레스 WLn+1이 세트 되고, ROM(144)으로부터 행 어드레스 WLn+1로 지정된 8 비트의 특수 코드가 독출되고, 독출된 특수 코드가 기대치(기대치는 특수 코드이다)와 일치하는지를 판정하고, 일치했을 경우에는, 프로그램 카운터의 행 어드레스를 다른 행 어드레스에 분기시키고, 계속해서 퓨즈 셀의 독출 동작을 위한 명령 코드가 ROM(144)으로부터 독출된다. 특수 코드가 기대치와 일치하지 않는 경우에는, ROM(144)으로부터 특수 코드가 재차 독출되고, 기대치와 일치하는지의 판정을 한다. 이러한 ROM(144)으로부터의 독출 제어를 실시하는 것으로, 퓨즈 셀의 독출 동작을 제어하기 위한 명령 코드가 올바르게 독출되고, 퓨즈 셀로부터 올바른 설정 정보가 독출되도록 한다.
도 5는, 통상 동작시의 ROM의 독출 타이밍을 나타낸다. 통상 동작시, 즉, 공급 전압 레벨이 충분히 높은 동작 보증 전압에 있어, 그러므로, ROM(144)에 격납된 데이터를 정확하게 독출할 수 있는 상태이다. CPU(142)는, 클록 신호 CLK의 상승 엣지에 동기하고 프로그램 카운터를 인크리먼트(increment)시키고, ROM(144)으로부터 순차로 데이터를 독출한다. 도에서는, 클록 신호 CLK에 동기하여, ROM(144)으로부터 「RD1」, 「RD2」, ? 「RDA」, 「RDB」가 독출된 예를 나타내고 있다. CPU(142)는, 「RD1」을 독출하면, 이것을 디코드하고, 디코드 내용에 따른 제어를 실시하고, 그 사이에, 다음의 「RD2」를 독출하고, 이것을 디코드하고, 디코드 내용에 따른 제어를 실시한다. 이후, 똑같이 독출된 명령 코드에 따른 제어를 실시한다.
도 6은, 파워 온 동작시에 퓨즈 셀을 독출할 때의 ROM의 독출 타이밍의 일례를 나타낸다. 파워 온 동작시, CPU(142)는, 프로그램 카운터에 행 어드레스 WLn+1에 세트하고, ROM(144)으로부터 특수 코드를 독출하고, 독출된 특수 코드가 올바른지를 판정한다. 예를 들면, 특수 코드가 AAh이면, 독출된 특수 코드가 기대치(AAh)에 일치하는지를 판정한다. 일치했을 경우에는, 특수 코드가 올바르게 독출되었다고 판정하고, CPU(142)는, 프로그램 카운터의 행 어드레스를 분기시키고, ROM(144)으로부터 퓨즈 셀의 독출을 실행하기 위한 명령 코드를 독출한다.
반면, 특수 코드가 기대치에 일치하지 않는 경우에는, 특수 코드가 올바르게 독출되지 않았다고 판정하고, CPU(142)는, 프로그램 카운터의 행 어드레스 WLn+1을 그대로 하고, 재차, ROM(144)으로부터 특수 코드를 독출하고, 독출된 특수 코드가 올바르게 독출되는지를 판정한다. 이 처리는, 특수 코드가 기대치와 일치할 때까지 반복된다. 이렇게 하여, CPU(142)는, 특수 코드를 올바르게 독출시킨 경우에만, 퓨즈 셀의 독출을 실행하기 위한 명령 코드를 독출한다.
도 6에서, CODEEN 신호는, 특수 코드를 독출하는 액세스 타이밍을 나타내고, CODEEN 신호가 H레벨일 때, 프로그램 카운터에 WLn+1이 세트 되고, 특수 코드가 독출되고, CODEEN 신호가 L레벨일 때, 프로그램 카운터에 퓨즈 셀 독출을 위한 어드레스가 세트 된다. 또, ROMERR 신호는, 특수 코드가 올바른지를 나타내고, 예를 들면, H레벨일 때, 특수 코드가 올바르게 독출할 수 없는 것을 나타내고, L레벨일 때, 특수 코드가 올바르게 독출할 수 있는 것을 나타낸다. 전원 투입시, 공급 전압이 불안정한 것을 고려하여, 특수 코드의 독출 속도는, 통상 동작시의 독출 속도 보다 늦고, 여기에서는, 1/2의 속도로 특수 코드가 독출된다. 또, CPU(142)는, 클록 신호 CLK의 하강 엣지에 응답하여 ROM(144)으로부터 데이터를 독출한다.
CODEEN 신호가 H레벨일 때, 프로그램 카운터에 행 어드레스 WLn+1이 세트 되고, CPU(142)는, 클록 신호 CLK의 하강 엣지에 응답하여 ROM(144)으로부터 특수 코드를 독출한다. 특수 코드는, AAh로 한다. CPU(142)는, ROM(144)으로부터 독출된 특수 코드를 레지스터에 격납하고, 이것을 기대치(AAh)가 격납된 레지스터와 비교한다. 양자가 일치하면, ROMERR 신호는, L레벨이고, 특수 코드가 올바르게 독출된 것이 나타난다. ROMERR 신호가 L레벨인 것에 응답하여, CODEEN 신호가 H레벨에서 L레벨로 천이하고, 프로그램 카운터에는, 퓨즈 셀의 독출 동작을 위한 명령 코드가 격납된 행 어드레스가 세트 된다. 그리고, CPU(142)는, 다음의 클록 신호 CLK의 하강 엣지에 응답하여 ROM(144)으로부터 「RD1」을 독출하고, 「RD1」를 디코드하고, 그 명령을 실행한다. 이후, 특수 코드가 올바르게 독출될 때마다, 프로그램 카운터의 어드레스가 인크리먼트 된다.
만약, ROM(144)으로부터 독출된 특수 코드가 A8h(오류 데이터)라면, 독출된 특수 코드(A8h)가 기대치(AAh)와 일치하지 않기 때문에, ROMERR 신호가 H레벨로 천이하고, 특수 코드가 올바르게 독출되지 않았던 것이 나타난다. ROMERR 신호의 H레벨의 기간은, 클록 신호 CLK의 1 주기와 동등하다. ROMERR 신호가 H레벨로 천이하면, 이것에 응답하여 CODEEN 신호의 H레벨이 유지된다. 이 때문에, 프로그램 카운터의 행 어드레스 WLn+1이 그대로 보관 유지되고, CPU(142)는, 다음의 클록 신호 CLK의 하강 엣지에서, 행 어드레스 WLn+1의 특수 코드를 다시 독출한다. 다시 독출된 특수 코드가 AAh이면, 프로그램 카운터에 의해 지정된 행 어드레스에 근거하여, 다음의 명령 코드인 「RD4」가 독출된다.
도 7에, 본 실시예에 의한 파워 온 동작시의 퓨즈 셀의 독출 동작의 플로우를 나타낸다.
전원 투입시, 전압 검출부(190)에 의해 파워 온 전압 레벨이 검출되면(S100), 그 검출 신호가 컨트롤러(140)로 제공되고, 컨트롤러(140)는, 파워 온 모드로 동작을 개시한다(S102). 프로그램 카운터에 행 어드레스 WLn+1이 세트 되고(S104), 클록 신호 CLK에 동기하여 ROM(144)으로부터 특수 코드가 독출된다(S106). 다음으로, CPU(142)는, 독출된 특수 코드와 기대치(기대치는, 특수 코드이다)를 비교하고(S108), 양자가 일치하고 있으면(S110), 프로그램 카운터의 어드레스를, 퓨즈 셀의 독출 동작을 실행하기 위한 명령 코드가 격납되고 있는 어드레스로 분기 시키고(S112), ROM(144)으로부터 그 명령 코드를 독출한다(S114). CPU(142)는, 독출된 명령 코드에 근거하여 메모리 셀 어레이의 퓨즈 셀로부터의 설정 정보의 독출을 실행한다(S116). 퓨즈 셀의 독출을 실행하기 위한 일련의 명령 코드의 독출이 종료했을 경우에는(S118), 퓨즈 셀의 독출에 관한 파워 온 동작이 종료된다. 최종적으로, 퓨즈 셀로부터 독출된 설정 정보는, 컨피규레이션 레지스터 등에 로드 된다.
일련의 명령 코드의 독출이 종료하고 있지 않는 경우에는, 스텝 S104로 돌아오고, 다시, 프로그램 카운터에 행 어드레스 WLn+1이 세트되고(S104), 특수 코드가 독출되고(S106), 특수 코드와 기대치가 일치하는 경우에는(S108, S110), 프로그램 카운터의 행 어드레스가 분기된다(S112). 프로그램 카운터에는, 전회의 행 어드레스를 +1 인크리먼트 한 행 어드레스, 또는 -1 감소한 행 어드레스가 세트된다. 이렇게 하여, 다음의 명령 코드가 ROM으로부터 독출되어, 실행된다.
또, 특수 코드가 기대치와 일치하지 않는 경우에는, 재차, 특수 코드가 독출되고, 기대치와 비교된다. 결과적으로, 특수 코드가 기대치와 일치할 때까지, 이 처리가 반복된다. 파워 온 전압 레벨은, 통상 동작시의 전압과 비교하여 낮고, 게다가 전압 변동하기 쉽기 때문에, 특수 코드와 기대치와의 불일치가 생길 수 있다.
이와 같이 본 실시예에서는, 특수 코드가 올바르게 독출된 경우에만 명령 코드가 독출되기 때문에, 독출된 명령 코드의 정확함을 보증할 수 있다. 그러므로, 메모리 셀 어레이의 퓨즈 셀의 독출을 올바르게 실시할 수 있고, 독출된 설정 정보를 컨피규레이션 레지스터 등에 올바르고 로드시킬 수 있다.
본 발명의 바람직한 실시의 형태에 대해 상술했지만, 본 발명은, 특정의 실시 형태로 한정되는 것은 아니고, 특허 청구의 범위에 기재된 발명의 요지의 범위 내에서, 여러 가지의 변형, 변경이 가능하다.
100 : 플래쉬 메모리 110 : 메모리 셀 어레이
120 : 입출력 버퍼 130 : 어드레스 레지스터
140 : 컨트롤러 150 : 워드 라인 선택 회로
160 : 페이지 버퍼/센스 회로 170 : 열선택 회로
180 : 내부 전압 발생 회로 190 : 전압 검출부

Claims (10)

  1. 메모리 셀 어레이와,
    전원이 투입된 것을 검출하는 검출 수단과,
    적어도 상기 메모리 셀 어레이의 독출 동작을 실행하기 위한 코드를 격납하고, 또한 특정의 어드레스에 특수 코드를 격납하는 ROM과,
    상기 ROM의 독출을 제어하는 제어 수단을 가지고,
    상기 제어 수단은, 상기 검출 수단에 의해 전원 투입이 검출되었을 때, 상기 ROM으로부터 특수 코드를 독출하고, 독출된 특수 코드가 올바른지를 판정하고, 올바르다고 판정했을 경우에는, 상기 코드를 독출하고, 올바르지 않다고 판정했을 경우에는, 재차, 상기 특수 코드를 독출하는, 반도체 기억장치.
  2. 제1항에 있어서,
    상기 제어 수단은, 상기 독출된 코드에 따라, 상기 메모리 셀 어레이에 격납된 설정 정보를 독출하고, 독출된 설정 정보를 레지스터로 설정하는, 반도체 기억장치.
  3. 제1항에 있어서,
    상기 제어 수단은, 클록 신호에 동기하여 ROM을 독출하고, 상기 특수 코드는, 통상 동작시에 ROM을 독출할 때의 타이밍의 주기 보다 늦은 주기에 독출되는, 반도체 기억장치.
  4. 제1항에 있어서,
    상기 특수 코드는, 「0」과「1」을 포함하는 데이터 패턴이고,
    상기 제어 수단은, 중앙 처리장치(CPU)를 포함하고, 상기 중앙 처리장치는, 프로그램 카운터의 어드레스에 따라 상기 특수 코드 또는 상기 코드를 독출하는, 반도체 기억장치.
  5. 제1항에 있어서,
    상기 검출 수단은, 전원 투입시의 공급 전압이 일정치에 도달한 것을 검출하고, 상기 일정치는, 반도체 기억장치의 동작이 보증되는 전압 보다 낮은, 반도체 기억장치.
  6. 제1항에 있어서,
    상기 메모리 셀 어레이는, NAND형의 불휘발성 메모리 셀 어레이인, 반도체 기억장치.
  7. CPU 및 ROM을 포함한 반도체 기억장치의 동작 방법이며,
    CPU는, ROM에 격납된 특수 코드를 독출하고, 독출된 특수 코드가 올바른지를 판정하고, 올바르다고 판정되었을 때, 계속 ROM에 격납된 코드를 독출하고, 올바르지 않다고 판정되었을 때, 상기 특수 코드를 재차 독출하고,
    CPU는, 독출된 코드에 따라 동작을 제어하는, 반도체 기억장치의 동작 방법.
  8. 제7항에 있어서,
    CPU는, 통상 동작시에 ROM으로부터 데이터를 독출할 때의 타이밍 주기 보다 늦은 주기에 상기 특수 코드를 독출하는, 동작 방법.
  9. 제7항에 있어서,
    반도체 기억장치로의 전원 투입을 검출하는 스텝을 포함하고,
    CPU는, 전원 투입이 검출되었던 것에 응답하여 특수 코드를 독출하는, 동작 방법.
  10. 제7항에 있어서,
    CPU는, 독출된 코드에 따라, 메모리 셀 어레이로부터 설정 정보를 독출하고, 독출된 설정 정보를 레지스터에 격납하는, 동작 방법.
KR1020180139030A 2018-01-11 2018-11-13 반도체 기억장치 및 그 동작 방법 KR102146165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-002593 2018-01-11
JP2018002593A JP6494139B1 (ja) 2018-01-11 2018-01-11 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR20190085839A true KR20190085839A (ko) 2019-07-19
KR102146165B1 KR102146165B1 (ko) 2020-08-20

Family

ID=65999176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139030A KR102146165B1 (ko) 2018-01-11 2018-11-13 반도체 기억장치 및 그 동작 방법

Country Status (5)

Country Link
US (1) US10825533B2 (ko)
JP (1) JP6494139B1 (ko)
KR (1) KR102146165B1 (ko)
CN (1) CN110033810B (ko)
TW (1) TWI736798B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022104A (ko) * 2020-08-17 2022-02-24 윈본드 일렉트로닉스 코포레이션 반도체 기억장치 및 이의 동작 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593730B1 (en) 2018-10-10 2020-03-17 Micron Technology, Inc. Three-dimensional memory array
JP6796681B2 (ja) 2019-05-13 2020-12-09 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6748760B1 (ja) 2019-05-13 2020-09-02 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP6792667B2 (ja) 2019-05-13 2020-11-25 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10832790B1 (en) * 2019-09-26 2020-11-10 Western Digital Technologies, Inc. Performance of non data word line maintenance in sub block mode
JP6908762B1 (ja) 2020-07-02 2021-07-28 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置
JP7476389B1 (ja) 2023-04-07 2024-04-30 華邦電子股▲ふん▼有限公司 半導体記憶装置の初期設定装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097618A1 (en) * 2001-11-19 2003-05-22 Yong-Un Kim Microcontroller capable of correcting program codes and method for driving the same
US20070081377A1 (en) * 2005-09-26 2007-04-12 Macronix International Co., Ltd. Method and circuit for reading fuse cells in a nonvolatile memory during power-up
JP2007102931A (ja) * 2005-10-04 2007-04-19 Sanyo Electric Co Ltd メモリ制御回路
US20070147144A1 (en) * 2005-12-26 2007-06-28 Naoya Tokiwa Semiconductor integrated circuit device
JP2016058110A (ja) * 2014-09-05 2016-04-21 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP2017224370A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11212945A (ja) * 1998-01-26 1999-08-06 Mitsubishi Electric Corp マイクロコンピュータおよびそのメモリ
US6121886A (en) * 1999-05-18 2000-09-19 General Electric Company Method for predicting fault conditions in an intelligent electronic device
US6545899B1 (en) * 2001-12-12 2003-04-08 Micron Technology, Inc. ROM embedded DRAM with bias sensing
DE10217710C1 (de) 2002-04-20 2003-11-20 Infineon Technologies Ag Halbleiterschaltung mit Fuses und Ausleseverfahren für Fuses
US20080270811A1 (en) * 2007-04-26 2008-10-30 Super Talent Electronics Inc. Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory
KR100898673B1 (ko) * 2007-08-08 2009-05-22 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 동작 방법
KR101818445B1 (ko) * 2011-07-08 2018-01-16 삼성전자주식회사 메모리 컨트롤러, 이의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 전자 장치들
US8780640B2 (en) * 2011-12-02 2014-07-15 Cypress Semiconductor Corporation System and method to enable reading from non-volatile memory devices
CN103794253B (zh) 2012-10-30 2017-02-08 北京兆易创新科技股份有限公司 一种Nand闪存和读取其配置信息的方法和装置
TWI537951B (zh) * 2014-12-02 2016-06-11 華邦電子股份有限公司 快閃記憶體、記憶體模組、電腦程式產品以及動作方法
CN105512054B (zh) * 2015-12-09 2018-11-09 上海兆芯集成电路有限公司 主机接口控制器以及储存装置控制方法
CN106017727B (zh) * 2016-05-16 2018-11-06 合肥市芯海电子科技有限公司 一种多芯片温度测试及标定系统及方法
CN109409141B (zh) * 2017-08-18 2020-08-11 纬创资通（中山）有限公司 电子装置及电子装置的充电控制方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097618A1 (en) * 2001-11-19 2003-05-22 Yong-Un Kim Microcontroller capable of correcting program codes and method for driving the same
US20070081377A1 (en) * 2005-09-26 2007-04-12 Macronix International Co., Ltd. Method and circuit for reading fuse cells in a nonvolatile memory during power-up
US7433247B2 (en) 2005-09-26 2008-10-07 Macronix International Co., Ltd. Method and circuit for reading fuse cells in a nonvolatile memory during power-up
JP2007102931A (ja) * 2005-10-04 2007-04-19 Sanyo Electric Co Ltd メモリ制御回路
US20070147144A1 (en) * 2005-12-26 2007-06-28 Naoya Tokiwa Semiconductor integrated circuit device
JP2016058110A (ja) * 2014-09-05 2016-04-21 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US9449704B2 (en) * 2014-09-05 2016-09-20 Winbond Electronics Corp. Flexible clock scheme of flash memory, memory module, computer-readable recording medium and operating method using the same
JP2017224370A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220022104A (ko) * 2020-08-17 2022-02-24 윈본드 일렉트로닉스 코포레이션 반도체 기억장치 및 이의 동작 방법

Also Published As

Publication number Publication date
JP2019121414A (ja) 2019-07-22
KR102146165B1 (ko) 2020-08-20
TWI736798B (zh) 2021-08-21
US20190214095A1 (en) 2019-07-11
CN110033810A (zh) 2019-07-19
CN110033810B (zh) 2021-10-08
US10825533B2 (en) 2020-11-03
TW201931378A (zh) 2019-08-01
JP6494139B1 (ja) 2019-04-03

Similar Documents

Publication Publication Date Title
KR102146165B1 (ko) 반도체 기억장치 및 그 동작 방법
JP5106817B2 (ja) 信頼性を向上させることができるフラッシュメモリ装置
KR101434403B1 (ko) 플래시 메모리 장치, 그것의 프로그램 방법, 그리고 그것을포함하는 메모리 시스템
EP1620860B1 (en) Memory with uniform read and verification threshold
KR100706816B1 (ko) 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
KR101504339B1 (ko) 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US7894264B2 (en) Controlling a memory device responsive to degradation
KR101070995B1 (ko) 비휘발성 메모리 디바이스의 프로그래밍
KR101423612B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
KR100684873B1 (ko) 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
JP4931404B2 (ja) 不揮発性メモリ装置
KR100997300B1 (ko) 다중 레벨 셀 비휘발성 메모리 디바이스에서의 단일 래치 데이터 회로
US20080137460A1 (en) Temperature compensation of memory signals using digital signals
JP6467078B1 (ja) 半導体記憶装置
KR20100043935A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
US20160062656A1 (en) Command Set Extension for Non-Volatile Memory
JP4209219B2 (ja) 不揮発性半導体記憶装置および記憶装置並びに不良記憶素子検出修復方法
KR102620349B1 (ko) 반도체 기억장치 및 이의 동작 방법
US10817189B2 (en) Semiconductor memory device and operation setting method thereof
US6108263A (en) Memory system, method for verifying data stored in a memory system after a write cycle and method for writing to a memory system
KR101354608B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
JP2009015977A (ja) 不揮発性半導体メモリとそれを用いた記憶装置
KR20150075887A (ko) 메모리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant