KR20190082716A - 고체 촬상 장치 및 전자 기기 - Google Patents

고체 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20190082716A
KR20190082716A KR1020190079171A KR20190079171A KR20190082716A KR 20190082716 A KR20190082716 A KR 20190082716A KR 1020190079171 A KR1020190079171 A KR 1020190079171A KR 20190079171 A KR20190079171 A KR 20190079171A KR 20190082716 A KR20190082716 A KR 20190082716A
Authority
KR
South Korea
Prior art keywords
pixel
transistor
solid
shared
imaging device
Prior art date
Application number
KR1020190079171A
Other languages
English (en)
Other versions
KR102072331B1 (ko
Inventor
히데오 키도
아츠히코 야마모토
아키히로 야마다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20190082716A publication Critical patent/KR20190082716A/ko
Application granted granted Critical
Publication of KR102072331B1 publication Critical patent/KR102072331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/3742—
    • H04N5/3745—
    • H04N5/3765—
    • H04N5/378—

Abstract

복수의 광전 변환부에서 화소 트랜지스터를 공유하는 공유화소가 2차원 배열된 화소 영역을 포함한다. 공유하는 화소 트랜지스터가 공유화소의 열방향으로 분할 배치된다. 이웃하는 공유화소 사이에서 상기 공유하는 화소 트랜지스터가 좌우 반전 또는/및 상하 교차하여 배치된다. 각 공유화소에서의 플로팅 디퓨전부, 리셋 트랜지스터의 소스 및 증폭 트랜지스터의 게이트에 접속하는 접속 배선이 열방향에 따라 배치된다.

Description

고체 촬상 장치 및 전자 기기{SOLID-STATE IMAGING DEVICE AND ELECTRONIC APPARATUS}
본 발명은, CMOS형의 고체 촬상 장치, 및 이 고체 촬상 장치를 구비하여 예를 들면 카메라 등에 적용되는 전자 기기에 관한 것이다.
고체 촬상 장치로서, CMOS 고체 촬상 장치가 알려져 있다. CMOS 고체 촬상 장치는, 전원 전압이 낮고, 저소비 전력이기 때문에, 디지털 스틸 카메라, 디지털 비디오 카메라, 또한 카메라 부착고 휴대 전화 등의 각종 휴대 단말 기기, 프린터 등에 사용되고 있다.
CMOS 고체 촬상 장치는, CCD 고체 촬상 장치와 달리, 화소 영역에 배열되는 화소가 광전 변환부인 포토 다이오드(PD) 외에, 복수의 화소 트랜지스터를 갖고서 구성된다. 통상의 단위 화소에서는, 화소 트랜지스터가, 전압 변환부가 되는 플로팅 디퓨전부(FD)를 포함하는 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터의 4트랜지스터로 형성된다. 또는, 화소 트랜지스터는, 선택 트랜지스터를 생략하여 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터에 의한 3트랜지스터로 형성된다. 이와 같이, 단위 화소로서 포토 다이오드 및 복수의 화소 트랜지스터를 필요로 하기 때문에, 화소의 축소화가 곤란하다고 되어 있다.
그러나, 근래에는, 화소 트랜지스터를 복수 화소에서 공유함에 의해, 1화소당의 포토 다이오드(PD) 이외의 점유 면적을 억제하는, 이른바 복수 화소 공유 구조가 필수의 기술로 되어 있다. 도 29에, 일본 특개 제2006-54276호 공보에 나타난 복수 화소 공유 구조에 의한 공유화소를 2차원 배열한 고체 촬상 장치의 예를 도시한다. 이 고체 촬상 장치(91)는, 포토 다이오드(PD)가 지그재그 배열의 4화소 공유의 예이다. 고체 촬상 장치(91)에서는, 비스듬하게 이웃하는 2개의 포토 다이오드(PD)로 하나의 플로팅 디퓨전부(FD)를 공유하는 조(組)가 2차원 배열된다. 공유화소는, 수직 방향으로 이웃하는 2조에 의해 지그재그 배열의 4개의 포토 다이오드(PD1 내지 PD4)와, 한쪽의 조의 상하 위치로 분할한 화소 트랜지스터형성 영역(114)에서의 2개의 회로군(화소 트랜지스터)을 갖고서 구성된다.
2조의, 플로팅 디퓨전부(FD)와 이것을 끼우는 2개의 포토 다이오드(PD)의 사이에는, 각각의 전송 게이트 전극(TG)[TG1 내지 TG4]가 형성된다. 공유화소에서는, 상기 2조를 화소 트랜지스터 영역(94)에서 2개의 회로군에 접속 배선(92)을 통하여 전기적으로 접속하고, 4개의 포토 다이오드(PD1 내지 PD4)를 종방향으로 공유하는 구성으로 되어 있다. 즉, 플로팅 디퓨전부(FD1, FD2), 증폭 트랜지스터의 게이트 전극(도시 생략), 리셋 트랜지스터의 소스(도시 생략)가 수직 방향에 따른 접속 배선(이른바 FD 배선)(92)에 의해 접속된다.
일본 특개 제2004-172950호 공보, 일본 특개 제2005-157953호 공보, 일본 특개 제2009-135319호 공보, 일본 특개 제2003-31785호 공보, 및 일본 특개 제2005-223860호 공보에, CMOS 고체 촬상 장치의 선행 기술이 개시되어 있다.
일본 특개 제2004-172950호 공보, 일본 특개 제2005-157953호 공보에는 2화소 공유의 CMOS 고체 촬상 장치가 개시되어 있다.
일본 특개 제2009-135319호 공보에는 세로 2화소, 가로 2화소의 합계 4화소 공유의 CMOS 고체 촬상 장치가 개시되어 있다.
일본 특개 제2003-31785호 공보에는 이면 조사형 CMOS 고체 촬상 장치가 개시되어 있다.
일본 특개 제2003-31785호 공보에는 세로줄무늬를 보정하는 CMOS 고체 촬상 장치가 개시되어 있다.
그런데, 도 29에 도시하는 공유화소가 구성으로서, 도 30에 도시하는 바와 같은 분할한 화소 트랜지스터중, 리셋 트랜지스터(Tr2)를 상측에 배치하고, 증폭 트랜지스터(Tr3)와 선택 트랜지스터(Tr4)의 직렬 회로를 하측에 배치한 구성이 생각된다. 리셋 트랜지스터(Tr2)는, 리셋 게이트 전극(106), 소스 영역(104) 및 드레인 영역(105)을 갖고서 구성된다. 증폭 트랜지스터(Tr3)는, 증폭 게이트 전극(109)을 가지며, 확산 영역(116 및 117)을 소스 영역 및 드레인 영역으로 하여 구성된다. 선택 트랜지스터(Tr4)는, 선택 게이트 전극(118)을 가지며, 확산 영역(115 및 116)을 소스 영역 및 드레인 영역으로 하여 구성된다.
리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로는, 공유화소의 각 열마다 같은 레이아웃으로 형성된다. Tr11 내지 Tr14는, 전송 트랜지스터를 나타낸다. 각 열의 공유화소에서는, 각각 2개의 플로팅 디퓨전부(FD1, FD2), 증폭 게이트 전극(109) 및 리셋 트랜지스터(Tr2)의 소스 영역(104)이, FD 배선(92A, 92B)에 의해 전기적으로 접속된다.
이와 같은 화소 트랜지스터의 레이아웃을 생각하면, 증폭 트랜지스터(Tr3)는, 랜덤 노이즈의 관점에서 게이트 길이를 가능한 한 길게 하는 것이 바람직하다. 또한, 증폭 트랜지스터(Tr3)와 선택 트랜지스터(Tr4)는, 어느 일정 간격(d1)을 벌릴 필요가 있다.
증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로의 소스/드레인 영역이 되는 확산 영역도, 인접하는 열의 공유화소의 같은 직렬 회로의 확산 영역과 전기적으로 분리하기 위해, 어느 일정 간격(d2)이 필요하다.
그러면, 공유화소의 배열을 늘려 갈 때마다, 공유하는 포토 다이오드(PD)와 상기 증폭·선택 트랜지스터의 직렬 회로와의 대칭성이 무너져 온다. 결과적으로 플로팅 디퓨전부(FD1 및 FD2)를 접속하고 있는 FD 배선(92A, 92B)의 배선 길이가, 도 B의 테두리(A, B)로 나타내는 바와 같이, 공유화소의 열마다 다르고, 변환 효율의 열 사이 차가 생긴다. 화질적으로는, 감도의 열 사이 차(列間差)로서 나타나 오기 때문에, 세로줄무늬(縱筋)가 발생한다.
도 31 및 도 32에, 다른 화소 공유 방식으로서, 세로 4화소 공유 방식의 CMOS 고체 촬상 장치의 예를 도시한다. 도 31에 도시하는 고체 촬상 장치(81)은, 수직(세로)방향으로 이웃하는 2개의 포토 다이오드(PD)와 하나의 플로팅 디퓨전부(FD)를 공유하는 조가 2차원 배열된다. 공유화소는, 수직 방향으로 이웃하는 2조의 세로 배열되는 4개의 포토 다이오드(PD1 내지 PD4)와, 각 조의 하측에 2개의 화소열에 대응하도록 화소 트랜지스터가 배치되고 이루어진다. 전송 트랜지스터(Tr11 내지 Tr14)는, 각각의 포토 다이오드(PD1 내지 PD4)에 대응하여 배치된다.
여기서, 각 전송 게이트 전극(TG)은, 이웃하는 열의 전송 게이트 전극과 공통으로 형성된다. 2개의 포토 다이오드(PD)를 갖는 각 조의 하측에 배치되는 화소 트랜지스터는, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로와, 리셋 트랜지스터(Tr2)가 행방향에 따라 형성된다. 즉, 이웃하는 열의 공유화소에 대해, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로, 및 리셋 트랜지스터(Tr2)는, 각각 나열하여 같은 행방향으로 배열된다. FD 배선(92A, 92B)은, 각각 도시하는 레이아웃으로 배치된다. 도 31에서, 도 30에 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
도 32에 도시하는 고체 촬상 장치(82)는, 2개의 포토 다이오드(PD)를 갖는 각 조의 하측에 배치되는 화소 트랜지스터의 레이아웃이, 도 31과 다르다. 즉, 한쪽의 조의 하측에 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로만을 나열하여 같은 행방향으로 배열하고, 다른쪽의 조의 하측에 리셋 트랜지스터(Tr2)만을 나열하여 같은 행방향으로 배열하여 구성된다. 즉, 이웃하는 열의 공유화소에 대해, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로, 및 리셋 트랜지스터(Tr2)는, 각각 같은 방향으로 행방향으로 배열된다. FD 배선(92A, 92B)은, 각각 도시하는 레이아웃으로 배치된다. 도 32에서, 도 30에 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
도 31 및 도 32에 도시하는 바와 같이, 고체 촬상 장치(81, 82)에서는, 열 사이에서 FD 배선(92A, 92B)의 배선 길이의 대칭성이 무너지고, 변환 효율의 열 사이 차가 생기고, 감도의 열 사이 차가 생긴다.
한편, 예를 들면 베이어 배열의 컬러 필터를 이용한 경우, 도 30 내지 도 32의 어느 고체 촬상 장치(100, 81, 82)에서도, 녹(綠)화소가 되는 Gb화소와 화소(Gr)가 폴리실리콘에 의한 게이트 전극과 겹처지는 영역(면적)이 서로 다르기 때문에, 게이트 전극의 광 흡수에 차가 생기고, 감도 차가 생긴다.
본 발명은, 상술한 점을 감안하여, 공유화소를 갖는 고체 촬상 장치에 있어서, 감도 차가 생기기 어려운 고체 촬상 장치를 제공하는 것이다.
본 발명은, 상기 고체 촬상 장치를 구비하여 카메라 등에 적용되는 전자 기기를 제공하는 것이다.
본 발명에 관한 고체 촬상 장치는, 복수의 광전 변환부에서 화소 트랜지스터를 공유하는 공유화소가 2차원 배열된 화소 영역을 갖는다. 공유하는 화소 트랜지스터가 공유화소의 열방향으로 분할 배치되고, 이웃하는 공유화소 사이에서 공유하는 화소 트랜지스터가 좌우 반전 또는/및 상하 교차하여 배치된다. 각 공유화소에서의 플로팅 디퓨전부, 리셋 트랜지스터의 소스 및 증폭 트랜지스터의 게이트에 접속하는 접속 배선(이른바 FD 배선)은, 열방향에 따라 배치된다.
본 발명의 고체 촬상 장치에서는, 공유하는 화소 트랜지스터가 공유화소의 열방향으로 분할 배치되고, 이웃하는 공유화소 사이에서 공유하는 화소 트랜지스터가 좌우 반전 또는/및 상하 교차하여 배치되기 때문에, FD 배선을 포함하는 공유화소마다의 대칭성이 좋아진다. 예를 들면, 이웃하는 공유화소 사이의 FD 배선의 배선 길이가 같게 되고, FD 배선에 걸리는 용량이 공유화소마다 일정하게 되고, 광전 변환 효율 차가 생기기 어려워진다. 또한, 베이어 배열의 컬러 필터를 이용한 경우, Gr화소와 Gb화소 내에 포함하는 게이트 전극의 면적 점유율이 같게 된다. 게이트 전극에 의한 광 흡수량이 같게 되고, Gr화소와 Gb화소의 감도 차가 생기기 어려워진다.
본 발명에 관한 전자 기기는, 고체 촬상 장치와, 고체 촬상 장치의 광전 변환부에 입사광을 유도하는 광학계와, 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비한다. 고체 촬상 장치는, 복수의 광전 변환부에서 화소 트랜지스터를 공유하는 공유화소가 2차원 배열된 화소 영역을 갖는다. 화소 트랜지스터가 공유하는 화소 트랜지스터가 공유화소의 열방향으로 분할 배치되고, 이웃하는 공유화소 사이에서 공유하는 화소 트랜지스터가 좌우 반전 또는/및 상하 교차하여 배치된다. 각 공유화소에서의 플로팅 디퓨전부, 리셋 트랜지스터의 소스 및 증폭 트랜지스터의 게이트에 접속하는 접속 배선은, 열방향에 따라 배치된다.
본 발명의 전자 기기에서는, 상술한 본 발명에 의한 고체 촬상 장치를 구비하기 때문에, 공유화소 사이의 감도 차가 생기기 어려워진다.
본 발명에 관한 고체 촬상 장치에 의하면, 공유화소를 갖는 고체 촬상 장치에서, 감도 차가 생기기 어려운 공유화소를 갖는 고체 촬상 장치를 제공할 수 있다.
본 발명에 관한 전자 기기에 의하면, 감도 차가 생기기 어려운 공유화소를 갖는 고체 촬상 장치를 구비하기 때문에, 고화질화가 도모되고, 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 1은 본 발명에 적용되는 CMOS 고체 촬상 장치의 개략 구성도.
도 2는 본 발명에 관한 고체 촬상 장치의 제 1 실시의 형태를 도시하는 주요부 구성도.
도 3은 제 1 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 4는 본 발명에 관한 고체 촬상 장치의 제 2 실시의 형태를 도시하는 주요부 구성도.
도 5는 제 2 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 6은 본 발명에 관한 고체 촬상 장치의 제 3 실시의 형태를 도시하는 주요부 구성도.
도 7은 제 3 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 8은 본 발명에 관한 고체 촬상 장치의 제 4 실시의 형태를 도시하는 주요부 구성도.
도 9는 제 4-1 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 10은 제 4-2 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 11은 본 발명에 관한 고체 촬상 장치의 제 5 실시의 형태를 도시하는 주요부 구성도.
도 12는 제 5-1 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 13은 제 5-2 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 14는 본 발명에 관한 고체 촬상 장치의 제 6 실시의 형태를 도시하는 주요부 구성도.
도 15는 제 6 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 16은 본 발명에 관한 고체 촬상 장치의 제 7 실시의 형태를 도시하는 주요부 구성도.
도 17은 제 7 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 18은 본 발명에 관한 고체 촬상 장치의 제 8 실시의 형태를 도시하는 주요부 구성도.
도 19는 제 8 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 20은 본 발명에 관한 고체 촬상 장치의 제 9 실시의 형태를 도시하는 주요부 구성도.
도 21은 제 9 비교예에 관한 고체 촬상 장치를 도시하는 주요부의 구성도.
도 22는 3트랜지스터형의 4화소 공유의 등가 회로도.
도 23은 4트랜지스터형의 4화소 공유의 등가 회로도.
도 24는 3트랜지스터형의 2화소 공유의 등가 회로도.
도 25는 4트랜지스터형의 2화소 공유의 등가 회로도.
도 26은 3트랜지스터형의 2×2의 합계 4화소 공유의 등가 회로도.
도 27은 4트랜지스터형의 2×2의 합계 4화소 공유의 등가 회로도.
도 28은 본 발명에 관한 전자 기기의 개략 구성도.
도 29는 종래의 지그재그 4화소 공유의 고체 촬상 장치의 주요부의 구성도.
도 30은 종래의 지그재그 4화소 공유의 고체 촬상 장치의 주요부의 구성도.
도 31은 종래의 3트랜지스터형의 세로 4화소 공유의 고체 촬상 장치의 주요부의 구성도.
도 32는 종래의 4트랜지스터형의 세로 4화소 공유의 고체 촬상 장치의 주요부의 구성도.
이하, 본 발명을 실시하기 위한 형태(이하 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. MOS 고체 촬상 장치의 개략 구성예
2. 실시의 형태에 관한 고체 촬상 장치의 기본 구성
3. 제 1 실시의 형태(고체 촬상 장치의 구성예)
4. 제 2 실시의 형태(고체 촬상 장치의 구성예)
5. 제 3 실시의 형태(고체 촬상 장치의 구성예)
6. 제 4 실시의 형태(고체 촬상 장치의 구성예)
7. 제 5 실시의 형태(고체 촬상 장치의 구성예)
8. 제 6 실시의 형태(고체 촬상 장치의 구성예)
9. 제 7 실시의 형태(고체 촬상 장치의 구성예)
10. 제 8 실시의 형태(고체 촬상 장치의 구성예)
11. 제 9 실시의 형태(고체 촬상 장치의 구성예)
12. 제 10 실시의 형태(전자 기기의 구성예)
1. CMOS 고체 촬상 장치의 개략 구성예
도 1에, 본 발명의 각 실시의 형태에 적용되는 CMOS 고체 촬상 장치의 한 예의 개략 구성을 도시한다. 본 예의 고체 촬상 장치(1)는, 도 1에 도시하는 바와 같이, 반도체 기판(11) 예를 들면 실리콘 기판에 광전 변환부를 포함하는 복수의 화소(2)가 규칙적으로 2차원적으로 배열된 화소 영역(이른바 촬상 영역)(3)과, 주변 회로부를 갖고서 구성된다. 화소(2)로서는, 복수의 광전 변환부가 전송 트랜지스터를 제외한 다른 화소 트랜지스터를 공유하는 공유화소를 적용한다. 복수의 화소 트랜지스터는, 예를 들면, 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터의 3트랜지스터, 또는 선택 트랜지스터를 추가한 4트랜지스터로 구성할 수 있다.
주변 회로부는, 수직 구동 회로(4)와, 칼럼 신호 처리 회로(5)와, 수평 구동 회로(6)와, 출력 회로(7)와, 제어 회로(8) 등을 갖고서 구성된다.
제어 회로(8)는, 입력 클록과, 동작 모드 등을 지령하는 데이터를 수취하고, 또한 고체 촬상 장치의 내부 정보 등의 데이터를 출력한다. 즉, 제어 회로(8)에서는, 수직 동기 신호, 수평 동기 신호 및 마스터 클록에 의거하여, 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등의 동작의 기준이 되는 클록 신호나 제어 신호를 생성한다. 그리고, 이들의 신호를 수직 구동 회로(4), 칼럼 신호 처리 회로(5) 및 수평 구동 회로(6) 등에 입력한다.
수직 구동 회로(4)는, 예를 들면 시프트 레지스터에 의해 구성되고, 화소 구동 배선을 선택하고, 선택된 화소 구동 배선에 화소를 구동하기 위한 펄스를 공급하고, 행 단위로 화소를 구동한다. 즉, 수직 구동 회로(4)는, 화소 영역(3)의 각 화소(2)를 행 단위로 순차적으로 수직 방향으로 선택 주사한다. 그리고, 수직 신호선(9)을 통하여 각 화소(2)의 광전 변환 소자가 되는 예를 들면 포토 다이오드에서 수광량에 응하여 생성한 신호 전하에 의거한 화소 신호를 칼럼 신호 처리 회로(5)에 공급한다.
칼럼 신호 처리 회로(5)는, 화소(2)의 예를 들면 열마다 배치되어 있고, 1행분의 화소(2)로부터 출력되는 신호를 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 즉 칼럼 신호 처리 회로(5)는, 화소(2) 고유의 고정 패턴 노이즈를 제거하기 위한 CDS나, 신호 증폭, AD 변환 등의 신호 처리를 행한다. 칼럼 신호 처리 회로(5)의 출력단에는 수평 선택 스위치(도시 생략)가 수평 신호선(10)과의 사이에 접속되어 마련된다.
수평 구동 회로(6)는, 예를 들면 시프트 레지스터에 의해 구성되고, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로(5)의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로(5)의 각각으로부터 화소 신호를 수평 신호선(10)에 출력시킨다.
출력 회로(7)는, 칼럼 신호 처리 회로(5)의 각각으로부터 수평 신호선(10)을 통하여 순차적으로 공급되는 신호에 대해, 신호 처리를 행하여 출력한다. 예를 들면, 버퍼링만 하는 경우도 있고, 흑레벨 조정, 열(列)편차 보정, 각종 디지털 신호 처리 등이 행하여지는 경우도 있다. 입출력 단자(12)는, 외부와 신호의 교환을 한다.
표면 조사형의 CMOS 고체 촬상 장치는, 반도체 기판의 화소 영역에 대응하는 제 1 도전형, 예를 들면 p형의 반도체 웰 영역에, 복수의 광전 변환부가 되는 포토 다이오드(PD)에서 화소 트랜지스터를 공유하는 공유화소가 복수 형성된다. 각 공유화소는, 소자 분리 영역에서 구획된다. 반도체 기판의 표면측의 상방에는, 포토 다이오드(PD)상을 제외하고, 층간 절연막을 통하여 복수층의 배선을 갖는 다층 배선층이 형성되고, 다층 배선층상에 평탄화막을 통하여 컬러 필터 및 온 칩 렌즈가 적층 형성된다. 광은, 온 칩 렌즈를 통하여 반도체 기판의 표면측부터 포토 다이오드(PD)에 조사된다.
이면 조사형의 CMOS 고체 촬상 장치는, 박막화된 반도체 기판, 즉 제 1 도전형인 p형 반도체 웰 영역에서 형성된 반도체 기판에, 복수의 광전 변환부가 되는 포토 다이오드(PD)에서 화소 트랜지스터를 공유하는 공유화소가 복수 형성된다. 각 공유화소는 소자 분리 영역에서 구획된다. 반도체 기판의 표면측의 상방에는, 층간 절연막을 통하여 복수층의 배선을 갖는 다층 배선층이 형성되고, 그 위에 예를 들면 반도체 기판에 의한 지지 기판이 접합된다. 배선은, 배치의 제한이 없고, 포토 다이오드(PD)상에도 형성된다. 반도체 기판의 이면측에 컬러 필터 및 온 칩 렌즈가 적층 형성된다. 광은, 온 칩 렌즈를 통하여 반도체 기판의 이면측부터 포토 다이오드(PD)에 조사된다.
2. 실시의 형태에 관한 고체 촬상 장치의 기본 구성
본 실시의 형태에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치는, 복수의 광전 변환부에서 화소 트랜지스터를 공유하는 공유화소를 갖는다. 이 공유화소가 규칙적으로 2차원 배열되어 화소 영역을 형성하고 있다. 화소 트랜지스터는, 예를 들면 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터로 이루어지는 3트랜지스터형, 또는 선택 트랜지스터를 더한 4트랜지스터형으로 구성된다. 공유화소에서의 화소 트랜지스터중, 전송 트랜지스터는 광전 변환부와 동수(同數)의 전송 트랜지스터와, 그 밖의 각 하나의 공유하는 화소 트랜지스터를 갖고서 구성된다. 공유하는 화소 트랜지스터, 즉 전송 트랜지스터 이외의 화소 트랜지스터는, 공유화소의 열방향으로 분할 배치된다.
그리고, 본 실시의 형태에서는, 이웃하는 공유화소 사이, 예를 들면 이웃하는 열의 공유화소 사이, 또는 이웃하는 행 사이에서, 공유하는 화소 트랜지스터가 좌우 반전하여, 또는 상하 교차하여, 또는 좌우 반전하며 또한 상하 교차하여 배치된다. 각 공유화소에서의 플로팅 디퓨전부(FD), 리셋 트랜지스터의 소스 및 증폭 트랜지스터의 게이트에 접속하는 접속 배선, 즉 FD 배선은, 열방향에 따라 배치된다. 여기서, 행방향은, 행에 따른 방향이라고 정의하고, 열방향이란 열에 따른 방향이라고 정의한다.
본 실시의 형태에 관한 고체 촬상 장치에 의하면, 공유화소 내에서 공유하는 화소 트랜지스터가 열방향으로 분할 배치되고, 이웃하는 공유화소 사이에서, 공유하는 화소 트랜지스터가 좌우 반전 또는/및 상하 교차하여 배치된다. 이 구성에 의해, 공유화소의 FD 배선까지 포함하는 공유화소마다의 대칭성이 좋아지고, FD 배선의 배선 길이 차가 없어지고, FD 배선의 배선 용량이 공유화소마다 일정하게 된다. 따라서, 열마다 또는 행마다의 광전 변환 효율 차가 생기기 어려워지고, 감도의 열 사이 차 또는 행 사이 차가 없어진다. 이 결과, 화질적으로는 광전 변환부에 전하를 가득하게 시키기까지의 광량이 아닌, 이른바 감도(感度) 광량에서, 세로줄무늬가 없어진다.
베이어 배열의 컬러 필터를 이용한 경우에는, 이웃하는 공유화소 사이에서, 공유하는 화소 트랜지스터를 상하 교차한 배치, 또는 좌우 반전과 상하 교차를 조합시켰던 배치로 함에 의해, Gr화소와 Gb화소와 겹처지는 베이스 전극 면적의 점유율이 같게 된다. 즉, 폴리실리콘에 의한 게이트 전극에 의한 광 흡수의 정도가 같게 되고, Gr화소와 Gb화소의 감도 차가 생기기 어려워진다. 따라서, 감도 차가 생기기 어려운 복수 화소 공유의 고체 촬상 장치를 제공할 수 있다.
3. 제 1 실시의 형태
(고체 촬상 장치의 구성예)
도 2에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 1 실시의 형태를 도시한다. 도 2는, 화소 트랜지스터를 3트랜지스터형으로 하여, 지그재그 4화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 3의 제 1 비교예와 대비하여 설명한다.
도 22에, 3트랜지스터형의 4화소 공유로 한 공유화소의 등가 회로를 도시한다. 본 예에 관한 공유화소는, 광전 변환부가 되는 4개의 포토 다이오드(PD[PD1 내지 PD4])와, 4개의 전송 트랜지스터(Tr1[Tr11 내지 Tr14])와, 각 하나의 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)로 구성된다. 여기서는, 공유화소에서, 2개의 포토 다이오드(PD1 및 PD2)에 제 1 플로팅 디퓨전부(FD1)가 공유되고, 2개의 포토 다이오드(PD3 및 PD4)에 제 2 플로팅 디퓨전부(FD2)가 공유된다.
각 포토 다이오드(PD1 내지 PD4)는, 각각 전송 트랜지스터(Tr11 내지 Tr14)에 접속된다. 즉, 2개의 포토 다이오드(PD1 및 PD2)는, 전송 트랜지스터(Tr11 및 Tr12)를 통하여 제 1 플로팅 디퓨전부(FD1)에 접속된다. 2개의 포토 다이오드(PD3 및 PD4)는, 전송 트랜지스터(Tr13 및 Tr14)를 통하여 제 2 플로팅 디퓨전부(FD2)에 접속된다. 제 1 플로팅 디퓨전부(FD1) 및 제 2 플로팅 디퓨전부(FD2)가 접속되고, 그 접속점이 리셋 트랜지스터(Tr2)의 소스와 증폭 트랜지스터(Tr3)의 게이트에 접속된다. 리셋 트랜지스터(Tr2)의 드레인이 전원(Vdd)에 접속된다. 증폭 트랜지스터(Tr3)의 드레인이 전원(Vdd)에 접속되고, 소스가 수직 신호선(9)에 접속된다.
우선, 도 3의 제 1 비교예에 관한 고체 촬상 장치에 관해 설명한다. 제 1 비교예의 고체 촬상 장치(101)는, 비스듬하게 이웃하는 2개의 포토 다이오드(PD)로 하나의 플로팅 디퓨전부(FD)를 공유하는 조(組)가 2차원 배열되고, 수직(세로)방향으로 이웃하는 2조(組)에 의해 지그재그 배열의 4화소 공유로 한 공유화소(102)가 구성된다. 즉, 비스듬하게 이웃하는 2개의 포토 다이오드(PD1 및 PD2)에서 제 1 플로팅 디퓨전부(FD1)를 공유한 제 1조와, 비스듬하게 이웃하는 2개의 포토 다이오드(PD3 및 PD4)에서 제 2 플로팅 디퓨전부(FD2)를 공유한 제 2조를 갖는다. 이 제 1조 및 제 2조가 종방향으로 이웃하여 배열된다.
포토 다이오드(PD1 및 PD2)와 제 1 플로팅 디퓨전부(FD1)의 사이에 각각 전송 게이트 전극(TG1 및 TG2)을 형성하여 제 1 전송 트랜지스터(Tr11) 및 제 2 전송 트랜지스터(Tr12)가 형성된다. 포토 다이오드(PD3 및 PD4)와 제 2 플로팅 디퓨전부(FD2)의 사이에 각각 전송 게이트 전극(TG3 및 TG4)을 형성하여 제 3 전송 트랜지스터(Tr13) 및 제 4 전송 트랜지스터(Tr14)가 형성된다.
공유화소(102) 내에서는, 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)가 상하로 분할하여 배치된다. 즉, 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 상측에, 소스 영역(104), 드레인 영역(105) 및 리셋 게이트 전극(106)으로 이루어지는 리셋 트랜지스터(Tr2)가 배치된다. 또한, 2개의 포토 다이오드(PD3 및 PD4)를 갖는 제 2조의 상측에, 소스 영역(107), 드레인 영역(108) 및 증폭 게이트 전극(109)으로 이루어지는 증폭 트랜지스터(Tr3)가 배치된다. 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)는, 서로 공유화소(102)의 행(가로)방향으로 어긋나게 배치된다.
행방향으로 이웃하는 공유화소, 즉 이웃하는 열의 공유화소(102) 사이에서는, 서로의 증폭 트랜지스터(Tr3)가 같은 방향으로 나열하여 같은 행방향으로 배치되고, 서로의 리셋 트랜지스터(Tr2)가 같은 방향으로 나열하여 같은 행방향으로 배치된다. 이웃하는 한쪽 열의 공유화소(102)에서는, 리셋 트랜지스터의 소스 영역(104)과, 증폭 트랜지스터의 증폭 게이트 전극(109)과, 제 1 플로팅 디퓨전부(FD1) 및 제 2 플로팅 디퓨전부(FD2)가 FD 배선(111A)에 의해 접속된다. 이웃하는 다른쪽 열의 공유화소(102)에서는, 리셋 트랜지스터의 소스 영역(104)과, 증폭 트랜지스터의 증폭 게이트 전극(109)과, 제 1 플로팅 디퓨전부(FD1) 및 제 2 플로팅 디퓨전부(FD2)가 FD 배선(111B)에 의해 접속된다. 제 1 비교예의 고체 촬상 장치(101)에서는, 파선(112)으로 도시한 지그재그 배열의 4개의 포토 다이오드(PD1 내지 PD4)와, 화소 트랜지스터(Tr11 내지 Tr14, Tr2, Tr3)에 의해 3트랜지스터형의 지그재그 4화소 공유로 한 공유화소(102)가 구성된다.
제 1 비교예에 관한 고체 촬상 장치(101)에서는, 이웃하는 열의 공유화소(102)의 FD 배선(111A, 111B)의 길이가 서로 같은 길이로 형성되기 때문에, FD 배선 길이에 관한 변환 효율의 열 사이 차는 없다. 그러나, 예를 들면 베이어 배열의 컬러 필터를 갖는 구성으로 한 때, 도 3에 도시하는 바와 같이, Gb화소는, 공유화소(즉 유닛 셀)(102) 내에 리셋 트랜지스터(Tr2)의 폴리실리콘에 의한 리셋 게이트 전극(106)을 포함하고 있다. Gr화소는, 공유화소(유닛 셀)(102) 내에 증폭 트랜지스터(Tr3)의 폴리실리콘에 의한 증폭 게이트 전극(109)을 포함하고 있다. 증폭 게이트 전극(109)은 리셋 게이트 전극(106)보다 게이트 길이가 크다. 이 때문에, Gr화소와 Gb화소는, 같은 녹화소인데도, 다른 면적의 게이트 전극을 포함하게 되여, Gr화소와 Gb화소 사이에서 게이트 전극에 의한 광 흡수에 차가 생긴다. 결과적으로 감도의 편차가 열 사이에서 발생하고 세로줄무늬가 생긴다.
다음에, 제 1 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 1 실시의 형태의 고체 촬상 장치(21)는, 도 2에 도시하는 바와 같이, 비스듬하게 이웃하는 2개의 포토 다이오드(PD)로 하나의 플로팅 디퓨전부(FD)를 공유하는 조(組)가 2차원 배열되고, 수직 방향으로 이웃하는 2조에 의해 지그재그 4화소 공유로 한 공유화소(22)가 구성된다. 즉, 비스듬하게 이웃하는 2개의 포토 다이오드(PD1 및 PD2)에서 제 1 플로팅 디퓨전부(FD1)를 공유한 제 1조와, 비스듬하게 이웃하는 2개의 포토 다이오드(PD3 및 PD4)로 제 2 포토 다이오드(FD2)를 공유한 제 2조가 종방향으로 이웃하여 배열된다.
포토 다이오드(PD1 및 PD2)와 제 1 플로팅 디퓨전부(FD1)의 사이에 각각 전송 게이트 전극(TG1 및 TG2)을 형성하여 제 1 전송 트랜지스터(Tr11) 및 제 2 전송 트랜지스터(Tr12)가 형성된다. 포토 다이오드(PD3 및 PD4)와 제 2 플로팅 디퓨전부(FD2)의 사이에 각각 전송 게이트 전극(TG3 및 TG4)을 형성하여 제 3 전송 트랜지스터(Tr13) 및 제 4 전송 트랜지스터(Tr14)가 형성된다.
그리고, 본 실시의 형태에서는, 공유화소(22) 내에서, 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)가 상하로 분할하여 배치된다. 이 때, 행방향으로 이웃하는 공유화소, 즉 이웃하는 열의 공유화소(102) 사이에서 서로의 증폭 트랜지스터(Tr3)가 상하 교차하고, 서로의 리셋 트랜지스터(Tr2)가 상하 교차하여 배치된다(화살표 참조). 즉, 한쪽 열의 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 상측과, 다른쪽 열의 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 상측에, 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)가 병렬 배치된다. 이 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)의 배열이 상하 교차하도록, 한쪽 및 다른쪽 열의 2개의 포토 다이오드(PD3 및 PD4)를 갖는 제 2조의 상측에, 각각 증폭 트랜지스터(Tr3)와 리셋 트랜지스터(Tr2)가 병렬 배치된다. 각각 상하에 배치된 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)는, 행방향에 관해 어긋나는 일 없고이, 거의 같은 위치에 배치된다.
리셋 트랜지스터(Tr2)는, 소스 영역(24), 드레인 영역(25) 및 리셋 게이트 전극(26)을 갖고서 형성된다. 증폭 트랜지스터(Tr3)는, 소스 영역(27), 드레인 영역(28)과 및 증폭 게이트 전극(29)을 갖고서 형성된다.
이웃하는 한쪽 열의 공유화소(22)에서는, 리셋 트랜지스터의 소스 영역(24)과, 증폭 트랜지스터의 증폭 게이트 전극(29)과, 제 1 및 제 2의 플로팅 디퓨전부(FD1 및 FD2)가 FD 배선(31A)에 의해 전기적으로 접속된다. 이웃하는 다른쪽 열의 공유화소(22)에서는, 리셋 트랜지스터의 소스 영역(24)과, 증폭 트랜지스터의 증폭 게이트 전극(29)과, 제 1 및 제 2의 플로팅 디퓨전부(FD1 및 FD2)가 FD 배선(31B)에 의해 전기적으로 접속된다. 본 실시의 형태에서는, 파선(32)으로 도시한 지그재그 배열의 4개의 포토 다이오드(PD1 내지 PD4)와, 화소 트랜지스터(Tr11 내지 Tr14, Tr2, Tr3)에 의해, 3트랜지스터형의 지그재그 4화소 공유로 한 공유화소(22)가 구성된다.
제 1 실시의 형태에 관한 고체 촬상 장치(21)에 의하면, 분할 배치되는 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)가 이웃하는 열의 공유화소(22) 사이에서, 상하 교차하도록 배치된다. 이 구성에 의해, 공유화소(22)의 FD 배선(31)까지 포함하는 공유화소마다의 대칭성이 좋아지고, FD 배선(31A, 31B)의 배선 길이 차가 없어지고, FD 배선(31A, 31B)의 배선 용량이 공유화소마다 일정하게 된다. 따라서, 열마다의 광전 변환 효율 차가 생기기 어려워지고, 감도의 열 사이 차가 없어진다. 결과로서 세로줄무늬가 없어진다.
한편, 베이어 배열의 컬러 필터를 이용한 경우에는, 이웃하는 열의 공유화소 사이에서, 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)가 상하 교차한 배치되기 때문에, Gr화소와 Gb화소 내에는 각각 리셋 게이트 전극(26)을 갖는다. Gr화소와 Gb화소에서는, 같은 면적의 폴리실리콘에 의한 리셋 게이트 전극(26)을 갖기 때문에, 리셋 게이트 전극에 의한 광 흡수의 차는 발생하지 않는다. 결과로서 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 복수 화소 공유의 고체 촬상 장치를 제공할 수 있다.
4. 제 2 실시의 형태
(고체 촬상 장치의 구성예)
도 4에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 2 실시의 형태를 도시한다. 도 4는, 화소 트랜지스터를 4트랜지스터형으로 하여, 지그재그 4화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 5의 제 2 비교예와 대비하여 설명한다.
도 23에, 4트랜지스터형의 4화소 공유로 한 공유화소의 등가 회로를 도시한다. 본 예에 관한 공유화소는, 광전 변환부가 되는 4개의 포토 다이오드(PD[PD1 내지 PD4])와, 4개의 전송 트랜지스터(Tr1[Tr11 내지 Tr14])와, 각 하나의 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)로 구성된다. 선택 트랜지스터(Tr4)는, 그 드레인이 증폭 트랜지스터(Tr3)의 소스에 접속되고, 그 드레인이 수직 신호선(9)에 접속된다. 그 밖의 구성은, 도 22에서 설명한 것과 같은 접속 회로를 갖기 때문에, 도 22와 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
우선, 도 5의 제 2 비교예에 관한 고체 촬상 장치에 관해 설명한다. 제 2 비교예의 고체 촬상 장치(114)는, 지그재그 4화소 공유로 한 CMOS 고체 촬상 장치이다. 제 2 비교예의 고체 촬상 장치(114)는, 화소 트랜지스터를, 전송 트랜지스터(Tr1[Tr11 내지 Tr14]), 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 4트랜지스터형으로 한 이외는, 제 1 비교예와 같다. 본 비교예의 고체 촬상 장치(114)에서는, 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 상측에 리셋 트랜지스터(Tr2)가 배치되고, 2개의 포토 다이오드(PD3 및 PD4)를 갖는 제 2조의 상측에 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로가 배치된다. 이 직렬 회로는, 소스/드레인 영역이 되는 확산 영역(115, 116 및 117)과, 증폭 게이트 전극(109) 및 선택 게이트 전극(118)을 갖고서 구성된다. 즉, 증폭 트랜지스터(Tr3)는, 확산 영역(116 및 117)을 소스 영역 및 드레인 영역으로 하고, 증폭 게이트 전극(109)을 갖고서 형성된다. 선택 트랜지스터(Tr4)는, 확산 영역(115 및 116)을 소스 영역 및 드레인 영역으로 하여, 선택 게이트 전극(118)을 갖고서 형성된다. 이웃하는 열의 공유화소(122)에서는, 리셋 트랜지스터(Tr2)가 같은 방향으로 나열하여 같은 행방향으로 배치되고, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로가 같은 방향으로 나열하여 같은 행방향으로 배치된다.
그 밖의 구성은, 도 3에서 설명한 것과 같기 때문에, 도 3과 대응하는 부분에는, 동일 부호를 붙이고, 중복 설명을 생략한다.
제 2 비교예의 고체 촬상 장치(114)에서는, 도 5에서, 좌측 열의 공유화소(122)의 FD 배선(111A)과, 우측 열의 공유화소(122)의 FD 배선(111B)의 배선 길이가 다르다. 즉, 우측 열의 FD 배선(111B)이, 타원 테두리(C)로 나타내는 길이분만큼 좌측 열의 FD 배선(111A)보다 길어진다. 따라서, FD 배선(111A)과 FD 배선(111B)에서 배선 용량의 차가 생기고, 변환 효율이 이웃하는 열의 공유화소에서 다르다. 이 결과, 변환 효율의 열 사이 차가 생기고, 세로줄무늬가 발생한다.
다음에, 제 2 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 2 실시의 형태에 관한 고체 촬상 장치(34)는, 지그재그 4화소 공유로 한 CMOS 고체 촬상 장치이다. 제 2 실시의 형태의 고체 촬상 장치(34)는, 화소 트랜지스터를, 전송 트랜지스터(Tr1[Tr11 내지 Tr14]), 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 4트랜지스터형으로 하여 구성된다.
제 2 실시의 형태에 관한 고체 촬상 장치(34)는, 도 4에 도시하는 바와 같이, 이웃하는 열의 공유화소의 각각에서, 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 상측에 리셋 트랜지스터(Tr2)가 배치된다. 한편, 이웃하는 열의 공유화소에서, 2개의 포토 다이오드(PD3 및 PD4)를 갖는 제 2조의 상측에, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로가, 이웃하는 열 사이에서 좌우 반전하고 일체화하여 배치된다. 즉, 도 4B에 도시하는 바와 같이, 2개의 상기 직렬 회로의 증폭 트랜지스터(Tr3)의 드레인 영역이 공통의 확산 영역(37)에서 형성되고, 이웃하는 열의 공유화소 사이에서 상기 직렬 회로가 좌우 반전하여 배치된다. 직렬 회로는, 확산 영역(36 및 37)을 소스 영역 및 드레인 영역으로 하고, 증폭 게이트 전극(29)을 갖은 증폭 트랜지스터(Tr3)와, 확산 영역(35 및 36)을 소스 영역 및 드레인 영역으로 하고, 선택 게이트 전극(38)을 갖은 선택 트랜지스터(Tr4)로 구성된다.
그 밖의 구성은, 제 1 실시의 형태에서 설명한 것과 같기 때문에, 도 2와 대응하는 부분에 동일 부호를 붙이고, 중복 설명을 생략한다.
제 2 실시의 형태에 관한 고체 촬상 장치(34)에 의하면, 이웃하는 열의 공유화소(42) 사이에서, FD 배선(31A)과 FD 배선(31B)의 배선 길이가 같게 된다. 이 때문에, FD 배선(31A)과 FD 배선(31B)에서 배선 용량의 차가 발생하지 않고, 변환 효율의 열 사이 차가 생기지 않는다. 이 결과, 열 사이의 감도 차가 없고, 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 복수 화소 공유의 고체 촬상 장치를 제공할 수 있다.
5. 제 3 실시의 형태
(고체 촬상 장치의 구성예)
도 6에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 3 실시의 형태를 도시한다. 도 6은, 화소 트랜지스터를 4트랜지스터형으로 하여, 지그재그 4화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 7의 제 3 비교예와 대비하여 설명한다.
우선, 도 7의 제 3 비교예에 관한 고체 촬상 장치에 관해 설명한다. 제 3 비교예의 고체 촬상 장치(124)는, 베이어 배열의 컬러 필터를 이용한 지그재그에 4화소 공유로 한 CMOS 고체 촬상 장치이다. Gr화소, Gb화소를 갖는 이외의 구성은, 전술한 제 2 비교예와 같기 때문에, 도 5와 대응하는 부분에는 동일 부호를 붙이고, 중복 설명을 생략한다.
제 3 비교예의 고체 촬상 장치(124)에서는, 도 5에서 설명한 바와 마찬가지로, 좌측 열의 공유화소(122)의 FD 배선(111A)과, 우측 열의 공유화소(122)의 FD 배선(111B)의 배선 길이가 다르다. 즉, 우측 열의 FD 배선(111B)이, 타원 테두리(C)로 나타내는 길이분만큼 좌측 열의 FD 배선(111A)보다 길어진다. 따라서, FD 배선(111A)과 FD 배선(111B)에서 배선 용량의 차가 생기고, 변환 효율이 이웃하는 열의 공유화소에서 다르다. 이 결과, 변환 효율의 열 사이 차가 생기고, 세로줄무늬가 발생한다.
또한, Gb화소는, 공유화소(122) 내에 리셋 트랜지스터(Tr2)의 폴리실리콘에 의한 리셋 게이트 전극(106)을 포함하고 있다. Gr화소는, 공유화소(122) 내에 증폭 트랜지스터(Tr3)의 폴리실리콘에 의한 증폭 게이트 전극(109)을 포함하고 있다. 증폭 게이트 전극(109)은 리셋 게이트 전극(106)보다 게이트 길이가 크다. 이 때문에, Gr화소와 Gb화소는, 같은 녹화소인데도, 다른 면적의 게이트 전극을 포함하게 되어, Gr화소와 Gb화소 사이에서 게이트 전극에 의한 광 흡수에 차가 생긴다. 결과적으로 감도의 편차가 열 사이에서 발생하고 세로줄무늬가 생긴다.
다음에, 제 3 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 3 실시의 형태에 관한 고체 촬상 장치(44)는, 지그재그 4화소 공유로 한 CMOS 고체 촬상 장치이다. 제 3 실시의 형태의 고체 촬상 장치(44)는, 화소 트랜지스터의 배열을 다르게 한 이외는, 제 2 실시의 형태와 같다.
제 3 실시의 형태에 관한 고체 촬상 장치(44)는, 이웃하는 열의 공유화소(45) 사이에서 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로를 좌우 반전하지 않고 상하 교차하여 배치하고, 마찬가지로 리셋 트랜지스터(Tr2)도 상하 교차하여 배치된다(화살표 참조). 즉, 한쪽 열의 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 상측과, 다른쪽 열의 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 상측에, 각각 리셋 트랜지스터(Tr2)와 상기 직렬 회로가 병렬 배치된다. 이 리셋 트랜지스터(Tr2)와 상기 직렬 회로의 배열이 상하 교차하도록, 한쪽 및 다른쪽 열의 2개의 포토 다이오드(PD3 및 PD4)를 갖는 제 2조의 상측에 상기 직렬 회로와 리셋 트랜지스터(Tr2)가 병렬 배치된다.
그 밖의 구성은, 제 2 실시의 형태와 같기 때문에, 도 4와 대응하는 부분에 동일 부호를 붙이고, 중복 설명을 생략한다.
제 3 실시의 형태에 관한 고체 촬상 장치(44)에 의하면, 이웃하는 열의 공유화소(45) 사이에서 리셋 트랜지스터(Tr2)와, 상기 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로를 상하 교차하여 배치된다. 이 구성에 의해, 이웃하는 열의 공유화소(45) 사이에서, FD 배선(31A)과 FD 배선(31B)의 배선 길이가 같게 되고, FD 배선(31A)과 FD 배선(31B)에서 배선 용량의 차가 발생하지 않고, 변환 효율의 열 사이 차가 생기지 않는다. 이 결과, 열 사이의 감도 차가 없고, 세로줄무늬가 발생하지 않는다.
또한, 베이어 배열의 컬러 필터를 이용한 경우에는, 상기 구성에 의해, Gr화소와 Gb화소 내에는 각각 리셋 게이트 전극(26)과 증폭 게이트 전극(29)의 일부를 포함한다. Gr화소와 Gb화소에서는, 같은 면적의 폴리실리콘에 의한 리셋 게이트 전극(26) 및 증폭 게이트 전극(29)의 일부를 갖기 때문에, 게이트 전극에 의한 광 흡수의 차가 발생하지 않는다. 결과로서 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 4화소 공유의 고체 촬상 장치를 제공할 수 있다.
6. 제 4 실시의 형태
(고체 촬상 장치의 구성예)
도 8에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 4 실시의 형태를 도시한다. 도 8은, 화소 트랜지스터를 3트랜지스터형으로 하여, 세로 4화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 9, 도 10의 제 4-1 비교예, 제 4-2 비교예와 대비하여 설명한다.
우선, 도 9의 제 4-1 비교예에 관해 설명한다. 제 4-1 비교예(126)는, 수직(세로)방향으로 배열되는 4개의 포토 다이오드(PD[PD1 내지 PD4])를 갖는 세로 4화소 공유로 한 공유화소를 갖고서 이루어진다. 즉, 세로로 이웃하는 2개의 포토 다이오드(PD1 및 PD2)에서 제 1 플로팅 디퓨전부(FD1)를 공유한 제 1조와, 세로로 이웃하는 2개의 포토 다이오드(PD3 및 PD4)에서 제 2 플로팅 디퓨전부(FD2)를 공유한 제 2조를 갖는다. 이 제 1조와 제 2조가 종방향으로 이웃하여 배열된다.
포토 다이오드(PD1 및 PD2)와 제 1 플로팅 디퓨전부(FD1)의 사이에 각각 전송 게이트 전극(TG1 및 TG2)을 형성하여 제 1 전송 트랜지스터(Tr11) 및 제 2 전송 트랜지스터(Tr12)가 형성된다. 포토 다이오드(PD3 및 PD4)와 제 2 플로팅 디퓨전부(FD2)의 사이에 각각 전송 게이트 전극(TG3 및 TG4)을 형성하여 제 3 전송 트랜지스터(Tr13) 및 제 4 전송 트랜지스터(Tr14)가 형성된다. 여기서, 각 전송 게이트 전극(TG1 내지 TG4)은, 이웃하는 열의 공유화소의 전송 게이트 전극(TG1 내지 TG4)과 공통으로 형성된다.
이웃하는 열의 공유화소(127)에 걸쳐서 제 1조의 하측에 증폭 트랜지스터(Tr3)와 리셋 트랜지스터(Tr2)가 나열하여 행방향으로 배열되고, 제 2조의 하측에 마찬가지로 증폭 트랜지스터(Tr3)와 리셋 트랜지스터(Tr2)가 나열하여 행방향으로 배열된다. 그리고, 도시하는 바와 같이, FD 배선(111A, 111B)이 형성된다. 그 밖의 구성은, 전술한 비교예와 같기 때문에, 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
도 10의 제 4-2 비교예의 고체 촬상 장치(128)는, 이웃하는 열의 공유화소(127)에 걸쳐서 제 1조의 하측에 각 열의 공유화소에 대응하는 리셋 트랜지스터(Tr2)가 나열하여 행방향으로 배열된다. 또한, 이웃하는 열의 공유화소(127)에 걸쳐서 제 2조의 하측에 각 열의 공유화소에 대응하는 증폭 트랜지스터(Tr3)가 나열하여 행방향으로 배열된다. 그리고, 도시하는 바와 같이 FD 배선(111A, 111B)이 형성된다. 그 밖의 구성은, 도 9와 같기 때문에, 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
제 4-1 비교예의 고체 촬상 장치(126) 및 제 4-2 비교예의 고체 촬상 장치(128)에서는, 좌측의 공유화소의 FD 배선(111A)과 우측의 공유화소의 FD 배선(111B)에서, 배선 길이가 다르다. 타원 테두리(E 내지 G), 또는 타원 테두리(H)로 나타내는 배선부분의 존재로 배선 길이가 달라져 버린다. 이에 의해, 배선 용량 차가 생기고, 변환 효율의 열 사이 차가 생기고, 세로줄무늬가 발생한다. 또한, 베이어 배열의 컬러 필터를 이용한 때, Gr화소와 Gb화소 내에 포함되는 게이트 전극의 면적이 다르기 때문에, Gr화소와 Gb화소 사이에서 게이트 전극에서의 광 흡수의 차가 생기고, 결과적으로 감도 편차가 열 사이에서 발생하고 세로줄무늬가 된다.
다음에, 제 4 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 4 실시의 형태의 고체 촬상 장치(47)는, 도 8에 도시하는 바와 같이, 수직(세로)방향으로 배열된 4개의 포토 다이오드(PD[PD1 내지 PD4])를 갖는 세로 4화소 공유로 한 공유화소를 갖고서 이루어진다. 즉, 세로로 이웃하는 2개의 포토 다이오드(PD1 및 PD2)에서 제 1 플로팅 디퓨전부(FD1)를 공유한 제 1조와, 세로로 이웃하는 2개의 포토 다이오드(PD3 및 PD4)에서 제 2 플로팅 디퓨전부(FD2)를 공유한 제 2조를 갖는다. 이 제 1조와 제 2조가 종방향으로 이웃하여 배열된다.
포토 다이오드(PD1 및 PD2)와 제 1 플로팅 디퓨전부(FD1)의 사이에 각각 전송 게이트 전극(TG1 및 TG2)을 형성하여 제 1 전송 트랜지스터(Tr11) 및 제 2 전송 트랜지스터(Tr12)가 형성된다. 포토 다이오드(PD3 및 PD4)와 제 2 플로팅 디퓨전부(FD2)의 사이에 각각 전송 게이트 전극(TG3 및 TG4)을 형성하여 제 3 전송 트랜지스터(Tr13) 및 제 4 전송 트랜지스터(Tr14)가 형성된다. 여기서, 각 전송 게이트 전극(TG1 내지 TG4)은, 이웃하는 열의 공유화소의 전송 게이트 전극(TG1 내지 TG4)과 공통으로 형성된다.
본 실시의 형태에서는, 이웃하는 열의 공유화소의 증폭 트랜지스터(Tr3)끼리를 좌우 반전하고, 각각의 드레인 영역(28)을 공통으로 하여 일체화한다. 또한, 이웃하는 열의 공유화소의 리셋 트랜지스터(Tr2)끼리를 좌우 반전하고, 각각의 드레인 영역(25)을 공통으로 하여 일체화한다. 그리고, 좌우 반전의 일체화한 증폭 트랜지스터(Tr3)와, 좌우 반전의 일체화한 리셋 트랜지스터(Tr2)를 행방향으로 배열한다. 동시에, 이 일체화한 증폭 트랜지스터(Tr3)와 일체화한 리셋 트랜지스터(Tr2)의 배열이 상기한 제 1조의 하측과 제 2조의 하측 사이에서 상하 교차하도록 하여 배치된다.
좌측의 공유화소(48)에서는, FD 배선(31A)에 의해, 제 1 플로팅 디퓨전부(FD1)와, 상단의 증폭 게이트 전극(29)과, 제 2 플로팅 디퓨전부(FD2)와, 하단의 리셋 트랜지스터(Tr2)의 소스 영역(24)이 전기적으로 접속된다. 우측의 공유화소(48)에서는, FD 배선(31B)에 의해, 제 1 플로팅 디퓨전부(FD1)와, 상단의 리셋 트랜지스터(Tr2)의 소스 영역(24)과, 제 2 플로팅 디퓨전부(FD2)와, 하단의 증폭 게이트 전극(29)이 전기적으로 접속된다. 그 밖의 구성은, 전술한 실시의 형태와 같기 때문에, 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
제 4 실시의 형태에 관한 고체 촬상 장치(47)에 의하면, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, 좌측 열의 공유화소(48)의 FD 배선(31A)과 우측 열의 공유화소(48)의 FD 배선(31B)의 배선 길이가 같게 된다. 이에 의해, FD 배선(31A 및 31B) 사이에서 배선 용량의 차가 발생하지 않고, 변환 효율의 열 사이 차가 생기지 않는다. 그 결과, 세로줄무늬가 발생하지 않는다.
또한, 베이어 배열의 컬러 필터를 이용한 경우, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, Gr화소와 Gb화소는, 같은 면적의 게이트 전극이 포함된다. 이에 의해, Gr화소와 Gb화소에서의 폴리실리콘의 게이트 전극에서의 광 흡수의 차가 없어지고, 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 세로 4화소 공유의 고체 촬상 장치를 제공할 수 있다.
7. 제 5 실시의 형태
(고체 촬상 장치의 구성예)
도 11에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 5 실시의 형태를 도시한다. 도 11은, 화소 트랜지스터를 4트랜지스터형으로 하여, 세로 4화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 12, 도 13의 제 5-1 비교예, 제 5-2 비교예와 대비하여 설명한다.
우선, 도 12의 제 5-1 비교예에 관한 고체 촬상 장치에 관해 설명한다. 제 5-1 비교예의 고체 촬상 장치(131)는, 전술한 도 9에서의 리셋 트랜지스터 및 증폭 트랜지스터의 배열에 대신하여, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로와, 리셋 트랜지스터(Tr2)를 배열하여 구성된다. 상기 직렬 회로의 구성은 도 5에서 설명한 것과 마찬가지이다. 133은 공유화소를 나타낸다. 그 밖의 구성은, 전술한 도 9와 같기 때문에, 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
도 13의 제 5-2 비교예의 고체 촬상 장치(132)는, 도 10에서의 리셋 트랜지스터끼리, 증폭 트랜지스터끼리의 배열에 대신하여, 리셋 트랜지스터(Tr2)끼리, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로끼리를 배열하여 구성된다. 상기 직렬 회로의 구성은 도 5에서 설명한 것과 마찬가지이다. 134는 공유화소를 나타낸다. 그 밖의 구성은, 전술한 도 10과 같기 때문에, 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
제 5-1 비교예의 고체 촬상 소자(131) 및 제 5-2 비교예의 고체 촬상 장치(132)에서는, 좌측의 공유화소의 FD 배선(111A)과 우측의 공유화소의 FD 배선(111B)에서, 배선 길이가 다르다. 타원 테두리(E 내지 G), 또는 타원 테두리(H)로 나타내는 배선부분의 존재로 배선 길이가 달라져 버린다. 이에 의해, 배선 용량 차가 생기고, 변환 효율의 열 사이 차가 생기고, 세로줄무늬가 발생한다. 또한, 베이어 배열의 컬러 필터를 이용한 때, Gr화소와 Gb화소 내에 포함되는 게이트 전극의 면적이 다르기 때문에, Gr화소와 Gb화소 사이에서 게이트 전극에서의 광 흡수의 차가 생기고, 결과적으로 감도 편차가 열 사이에서 발생하고 세로줄무늬가 된다.
다음에, 제 5 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 5 실시의 형태의 고체 촬상 장치(49)는, 도 11에 도시하는 바와 같이, 증폭 트랜지스터(Tr3) 선택 트랜지스터(Tr4)의 직렬 회로, 리셋 트랜지스터(Tr2)를 각각 이웃하는 열의 공유화소에서 좌우 반전한다. 또한, 좌우 반전한 배치한 상기 직렬 회로와 리셋 트랜지스터(Tr2)를 상하 교차하도록 배치하여 구성된다. 즉, 2개의 포토 다이오드(PD1 및 PD2)를 갖는 제 1조의 하측에, 드레인 영역(25)을 공통으로 일체화한 2개의 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)의 드레인 영역을 공통으로 일체화한 2개의 상기 직렬 회로가 행방향으로 배열된다. 한편, 2개의 포토 다이오드(PD3 및 PD4)를 갖는 제 2조의 하측에, 상기 각각 일체화한 직렬 회로 및 리셋 트랜지스터(Tr2)의 배열과 교차하는 배열이 되도록, 각각 일체화한 리셋 트랜지스터(Tr2) 및 직렬 회로가 배치된다. 상기 직렬 회로의 구성은 전술한 도 4에서 설명한 것과 마찬가지이다. 51은 공유화소를 나타낸다.
그 밖의 구성은, 전술한 도 8과 같기 때문에, 도 8과 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
제 5 실시의 형태에 관한 고체 촬상 장치(49)에 의하면, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, 좌측 열의 공유화소(51)의 FD 배선(31A)과 우측 열의 공유화소(51)의 FD 배선(31B)의 배선 길이가 같게 된다. 이에 의해, FD 배선(31A 및 31B) 사이에서 배선 용량의 차가 발생하지 않고, 변환 효율의 열 사이 차가 생기지 않는다. 그 결과, 세로줄무늬가 발생하지 않는다.
또한, 베이어 배열의 컬러 필터를 이용한 경우, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, Gr화소와 Gb화소는, 같은 면적의 게이트 전극이 포함된다. 이에 의해, Gr화소와 Gb화소에서의 폴리실리콘의 게이트 전극에서 광 흡수의 차가 없어지고, 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 세로 4화소 공유의 고체 촬상 장치를 제공할 수 있다.
8. 제 6 실시의 형태
(고체 촬상 장치의 구성예)
도 14에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 6 실시의 형태를 도시한다. 도 14는, 화소 트랜지스터를 3트랜지스터형으로 하여, 2화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 15의 제 6 비교예와 대비하여 설명한다.
도 24에, 화소 트랜지스터를 3트랜지스터형으로서 2화소 공유로 한 공유화소의 등가 회로를 도시한다. 도 22와 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
우선, 도 15의 제 6 비교예에 관해 설명한다. 제 6 비교예에 관한 고체 촬상 장치는, 수직(세로)방향으로 이웃하는 2개의 포토 다이오드(PD1 및 PD2)로 하나의 플로팅 디퓨전부(FD)를 공유하는 2화소 공유의 복수의 공유화소(137)가 2차원 배열되어 이루어진다. 2개의 포토 다이오드(PD1 및 PD2)와 플로팅 디퓨전부(FD)의 사이에 전송 게이트 전극이 형성되고, 각각 전송 트랜지스터(Tr11 및 Tr12)가 형성된다. 또한, 2개의 포토 다이오드(PD1 및 PD2)를 끼우는 상하로 분할하도록, 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)가 배치된다. 2개의 포토 다이오드(PD1 및 PD2)와, 하나의 플로팅 디퓨전부(FD)와, 2개의 전송 트랜지스터(Tr11 및 Tr12)와, 각 하나의 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)로 2화소 공유로 한 공유화소(137)가 형성된다.
리셋 트랜지스터(Tr2)는, 소스 영역(104), 드레인 영역(105) 및 리셋 게이트 전극(106)을 갖고서 형성된다. 증폭 트랜지스터(Tr3)는, 소스 영역(107), 드레인 영역(108) 및 증폭 게이트 전극(109)을 갖고서 형성된다. 이웃하는 열의 공유화소(137)에서, 리셋 트랜지스터(Tr2)는, 같은 방향으로 나열하여 같은 행방향으로 배치되고, 증폭 트랜지스터(Tr3)도, 같은 방향으로 나열하여 같은 행방향으로 배치된다. 그리고, 각 열의 공유화소(137)에서는, FD 배선(111[111A, 111B])이, 리셋 트랜지스터(Tr2)의 소스 영역(104), 플로팅 디퓨전부(FD) 및 증폭 게이트 전극(109)에 전기적으로 접속된다.
제 6 비교예의 고체 촬상 장치(136)에서는, 이웃하는 열의 FD 배선(111A 및 111B)의 배선 길이가 같게 된다. 한편, 예를 들면 베이어 배열의 컬러 필터를 이용한 경우, Gr화소에 리셋 게이트 전극(106)의 일부가 포함되고, Gb화소에 증폭 게이트 전극(109)의 일부가 포함된다. Gr화소와 Gb화소는, 각각 면적이 다른 게이트 전극을 포함하기 때문에, Gr화소와 Gb화소 사이에서 게이트 전극에서의 광 흡수의 차가 생기고, 결과적으로 감도 편차가 열 사이에서 발생하고 세로줄무늬가 된다.
다음에, 본 발명의 제 6 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 6 실시의 형태에 관한 고체 촬상 장치(53)는, 도 14에 도시하는 바와 같이, 수직(세로)방향으로 이웃하는 2개의 포토 다이오드(PD1 및 PD2)로 하나의 플로팅 디퓨전부(FD)를 공유하는 2화소 공유의 복수의 공유화소(54)가 2차원 배열되어 이루어진다. 2개의 포토 다이오드(PD1 및 PD2)와 플로팅 디퓨전부(FD)의 사이에 전송 게이트 전극(TG1, TG2)이 형성되고, 각각 전송 트랜지스터(Tr11 및 Tr12)가 형성된다.
본 실시의 형태에서는, 공유화소(54)의 상하측으로 분할하여 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)가 배치된다. 또한, 이웃하는 열의 공유화소의 상측에 리셋 Tr2와 증폭 트랜지스터(Tr3)가 나열하여 행방향으로 배열되고, 하측에 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)가 그 배열을 상측의 배열괴 교차하도록 배열된다. 리셋 트랜지스터(Tr2)는, 소스 영역(24), 드레인 영역(25) 및 리셋 게이트 전극(26)을 갖고서 형성된다. 증폭 트랜지스터(Tr3)는, 소스 영역(27), 드레인 영역(28) 및 증폭 게이트 전극(29)을 갖고서 형성된다. 그리고 각 공유화소(54)에서는, FD 배선(31[31A, 31B])이, 리셋 트랜지스터(Tr2)의 소스 영역(24), 플로팅 디퓨전부(FD) 및 증폭 게이트 전극(29)에 전기적으로 접속된다.
제 6 실시의 형태에 관한 고체 촬상 장치(53)에 의하면, 2화소 공유의 구성에서, 리셋 트랜지스터(Tr2)와 증폭 트랜지스터(Tr3)가 이웃하는 열의 공유화소(54)의 사이에서 상하 교차하여 배치된다. 이 구성에서, 좌측 열의 공유화소(54)의 FD 배선(31A)과 우측 열의 공유화소(54)의 FD 배선(31B)의 배선 길이가 같게 된다. 이에 의해, FD 배선(31A 및 31B) 사이에서 배선 용량의 차가 발생하지 않고, 변환 효율의 열 사이 차가 생기지 않는다. 그 결과, 세로줄무늬가 발생하지 않는다.
또한, 베이어 배열의 컬러 필터를 이용한 경우, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, Gr화소와 Gb화소는, 같은 면적의 게이트 전극이 포함된다. 이에 의해, Gr화소와 Gb화소에서의 폴리실리콘의 게이트 전극에서 광 흡수의 차가 없어지고, 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 2화소 공유의 고체 촬상 장치를 제공할 수 있다.
9. 제 7 실시의 형태
(고체 촬상 장치의 구성예)
도 16에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 7 실시의 형태를 도시한다. 도 16은, 화소 트랜지스터를 4트랜지스터형으로 하여, 2화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 17의 제 7 비교예와 대비하여 설명한다.
도 25에, 화소 트랜지스터를 4트랜지스터형으로서 2화소 공유로 한 공유화소의 등가 회로를 도시한다. 도 23과 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
우선, 도 17의 제 7 비교예에 관한 고체 촬상 장치에 관해 설명한다. 제 7 비교예의 고체 촬상 장치(139)는, 공유화소(141)의 상하측으로 분할하여 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로가 배치된다. 리셋 트랜지스터(Tr2)는, 소스 영역(104), 드레인 영역(105) 및 리셋 게이트 전극(106)을 갖고서 형성된다. 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로는, 소스/드레인 영역이 되는 3개의 확산 영역(115, 116 및 117)과, 증폭 게이트 전극(109) 및 선택 게이트 전극(118)을 갖고서 형성된다. 이웃하는 열의 공유화소(141)에서, 리셋 트랜지스터(Tr2)는, 같은 방향으로 같은 행방향으로 배치되고, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로도, 같은 방향으로 같은 행방향으로 배치된다. 그 밖의 구성은, 도 15와 같기 때문에, 도 15와 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
제 7 비교예의 고체 촬상 장치(139)에서는, 이웃하는 열의 FD 배선(111A 및 111B)의 배선 길이가 같게 된다. 한편, 예를 들면 베이어 배열의 컬러 필터를 이용한 경우, Gr화소에 리셋 게이트 전극(106)의 일부가 포함되고, Gb화소에 증폭 게이트 전극(109)의 일부가 포함된다. Gr화소와 Gb화소는, 각각 면적이 다른 게이트 전극을 포함하기 때문에, Gr화소와 Gb화소 사이에서 게이트 전극에서의 광 흡수의 차가 생기고, 결과적으로 감도 편차가 열 사이에서 발생하고 세로줄무늬가 된다.
다음에, 제 7 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 7 실시의 형태의 고체 촬상 장치(56)는, 공유화소(57)의 상하측으로 분할하여 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로가 배치된다. 또한, 이웃하는 열의 공유화소 사이에서, 리셋 트랜지스터(Tr2)가 상하 교차하도록 배열되고, 상기 직렬 회로가 상하 교차하도록 배열된다. 즉, 이웃하는 열에 대응하는 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로가 나열하여 행방향으로 배열되고, 이 배열이 상측 및 하측에서 교차하도록 배열된다. 리셋 트랜지스터(Tr2)는, 소스 영역(24), 드레인 영역(25) 및 리셋 게이트 전극(26)을 갖고서 형성된다. 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로는, 소스/드레인 영역이 되는 3개의 확산 영역(35, 36 및 37)과, 증폭 게이트 전극(29) 및 선택 게이트 전극(38)을 갖고서 형성된다.
그 밖의 구성은, 도 14와 같기 때문에, 도 14와 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
제 7 실시의 형태에 관한 고체 촬상 장치(56)에 의하면, 2화소 공유의 구성에서, 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로가 이웃하는 열의 공유화소(54)의 사이에서 상하 교차하여 배치된다. 이 구성에서, 좌측 열의 공유화소(57)의 FD 배선(31A)과 우측 열의 공유화소(57)의 FD 배선(31B)의 배선 길이가 같게 된다. 이에 의해, FD 배선(31A 및 31B) 사이에서 배선 용량의 차가 발생하지 않고, 변환 효율의 열 사이 차가 생기지 않는다. 그 결과, 세로줄무늬가 발생하지 않는다.
또한, 베이어 배열의 컬러 필터를 이용한 경우, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, Gr화소와 Gb화소는, 같은 면적의 게이트 전극이 포함된다. 이에 의해, Gr화소와 Gb화소로의 폴리실리콘의 게이트 전극에서의 광 흡수의 차가 없어지고, 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 2화소 공유의 고체 촬상 장치를 제공할 수 있다.
10. 제 8 실시의 형태
(고체 촬상 장치의 구성예)
도 18에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 8 실시의 형태를 도시한다. 도 18은, 화소 트랜지스터를 3트랜지스터형으로 하여, 세로 2×가로 2의 합계 4화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 19의 제 8 비교예와 대비하여 설명한다.
도 26에, 화소 트랜지스터를 3트랜지스터형으로서 세로 2×가로 2의 합계 4화소 공유로 한 공유화소의 등가 회로를 도시한다. 도 22와 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
우선, 도 19의 제 8 비교예에 관한 고체 촬상 장치에 관해 설명한다. 제 8 비교예의 고체 촬상 장치(143)는, 세로 2×가로 2의 합계 4개의 포토 다이오드(PD[PD1 내지 PD4])에, 하나의 플로팅 디퓨전부(FD)를 공유하여 구성된다. 화소 트랜지스터로서는, 4개의 전송 트랜지스터(Tr1[Tr11 내지 Tr14])와, 각 하나의 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)의 3트랜지스터로 구성된다. 4개의 포토 다이오드(PD1 내지 PD4), 하나의 플로팅 디퓨전부(FD)와, 전송 트랜지스터(Tr11 내지 Tr14)와, 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)로 4화소 공유로 한 공유화소(144)가 구성된다.
4개의 전송 트랜지스터(Tr11 내지 Tr14)중, 가로 2개의 포토 다이오드(PD1 및 PD2)에 접속되는 전송 트랜지스터(Tr11 및 Tr12)의 전송 게이트 전극은 공통의 게이트 전극(TG1)으로 형성된다. 가로 2개의 포토 다이오드(PD3 및 PD4)에 접속되는 전송 트랜지스터(Tr13 및 Tr14)의 전송 게이트 전극은 공통의 게이트 전극(TG2)으로 형성된다. 증폭 트랜지스터(Tr3)와 리셋 트랜지스터(Tr2)는, 각각 공유화소(144)의 상측 및 하측으로 분리하여 배치된다. 수직 방향으로 이웃하는 공유화소(144)에서는, 리셋 트랜지스터(Tr2)끼리가 같은 행방향으로 배열된다. 또한 증폭 트랜지스터(Tr3)끼리도 같은 행방향으로 배열된다.
리셋 트랜지스터(Tr2)는, 소스 영역(104), 드레인 영역(105) 및 리셋 게이트 전극(106)을 갖고서 형성된다. 증폭 트랜지스터(Tr3)는, 소스 영역(107), 드레인 영역(108) 및 증폭 게이트 전극(109)을 갖고서 형성된다. 공유화소에서는, 플로팅 디퓨전부(FD)와, 증폭 게이트 전극(109)과, 리셋 트랜지스터의 소스 영역(104)이 FD 배선(111[111A, 111B])으로 접속된다.
제 8 비교예의 고체 촬상 소자(143)에서는, 수직 방향으로 이웃하는 공유화소(144)의 FD 배선(111A 및 11B)은 열방향에 따라 형성되고, 그 배선 길이는 같게 된다. 한편, 예를 들면 베이어 배열의 컬러 필터를 이용한 경우, Gr화소에 리셋 게이트 전극(106)의 일부가 포함되고, Gb화소에 증폭 게이트 전극(109)의 일부가 포함된다. Gr화소와 Gb화소는, 각각 면적이 다른 게이트 전극을 포함하기 때문에, Gr화소와 Gb화소 사이에서 게이트 전극에서의 광 흡수의 차가 생기고, 결과적으로 감도 편차가 열 사이에서 발생하고 세로줄무늬가 된다.
다음에, 제 8 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 8 실시의 형태의 고체 촬상 장치(59)는, 도 18에 도시하는 바와 같이, 세로 2×가로 2의 합계 4개의 포토 다이오드(PD[PD1 내지 PD4])에, 하나의 플로팅 디퓨전부(FD)를 공유하여 구성된다. 화소 트랜지스터로서는, 4개의 전송 트랜지스터(Tr1[Tr11 내지 Tr14])와, 각 하나의 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)의 3트랜지스터로 구성된다. 4개의 포토 다이오드(PD1 내지 PD4), 하나의 플로팅 디퓨전부(FD)와, 전송 트랜지스터(Tr11 내지 Tr14)와, 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)로 4화소 공유로 한 공유화소(61)가 구성된다.
4개의 전송 트랜지스터(Tr11 내지 Tr14)중, 가로 2개의 포토 다이오드(PD1 및 PD2)에 접속된 전송 트랜지스터(Tr11 및 Tr12)의 전송 게이트 전극은 공통의 게이트 전극(TG1)으로 형성된다. 가로 2개의 포토 다이오드(PD3 및 PD4)에 접속된 전송 트랜지스터(Tr13 및 Tr14)의 전송 게이트 전극은 공통의 게이트 전극(TG2)으로 형성된다.
본 실시의 형태에서는, 수직 방향으로 이웃하는 2개의 공유화소를 1조로 하여, 이 1조의 공유화소 내에서 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)가 공유화소(61)를 끼우고 상하로 분할 배치된다. 이 때, 1조 내에서는, 2개의 공유화소(61)에 대응하도록, 행방향으로 나열하여 배열된 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)가, 그 배열 관계를 상측과 하측에서 교차하도록 배치된다. 리셋 트랜지스터(Tr2)는, 소스 영역(34), 드레인 영역(35) 및 리셋 게이트 전극(36)을 갖고서 형성된다. 증폭 트랜지스터(Tr3)는, 소스 영역(27), 드레인 영역(28) 및 증폭 게이트 전극(29)을 갖고서 형성된다.
각 공유화소(61)에서는, FD 배선(31[31A, 31B])이, 리셋 트랜지스터(Tr2)의 소스 영역(24), 플로팅 디퓨전부(FD) 및 증폭 게이트 전극(29)에 전기적으로 접속된다. 수직 방향으로 이웃하는 2개의 공유화소(61)의 FD 배선(31A 및 31B)은, 열방향에 따라 배치된다.
제 8 실시의 형태에 관한 고체 촬상 장치(59)에 의하면, 행방향으로 나열하여 배열된 리셋 트랜지스터(Tr2) 및 증폭 트랜지스터(Tr3)가, 공유화소(61)를 끼우고 상하로 교차하도록 배치된다. 이에 의해, 수직 방향으로 이웃하는 공유화소(61)의 FD 배선(31A 및 231B)의 배선 길이가 같게 되고, FD 배선(31A 및 31B) 사이에서 배선 용량의 차가 발생하지 않고, 변환 효율의 행 사이 차가 생기지 않는다. 그 결과, 세로줄무늬가 발생하지 않는다.
또한, 베이어 배열의 컬러 필터를 이용한 경우, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, Gr화소와 Gb화소는, 같은 면적의 게이트 전극이 포함된다. 이에 의해, Gr화소와 Gb화소에서의 폴리실리콘의 게이트 전극에서 광 흡수의 차가 없어지고, 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 2화소 공유의 고체 촬상 장치를 제공할 수 있다.
11. 제 9 실시의 형태
(고체 촬상 장치의 구성예)
도 20에, 본 발명에 관한 고체 촬상 장치, 즉 CMOS 고체 촬상 장치의 제 9 실시의 형태를 도시한다. 도 20은, 화소 트랜지스터를 4트랜지스터형으로 하여, 세로 2×가로 2의 합계 4화소 공유로 한 복수의 공유화소를 배열한 CMOS 고체 촬상 장치에 적용한 주요부의 개략 구성을 도시한다. 본 실시의 형태는, 화소 트랜지스터의 배치에 특징을 가지며, 도 21의 제 9 비교예와 대비하여 설명한다.
도 27에, 화소 트랜지스터를 4트랜지스터형으로서 세로 2×가로 2의 합계 4화소 공유로 한 공유화소의 등가 회로를 도시한다. 도 23과 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
우선, 도 21의 제 9 비교예에 관한 고체 촬상 장치에 관해 설명한다. 제 9 비교예의 고체 촬상 장치(146)는, 수직 방향으로 이웃하는 2개의 공유화소(147)중, 한쪽의 공유화소를 끼우고 상하에 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로와, 리셋 트랜지스터(Tr2)가 분할 배치된다. 이 때, 상기 2개의 공유화소(64)에 대응하는 2개의 리셋 트랜지스터(Tr2)끼리가 같은 행방향으로 나열하여 배열된다. 또한, 상기 2개의 공유화소(64)에 대응하는 2개의 상기 직렬 회로끼리가 같은 행방향으로 나열하여 배열된다. 증폭 트랜지스터(Tr3) 및 선택 트랜지스터(Tr4)의 직렬 회로의 구성은, 전술한 도 13과 마찬가지이다,
그 밖의 구성은 도 19와 같기 때문에, 도 19와 대응하는 부분에 동일 부호를 붙여서 중복 설명을 생략한다.
제 9 비교예의 고체 촬상 장치(146)에서는, 수직 방향으로 이웃하는 공유화소(147)의 FD 배선(111A 및 11B)은 열방향에 따라 형성되고, 그 배선 길이는 같게 된다. 한편, 예를 들면 베이어 배열의 컬러 필터를 이용한 경우, Gr화소에 리셋 게이트 전극(106)의 일부가 포함되고, Gb화소에 증폭 게이트 전극(109) 및 선택 게이트 전극(118)의 일부가 포함된다. Gr화소와 Gb화소는, 각각 면적이 다른 게이트 전극을 포함하기 때문에, Gr화소와 Gb화소 사이에서 게이트 전극에서의 광 흡수의 차가 생기고, 결과적으로 감도 편차가 열 사이에서 발생하고 세로줄무늬가 된다.
다음에, 제 9 실시의 형태에 관한 고체 촬상 장치를 설명한다. 제 9 실시의 형태의 고체 촬상 장치(63)는, 도 20에 도시하는 바와 같이, 증폭 트랜지스터(Tr) 및 선택 트랜지스터(Tr4)의 직렬 회로, 리셋 트랜지스터(Tr2)를 각각 수직 방향으로 이웃하는 공유화소에서 좌우 반전한다. 또한, 좌우 반전한 배치한 상기 직렬 회로와 리셋 트랜지스터(Tr2)를 상하 교차하도록 배치하여 구성된다. 즉, 수직 방향으로 이웃하는 한쪽의 공유화소(64)의 상측에, 드레인 영역(25)을 공통으로 일체화한 2개의 리셋 트랜지스터(Tr2)와, 증폭 트랜지스터(Tr3)의 드레인 영역을 공통으로 일체화한 2개의 상기 직렬 회로가 행방향으로 배열된다. 한편, 수직 방향으로 이웃하는 한쪽의 공유화소(64)의 하측에, 상기 각각 일체화한 직렬 회로 및 리셋 트랜지스터(Tr2)의 배열과 교차하는 배열이 되도록, 각각 일체화한 리셋 트랜지스터(Tr2) 및 직렬 회로가 배치된다. 일체화한 직렬 회로 및 일체화한 리셋 트랜지스터(Tr2)는, 전술한 도 5에서 설명한 것과 같은 구성을 갖는다.
그 밖의 구성은, 전술한 도 8과 같기 때문에, 도 8과 대응하는 부분에는 동일 부호를 붙여서 중복 설명을 생략한다.
제 9 실시의 형태에 관한 고체 촬상 장치(63)에 의하면, 수직 방향으로 이웃하는 2개의 공유화소(64)의 상기 직렬 회로 및 리셋 트랜지스터(Tr2)가 좌우 반전하고, 또한 상하 교차하도록 배치되기 때문에, 수직 방향으로 이웃하는 공유화소(61)의 FD 배선(31A 및 231B)의 배선 길이가 같게 된다. 이에 의해, FD 배선(31A 및 31B) 사이에서 배선 용량의 차가 발생하지 않고, 변환 효율의 행 사이 차가 생기지 않는다. 그 결과, 세로줄무늬가 발생하지 않는다.
또한, 베이어 배열의 컬러 필터를 이용하는 경우, 화소 트랜지스터를 상기한 바와 같이 배치함에 의해, Gr화소와 Gb화소는, 같은 면적의 게이트 전극이 포함된다. 이에 의해, Gr화소와 Gb화소에서의 폴리실리콘의 게이트 전극에서 광 흡수의 차가 없어지고, 세로줄무늬가 발생하지 않는다. 따라서, 공유화소 사이에서의 감도 차가 생기기 어려운 2화소 공유의 고체 촬상 장치를 제공할 수 있다.
상술한 본 발명의 각 실시의 형태에 관한 고체 촬상 장치는, 표면 조사형, 이면 조사형의 어느 쪽에도 적용된다
12. 제 10 실시의 형태
(전자 기기의 구성예)
상술한 본 발명에 관한 고체 촬상 장치는, 예를 들면, 디지털 스틸 카메라, 디지털 비디오 카메라, 또한 카메라 부착 휴대 전화 등의 각종 휴대 단말 기기, 프린터 등의 전자 기기에 적용할 수 있다.
도 28에, 본 발명에 관한 전자 기기의 한 예로서 카메라에 적용한 제 10 실시의 형태를 도시한다. 본 실시의 형태에 관한 카메라는, 정지화상 또는 동화 촬영 가능한 비디오 카메라를 예로 한 것이다. 본 실시 형태의 카메라(71)는, 고체 촬상 장치(72)와, 고체 촬상 장치(72)의 수광 센서부에 입사광을 유도하는 광학계(73)와, 셔터 장치(74)를 갖는다. 또한, 카메라(71)는, 고체 촬상 장치(72)를 구동하는 구동 회로(75)와, 고체 촬상 장치(72)의 출력 신호를 처리하는 신호 처리 회로(76)를 갖는다.
고체 촬상 장치(72)는, 상술한 각 실시의 형태의 고체 촬상 장치의 어느 하나가 적용된다. 광학계(광학 렌즈)(73)는, 피사체로부터의 상광(像光)(입사광)을 고체 촬상 장치(72)의 촬상면상에 결상하고, 광학계(73)는, 복수의 광학 렌즈로 구성된 광학 렌즈계로 하여도 좋다. 셔터 장치(74)는, 고체 촬상 장치(72)에의 광조사 기간 및 차광 기간을 제어한다. 구동 회로(75)는, 고체 촬상 장치(72)의 전송 동작 및 셔터 장치(74)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(75)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 장치(72)의 신호 전송을 행한다. 신호 처리 회로(76)는, 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 메모리 등의 기억 매체에 기억되고, 또는, 모니터에 출력된다.
제 10 실시의 형태에 관한 카메라 등의 전자 기기에 의하면, 공유화소를 갖는 고체 촬상 장치(72)에서, 공유화소 사이에서의 감도 차가 생기기 어렵게 하기 때문에, 고화질화가 도모되고, 신뢰성이 높은 전자 기기를 제공할 수 있다.
본 발명은 2010년 1월 28일자로 일본특허청에 특허출원된 일본특허원 제2010-17019호를 우선권으로 주장한다.
당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러 가지 수정예, 조합예, 부분 조합예, 및 변경예를 실시할 수 있을 것이다.
21, 24, 47, 49, 53, 56, 56, 63 : 고체 촬상 장치
PD[PD1 내지 PD4] : 포토 다이오드
FD[FD 내지 FD2] : 플로팅 디퓨전부
Tr1[Tr11 내지 Tr14] : 전송 트랜지스터
Tr2 : 리셋 트랜지스터
Tr3 : 증폭 트랜지스터
Tr4 : 선택 트랜지스터
31A, 31B : FD 배선

Claims (1)

  1. 제1의 복수의 광전 변환부와 제1의 플로팅 디퓨전부를 포함하는 제1의 공유화소;
    상기 제1의 공유화소에 인접하여 배치되고 제2의 복수의 광전 변환부 및 제2의 플로팅 디퓨전부를 포함하는 제2의 공유화소;
    제1의 리셋 트랜지스터, 제2의 리셋 트랜지스터, 제1의 증폭 트랜지스터, 제2의 증폭 트랜지스터, 제1의 선택 트랜지스터 및 제2의 선택 트랜지스터를 포함하는 트랜지스터부를 포함하고,
    상기 제1의 선택 트랜지스터의 게이트 단자, 상기 제1의 증폭 트랜지스터의 게이트 단자, 상기 제2의 증폭 트랜지스터의 게이트 단자, 및 상기 제2의 선택 트랜지스터의 게이트 단자는, 이 순서대로, 상기 제1의 공유화소와 상기 제2의 공유화소 사이의 제1의 행에 배치되고,
    상기 제1의 리셋 트랜지스터의 게이트 단자와 상기 제2의 리셋 트랜지스터의 게이트 단자는 제2의 행에 서로 이격되어 배치되어있는 것을 특징으로 하는 촬상 장치.
KR1020190079171A 2010-01-28 2019-07-02 고체 촬상 장치 및 전자 기기 KR102072331B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-017019 2010-01-28
JP2010017019A JP5537172B2 (ja) 2010-01-28 2010-01-28 固体撮像装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170111571A Division KR101998473B1 (ko) 2010-01-28 2017-09-01 고체 촬상 장치 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20190082716A true KR20190082716A (ko) 2019-07-10
KR102072331B1 KR102072331B1 (ko) 2020-01-31

Family

ID=44308692

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020110005738A KR101682253B1 (ko) 2010-01-28 2011-01-20 고체 촬상 장치 및 전자 기기
KR1020160104093A KR101777057B1 (ko) 2010-01-28 2016-08-17 고체 촬상 장치 및 전자 기기
KR1020170111571A KR101998473B1 (ko) 2010-01-28 2017-09-01 고체 촬상 장치 및 전자 기기
KR1020190079171A KR102072331B1 (ko) 2010-01-28 2019-07-02 고체 촬상 장치 및 전자 기기

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020110005738A KR101682253B1 (ko) 2010-01-28 2011-01-20 고체 촬상 장치 및 전자 기기
KR1020160104093A KR101777057B1 (ko) 2010-01-28 2016-08-17 고체 촬상 장치 및 전자 기기
KR1020170111571A KR101998473B1 (ko) 2010-01-28 2017-09-01 고체 촬상 장치 및 전자 기기

Country Status (4)

Country Link
US (11) US8723999B2 (ko)
JP (1) JP5537172B2 (ko)
KR (4) KR101682253B1 (ko)
CN (4) CN104795416B (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625010B2 (en) * 2008-05-02 2014-01-07 Canon Kabushiki Kaisha Solid-state imaging apparatus with each pixel including a photoelectric converter portion and plural holding portions
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5644177B2 (ja) 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
CN102158663B (zh) * 2011-04-15 2013-09-11 北京思比科微电子技术股份有限公司 Cmos图像传感器像素及其控制时序
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP2013055500A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP2013055499A (ja) * 2011-09-02 2013-03-21 Sony Corp 固体撮像素子およびカメラシステム
JP5850680B2 (ja) * 2011-09-09 2016-02-03 キヤノン株式会社 撮像装置及びその制御方法
JP5864990B2 (ja) 2011-10-03 2016-02-17 キヤノン株式会社 固体撮像装置およびカメラ
JP2013084785A (ja) 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
JP2013084851A (ja) * 2011-10-12 2013-05-09 Mitsubishi Electric Corp 光電変換回路
US8629926B2 (en) 2011-11-04 2014-01-14 Honeywell International, Inc. Imaging apparatus comprising image sensor array having shared global shutter circuitry
JP6026102B2 (ja) * 2011-12-07 2016-11-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP6151892B2 (ja) * 2012-08-02 2017-06-21 キヤノン株式会社 固体撮像素子および撮像装置
JP6118046B2 (ja) * 2012-08-02 2017-04-19 キヤノン株式会社 固体撮像素子および撮像装置
JP5971078B2 (ja) * 2012-10-19 2016-08-17 株式会社ニコン 固体撮像素子および撮像装置
JP6231741B2 (ja) 2012-12-10 2017-11-15 キヤノン株式会社 固体撮像装置およびその製造方法
JP6033110B2 (ja) * 2013-02-14 2016-11-30 オリンパス株式会社 固体撮像装置および撮像装置
JP2015012303A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
JP6127869B2 (ja) * 2013-09-25 2017-05-17 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
CN104867949A (zh) * 2014-02-21 2015-08-26 恒景科技股份有限公司 影像传感器
JP6334203B2 (ja) 2014-02-28 2018-05-30 ソニー株式会社 固体撮像装置、および電子機器
JP5874777B2 (ja) * 2014-04-25 2016-03-02 ソニー株式会社 固体撮像装置及び電子機器
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
US9294693B1 (en) * 2014-10-24 2016-03-22 Omnivision Technologies, Inc. Image sensor with pixel units having interleaved photodiodes
JP2016111425A (ja) * 2014-12-03 2016-06-20 ルネサスエレクトロニクス株式会社 撮像装置
JP6246144B2 (ja) * 2015-02-16 2017-12-13 キヤノン株式会社 固体撮像装置
TWI696278B (zh) * 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
KR102414030B1 (ko) * 2015-11-18 2022-06-29 에스케이하이닉스 주식회사 이미지 센서
KR20170070693A (ko) 2015-12-14 2017-06-22 삼성전자주식회사 이미지 센서
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN112788224B (zh) 2016-01-29 2023-04-04 松下知识产权经营株式会社 摄像装置
WO2017150168A1 (ja) * 2016-02-29 2017-09-08 ソニー株式会社 撮像素子及び電子機器
CN107277396B (zh) * 2016-03-30 2021-02-26 松下知识产权经营株式会社 摄像装置
JP2017204528A (ja) * 2016-05-10 2017-11-16 セイコーエプソン株式会社 固体撮像装置
KR102617430B1 (ko) 2016-11-08 2023-12-26 에스케이하이닉스 주식회사 이미지 센서
KR102610609B1 (ko) 2016-11-14 2023-12-07 에스케이하이닉스 주식회사 이미지 센서
CN106454167A (zh) * 2016-11-16 2017-02-22 中国电子科技集团公司第四十四研究所 Ccd片上读出电路及其控制方法
KR20180076054A (ko) * 2016-12-27 2018-07-05 삼성전자주식회사 공유 픽셀을 구비한 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
KR20180077969A (ko) * 2016-12-29 2018-07-09 삼성전자주식회사 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
CN108476298B (zh) * 2017-02-25 2020-06-09 华为技术有限公司 双敏像素cmos图像传感器
KR102406996B1 (ko) * 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
KR102380819B1 (ko) * 2017-04-12 2022-03-31 삼성전자주식회사 이미지 센서
JP2017139498A (ja) * 2017-05-02 2017-08-10 ソニー株式会社 固体撮像装置、および電子機器
KR102358317B1 (ko) 2017-07-20 2022-02-08 에스케이하이닉스 주식회사 이미지 센서
JP6485675B1 (ja) * 2017-09-14 2019-03-20 パナソニックＩｐマネジメント株式会社 固体撮像装置、及びそれを備える撮像装置
JP2019075440A (ja) * 2017-10-13 2019-05-16 キヤノン株式会社 光検出装置、撮像装置、及び撮像システム
KR102472591B1 (ko) * 2018-01-29 2022-12-01 에스케이하이닉스 주식회사 이미지 센서
KR102551862B1 (ko) * 2018-01-29 2023-07-06 에스케이하이닉스 주식회사 이미지 센서
KR102591525B1 (ko) * 2018-05-28 2023-10-23 에스케이하이닉스 주식회사 공통 선택 트랜지스터를 가진 유닛 픽셀 블록을 포함하는 이미지 센서
JP7115067B2 (ja) * 2018-06-28 2022-08-09 株式会社リコー 固体撮像素子及び撮像システム
JP7086783B2 (ja) 2018-08-13 2022-06-20 株式会社東芝 固体撮像装置
KR20210010018A (ko) * 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 이미지 센싱 장치
US11152404B2 (en) * 2019-12-20 2021-10-19 Omnivision Technologies, Inc. Tunnel contact for a pixel cell in an imaging system
KR20220043943A (ko) 2020-09-28 2022-04-06 삼성전자주식회사 이미지 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043656A (ko) * 2005-10-21 2007-04-25 소니 가부시끼 가이샤 고체 촬상 장치 및 카메라
JP2008218648A (ja) * 2007-03-02 2008-09-18 Sony Corp 撮像装置およびカメラ
JP2009295937A (ja) * 2008-06-09 2009-12-17 Sony Corp 固体撮像装置、その駆動方法、及び電子機器

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US951350A (en) 1909-06-16 1910-03-08 Henry H Urquhart Brake-shoe.
US6160281A (en) 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
JP2000012821A (ja) 1998-06-26 2000-01-14 Toshiba Corp 固体撮像装置
JP4721380B2 (ja) 2000-04-14 2011-07-13 キヤノン株式会社 固体撮像装置および撮像システム
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
JP3988189B2 (ja) 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
JP2005157953A (ja) 2003-11-28 2005-06-16 International Business For Japan:Kk 食堂サービスシステム，注文表示装置，注文管理装置
US7087883B2 (en) * 2004-02-04 2006-08-08 Omnivision Technologies, Inc. CMOS image sensor using shared transistors between pixels with dual pinned photodiode
JP4517660B2 (ja) 2004-02-09 2010-08-04 ソニー株式会社 固体撮像装置、画像入力装置および固体撮像素子の駆動方法
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
JP2006005711A (ja) * 2004-06-18 2006-01-05 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
KR20070034063A (ko) * 2004-07-20 2007-03-27 후지쯔 가부시끼가이샤 Ｃｍｏｓ 촬상 소자
JP2006049611A (ja) 2004-08-05 2006-02-16 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP4492250B2 (ja) 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
JP4971586B2 (ja) * 2004-09-01 2012-07-11 キヤノン株式会社 固体撮像装置
KR100598015B1 (ko) * 2005-02-07 2006-07-06 삼성전자주식회사 공유 구조 상보성 금속 산화막 반도체 액티브 픽셀 센서어레이의 레이 아웃
JP2006237361A (ja) * 2005-02-25 2006-09-07 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP4459098B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4793042B2 (ja) 2005-03-24 2011-10-12 ソニー株式会社 固体撮像素子及び撮像装置
US7646726B2 (en) 2005-06-09 2010-01-12 At&T Intellectual Property 1, L.P. System for detecting packetization delay of packets in a network
JP2007243093A (ja) 2006-03-13 2007-09-20 Matsushita Electric Ind Co Ltd 固体撮像装置、撮像装置および信号処理方法
US7638804B2 (en) * 2006-03-20 2009-12-29 Sony Corporation Solid-state imaging device and imaging apparatus
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
US7916195B2 (en) * 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
KR100828942B1 (ko) * 2006-12-19 2008-05-13 (주)실리콘화일 4ｔ-4ｓ 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장장치, 반도체 공정 마스크, 반도체 웨이퍼
KR100819711B1 (ko) 2006-12-27 2008-04-04 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
JP4479729B2 (ja) * 2007-01-11 2010-06-09 ソニー株式会社 固体撮像装置、電子モジュール及び電子機器
JP4215167B2 (ja) * 2007-01-16 2009-01-28 シャープ株式会社 増幅型固体撮像装置および電子情報機器
JP5076528B2 (ja) * 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
US7915702B2 (en) * 2007-03-15 2011-03-29 Eastman Kodak Company Reduced pixel area image sensor
WO2008133146A1 (ja) * 2007-04-18 2008-11-06 Rosnes Corporation 固体撮像装置
JP4389959B2 (ja) * 2007-04-23 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP5104036B2 (ja) * 2007-05-24 2012-12-19 ソニー株式会社 固体撮像素子とその製造方法及び撮像装置
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP2009010862A (ja) * 2007-06-29 2009-01-15 Canon Inc 撮像装置の駆動方法
JP2009038263A (ja) * 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
US7924333B2 (en) * 2007-08-17 2011-04-12 Aptina Imaging Corporation Method and apparatus providing shared pixel straight gate architecture
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
US7989749B2 (en) * 2007-10-05 2011-08-02 Aptina Imaging Corporation Method and apparatus providing shared pixel architecture
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP5153378B2 (ja) * 2008-02-15 2013-02-27 キヤノン株式会社 固体撮像装置及びその駆動方法
JP4630907B2 (ja) 2008-03-03 2011-02-09 シャープ株式会社 固体撮像装置および電子情報機器
TWI504256B (zh) * 2008-04-07 2015-10-11 Sony Corp 固態成像裝置，其訊號處理方法，及電子設備
JP5098831B2 (ja) * 2008-06-06 2012-12-12 ソニー株式会社 固体撮像素子およびカメラシステム
US8035716B2 (en) * 2008-06-13 2011-10-11 Omnivision Technologies, Inc. Wide aperture image sensor pixel
JP5245572B2 (ja) * 2008-06-26 2013-07-24 富士通セミコンダクター株式会社 半導体装置及び携帯型電子機器
JP4661912B2 (ja) * 2008-07-18 2011-03-30 ソニー株式会社 固体撮像素子およびカメラシステム
JP5004892B2 (ja) 2008-07-29 2012-08-22 株式会社半導体エネルギー研究所 半導体装置
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5109962B2 (ja) * 2008-12-22 2012-12-26 ソニー株式会社 固体撮像装置および電子機器
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5267867B2 (ja) * 2009-03-06 2013-08-21 ルネサスエレクトロニクス株式会社 撮像装置
TWI425629B (zh) * 2009-03-30 2014-02-01 Sony Corp 固態影像拾取裝置及其製造方法，影像拾取裝置及電子裝置
TWI411102B (zh) * 2009-03-31 2013-10-01 Sony Corp 固態成像元件及成像裝置
JP5476832B2 (ja) * 2009-07-23 2014-04-23 ソニー株式会社 固体撮像装置及びカメラ
JP2011035154A (ja) * 2009-07-31 2011-02-17 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP5568934B2 (ja) * 2009-09-29 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、電子機器、レンズアレイ
US8872953B2 (en) * 2009-10-30 2014-10-28 Sony Corporation Solid-state imaging device, manufacturing method thereof, camera, and electronic device
JP5454894B2 (ja) * 2009-12-16 2014-03-26 株式会社東芝 固体撮像装置およびその製造方法
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5552858B2 (ja) * 2010-03-26 2014-07-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
WO2014002366A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043656A (ko) * 2005-10-21 2007-04-25 소니 가부시끼 가이샤 고체 촬상 장치 및 카메라
JP2008218648A (ja) * 2007-03-02 2008-09-18 Sony Corp 撮像装置およびカメラ
JP2009295937A (ja) * 2008-06-09 2009-12-17 Sony Corp 固体撮像装置、その駆動方法、及び電子機器

Also Published As

Publication number Publication date
US20180146153A1 (en) 2018-05-24
KR20160100895A (ko) 2016-08-24
US20170085822A1 (en) 2017-03-23
JP5537172B2 (ja) 2014-07-02
CN104795417A (zh) 2015-07-22
CN104795417B (zh) 2018-04-13
US20230269500A1 (en) 2023-08-24
KR20110088396A (ko) 2011-08-03
KR20170104130A (ko) 2017-09-14
JP2011155596A (ja) 2011-08-11
CN104851898B (zh) 2019-05-31
KR101682253B1 (ko) 2016-12-05
US11394914B2 (en) 2022-07-19
US11019296B2 (en) 2021-05-25
US20150319392A1 (en) 2015-11-05
CN104795416A (zh) 2015-07-22
US20140204255A1 (en) 2014-07-24
KR101998473B1 (ko) 2019-07-09
US20190342514A1 (en) 2019-11-07
US9111835B2 (en) 2015-08-18
CN104851898A (zh) 2015-08-19
CN102157536B (zh) 2015-05-13
US11595610B2 (en) 2023-02-28
US10397509B2 (en) 2019-08-27
CN104795416B (zh) 2018-07-13
US20110181747A1 (en) 2011-07-28
US20220303489A1 (en) 2022-09-22
US20200177832A1 (en) 2020-06-04
US9270915B2 (en) 2016-02-23
KR102072331B1 (ko) 2020-01-31
US9111834B2 (en) 2015-08-18
CN102157536A (zh) 2011-08-17
US20140211053A1 (en) 2014-07-31
US20160112664A1 (en) 2016-04-21
US9787933B2 (en) 2017-10-10
US9521350B2 (en) 2016-12-13
US8723999B2 (en) 2014-05-13
KR101777057B1 (ko) 2017-09-19

Similar Documents

Publication Publication Date Title
KR101998473B1 (ko) 고체 촬상 장치 및 전자 기기
US20220231073A1 (en) Image sensor and electronic apparatus including the same
KR101658243B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP6334203B2 (ja) 固体撮像装置、および電子機器
KR20140097113A (ko) 고체 촬상 소자 및 전자 기기
JP6276297B2 (ja) 固体撮像装置及び電子機器
JP2017175164A (ja) 固体撮像装置及び電子機器
JP5874777B2 (ja) 固体撮像装置及び電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right