JP5245572B2 - 半導体装置及び携帯型電子機器 - Google Patents

半導体装置及び携帯型電子機器 Download PDF

Info

Publication number
JP5245572B2
JP5245572B2 JP2008167619A JP2008167619A JP5245572B2 JP 5245572 B2 JP5245572 B2 JP 5245572B2 JP 2008167619 A JP2008167619 A JP 2008167619A JP 2008167619 A JP2008167619 A JP 2008167619A JP 5245572 B2 JP5245572 B2 JP 5245572B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion element
photodiode
detection circuit
color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008167619A
Other languages
English (en)
Other versions
JP2010010370A (ja
Inventor
成実 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008167619A priority Critical patent/JP5245572B2/ja
Priority to US12/399,517 priority patent/US7732846B2/en
Publication of JP2010010370A publication Critical patent/JP2010010370A/ja
Application granted granted Critical
Publication of JP5245572B2 publication Critical patent/JP5245572B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、半導体装置及び携帯型電子機器に関し、特に、固体撮像素子を含む半導体装置及び携帯型電子機器に関する。
金属酸化物半導体（ＭＯＳ）型固体撮像素子の微細化が進んでおり、例えば、画素となるフォトダイオード間の平均ピッチが１．４μｍ以下となっている。フォトダイオードが微細化するとともに、フォトダイオードで変換された信号電荷量を検出する読出しトランジスタも微細化している。フォトダイオードの面積が減少すると、感度が低下する。また、読出しトランジスタが小さくなると、その特性がばらつく。
限られた面積内に、効率的にフォトダイオード及び読出しトランジスタ等を配置する技術が望まれる。例えば、三角形の頂点上に３つのフォトダイオードを並べ、三角形の中心近傍に、これらフォトダイオードで変換された信号電荷が転送されるフローティングディフュージョンや読出しトランジスタ等を配置した画素ユニット構造が提案されている（特許文献１）。
特開２００６−１６５５６７号公報
本発明の一目的は、光電変換素子と、光電変換素子で変換された信号電荷を検出する検出回路とが形成された画素ユニットが、複数並べられた固体撮像素子を含み、画素ユニット内で検出回路の形成領域を広くとることが容易な半導体装置、及び、そのような半導体装置を搭載した携帯型電子機器を提供することである。
本発明の一観点によれば、行列状に配置された複数の画素ユニットを有し、該複数の画素ユニットの各々は、第１の色の光が入射し、受光した光を信号電荷に変換する第１の光電変換素子と、第２の色の光が入射し、受光した光を信号電荷に変換する第２の光電変換素子と、第３の色の光が入射し、受光した光を信号電荷に変換する第３の光電変換素子と、前記第１〜第３の光電変換素子の各々で変換された前記信号電荷を検出し、該第１〜第３の光電変換素子に共通に用いられる検出回路とを含み、前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが並んだ行と、前記第２の光電変換素子と前記第３の光電変換素子とが並んだ行とが隣接して配置されている画素ユニット、または、前記第１の光電変換素子と前記検出回路とが並んだ列と、前記第２の光電変換素子と前記第３の光電変換素子とが並んだ列とが隣接して配置されている画素ユニットのいずれかである半導体装置が提供される。
第１の光電変換素子と検出回路とを一方向に（例えば行方向に）並べて配置している。これにより、第１の光電変換素子の面積を広くするとき（例えば第１の光電変換素子の列方向の幅を長くして面積を大きくするとき）、同時に検出回路の形成領域の面積を広くすることが容易である。
まず、比較例の金属酸化物半導体（ＭＯＳ）型固体撮像素子について説明する。比較例のＭＯＳ型固体撮像素子は、行列状に配置された多数の画素ユニットを有する。
図１５（Ａ）は、ある１つの画素ユニットＰＵを示す概略平面図である。画素ユニットＰＵは、例えば一辺２．８μｍの正方形形状である。画素ユニットＰＵ内に、２行２列に４つの画素領域が配置されている。
この例では、左上及び右下の画素領域に、緑色画素用のフォトダイオード（以下、緑色フォトダイオードと呼ぶこととする）ＰＤＧが配置され、右上の画素領域に、赤色画素用のフォトダイオード（以下、赤色フォトダイオードと呼ぶこととする）ＰＤＲが配置され、左下の画素領域に、青色画素用のフォトダイオード（以下、青色フォトダイオードと呼ぶこととする）ＰＤＢが配置されている。画素ユニット内に、対角上に配置される２つの緑色画素と、それと交差する対角上に配置される赤色画素と青色画素を有するベイヤー配列が形成されている。行方向または列方向の、隣接する画素間の平均的なピッチは、例えば１．４μｍとなる。
フォトダイオードＰＤＧ、ＰＤＲ、及びＰＤＢは、どれも矩形の１つの角を切り欠いた平面形状であり、各フォトダイオードの面積は、切り欠いていない矩形の面積で見積もることができる。なお、以下、矩形には、必要に応じて正方形も含むこととし、矩形の面積を、隣り合う辺の長さの掛け算で表すこともある。比較例のフォトダイオードＰＤＧ、ＰＤＲ、及びＰＤＢの面積はすべて等しく、例えば０．７３μｍ×１．０μｍである。広いフォトダイオードの面積は、良好な感度を得るために好ましい。
左上の緑色フォトダイオードＰＤＧと左下の青色フォトダイオードＰＤＢのなす画素領域の列と、右上の赤色フォトダイオードＰＤＲと右下の緑色フォトダイオードＰＤＧのなす画素領域の列との間に、トランジスタ領域が配置されている。
トランジスタ領域に、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、読出しトランジスタＳＦ、及びセレクトトランジスタＳＬが配置されている。読出しトランジスタＳＦのゲート電極ＧＳＦの下に配置される矩形のチャネル部分の面積は、例えば０．３１μｍ×０．３０μｍである。
また、フォトダイオードごとに、フォトダイオードで生成された信号電荷をフローティングディフュージョンＦＤに転送する転送ゲート電極ＴＧが設けられている。
図１５（Ｂ）は、画素ユニットＰＵの回路図である。図１５（Ｂ）を参照して、比較例の画素ユニットの動作について説明する。
例として、赤色フォトダイオードＰＤＲからの読出し動作を説明する。赤色フォトダイオードＰＤＲの転送ゲート電極ＴＧに転送電圧パルスが印加されると、赤色フォトダイオードＰＤＲで生成された信号電荷がフローティングディフュージョンＦＤに転送される。
フローティングディフュージョンＦＤは、ソースフォロワートランジスタである読出しトランジスタＳＦのゲート電極ＧＳＦに電気的に接続されている。読出しトランジスタＳＦのソースが、セレクトトランジスタＳＬを介して、信号を外部に取り出すシグナル線ＳＩＧに接続されており、読出しトランジスタＳＦのドレインが、電源電圧ＶＲに接続されている。
フローティングディフュージョンＦＤに転送された電荷量に応じて、読出しトランジスタＳＦのゲートへの印加電圧が変化し、このゲート電圧に応じて、トランジスタＳＦを流れる電流が変化する。このようにして、赤色フォトダイオードＰＤＲで変換された電荷量が、トランジスタＳＦを流れる電流として検出される。
フローティングディフュージョンＦＤは、リセットトランジスタＲＳＴを介して電源電圧ＶＲに接続される。外部への信号読出し時は、リセットトランジスタＲＳＴはオフにされている。外部への信号読出しが完了したら、リセットトランジスタＲＳＴをオンにすることにより、フローティングディフュージョンＦＤに転送された電荷が、電源電圧ＶＲ側に流れ、リセットされる。
残りの（２つの）緑色フォトダイオードＰＤＧ、及び青色フォトダイオードＰＤＢについても、読出し動作は同様である。リセットトランジスタＲＳＴ、読出しトランジスタＳＦ、及びセレクトトランジスタＳＬが、画素ユニット内の４つのフォトダイオードに共用される。
なお、この比較例では、画素ユニットをまたがって列方向に隣接する２つのフォトダイオードの転送ゲート電極ＴＧが、接続されている。つまり、異なる行の画素ユニットに共通の転送ゲート電極ＴＧを用いる構造となっている。このため、行を選択するためのセレクトトランジスタＳＬを用いている。
読出しトランジスタＳＦの性能は、読出しトランジスタＳＦのチャネル部分の面積が狭いほどばらつく。画素ユニットごとに読出しトランジスタＳＦの性能がばらつくと、フォトダイオードから読み出された電荷量が等しくても、画素ユニットごとに出力がばらつくこととなる。
感度を良好とするための対策は、フォトダイオードの面積確保と、出力ばらつきを抑えるための読出しトランジスタＳＦのチャネル部分の面積確保がある。
次に、本発明の第１の実施例によるＭＯＳ型固体撮像素子について説明する。比較例と同様に、実施例のＭＯＳ型固体撮像素子も、行列状に配置された多数の画素ユニットを有する。例えば、３００万個程度の画素ユニットが配置される。
図１は、第１の実施例のある１つの画素ユニットＰＵを示す概略平面図である。画素ユニットＰＵは、例えば一辺２．８μｍの正方形形状である。画素ユニットＰＵ内が、行方向及び列方向についてそれぞれ２つの区画に分けられて、４つの区画が画定されている。
この例では、行方向について、左側から１．４μｍ、右側から１．４μｍの位置に境界が画定され、列方向について、上側から１．６μｍ、下側から１．２μｍの位置に境界が画定されている。左上と右上の区画の面積は等しく、左下と右下の区画の面積は等しく、左上と右上の区画は、左下と右下の区画に比べて広い。
画素ユニットＰＵ内に画定された４つの区画のうち３つの区画が、フォトダイオードの配置される画素領域として用いられる。この例では、相対的に広い左上の画素領域に、緑色フォトダイオードＰＤＧが配置され、相対的に狭い右下及び左下の画素領域に、それぞれ、赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢが配置されている。画素ユニット内に、緑色画素、赤色画素、及び青色画素が、１つずつ配置される構造となっている。４つの区画のうち、残りの１つの区画、すなわち相対的に広い右上の区画が、トランジスタ領域として用いられる。
緑色フォトダイオードＰＤＧとトランジスタ領域とが行方向に並び、また、青色フォトダイオードＰＤＢと赤色フォトダイオードＰＤＲとが、緑色フォトダイオードＰＤＧ及びトランジスタ領域に隣接して、行方向に並んでいる。緑色フォトダイオードＰＤＧと青色フォトダイオードＰＤＢとが列方向に並び、また、トランジスタ領域と赤色フォトダイオードＰＤＲとが、緑色フォトダイオードＰＤＧ及び青色フォトダイオードＰＤＢに隣接して、列方向に並んでいる。
フォトダイオードＰＤＧ、ＰＤＲ、及びＰＤＢは、どれも矩形の１つの角を切り欠いた平面形状であり、各フォトダイオードの面積は、切り欠いていない矩形の面積で見積もることができる。緑色フォトダイオードＰＤＧの面積は、例えば１．２μｍ×１．２μｍであり、赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢの面積はそれぞれ、例えば１．０μｍ×０．８μｍである。
トランジスタ領域に、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、及び読出しトランジスタＳＦが配置されている。フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、及び読出しトランジスタＳＦを含んで、画素ユニットＰＵ内の各フォトダイオードで変換された信号電荷を検出する検出回路が形成される。フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、及び読出しトランジスタＳＦは、３つのフォトダイオードＰＤＧ、ＰＤＲ、及びＰＤＢに共用される。なお、比較例の画素ユニットと異なり、セレクトトランジスタＳＬが省略されている。
読出しトランジスタＳＦのチャネル部分の面積は、例えば０．３６μｍ（ソースとドレインとを結ぶ方向の長さＬ）×０．４９μｍ（幅Ｗ）である。本実施例の配置では、長さＬの方向が行方向に平行であり、幅Ｗの方向が列方向に平行である。
緑色フォトダイオードＰＤＧ、赤色フォトダイオードＰＤＲ、及び青色フォトダイオードＰＤＢに対応して、それぞれ、フォトダイオードで変換された信号電荷をフローティングディフュージョンＦＤに転送する転送ゲート電極ＴＧＧ、ＴＧＲ、及びＴＧＢが設けられている。
比較例と対比させて説明すると、実施例の画素ユニットは、比較例で２行２列に配置された画素領域の１つを、フォトダイオードを配置する領域としては用いず、読出しトランジスタＳＦ等を配置するための広いトランジスタ領域として確保し、狭い画素領域間にはトランジスタ領域を配置しないようにした構造であるといえる。
このため、実施例の画素ユニット構造では、読出しトランジスタＳＦのチャネル部分の面積を広くしやすい。読出しトランジスタＳＦのチャネル部分の面積は、比較例では例えば０．３１μｍ×０．３０μｍ（＝０．０９３（μｍ）２）であったのに対し、第１の実施例では例えば０．３６μｍ×０．４９μｍ（＝０．１８（μｍ）２）であり、約９０％の増加を図ることができる。読出しトランジスタＳＦの性能のばらつき抑制が図られる。
ただし、比較例に対して、実施例では画素ユニット内の緑色フォトダイオードＰＤＧが、２つから１つに減っている。そこで、実施例では、相対的に広い区画に緑色フォトダイオードＰＤＧを配置し、１つとなった緑色フォトダイオードＰＤＧの面積を広く取ることにより、緑色画素の感度低下を抑制し、充分な輝度情報の取得を図る。
緑色フォトダイオードＰＤＧの面積は、比較例では例えば０．７３μｍ×１．０μｍ×２（＝１．４６（μｍ）２）であったのに対し、第１の実施例では例えば１．２μｍ×１．２μｍ（＝１．４４（μｍ）２）であり、ほぼ同等に保つことができる。
なお、赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢの面積は、それぞれ、比較例では例えば０．７３μｍ×１．０μｍ（＝０．７３（μｍ）２）であったのに対し、第１の実施例では例えば１．０μｍ×０．８μｍ（＝０．８（μｍ）２）であり、約１０％の増加を図ることができる。
このように、画素ユニット内を２行２列の４つの区画に分け、３つの区画にそれぞれ緑色、赤色、及び青色フォトダイオードを配置し、残りの１区画にトランジスタ領域を配置することにより、例えば読出しトランジスタＳＦのチャネル部分を広く取ることが容易となる。
また、特に緑色フォトダイオードを配置する区画を、赤色フォトダイオードを配置する区画及び青色フォトダイオードを配置する区画よりも広くして、緑色フォトダイオードの面積を、赤色フォトダイオードの面積及び青色フォトダイオードの面積よりも広くすることにより、緑色画素の感度低下が抑制され、輝度情報の良好な取得が図られる。
緑色フォトダイオードとトランジスタ領域とを行方向に並べて配置している。これにより、緑色フォトダイオードの面積を広くするとき（例えば緑色フォトダイオードの列方向の幅を広くするとき）、同時にトランジスタ領域の面積を広くすることが容易である。
図２は、第１の実施例の画素ユニットを正方行列状に３行×３列並べた部分の配置例（画素ユニット内の区画単位で表す場合、区画を６行６列分並べた部分の配置例）である。
緑色フォトダイオードＰＤＧとトランジスタ領域とが交互に並んだ行と、赤色フォトダイオードＰＤＲと青色フォトダイオードＰＤＢとが交互に並んだ行が、列方向に交互に並んでいる。
図２には、各フォトダイオード上方に配置されたマイクロレンズＭＬＧ、ＭＬＲ、ＭＬＢも示している。各マイクロレンズは、それに対応するフォトダイオードをほぼ含む大きさの円形形状を有する。
赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢよりも、緑色フォトダイオードＰＤＧの方が広いことで、赤色及び青色フォトダイオードのマイクロレンズＭＬＲ、ＭＬＢの面積よりも、緑色フォトダイオードのマイクロレンズＭＬＧの面積の方が広い。
マイクロレンズとそれに対応するフォトダイオードとの間に、当該フォトダイオードに対応する色のカラーフィルタが介在し、所望の色の光が、各フォトダイオードに入射する。
図３は、第１の実施例のカラーフィルタの配置例を示す。緑色（Ｇ）フィルタ１色からなる行と、赤色（Ｒ）フィルタと青色（Ｂ）フィルタとが交互に並んだ行とが、列方向に交互に並んでいる。トランジスタ領域上には、緑色フィルタが配置されている。
次に、図４（Ａ）〜図４（Ｄ）を参照し、第１の実施例のＭＯＳ型固体撮像素子の製造手順に沿って、画素ユニットＰＵの配線の接続構造等についてさらに説明する。ある１つの画素ユニットＰＵについて図示しつつ説明するが、他の画素ユニットについても同様である。例えば、９０ｎｍルールの半導体装置製造技術が用いられる。
図４（Ａ）に示すように、ｐ型シリコン基板に活性領域１が画定されている。活性領域１にドットを付して示す（なお、電極下方はドット表示をしていない）。画素ユニットＰＵの右上に画定されたトランジスタ領域において、フローティングディフュージョンＦＤ、リセットトランジスタＲＳＴ、及び読出しトランジスタＳＦとする活性領域の外側に、例えば酸化シリコン膜からなりシャロートレンチアイソレーション（ＳＴＩ）による素子分離領域２が形成されている。素子分離領域２を白地で示す。画素ユニットＰＵの左上、右下、及び左下に画定された画素領域では、全面が活性領域となっている。
ｐ型シリコン基板１にｎ型拡散層を形成することにより、フォトダイオードが形成される。フォトダイオードが、受光した光を信号電荷に変換する。左上の画素領域に、緑色フォトダイオードＰＤＧが形成され、右下の画素領域に、赤色フォトダイオードＰＤＲが形成され、左下の画素領域に、青色フォトダイオードＰＤＢが形成されている。
各フォトダイオードは、矩形の１つの角を切り欠いた平面形状である。３つのフォトダイオードＰＤＧ、ＰＤＲ、及びＰＤＢに囲まれた画素ユニットＰＵの中央部分（以下、単に画素ユニットの中央部分と呼ぶ）に向いた角が、どのフォトダイオードについても切り欠かれている。
トランジスタ領域の読出しトランジスタＳＦ、リセットトランジスタＲＳＴ、及びフローティングディフュージョンＦＤを取り囲み、さらに画素ユニットの中央部分に突き出した領域が、トランジスタのソース・ドレインを形成するためのｎ型不純物が注入されたＮＳＤ型注入領域３となっている。この例では、読出しトランジスタＳＦ及びリセットトランジスタＲＳＴを、ｎ型ＭＯＳトランジスタとしている。
トランジスタ領域の、画素ユニットの中央部分近傍に、フローティングディフュージョンＦＤが配置されている。転送ゲート電極ＴＧＧ、ＴＧＲ、及びＴＧＢが、それぞれ、対応するフォトダイオードＰＤＧ、ＰＤＲ、及びＰＤＢの切り欠かれた部分の斜めの辺近傍に重なりを持ち、またＮＳＤ型注入領域３と重なりを持つように形成されている。
フローティングディフュージョンＦＤとする活性領域が、リセットトランジスタＲＳＴとする活性領域を介して、読出しトランジスタＳＦとする活性領域につながっている。フローティングディフュージョンＦＤが、リセットトランジスタＲＳＴのソースに接続され、リセットトランジスタＲＳＴのドレインが、読出しトランジスタＳＦのドレインに接続される構造となっている。
リセットトランジスタＲＳＴのチャネル部分上方、及び読出しトランジスタＳＦのチャネル部分上方に、それぞれ、ゲート電極ＧＲＳＴ及びＧＳＦが形成されている。転送ゲート電極ＴＧＧ、ＴＧＲ、ＴＧＢ、及び、ゲート電極ＧＲＳＴ、ＧＳＦは、例えばポリシリコン層をパターニングして形成される。
次に、図４（Ｂ）に示すように、シリコン基板、及び、転送ゲート電極等とするポリシリコン層の上方に、例えばＣｕを用いた第１メタル層（シグナル線、電源電圧供給線等）、及び第１メタル層と下方部分とのコンタクトを形成する。
画素ユニットＰＵの列方向（図の縦方向）に沿った縁上方に、読出しトランジスタＳＦからの出力信号を取り出すシグナル線ＳＩＧが配置される。また、画素ユニットＰＵ内を行方向に関し区分する縁上方、すなわち、図において左上及び左下の画素領域と、右上のトランジスタ領域及び右下の画素領域とを区分する縁上方に、電源電圧の供給線ＶＲが配置される。電源電圧ＶＲが、読出しトランジスタＳＦのドレインに接続され、シグナル線ＳＩＧが、読出しトランジスタＳＦのソースに接続される。
また、第１メタル層として、フローティングディフュージョンＦＤと読出しトランジスタＳＦのゲート電極ＧＳＦとの接続線ＦＤＳＦが形成される。さらに、上方に形成される第２メタル層との接続に必要となる配線部分も形成される。
次に、図４（Ｃ）に示すように、シリコン基板、ポリシリコン層、及び第１メタル層の上方に、例えばＣｕを用いた第２メタル層（ＴＧＲ線、ＴＧＢ線等）、及び第２メタル層と下方部分とのコンタクトを形成する。
画素ユニットＰＵの行方向（図の横方向）に沿った縁上方に、転送ゲート電極ＴＧＲに転送電圧パルスを供給するＴＧＲ線（ＬＴＧＲ）が配置される。また、画素ユニットＰＵ内を列方向に関し区分する縁上方、すなわち、図において左上の画素領域及び右上のトランジスタ領域と、左下及び右下の画素領域とを区分する縁上方に、転送ゲート電極ＴＧＢに転送電圧パルスを供給するＴＧＢ線（ＬＴＧＢ）が配置される。ＴＧＲ線が、第１メタル層による配線部分を介して転送ゲート電極ＴＧＲに接続され、ＴＧＢ線が、第１メタル層による配線部分を介して転送ゲート電極ＴＧＢに接続される。さらに、上方に形成される第３メタル層との接続に必要となる配線部分も形成される。
次に、図４（Ｄ）に示すように、シリコン基板、ポリシリコン層、第１メタル層、及び第２メタル層の上方に、例えばＣｕを用いた第３メタル層（リセット線、ＴＧＧ線等）、及び第３メタル層と下方部分とのコンタクトを形成する。
画素ユニットＰＵの行方向（図の横方向）に沿った縁上方に、従って、第２メタル層のＴＧＲ線の上方に、リセットトランジスタＲＳＴのゲート電極ＧＲＳＴに制御電圧を供給するリセット線ＬＲＳＴが配置される。また、画素ユニットＰＵ内を列方向に関し区分する縁上方に、従って、第２メタル層のＴＧＢ線の上方に、転送ゲート電極ＴＧＧに転送電圧パルスを供給するＴＧＧ線（ＬＴＧＧ）が配置される。
リセット線ＬＲＳＴが、第１メタル層及び第２メタル層による配線部分を介してリセットトランジスタＲＳＴのゲート電極ＧＲＳＴに接続され、ＴＧＧ線が、第１メタル層及び第２メタル層による配線部分を介して転送ゲート電極ＴＧＧに接続される。
さらに、カラーフィルタ、マイクロレンズ等が形成されて、第１の実施例のＭＯＳ型固体撮像素子が作製される。なお、本実施例のＭＯＳ型固体撮像素子の製造に、ＭＯＳ型固体撮像素子を製造する公知の技術を適宜用いることができる。
次に、図５（Ａ）及び図５（Ｂ）を参照して、第１の実施例のＭＯＳ型固体撮像素子からの信号読出しシーケンスについて説明する。図５（Ａ）は、本実施例の画素ユニットＰＵの回路図である。
本実施例のＭＯＳ型固体撮像素子では、画素ユニットごとに出力信号を取り出すシグナル線が設けられており、画素ユニット１行分の信号を同時に読み出すことができる。図５（Ｂ）は、信号読出し行を選択し、選択行の画素ユニット内の１つ（例えば赤色画素）のフォトダイオードに対して読出しを行う動作を示すタイミングチャートである。
図５（Ｂ）に、電源電圧ＶＲ、選択行のリセットトランジスタＲＳＴのゲート電圧（選択行ＲＳＴ）、選択行の画素ユニット内で信号を読み出す色のフォトダイオードの転送ゲート電極への印加電圧（選択行選択画素ＴＧ）、選択行の画素ユニット内で信号を読み出さない色のフォトダイオードの転送ゲート電極への印加電圧（選択行非選択画素ＴＧ）、非選択行のリセットトランジスタＲＳＴのゲート電圧（非選択行ＲＳＴ）、及び、非選択行の（すべての）フォトダイオードの転送ゲート電極への印加電圧（非選択行ＴＧ）の時間変化を示す。
電源電圧ＶＲは、正の高い電圧ＶＲ１（例えば２．８Ｖ）と、正の低い電圧ＶＲ２（例えば１．８Ｖ）とを取る。初期時刻ｔ０において、電源電圧は高いＶＲ１、選択行ＲＳＴはオン、非選択行ＲＳＴもオンである。
電源電圧が、ＶＲ１からＶＲ２に低下する。電源電圧がＶＲ２に低下している期間中の時刻ｔ１に、非選択行ＲＳＴをオフにする。これにより、非選択行の画素ユニットでは、フローティングディフュージョンＦＤに低い電圧ＶＲ２が書き込まれた状態となる。
非選択行の画素ユニットにおいて、フローティングディフュージョンＦＤに低い電圧ＶＲ２が書き込まれた状態では、読出しトランジスタＳＦがオンとならないように、低い電圧ＶＲ２が選ばれている。これにより、非選択行の画素ユニットからは信号が出力されない。
その後、電源電圧が、ＶＲ２からＶＲ１に上昇する。電源電圧が高いＶＲ１となっている期間中の時刻ｔ２に、選択行ＲＳＴをオフにする。これにより、選択行の画素ユニットでは、フローティングディフュージョンＦＤに高い電圧ＶＲ１が書き込まれた状態となる。
選択行の画素ユニットにおいて、フローティングディフュージョンＦＤに高い電圧ＶＲ１が書き込まれた状態で、読出しトランジスタＳＦがオンとなるように、高い電圧ＶＲ１が選ばれている。これにより、選択行の画素ユニットから信号を出力させることができる。
次に、時刻ｔ３に、選択行の画素ユニットからの出力を、ノイズ分として検出する。次に、時刻ｔ４〜ｔ５の期間に選択行選択画素ＴＧをオンにし（例えば２．８Ｖの転送電圧パルスを印加し）、読み出す色のフォトダイオードからフローティングディフュージョンＦＤに信号電荷を転送する。
次に、時刻ｔ６に、フローティングディフュージョンＦＤに信号電荷が転送された状態で、再び選択行の画素ユニットからの出力を検出し、先に検出したノイズ分との差分を取って、当該色の出力信号が得られる。
次に、時刻ｔ７に、選択行ＲＳＴをオンにして、フローティングディフュージョンＦＤに転送された電荷をリセットする。なお、時刻ｔ７に、非選択行ＲＳＴもオンに切り換えられる。
選択行の画素ユニット内で信号を読み出さない色のフォトダイオードの転送ゲート電極への印加電圧（選択行非選択画素ＴＧ）、及び、非選択行の画素ユニットにおけるフォトダイオードの転送ゲート電極への印加電圧（非選択ＴＧ）は、常にオフである。
このような読出し動作を、各行の各色のフォトダイオードについて実行することにより、実施例のＭＯＳ型固体撮像素子からの画像信号読出しが行われる。行選択に、セレクトトランジスタを用いる必要がない。
なお、比較例のＭＯＳ型固体撮像素子では、画素ユニット内に４つのフォトダイオードが配置されており、対応する４つの転送ゲート電極が必要であった。本実施例のＭＯＳ型固体撮像素子では、画素ユニット内に配置されたフォトダイオード数が３つであり、転送ゲート電極も３つに減っている。このため、転送ゲート電極に係る配置の自由度が増す。
比較例のＭＯＳ型固体撮像素子では、列方向に隣り合う画素ユニットで転送ゲート電極を共通としたため、セレクトトランジスタＳＬを必要としたが、実施例のＭＯＳ型固体撮像素子では、列方向に隣り合う画素ユニットで転送ゲート電極が独立しているので、セレクトトランジスタＳＬが省略できる。セレクトトランジスタＳＬを省略することにより、読出しトランジスタＳＦ等の配置面積を広く取ることが容易になる。
次に、第２の実施例によるＭＯＳ型固体撮像素子について説明する。特に、画素ユニット内の区画の大きさを列方向に変え、各色のフォトダイオードの大きさを変えた点が、第１の実施例と異なる。各色フォトダイオードの配置や、配線の接続構造等は、第１の実施例と同様である。
図６は、第２の実施例のある１つの画素ユニットＰＵを示す概略平面図である。画素ユニットＰＵは、例えば、第１の実施例と同様に、一辺２．８μｍの正方形形状であり、行方向について、左側から１．４μｍ、右側から１．４μｍの位置に境界が画定されている。ただし、列方向について、上側から１．４５μｍ、下側から１．３５μｍの位置に境界が画定されている。
第１の実施例に比べて、上側の区画の面積、つまり緑色フォトダイオードＰＤＧの画素領域及びトランジスタ領域の面積が狭く、下側の区画の面積、つまり赤色フォトダイオードＰＤＲの画素領域及び青色フォトダイオードＰＤＢの画素領域の面積が広い。
緑色フォトダイオードＰＤＧの面積は、例えば１．２μｍ×１．１μｍであり、赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢの面積はそれぞれ、例えば１．０μｍ×０．９μｍである。読出しトランジスタＳＦのチャネル部分の面積は、例えば０．３６μｍ（ソース・ドレイン方向の長さＬ）×０．３９（幅Ｗ）μｍである。
緑色フォトダイオードＰＤＧの面積は、比較例では例えば０．７３μｍ×１．０μｍ×２（＝１．４６（μｍ）２）であったのに対し、第２の実施例では例えば１．２μｍ×１．１μｍ（＝１．３２（μｍ）２）であり、約１０％減少している。
赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢの面積は、それぞれ、比較例では例えば０．７３μｍ×１．０μｍ（＝０．７３（μｍ）２）であったのに対し、第２の実施例では例えば１．０μｍ×０．９μｍ（＝０．９（μｍ）２）であり、約２０％の増加を図ることができる。
読出しトランジスタＳＦのチャネル部分の面積は、比較例では例えば０．３１μｍ×０．３０μｍ（＝０．０９３（μｍ）２）であったのに対し、第２の実施例では例えば０．３６μｍ×０．３９μｍ（＝０．１４（μｍ）２）であり、約５０％の増加を図ることができる。
第２の実施例では、第１の実施例に比べて、緑色フォトダイオードの面積が減少している。この減少による感度低下を補うため、第２の実施例では以下に説明するように、緑色フォトダイオードに光を入射させるマイクロレンズを大きくする。
図７は、第２の実施例の画素ユニットを正方行列状に３行×３列並べた部分の配置例（画素ユニット内の区画単位で表す場合、区画を６行６列分並べた部分の配置例）である。赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢ上方には、第１の実施例と同様に、各フォトダイオードを含む大きさの円形のマイクロレンズＭＬＲ、ＭＬＢが配置されている。
一方、緑色フォトダイオードＰＤＧ上方には、各フォトダイオードを含み、行方向に長い楕円形のマイクロレンズＭＬＧが配置されている。緑色用マイクロレンズＭＬＧは、緑色フォトダイオードに隣接するトランジスタ領域にはみ出すように大きく形成されており、平面視上、例えば、読出しトランジスタＳＦの活性領域と重なりを持つ。
このように、特に緑色フォトダイオードに対して、トランジスタ領域にはみ出す大きなマイクロレンズを用意することにより、集光領域が広くなるので、緑色フォトダイオードの面積減少に起因する感度低下を抑制することができる。
なお、本実施例では、各色フォトダイオード及びトランジスタ領域の配置が一致した画素ユニットを正方行列状に並べている。パターンが規則的になるので、例えば、配線設計が容易となる。
行方向に、緑色フォトダイオードＰＤＧとトランジスタ領域とが交互に並ぶ。これにより、緑色フォトダイオードの両脇にトランジスタ領域が確保されるので、緑色フォトダイオードから両脇のトランジスタ領域側にはみ出して大きなマイクロレンズを形成することができる。
一方、列方向について見ると、赤色フォトダイオードＰＤＲとトランジスタ領域とが交互に並ぶ。従って、緑色用マイクロレンズの配置されない隙間であれば、赤色用マイクロレンズを、トランジスタ領域にはみ出して列方向に長い楕円形に形成でき、青色用マイクロレンズより大きくすることも可能である。青に対して赤の感度を高くしたい場合には、このような配置も有効であろう。なお、赤に対して青の感度を高くしたい場合であれば、カラーフィルタの配置を換えて、赤と青の配置を入れ換えればよい。
図８（Ａ）は、図７に示した概略平面図の破線矢印ＡＡで示す部分の行方向断面（横断面）を示す。緑色フォトダイオードＰＤＧと、その行方向両脇のトランジスタ領域を示す概略断面図である。
ｐ型シリコン基板５１に、ｎ型拡散層５２Ｇが形成されることにより、フォトダイオードＰＤＧが形成されている。フォトダイオードＰＤＧと、トランジスタ領域中のトランジスタとは、例えばＳＴＩによる素子分離領域５３で分離されている。トランジスタ領域中には、ｎ型領域ＮＳＤが形成されている。シリコン基板５１上方に、読出しトランジスタＳＦのゲート電極ＧＳＦが形成されており、ゲート電極ＧＳＦとして、例えばポリシリコンが用いられる。
層間絶縁膜６０、６２、６４、６６、６８、及び７０が、シリコン基板５１上方に積層されている。隣接する層間絶縁膜の間に、例えばＣｕ用バリア膜６１、６３、６５、６７、及び６９が形成されている。層間絶縁膜として、例えば酸化シリコンが用いられ、Ｃｕ用バリア膜として、例えばＳｉＣまたはＳｉＮが用いられる。
層間絶縁膜６２内、６４内、及び６６内に、それぞれ、第１メタル層Ｍ１Ｌ、第２メタル層Ｍ２Ｌ、及び第３メタル層Ｍ３Ｌが形成されている。第１〜第３メタル層Ｍ１Ｌ〜Ｍ３Ｌとして、例えばＣｕが用いられる。さらに上方の層間絶縁膜内に、例えばＡｌを用いた第４メタル層が形成される。なお、第４メタル層は、カラーピクセル領域以外の、ブラックピクセル及び周辺回路で使用される。
層間絶縁膜７０の上に、例えばＳｉＮを用いたカバー膜７１が形成され、カバー膜７１を覆って緑色カラーフィルタ７２Ｇが形成されている。さらに、緑色カラーフィルタ７２Ｇ上に、緑色フォトダイオードＰＤＧ用のマイクロレンズＭＬＧが形成される。マイクロレンズＭＬＧは、トランジスタ領域にはみ出して大きく形成されている。
マイクロレンズＭＬＧで集光された光８０が、フォトダイオードＰＤＧに入射する。フォトダイオードへの入射光の光路上には、第１〜第３メタル層Ｍ１Ｌ〜Ｍ３Ｌが配置されない。また、フォトダイオードへの入射光路上では、不要な屈折率分布を生じさせないために、Ｃｕ用バリア膜６１、６３、６５、６７、及び６９が除去されている。
図８（Ｂ）は、図７に示した概略平面図の破線矢印ＢＢで示す部分の列方向断面（縦断面）を示す。緑色フォトダイオードＰＤＧと、列方向に隣接する青色フォトダイオードＰＤＢを示す概略断面図である。
ｐ型シリコン基板５１に形成されたｎ型拡散層５２Ｇ及び５２Ｂにより、それぞれ、フォトダイオードＰＤＧ及びＰＤＢが形成される。図７（Ｂ）では、シリコン基板５１上のポリシリコン電極層として、フォトダイオードＰＤＧ及びＰＤＢの転送ゲート電極ＴＧＧ及びＴＧＢが示されている。その上の構造は、図７（Ａ）について説明したものと同様である。
ただし、図８（Ｂ）に示す列方向断面では、カバー膜７１上の、緑色フォトダイオードＰＤＧ上方には緑色カラーフィルタ７２Ｇが形成され、青色フォトダイオードＰＤＢ上方には青色カラーフィルタ７２Ｂが形成されている。また、緑色カラーフィルタ７２Ｇ上に、緑色フォトダイオードＰＤＧ用のマイクロレンズＭＬＧが形成され、青色カラーフィルタ７２Ｂ上に、青色フォトダイオードＰＤＢ用のマイクロレンズＭＬＢが形成されている。
次に、第３の実施例のＭＯＳ型固体撮像素子について説明する。第１及び第２の実施例では、緑色フォトダイオードの配置される画素領域及びトランジスタ領域を、行方向に並べた。第３の実施例では、行方向と列方向を入れ換え、これらを列方向に並べる。画素ユニット内の各色フォトダイオード及びトランジスタの配置は、第１の実施例の配置を時計回りに９０°回転させたものとなっている。
図９は、第３の実施例の画素ユニットを正方行列状に３行×３列並べた部分の配置例（画素ユニット内の区画単位で表す場合、区画を６行６列分並べた部分の配置例）である。
緑色フォトダイオードＰＤＧとトランジスタ領域とが交互に並んだ列と、赤色フォトダイオードＰＤＲと青色フォトダイオードＰＤＢとが交互に並んだ列が、行方向に交互に並んでいる。
なお、緑色フォトダイオードＰＤＧ用のマイクロレンズとして、例えば第２の実施例で説明したような、隣接するトランジスタ領域にはみ出すように大きく形成した楕円形のものを用いてもよい。ただし、本実施例では、列方向に長い楕円形となる。
なお、図１０に示すように、第３の実施例では、例えば、緑色フィルタ１色からなる列と、赤色フィルタと青色フィルタとが交互に並んだ列とが、行方向に交互に並んでいるカラーフィルタ配置を用いることができる。
次に、図１１（Ａ）〜図１１（Ｄ）を参照し、第３の実施例のＭＯＳ型固体撮像素子の製造手順に沿って、配線構造等についてさらに説明する。
図１１（Ａ）に示すように、第３の実施例では、画素ユニットＰＵ内の右上、左下、左上にそれぞれ緑色フォトダイオードＰＤＧ、赤色フォトダイオードＰＤＲ、及び青色フォトダイオードＰＤＢが配置される。第１の実施例と同様に、緑色フォトダイオードＰＤＧの面積は、例えば１．２μｍ×１．２μｍであり、赤色フォトダイオードＰＤＲ及び青色フォトダイオードＰＤＢの面積はそれぞれ、例えば０．８μｍ×１．０μｍである。
また、トランジスタ領域は、右下に配置される。第３の実施例では、読出しトランジスタＳＦのチャネル部分の面積が、０．４５μｍ（ソース・ドレイン方向の長さＬ）×０．４９μｍ（幅Ｗ）（＝０．１８（μｍ）２）であり、比較例のそれに対して約１４０％の増加が図られている。
なお、第１の実施例の読出しトランジスタＳＦのチャネル部分の面積は、例えば０．３６μｍ（長さＬ）×０．４９μｍ（幅Ｗ）であった。第１の実施例に比べて、第３の実施例は、チャネル部分の長さＬが長くなっている。
例えば第３の実施例の図１１（Ａ）と、第１の実施例の図４（Ａ）とを比較するとわかるように、第３の実施例では、読出しトランジスタＳＦのソースに接続し、ソースとドレインを結ぶ方向と交差する方向にソースから突き出したｎ型活性領域１ａを形成している。
第１の実施例ではソース上にコンタクトを形成したのに対し、第３の実施例ではこの突き出した領域１ａ上にコンタクトを形成する。これにより、ゲート電極ＧＳＦを長さＬ方向に伸ばして、チャネル部分を広くすることが容易になっている。
次に、図１１（Ｂ）に示すように、第１メタル層として、転送ゲート電極ＴＧＧに転送電圧パルスを供給するＴＧＧ線（ＬＴＧＧ）、及び、転送ゲート電極ＴＧＲに転送電圧パルスを供給するＴＧＲ線（ＬＴＧＲ）が形成される。ＴＧＧ線が、画素ユニットＰＵの行方向に沿った縁上方に配置され、ＴＧＲ線が、画素ユニットＰＵ内を列方向に関し区分する縁上方に配置される。
また、第１メタル層として、フローティングディフュージョンＦＤと読出しトランジスタＳＦのゲート電極ＧＳＦとの接続線ＦＤＳＦが形成される。さらに、上方に形成される第２メタル層との接続に必要となる配線部分も形成される。
次に、図１１（Ｃ）に示すように、第２メタル層として、転送ゲート電極ＴＧＢに転送電圧パルスを供給するＴＧＢ線（ＬＴＧＢ）、及び、リセットトランジスタＲＳＴのゲート電極ＧＲＳＴに制御電圧を供給するリセット線ＬＲＳＴが形成される。ＴＧＢ線が、画素ユニットＰＵの行方向に沿った縁上方に配置され、リセット線ＬＲＳＴが、画素ユニットＰＵ内を列方向に関し区分する縁上方に配置される。さらに、上方に形成される第３メタル層との接続に必要となる配線部分も形成される。
ＴＧＢ線１２１及びＲＳＴ線１２２は、それぞれ、第１メタル層による配線部分を介して、転送ゲート電極ＴＧＢ及びリセットトランジスタＲＳＴのゲート電極ＧＲＳＴに接続される。
次に、図１１（Ｄ）に示すように、第３メタル層として、電源電圧の供給線ＶＲ、及び、読出しトランジスタＳＦからの出力信号を取り出すシグナル線ＳＩＧが形成される。電源電圧供給線ＶＲが、画素ユニットＰＵの列方向に沿った縁上方に配置され、シグナル線ＳＩＧが、画素ユニットＰＵ内を行方向に関し区分する縁上方に配置される。
電源電圧供給線ＶＲ及びシグナル線ＳＩＧは、それぞれ、第１メタル層及び第２メタル層による配線部分を介して、読出しトランジスタＳＦのドレイン、及び、読出しトランジスタＳＦのソースに接続される。
次に、第４の実施例のＭＯＳ型固体撮像素子について説明する。第１〜第３の実施例では、画素ユニットを矩形（正方形）としたが、画素ユニット形状は矩形（正方形）に限らない。
第４の実施例の画素ユニット形状は、第１の実施例の画素ユニットにおいて、緑色フォトダイオードＰＤＧとトランジスタ領域とが並んだ行を、赤色フォトダイオードＰＤＲと青色フォトダイオードＰＤＢとが並んだ行に対して、行方向にずらしたクランク形状となっている。行方向にずらすピッチは、例えば、画素ユニット内の１区画の行方向長さの１／２である。
図１２は、第４の実施例の画素ユニットを正方行列状に３行×３列並べた部分の配置例（画素ユニット内の区画単位で考えれば、区画を６行６列分並べた部分の配置例）である。
このような形状の画素ユニットを採用した場合でも、第１の実施例と同様に（図２参照）、緑色フォトダイオードＰＤＧとトランジスタ領域とが交互に並んだ行と、赤色フォトダイオードＰＤＲと青色フォトダイオードＰＤＢとが交互に並んだ行が、列方向に交互に並んでいる。
なお、カラーフィルタについても、第１の実施例と同様に（図３参照）、例えば、緑色フィルタ１色からなる行と、赤色フィルタと青色フィルタとが交互に並んだ行とが、列方向に交互に並んだ配置とすることができる。
次に、図１３（Ａ）〜図１３（Ｃ）を参照し、第４の実施例のＭＯＳ型固体撮像素子の製造手順に沿って、配線構造等についてさらに説明する。
図１３（Ａ）に示すように、第１メタル層を形成する。第１の実施例と同様に、シグナル線ＳＩＧ、電源電圧供給線ＶＲ、及び、フローティングディフュージョンＦＤと読出しトランジスタＳＦのゲート電極ＧＳＦとの接続線ＦＤＳＦが、第１メタル層として形成される。
第１の実施例と同様に、シグナル線ＳＩＧ及び電源電圧供給線ＶＲは、列方向に伸びた配線とする。ただし、画素ユニットＰＵがクランク状となったことに伴い、画素ユニットＰＵの列方向に沿った縁及び画素ユニットＰＵ内を行方向に関して区分する縁が、クランク状に曲がっている。第３の実施例のシグナル線ＳＩＧ及び電源電圧供給線ＶＲは、このような縁上方に配置され、ジグザグに配線される。
次に、図１３（Ｂ）及び図１３（Ｃ）にそれぞれ示すように、第２メタル層及び第３メタル層を形成する。第４の実施例では、ＴＧＢ線（ＬＴＧＢ）及びＴＧＧ線（ＬＴＧＧ）が第２メタル層として形成され、リセット線ＬＲＳＴ及びＴＧＲ線（ＬＴＧＲ）が第３メタル層として形成される。
行方向に沿った縁は、まっすぐのままである。画素ユニットＰＵの行方向に沿った縁上方に、ＴＧＢ線及びリセット線ＬＲＳＴが配置され、画素ユニットＰＵ内を列方向に関し区分する縁上方に、ＴＧＧ線及びＴＧＲ線が配置される。
なお、第３の実施例のような配置に対して、緑色フォトダイオードＰＤＧとトランジスタ領域とが並んだ列を、赤色フォトダイオードＰＤＲと青色フォトダイオードＰＤＢとが並んだ列に対して、列方向にずらすこともできる。
以上第１〜第４の実施例で説明したＭＯＳ型固体撮像素子は、例えば携帯電話等の携帯型電子機器に搭載することができる。
図１４は、上記実施例のＭＯＳ型固体撮像素子を搭載した携帯型電子機器の例を示すダイヤグラムである。携帯型電子機器９０は、実施例のＭＯＳ型固体撮像素子９１を備えるとともに、例えば、撮像素子９１で撮影した画像を表示するディスプレイ９２を備える。
なお、以上第１〜第４の実施例の赤（Ｒ）と青（Ｂ）の配置を相互に入れ換えることもできる。
なお、第１〜第４の実施例では、画素ユニット内に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色を配置する例を説明したが、緑を白に換えて、赤（Ｒ）、白（Ｗ）、青（Ｂ）の３色を配置する構造とすることもできる。この場合は、これら実施例で最も大きくした緑色用フォトダイオードの位置を、白色用フォトダイオードの位置とすることが好ましい。白色用のフォトダイオードに対しては、無色透明のカラーフィルタを用いることができる。
なお、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に換えて、シアン（Ｃｙ）、マゼンダ（Ｍｇ）、イエロー（Ｙｅ）の補色のカラーフィルタを用いた構造とすることもできる。この場合、どの色のフォトダイオードを最大としてもよい。
なお、上記実施例においてｐ型、ｎ型の導電型を入れ換えたＭＯＳ型固体撮像素子を作製することも可能である。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
以上の第１〜第４の実施例を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
行列状に配置された複数の画素ユニットを有し、該複数の画素ユニットの各々は、
第１の色の光が入射し、受光した光を信号電荷に変換する第１の光電変換素子と、
第２の色の光が入射し、受光した光を信号電荷に変換する第２の光電変換素子と、
第３の色の光が入射し、受光した光を信号電荷に変換する第３の光電変換素子と、
前記第１〜第３の光電変換素子の各々で変換された前記信号電荷を検出し、該第１〜第３の光電変換素子に共通に用いられる検出回路と
を含み、
前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが並んだ行と、前記第２の光電変換素子と前記第３の光電変換素子とが並んだ行とが隣接して配置されている画素ユニット、または、前記第１の光電変換素子と前記検出回路とが並んだ列と、前記第２の光電変換素子と前記第３の光電変換素子とが並んだ列とが隣接して配置されている画素ユニットのいずれかである半導体装置。
（付記２）
前記第１の光電変換素子の面積が、前記第２の光電変換素子及び前記第３の光電変換素子それぞれの面積に比べて広い付記１に記載の半導体装置。
（付記３）
前記第１の光電変換素子と前記検出回路とが行方向に並んでいるとき、該第１の光電変換素子の列方向の幅が、前記第２の光電変換素子の列方向の幅、及び前記第３の光電変換素子の列方向の幅のそれぞれよりも広く、または、前記第１の光電変換素子と前記検出回路とが列方向に並んでいるとき、該第１の光電変換素子の行方向の幅が、前記第２の光電変換素子の行方向の幅及び前記第３の光電変換素子の行方向の幅それぞれよりも広い付記１または２に記載の半導体装置。
（付記４）
さらに、前記第１の光電変換素子の上方に形成され、該第１の光電変換素子に光を入射させる第１のマイクロレンズを有し、該第１のマイクロレンズは、該第１の光電変換素子に隣接する前記検出回路と重なりを持つように形成されている付記１〜３のいずれか１つに記載の半導体装置。
（付記５）
前記第１のマイクロレンズは、前記第１の光電変換素子と前記検出回路とが並ぶ方向に長い楕円形である付記４に記載の半導体装置。
（付記６）
さらに、前記第１〜第３の光電変換素子それぞれの上方に形成され、該第１〜第３の光電変換素子それぞれに光を入射させる第１〜第３のマイクロレンズを有し、該第１のマイクロレンズの面積は、該第２のマイクロレンズの面積及び該第３のマイクロレンズの面積それぞれよりも広い付記１〜３のいずれか１つに記載の半導体装置。
（付記７）
前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが行方向または列方向に交互に並んでいる付記１〜６のいずれか１つに記載の半導体装置。
（付記８）
前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが行方向に交互に並んでいるとき、前記第２の光電変換素子と前記検出回路とが、列方向に交互に並んでいるか、または、前記第１の光電変換素子と前記検出回路とが列方向に交互に並んでいるとき、前記第２の光電変換素子と前記検出回路とが、行方向に交互に並んでいる付記７に記載の半導体装置。
（付記９）
前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが行方向に交互に並ぶとともに、前記第２の光電変換素子と前記検出回路とが、列方向に交互に並んでいる画素ユニット、または、前記第１の光電変換素子と前記検出回路とが列方向に交互に並ぶとともに、前記第２の光電変換素子と前記検出回路とが、行方向に交互に並んでおり画素ユニットであり、
さらに、前記第１、第２の光電変換素子それぞれの上方に形成され、該第１、第２の光電変換素子それぞれに光を入射させる第１、第２のマイクロレンズを有し、該第１のマイクロレンズは、該第１の光電変換素子に隣接する前記検出回路と重なりを持つように形成されており、該第２のマイクロレンズも、該第２の光電変換素子に隣接する前記検出回路と重なりを持つように形成されている付記１〜３のいずれか１つに記載の半導体装置。
（付記１０）
前記検出回路は、
前記第１〜第３の光電変換素子の各々で変換された前記信号電荷が転送されるフローティングディフュージョンと、
ソース・ドレイン領域及びゲート電極を含むＭＯＳトランジスタであり、該ゲート電極が前記フローティングディフュージョンと電気的に接続された読出しトランジスタと、
前記読出しトランジスタのソース・ドレイン領域に接続し、該読出しトランジスタのソースとドレインを結ぶ方向と交差する方向に突き出した活性領域と、
該活性領域上に形成されたコンタクト部材と
を含む付記１〜９のいずれか１つに記載の半導体装置。
（付記１１）
前記検出回路は、セレクトトランジスタを含まないことを特徴とする付記１０に記載の半導体装置。
（付記１２）
第１の色の光が入射し、受光した光を信号電荷に変換する第１の光電変換素子と、
第２の色の光が入射し、受光した光を信号電荷に変換する第２の光電変換素子と、
第３の色の光が入射し、受光した光を信号電荷に変換する第３の光電変換素子と、
前記第１〜第３の光電変換素子の各々で変換された前記信号電荷を検出し、該第１〜第３の光電変換素子に共通に用いられる検出回路と
を含み、
前記第１の光電変換素子と前記検出回路とが、第１の方向に並んで配置され、
前記第２の光電変換素子と前記第３の光電変換素子とが、前記第１の光電変換素子と前記検出回路との並びに隣接して、前記第１の方向に並んで配置され、
前記第２の光電変換素子と前記検出回路とが、第１の方向と交差する第２の方向に並んで配置され、
前記第１の光電変換素子と前記第３の光電変換素子とが、前記第２の光電変換素子と前記検出回路との並びに隣接して、前記第２の方向に並んで配置された画素ユニットを有する半導体装置。
（付記１３）
前記第１の色は緑、前記第２の色は赤及び青の一方、前記第３の色は赤及び青の他方である付記１〜１２のいずれか１つに記載の半導体装置。
（付記１４）
付記１〜１３のいずれか１つに記載の半導体装置を搭載した携帯型電子機器。
図１は、第１の実施例のＭＯＳ型固体撮像素子の画素ユニットの概略平面図である。 図２は、第１の実施例の画素ユニットを正方行列状に並べた部分の概略平面図である。 図３は、第１の実施例のカラーフィルタ配置を示す概略平面図である。 図４（Ａ）は、第１の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図４（Ｂ）は、図４（Ａ）に引き続き、第１の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図４（Ｃ）は、図４（Ｂ）に引き続き、第１の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図４（Ｄ）は、図４（Ｃ）に引き続き、第１の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図５（Ａ）及び図５（Ｂ）は、それぞれ、第１の実施例の画素ユニットの回路図及び信号読出し動作のタイミングチャートである。 図６は、第２の実施例のＭＯＳ型固体撮像素子の画素ユニットの概略平面図である。 図７は、第２の実施例の画素ユニットを正方行列状に並べた部分の概略平面図である。 図８（Ａ）は、第２の実施例のＭＯＳ型固体撮像素子の行方向概略断面図である。 図８（Ｂ）は、第２の実施例のＭＯＳ型固体撮像素子の列方向概略断面図である。 図９は、第３の実施例の画素ユニットを正方行列状に並べた部分の概略平面図である。 図１０は、第３の実施例のカラーフィルタ配置を示す概略平面図である。 図１１（Ａ）は、第３の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図１１（Ｂ）は、図１１（Ａ）に引き続き、第３の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図１１（Ｃ）は、図１１（Ｂ）に引き続き、第３の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図１１（Ｄ）は、図１１（Ｃ）に引き続き、第３の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図１２は、第４の実施例の画素ユニットを正方行列状に並べた部分の概略平面図である。 図１３（Ａ）は、第４の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図１３（Ｂ）は、図１３（Ａ）に引き続き、第４の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 図１３（Ｃ）は、図１３（Ｂ）に引き続き、第４の実施例のＭＯＳ型固体撮像素子の製造手順を示す概略平面図である。 第１〜第４いずれかの実施例のＭＯＳ型固体撮像素子を搭載した携帯型電子機器の例を示すダイヤグラムである。 図１５（Ａ）及び図１５（Ｂ）は、それぞれ、比較例のＭＯＳ型固体撮像素子の画素ユニットの概略平面図及び回路図である。
符号の説明
ＰＵ 画素ユニット
ＰＤＧ 緑色（画素用）フォトダイオード
ＰＤＲ 赤色（画素用）フォトダイオード
ＰＤＢ 青色（画素用）フォトダイオード
ＴＧＧ 緑色フォトダイオード用転送ゲート電極
ＴＧＲ 赤色フォトダイオード用転送ゲート電極
ＴＧＢ 青色フォトダイオード用転送ゲート電極
ＦＤ フローティングディフュージョン
ＲＳＴ リセットトランジスタ
ＳＦ 読出しトランジスタ
ＧＲＳＴ リセットトランジスタのゲート電極
ＧＳＦ 読出しトランジスタのゲート電極
ＶＲ 電源電圧供給線
ＳＩＧ シグナル線
ＭＬＧ 緑色フォトダイオード用マイクロレンズ
ＭＬＲ 赤色フォトダイオード用マイクロレンズ
ＭＬＢ 青色フォトダイオード用マイクロレンズ

Claims (8)

  1. 行列状に配置された複数の画素ユニットを有し、該複数の画素ユニットの各々は、
    第１の色の光が入射し、受光した光を信号電荷に変換する第１の光電変換素子と、
    第２の色の光が入射し、受光した光を信号電荷に変換する第２の光電変換素子と、
    第３の色の光が入射し、受光した光を信号電荷に変換する第３の光電変換素子と、
    前記第１〜第３の光電変換素子の各々で変換された前記信号電荷を検出し、該第１〜第３の光電変換素子に共通に用いられる検出回路と
    を含み、
    前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが並んだ行と、前記第２の光電変換素子と前記第３の光電変換素子とが並んだ行とが隣接して配置されている画素ユニット、または、前記第１の光電変換素子と前記検出回路とが並んだ列と、前記第２の光電変換素子と前記第３の光電変換素子とが並んだ列とが隣接して配置されている画素ユニットのいずれかである半導体装置。
  2. 前記第１の光電変換素子の面積が、前記第２の光電変換素子及び前記第３の光電変換素子それぞれの面積に比べて広い請求項１に記載の半導体装置。
  3. さらに、前記第１の光電変換素子の上方に形成され、該第１の光電変換素子に光を入射させる第１のマイクロレンズを有し、該第１のマイクロレンズは、該第１の光電変換素子に隣接する前記検出回路と重なりを持つように形成されている請求項１または２に記載の半導体装置。
  4. 前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが行方向または列方向に交互に並んでいる請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記複数の画素ユニットは、前記第１の光電変換素子と前記検出回路とが行方向に交互に並ぶとともに前記第２の光電変換素子と前記検出回路とが列方向に交互に並んでいるか、または、前記第１の光電変換素子と前記検出回路とが列方向に交互に並ぶとともに前記第２の光電変換素子と前記検出回路とが行方向に交互に並んでいる請求項４に記載の半導体装置。
  6. 第１の色の光が入射し、受光した光を信号電荷に変換する第１の光電変換素子と、
    第２の色の光が入射し、受光した光を信号電荷に変換する第２の光電変換素子と、
    第３の色の光が入射し、受光した光を信号電荷に変換する第３の光電変換素子と、
    前記第１〜第３の光電変換素子の各々で変換された前記信号電荷を検出し、該第１〜第３の光電変換素子に共通に用いられる検出回路と
    を含み、
    前記第１の光電変換素子と前記検出回路とが、第１の方向に並んで配置され、
    前記第２の光電変換素子と前記第３の光電変換素子とが、前記第１の光電変換素子と 前記検出回路との並びに隣接して、前記第１の方向に並んで配置され、
    前記第２の光電変換素子と前記検出回路とが、第１の方向と交差する第２の方向に並んで配置され、
    前記第１の光電変換素子と前記第３の光電変換素子とが、前記第２の光電変換素子と前記検出回路との並びに隣接して、前記第２の方向に並んで配置された画素ユニットを有する半導体装置。
  7. 前記第１の色は緑、前記第２の色は赤及び青の一方、前記第３の色は赤及び青の他方である請求項１〜６のいずれか１項に記載の半導体装置。
  8. 請求項１〜７のいずれか１項に記載の半導体装置を搭載した携帯型電子機器。
JP2008167619A 2008-06-26 2008-06-26 半導体装置及び携帯型電子機器 Expired - Fee Related JP5245572B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008167619A JP5245572B2 (ja) 2008-06-26 2008-06-26 半導体装置及び携帯型電子機器
US12/399,517 US7732846B2 (en) 2008-06-26 2009-03-06 Semiconductor device including solid state image pickup device, and portable electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008167619A JP5245572B2 (ja) 2008-06-26 2008-06-26 半導体装置及び携帯型電子機器

Publications (2)

Publication Number Publication Date
JP2010010370A JP2010010370A (ja) 2010-01-14
JP5245572B2 true JP5245572B2 (ja) 2013-07-24

Family

ID=41446324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008167619A Expired - Fee Related JP5245572B2 (ja) 2008-06-26 2008-06-26 半導体装置及び携帯型電子機器

Country Status (2)

Country Link
US (1) US7732846B2 (ja)
JP (1) JP5245572B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547458B2 (en) 2009-02-04 2013-10-01 Rosnes Corporation Solid-state image pickup device
US8576312B2 (en) * 2009-02-04 2013-11-05 Rosnes Corporation Solid-state image pickup device with particular pixel arrangement
JP2010206178A (ja) 2009-02-06 2010-09-16 Canon Inc 光電変換装置、及び光電変換装置の製造方法
KR101565750B1 (ko) * 2009-04-10 2015-11-05 삼성전자 주식회사 고감도 이미지 센서
JP5478217B2 (ja) * 2009-11-25 2014-04-23 パナソニック株式会社 固体撮像装置
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
GB201102478D0 (en) 2011-02-11 2011-03-30 Isdi Ltd Radiation detector and method
JP2015012303A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 固体撮像装置および電子機器
GB2525625B (en) 2014-04-29 2017-05-31 Isdi Ltd Device and method
WO2016163241A1 (ja) * 2015-04-07 2016-10-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および電子装置
WO2017039038A1 (ko) * 2015-09-04 2017-03-09 재단법인 다차원 스마트 아이티 융합시스템 연구단 다중 필팩터가 적용된 이미지 센서
US10861892B2 (en) * 2018-11-21 2020-12-08 Bae Systems Information And Electronic Systems Integration Inc. Low-light-level CMOS image sensor pixel
CN110190075B (zh) * 2019-05-23 2021-08-17 Oppo广东移动通信有限公司 一种图像传感器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768453B2 (ja) * 1992-03-03 1998-06-25 キヤノン株式会社 固体撮像装置及びそれを用いた装置
JP3854720B2 (ja) * 1998-05-20 2006-12-06 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
KR100674925B1 (ko) * 2004-12-07 2007-01-26 삼성전자주식회사 허니콤 구조의 능동 픽셀 센서
JP2007235418A (ja) * 2006-02-28 2007-09-13 Toshiba Corp 固体撮像装置

Also Published As

Publication number Publication date
JP2010010370A (ja) 2010-01-14
US7732846B2 (en) 2010-06-08
US20090321800A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP5245572B2 (ja) 半導体装置及び携帯型電子機器
US8582009B2 (en) Solid-state image sensor and image sensing apparatus
US11031424B2 (en) Image sensor with selective light-shielding for reference pixels
EP2255389B1 (en) Stacked image sensor with shared diffusion regions
CN103843139B (zh) 固态成像器件和成像装置
JP5471174B2 (ja) 固体撮像装置とその製造方法、及び電子機器
KR102136852B1 (ko) Tfa 기반의 시모스 이미지 센서 및 그 동작방법
JP4788742B2 (ja) 固体撮像装置及び電子機器
CN1893541B (zh) 包括有源像素传感器阵列的图像传感器及具有其的系统
JP7422943B2 (ja) 光検出装置
JP2007243093A (ja) 固体撮像装置、撮像装置および信号処理方法
KR20070114054A (ko) 고체 촬상 장치와 그 제조 방법, 및 카메라 모듈
KR20080106036A (ko) 고체 촬상 소자
JP2010114323A (ja) 固体撮像装置、及び電子機器
KR100837454B1 (ko) 고체 촬상 장치
JP2007243094A (ja) 固体撮像装置
US20230352510A1 (en) Image sensor
JP2014146820A (ja) 固体撮像装置
JP4514912B2 (ja) 固体撮像装置およびその駆動方法
JP4497261B2 (ja) 電荷転送装置、ｃｃｄイメージセンサおよびｃｃｄ撮像システム
US20220344393A1 (en) Image sensor with 3x3 array pixels
JP5083380B2 (ja) 固体撮像装置及び電子機器
JP2008053304A (ja) 固体撮像装置
US20240120351A1 (en) Image sensors
US20230032117A1 (en) Image sensing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees