KR20190049818A - 구리박 및 이것을 갖는 동장 적층판 - Google Patents

구리박 및 이것을 갖는 동장 적층판 Download PDF

Info

Publication number
KR20190049818A
KR20190049818A KR1020197010108A KR20197010108A KR20190049818A KR 20190049818 A KR20190049818 A KR 20190049818A KR 1020197010108 A KR1020197010108 A KR 1020197010108A KR 20197010108 A KR20197010108 A KR 20197010108A KR 20190049818 A KR20190049818 A KR 20190049818A
Authority
KR
South Korea
Prior art keywords
copper foil
treatment layer
resin
layer
copper
Prior art date
Application number
KR1020197010108A
Other languages
English (en)
Other versions
KR102274906B1 (ko
Inventor
아끼라 사또
다께오 우노
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190049818A publication Critical patent/KR20190049818A/ko
Application granted granted Critical
Publication of KR102274906B1 publication Critical patent/KR102274906B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • C25D5/12Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16Electroplating with layers of varying thickness
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane

Abstract

본 발명의 목적은, 우수한 밀착성, 전송 특성 및 내열성을 실현할 수 있는 구리박 및 이것을 사용한 동장 적층판을 제공하는 것이다. 구리박의 접착 표면의 특징을, JIS B0631:2000에 규정되는 모티프법에 의해 결정된 조도 모티프로부터 산출되는 파상수 Wn 및 조도 모티프 평균 깊이 R로 나타낼 때, 파상수 Wn이 11 내지 30개/mm이며, 또한 조도 모티프 평균 깊이 R이 0.20 내지 1.10㎛인 것을 특징으로 하는 구리박.

Description

구리박 및 이것을 갖는 동장 적층판
본 발명은 구리박 및 이것을 갖는 동장 적층판에 관한 것이다.
근년, 전자 기기의 소형화, 박육화가 진행되고 있으며, 특히 서버, 안테나, 휴대 전화로 대표되는 통신 기기에 사용되는 각종 전자 부품은 고도로 집적화되어, 소형이면서 또한 고밀도의 프린트 배선판을 내장한 IC나 LSI 등이 사용되고 있다.
이에 대응하여, 이들에 사용되는 고밀도 실장용 다층 프린트 배선판이나 플렉시블 프린트 배선판 등(이하, 간단히 프린트 배선판이라고 하는 경우도 있음)에 있어서의 회로 배선 패턴에도 고밀도화가 요구되어, 회로 배선의 폭과 간격이 미세한 회로 배선 패턴, 소위 파인 패턴의 프린트 배선판에 대한 수요가 높아지고 있다.
종래, 프린트 배선판에 사용하는 구리박은, 수지 기재에 열압착하는 측의 표면을 조면화 면으로 하고, 이 조면화 면에서 수지 기재에 대한 앵커 효과를 발휘시키고, 수지 기재와 구리박의 접합 강도를 높여 프린트 배선판으로서의 신뢰성을 확보하고 있었다(예를 들어, 특허문헌 1).
그러나, 전자 기기의 정보 처리 속도의 향상이나 무선 통신에 대한 대응을 위해, 전자 부품에는 전기 신호의 고속 전송이 요구되고 있으며, 고주파 대응 기판의 적용도 진행되고 있다. 고주파 대응 기판에서는, 전기 신호의 고속 전송을 위해, 전송 손실을 저감시킬 필요가 있으며, 수지 기재의 저유전율화에 추가하여 도체인 회로 배선의 전송 손실을 저감시킬 것이 요구되고 있다. 특히, 수GHz를 초과하는 고주파 대역에서는, 표피 효과에 의해 회로 배선을 흐르는 전류가 구리박 표면에 집중하기 때문에, 종래의 조면화 처리를 실시한 구리박을 고주파 대응 기판용으로서 사용한 경우에는, 조면화 처리부에 있어서의 전송 손실이 커져, 전송 특성이 악화되는 문제가 있었다.
상술한 문제를 해소하기 위해, 파인 패턴 대응이나 고주파 대응의 프린트 배선판 등에 사용하는 구리박으로서는, 조면화 처리를 실시하지 않은 평활한 구리박을 사용하여, 이것을 수지 기재에 붙여 사용하는 방법이 이제까지 검토되어 왔다(예를 들어, 특허문헌 2 내지 4).
여기서, 구리박 표면의 조도를 저감하는 방법으로서는, 제박 후의 구리박 표면에 광택제를 넣은 전해 도금욕에서 도금하는 방법이 알려져 있다(특허문헌 5). 또한, 적당한 표면 조도를 갖는 구리박을 얻는 방법으로서는, 펄스 전해에 의해 조면화 입자층을 형성하는 방법이 알려져 있다(특허문헌 6).
그러나, 이들 평활한 구리박이나 미세 조면화 구리박은, 파인 패턴의 회로 형성성이나 고주파 영역에 있어서의 전송 특성이 우수하기는 하지만, 구리박과 수지 기재의 밀착성을 안정적으로, 또한 충분히 높이기가 곤란하였다. 특히, 이러한 평활한 구리박을 사용한 경우에는, 프린트 배선판의 제조 공정이나 사용 중의 열 부하에 의해, 구리박과 수지 기재의 밀착성이 더 저하되는 문제가 있었다. 그 때문에, 종래에는 구리박의 조면화를 최적화함으로써, 전송 특성과, 구리박과 수지 기재의 밀착성의 양립을 도모하는 것이 일반적이었다.
한편, 근년에는 30층을 초과하는 고다층 고주파 기판이 제조되고 있으며, 고다층화에 수반하는 공정의 복잡화에 의해, 불량이 다양화되고 있다. 특히, 프린트 배선판 상에 각종 전자 부품을 실장할 때의 땜납 리플로우 공정에서는, 수지-구리박간의 딜라미네이션(내열 팽창)뿐만 아니라, 수지-수지간의 딜라미네이션도 다발하고 있다. 이러한 수지-수지간의 딜라미네이션은, 가열 시에 수지가 분해됨으로써 발생하는 아웃 가스가 수지-수지에 고여, 아웃 가스의 압력 상승에 의해 층간 박리되는 현상으로서 알려져 있다. 수지-수지의 접합면의 수지 표면은, 구리박 표면의 레플리카 형상을 갖고 있으며, 구리박 표면의 형상은 딜라미네이션의 발생 용이성에 영향을 미치기 때문에, 수지-수지간의 딜라미네이션을 억제하기 위해서는 적절한 레플리카 형상이 얻어지는 표면 형상을 갖는 구리박을 적용하는 것이 중요하다. 그러나, 종래의 저전송 손실을 기대한 미세 조면화 구리박 및 평활 구리박에서는 수지-수지간의 딜라미네이션은 충분히 억제되어 있지 않았다. 또한, 수지-수지간의 딜라미네이션은, 가열 온도의 상승에 수반하여 수지-구리박의 계면 파괴로 이행된다고 생각되며, 수지 기재로부터 회로 배선이 박리되는 요인으로도 되었다. 그 때문에, 특히 회로 배선(구리박)과 수지 기재의 접합 면적이 매우 작게 구성되어 있는 파인 패턴 대응의 프린트 배선판에서는, 이들 딜라미네이션에 의한 수율 저하가 심각하며, 내열성의 향상이 요망되고 있었다.
일본 특허 공개 평5-029740호 공보 일본 특허 공개 제2003-023046호 공보 일본 특허 공개 제2007-165674호 공보 일본 특허 공개 제2008-007803호 공보 일본 특허 공개 평9-272994호 공보 일본 특허 공개 제2011-162860호 공보
본 발명은 상기 실정을 감안하여 이루어진 것이며, 우수한 밀착성, 전송 특성 및 내열성을 실현할 수 있는 구리박 및 이것을 갖는 동장 적층판을 제공하는 것을 목적으로 한다.
종래의 구리박에 있어서는, 전송 손실 저감의 관점에서는, 평활하며 요철이 적은 구리박 표면이 요구되며, 또한 수지와의 밀착 및 내열성 향상의 관점에서는, 거친 형상이며 수지와 접촉하는 표면적이 큰 구리박 표면이 요구된다고 하는 것이 기술 상식이며, 이들의 관점에서 0.01 내지 1㎛ 오더의 작은 조면화 입자에 의한 요철로, 구리박의 표면 형상을 조정하는 것이 일반적이었다. 또한, 종래 일반적으로 사용되어 온 구리박 표면 형상의 평가 지표인 Ra(산술 평균 조도)나 Rz(10점 평균 조도)는, 그 연산 원리상, 구리박 표면의 산 형상 1개당 길이, 단위 길이당 산 형상의 개수, 또는 산 형상 1개당 깊이와 같은 정보가 포함되어 있지 않으며, 이들 지표로는, 보다 고성능화가 요구되는 프린트 배선판 용도에 있어서의 수지 밀착성이나, 내열성, 전송 손실을 입히는 구리박 표면 형상의 영향을 보다 상세하게 평가하기는 곤란하였다. 그 때문에, 상기와 같은 지표로 평가하고 있었던 종래의 구리박에서는, 구리박 표면에 있어서의 파상의 영향은 고려되어 있지 않으며, 충분한 전송 손실 특성이 얻어지지 않거나, 혹은 충분한 내열성이 얻어지지 않는다고 하는 문제가 있었다.
이에 비해, 본 발명자들은, 구리박의 표면의 요철에 대하여 예의 연구를 거듭하여, 종래의 앵커 효과가 우수한 미세한(미크로한) 요철이 아니라, 파상과 같은 비교적 매크로한 요철에 착안하여, 그 결과, JIS B0631:2000에 규정되는 모티프법에 의해 정해지는 조도 모티프로부터 산출되는 파상수 Wn 및 조도 모티프 평균 깊이 R이, 예를 들어 40GHz일 때와 같은 종래보다 더 고주파 영역에 있어서의 전송 손실의 저감, 수지와의 밀착성 및 내열성의 향상에 대하여, 양호한 상관을 나타냄을 알아냈다. 그리고, 이러한 지견에 기초하여, 구리박 표면에, 수십 내지 백㎛ 정도의 비교적 긴 파장의 파상을 갖게 하고, 그 깊이를 0.2 내지 1.1㎛ 정도의 비교적 얕은 형상으로 제어함으로써, 구리박 표면의 조도에 기인한 전송 손실을 작게 유지한 후에, 수지층과의 밀착성 및 내열성의 향상을 매우 양호하게 양립시킬 수 있다는 것을 알아내어, 본 발명을 완성시키기에 이르렀다. 이러한 본 발명은, 구리박의 접착 표면에 있어서, 상기 파상수 Wn 및 조도 모티프 평균 깊이 R을 소정의 범위로 제어함으로써, 예를 들어 프린트 배선판을 형성한 경우에 구리박-수지간의 밀착성을 향상시키면서도, 전송 특성의 열화를 억제하고, 또한 가열 시의 수지-수지간의 딜라미네이션의 발생도 효과적으로 억제할 수 있는 것이다.
즉, 본 발명의 요지 구성은 이하와 같다.
[1] 구리박의 접착 표면의 특징을, JIS B0631:2000에 규정되는 모티프법에 의해 결정된 조도 모티프로부터 산출되는 파상수 Wn 및 조도 모티프 평균 깊이 R로 나타낼 때, 파상수 Wn이 11 내지 30개/mm이며, 또한 조도 모티프 평균 깊이 R이 0.20 내지 1.10㎛인 것을 특징으로 하는 구리박.
[2] 상기 파상수 Wn이 12 내지 27개/mm이며, 또한 상기 조도 모티프 평균 깊이 R이 0.30 내지 0.90㎛인, 상기 [1]에 기재된 구리박.
[3] 상기 파상수 Wn이 14 내지 22개/mm이며, 또한 상기 조도 모티프 평균 깊이 R이 0.40 내지 0.80㎛인, 상기 [2]에 기재된 구리박.
[4] 상기 접착 표면은, 실측의 3차원 표면적의, 평면에 투영하여 측정하였을 때의 2차원 표면적에 대한 표면적비가 1.05 내지 2.85인, 상기 [1] 내지 [3] 중 어느 한 항에 기재된 구리박.
[5] 상기 접착 표면은, 실측의 3차원 표면적의, 평면에 투영하여 측정하였을 때의 2차원 표면적에 대한 표면적비가 2.00 내지 2.70인, 상기 [4]에 기재된 구리박.
[6] 상기 구리박이 전해 구리박인, 상기 [1] 내지 [5] 중 어느 한 항에 기재된 구리박.
[7] 상기 접착 표면이 매트면인, 상기 [1] 내지 [6] 중 어느 한 항에 기재된 구리박.
[8] 상기 구리박이, 구리박 기체와, 상기 접착 표면측의 상기 구리박 기체의 표면 상에, 표면 처리층을 구비하는 표면 처리 구리박이고,
상기 표면 처리층이, 조면화 입자층, Ni 표면 처리층, Zn 표면 처리층, Cr 표면 처리층 및 실란 커플링제층 중 적어도 1층을 포함하고,
상기 접착 표면이, 상기 표면 처리층의 최표면인, 상기 [1] 내지 [7] 중 어느 한 항에 기재된 구리박.
[9] 상기 표면 처리층이, 상기 Ni 표면 처리층을 포함하고,
Ni의 부착량이 0.010 내지 0.800mg/d㎡인, 상기 [8]에 기재된 구리박.
[10] 상기 Ni의 부착량이 0.020 내지 0.400mg/d㎡인, 상기 [9]에 기재된 구리박.
[11] 상기 표면 처리층이, 상기 Cr 표면 처리층을 포함하고,
Cr의 부착량이 0.010 내지 0.300mg/d㎡인, 상기 [8] 내지 [10] 중 어느 한 항에 기재된 구리박.
[12] 상기 Cr의 부착량이 0.015 내지 0.200mg/d㎡인, 상기 [11]에 기재된 구리박.
[13] 상기 [1] 내지 [12] 중 어느 한 항에 기재된 구리박과, 상기 접착 표면에 접착 적층된 절연 기판을 갖는, 동장 적층판.
본 발명에 따르면, 우수한 밀착성, 전송 특성 및 내열성을 실현할 수 있는 구리박 및 이것을 갖는 동장 적층판을 제공하는 것이 가능하게 되었다.
도 1은, 본 발명에 관한 구리박 및 종래의 구리박(종래예 A)에 대하여, 조도 모티프 평균 깊이 R과 파상수 Wn의 관계를 도시하는 그래프이다.
도 2는, 실시예에 있어서, 리플로우 내열 시험을 행하였을 때의, 시험편(T2)의 제작 수순을 도시하는 개략 단면도이다.
<구리박>
이하, 본 발명의 구리박의 바람직한 실시 형태에 대하여 상세하게 설명한다.
본 발명에 따른 구리박은, 그 접착 표면의 특징을, JIS B0631:2000에 규정되는 모티프법에 의해 결정된 조도 모티프로부터 산출되는 파상수 Wn 및 조도 모티프 평균 깊이 R로 나타낼 때, 파상수 Wn이 11 내지 30개/mm이며, 또한 조도 모티프 평균 깊이 R이 0.20 내지 1.10㎛인 것을 특징으로 한다.
본 발명에 있어서, 접착 표면이란, 구리박의 최표면이며, 수지 기재를 접착 적층하기 위한 표면이다. 또한, 구리박의 접착 표면은, 구리박의 적어도 한쪽 표면이며, 양쪽 표면이어도 된다. 또한, 본 발명에 있어서, 구리박은, 특기하지 않는 한, 전해 구리박, 압연 구리박 및 그것들에 표면 처리를 실시한 표면 처리 구리박 등을 포함하는 것으로 한다. 따라서, 예를 들어 본 발명의 구리박이, 구리박 기체와, 해당 구리박 기체의 표면 상에, 표면 처리층을 구비하는 표면 처리 구리박인 경우에는, 그 접착 표면은 표면 처리층의 최표면이 된다.
본 발명자들은, 구리박 표면의 요철에 대하여, 「파상」이라고 하는 비교적 매크로한 표면 성상에 착안하여, 구리박의 접착 표면에 있어서 파상 특성을 제어함으로써, 이제까지는 없었던 높은 수준의 전송 특성과 내열성을 실현할 수 있다는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
본 발명에서는, 구리박의 접착 표면의 파상을 평가함에 있어서, JIS B 0631:2000으로 규격된 모티프 파라미터를 도입하였다. 모티프란, 2개의 국부적인 산 사이에 끼워진 곡선 부분이며, 모티프 길이와 모티프 깊이에 의해 표시된다. 특히, 본 발명에서는, 후술하는 측정 조건에서 규정하는 조도 모티프 평균 길이 AR 및 조도 모티프 평균 깊이 R을 평가한다.
여기서, 조도 모티프 평균 길이 AR은, 평가 길이로 구한 조도 모티프 길이 ARi의 산술 평균값이다. 즉, 하기 식 (1)로 표시된다.
Figure pct00001
상기 식 (1)에 있어서, n은 조도 모티프의 수이다(ARi의 수와 동등함). 또한, 조도 모티프 길이 ARi는 A 이하의 길이가 된다.
또한, 조도 모티프 평균 깊이 R은, 평가 길이로 구한 조도 모티프 깊이 Hj의 산술 평균값이다. 즉, 하기 식 (2)로 표시된다.
Figure pct00002
상기 식 (2)에 있어서, m은 Hj의 수이다.
구체적인 측정은, 이하의 조건에서 행한다.
우선, 구리박의 접착 표면에 대하여, TD 방향(구리박의 긴 변 방향(제박 방향에 대응)에 대하여 수직 방향)의 일정 범위(예를 들어, 길이 50mm의 직선 범위)에 대하여, JIS B 0631:2000의 규정을 따르는 조도 모티프 평균 길이 AR 및 조도 모티프 평균 깊이 R을 측정한다. 측정 장치는, 상기 JIS 규격에 따른 측정을 행할 수 있는 장치이면 되지만, 예를 들어 표면 조도 측정기(Surfcorder SE3500, 가부시키가이샤 고사카 겡큐쇼제) 등을 사용할 수 있다. 또한, 측정 조건은, 상기 JIS 규격의 권장 측정 조건에 따라, A=0.1mm, B=0.5mm, ln=3.2mm, λs=2.5㎛로 한다.
본 발명에서는, 상기 조건에서 측정된 조도 모티프 평균 길이 AR에 기초하여, 하기 식 (3)에 의해, 파상수 Wn(개/mm)을 산출한다.
Wn=1/AR … (3)
상기 식 (3)에 따르면, 1mm의 선 상에 있는 평균 파상 개수가 산출된다.
본 발명의 구리박은, 그 접착 표면에 있어서, 파상수 Wn이 11 내지 30개/mm이다. 상기 범위로 함으로써, 저전송 손실과, 높은 밀착성 및 우수한 내열성을 실현할 수 있다. 한편, 파상수 Wn이 11개/mm 미만인 경우에는, 수지-수지 계면 또는 수지-구리박 계면에 있어서 수지로부터 발생하는 아웃 가스(열에 의해 저분자 수지 성분이 가스화된 것)의 압력에 기인하는 층간 박리의 전파를 충분히 억제할 수 없기 때문에, 수지 기재로부터 회로 배선이 박리되기 쉬워져, 수율(내열성)이 저하된다. 또한, 파상수 Wn이 30개/mm 초과인 경우에는, 표피 효과로 고주파의 신호가 구리박 표면을 흐르기 쉽고, 신호가 전파되는 경로가 길어져, 전송 손실이 증가된다. 특히, 우수한 내열성과 전송 특성을 실현한다는 관점에서는, 파상수 Wn은 12 내지 27개/mm로 하는 것이 바람직하며, 보다 바람직하게는 14 내지 22개/mm이다.
또한, 본 발명의 구리박은, 그 접착 표면에 있어서, 조도 모티프 평균 깊이 R이 0.20 내지 1.10㎛이다. 파상수 Wn과 함께 모티프 평균 깊이 R을 제어함으로써, 종래를 상회하는 높은 수준으로, 전송 특성과 내열성의 양립을 도모할 수 있다. 한편, 조도 모티프 평균 깊이 R이 0.20㎛ 미만인 경우에는, 수지-수지 계면 또는 수지-구리박 계면에 있어서 수지로부터 발생하는 아웃 가스의 압력에 기인하는 층간 박리의 전파를 충분히 억제할 수 없기 때문에, 수지 기재로부터 회로 배선이 박리되기 쉬워져, 수율(내열성)이 저하된다. 또한, 조도 모티프 평균 깊이 R이 1.10㎛ 초과인 경우, 표피 효과로 고주파의 신호가 구리박 표면을 흐르기 쉽고, 신호가 전파되는 경로가 길어져, 전송 손실이 증가된다. 특히, 우수한 내열성과 전송 특성을 실현한다는 관점에서는, 조도 모티프 평균 깊이 R은 0.30 내지 0.90㎛로 하는 것이 바람직하며, 보다 바람직하게는 0.40 내지 0.80㎛이다.
또한, 파상수 Wn 및 조도 모티프 평균 깊이 R은, 수지와 접합되는 접착 표면에 있어서, 상기 소정의 범위로 제어되어 있으면 되며, 그 밖의 표면의 표면 성상은 본 발명의 효과를 저해하지 않는 범위에서 적절하게 조정할 수 있다.
또한, 본 발명의 구리박의 접착 표면은, 실측의 3차원 표면적의, 평면에 투영하여 측정하였을 때의 2차원 표면적에 대한 표면적비가 1.05 내지 2.85인 것이 바람직하고, 2.00 내지 2.70인 것이 보다 바람직하다. 이러한 접착 표면의 표면적비는, 구리박 표면의 실측의 3차원 표면적 A와, 그것을 평면에 투영하여 측정하였을 때의 2차원 표면적 B의 비율(A/B)로 표시된다. 또한, 3차원 표면적 A는, 예를 들어 레이저 현미경(VK8500, 가부시키가이샤 키엔스제) 등에 의해 측정할 수 있다. 또한, 2차원 표면적 B는, 구리박 표면측으로부터 평면에서 보았을 때의, 3차원 표면적 A의 측정 범위에 대응하는 면적이다.
일반적으로, 표면적비는 작을수록, 표피 효과에 의해 표층부를 흐르는 고주파 신호의 경로가 짧아져 전송 손실이 작아진다는 것이 알려져 있다. 그러나, 내열 시험에 있어서는, 수지-구리박간 또는 수지-수지간의 접촉 면적이 적어지기 때문에, 내열성이 저하되어 버리는 문제가 있다.
이에 비해, 본 발명의 구리박에서는, 상기와 같이 접착 표면의 파상 특성을 소정의 관계로 제어함으로써 표면적비를 1.05 이상 2.85 이하로 하고 있기 때문에, 파상의 오목부와 볼록부의 고저차가 적고, 조면화 도금 처리에 있어서의 전류 밀도가 균등하게 되고, 오목부와 볼록부에서 동일한 사이즈의 조면화 입자가 균일하게 형성됨으로써, 수지와의 밀착력의 불균일이 없어지고, 전송 손실이 낮은 상태에서 내열성을 향상시킬 수 있다. 한편, 표면적비(A/B)가 1.05 미만인 경우에는, 수지-구리박간 또는 수지-수지간의 접촉 면적이 적고, 내열성이 저하되는 경향이 있다. 또한, 표면적비(A/B)가 2.85 초과인 경우에는, 고주파가 흐르는 경로가 길어져, 전송 손실이 커지는 경향이 있다.
또한, 본 발명의 구리박은 전해 구리박인 것이 바람직하다. 전해 구리박의 경우, 광택면(S면)은 전해 드럼과 접하는 면이며, 드럼 표면의 형상이 레플리카되고, 그 레플리카 형상의 영향으로 조면화의 균일성이 손상되기 쉽다. 한편, 매트면(조면화 면이라고도 하는, M면)은 전해 시의 전해액측의 면이며, 드럼 표면의 요철이 소실되어 있기 때문에, 조면화 처리의 균일성이 우수하다고 하는 특징이 있다. 그 때문에, 전해 구리박에서는, 특히 그 매트면에 있어서, 파상수 Wn 및 조도 모티프 평균 깊이 R이 상기 소정의 범위로 제어되어 있는 것이 바람직하다.
또한, 본 발명의 구리박은, 구리박 기체와, 접착 표면측의 해당 구리박 기체의 표면 상에, 표면 처리층을 구비하는 표면 처리 구리박인 것이 바람직하다. 또한, 상기 표면 처리층은, 조면화 입자층, Ni 표면 처리층, Zn 표면 처리층, Cr 표면 처리층 및 실란 커플링제층 중 적어도 1층을 포함하는 것이 바람직하고, 그 중에서도 Ni 표면 처리층 및 Cr 표면 처리층 중 적어도 한쪽을 포함하는 것이 보다 바람직하고, 상기 각 층으로 구성되는 복층 구조를 갖는 것이 더욱 바람직하다. 이러한 표면 처리 구리박에 있어서, 접착 표면은 표면 처리층의 최표층의 표면이다.
또한, 표면 처리층은 그 처리 두께가 매우 얇은 영역이기 때문에, 접착 표면에 있어서의 파상수 Wn 및 조도 모티프 평균 깊이 R에 영향을 주는 것은 아니며, 표면 처리 구리박의 접착 표면에 있어서의 파상의 특성은, 해당 접착 표면에 대응하는 구리박 기체의 표면에 있어서의 파상 특성에 의해 실질적으로 결정된다. 따라서, 표면 처리 구리박의 구리박 기체는, 그 접착 표면측의 표면에 있어서, 파상수 Wn이 12 내지 85개/mm이며, 또한 조도 모티프 평균 깊이 R이 0.10 내지 1.50㎛로 제어되어 있는 것이 바람직하다. 또한, 이러한 구리박 기체는, 전해 구리박과 압연 구리박 중 어느 것이어도 된다.
또한, 표면 처리층은, 조면화 입자층을 포함함으로써, 앵커 효과에 의해 구리박과 수지 기재의 밀착성이 높아지고, 또한 리플로우 내열성 시험에 있어서 가열 시에 수지 기재로부터 아웃 가스가 발생해도, 구리박과 수지 기재의 밀착성이 높음으로써 팽창(층간 박리)을 억제하는 효과가 있고, 내열성, 특히 리플로우 내열성이 향상된다. 조면화 입자층은, 구리박 기체의 표면 상에, 조면화층으로서 형성되는 것이 바람직하다. 이러한 조면화 입자층은, 상기한 바와 같이 밀착성 및 내열성을 향상시키는 장점이 있다. 또한, 조면화 입자의 사이즈가 커지면 표피 효과의 영향으로 전송 손실이 증가되는 단점도 있기 때문에, 조면화 입자의 입경을 적절하게 조정하는 것이 바람직하다.
또한, 표면 처리층은, Ni 표면 처리층, Zn 표면 처리층 및 Cr 표면 처리층 중 적어도 1층의 금속 처리층을 포함함으로써, 구리의 확산을 방지하고, 구리박과 수지 기재의 고도의 밀착성을 보다 안정적으로 유지할 수 있다. 프린트 배선판의 제조 공정에는, 수지와 구리박의 접착 공정이나, 땜납 공정 등의 가열을 수반하는 공정이 있다. 이들 공정에서 부가되는 열에 의해, 구리가 수지측으로 확산되어, 구리박과 수지의 밀착성을 저하시키는 경우가 있지만, Ni나 Cr을 포함하는 금속 처리층을 마련함으로써, 구리의 확산을 유효하게 방지할 수 있다. 또한, 상기와 같은 금속 처리층은, 구리의 녹을 방지하는 방청 금속으로서도 기능한다.
Ni 표면 처리층은, Ni를 함유하는 금속 처리층이며, 특히 구리박 기체의 표면 상 또는 상기 조면화 입자층 상에, 하지층으로서 형성되는 것이 바람직하다. 여기서, Ni의 부착량은 0.010 내지 0.800mg/d㎡인 것이 바람직하고, 0.020 내지 0.400mg/d㎡인 것이 보다 바람직하다. 상술한 바와 같이 구리박 기체는, 접착 표면측의 표면에 있어서, 파상 특성이 소정의 범위로 제어되어 있고, 파상의 요철의 차가 일정 이하로 억제되어 있기 때문에, Ni 도금 처리를 한 경우에, 균일한 두께를 갖는 Ni층을 형성할 수 있어, 종래보다 내열성이 향상된다. 한편, Ni 부착량이 0.010mg/d㎡ 미만인 경우에는, Ni양이 적기 때문에, 구리의 확산 방지 효과가 작고, 수지가 열화되기 쉬워지기 때문에, 내열성(수지-구리박)이 저하되는 경향이 있다. 또한, Ni 부착량이 0.800mg/d㎡ 초과인 경우에는, Ni가 Cu보다 도전율이 낮기 때문에, 표피 효과의 영향에 의해 전송 손실이 커지는 경향이 있다.
Cr 표면 처리층은, Cr을 함유하는 금속 처리층이며, 보다 접착 표면측으로, 방청 처리층으로서 형성되어 있는 것이 바람직하다. 여기서, Cr의 부착량은 0.010 내지 0.300mg/d㎡인 것이 바람직하고, 0.015 내지 0.200mg/d㎡인 것이 보다 바람직하다. 상술한 바와 같이 구리박 기체는, 접착 표면측의 표면에 있어서, 파상 특성이 소정의 범위로 제어되어 있고, 파상의 요철의 차가 일정 이하로 억제되어 있기 때문에, Cr 도금 처리를 한 경우에, 균일한 두께를 갖는 Cr층을 형성할 수 있고, 종래보다 내열성이 향상된다. 또한, Cr을 표층에 처리함으로써 표면이 산화크롬 및 수산화크롬으로 덮여 방청 효과가 얻어진다. 한편, Cr 부착량이 0.010mg/d㎡ 미만인 경우에는, Cr양이 적기 때문에, 구리의 확산 방지 효과가 작고, 수지가 열화되기 쉬워지기 때문에, 내열성(수지-구리박)이 저하되는 경향이 있다. 또한, Cr 부착량이 0.300mg/d㎡ 초과인 경우에는, Cr이 Cu보다 도전율이 낮기 때문에, 표피 효과의 영향에 의해 전송 손실이 커지는 경향이 있다.
Zn 표면 처리층은, Zn을 함유하는 금속 처리층이며, 특히 Ni 표면 처리층과 Cr 표면 처리층의 사이에, 내열 처리층으로서 형성되는 것이 바람직하다. 여기서, Zn의 부착량은 0.005 내지 0.500mg/d㎡인 것이 바람직하고, 0.010 내지 0.400mg/d㎡인 것이 보다 바람직하다. 이러한 Zn 표면 처리층을 가짐으로써, 가열 시의 변색 방지, 방청 효과, 내열성 향상 등의 이점이 있다.
실란 커플링제층은, 구리박과 수지 기재를 화학적으로 결합시키는 효과가 있으며, 표면 처리층의 최표층으로서 형성되는 것이 바람직하다. 여기서, 실란의 부착량은, 규소(Si) 원자 환산으로, 0.0002 내지 0.0300mg/d㎡인 것이 바람직하고, 0.0005 내지 0.0100mg/d㎡인 것이 보다 바람직하다. 이러한 실란 커플링제층을 가짐으로써, 구리박과 수지 기재의 밀착성을 더 향상시킬 수 있다.
또한, 상기 Ni, Cr, Zn 및 실란의 부착량은, 형광 X선 분석에 의해 측정할 수 있다. 구체적인 측정 조건은, 후술하는 실시예에서 설명한다.
본 발명의 구리박은, 동장 적층판으로서 적합하게 사용할 수 있다. 동장 적층판은, 본 발명의 구리박과, 해당 접착 표면에 접착 적층된 절연 기판을 갖는 것이 바람직하다. 이러한 동장 적층판은, 고내열 밀착성 및 고주파 전송 특성이 우수한 회로 기판을 제작할 수 있어, 우수한 효과를 갖는 것이다. 절연 기판으로서는, 예를 들어 플렉시블 수지 기판 또는 리지드 수지 기판 등을 들 수 있다. 또한, 본 발명의 동장 적층판은, 특히 프린트 배선판으로서 적합하게 사용할 수 있다.
<구리박의 제조 방법>
이어서, 본 발명의 구리박의 바람직한 제조 방법에 대하여 설명한다.
이하, 전해 구리박(또는 표면 처리 전해 구리박)을 예로 들어, 구리박의 제조 방법의 일례를 설명한다.
(1) 제박
전해 구리박은, 황산-황산구리 수용액을 전해액으로 하고, 백금족 원소 또는 그의 산화물 원소로 피복된 티타늄을 포함하는 불용성 양극과, 해당 양극에 대향시켜 마련된 티타늄제 음극 드럼의 사이에 해당 전해액을 공급하고, 음극 드럼을 일정 속도로 회전시키면서, 양극간에 직류 전류를 통전시킴으로써 음극 드럼 표면 상에 구리를 석출시키고, 석출된 구리를 음극 드럼 표면으로부터 박리하여, 연속적으로 권취하는 방법에 의해 제조된다.
통상, 파상수 Wn 및 조도 모티프 평균 깊이 R은, 전해액의 조성(예를 들어, 첨가 성분이나 각종 성분의 농도 등)이나 전해 조건(예를 들어, 전류 밀도나, 액온, 유속 등)에 의존한다고 생각된다. 특히, 종래 일반적인 전해액에 있어서는, 황산 및 황산구리 이외의 전해액의 첨가 성분으로서, 예를 들어 3-머캅토-1-프로판술폰산나트륨(MPS), 히드록시에틸셀룰로오스(HEC), 저분자량 아교(PBF), 염소(Cl, 예를 들어 NaCl로 첨가) 등이 사용되어 왔다. 그러나, 본 발명자들이 전해액의 조성과 파상의 관계에 대하여 연구한바, 상기와 같은 첨가제를 포함하는 전해액에 의해 전해 구리박을 제조한 경우에는, 도 1의 종래예 A에 도시하는 바와 같이, 조도 모티프 평균 깊이 R을 저감하면, 파상수 Wn이 증가하여, 전송 손실 특성을 충분히 향상시킬 수 없음을 알 수 있었다.
그래서, 더 연구를 진행시킨바, 상기 첨가제에 추가하여 시트르산나트륨, 술팜산, 암모니아수 등의 구리 이온과 착체를 형성함으로써 도금의 과전압을 상승시키는 효과를 갖는 첨가제를 더 첨가함으로써, 조도 모티프 평균 깊이 R이 낮은 상태에서, 파상수 Wn을 저감시킬 수 있음을 알 수 있었다(도 1의 본 발명). 이러한 현상이 생기는 메커니즘은 반드시 명백한 것은 아니지만, 시트르산나트륨, 술팜산, 암모니아수가 구리 이온과 착체를 형성하여, 이에 의해 도금의 과전압이 상승하고, 그 결과 도금 처리의 균일성이 증가되어, 파상수 W가 저감되었다고 추정할 수 있다.
상기 지견에 기초하여, 본 발명에서는 제박에 사용하는 전해액의 조성을 적절하게 조정하는 것이 바람직하다. 이하에, 본 발명의 전해 구리박의 제조에 적합한 전해액의 조성 및 전해 조건의 예를 나타낸다. 또한, 하기 조건은 바람직한 예이며, 본 발명의 효과를 저해하지 않는 범위에서, 필요에 따라 첨가제의 종류나 양, 전해 조건을 적절하게 변경, 조정할 수 있다.
(제박 조건)
황산구리 5수화물… 구리(원자) 환산으로, 바람직하게는 60 내지 110g/L, 보다 바람직하게는 60 내지 90g/L
황산… 바람직하게는 40 내지 135g/L, 보다 바람직하게는 40 내지 80g/L
MPS… 바람직하게는 1 내지 10mg/L, 보다 바람직하게는 2 내지 3mg/L
HEC… 바람직하게는 1 내지 7mg/L, 보다 바람직하게는 1 내지 2mg/L
PBF… 바람직하게는 3 내지 9mg/L, 보다 바람직하게는 3 내지 4mg/L
시트르산나트륨… 바람직하게는 0 내지 40g/L, 보다 바람직하게는 20 내지 40g/L
술팜산… 바람직하게는 0 내지 30g/L, 보다 바람직하게는 10 내지 20g/L
암모니아수(암모니아 농도 30질량%)… 바람직하게는 0 내지 35g/L, 보다 바람직하게는 10 내지 25g/L
염소(Cl, NaCl로서)… 바람직하게는 15 내지 60mg/L, 보다 바람직하게는 30 내지 40mg/L
전류 밀도… 바람직하게는 35 내지 60A/d㎡, 보다 바람직하게는 40 내지 50A/d㎡
액온… 바람직하게는 40 내지 65℃, 보다 바람직하게는 50 내지 60℃
박 두께… 바람직하게는 6 내지 100㎛, 보다 바람직하게는 6 내지 65㎛
(2) 레벨링 처리
상기와 같이 하여 제조한 전해 구리박에 대하여, 추가로 파상수 Wn을 적절하게 줄이는 방법을 예의 연구한 결과, 레벨링 효과(구리박 표면의 요철을 저감시키는 처리)가 강한 전해욕을 사용하여, 펄스 전류로 전해함으로써, 파상수 Wn이 적절한 값이 된다는 것을 알아냈다.
이러한 레벨링 효과가 강한 전해욕에 사용되는, 황산 및 황산구리 이외의 전해액의 첨가 성분으로서는, 저분자량 아교(PBF), 쿠마린, 1,4-부틴디올 등을 들 수 있다. 또한, 레벨링 효과는, 지나치게 강하면 리플로우 내열성이 저하되는 경향이 있기 때문에, 리플로우 내열성과의 균형으로 적절하게 조정하는 것이 바람직하다.
또한, 펄스 전류에 의한 전해에 대해서는, 펄스 순전해 시간(ton)보다 펄스 역전해 시간(trev)을 길게, 또한 펄스 순전류 밀도(lon)를 펄스 역전류 밀도(lrev)보다 높게 설정하는 것이 바람직하다. 여기서 순전류는 구리박 표면이 도금되는 캐소드 반응이며, 역전류는 구리박 표면이 용해되는 애노드 반응이 된다. 펄스 전류에 있어서 구리박 표면이 용해되는 역전류의 비율을 높게 함으로써, 구리박 표면의 파상의 요철이 적절하게 용해되어, 적절한 파상수 Wn을 갖는 구리박이 얻어진다고 추정된다.
상기 지견에 기초하여, 본 발명에서는, 레벨링 처리에 사용하는 전해액의 조성 및 펄스 전류를 적절하게 조정하는 것이 바람직하다. 이하에, 본 발명의 레벨링 처리에 적합한 전해액의 조성 및 전해 조건의 예를 나타낸다. 또한, 하기 조건은 바람직한 예이며, 본 발명의 효과를 저해하지 않는 범위에서, 필요에 따라 첨가제의 종류나 양, 전해 조건을 적절하게 변경, 조정할 수 있다.
(레벨링 처리 조건)
황산구리 5수화물… 구리(원자) 환산으로, 바람직하게는 40 내지 80g/L, 보다 바람직하게는 60 내지 75g/L
황산… 바람직하게는 60 내지 125g/L, 보다 바람직하게는 100 내지 120g/L
PBF… 바람직하게는 0 내지 800mg/L, 보다 바람직하게는 300 내지 500mg/L
쿠마린… 바람직하게는 0 내지 4g/L, 보다 바람직하게는 2.5 내지 3.0g/L
1,4-부틴디올… 바람직하게는 0 내지 3g/L, 보다 바람직하게는 1.0 내지 2.0g/L
염소(Cl, NaCl로서)… 바람직하게는 20 내지 55mg/L, 보다 바람직하게는 30 내지 40mg/L
전해 시간… 바람직하게는 3 내지 25초, 보다 바람직하게는 5 내지 20초
액온… 바람직하게는 30 내지 70℃, 보다 바람직하게는 50 내지 60℃
<펄스 조건>
펄스 순전해 시간(ton)… 바람직하게는 0 내지 30밀리초,
보다 바람직하게는 0 내지 10밀리초
펄스 역전해 시간(trev)… 바람직하게는 50 내지 600밀리초,
보다 바람직하게는 200 내지 300밀리초
펄스 전해 정지 시간(toff)… 바람직하게는 0 내지 40밀리초,
보다 바람직하게는 20 내지 30밀리초
펄스 순전류 밀도(lon)… 바람직하게는 0 내지 10A/d㎡,
보다 바람직하게는 0 내지 6A/d㎡
펄스 역전류 밀도(lrev)… 바람직하게는 -15 내지 -50A/d㎡,
보다 바람직하게는 -20 내지 -30A/d㎡
(3) 표면 처리
또한, 상기와 같이 하여 제작한 전해 구리박은, 구리박 기체로서 사용해도 되며, 그 매트면 상에, 필요에 따라 조면화층, 하지층, 내열 처리층 및 방청 처리층 등의 표면 처리층을 적절하게 형성하여, 표면 처리 전해 구리박으로 할 수도 있다. 또한, 이들 표면 처리층은, 상기 전해 구리박의 매트면에 있어서의 파상 특성에 영향을 주는 것은 아니며, 표면 처리 전해 구리박의 최표면에 있어서의 파상 특성은, 구리박 기체로서 사용한 전해 구리박의 매트면에 있어서의 파상 특성과 실질적으로 동일하다. 또한, 표면 처리층은, 상기 처리층에 한정되지 않고, 그 일부 또는 전부를 적절하게 조합해도 되고, 상기 이외의 처리층과 조합해도 된다.
여기서, 조면화층은, 공지의 방법에 의해 형성할 수 있지만, 예를 들어 전기 도금에 의해 행하는 것이 바람직하고, 2단계의 조면화 도금 처리에 의해 행하는 것이 보다 바람직하다. 이러한 조면화 도금 처리는, 공지의 방법에 의해 적절하게 조정하여 행할 수 있다.
이하, 조면화 도금 처리용 도금액의 조성 및 전해 조건의 예를 나타낸다. 또한, 하기 조건은 바람직한 예이며, 본 발명의 효과를 저해하지 않는 범위에서, 필요에 따라 첨가제의 종류나 양, 전해 조건을 적절하게 변경, 조정할 수 있다.
(조면화 도금 처리 (1)의 조건)
황산구리 5수화물… 구리(원자) 환산으로, 바람직하게는 5 내지 30g/L, 보다 바람직하게는 10 내지 20g/L
황산… 바람직하게는 100 내지 150g/L, 보다 바람직하게는 130 내지 140g/L
몰리브덴산암모늄… 몰리브덴(원자) 환산으로, 바람직하게는 1 내지 6g/L, 보다 바람직하게는 2 내지 4g/L
황산코발트 7수화물… 코발트(원자) 환산으로, 바람직하게는 1 내지 5g/L, 보다 바람직하게는 2 내지 3g/L
황산철(II) 7수화물… 철(원자) 환산으로, 바람직하게는 0.05 내지 5.0g/L, 보다 바람직하게는 0.1 내지 1.5g/L
전류 밀도… 바람직하게는 15 내지 50A/d㎡, 보다 바람직하게는 20 내지 40A/d㎡
전해 시간… 바람직하게는 1 내지 80초, 보다 바람직하게는 1 내지 60초
액온… 바람직하게는 20 내지 50℃, 보다 바람직하게는 30 내지 40℃
(조면화 도금 처리 (2)의 조건)
황산구리 5수화물… 구리(원자) 환산으로, 바람직하게는 10 내지 80g/L, 보다 바람직하게는 13 내지 72g/L
황산… 바람직하게는 20 내지 150g/L, 보다 바람직하게는 26 내지 133g/L
전류 밀도… 바람직하게는 2 내지 70A/d㎡, 보다 바람직하게는 3 내지 67A/d㎡
전해 시간… 바람직하게는 1 내지 80초, 보다 바람직하게는 1 내지 60초
액온… 바람직하게는 15 내지 75℃, 보다 바람직하게는 18 내지 67℃
또한, 하지층은, 예를 들어 Ni 도금 처리에 의해 형성한 Ni를 함유하는 Ni 표면 처리층이나, Cu-Zn계 합금 도금, Cu-Ni계 합금 도금 처리에 의해 형성한 하지층 등을 들 수 있다. 이들 도금 처리는, 공지의 방법에 의해 적절하게 조정하여 행할 수 있다.
이하, Ni 도금 처리용 도금액의 조성 및 전해 조건의 예를 나타낸다. 또한, 하기 조건은 바람직한 예이며, 본 발명의 효과를 저해하지 않는 범위에서, 필요에 따라 첨가제의 종류나 양, 전해 조건을 적절하게 변경, 조정할 수 있다.
(Ni 도금의 조건)
황산니켈… 니켈(원자) 환산으로, 바람직하게는 3.0 내지 7.0g/L, 보다 바람직하게는 4.0 내지 6.0g/L
과황산암모늄… 바람직하게는 30.0 내지 50.0g/L, 보다 바람직하게는 35.0 내지 45.0g/L
붕산… 바람직하게는 20.0 내지 35.0g/L, 보다 바람직하게는 25.0 내지 30.0g/L
전류 밀도… 바람직하게는 0.5 내지 4.0A/d㎡, 보다 바람직하게는 1.0 내지 2.5A/d㎡
전해 시간… 바람직하게는 1 내지 80초, 보다 바람직하게는 1 내지 60초
액 pH… 바람직하게는 3.5 내지 4.0, 보다 바람직하게는 3.7 내지 3.9
액온… 바람직하게는 25 내지 35℃, 보다 바람직하게는 26 내지 30℃
내열 처리층으로서는, 예를 들어 Zn 도금 처리에 의해 형성한 Zn을 함유하는 Zn 표면 처리층에 의해 형성된 내열 처리층 등을 들 수 있다. 이들 도금 처리는, 공지의 방법에 의해 적절하게 조정하여 행할 수 있다.
이하, Zn 도금 처리용 도금액의 조성 및 전해 조건의 예를 나타낸다. 또한, 하기 조건은 바람직한 예이며, 본 발명의 효과를 저해하지 않는 범위에서, 필요에 따라 첨가제의 종류나 양, 전해 조건을 적절하게 변경, 조정할 수 있다.
(Zn 도금의 조건)
황산아연 7수화물… 아연(원자) 환산으로, 바람직하게는 1 내지 40g/L, 보다 바람직하게는 1 내지 30g/L
수산화나트륨… 바람직하게는 8 내지 350g/L, 보다 바람직하게는 10 내지 300g/L
전류 밀도… 바람직하게는 0.1 내지 15A/d㎡, 보다 바람직하게는 0.1 내지 10A/d㎡
전해 시간… 바람직하게는 1 내지 80초, 보다 바람직하게는 1 내지 60초
액온… 바람직하게는 5 내지 80℃, 보다 바람직하게는 5 내지 60℃
방청 처리층으로서는, 예를 들어 Cr 도금 처리에 의해 형성한 Cr을 함유하는 Cr 표면 처리층(무기 방청층)이나, 벤조트리아졸 처리 등의 유기 방청 처리에 의해 형성한 유기 방청층, 실란 커플링제 처리에 의해 형성한 방청층 등을 들 수 있다. 이들 도금 처리는, 공지의 방법에 의해 적절하게 조정하여 행할 수 있다.
Cr 도금 처리는, CrO3 혹은 K2Cr2O7 등을 물에 용해하여 수용액으로 하고, 그 수용액 중에 구리박을 침지한 후, 수세, 건조하거나, 혹은 수용액 중에서 구리박을 음극으로 하여 전해를 행한 후, 수세, 건조함으로써 처리가 행해진다.
이하, Cr 도금 처리용 도금의 조성 및 전해 조건의 예를 나타낸다. 또한, 하기 조건은 바람직한 예이며, 본 발명의 효과를 저해하지 않는 범위에서, 필요에 따라 첨가제의 종류나 양, 전해 조건을 적절하게 변경, 조정할 수 있다.
(Cr 도금의 조건)
무수 크롬산(CrO3)… 크롬(원자) 환산으로, 바람직하게는 0.5 내지 1.5g/L, 보다 바람직하게는 0.8 내지 1.1g/L
전류 밀도… 바람직하게는 0.3 내지 0.6A/d㎡, 보다 바람직하게는 0.4 내지 0.6A/d㎡
전해 시간… 바람직하게는 1 내지 80초, 보다 바람직하게는 1 내지 60초
액 pH… 바람직하게는 2.2 내지 2.8, 보다 바람직하게는 2.3 내지 2.6
액온… 바람직하게는 15 내지 50℃, 보다 바람직하게는 20 내지 40℃
벤조트리아졸 처리는, 벤조트리아졸 혹은 벤조트리아졸 유도체를 유기 용매 혹은 물에 용해하고, 그 용액 중에 구리박을 침지한 후, 건조함으로써 처리가 행해진다.
또한, 실란 커플링제 처리는, 실란 커플링제를 유기 용매 혹은 물에 용해하고, 그 용액 중에 구리박을 침지, 혹은 구리박 상에 도포한 후, 건조함으로써 처리가 행해진다. 여기서 사용되는 실란 커플링제로서는, 비닐실란, 에폭시실란, 스티릴실란, 메타크릴실란, 아크릴실란, 아미노실란, 우레이드실란, 머캅토실란, 술피드실란, 이소시아네이트실란 등을 들 수 있다.
또한, 상기 크로메이트 처리, 벤조트리아졸 처리, 실란 커플링제 처리는, 적절하게 조합하여 행해도 된다.
이상, 본 발명의 실시 형태에 대하여 설명하였지만, 상기 실시 형태는 본 발명의 일례에 지나지 않는다. 본 발명은, 본 발명의 개념 및 특허청구범위에 포함되는 모든 양태를 포함하며, 본 발명의 범위 내에서 여러 가지로 개변시킬 수 있다. 예를 들어, 상술에서는 전해 구리박의 제조 방법에 대하여 상세하게 설명하였지만, 본 발명의 구리박을 제작하는 방법은 상기 방법에 한정되지 않는다. 즉, 구리박의 접착 표면의 특징이 본 발명의 적정 범위로 제어되어 있다면, 압연 구리박(또는 표면 처리 압연 구리박)이어도 되고, 그 밖의 제조 방법에 의해 제작된 구리박이어도 된다.
<실시예>
이하에, 본 발명을 실시예에 기초하여 더욱 상세하게 설명하지만, 이하는 본 발명의 일례이다.
(실시예 1 내지 24 및 비교예 1 내지 20)
[1] 제박
우선, 표 1에 나타내는 전해액의 조성 및 전해 조건에서, 전해 구리박을 제박하였다. 이때, 실시예 1 내지 21, 그리고 비교예 19 및 20에 대해서는, 다음에 행하는 레벨링 처리 후에 구리박의 두께가 18㎛가 되도록, 박 두께를 미리 조정하여 제박하였다. 또한, 비교예 1 내지 18에 대해서는, 레벨링 처리를 행하지 않았기 때문에, 이 시점에서 박 두께가 18㎛가 되도록 제박하였다. 또한, 실시예 24는 구리박으로서, 무산소ㆍ압연 구리 A를 포함하고, 두께 17.8㎛이고, 표면 조도가 JIS-B-0601에 규정된 표면 조도 Rz가 0.7㎛이고, 온도가 25도인 상태에서 인장 시험을 실시하였을 때의 신장률이 6.0%인 압연 구리박을 사용하였다.
또한, 표 1 중, 「Cu」는 Cu 원자 환산으로 투입한 황산구리 5수화물을, 「MPS」는 3-머캅토-1-프로판술폰산나트륨을, 「HEC」는 히드록시에틸셀룰로오스를, 「PBF」는 저분자량 아교를, 「암모니아수」는 농도 30질량%의 암모니아수를, 「Cl」은 염화나트륨으로서 첨가한 염소 성분을, 「SPS」는 4-스티렌술폰산나트륨을, 「DDAC」는 디알릴디메틸암모늄 클로라이드 중합체를 각각 의미한다(이하, 표 2 및 표 3에 있어서 동일함).
Figure pct00003
[2] 레벨링 처리
실시예 1 내지 21, 비교예 19 및 20에서는, 상기 [1] 후의 전해 구리박 및 실시예 24의 압연 구리박에 대하여, 추가로 표 2에 나타내는 전해액의 조성 및 전해 조건에서, 레벨링 처리를 행하여 레벨링층을 형성하였다. 레벨링층 형성 후의 구리박의 박 두께는 18㎛로 하였다.
Figure pct00004
[3] 조면화층(조면화 입자층)의 형성
ㆍ조면화 도금 처리 (1)
상기 [1] 및 [2]에서 얻어진 구리박을 기체로 하여, 그 매트면에 조면화 도금 처리를 행하였다. 이때, 도금액의 조성 및 전해 조건은, 표 3에 나타내는 조건으로 하였다. 또한, 실시예 21 및 비교예 13에서는, 조면화 도금 처리 (1)을 실시하지 않았다.
또한, 표 3 중, 「Mo」는 Mo 원자 환산으로 투입한 몰리브덴산암모늄을, 「Co」는 Co 원자 환산으로 투입한 황산코발트 7수화물을, 「Fe」는 Fe 원자 환산으로 투입한 황산철(II) 7수화물을 각각 의미한다.
Figure pct00005
ㆍ조면화 도금 처리 (2)
계속해서, 상기 조면화 도금 처리 (1) 후의 구리박 기체의 표면(매트면)에 대하여, 추가로 조면화 도금 처리 (2)를 행하였다. 이때, 도금액의 조성 및 전해 조건은, 이하와 같다. 또한, 실시예 21 및 비교예 13에서는, 조면화 도금 처리 (1)을 실시하지 않았다.
<조면화 도금 (2) 조건>
황산구리 5수화물………… 구리(원자) 환산으로, 65.0g/L
황산………… 108g/L
액온………… 56℃
전류 밀도………… 4A/d㎡
전해 시간………… 1 내지 20초
[4] Ni를 함유하는 하지층(Ni 표면 처리층)의 형성
이어서, 상기 조면화층 상에, 전해 도금에 의해 내열 처리층의 하지가 되는 하지층을 형성하였다. 이때, Ni 도금 조건은 이하와 같다. 또한, 실시예 12 및 실시예 20에서는, Ni 처리를 실시하지 않았다.
<Ni 도금 조건>
황산니켈………… 니켈(원자) 환산으로, 5.0g/L
과황산암모늄………… 40.0g/L
붕산………… 28.5g/L
액온………… 28.5℃
액 pH………… 3.8
전류 밀도………… 1.5A/d㎡
전해 시간………… 1 내지 20초
[5] Zn을 함유하는 내열 처리층(Zn 표면 처리층)의 형성
계속해서, 상기 하지층 상에, 전해 도금에 의해 내열 처리층(Zn의 부착량: 0.05mg/d㎡)을 형성하였다. 이때, Zn 도금 조건은 이하와 같다. 또한, 실시예 20은 Zn 처리를 실시하지 않았다.
<Zn 도금 조건>
황산아연 7수화물………… 아연(원자) 환산으로, 10g/L
수산화나트륨………… 50g/L
액온………… 32℃
전류 밀도………… 5.0A/d㎡
전해 시간………… 1 내지 20초
[6] Cr을 함유하는 방청 처리층(Cr 표면 처리층)의 형성
또한, 상기 내열 처리층 상에, 전해 도금에 의해 방청 처리층을 형성하였다. 이때, Cr 도금 조건은 이하와 같다. 또한, 실시예 16 및 20에서는 Cr 처리를 실시하지 않았다.
<Cr 도금 조건>
무수 크롬산(CrO3)………… 크롬(원자) 환산으로, 0.9g/L
액온………… 32.0℃
액 pH………… 2.5
전류 밀도………… 0.5A/d㎡
전해 시간………… 1 내지 20초
[7] 실란 커플링제층의 형성
마지막으로, 상기 방청 처리층 상에, 농도 0.7질량%의 3-메타크릴옥시프로필트리메톡시실란 수용액을 도포하고, 건조시켜, 실란 커플링제층(실란의 부착량은 Si 원자 환산으로, 0.0070mg/d㎡)을 형성하였다.
(평가)
상기 실시예 및 비교예에 관한 구리박에 대하여, 하기에 나타내는 측정 및 평가를 행하였다. 각 평가 조건은 하기와 같다. 결과를 표 4에 나타낸다.
또한, 이하의 측정에 있어서, 구리박의 접착 표면은, 구리박의 최표층인 실란 커플링제층의 표면(기체인 전해 구리박의 매트면측의 최표면)이다. 표 4에 있어서, 표면 처리층 (i)은, 조면화 입자층, Ni 표면 처리층, Zn 표면 처리층, Cr 표면 처리층 및 실란 커플링제층을 포함하는 것을, 표면 처리층 (ii)는, Ni 표면 처리층, Zn 표면 처리층, Cr 표면 처리층 및 실란 커플링제층을 포함하는 것을, 표면 처리층 (iii)은, 조면화 입자층, Zn 표면 처리층, Cr 표면 처리층 및 실란 커플링제층을 포함하는 것을, 표면 처리층 (iv)는, 조면화 입자층, Ni 표면 처리층, Zn 표면 처리층 및 실란 커플링제층을 포함하는 것을, 표면 처리층 (v)는, 조면화 입자층 및 실란 커플링제층을 포함하는 것을 각각 의미하고 있다.
[1] 파상수 Wn
구리박의 접착 표면에 대하여, JIS B 0631:2000의 규정에 따라, 조도 모티프 평균 길이 AR(mm)을 측정하였다. 측정은, 각 구리박에 대하여, 임의의 5개소에서 행하고, 그의 평균값(N=5)을, 각 구리박의 조도 모티프 평균 길이 AR로 하였다. 또한, 측정 장치는, 표면 조도 측정기(Surfcorder SE3500, 가부시키가이샤 고사카 겡큐쇼제)를 사용하고, 측정 조건은, A=0.1mm, B=0.5mm, ln=3.2mm, λs=2.5㎛로 하고, 측정 범위는, TD 방향(구리박의 긴 변 방향(제막 방향에 대응)에 대하여 수직 방향)으로 길이 50mm의 범위로 하였다. 측정된 조도 모티프 평균 길이 AR로부터, 1mm의 선 상에 있는 평균 파상 개수(1/AR)를, 파상수 Wn(개/mm)으로서 산출하였다.
[2] 조도 모티프 평균 깊이 R
구리박의 접착 표면에 대하여, JIS B 0631:2000의 규정에 따라, 조도 모티프 평균 깊이 R(㎛)을 측정하였다. 측정은, 각 구리박에 대하여, 임의의 5개소에서 행하고, 그의 평균값(N=5)을 각 구리박의 조도 모티프 평균 깊이 R로 하였다. 또한, 측정 장치는, 표면 조도 측정기(Surfcorder SE3500, 가부시키가이샤 고사카 겡큐쇼제)를 사용하고, 측정 조건은, A=0.1mm, B=0.5mm, ln=3.2mm, λs=2.5㎛로 하고, 측정 범위는, TD 방향(구리박의 긴 변 방향(제막 방향에 대응)에 대하여 수직 방향)으로 길이 50mm의 범위에서 행하였다.
[3] 접촉식 조도 Rz, Ra
구리박의 접착 표면에 대하여, JIS B 0601:1994의 규정에 따라, 10점 평균 조도 Rz(㎛) 및 산술 평균 조도 Ra(㎛)를 측정하였다. 측정은, 각 구리박에 대하여, 임의의 5개소에서 행하고, 그의 평균값(N=5)을, 각각 각 구리박의 10점 평균 조도 Rz 및 산술 평균 조도 Ra로 하였다. 또한, 측정 장치는, 접촉식 표면 조도 측정기(SE1700, 가부시키가이샤 고사카 겡큐쇼제)를 사용하였다. 측정 조건은, 측정 길이 4.8mm, 샘플링 길이 4.8mm, 컷오프값 0.8mm로 하였다.
[4] 비접촉식 조도 Rz, Ra
측정 장치로서, 비접촉식 레이저 현미경(VK8500, 가부시키가이샤 키엔스제)을 사용한 것 이외에는, 상기 [3] 접촉식 조도의 경우와 마찬가지로, 구리박의 접착 표면에 있어서의 10점 평균 조도 Rz(㎛) 및 산술 평균 조도 Ra(㎛)를 측정하였다.
[5] 표면적비 A/B
구리박의 접착 표면에 있어서, 레이저 현미경(VK8500, 가부시키가이샤 키엔스제)을 사용하여, 3차원 표면적(㎛2)을 측정하였다. 측정은, 각 구리박에 대하여, 임의의 5개소에서 행하고, 그의 평균값(N=5)을, 각 구리박의 3차원 표면적으로 하였다. 또한, 측정 시야는 30.0㎛×44.9㎛의 범위로 하고, 이것을 3차원 표면적에 대응하는 2차원 면적으로 하였다. 측정된 3차원 표면적 A와, 이것에 대응하는 2차 면적 B로부터, 표면적비(3차원 표면적 A/2차원 표면적 B)를 산출하였다.
[6] Ni, Zn, Cr 및 실란의 부착량
Ni, Zn, Cr 및 실란의 부착량을 측정하였다. 측정은 형광 X선 분석 장치(ZSXPrimus, 가부시키가이샤 리가쿠제)를 사용하여, 분석 직경: φ35mm에서 분석하였다. 또한, Zn과 실란의 부착량은 상술한 바와 같다.
[7] 전송 손실
구리박의 접착 표면에, 수지 기재를 접합하여, 전송 특성 측정용 기판 샘플을 제작하였다. 수지 기재는, 시판 중인 폴리페닐렌에테르계 수지(초저전송 손실 다층 기판 재료 MEGTRON6, 파나소닉 가부시키가이샤제)를 사용하고, 접합 시의 경화 온도는 210℃로 하고, 경화 시간은 2시간으로 하였다. 전송 손실 측정용 기판은, 구조를 스트립 라인 구조로 하고, 도체 길이 400mm, 도체 두께 18㎛, 도체 폭 0.14mm, 전체 두께 0.31mm, 특성 임피던스 50Ω이 되도록 조정하였다. 상기와 같이 조정한 측정용 샘플에 대하여, 벡터 네트워크 애널라이저 E8363B(KEYSIGHT TECHNOLOGIES)를 사용하여, 10GHz 및 40GHz에 있어서의 전송 손실을 측정하였다. 또한, 평가 결과에서는, 단위를 dB/m으로 하고, 도체 길이 400mm에서 측정한 전송 손실을, 도체 길이 1000mm당 전송 손실값으로 환산한(도체 길이 400mm에서 측정한 전송 손실의 값에 2.5를 곱한) 값으로 나타낸다. 본 실시예에서는, 10GHz에서 전송 손실이 19.5dB/m 이하를 합격 레벨로 하고, 40GHz에서 전송 손실이 66.0dB/m 이하를 합격 레벨로 하였다.
[8] 리플로우 내열성
도 2에, 리플로우 내열 시험의 시험편(T2)의 제작 수순의 개략도를 도시한다. 우선, 도 2의 (a)에 도시되는 바와 같이, 제1 수지 기재(B1)로서 시판 중인 폴리페닐렌에테르계 수지(초저전송 손실 다층 기판 재료 MEGTRON6, 파나소닉 가부시키가이샤제)를 준비하고, B1의 양면에 본 실시예 또는 비교예에 관한 각 구리박(M1)을 적층 접착하여, 동장 적층판(P)을 제작하였다. 이어서, 도 2의 (b)에 도시되는 바와 같이, 동장 적층판(P)을, 염화구리(II) 용액에 의해 에칭하여, 모든 구리박 부분(M1)을 용해시켰다. 그 후, 에칭한 제1 수지 기재(수지 코어층)(B1)의 양면에, 제2 수지 기재(B2)를 적층 접착하고(도 2의 (c)), 추가로 양면의 제2 수지 기재(프리프레그층)(B2) 상에, 본 실시예 또는 비교예에 관한 각 구리박(M2)을 적층 접착함으로써, 리플로우 내열성을 측정하기 위한 시험편(T2)(100mm×100mm)을 제작하였다(도 2의 (d)). 시험편은, 각 구리박에 대하여 5개씩 제작하였다. 이어서, 제작한 시험편(T2)을, 톱 온도 260℃, 가열 시간 10초간의 리플로우로에 통과시켜, 구리박-수지(M2-B2) 또는 수지-수지(B2-B1)의 각 층간에 있어서, 팽창(층간 박리)이 발생하였는지 여부를 눈으로 보아 관찰하였다. 그 후, 구리박-수지 및 수지-수지의 양쪽에서 층간 박리가 관찰된 시험편(T2)을 제거하고, 그 밖의 시험편(T2)은, 상기 가열 조건의 리플로우로에 다시 통과되어, 구리박-수지 및 수지-수지의 양쪽 층간에서 팽창이 관찰될 때까지 리플로우로의 통과와 층간 박리의 관찰을 반복하였다. 그리고, 구리박-수지 및 수지-수지의 각 층간에 대하여, 층간 박리가 발생하였을 때의 리플로우로 통과 횟수를 측정하였다. 이 측정은, 각 구리박에 대하여, 시험편 5개에서 실시하여, 각각의 리플로우로 통과 횟수의 평균값(N=5)을, 각 구리박의 리플로우 내열성으로서 평가하였다. 여기서, 구리박-수지간의 리플로우 내열성은, 구리박과 프리프레그층의 접합부의 내열성을 나타내고, 또한 수지-수지간의 리플로우 내열성은, 코어층과 프리프레그층의 접합부의 내열성을 나타내며, 각각 리플로우로의 통과 횟수가 많을수록 내열성이 우수함을 나타내고 있다. 본 실시예에서는 구리박-수지 및 수지-수지의 각 층간에 대하여, 층간 박리가 관찰될 때까지의 리플로우로 통과 횟수가 8회 이상인 것을 합격 레벨로 하였다.
[9] 밀착 강도(박리 강도)
구리박의 접착 표면에, 수지 기재를 접합하여, 측정용 샘플을 제작하였다. 수지 기재는, 시판 중인 폴리페닐렌에테르계 수지(초저전송 손실 다층 기판 재료 MEGTRON6, 파나소닉 가부시키가이샤제)를 사용하고, 접합 시의 경화 온도는 210℃로 하고, 경화 시간은 1시간으로 하였다. 제작한 측정용 샘플을, 10mm 폭의 회로 배선으로 에칭 가공하고, 수지측을 양면 테이프에 의해 스테인리스판에 고정하고, 회로 배선을 90도 방향으로 50mm/분의 속도로 박리하여, 밀착 강도의 지표로서 박리 강도(kN/m)를 측정하였다. 측정은, 만능 재료 시험기(텐실론, 가부시키가이샤 A&D제)를 사용하여 행하였다. 본 실시예에서는 박리 강도(초기 밀착성)가 0.4kN/m 이상을 합격 레벨로 하였다.
Figure pct00006
표 4에 나타난 바와 같이, 실시예 1 내지 24에 관한 구리박은, 수지 기재와의 접착 표면에 있어서, 파상수 Wn이 11 내지 30개/mm, 또한 조도 모티프 평균 깊이 R이 0.20 내지 1.10㎛로 제어되어 있으며, 저전송 손실이고, 리플로우 내열성이 우수하고, 높은 밀착 강도를 발휘함이 확인되었다.
이에 비해, 비교예 1 내지 20에 관한 구리박은, 수지 기재와의 접착 표면에 있어서, 파상수 Wn이 11 내지 30개/mm로 제어되어 있지 않거나, 조도 모티프 평균 깊이 R이 0.20 내지 1.10㎛로 제어되어 있지 않거나, 혹은 그 양방이기 때문에, 실시예 1 내지 24에 관한 구리박에 비하여, 전송 손실, 리플로우 내열성 및 밀착 강도 중 어느 하나 이상이 떨어짐이 확인되었다.

Claims (13)

  1. 구리박의 접착 표면의 특징을, JIS B0631:2000에 규정되는 모티프법에 의해 결정된 조도 모티프로부터 산출되는 파상수 Wn 및 조도 모티프 평균 깊이 R로 나타낼 때, 파상수 Wn이 11 내지 30개/mm이며, 또한 조도 모티프 평균 깊이 R이 0.20 내지 1.10㎛인 것을 특징으로 하는 구리박.
  2. 제1항에 있어서,
    상기 파상수 Wn이 12 내지 27개/mm이며, 또한 상기 조도 모티프 평균 깊이 R이 0.30 내지 0.90㎛인, 구리박.
  3. 제2항에 있어서,
    상기 파상수 Wn이 14 내지 22개/mm이며, 또한 상기 조도 모티프 평균 깊이 R이 0.40 내지 0.80㎛인, 구리박.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 접착 표면은, 실측의 3차원 표면적의, 평면에 투영하여 측정하였을 때의 2차원 표면적에 대한 표면적비가 1.05 내지 2.85인, 구리박.
  5. 제4항에 있어서,
    상기 접착 표면은, 실측의 3차원 표면적의, 평면에 투영하여 측정하였을 때의 2차원 표면적에 대한 표면적비가 2.00 내지 2.70인, 구리박.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 구리박이 전해 구리박인, 구리박.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 접착 표면이 매트면인, 구리박.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 구리박이, 구리박 기체와, 상기 접착 표면측의 상기 구리박 기체의 표면 상에, 표면 처리층을 구비하는 표면 처리 구리박이고,
    상기 표면 처리층이, 조면화 입자층, Ni 표면 처리층, Zn 표면 처리층, Cr 표면 처리층 및 실란 커플링제층 중 적어도 1층을 포함하고,
    상기 접착 표면이, 상기 표면 처리층의 최표면인, 구리박.
  9. 제8항에 있어서,
    상기 표면 처리층이, 상기 Ni 표면 처리층을 포함하고,
    Ni의 부착량이 0.010 내지 0.800mg/d㎡인, 구리박.
  10. 제9항에 있어서,
    상기 Ni의 부착량이 0.020 내지 0.400mg/d㎡인, 구리박.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 표면 처리층이, 상기 Cr 표면 처리층을 포함하고,
    Cr의 부착량이 0.010 내지 0.300mg/d㎡인, 구리박.
  12. 제11항에 있어서,
    상기 Cr의 부착량이 0.015 내지 0.200mg/d㎡인, 구리박.
  13. 제1항 내지 제12항 중 어느 한 항에 기재된 구리박과, 상기 접착 표면에 접착 적층된 절연 기판을 갖는, 동장 적층판.
KR1020197010108A 2016-09-12 2017-09-08 구리박 및 이것을 갖는 동장 적층판 KR102274906B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016177256 2016-09-12
JPJP-P-2016-177256 2016-09-12
PCT/JP2017/032411 WO2018047933A1 (ja) 2016-09-12 2017-09-08 銅箔およびこれを有する銅張積層板

Publications (2)

Publication Number Publication Date
KR20190049818A true KR20190049818A (ko) 2019-05-09
KR102274906B1 KR102274906B1 (ko) 2021-07-09

Family

ID=61562549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197010108A KR102274906B1 (ko) 2016-09-12 2017-09-08 구리박 및 이것을 갖는 동장 적층판

Country Status (5)

Country Link
JP (1) JP6479254B2 (ko)
KR (1) KR102274906B1 (ko)
CN (1) CN109642338B (ko)
TW (1) TWI735651B (ko)
WO (1) WO2018047933A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7251927B2 (ja) * 2018-06-05 2023-04-04 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
JP7251928B2 (ja) * 2018-06-05 2023-04-04 Jx金属株式会社 表面処理銅箔、銅張積層板及びプリント配線板
JP7087760B2 (ja) * 2018-07-18 2022-06-21 住友金属鉱山株式会社 銅張積層板
US10581081B1 (en) * 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
TWI731330B (zh) 2019-04-30 2021-06-21 南亞塑膠工業股份有限公司 電解銅箔、其製造方法、及鋰離子二次電池
CN113795615A (zh) * 2019-06-07 2021-12-14 古河电气工业株式会社 表面处理铜箔、覆铜层叠板以及印刷电路板
CN112921371A (zh) * 2021-01-21 2021-06-08 江苏铭丰电子材料科技有限公司 高频覆铜板用rtf铜箔的表面粗化固化处理方法
TWI756155B (zh) 2021-07-19 2022-02-21 長春石油化學股份有限公司 表面處理銅箔及銅箔基板
CN116083972B (zh) * 2022-12-09 2023-08-18 浙江花园新能源股份有限公司 一种具有低粗糙度、高剥离强度的反转铜箔的生产工艺及其产品和应用

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529740A (ja) 1991-07-18 1993-02-05 Furukawa Saakitsuto Foil Kk プリント配線板用電解銅箔
JPH09272994A (ja) 1996-04-05 1997-10-21 Furukawa Electric Co Ltd:The ファインパターン用電解銅箔
JP2003023046A (ja) 2001-07-11 2003-01-24 Mitsui Mining & Smelting Co Ltd Cof用積層フィルム及びcofフィルムキャリアテープ
JP2007165674A (ja) 2005-12-15 2007-06-28 Fukuda Metal Foil & Powder Co Ltd Cof用フレキシブルプリント配線板用銅箔
KR20070117465A (ko) * 2006-06-07 2007-12-12 후루카와서키트호일가부시끼가이샤 표면 처리 전해 동박 및 그 제조 방법, 및 회로 기판
JP2008007803A (ja) 2006-06-27 2008-01-17 Furukawa Circuit Foil Kk 表面処理銅箔
JP2008285751A (ja) * 2007-04-19 2008-11-27 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
JP2010141227A (ja) * 2008-12-15 2010-06-24 Hitachi Cable Ltd プリント配線板用圧延銅箔
JP2011162860A (ja) 2010-02-12 2011-08-25 Furukawa Electric Co Ltd:The 表面粗化銅箔とその製造方法及び銅張積層板
JP2013147688A (ja) * 2012-01-18 2013-08-01 Jx Nippon Mining & Metals Corp 銅張積層板用表面処理銅箔及びそれを用いた銅張積層板
JP2014148691A (ja) * 2012-05-11 2014-08-21 Jx Nippon Mining & Metals Corp 表面処理銅箔及びそれを用いた積層板、銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3739929B2 (ja) * 1998-03-09 2006-01-25 古河サーキットフォイル株式会社 プリント配線板用銅箔及びその製造方法
JP2004119961A (ja) * 2002-09-02 2004-04-15 Furukawa Techno Research Kk チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔
TW200404484A (en) * 2002-09-02 2004-03-16 Furukawa Circuit Foil Copper foil for soft circuit board package module, for plasma display, or for radio-frequency printed circuit board
US20050158574A1 (en) * 2003-11-11 2005-07-21 Furukawa Circuit Foil Co., Ltd. Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP4087369B2 (ja) * 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 キャリア付き極薄銅箔、およびプリント配線板
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
JP2007009261A (ja) * 2005-06-29 2007-01-18 Hitachi Cable Ltd プリント配線板用銅箔及びその製造方法
JP4851264B2 (ja) * 2005-08-30 2012-01-11 古河電気工業株式会社 高分子フィルム、その製造方法、および配線基板用積層体
JP5271668B2 (ja) * 2008-10-31 2013-08-21 株式会社オハラ 金属/水電池又は金属/空気電池
CN101935856B (zh) * 2010-08-03 2012-03-21 山东金宝电子股份有限公司 一种电解铜箔的反面处理工艺
CN101906630B (zh) * 2010-08-03 2011-08-10 山东金宝电子股份有限公司 电解铜箔的黑色表面处理工艺
CN102021576B (zh) * 2010-09-30 2012-06-27 深圳市信诺泰创业投资企业(普通合伙) 一种连续生产挠性覆铜板的方法
CN102560584B (zh) * 2012-02-14 2014-06-11 联合铜箔(惠州)有限公司 一种电解铜箔用添加剂及甚低轮廓电解铜箔表面处理工艺
CN102586831B (zh) * 2012-03-12 2014-11-19 山东金宝电子股份有限公司 一种降低电解铜箔粗糙度的表面处理工艺
WO2013144992A1 (ja) * 2012-03-26 2013-10-03 日本化薬株式会社 プライマー層を有する銅張積層板及びそれを用いた配線基板
US20150214551A1 (en) * 2012-07-13 2015-07-30 Furukawa Electric Co., Ltd. Current collector foil, electrode structure, lithium secondary battery, or electrical double layer capacitor
JP5710845B2 (ja) * 2012-11-26 2015-04-30 Jx日鉱日石金属株式会社 表面処理電解銅箔、積層板、プリント配線板、及び電子機器
JP5510533B1 (ja) * 2012-12-17 2014-06-04 Jfeスチール株式会社 プレス成形方法
JP2014152343A (ja) * 2013-02-05 2014-08-25 Sh Copper Products Corp 複合銅箔および複合銅箔の製造方法
CN104120471B (zh) * 2013-04-26 2018-06-08 Jx日矿日石金属株式会社 高频电路用铜箔、覆铜板、印刷配线板、带载体的铜箔、电子设备及印刷配线板的制造方法
MY168616A (en) * 2013-07-23 2018-11-14 Jx Nippon Mining & Metals Corp Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP6166614B2 (ja) * 2013-07-23 2017-07-19 Jx金属株式会社 表面処理銅箔、キャリア付銅箔、基材、プリント配線板、プリント回路板、銅張積層板及びプリント配線板の製造方法
CN103361707B (zh) * 2013-08-05 2016-07-13 昆山市华新电路板有限公司 Pcb薄板的电镀夹具
JP5885790B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5885791B2 (ja) * 2013-08-20 2016-03-15 Jx金属株式会社 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
CN106103756B (zh) * 2014-03-25 2018-10-23 古河电气工业株式会社 铜合金板材、连接器和铜合金板材的制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529740A (ja) 1991-07-18 1993-02-05 Furukawa Saakitsuto Foil Kk プリント配線板用電解銅箔
JPH09272994A (ja) 1996-04-05 1997-10-21 Furukawa Electric Co Ltd:The ファインパターン用電解銅箔
JP2003023046A (ja) 2001-07-11 2003-01-24 Mitsui Mining & Smelting Co Ltd Cof用積層フィルム及びcofフィルムキャリアテープ
JP2007165674A (ja) 2005-12-15 2007-06-28 Fukuda Metal Foil & Powder Co Ltd Cof用フレキシブルプリント配線板用銅箔
KR20070117465A (ko) * 2006-06-07 2007-12-12 후루카와서키트호일가부시끼가이샤 표면 처리 전해 동박 및 그 제조 방법, 및 회로 기판
JP2008007803A (ja) 2006-06-27 2008-01-17 Furukawa Circuit Foil Kk 表面処理銅箔
JP2008285751A (ja) * 2007-04-19 2008-11-27 Mitsui Mining & Smelting Co Ltd 表面処理銅箔及びその表面処理銅箔を用いて得られる銅張積層板並びにその銅張積層板を用いて得られるプリント配線板
JP2010141227A (ja) * 2008-12-15 2010-06-24 Hitachi Cable Ltd プリント配線板用圧延銅箔
JP2011162860A (ja) 2010-02-12 2011-08-25 Furukawa Electric Co Ltd:The 表面粗化銅箔とその製造方法及び銅張積層板
JP2013147688A (ja) * 2012-01-18 2013-08-01 Jx Nippon Mining & Metals Corp 銅張積層板用表面処理銅箔及びそれを用いた銅張積層板
JP2014148691A (ja) * 2012-05-11 2014-08-21 Jx Nippon Mining & Metals Corp 表面処理銅箔及びそれを用いた積層板、銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法

Also Published As

Publication number Publication date
TW201825717A (zh) 2018-07-16
JPWO2018047933A1 (ja) 2018-09-06
TWI735651B (zh) 2021-08-11
KR102274906B1 (ko) 2021-07-09
CN109642338A (zh) 2019-04-16
WO2018047933A1 (ja) 2018-03-15
CN109642338B (zh) 2021-02-09
JP6479254B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
KR102274906B1 (ko) 구리박 및 이것을 갖는 동장 적층판
TWI619409B (zh) 表面處理銅箔、積層板、印刷配線板、電子機器、附載體銅箔及印刷配線板之製造方法
US20120285734A1 (en) Roughened copper foil, method for producing same, copper clad laminated board, and printed circuit board
US8530749B2 (en) Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same
TW202340543A (zh) 表面處理銅箔、覆銅積層板及印刷配線板
TWI627307B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
EP2290132A1 (en) Copper foil for printed circuit board and copper clad laminate plate for printed circuit board
KR20180112769A (ko) 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
WO2013187420A1 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR102353878B1 (ko) 표면 처리 동박 및 이를 이용한 동 클래드 적층판
KR20230129209A (ko) 표면처리 전해동박, 이의 제조방법, 및 이의 용도
US20130189538A1 (en) Method of manufacturing copper foil for printed wiring board, and copper foil printed wiring board
TW201920776A (zh) 表面處理銅箔、以及使用其之覆銅積層板及印刷配線板
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
JP4941204B2 (ja) プリント配線板用銅箔及びその表面処理方法
JP2020183565A (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
TWI773219B (zh) 印刷配線板用表面處理銅箔、及使用其的印刷配線板用覆銅層壓板及印刷配線板
JP2015001016A (ja) 銅箔、銅張積層板及びプリント配線板
KR20210002455A (ko) 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판
KR20200121689A (ko) 다층 금속박 및 이의 제조방법
JP2016008343A (ja) 表面処理銅箔、該表面処理銅箔を用いた銅張積層板、および該銅張積層板の製造方法
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
US20240121902A1 (en) Low-roughness surface-treated copper foil with low bending deformation, copper clad laminate comprising same, and printed wiring board
KR20230095677A (ko) 내열성을 가지는 표면처리동박, 이를 포함하는 동박적층판 및 프린트 배선판
TW202233898A (zh) 表面處理銅箔、覆銅積層板及印刷配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right