KR20190021525A - 전자 부품 및 이를 포함하는 전자 장치 - Google Patents

전자 부품 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20190021525A
KR20190021525A KR1020170106276A KR20170106276A KR20190021525A KR 20190021525 A KR20190021525 A KR 20190021525A KR 1020170106276 A KR1020170106276 A KR 1020170106276A KR 20170106276 A KR20170106276 A KR 20170106276A KR 20190021525 A KR20190021525 A KR 20190021525A
Authority
KR
South Korea
Prior art keywords
pads
pad
disposed
panel
connection
Prior art date
Application number
KR1020170106276A
Other languages
English (en)
Other versions
KR102481818B1 (ko
Inventor
이충석
김준삼
정철호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170106276A priority Critical patent/KR102481818B1/ko
Priority to US15/970,902 priority patent/US10651260B2/en
Priority to CN201810953386.6A priority patent/CN109426040A/zh
Publication of KR20190021525A publication Critical patent/KR20190021525A/ko
Priority to US16/870,812 priority patent/US11031454B2/en
Priority to US17/315,456 priority patent/US11877485B2/en
Priority to KR1020220181629A priority patent/KR20230007990A/ko
Application granted granted Critical
Publication of KR102481818B1 publication Critical patent/KR102481818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Abstract

전자 장치는 베이스 기판, 복수의 화소들, 유기물을 포함하는 제1 절연층, 및 화소들로부터 제1 방향으로 이격되고 각각이 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 패널 패드들을 포함하는 표시 패널, 표시 패널 상에 배치되어 패널 패드들에 접속된 회로 기판, 및 표시 패널과 회로 기판 사이에 배치되어 표시 패널과 회로 기판을 전기적으로 연결하는 접속 부재를 포함하고, 회로 기판은, 베이스 기판을 향하는 상면을 포함하는 연성 기판, 연성 기판 상에 배치되어 패널 패드들에 접속되고, 각각이 제1 방향 및 제2 방향의 사선 방향을 따라 연장되고 제2 방향을 따라 배열된 복수의 접속 패드들, 접속 패드들로부터 제2 방향을 따라 이격된 얼라인 패드, 및 접속 패드들과 얼라인 패드 사이에 배치되고, 패널 패드들로부터 전기적으로 절연된 응력 완화 패드를 포함한다.

Description

전자 부품 및 이를 포함하는 전자 장치{ELECTRONIC COMPONENT, ELECTRIC DEVICE INCLUDING THE SAME}
본 발명은 전자 부품 및 이를 포함하는 전자 장치에 관한 것으로, 상세하게는 공정 과정에서의 신뢰성이 향상된 전자 부품 및 이를 포함하는 전자 장치에 관한 것이다.
일반적으로, 전자 장치는 2개 이상의 전자 부품들을 포함한다. 예컨대, 휴대 전화기, 노트북 컴퓨터, 텔레비전과 같은 전자기기는 영상을 생성하는 전기 광학 패널, 메인 배선기판, 및 플렉서블 배선기판 등을 포함한다.
2개의 전자부품들은 패드들의 접속을 통해 전기적으로 연결된다. 2개의 전자부품들의 패드부들은 정렬 단계를 거쳐 결합되며, 열 압착 툴(tool) 등을 이용하여 결합될 수 있다.
2개의 전자부품들의 패드부들은 제조 오차에 의해 설계 치수와 다른 치수를 가질 수 있다. 또한, 본딩 공정 발생한 열에 의해 2개의 전자부품들은 수축 또는 팽창될 수 있다. 또한, 본딩 공정 이후 전자 부품들 사이의 회복력 차이에 의해 층간 박리 등의 문제가 발생될 수 있다. 상술한 것과 같은 이유에서 전자부품들의 전기적 연결의 신뢰성은 낮아진다.
따라서, 본 발명은 전기적 연결의 신뢰성이 향상된 전자 부품 및 이를 포함하는 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전자 장치는, 베이스 기판, 상기 베이스 기판 상에 배치된 복수의 화소들, 상기 베이스 기판 상에 배치되고 유기물을 포함하는 제1 절연층, 및 상기 제1 절연층에 의해 적어도 일부가 노출되고 상기 화소들로부터 제1 방향으로 이격되고 각각이 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 패널 패드들을 포함하는 표시 패널, 상기 표시 패널 상에 배치되어 상기 패널 패드들에 접속된 회로 기판, 및 상기 표시 패널과 상기 회로 기판 사이에 배치되어 상기 표시 패널과 상기 회로 기판을 전기적으로 연결하는 접속 부재를 포함한다.
상기 회로 기판은, 상기 베이스 기판을 향하는 상면을 포함하는 연성 기판, 상기 연성 기판 상에 배치되어 상기 패널 패드들에 접속되고, 각각이 상기 제1 방향 및 상기 제2 방향의 사선 방향을 따라 연장되고 상기 제2 방향을 따라 배열된 복수의 접속 패드들, 상기 접속 패드들로부터 상기 제2 방향을 따라 이격된 얼라인 패드, 및 상기 접속 패드들과 상기 얼라인 패드 사이에 배치되고, 상기 패널 패드들로부터 전기적으로 절연된 응력 완화 패드를 포함한다.
상기 접속 패드들은 상기 패널 패드들과 평면상에서 중첩하고, 상기 응력 완화 패드는 상기 패널 패드들과 평면상에서 비 중첩할 수 있다.
상기 접속 부재는 평면상에서 상기 응력 완화 패드와 중첩하는 영역에서 상기 제1 절연층에 접촉할 수 있다.
상기 접속 부재는, 점착층, 및 상기 점착층 내에 분산된 복수의 도전 입자들을 포함하고, 상기 응력 완화 패드와 중첩하는 영역에서 상기 점착층과 상기 제1 절연층이 접촉할 수 있다.
상기 제1 절연층과 상기 베이스 기판 사이에 배치된 제2 절연층을 더 포함하고, 상기 제1 절연층과 상기 점착층 사이의 점착력은 상기 제1 절연층과 상기 제2 절연층 사이의 점착력보다 클 수 있다.
상기 응력 완화 패드는 각각이 상기 제2 방향을 따라 서로 이격되어 배열된 복수의 서브 패드들을 포함할 수 있다.
상기 서브 패드들은 상기 접속 패드들과 평행한 방향으로 연장될 수 있다.
상기 접속 패드들은 상기 제1 방향에 대하여 소정의 연장 각도들을 갖고, 상기 접속 패드들 중 적어도 두 개의 패드들은 서로 상이한 연장 각도를 가질 수 있다.
상기 서브 패드들은 상기 접속 패드들 중 상기 서브 패드들에 가장 인접한 접속 패드와 평행한 방향으로 연장될 수 있다.
상기 서브 패드들은 상기 접속 패드들과 교차하는 방향으로 연장될 수 있다.
상기 응력 완화 패드는 상기 접속 패드들과 동일한 층상에 배치되고, 상기 접속 패드들과 동일한 물질을 포함할 수 있다.
상기 응력 완화 패드의 상기 제1 방향에서의 길이는 상기 얼라인 패드의 상기 제1 방향에서의 길이 이상이고 상기 접속 패드들의 상기 제1 방향에서의 길이 이하일 수 있다.
상기 표시 패널은 상기 베이스 기판 상에 배치되고 평면상에서 상기 얼라인 패드로부터 상기 제1 방향으로 이격되도록 배치된 추가 얼라인 패드를 더 포함하고, 상기 응력 완화 패드는 상기 얼라인 패드, 상기 접속 패드, 및 상기 추가 얼라인 패드와 평면상에서 비 중첩할 수 있다.
상기 표시 패널은 상기 패널 패드들로부터 이격되고 상기 응력 완화 패드와 평면상에서 중첩하도록 배치되는 윈도우 패드를 더 포함하고, 상기 제1 절연층 중 상기 윈도우 패드와 중첩하는 부분이 제거될 수 있다.
상기 화소들 각각은, 상기 베이스 기판 상에 배치된 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 화소 전극을 포함하고, 상기 제1 절연층은 상기 박막 트랜지스터와 상기 화소 전극 사이에 배치되고, 상기 화소 전극은 상기 제1 절연층을 관통하여 상기 박막 트랜지스터에 접속될 수 있다.
본 발명의 일 실시예에 따른 전자 부품은, 제1 방향으로 연장된 일 변을 포함하는 유연한 기판, 상기 유연한 기판 상에 배치된 전자 소자, 상기 일 변에 인접하고, 상기 전자 소자로부터 상기 제1 방향과 교차하는 제2 방향으로 이격되고, 각각이 상기 제1 방향을 따라 서로 이격되어 배열되며, 각각이 상기 제1 방향 및 상기 제2 방향 각각에 대한 사선 방향으로 연장된 복수의 접속 패드들, 상기 접속 패드들로부터 상기 제1 방향으로 이격된 얼라인 패드, 및 상기 접속 패드들과 상기 얼라인 패드 사이에 배치되고, 상기 접속 패드들로부터 전기적으로 절연된 응력 완화 패드를 포함한다.
상기 응력 완화 패드는 상기 제1 방향 및 상기 제2 방향 각각에 대한 사선 방향으로 연장된 복수의 서브 패드들을 포함하고, 상기 서브 패드들은 상기 접속 패드들 및 상기 얼라인 패드로부터 평면상에서 이격될 수 있다.
상기 서브 패드들은 상기 접속 패드들 중 적어도 어느 하나와 평행할 수 있다.
상기 응력 완화 패드의 상기 제2 방향에서의 길이는 상기 얼라인 패드의 상기 제2 방향에서의 길이 이상이고 상기 패드들의 상기 제2 방향에서의 길이 이하일 수 있다.
상기 응력 완화 패드는 상기 접속 패드들과 동일한 층상에 배치되고 동일한 물질을 포함할 수 있다.
본 발명에 따르면, 열 압착을 이용하는 전자 부품 간 전기적 결합 단계 이후 전자 부품 간 회복력 차이에 따라 발생될 수 있는 층간 박리 문제가 개선될 수 있다. 또한, 열 압착을 이용함에 따라 전자 부품 등에 변형이 발생되더라도 전기적 결합이 안정적으로 진행될 수 있는 패드 구조를 제공하여 본딩 공정에서의 정렬 오차에 따른 접속 불량 문제가 개선될 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 2는 도 1에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 3a 및 도 3b는 도 1에 도시된 일부 구성의 단면도 및 평면도이다.
도 4는 도 1에 도시된 전자 장치의 일부를 분리하여 도시한 평면도이다.
도 5a 및 도 5b는 도 4에 도시된 구성들 중 일부를 확대하여 도시한 평면도들이다.
도 5c는 도 4에 도시된 구성들이 결합된 평면도이다.
도 6a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 분리하여 도시한 단면도이다.
도 6b는 도 5c에 도시된 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 6c는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 단면도이다.
도 7a 및 도 7b는 비교 실시예의 단면도들이다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 제1 정렬 상태를 도시한 것이다.
도 8b는 도 8a에 도시된 전자 장치의 제2 정렬 상태를 도시한 것이다.
도 9a는 비교 실시예의 제3 정렬 상태를 도시한 것이다.
도 9b는 비교 실시예의 제4 정렬 상태를 도시한 것이다.
도 10은 본 발명의 일 실시예에 따른 접속 패드들을 도시한 평면도이다.
도 11a 본 발명의 일 실시예에 따른 전자 장치의 일부를 분리하여 도시한 평면도이다.
도 11b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 11c는 도 11b에 도시된 Ⅲ-Ⅲ'을 따라 자른 단면도이다.
도 12는 본 발명의 일 실시예에 따른 전자 장치의 일 부분을 도시한 평면도이다.
도 13a는 도 12에 도시된 Ⅳ-Ⅳ'를 따라 자른 단면도이다.
도 13b는 본 발명의 일 실시예에 따른 전자 장치의 일 부분을 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명한다. 한편, 본 명세서에서 방향은 일 방향과 일 방향의 반대 방향은 하나의 방향으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 2는 도 1에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다. 도 3a 및 도 3b는 도 1에 도시된 일부 구성의 단면도 및 평면도이다. 이하, 도 1 내지 도 3b를 참조하여 본 발명의 일 실시예에 따른 전자 장치(100)에 대해 설명한다.
전자 장치(100)는 전기적 신호에 따라 구동된다. 전자 장치(100)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(100)는 영상을 표시하는 표시 장치, 외부에서 인가되는 터치, 압력, 광, 열 등의 입력을 감지하는 입력 감지 장치 중 적어도 어느 하나를 포함할 수 있다. 본 실시예에서, 전자 장치(100)는 표시장치인 경우를 예시적으로 설명한다.
전자 장치(100)는 표시 패널(110), 연결 회로 기판(120), 및 메인 회로 기판(130)을 포함할 수 있다. 표시 패널(110), 연결 회로 기판(120), 및 메인 회로 기판(130)은 전기적으로 연결된다.
표시 패널(110)은 평면상에서 표시 영역(DA), 주변 영역(BA), 및 패드 영역(PA)으로 구분될 수 있다.
표시 영역(DA)은 영상이 표시되는 영역일 수 있다. 표시 영역(DA)에는 영상을 구현하는 복수의 화소들(PX)이 배치될 수 있다. 화소들(PX)은 제1 방향(A1) 및 제2 방향(A2)을 따라 매트릭스 형상으로 배열될 수 있다. 표시 패널(110)은 화소들(PX)을 제어하여 다양한 영상을 표시한다.
화소들(PX)은 각각 표시 소자 및 구동 소자를 포함할 수 있다. 표시 소자는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 소자는 액정 커패시터, 유기발광소자, 전기영동소자, 및 전기습윤소자 중 적어도 어느 하나일 수 있다. 다만, 이는 예시적으로 기재한 것이고, 표시 소자는 전기적 신호에 따라 영상을 구현할 수 있다면 다양한 실시예들을 포함할 수 있으며 어느 하나의 실시예로 한정되지 않는다.
구동 소자는 각 화소들(PX)의 표시 소자들 각각의 구동을 제어한다. 구동 소자는 박막 트랜지스터를 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 패널(110)은 화소들(PX)마다 독립적으로 제어 가능한 액티브 방식에 의해 구동될 수 있다.
주변 영역(BA)은 표시 영역(DA)에 인접한다. 주변 영역(BA)에는 화소들(PX)과 연결되는 신호 배선들이 배치될 수 있다. 본 실시예에서, 주변 영역(BA)은 표시 영역(DA)을 에워싸는 프레임 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(BA)은 표시 영역(DA)에 인접한다면 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
패드 영역(PA)은 주변 영역(BA)에 인접할 수 있다. 패드 영역(PA)은 연결 회로 기판(120)과 결합되는 영역일 수 있다. 도시되지 않았으나, 패드 영역(PA)에는 연결 회로 기판(120)과 전기적으로 접속되기 위한 복수의 패드들(미 도시)이 배치될 수 있다. 표시 패널(110)은 패드 영역(PA)을 통해 연결 회로 기판(120) 및 메인 회로 기판(130)과 같은 외부 전자 부품들과 전기적으로 결합된다.
표시 패널(110)은 단면상에서 제3 방향(A3)을 따라 적층되는 베이스 기판(112), 표시 소자층(114), 및 봉지층(116)을 포함할 수 있다.
베이스 기판(112)은 표시 소자층(114)이 형성되는 기저층일 수 있다. 베이스 기판(112)은 단일층이거나 복수의 절연층들을 포함할 수 있다. 베이스 기판(112)은 유리 기판, 플라스틱 기판, 필름, 및 복수의 유기막 및/또는 무기막들을 포함하는 적층체 중 적어도 어느 하나일 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도시되지 않았으나, 베이스 기판(112)은 상술한 화소(PX)의 구동 소자 및 신호 배선 등을 포함할 수 있다. 이에 따라, 베이스 기판(112)은 복수의 도전층들 및 복수의 유기막 및/또는 무기막들의 적층 구조를 가질 수 있다.
표시 소자층(114)은 베이스 기판(112) 상에 배치된다. 표시 소자층(114)은 베이스 기판(112)의 구동 소자 및 신호 배선과 전기적으로 연결된다. 표시 소자층(114)은 상술한 화소들(PX) 중 표시 소자들을 포함한다. 예를 들어, 표시 패널(110)이 유기발광 표시패널일 때, 표시 소자층(114)은 유기발광층을 포함할 수 있다. 표시 영역(DA)은 표시 소자층(114)이 배치된 영역과 대응될 수 있다.
봉지층(116)은 표시 소자층(114) 상에 배치되어 표시 소자층(114)을 커버한다. 봉지층(116)은 표시 소자층(114)을 보호한다. 도시되지 않았으나, 봉지층(116)은 표시 소자층(114)의 측면까지 커버할 수 있다. 또한, 표시 패널(110)의 종류에 따라 봉지층(116)은 생략되거나 다른 표시기판으로 대체될 수도 있다.
연결 회로 기판(120)은 표시 패널(110)의 패드 영역(PA)에 배치되어 메인 회로 기판(130)과 표시 패널(110)을 연결한다. 연결 회로 기판(120)은 제2 방향(A2)을 따라 연장된 표시 패널(110)의 일 측에 배치된다.
연결 회로 기판(120)은 복수로 제공되어 제2 방향(A2)을 따라 배열될 수 있다. 다만, 이는 예시적으로 도시된 것이고, 연결 회로 기판(120)은 단일의 부품으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
연결 회로 기판(120)은 연성 배선 기판(122) 및 구동 회로(125)를 포함한다. 연성 배선 기판(122) 및 구동 회로(125)에 대해 도 3a 및 도 3b를 참조하여 보다 상세히 설명한다.
연성 배선 기판(122)은 연성 기판(123), 복수의 패드들(CPD, IPD-120, OPD-120), 및 복수의 배선들(SL-120)을 포함한다.
연성 기판(123)은 평면상에서 사각 형상을 가질 수 있다. 예를 들어, 연성 기판(122)은 평면상에서 각각이 제2 방향(A2)을 따라 연장되고 제1 방향(A1)에서 서로 마주하는 제1 변(S1)과 제2 변(S2), 및 각각이 제1 방향(A1)을 따라 연장되고 제2 방향(A2)에서 서로 마주하는 제3 변(S3), 및 제4 변(S4)을 포함한다. 다만, 이는 예시적으로 도시한 것이고, 연성 기판(122)은 다양한 형상을 가질 수 있으며, 이에 따라 복수의 변들을 포함할 수 있다.
패드들(CPD, IPD-120, OPD-120) 및 배선들(SL-120)은 연성 기판(123) 상에 배치된다. 연성 기판(123)은 폴리 이미드(poly imide, PI)를 포함할 수 있다.
패드들(CPD, IPD-120, OPD-120)은 접속 패드들(CPD), 입력 패드들(IPD-120), 출력 패드들(OPD-120), 얼라인 패드들(APD-120), 및 적어도 하나의 응력 완화 패드(SPD)를 포함한다. 도 3b에서 접속 패드들(CPD)은 구동 회로(125)에 의해 가려지나, 용이한 설명을 위해 구동 회로(125)와 중첩하여 도시하였다.
접속 패드들(CPD)은 구동 회로(125)의 접속 단자들(미 도시)에 접속된다. 본 실시예에서 접속 패드들(CPD)은 구동 회로(125)의 양 측을 따라 비교적 정렬되어 있으나, 이는 예시적으로 도시한 것이고, 접속 패드들(CPD)은 구동 회로(125)의 접속 단자들에 대응하게 랜덤 하게 배열될 수도 있다.
입력 패드들(IPD-120)은 메인 회로 기판(130)에 접속된다. 입력 패드들(IPD-120)은 연성 배선 기판(122)의 일 측에 정의된 입력 패드 영역(IPP-120)에 배치된다. 입력 패드 영역(IPP-120)은 제2 변(S2) 측에 정의될 수 있다. 입력 패드 영역(IPP-120)은 평면상에서 메인 회로 기판(130)과 중첩한다.
출력 패드들(OPD-120)은 표시패널(110)에 접속된다. 출력 패드들(OPD-120)은 연성 배선 기판(122)의 타 측에 정의된 출력 패드 영역(OPP-120)에 배치될 수 있다. 출력 패드 영역(OPP-120)은 제1 변(S1) 측에 정의될 수 있다. 출력 패드 영역(OPP-120)은 평면상에서 표시패널(110)과 중첩한다.
입력 패드들(IPD-120) 및 출력 패드들(OPD-120)은 제1 방향(A1) 및 제2 방향(A2) 각각에 대해 사선 방향으로 연장될 수 있다. 입력 패드들(IPD-120)은 중심을 기준으로 양 측이 서로 대칭적으로 배열될 수 있다. 본 발명의 일 실시예에 따른 입력 패드들(IPD-120) 및 출력 패드들(OPD-120) 각각은 적어도 하나의 수렴점을 향해 수렴하는 방향으로 연장될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
본 실시예에서 입력 패드 영역(IPP-120) 및 출력 패드 영역(OPP-120) 각각에는 하나의 패드 행들이 배치된 것으로 도시되었다. 패드 행은 제2 방향(A2)을 따라 나열된 복수의 패드들을 포함한다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에서, 입력 패드 영역(IPP-120) 및 출력 패드 영역(OPP-120) 각각에는 복수 개의 패드 행들이 배치될 수도 있으며 어느 하나의 실시예로 한정되지 않는다.
얼라인 패드들(APD-120)은 출력 패드 영역(OPP-120)에 배치된다. 얼라인 패드들(APD-120)은 출력 패드들(OPD-120)에 인접하여 배치된다. 본 실시예에서, 얼라인 패드들(APD-120)은 출력 패드들(OPD-120)과 평행하게 배열될 수 있다. 이에 따라, 얼라인 패드들(APD-120)은 제1 방향(A1) 및 제2 방향(A2)에 대해 사선 방향으로 연장될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 얼라인 패드들(APD-120)은 다양한 형태로 배열될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
얼라인 패드들(APD-120)은 연결 회로 기판(120)이 표시 패널(110)에 용이하게 붙도록 연결 회로 기판(120)의 접속 위치를 제어하기 위한 기준점일 수 있다. 본 실시예에서, 연결 회로 기판(120)은 얼라인 패드들(APD-120)을 통해 제2 방향(A2)에서의 본딩 위치를 조절할 수 있다.
얼라인 마크(AM-120)는 출력 패드들(OPD-120) 중 최 외곽 측에 배치된 패드에 연결될 수 있다. 얼라인 마크(AM-120)는 출력 패드들(OPD-120)과 교차하는 방향으로 연장될 수 있다. 또한, 얼라인 마크(AM-120)는 연성 회로 기판(120)의 일 측(S1)이 연장된 방향과 교차할 수 있다.
얼라인 마크(AM-120)는 연결 회로 기판(120)이 표시 패널(110)에 용이하게 붙도록 연결 회로 기판(120)의 접속 위치를 제어하기 위한 기준점일 수 있다. 본 실시예에서, 연결 회로 기판(120)은 얼라인 마크(AM-120)를 통해 제1 방향(A1)에서의 본딩 위치를 조절할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
응력 완화 패드(SPD)는 얼라인 패드들(APD-120) 및 출력 패드들(OPD-120) 사이에 배치될 수 있다. 응력 완화 패드(SPD)는 얼라인 패드들(APD-120) 및 출력 패드들(OPD-120) 사이의 빈 공간에 삽입된다.
응력 완화 패드(SPD)는 얼라인 패드들(APD-120) 및 출력 패드들(OPD-120)로부터 평면상에서 서로 이격된다. 응력 완화 패드(SPD)는 출력 패드들(OPD-120)과 전기적으로 절연된다.
응력 완화 패드(SPD)는 얼라인 패드들(APD-120) 및 출력 패드들(OPD-120) 사이의 빈 공간을 채운다. 이에 따라, 후술하는 접속 부재(140)이 얼라인 패드들(APD-120) 및 출력 패드들(OPD-120) 사이의 빈 공간에 충진되는 것을 방지한다. 이에 대한 상세한 설명은 후술하기로 한다.
얼라인 패드들(APD-120) 및 출력 패드들(OPD-120)은 응력 완화 패드(SPD)를 사이에 두고 제2 방향(A2)을 따라 서로 이격되어 배치될 수 있다. 본 실시예에서, 응력 완화 패드(SPD)는 두 개로 제공되어 출력 패드들(OPD-120)을 사이에 두고 제2 방향(A2)을 따라 서로 이격되어 배치될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 응력 완화 패드(SPD)은 다양한 개수로 제공될 수 있으며, 출력 패드들(OPD-120)을 중심으로 서로 비 대칭적으로 배열될 수도 있다.
응력 완화 패드(SPD)는 다양한 형상을 가질 수 있다. 본 실시예에서 응력 완화 패드(SPD)는 사선 방향으로 연장된 출력 패드들(OPD-120) 및 사선 방향으로 연장된 얼라인 패드들(APD-120)에 대응하여 평행 사변형 형상으로 도시되었다. 다만, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 응력 완화 패드(SPD)는 얼라인 패드들(APD-120) 및 출력 패드들(OPD-120) 사이의 공간에 제공될 수 있다면 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
배선들(SL-120) 중 일부는 구동 회로(125)의 일 측에 배치되고, 배선들(SL-120) 중 다른 일부는 구동 회로(125)의 타 측에 배치된다. 배선들(SL-120) 중 일부는 접속 패드들(CPD)과 입력 패드들(IPD-120)을 연결한다.
배선들(SL-120) 중 다른 일부는 접속 패드들(CPD)과 출력 패드들(OPD-120)을 연결한다. 미 도시되었으나, 배선들(SL-120)은 입력 패드들(IPD-120) 중 일부와 출력 패드들(OPD-120) 중 일부를 직접 연결할 수도 있다.
연성 배선 기판(122)은 절연층 상에 배치되어 적어도 배선들(SL-120)을 커버하는 솔더 레지스트층을 더 포함할 수 있다. 솔더 레지스트층은 패드들(CPD, IPD-120, OPD-120)의 주변을 더 커버할 수 있으나, 적어도 패드들(CPD, IPD-120, OPD-120) 각각을 노출시킨다.
솔더 레지스트층에는 패드들(CPD, IPD-120, OPD-120)에 대응하는 개구부들이 형성될 수 있다. 패드들(CPD, IPD-120, OPD-120)은 솔더 레지스트층으로부터 노출되어 구동 회로(125), 메인 회로 기판(130), 및 표시 패널(110)에 각각 접속될 수 있다.
본 실시예에서, 패드들(CPD, IPD-120, OPD-120, APD-120, SPD)이 노출된 면은 연성 배선 기판(122)의 결합면(CS)으로 정의되고, 결합면(CS)에 대향되는 면은 비 결합면(NCS)으로 정의될 수 있다. 본 실시예에서, 구동 회로(125)는 결합면(CS)에 실장되는 것으로 도시되었다. 다만, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에서 구동 회로(125)는 패드들(CPD, IPD-120, OPD-120, APD-120, SPD)이 노출된 면과 상이한 비 결합면(NCS)에 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
구동 회로(125)는 적어도 하나의 구동칩을 포함할 수 있다. 본 실시예에서 연결 회로 기판(120)은 칩 온 필름(Chip On Film) 구조를 도시하였으나, 이에 제한되지 않는다.
구동 회로(125)는 연성 기판(122)의 배선들(SL-120)에 전기적으로 연결된다. 구동 회로(125)는 표시 패널(110)을 구동하는 전기적 신호들을 표시 패널에 제공할 수 있다. 또한, 구동 회로(125)는 표시 패널(110)로부터 출력된 전기적 신호들을 처리하여 메인 회로 기판(130)에 제공할 수 있다.
구동 회로(125)는 다양한 실시예를 포함할 수 있다. 예를 들어, 구동 회로(125)는 데이터 구동회로(125)를 포함할 수 있다. 이때, 구동 회로(125)는 표시패널(110)의 패드부(미 도시)는 데이터 배선들에 전기적으로 연결되는 데이터 패드들 및 제어신호 배선들과 전기적으로 연결되는 제어신호 패드들을 포함할 수 있다. 데이터 배선들은 화소들(PX)에 연결되고, 제어신호 배선들은 게이트 구동 회로에 연결될 수 있다.
다만, 이는 예시적으로 도시된 것이고, 표시 패널(110)이 외부에서 인가되는 터치를 감지하는 터치 패널인 경우, 구동 회로(125)는 터치를 감지하기 위한 구동 신호를 제공할 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(100)는 다양한 구동 회로(125)를 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
다시 도 1 및 도 2를 참조하면, 메인 회로 기판(130)은 연성 회로 기판(120)에 접속된다. 메인 회로 기판(130)은 표시 패널(110) 또는 구동 회로(125)에 영상 데이터, 제어신호, 전원전압 등을 제공한다. 메인 회로 기판(130)은 연결 회로 기판(120)과 구별되는 배선 기판으로, 능동소자 및 수동소자를 포함할 수 있다. 메인 회로 기판(130)은 유연하거나 리지드할 수 있으며 어느 하나의 실시예로 한정되지 않는다.
전자 장치는 메인 회로 기판(130)과 연성 회로 기판(120) 사이에 배치되어 메인 회로 기판(130)과 연성 회로 기판(120)을 전기적으로 연결시키고, 표시 패널(110)과 연성 회로 기판(120) 사이에 배치되어 표시 패널(110)과 연성 회로 기판(120)을 전기적으로 연결하는 접속 부재(140)를 더 포함할 수 있다.
접속 부재(140)는 전기 전도성을 가지며 점착성을 가질 수 있다. 접속 부재(140)는 열 경화성 또는 광 경화성 물질을 포함할 수 있다. 예를 들어, 접속 부재(140)는 이방성 도전 필름(Anisotropic Conductive Film: ACF)을 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치(100)는 전기적 접속을 위한 패드들을 포함하는 전자 부품들(110, 120, 130)을 포함하며, 전자 부품들(110, 120, 130)을 결합시키기 위한 접속 부재(140)를 포함한다. 이에 따라, 전자 장치(100)는 별도로 독립적으로 제공되는 복수의 전자 부품들에 대해서도 전기적 접속을 용이하게 할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 4는 도 1에 도시된 전자 장치의 일부를 분리하여 도시한 평면도이다. 도 5a 및 도 5b는 도 4에 도시된 구성들 중 일부를 확대하여 도시한 평면도들이고, 도 5c는 도 4에 도시된 구성들이 결합된 평면도이다. 이하, 도 4 내지 도 5c를 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명한다. 한편, 도 1 내지 도 3b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 4 및 도 5a에 도시된 것과 같이, 표시 패널(110)은 복수의 입력 패드들(IPD-110, 이하 패널 패드들), 복수의 얼라인 패드들(APD-110), 및 얼라인 마크(AM-110)를 포함할 수 있다. 패널 패드들(IPD-110), 얼라인 패드들(APD-110), 및 얼라인 마크(AM-110)는 패드 영역(PA)에 배치된다.
패널 패드들(IPD-110)은 복수의 신호 배선들(SL-110)에 연결된다. 패널 패드들(IPD-110)은 연성 회로 기판(122)의 출력 패드들(OPD-120, 이하 접속 패드들)과 대응될 수 있다. 표시 패널(110)은 패널 패드들(IPD-110)을 통해 연성 회로 기판(122)에 전기적으로 연결되어 데이터 신호 및 제어 신호 등을 제공받을 수 있다.
구체적으로, 패널 패드들(IPD-110)은 제2 방향(A2)을 따라 배열되고 각각이 제1 방향(A1) 및 제2 방향(A2)의 사선 방향을 따라 연장될 수 있다. 이에 따라, 패널 패드들(IPD-110)은 제1 방향(A1)에 대하여 제1 각도(θ110)를 이룰 수 있다. 제1 각도(θ110)는 예각에 해당되며, 0도 보다 크고 90도 보다 작을 수 있다.
패널 패드들(IPD-110)은 좌 측 패드들과 우 측 패드들이 서로 대칭되는 사선 방향들로 각각 연장될 수 있다. 패널 패드들(IPD-110) 중 좌 측 패드들은 제1 방향(A1)에 대하여 우 측 방향으로 기운 사선 방향으로 연장되고, 패널 패드들(IPD-110) 중 우 측 패드들은 제1 방향(A1)에 대하여 좌 측 방향으로 기운 사선 방향으로 연장될 수 있다.
패널 패드들(IPD-110)은 각각 제1 길이(PDL-110)를 가진 평행 사변형 형상을 가질 수 있다. 패널 패드들(IPD-110)은 제2 방향(A2)을 따라 제1 간격(PT-110)으로 서로 이격되어 배열될 수 있다. 제1 간격(PT-110)은 각 패드들마다 일정하거나 상이할 수 있다. 예를 들어, 제1 간격(PT-110)은 패널 패드들(IPD-110) 중 중심으로부터 좌/우 측으로 멀어질수록 증가할 수 있다.
얼라인 패드들(APD-110, 이하 패널 얼라인 패드들)은 연성 회로 기판(120)과의 정렬 과정에서 연성 회로 기판(120)의 얼라인 패드들(APD-120)과 대응될 수 있다. 패널 얼라인 패드들(APD-110)은 얼라인 패드들(APD-120)과 함께 연성 회로 기판(120)이 접속되기 위한 위치를 제어하는 데 이용될 수 있다.
패널 얼라인 패드들(APD-110)은 패널 패드들(IPD-110)로부터 제2 방향(A2)을 따라 서로 이격되어 배치된다. 얼라인 패드들(APD-110)과 패널 패드들(IPD-110) 사이에는 제2 방향(A2)에서 측정되는 제1 거리(WD-110)를 가진 이격 공간이 존재할 수 있다. 제1 거리(WD-110)는 얼라인 패드들(APD-110) 중 패널 패드들(IPD-110)에 가장 가까운 패드와 패널 패드들(IPD-110) 중 얼라인 패드들(APD-110)에 가장 가까운 패드 사이의 거리로 정의될 수 있다.
패널 얼라인 패드들(APD-110)은 패널 패드들(IPD-110) 보다 짧은 길이를 가질 수 있다. 이에 따라, 패널 얼라인 패드들(APD-110)은 제1 길이(PDL-110)보다 짧은 제2 길이(APL-110)를 가진 평행 사변형 형상을 가질 수 있다.
한편, 본 실시예에서, 패널 얼라인 패드들(APD-110)은 복수의 패드들로 도시되었으나, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 얼라인 패드들(APD-110)은 단일의 패드일 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
얼라인 마크(AM-110, 이하 패널 얼라인 마크)는 얼라인 패드들(APD-110)로부터 제1 방향(A1)을 따라 이격되어 배치될 수 있다. 패널 얼라인 마크(AM-110)는 연성 회로 기판(120) 정렬 과정에서 연성 회로 기판(120)의 얼라인 마크(AM-120)와 대응될 수 있다.
패널 얼라인 마크(AM-110)는 패널 패드들(IPD-110)과 인접하여 배치된다. 패널 얼라인 마크(AM-110)는 패널 패드들(IPD-110) 중 최 외측에 배치된 패드(IPD-E)와 접촉하도록 배치될 수 있다. 다만, 이는 예시적으로 도시된 것이고, 패널 얼라인 마크(AM-110)는 연성 회로 기판(120)의 얼라인 마크(AM-120)와 대응될 수 있다면 다양한 형태로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4 및 도 5b를 참조하면, 연성 회로 기판(120)은 복수의 출력 패드들(OPD-120, 이하, 접속 패드들), 복수의 얼라인 패드들(APD-120), 얼라인 마크(AM-120), 및 응력 완화 패드(SPD)를 포함한다. 한편, 도 5b에 도시된 패드들((OPD-120, APD-120, AM-120, SPD)은 실질적으로 배면에 배치되나, 용이한 설명을 위해 상면으로 투영시켜 도시하였다.
접속 패드들(OPD-120)은 제2 방향(A2)을 따라 배열되며 각각이 제1 방향(A1) 및 제2 방향(A2)에 대해 사선 방향으로 연장된다. 접속 패드들(OPD-120)은 제1 방향(A1)에 대하여 제2 각도(θ120)를 이루는 방향으로 연장될 수 있다.
한편, 제2 각도(θ120)는 접속 패드들(OPD-120)마다 동일하거나 상이할 수 있다. 예를 들어, 제2 각도(θ120)는 접속 패드들(OPD-120) 중 중심으로부터 좌 측 또는 우 측으로 향할수록 증가할 수 있다.
접속 패드들(OPD-120)은 제2 방향(A2)에 대하여 제2 간격(PT-120)을 가지며 이격될 수 있다. 제2 간격(PT-120)은 동일하거나 상이할 수 있다. 본 실시예에서, 제2 간격(PT-120)은 서로 동일한 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 간격(PT-120)은 접속 패드들(OPD-120) 중 중심으로부터 좌 측 또는 우 측으로 향할수록 증가하거나 감소할 수 있다.
접속 패드들(OPD-120)은 제1 방향(A1)에서 제3 길이(PDL-120)를 가진 평행 사변형 형상을 가질 수 있다. 제3 길이(PDL-120)는 제1 길이(PDL-110)와 동일하거나 상이할 수 있다.
얼라인 패드들(APD-120)은 제2 방향(A2)에서 접속 패드들(OPD-120)로부터 이격된다. 얼라인 패드들(APD-120)은 접속 패드들(OPD-120)과 유사한 형상을 가질 수 있다. 예를 들어, 얼라인 패드들(APD-120)은 접속 패드들(OPD-120)과 평행한 방향으로 연장될 수 있다.
얼라인 패드들(APD-120)은 제1 방향(A1)에서 제4 길이(APL-120)를 가진다. 제4 길이(APL-120)는 제3 길이(PDL-120)보다 작을 수 있다. 한편, 제4 길이(APL-120)는 제2 길이(APL-110)보다 클 수 있다.
본 실시예에서, 연성 회로 기판(120)은 얼라인 패드들(APD-120)과 패널 얼라인 패드들(APD-110)의 중첩 면적을 고려하는 방식으로 정렬될 수 있다. 다만, 이는 예시적으로 도시된 것이고, 얼라인 패드들(APD-120)은 제2 길이(APL-110)와 동일하거나 제2 길이(APL-110)보다 짧은 길이를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
얼라인 마크(AM-120)는 얼라인 패드(APD-120) 로부터 제1 방향(A1)에서 이격되어 배치된다. 얼라인 마크(AM-120)는 연성 회로 기판(120) 정렬 과정에서 패널 얼라인 마크(AM-110)와 대응될 수 있다.
응력 완화 패드(SPD)는 얼라인 패드들(APD-120) 및 접속 패드들(OPD-120) 사이의 공간에 배치될 수 있다. 이에 따라, 접속 패드들(OPD-120) 중 최 외곽에 배치되는 패드(OPD-E)와 인접하는 패드, 여기서는 응력 완화 패드(SPD), 사이의 제2 거리(WD-120)는 표시 패널(110)에서의 제1 거리(WD-110)보다 짧다.
응력 완화 패드(SPD)는 접속 패드들(OPD-120), 얼라인 패드들(APD-120), 및 얼라인 마크(AM-120)로부터 독립된 패드일 수 있다. 응력 완화 패드(SPD)는 평면상에서 접속 패드들(OPD-120), 얼라인 패드들(APD-120), 및 얼라인 마크(AM-120)와 비 중첩한다. 응력 완화 패드(SPD)는 접속 패드들(OPD-120)과 전기적으로 절연될 수 있다.
도 4 및 도 5c를 참조하면, 연성 회로 기판(120)은 접속 부재(140)를 사이에 두고 표시 패널(110)에 결합된다. 이때, 연성 회로 기판(120)의 접속 패드들(OPD-120)과 표시 패널의 패널 패드들(IPD-120)이 각각 중첩되고 각각 전기적으로 연결되어야 연성 회로 기판(120)과 표시 패널(110)이 전기적으로 연결될 수 있다.
이때, 얼라인 패드(APD-120)와 패널 얼라인 패드(APD-110)는 연성 회로 기판(120)의 제1 방향(A1)에서의 정렬 여부를 결정하는데 이용될 수 있다. 예를 들어, 음영 처리된 패널 얼라인 패드(APD-110)의 끝 단이 얼라인 패드(APD-120)의 중간에 위치하도록 연성 회로 기판(120)의 제1 방향(A1)에서의 위치가 정렬될 수 있다.
한편, 얼라인 마크(AM-120)와 패널 얼라인 마크(AM-110)는 연성 회로 기판(120)의 제2 방향(A2)에서의 정렬 여부를 결정하는데 이용될 수 있다. 예를 들어, 음영 처리된 패널 얼라인 마크(AM-110)의 돌출된 부분과 얼라인 마크(AM-120)의 오목한 부분이 제1 방향(A1)을 따라 정렬되는 위치에 위치하도록 연성 회로 기판(120)의 제2 방향(A2)에서의 위치가 정렬될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 장치는 다양한 정렬 방식에 따라 정렬될 수 있고, 다양한 얼라인 마크 및 얼라인 패드들을 포함할 수 있으며 어느 하나의 실시예로 한정되지 않는다.
패널 패드들(IPD-110)과 접속 패드들(OPD-120)은 각각 서로 중첩되어 안정적으로 접속될 수 있다. 한편, 본 실시예에서, 입력 패드들(IPD-110)과 출력 패드들(OPD-120)은 일대일 대응되는 것으로 도시되었으나, 이에 제한되지 않는다. 본 발명의 일 실시예에 따른 전자 장치는 입력 패드들(IPD-110)과 출력 패드들(OPD-120)이 서로 다른 개수의 패드들 또는 서로 다른 개수의 패드 행들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
이때, 응력 완화 패드(SPD)는 다른 패드와 중첩되지 않는다. 연성 회로 기판(120)과 표시 패널(110)이 접속됨에 따라 응력 완화 패드(SPD)는 패널 패드들(IPD-110)과 패널 얼라인 패드들(APD-110) 사이의 공간에 삽입될 수 있다. 응력 완화 패드(SPD)는 제1 거리(WD-110)보다 작은 너비를 가질 수 있다. 이에 따라, 응력 완화 패드(SPD)는 패널 패드들(IPD-110) 및 패널 얼라인 패드들(APD-110)과 평면상에서 비 중첩한다.
본 발명의 일 실시예에 따른 응력 완화 패드(SPD)는 연성 회로 기판(120) 및 표시 패널(110) 사이의 위치 정렬을 위한 얼라인 패드나 얼라인 마크와는 구별되는 독립적인 패드일 수 있다. 또한, 응력 완화 패드(SPD)는 전기적으로 절연되어 패널 패드들이나 접속 패널과 구별되는 독립적인 패드일 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 전기적 접속을 위한 패드나 정렬을 위한 패드와 구별되는 응력 완화 패드를 더 포함함으로써, 전자 장치의 신뢰성을 향상시키고 연성 회로 기판(120) 접속 공정 이후의 불량 등을 개선할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
도 6a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 분리하여 도시한 단면도이다. 도 6b는 도 5c에 도시된 Ⅱ-Ⅱ'를 따라 자른 단면도이다. 도 6c는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 단면도이다. 도 7a 및 도 7b는 비교 실시예의 단면도들이다. 도 6c에는 용이한 설명을 위해 도 6b와 대응되는 영역을 도시하였다. 도 7a 및 도 7b에는 시간이 지남에 따른 변화를 설명하기 위해 서로 다른 시간에 따른 단면도들을 각각 도시하였다.
이하, 도 6a 내지 도 7b를 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명하기로 한다. 한편, 도 1 내지 도 5c에서 설명한 구성들과 동일한 구성들에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 6a에는 표시 패널(110)의 표시 영역(DA) 및 패드 영역(PA)을 각각 도시하였다. 도 6a에 도시된 것과 같이, 표시 패널(110)은 베이스 기판(BS), 제1 절연층(IL1), 제2 절연층(IL2), 박막 트랜지스터(TR), 화소 전극(PE), 및 패드(PD)를 포함할 수 있다. 제2 절연층(IL2)은 제1 층(IL21) 및 제2 층(IL22)을 포함할 수 있다.
베이스 기판(BS)은 절연성을 가진다. 베이스 기판(BS)은 실리콘 기판, 유리 기판, 플라스틱 기판, 또는 플렉서블 필름을 포함할 수 있다.
박막 트랜지스터(TR) 및 화소 전극(PE)은 화소(PX: 도 1 참조)를 구성한다. 박막 트랜지스터(TR)는 상술한 구동 소자와 대응될 수 있다. 박막 트랜지스터(TR)와 화소 전극(PE) 사이에 제1 절연층(IL1)이 배치된다. 화소 전극(PE)은 제1 절연층(IL1)을 관통하여 박막 트랜지스터(TR)에 전기적으로 연결될 수 있다.
박막 트랜지스터(TR)는 반도체 패턴(SM), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 제어 전극(CE)은 평면상에서 반도체 패턴(SM)에 중첩한다. 제어 전극(CE)은 제2 절연층(IL2) 중 제1 층(IL21)을 사이에 두고 반도체 패턴(SM)과 이격되어 배치될 수 있다. 본 실시예에서, 제1 층(IL21)은 게이트 절연층일 수 있다.
입력 전극(IE) 및 출력 전극(OE)은 제2 절연층(IL2) 중 제2 층(IL22) 상에 배치될 수 있다. 입력 전극(IE) 및 출력 전극(OE)은 각각 제1 층(IL21) 및 제2 층(IL22)을 관통하여 반도체 패턴(SM)에 접속될 수 있다. 제2 층(IL22)은 제어 전극(CE)과 입력 전극(IE) 및 제어 전극(CE)과 출력 전극(OE) 사이에 배치될 수 있다. 본 실시예에서, 제2 층(IL22)은 패시베이션층일 수 있다.
화소 전극(PE)은 제1 절연층(IL1) 상에 배치된다. 화소 전극(PE)은 상술한 표시 소자의 일 전극을 구성할 수 있다. 화소 전극(PE)은 액정 커패시터의 일 전극이거나, 유기발광소자의 애노드 전극 또는 캐소드 전극일 수 있다.
제1 절연층(IL1)은 화소 전극(PE)과 박막 트랜지스터(TR) 사이에 배치된다. 제1 절연층(IL1)은 박막 트랜지스터(TR)를 커버하여 화소 전극(PE)에 평탄면을 제공할 수 있다.
제1 절연층(IL1)은 제2 절연층(IL2)과 상이한 물질을 포함할 수 있다. 특히, 제1 절연층(IL1)은 제2 절연층(IL2) 중 제1 절연층(IL1)에 접하는 제2 층(IL22)과 상이한 물질을 포함할 수 있다. 본 실시예에서, 제1 절연층(IL1)은 유기물을 포함하고, 제2 층(IL22)은 무기물을 포함할 수 있다.
한편, 패드(PD)는 제2 절연층(IL2) 상에 제공될 수 있다. 제1 절연층(IL1)은 표시 영역(DA)으로부터 연장되어 패드 영역(PA)까지 커버할 수 있다. 제1 절연층(IL1)은 패드 영역(PA)에서 패드(PD)를 노출시키는 개구부(IL1-OP)를 포함한다.
제1 절연층(IL1)은 제2 절연층(IL2) 상에 제공되어 패드(PD)의 적어도 일부를 노출시킨다. 패드(PD) 중 제1 절연층(IL1)에 의해 노출된 면은 외부 단자가 접속되는 접속면일 수 있다. 한편, 제1 절연층(IL1)은 표시 영역(DA)에서보다 패드 영역(PA)에서 상대적으로 낮은 두께를 가질 수 있다. 따라서, 제1 절연층(IL1)의 패드 영역(PA)에서의 두께(T1)는 표시 영역(DA)에서의 두께(T2)와 이하일 수 있다. 즉, 제1 절연층(IL1)의 패드 영역(PA)에서의 두께(T1)는 표시 영역(DA)에서의 두께(T2)와 같거나 표시 영역(DA)에서의 두께(T2)보다 작을 수 있다. 본 발명의 일 실시예에 따른 전자 장치는 패드 영역(PA)의 제1 절연층(IL1) 두께를 상대적으로 감소시켜 패드(PD)의 접속면을 용이하게 노출시키고, 외부 단자와의 접속을 안정적으로 이루어지게 한다.
표시 패널(110)은 패드(PD)의 접속면을 통해 외부에서 인가되는 전기적 신호를 수신하거나, 생성된 전기적 신호를 외부에 제공할 수 있다. 본 실시예에서, 패드(PD)는 입력 전극(IE) 및 출력 전극(OE)과 동일한 층 상에 배치될 수 있다.
다만, 이는 예시적으로 도시한 것이고, 패드(PD)는 두께방향을 따라 적층된 복수의 도전 패턴들을 포함할 수 있다. 이때, 도전 패턴들은 제1 층(IL21)과 베이스 기판(BS) 사이, 제1 층(IL21)과 제2 층(IL22) 사이에 배치되어 제2 절연층(IL2)을 관통하여 서로 접속될 수 있다. 이때에도 외부 단자와 접속되는 패드(PD)는 제2 절연층(IL2)에 제공될 수 있다.
도 6b에 도시된 것과 같이, 표시 패널(110)은 단면상에서 베이스 기판(110-BS), 제1 절연층(110-IL1), 제2 절연층(110-IL2), 및 복수의 패드들을 포함한다. 본 실시예에서, 도 6a에 도시된 패드는 패널 패드들(OPD-110), 및 얼라인 패드들(APD-110)로 예시적으로 도시되었다.
제1 절연층(110-IL1)과 제2 절연층(110-IL2)은 구동 소자층의 일부 구성들일 수 있다. 제1 절연층(110-IL1)은 도 6a에 도시된 제1 절연층(IL1)과 대응되고, 제2 절연층(110-IL2)은 제2 절연층(IL2)과 대응될 수 있다.
제1 절연층(110-IL1)은 베이스 기판(110-BS) 상에 배치된다. 한편, 도시되지 않았으나, 제1 절연층(110-IL1)과 베이스 기판(110-BS) 사이에는 적어도 하나의 도전층이 더 배치될 수도 있다. 제1 절연층(110-IL1)은 유기물을 포함할 수 있다. 본 실시예에서, 제1 절연층(110-IL1)의 두께는 약 8000Å 이하일 수 있다.
제2 절연층(110-IL2)은 제1 절연층(110-IL1)과 베이스 기판(110-BS) 사이에 배치된다. 한편, 도시되지 않았으나, 제2 절연층(110-IL2)과 제1 절연층(110-IL1) 사이에는 적어도 하나의 도전층이 더 배치될 수도 있다.
제1 절연층(110-IL1)은 제2 절연층(110-IL2) 상에 배치되어 패널 패드들(OPD-110) 및 얼라인 패드들(APD-110) 각각의 적어도 일부를 노출시킨다. 노출된 패드들은 접속 부재(140)와 접촉한다.
제2 절연층(110-IL2)은 제1 절연층(110-IL1)과 상이한 물질을 포함할 수 있다. 예를 들어, 제2 절연층(110-IL2)은 무기물을 포함할 수 있다. 예를 들어, 제2 절연층(110-IL2)은 실리콘 산화물, 실리콘 질화물, 또는 이들이 조합을 포함할 수 있다. 이에 따라, 제2 절연층(110-IL2)은 제1 절연층(110-IL1)과 동일한 물질을 포함하거나 유기물을 포함하는 경우보다 제1 절연층(110-IL1)에 대해 낮은 접착력을 가진다.
패널 패드들(IPD-110) 및 패널 얼라인 패드들(APD-110)은 제1 절연층(110-IL1) 상에 배치된다. 본 실시예에서, 패널 패드들(IPD-110) 및 패널 얼라인 패드들(APD-110)은 제1 절연층(110-IL1)에 접촉할 수 있다.
패널 패드들(IPD-110) 및 패널 얼라인 패드들(APD-110)은 동일한 층 상에 배치된다. 패널 패드들(IPD-110) 및 패널 얼라인 패드들(APD-110)은 동일한 물질을 포함할 수 있으며 하나의 마스크를 통해 동시에 패터닝될 수 있다.
접속 부재(140)는 복수의 도전 입자들(141) 및 레진층(142)을 포함할 수 있다. 도전 입자들(141)은 레진층(142)에 분산된다.
도전 입자들(141)은 전기 전도성이 높은 물질을 포함할 수 있다. 또한, 도전 입자들(141)은 전성(malleability)이나 가공성이 높은 물질을 포함할 수 있다. 도전 입자들(141)은 패널 패드들(IPD-110)과 접속 패드들(OPD-120) 사이에 배치되어 패널 패드들(IPD-110)과 접속 패드들(OPD-120)을 전기적으로 연결한다.
레진층(142)은 도전 입자들(141)이 연성 회로 기판(120)과 표시 패널(110) 사이의 공간(DS1)에 안정적으로 분산되도록 한다. 레진층(142)은 접착성을 가진다. 레진층(142)은 열 경화성 또는 광 경화성 물질을 포함할 수 있다.
본 실시예에서, 레진층(142)은 제1 절연층(110-IL1)에 접촉할 수 있다. 레진층(142)이 내재적으로 가진 접착성에 의해 레진층(142)과 제1 절연층(110-IL1) 사이에는 접착력이 작용한다. 본 실시예에서, 레진층(142)과 제1 절연층(110-IL1) 사이의 접착력은 제1 절연층(110-IL1)과 제2 절연층(110-IL2) 사이의 접착력보다 클 수 있다.
본 실시예에 따른 전자 장치는 응력 완화 패드(SPD)를 더 포함한다. 응력 완화 패드(SPD)는 접속 패드들(IPD-120) 및 얼라인 패드들(APD-120)과 동일 층상에 배치된다. 따라서, 응력 완화 패드(SPD)는 제2 베이스 기판(120-BS)에 배치될 수 있다.
본 실시예에서, 응력 완화 패드(SPD)는 접속 패드들(IPD-120) 및 얼라인 패드들(APD-120)과 동일한 물질을 포함할 수 있다. 예를 들어, 응력 완화 패드(SPD)는 도전성이 높은 금속을 포함할 수 있다. 응력 완화 패드(SPD), 접속 패드들(IPD-120) 및 얼라인 패드들(APD-120)과 하나의 마스크를 이용하여 동시에 패터닝될 수 있다. 다만, 이는 예시적으로 기재한 것이고, 응력 완화 패드(SPD)는 접속 패드들(IPD-120) 및 얼라인 패드들(APD-120)과 상이한 물질을 포함할 수도 있으며, 접속 패드들(IPD-120) 및 얼라인 패드들(APD-120)과 다른 공정에 의해 형성될 수도 있다.
응력 완화 패드(SPD)는 다른 패드들과 비 중첩하도록 배치된다. 다만, 응력 완화 패드(SPD)는 패널 패드들(IPD-110)과 패널 얼라인 패드들(APD-110)에 의해 이격된 공간과 중첩하도록 배치된다.
이에 따라, 접속 부재(140)의 두께(DS1)는 패널 패드들(IPD-110)과 패널 얼라인 패드들(APD-110)이 배치되지 않은 빈 공간에서의 응력 완화 패드(SPD)에 의해 제2 거리(DS2)로 감소된다. 이에 대한 구체적인 효과를 이하 비교 실시예와 함께 보다 상세히 설명한다.
도 7a는 연성 회로 기판(120)과 결합되기 위해 압력이 가해진 상태의 비교 실시예(100-E1)를 도시한 것이고, 도 7b는 소정의 시간이 지난 이후의 비교 실시예(100-E2)를 도시하였다. 한편, 비교 실시예들(100-E1, 100-E2)은 시간에 따른 차이일 뿐 서로 동일한 구조를 가진다. 또한, 비교 실시예들(100-E1, 100-E2)은 응력 완화 패드(SPD)를 제외한 모든 구성들이 본 발명에 따른 전자 장치(100)와 대응되므로 중복된 설명은 생략하기로 한다. 본 실시예에서, 연성 회로 기판과 표시 패널의 결합은 열 압착 공정에 의해 이루어질 수 있다.
도 7a에 도시된 것과 같이, 연성 회로 기판(120-E)과 표시 패널(110-E)을 결합시키기 위해 소정의 압력이 가해지면, 제2 베이스 기판(120-BS_A)에 소정의 압축 스트레스(PS)가 인가될 수 있다. 접속 부재(140_B)는 유연성 및 유동성을 가지므로, 압력에 따른 압축 스트레스(PS)는 접속 부재(140_A)의 두께 일부를 감소시킨다.
이후, 도 7b에 도시된 것과 같이, 연성 회로 기판(120-E)과 표시 패널(110-E)에 제공된 소정의 압력이 제거되면, 제2 베이스 기판(120-BS_B)에 소정의 반발력에 따른 스트레스(RS)가 인가될 수 있다. 반발력에 따른 스트레스(RS)는 인장 스트레스와 대응될 수 있으며, 압축 스트레스(PS)와 동일한 크기이나 압축 스트레스(PS)와 반대 방향인 상측 방향으로 인가된다.
제2 베이스 기판(120-BS_B)의 반발력에 따른 스트레스(RS)는 복원력과 대응될 수 있으며, 이에 따라, 제2 베이스 기판(120-BS_B)은 플랫한 형상으로 되돌아올 수 있다.
이때, 접속 부재(140_B)도 반발력에 따른 스트레스(RS)의 영향으로 상측으로 이동될 수 있다. 다만, 접속 부재(140_B)는 경화된 상태이므로 도 7a에서의 접속 부재(140_B)보다 낮은 유동성을 갖게 된다. 이에 따라, 접속 부재(140_B)는 감소된 두께를 복원하지 못하고 제2 베이스 기판(120-BS_B)이 이동하는 힘(RS-d)에 의해 함께 상측으로 이동한다.
이때, 접속 부재(140_B)와 접촉되었던 제1 절연층(110-IL1_B)은 제2 절연층(110-IL2_B)으로부터 상측으로 들뜨게 된다. 이에 따라, 제2 절연층(110-IL2_B)과 제1 절연층(110-IL1_B) 사이에는 소정의 공간(SP)이 형성되고 들뜸에 따른 갭(GP)이 형성된다.
비교 실시예에 따르면, 제2 절연층(110-IL2_B)과 상이한 물질로 구성된 제1 절연층(110-IL1_B)과 제2 절연층(110-IL2_B) 사이의 접착력이 제1 절연층(110-IL1_B) 에 인가된 힘(RS-d)을 이겨내지 못하고 박리되는 불량이 발생된다.
이와 달리, 본 발명의 일 실시예에 따른 전자 장치는 응력 완화 패드(SPD)를 더 포함함으로써, 제1 절연층(110-IL1)과 접촉하는 면적이 큰 영역에서의 접속 부재(140) 두께를 감소시킨다. 이에 따라, 제2 베이스 기판(120-BS)이 변형된 후 복원되더라도 접속 부재(140)의 두께 변화가 감소되어 제1 절연층(110-IL1)에 미치는 영향이 감소될 수 있다. 따라서, 본 발명의 일 실시예에 따른 전자 장치는 응력 완화 패드(SPD)를 더 포함함으로써, 표시 패널(110)에서의 층간 박리 문제를 용이하게 해소하고 전자 장치의 신뢰성을 향상시킬 수 있다.
한편, 도 6c에 도시된 것과 같이, 전자 장치(100-S)는 솔더 레지스트층(SRP)을 더 포함할 수 있다. 솔더 레지스트층(SRP)은 제2 베이스 기판(120-BS)에 배치되어 회로 기판(120)의 출력 패드들(OPD-120), 얼라인 패드들(APD-120), 및 응력 완화 패드(SPD)을 노출시킨다. 미 도시되었으나, 출력 패드들(OPD-120)에 연결된 회로 배선들은 솔더 레지스트층(SRP)에 의해 커버될 수 있다. 이에 따라, 접속 부재(140)에 의해 단락되는 것을 방지할 수 있고, 외부 충격으로부터 회로 배선들을 안정적으로 보호할 수 있어, 전자 장치(100-S)의 신뢰성이 향상될 수 있다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 제1 정렬 상태를 도시한 것이고, 도 8b는 도 8a에 도시된 전자 장치의 제2 정렬 상태를 도시한 것이다. 도 9a는 비교 실시예의 제3 정렬 상태를 도시한 것이고, 도 9b는 비교 실시예의 제4 정렬 상태를 도시한 것이다.
도 8a 및 도 8b에는 용이한 설명을 위해 패널 패드들(PD1)과 접속 패드들(PD2)의 일부만을 도시하였고, 도 9a 및 도 9b에는 도 8a 및 도 8b 각각에 대응되도록 비교 패널 패드들(PD1-E)과 비교 접속 패드들(PD2-E)의 일부만을 도시하였다.
도 9a 및 도 9b에 도시된 비교 실시예들(EX-A1, EX-A2)의 비교 패널 패드들(PD1-E)과 비교 접속 패드들(PD2-E)은 제1 방향(A1)에 대해 사선 방향이 아닌 나란한 방향으로 연장된 형상을 갖는 것을 제외하고 도 8a 및 도 8b에 도시된 패널 패드들(PD1) 및 접속 패드들(PD2)과 대응될 수 있다. 이하, 도 8a 내지 도 9b를 참조하여 본 발명의 일 실시예에 따른 전자 장치(100)에 대해 설명한다.
도 8a에 도시된 제1 정렬 상태의 전자 장치(100-A1)는 일부 패드가 비 정렬된 상태일 수 있다. 제1 정렬 상태가 제1 간격(DT1)으로 이격된 패널 패드들(PD1)과 제1 간격(DT1)과 상이한 제2 간격(DT2)으로 이격된 접속 패드들(PD2)이 정렬되는 과정이라 할 때, 패널 패드들(PD1) 중 일부 패널 패드(PD1-M)와 접속 패드들(PD2) 중 일부 접속 패드(PD2-M)가 평면상에서 비 중첩된 것으로 도시되었다.
일부 패널 패드(PD1-M)와 일부 접속 패드(PD2-M)가 서로 이격된 것으로 보거나 또는 단순 접하는 정도라 보더라도 일부 패널 패드(PD1-M)와 일부 접속 패드(PD2-M) 사이의 저항이 매우 크게 되므로, 일부 패널 패드(PD1-M)와 일부 접속 패드(PD2-M)는 실질적으로 전기적으로 접속되지 않은 오정렬(mis-align) 상태로 인식될 수 있다.
도 8b에 도시된 제2 정렬 상태의 전자 장치(100-A2)는 도 8a에 도시된 제1 정렬 상태의 전자 장치(100-A1)의 오정렬 상태를 보정하는 과정일 수 있다. 접속 패드들(PD2)이 화살표 방향을 따라 제1 방향(A1)과 평행한 방향으로 이동하면, 도 8a에서 서로 오정렬되었던 일부 패널 패드(PD1-M)와 일부 접속 패드(PD2-M)가 서로 중첩되는 상태로 될 수 있다. 이에 따라, 제2 정렬 상태의 전자 장치(100-A2) 모든 패드들이 서로 접속된 정렬 상태로 인식될 수 있다.
도 9a 및 도 9b를 참조하면, 제3 정렬 상태의 비교 실시예(EX-A1)에서의 제1 간격(PT1-E)으로 이격된 패널 패드들(PD1-E)과 제1 간격(PT1-E)과 상이한 제2 간격(PT2-E)으로 이격된 접속 패드들(PD2-E)이 정렬되는 과정이라 할 때, 일부 패널 패드(PD1-E_M1)와 일부 접속 패드(PD2-E_M1)가 서로 접속되지 않은 오정렬 상태로 나타날 수 있다.
이후, 도 7b를 참조하여 제4 정렬 상태의 비교 실시예(EX-A2)를 살펴보면, 일부 패널 패드(PD1-E_M1)와 일부 접속 패드(PD2-E_M1)이 전기적으로 접속되도록 제3 정렬 상태의 비교 실시예(EX-A1)로부터 화살표 방향을 따라 이동하더라도, 새로운 오 정렬 상태의 다른 일부 패널 패드(PD1-E_M2) 및 다른 일부 접속 패드(PD2-E_M2)가 발생될 수 있다.
비교 실시예에 따른 패널 패드들(PD1-E)과 접속 패드들(PD2-E)은 사선 방향이 아닌 제1 방향(A1)에 나란한 방향으로 연장된 형상을 가지므로, 제1 방향(A1)으로의 이동은 비교 실시예에 따른 패널 패드들(PD1-E)과 접속 패드들(PD2-E) 사이의 접속 여부에 영향을 미치지 않는다. 또한, 패널 패드들(PD1-E)과 접속 패드들(PD2-E) 각각의 간격들이 고정되어 있는 상태에서 제2 방향(A2)으로의 이동은 새로운 접속 불량 현상을 발생시킬 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 사선 방향으로 연장된 패널 패드들을 구비함으로써 회로 기판과 표시 패널 사이의 정렬 과정을 보다 용이하게 제어할 수 있고, 접속 불량을 개선시킬 수 있다. 특히, 패널 패드들과 접속 패드들의 간격이 서로 상이하게 나타나는 경우, 예를 들어 공정 오차, 또는 열 압착 공정에서의 열에 의한 회로 기판 변형에 따라 접속 패드 간격 변형 등이 발생되는 경우에도 기존의 접속 공정을 그대로 유지할 수 있어 공정 비용이 절감되고 공정이 단순화될 수 있다.
또한, 본 발명의 일 실시예에 따른 전자 장치는 접속 패드들에 대응되는 얼라인 패드들 및 응력 완화 패드를 구비함으로써, 패드들이 더 추가되더라도 접속 패드들이나 패널 패드들과의 간섭 등의 영향이 감소될 수 있고 용이한 설계가 가능하다.
도 10은 본 발명의 일 실시예에 따른 접속 패드들을 도시한 평면도이다. 도 10에 도시된 것과 같이, 접속 패드들(OPD-110_1)은 상이한 경사 각도들을 가진 패드들을 포함할 수 있다.
도 10에는 제1 패드(OPD-110_C), 제2 패드(OPD-110_M), 및 제3 패드(OPD-110_P)를 예시적으로 도시하였다.
제1 패드(OPD-110_C)는 중심에 배치되는 패드일 수 있다. 본 실시예에서, 제1 패드(OPD-110_C)는 접속 패드들(OPD-110_1) 중 중심이 되는 중간 지점에 해당하는 패드일 수 있다.
제1 패드(OPD-110_C)는 제1 방향(A1)을 따라 연장된 형상을 가질 수 있다. 제1 패드(OPD-110_C)의 좌 측에 배열되는 패드들과 제1 패드(OPD-110_C)의 우 측에 배열되는 패드들은 제1 패드(OPD-110_C)를 중심으로 선대칭한 형상으로 배열될 수 있으며, 제1 패드(OPD-110_C)는 대칭축과 대응될 수 있다.
제2 패드(OPD-110_M)는 제1 패드(OPD-110_C)에 인접하여 배치될 수 있다. 제2 패드(OPD-110_M)는 제2 방향(A2)에 대하여 제1 각도(θ110_C)로 기울어진 방향으로 연장될 수 있다.
제3 패드(OPD-110_P)는 접속 패드들(OPD-110_1) 중 최 외곽에 배치될 수 있다. 제3 패드(OPD-110_P)는 제2 방향(A2)에 대하여 제2 각도(θ110_P)로 기울어진 방향으로 연장될 수 있다.
본 실시예에서, 접속 패드들(OPD-110_1)은 중심으로부터 외곽으로 갈수록, 즉, 중심으로부터 제1 방향(A1)을 따라 멀어질수록 제2 방향(A2)에 대하여 작은 각도를 갖는 사선 방향으로 연장될 수 있다. 이에 따라, 제2 각도(θ110_P)는 제1 각도(θ110_C)보다 작을 수 있다.
본 실시예에서, 접속 패드들(OPD-110_1)은 서로 평행하지 않을 수 있다. 이에 따라, 접속 패드들(OPD-110_1) 각각의 연장된 가상 선들은 적어도 하나의 수렴점을 중심으로 수렴될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 제1 방향(A1) 및 제2 방향(A2)에 대하여 사선 방향으로 연장된다면 다양한 형상 및 배열을 가진 패널 패드들 또는 접속 패드들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 11a 본 발명의 일 실시예에 따른 전자 장치의 일부를 분리하여 도시한 평면도이고, 도 11b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이고, 도 11c는 도 11b에 도시된 Ⅲ-Ⅲ'을 따라 자른 단면도이다. 도 11a에는 전자 장치의 구성들 중 연성 회로 기판(120-1)의 일 부분을 예시적으로 도시하였다. 이하, 도 11a 내지 도 11c를 참조하여 본 발명의 일 실시예에 따른 전자 장치에 대해 설명한다. 한편, 도 1 내지 도 10에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 11a에 도시된 것과 같이, 전자 장치는 응력 완화 패드(SPD-1)를 포함하는 연성 회로 기판(120-1)을 포함할 수 있다. 응력 완화 패드(SPD-1)는 복수의 서브 패드들을 포함할 수 있다.
본 실시예에서, 서브 패드들은 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)이 예시적으로 도시되었다. 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 제2 방향(A2)을 따라 서로 이격되어 배열될 수 있다.
제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 얼라인 패드들(ALD-120) 및 접속 패드들(OPD-120)과 평면상에서 이격되어 배치된다. 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 접속 패드들(OPD-120)로부터 제2 방향(A2)에서 제2 거리(WD-120)로 이격되어 배치된 것으로 도시되었다.
제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 모두 얼라인 패드들(ALD-120)과 접속 패드들(OPD-120)이 이격된 공간 내에 배치된다. 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3) 각각의 너비나 간격은 서로 동일하거나 상이할 수 있다. 본 실시예에서, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 동일한 피치들(PT-SPD1)을 갖는 것으로 도시되었으나, 이는 예시적으로 도시한 것이고, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 얼라인 패드들(ALD-120)과 접속 패드들(OPD-120)이 이격된 공간 내에 배치된다면 다양한 형태로 배열될 수 있다.
제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 얼라인 마크(AM-120), 접속 패드들(OPD120), 및 얼라인 패드들(ALD-120) 사이의 공간 내에 배치된다. 이에 따라, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)이 차지하는 제2 방향(A2)에서의 총 너비는 얼라인 패드들(ALD-120) 및 접속 패드들(OPD-120) 사이의 제2 방향(A2)에서의 이격 거리 이하일 수 있다.
제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)의 제1 방향(A1)에서의 길이는 얼라인 마크(AM-120)와 중첩하지 않을 정도의 길이로 제한될 수 있다. 특히, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)의 제1 방향(A1)에서의 길이는 결합되는 패널 얼라인 마크(AM-110)와 평면상에 중첩하지 않을 정도의 길이로 제한될 수 있다. 본 실시예에서, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3) 각각의 제1 방향(A1)에서의 길이(LH)는 얼라인 패드들(APD-120)의 제1 방향(A1)에서의 길이(APL-120)보다 크고 접속 패드들(OPD-120)의 제1 방향(A1)에서의 길이(PDL-110)보다 작은 값을 가진다.
제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 인접하는 패드들과 대응되는 형상을 가질 수 있다. 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 얼라인 패드들(ALD-120) 및 접속 패드들(OPD-120) 중 적어도 어느 하나와 대응되는 형상을 가질 수 있다. 본 실시예에서, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 얼라인 패드들(ALD-120)과 유사한 형상 및 배열을 가진 것으로 예시적으로 도시되었다.
이후, 도 11b 및 도 11c에 도시된 것과 같이, 미 도시된 정렬 단계 및 열 압착 단계를 거쳐 연성 회로 기판(120-1)은 표시 패널(110-1)에 결합된다. 접속 패드들(OPD-120)과 패널 패드들(IPD-110)은 평면상에서 서로 중첩되고 접속 부재(140)를 통해 전기적으로 연결된다.
얼라인 패드들(ALD-120_1)과 패널 얼라인 패드들(ALD-110)은 평면상에서 서로 중첩되어 연성 회로 기판(120-1)과 표시 패널(110-1)의 정렬을 유도할 수 있다. 본 실시예에서, 얼라인 패드들(ALD-120_1)은 패널 얼라인 패드들(ALD-110)과 제1 방향(A1)에서 동일한 길이(APL-120)를 가질 수 있다.
이에 따라, 연성 회로 기판(120-1)과 표시 패널(110-1)이 결합된 전자 장치(100-1)에 있어서, 얼라인 패드들(ALD-120_1)은 패널 얼라인 패드들(ALD-110)은 온전히 중첩된 것으로 도시될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 연성 회로 기판(120-1)과 표시 패널(110-1)의 정렬 단계는 다양한 방식에 의해 이루어질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
응력 완화 패드(SPD-1)는 평면상에서 다른 패드들과 비 중첩한다. 이에 따라, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)은 하부에 배치된 제2 절연층(110-IL2)과 접속 부재(140)를 사이에 두고 마주할 수 있다. 접속 부재(140)는 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)과 중첩하는 영역에서 감소된 두께(D2)를 가질 수 있다.
이때, 도 11b를 참조하면, 연성 회로 기판(120-1)과 표시 패널(110) 접속 단계에서, 접속 부재(140) 중 패널 얼라인 마크(AM-110), 접속 패드들(OPD-120), 및 응력 완화 패드(SPD-1)에 의해 에워싸인 응력 집중 영역(AA')에 배치된 부분의 일부는 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3) 사이를 통해 이동할 수 있다. 이에 따라, 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3) 사이에 접속 부재(140)의 이동(FLD)이 나타날 수 있다.
본 실시예에서, 응력 집중 영역(AA')은 패널 얼라인 마크(AM-110), 접속 패드들(OPD-120), 및 응력 완화 패드(SPD-1)에 의해 에워싸임에 따라, 접속 부재(140)의 유동이 방해되는 문제가 발생될 수 있다.
본 발명의 일 실시예에 따른 전자 장치(100-1)는 제1 내지 제3 서브 패드들(SPD1, SPD2, SPD3)을 포함하는 응력 완화 패드(SPD-1)를 포함함으로써, 응력 집중 영역(AA')에 존재하는 접속 부재(140)의 유동을 용이하게 할 수 있다. 이에 따라, 접속 패드들(OPD-120)과 얼라인 패드들(APD-120) 사이의 박리 불량을 개선하는 것과 동시에, 응력 집중 영역(AA')에서 발생될 수 있는 접속 부재(140) 쏠림 현상을 개선할 수 있다.
도 12는 본 발명의 일 실시예에 따른 전자 장치의 일 부분을 도시한 평면도이다. 도 13a는 도 12에 도시된 Ⅳ-Ⅳ'를 따라 자른 단면도이다. 도 13b는 본 발명의 일 실시예에 따른 전자 장치의 일 부분을 도시한 단면도이다. 도 12에는 연성 회로 기판(120-2)의 일 부분을 도시하였다. 도 13a에는 도 12에 도시된 연성 회로 기판(120-2)을 포함하며, Ⅳ-Ⅳ'를 따라 자른 영역에 해당되는 전자 장치의 일 부분을 도시하였고, 도 13b에는 본 발명의 일 실시예에 따른 전자 장치의 도 13a와 대응되는 일부 영역을 도시하였다. 이하, 도 12를 참조하여 본 발명의 일 실시예에 따른 연성 회로 기판(120-2)에 대해 설명한다. 한편, 도 1 내지 도 11c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 12에 도시된 것과 같이, 연성 회로 기판(120-2)은 도 11a에 도시된 연성 회로 기판(120-1)과 상이한 응력 완화 패드(SPD-2) 및 얼라인 패드(APD-120_1)를 포함할 수 있다. 응력 완화 패드(SPD-2)는 세 개의 서브 패드들(SP4, SP5, SP6)을 포함하는 것으로 예시적으로 도시되었다. 서브 패드들(SP4, SP5, SP6)은 제4 내지 제6 서브 패드들(SP4, SP5, SP6)을 포함한다.
제4 내지 제6 서브 패드들(SP4, SP5, SP6)은 서로 상이한 형상들을 가질 수 있다. 에를 들어, 제4 내지 제6 서브 패드들(SP4, SP5, SP6)은 제1 방향(A1)에서 상이한 길이들을 가질 수 있다.
제4 내지 제6 서브 패드들(SP4, SP5, SP6) 중 접속 패드들(OPD-120)에 인접한 제5 및 제6 서브 패드들(SP5, SP6)은 상대적으로 접속 패드들(OPD-120)과 유사한 형상을 갖고, 제4 내지 제6 서브 패드들(SP4, SP5, SP6) 중 얼라인 패드들(APD-120_1)에 인접한 제4 서브 패드(SP4)는 상대적으로 얼라인 패드들(APD-120_1)에 유사한 형상을 가질 수 있다.
이에 따라, 제5 및 제6 서브 패드들(SP5, SP6)은 접속 패드들(OPD-120)의 제1 방향(A1)에서의 길이(PDL-110)와 유사한 길이를 갖고, 제4 서브 패드는 이보다 작은 길이를 가진 것으로 도시될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제4 내지 제6 서브 패드들(SP4, SP5, SP6)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
얼라인 패드들(APD-120_1)은 제1 얼라인 패드들(APD1) 및 제2 얼라인 패드들(APD2)을 포함할 수 있다. 제1 얼라인 패드들(APD1)은 도 11a에 도시된 얼라인 패드들(APD-120)과 실질적으로 대응될 수 있다.
제2 얼라인 패드들(APD2)은 제1 얼라인 패드들(APD1)과 제2 방향(A2)에서 인접하여 배치된다. 제2 얼라인 패드들(APD2)은 제1 얼라인 패드들(APD1)과 유사한 형상을 가진 것으로 도시되었다. 이때, 제2 얼라인 패드들(APD2)은 제1 얼라인 패드들(APD1)과 동일한 설계치를 활용할 수 있어 공정이 단순화될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 제2 얼라인 패드들(APD2)은 제1 얼라인 패드들(APD1)과 상이한 형상을 가질 수도 있으며 어느 하나의 실시예로 한정되지 않는다.
제2 얼라인 패드들(APD2)은 제1 얼라인 패드(APD1)와 얼라인 마크(AM-120)에 의해 정의되는 에지 라인(EDL)의 외측에 배치될 수 있다. 제2 얼라인 패드들(APD2)은 연성 회로 기판(120-2)의 정렬 오차를 감소시켜 연성 회로 기판(120-2)의 접속 공정의 정밀도를 향상시킬 수 있다. 또한, 제2 얼라인 패드들(APD2)은 에지 라인(EDL)의 외측에 발생될 수 있는 제2 유기층(110-IL2: 도 11c 참조)의 들뜸 현상을 개선할 수 있다.
한편, 본 발명의 일 실시예에 따른 연성 회로 기판(120-2)은 추가 응력 완화 패드(SPD-3)를 더 포함할 수 있다. 추가 응력 완화 패드(SPD-3)는 얼라인 마크(AM-120)의 외측에 배치될 수 있다. 추가 응력 완화 패드(SPD-3)는 에지 라인(EDL)의 외측에 배치된다.
도 13a를 참조하면, 추가 응력 완화 패드(SPD-3)는 다른 패널 패드들과 중첩하지 않는다. 추가 응력 완화 패드(SPD-3)는 접속 부재(140)를 사이에 두고 제1 절연층(110-IL1)에 직접 마주할 수 있다. 본 발명의 일 실시예에 따른 연성 회로 기판(120-2)은 제2 얼라인 패드들(APD2) 및 추가 응력 완화 패드(SPD-3)를 더 포함함으로써, 접속 패드들의 끝단 영역에서 발생될 수 있는 제1 절연층(110-IL1)과 제2 절연층(110-IL2) 사이의 층간 박리 문제를 용이하게 개선시킬 수 있다.
한편, 도 13b를 참조하면, 전자 장치는 베이스 기판(110-BS) 상에 배치된 윈도우 패드(WPD)를 더 포함할 수 있다. 이때, 제1 절연층(110-IL1) 중 윈도우 패드(WPD)와 중첩하는 일부는 제거될 수 있다. 이에 따라, 윈도우 패드(WPD)는 제2 절연층(110-IL2) 상에 배치된다.
윈도우 패드(WPD)는 금속을 포함할 수 있다. 예를 들어, 윈도우 패드(WPD)는 패널 패드들(미 도시)과 동일한 물질로 형성될 수 있다.
윈도우 패드(WPD)는 추가 응력 완화 패드(SPD-3_A)와 중첩하도록 배치될 수 있다. 추가 응력 완화 패드(SPD-3_A)는 접속 부재(140)를 사이에 두고 윈도우 패드(WPD)와 마주할 수 있다.
접속 부재(140) 중 도전 입자들(141)의 적어도 일부는 윈도우 패드(WPD)와 추가 응력 완화 패드(SPD-3_A)는 사이에 배치되어 윈도우 패드(WPD)와 추가 응력 완화 패드(SPD-3_A)에 의해 압착될 수 있다. 본 발명의 일 실시예에 따르면, 윈도우 패드(WPD)와 추가 응력 완화 패드(SPD-3_A)를 통해 패널 패드들과 접속 패드들 사이의 전기적 접속이 안정적으로 이루어졌는지 여부를 용이하게 검사할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
100: 전자 장치 110: 표시 패널
120: 연성 회로 기판 130: 메인 회로 기판
140: 접속 부재 SPD: 응력 완화 패드

Claims (20)

  1. 베이스 기판, 상기 베이스 기판 상에 배치된 복수의 화소들, 상기 베이스 기판 상에 배치되고 유기물을 포함하는 제1 절연층, 및 상기 제1 절연층에 의해 적어도 일부가 노출되고 상기 화소들로부터 제1 방향으로 이격되고 각각이 상기 제1 방향과 교차하는 제2 방향을 따라 배열된 복수의 패널 패드들을 포함하는 표시 패널;
    상기 표시 패널 상에 배치되어 상기 패널 패드들에 접속된 회로 기판; 및
    상기 표시 패널과 상기 회로 기판 사이에 배치되어 상기 표시 패널과 상기 회로 기판을 전기적으로 연결하는 접속 부재를 포함하고,
    상기 회로 기판은,
    상기 베이스 기판을 향하는 상면을 포함하는 연성 기판;
    상기 연성 기판 상에 배치되어 상기 패널 패드들에 접속되고, 각각이 상기 제1 방향 및 상기 제2 방향의 사선 방향을 따라 연장되고 상기 제2 방향을 따라 배열된 복수의 접속 패드들;
    상기 접속 패드들로부터 상기 제2 방향을 따라 이격된 얼라인 패드; 및
    상기 접속 패드들과 상기 얼라인 패드 사이에 배치되고, 상기 패널 패드들로부터 전기적으로 절연된 응력 완화 패드를 포함하는 전자 장치.
  2. 제1 항에 있어서,
    상기 접속 패드들은 상기 패널 패드들과 평면상에서 중첩하고,
    상기 응력 완화 패드는 상기 패널 패드들로부터 평면상에서 이격된 전자 장치.
  3. 제2 항에 있어서,
    상기 접속 부재는 평면상에서 상기 응력 완화 패드와 중첩하는 영역에서 상기 제1 절연층에 접촉하는 전자 장치.
  4. 제3 항에 있어서, 상기 접속 부재는,
    점착층; 및
    상기 점착층 내에 분산된 복수의 도전 입자들을 포함하고,
    상기 응력 완화 패드와 중첩하는 영역에서 상기 점착층과 상기 제1 절연층이 접촉하는 전자 장치.
  5. 제4 항에 있어서,
    상기 제1 절연층과 상기 베이스 기판 사이에 배치된 제2 절연층을 더 포함하고,
    상기 제1 절연층과 상기 점착층 사이의 점착력은 상기 제1 절연층과 상기 제2 절연층 사이의 점착력보다 큰 전자 장치.
  6. 제1 항에 있어서,
    상기 응력 완화 패드는 각각이 상기 제2 방향을 따라 서로 이격되어 배열된 복수의 서브 패드들을 포함하는 전자 장치.
  7. 제6 항에 있어서,
    상기 서브 패드들은 상기 접속 패드들과 평행한 방향으로 연장된 전자 장치.
  8. 제7 항에 있어서,
    상기 서브 패드들은 상기 접속 패드들 중 상기 서브 패드들에 가장 인접한 접속 패드와 평행한 방향으로 연장된 전자 장치.
  9. 제6 항에 있어서,
    상기 서브 패드들은 상기 접속 패드들과 교차하는 방향으로 연장된 전자 장치.
  10. 제1 항에 있어서,
    상기 접속 패드들은 상기 제1 방향에 대하여 소정의 연장 각도들을 갖고, 상기 접속 패드들 중 적어도 두 개의 패드들은 서로 상이한 연장 각도를 갖는 전자 장치.
  11. 제1 항에 있어서,
    상기 응력 완화 패드는 상기 접속 패드들과 동일한 층상에 배치되고, 상기 접속 패드들과 동일한 물질을 포함하는 전자 장치.
  12. 제1 항에 있어서,
    상기 응력 완화 패드의 상기 제1 방향에서의 길이는 상기 얼라인 패드의 상기 제1 방향에서의 길이 이상이고 상기 접속 패드들의 상기 제1 방향에서의 길이 이하인 전자 장치.
  13. 제12 항에 있어서,
    상기 표시 패널은 상기 베이스 기판 상에 배치되고 평면상에서 상기 얼라인 패드로부터 상기 제1 방향으로 이격되도록 배치된 추가 얼라인 패드를 더 포함하고,
    상기 응력 완화 패드는 상기 얼라인 패드, 상기 접속 패드, 및 상기 추가 얼라인 패드와 평면상에서 비 중첩하는 전자 장치.
  14. 제1 항에 있어서,
    상기 표시 패널은 상기 패널 패드들로부터 이격되고 상기 응력 완화 패드와 평면상에서 중첩하도록 배치되는 윈도우 패드를 더 포함하고,
    상기 제1 절연층 중 상기 윈도우 패드와 중첩하는 부분이 제거된 전자 장치.
  15. 제1 항에 있어서,
    상기 화소들 각각은, 상기 베이스 기판 상에 배치된 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 화소 전극을 포함하고,
    상기 제1 절연층은 상기 박막 트랜지스터와 상기 화소 전극 사이에 배치되고,
    상기 화소 전극은 상기 제1 절연층을 관통하여 상기 박막 트랜지스터에 접속되는 전자 장치.
  16. 제1 방향으로 연장된 일 변을 포함하는 유연한 기판;
    상기 유연한 기판 상에 배치된 전자 소자;
    상기 일 변에 인접하고, 상기 전자 소자로부터 상기 제1 방향과 교차하는 제2 방향으로 이격되고, 각각이 상기 제1 방향을 따라 서로 이격되어 배열되며, 각각이 상기 제1 방향 및 상기 제2 방향 각각에 대한 사선 방향으로 연장된 복수의 접속 패드들;
    상기 접속 패드들로부터 상기 제1 방향으로 이격된 얼라인 패드; 및
    상기 접속 패드들과 상기 얼라인 패드 사이에 배치되고, 상기 접속 패드들로부터 전기적으로 절연된 응력 완화 패드를 포함하는 전자 부품.
  17. 제16 항에 있어서,
    상기 응력 완화 패드는 상기 제1 방향 및 상기 제2 방향 각각에 대한 사선 방향으로 연장된 복수의 서브 패드들을 포함하고,
    상기 서브 패드들은 상기 접속 패드들 및 상기 얼라인 패드로부터 평면상에서 이격된 전자 부품.
  18. 제17 항에 있어서,
    상기 서브 패드들은 상기 접속 패드들 중 적어도 어느 하나와 평행한 전자 부품.
  19. 제16 항에 있어서,
    상기 응력 완화 패드의 상기 제2 방향에서의 길이는 상기 얼라인 패드의 상기 제2 방향에서의 길이 이상이고 상기 패드들의 상기 제2 방향에서의 길이 이하인 전자 부품.
  20. 제16 항에 있어서,
    상기 응력 완화 패드는 상기 접속 패드들과 동일한 층상에 배치되고 동일한 물질을 포함하는 전자 부품.
KR1020170106276A 2017-08-22 2017-08-22 전자 부품 및 이를 포함하는 전자 장치 KR102481818B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170106276A KR102481818B1 (ko) 2017-08-22 2017-08-22 전자 부품 및 이를 포함하는 전자 장치
US15/970,902 US10651260B2 (en) 2017-08-22 2018-05-04 Electronic component, electric device including the same
CN201810953386.6A CN109426040A (zh) 2017-08-22 2018-08-21 电子设备
US16/870,812 US11031454B2 (en) 2017-08-22 2020-05-08 Electronic component, electric device including the same
US17/315,456 US11877485B2 (en) 2017-08-22 2021-05-10 Electronic component, electric device including the same
KR1020220181629A KR20230007990A (ko) 2017-08-22 2022-12-22 전자 부품 및 이를 포함하는 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170106276A KR102481818B1 (ko) 2017-08-22 2017-08-22 전자 부품 및 이를 포함하는 전자 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220181629A Division KR20230007990A (ko) 2017-08-22 2022-12-22 전자 부품 및 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20190021525A true KR20190021525A (ko) 2019-03-06
KR102481818B1 KR102481818B1 (ko) 2022-12-28

Family

ID=65435642

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170106276A KR102481818B1 (ko) 2017-08-22 2017-08-22 전자 부품 및 이를 포함하는 전자 장치
KR1020220181629A KR20230007990A (ko) 2017-08-22 2022-12-22 전자 부품 및 이를 포함하는 전자 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220181629A KR20230007990A (ko) 2017-08-22 2022-12-22 전자 부품 및 이를 포함하는 전자 장치

Country Status (3)

Country Link
US (3) US10651260B2 (ko)
KR (2) KR102481818B1 (ko)
CN (1) CN109426040A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723148B2 (en) 2020-12-01 2023-08-08 Samsung Display Co., Ltd. Display apparatus
WO2023177065A1 (ko) * 2022-03-16 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102481818B1 (ko) * 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
JP2019066750A (ja) * 2017-10-04 2019-04-25 株式会社ジャパンディスプレイ 表示装置
JP2019139073A (ja) * 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
CN110557887B (zh) * 2018-05-31 2021-10-12 京东方科技集团股份有限公司 电路对位组件及显示装置
TWI666490B (zh) * 2018-06-15 2019-07-21 友達光電股份有限公司 電子裝置
CN108922407B (zh) * 2018-09-11 2023-11-24 合肥京东方光电科技有限公司 显示屏及显示装置
US11018089B2 (en) * 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same
KR102628847B1 (ko) * 2019-06-12 2024-01-25 삼성디스플레이 주식회사 디스플레이 장치
US11302614B2 (en) * 2019-08-23 2022-04-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Chip on film and display device
KR20210027700A (ko) * 2019-09-02 2021-03-11 삼성디스플레이 주식회사 표시 장치
KR20210086900A (ko) * 2019-12-31 2021-07-09 삼성디스플레이 주식회사 표시 장치
KR20210122401A (ko) * 2020-03-31 2021-10-12 삼성디스플레이 주식회사 연성 회로 기판 및 이를 포함한 표시 장치
KR20220003686A (ko) * 2020-07-01 2022-01-11 삼성디스플레이 주식회사 표시장치
CN111863915B (zh) * 2020-07-29 2023-04-18 京东方科技集团股份有限公司 柔性显示基板、显示面板
CN111951682B (zh) * 2020-08-24 2022-05-17 厦门天马微电子有限公司 显示面板及显示装置
KR20220036394A (ko) * 2020-09-14 2022-03-23 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20220046040A (ko) * 2020-10-06 2022-04-14 삼성디스플레이 주식회사 표시 장치 및 가요성 인쇄 회로 기판의 정렬 방법
CN112616244B (zh) * 2020-12-22 2022-03-22 浙江清华柔性电子技术研究院 柔性电路板及柔性电路板制备方法
CN115152334A (zh) * 2021-01-28 2022-10-04 京东方科技集团股份有限公司 布线基板、阵列基板和发光模组
KR20220122843A (ko) * 2021-02-26 2022-09-05 삼성디스플레이 주식회사 전자 장치
CN114599153B (zh) * 2022-03-04 2023-09-26 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN114973946B (zh) * 2022-05-18 2023-08-22 武汉华星光电半导体显示技术有限公司 显示模组及移动终端

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724479B1 (ko) * 2003-11-07 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 구동회로와의 본딩상태 검사방법
KR20120033689A (ko) * 2010-09-30 2012-04-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR20120075114A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 액정 표시장치
KR20150054454A (ko) * 2013-11-12 2015-05-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
KR20150117999A (ko) * 2014-04-10 2015-10-21 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
KR20160087975A (ko) * 2015-01-14 2016-07-25 삼성디스플레이 주식회사 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171178B1 (ko) 2005-01-04 2012-08-06 삼성전자주식회사 커팅 패턴이 형성된 가요성 인쇄회로기판용 원판 및 이를커팅한 가요성 인쇄회로기판을 구비한 평판표시장치
WO2009022517A1 (ja) * 2007-08-10 2009-02-19 Sharp Kabushiki Kaisha 配線基板、及び、液晶表示装置
CN101779525B (zh) * 2007-08-10 2012-06-27 夏普株式会社 配线基板和液晶显示装置
KR20110014033A (ko) * 2009-08-04 2011-02-10 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR101244318B1 (ko) 2011-12-06 2013-03-15 삼성디스플레이 주식회사 표시장치용 회로기판 및 이를 포함하는 표시장치
KR101900738B1 (ko) 2012-08-23 2018-09-20 삼성전자주식회사 칩 온 필름
KR20140074740A (ko) 2012-12-10 2014-06-18 삼성디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
JP6143466B2 (ja) 2013-01-10 2017-06-07 株式会社ジャパンディスプレイ タッチパネル内蔵型液晶表示装置
JP6322555B2 (ja) * 2014-11-26 2018-05-09 株式会社ジャパンディスプレイ 検出装置及び検出機能付き表示装置
KR102325643B1 (ko) 2015-01-07 2021-11-12 삼성디스플레이 주식회사 표시 장치
KR102325189B1 (ko) * 2015-02-17 2021-11-10 삼성디스플레이 주식회사 표시 장치
JP6540228B2 (ja) * 2015-05-25 2019-07-10 富士通株式会社 半導体装置及びその製造方法
KR20170006461A (ko) 2015-07-08 2017-01-18 엘지디스플레이 주식회사 액정 표시 장치
KR102550857B1 (ko) 2015-08-13 2023-07-05 엘지디스플레이 주식회사 플렉서블 표시장치
KR102413480B1 (ko) * 2015-09-07 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102492104B1 (ko) * 2015-12-10 2023-01-27 삼성디스플레이 주식회사 인쇄회로기판 및 이를 포함하는 표시 장치
KR102448543B1 (ko) 2015-12-31 2022-09-27 엘지디스플레이 주식회사 표시 장치 및 그의 패드 정렬 검사 방법
KR102481818B1 (ko) * 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724479B1 (ko) * 2003-11-07 2007-06-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 구동회로와의 본딩상태 검사방법
KR20120033689A (ko) * 2010-09-30 2012-04-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법
KR20120075114A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 액정 표시장치
KR20150054454A (ko) * 2013-11-12 2015-05-20 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자기기
KR20150117999A (ko) * 2014-04-10 2015-10-21 삼성디스플레이 주식회사 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
KR20160087975A (ko) * 2015-01-14 2016-07-25 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11723148B2 (en) 2020-12-01 2023-08-08 Samsung Display Co., Ltd. Display apparatus
WO2023177065A1 (ko) * 2022-03-16 2023-09-21 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US11877485B2 (en) 2024-01-16
KR102481818B1 (ko) 2022-12-28
CN109426040A (zh) 2019-03-05
US20200273942A1 (en) 2020-08-27
KR20230007990A (ko) 2023-01-13
US20210265455A1 (en) 2021-08-26
US11031454B2 (en) 2021-06-08
US20190067406A1 (en) 2019-02-28
US10651260B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
KR102481818B1 (ko) 전자 부품 및 이를 포함하는 전자 장치
US10306763B2 (en) Electronic component, electric device including the same, and bonding method thereof
KR102379591B1 (ko) 전자부품, 이를 포함하는 전자기기 및 전자기기의 본딩 방법
KR102325189B1 (ko) 표시 장치
JP7343288B2 (ja) 電子装置
US8299631B2 (en) Semiconductor element and display device provided with the same
CN106879172B (zh) 印刷电路板以及具有该印刷电路板的显示装置
US9980398B2 (en) Printed circuit board and display apparatus including the same
US11069641B2 (en) Integrated circuit package and display device using the same
CN113193017B (zh) 显示面板和显示装置
KR102413480B1 (ko) 표시 장치 및 이의 제조 방법
CN113763889A (zh) 显示装置
JP5091513B2 (ja) 液晶表示装置
WO2018193927A1 (ja) フレキシブル基板上の接続電極とフレキシブルｉｃの接続電極との接続構造、表示パネル、接続方法
KR20160140239A (ko) 터치 내장형 디스플레이 패널
WO2022082651A9 (zh) 显示装置
KR102588228B1 (ko) 집적회로 패키지와 이를 이용한 표시장치
KR20140013210A (ko) 연성인쇄회로기판 및 이를 포함하는 표시 장치
US20230309225A1 (en) Electronic component, electric device including the same, and bonding method thereof
KR20240046130A (ko) 표시 패널, 이를 포함하는 전자 장치, 및 이의 제조 방법
JP2012008491A (ja) 圧着冶具及び表示装置の製造方法
TW202009558A (zh) 電路板連接結構及應用其的顯示裝置
JP2002270639A (ja) 半導体実装用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant