KR20180069705A - 성막 방법, 붕소 막 및 성막 장치 - Google Patents

성막 방법, 붕소 막 및 성막 장치 Download PDF

Info

Publication number
KR20180069705A
KR20180069705A KR1020170166306A KR20170166306A KR20180069705A KR 20180069705 A KR20180069705 A KR 20180069705A KR 1020170166306 A KR1020170166306 A KR 1020170166306A KR 20170166306 A KR20170166306 A KR 20170166306A KR 20180069705 A KR20180069705 A KR 20180069705A
Authority
KR
South Korea
Prior art keywords
film
gas
boron
plasma
reaction gas
Prior art date
Application number
KR1020170166306A
Other languages
English (en)
Other versions
KR102084296B1 (ko
Inventor
히로카즈 우에다
마사히로 오카
히라쿠 이시카와
요시마사 와타나베
슈헤이 요네자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2017138289A external-priority patent/JP6950315B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180069705A publication Critical patent/KR20180069705A/ko
Application granted granted Critical
Publication of KR102084296B1 publication Critical patent/KR102084296B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/38—Borides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32201—Generating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32229—Waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/18—Vacuum control means
    • H01J2237/182—Obtaining or maintaining desired pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은, 반도체 장치에 적용하기에 유용한 붕소 막 및 그 성막 방법을 제공하는 것이다. 처리 용기(2) 내가 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 되도록 조정된 처리 분위기에 붕소 함유 가스를 포함하는 반응 가스(B2H6 가스와 He 가스)를 공급해서 반응 가스를 플라즈마화시킨다. 이 플라즈마에 의해, 웨이퍼에 붕소 막이 성막된다. 플라즈마의 에너지를 이용해서 성막함으로써, 성막 처리 시의 온도를 저하시킬 수 있어, 열적 영향을 억제해서 붕소 막을 성막할 수 있다. 붕소 막은, 에칭 내성이 강하고, 높은 에칭 선택비를 구비하고 있으므로, 반도체 장치 재료로서 유용하다.

Description

성막 방법, 붕소 막 및 성막 장치{FILM FORMING METHOD, BORON FILM, AND FILM FORMING APPARATUS}
본 발명은, 반도체 장치에 사용되는 붕소 막에 관한 것이다.
최근 들어, VLSI 프로세스의 미세화가 진행되어, 반도체 소자의 미세화와 동시에 입체적으로 소자를 구축하는 기술이 진행되고 있다. 이 때문에, 박막의 적층수가 증가하여, 예를 들어 3차원 NAND를 사용한 플래시 메모리에 있어서는, 산화규소(SiO2)막을 포함하여, 두께가 1㎛ 이상인 두꺼운 적층막을 건식 에칭하는 공정이 필요하게 되어 있다. 이 건식 에칭 시, 하드 마스크로서, 종래는 아몰퍼스 실리콘이나 아몰퍼스 카본이 사용되고 있지만, 이들은 피 에칭층을 구성하는 SiN·SiO 복합막과의 에칭 선택성이 충분하지 않아, 건식 에칭 내성이 불충분하다.
이 때문에, 건식 에칭 내성이 강하고, 높은 에칭 선택비를 갖춘 새로운 하드 마스크 재료의 개발이 요구되고 있다. 붕소계 막은, 건식 에칭 내성이 높으면서, 또한 절연막 재료로서는 유전율이 낮은 등의 다양한 우수한 특성을 갖고 있어, 다양한 애플리케이션(용도)에의 적용이 검토되어 있다. 예를 들어, 특허문헌 1, 2에는, 붕소계 막으로서 질화 붕소 막을 에칭 시의 하드 마스크에 적용하는 것이 기재되어 있다. 그러나, 붕소계 막 중에서 붕소 막은 다양한 가능성이 있는 막이면서, 반도체 장치에는 거의 적용되어 있지 않다.
특허문헌 3에는, 전기 음향 변환기용 진동체를 붕소로 형성하기 위해서, 붕소 또는 붕소 화합물의 용사 피막 상에 화학 증착법(CVD: Chemical Vapor Deposition)에 의해 붕소층을, 원료 가스로서 삼염화붕소와 수소의 혼합 가스를 사용해서 900℃ 내지 1200℃에서 형성하는 기술이 기재되어 있다. 또한, 특허문헌 4에는, 보란 착체와 불활성 유기 매체의 혼합물 중에 불활성 가스를 통기하여 얻은 기체 혼합물을 가열해서, 그 중의 보란 착체를 200℃ 내지 600℃에서 열분해하여, 기체 상에 붕소를 퇴적시키는 기술이 기재되어 있다. 그러나, 특허문헌 3 및 특허문헌 4는, 모두 반도체 장치에 관한 것이 아니다.
또한 비특허문헌 1에는, 플라즈마 CVD를 사용한 실리콘 기판 상에의 붕소 막의 형성에 관한 기초적 연구가 기재되어 있지만, 하드 마스크에 적합한 붕소 막을 성막 가능한 조건은 개시되어 있지 않다.
이 밖에, 특허문헌 5에는, 하드 마스크 등으로서 이용되는 「붕소 리치 막」이라고 명명된 막의 성막에 관한 기재가 있다. 특허문헌 5에는, 이 붕소 리치 막은, 붕소 함유량이 60％보다 크고, 수소, 산소, 탄소 또는 질소 등 다른 성분의 함유량이 1 내지 40％의 범위이며, 하드 마스크로서 이용하는 경우에는, 다른 성분의 함유량은 5％ 미만으로 할 수 있는 취지의 기재가 있다(청구항 1, 11, 단락 0007,0008).
그러나 특허문헌 5에는, 54 내지 66％의 농도 범위에서 붕소를 포함하는 붕소 리치 막의 성막을 행하고, 그 특성 평가를 행한 결과밖에 실례가 나타나 있지 않은 바, 당해 특허문헌 5의 기재에 기초하여, 보다 고농도의 붕소를 포함하는 붕소 리치 막을 성막하는 것이 실제로 가능한 것인지는 명확하지 않다(단락 0024 내지 0030).
또한, 붕소 농도가 54％인 붕소 리치 막에 대해서, 푸리에 변환 적외 분광법(FTIR) 분석을 행한 결과에 의하면, B-OH(붕소-히드록시기 결합), B-H(붕소-수소 결합), B-N(붕소-질소 결합)과 같은 복수 종류의 결합에 대응하는 피크가 확인되고, 그 중에서도 최대인 것은 B-N에 대응하는 피크이었다(도 6). 이것은, 특허문헌 5에 기재된 기술에 기초하여 실제로 성막된 붕소 리치 막이, 종래 하드 마스크로서 사용되고 있는 질화 붕소 막에 지나지 않는 것을 나타내고 있다.
일본 특허 공개 제2000-133710호 공보 일본 특허 제5656010호 공보 일본 특허 공개 소 61-104077호 공보 일본 특허 공개 제2002-97574호 공보 일본 특허 공표 제2013-533376호 공보
본 발명은 이러한 사정에 기초해서 이루어진 것이며, 그 목적은, 반도체 장치에 적용해서 유용한 붕소 막을 500℃ 이하의 저온 하에서 성막시킬 수 있는 방법을 제공하는 것이다.
본 발명의 성막 방법은, 붕소 함유 가스를 포함하는 반응 가스를, 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 조정된 처리 분위기에서 플라즈마화하여, 반도체 장치를 형성하기 위한 기판 상에 붕소 막을 성막하는 것을 특징으로 한다. 또한, 본 발명의 붕소 막은, 붕소 함유 가스를 포함하는 반응 가스를, 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 조정된 처리 분위기에서 플라즈마화하여, 반도체 장치를 형성하기 위한 기판 상에 성막된 것을 특징으로 한다.
또한, 다른 발명에 관한 성막 장치는, 내부를 진공 배기하기 위한 진공 배기부에 접속되고, 반도체 장치를 형성하기 위한 기판이 적재되는 적재부를 구비한 처리 용기와,
상기 적재부에 적재된 기판 상에 붕소 막을 성막하기 위해서, 상기 처리 용기 내에 붕소 함유 가스를 포함하는 반응 가스를 공급하기 위한 반응 가스 공급부와,
상기 처리 용기 내에 공급된 반응 가스를 플라즈마화하기 위한 플라즈마 형성부와,
상기 반응 가스가 플라즈마화될 때, 상기 진공 배기부에 의해 진공 배기되는 처리 용기 내의 처리 분위기를, 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 조정하기 위한 압력 조정부를 구비하는 것을 특징으로 한다.
본 발명에 따르면, 붕소 함유 가스를 포함하는 반응 가스를 플라즈마화하여, 기판 상에 붕소 막을 성막하고 있다. 플라즈마의 에너지를 이용해서 성막함으로써, 플라즈마를 사용하지 않고 열에너지를 이용해서 성막하는 경우에 비해, 성막 처리 시의 프로세스 온도를 낮추어, 열 이력을 적게 할 수 있다. 또한, 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 조정된 처리 분위기에서 플라즈마를 이용함으로써, 동일한 성막 온도라면, 열 CVD법에 의해 얻어진 막에 대하여, 표면 조도의 증대를 억제하면서 막질을 치밀화할 수 있다. 치밀화된 막은, 동일한 조성이어도, 에칭 내성이 강하여, 높은 에칭 선택비를 갖춘 양질의 막이 된다. 이와 같이, 성막 온도를 저온화하면서, 막질이 양호한 붕소 막을 성막할 수 있다.
도 1은 본 발명에 따른 성막 장치의 일 실시 형태를 나타내는 종단 측면도이다.
도 2는 성막 장치에 사용되는 안테나판의 일례를 나타내는 평면도이다.
도 3은 웨이퍼의 표면 구조의 일례를 나타내는 종단 측면도이다.
도 4는 평행 평판 전극을 구비한 성막 장치의 일 실시 형태를 나타내는 종단 측면도이다.
도 5는 평행 평판 전극을 구비한 성막 장치의 다른 실시 형태를 나타내는 종단 측면도이다.
도 6은 붕소 막을 나타내는 촬상 결과이다.
도 7은 처리 분위기의 압력을 변화시켜 성막한 실시예에 관한 붕소 막의 촬상 결과이다.
도 8은 압력을 변화시켜 성막한 실시예, 비교예 및 참고예에 관한 붕소 막의 촬상 결과이다.
도 9는 마이크로파 전력을 변화시켜 성막한 참고예에 관한 붕소 막의 촬상 결과이다.
도 10은 바이어스 전력을 변화시켜 성막한 참고예에 관한 붕소 막의 촬상 결과이다.
도 11은 붕소 막의 면내 균일성과 성막 압력과의 관계를 도시하는 설명도이다.
도 12는 붕소 막의 성막 압력과 에칭 속도와의 관계를 나타내는 제1 설명도이다.
도 13은 붕소 막의 성막 압력과 에칭 속도와의 관계를 나타내는 제2 설명도이다.
도 14는 붕소 막의 성막 압력과 막응력과의 관계를 도시하는 설명도이다.
도 15는 이트리아 막으로 코팅한 석영제의 부재를 사용해서 성막된 붕소 막에 포함되는 원자의 분포이다.
도 16은 붕소 막으로 코팅한 석영제의 부재를 사용해서 성막된 붕소 막에 포함되는 원자의 분포이다.
도 17은 붕소 막의 성막 온도와 성막 속도와의 관계를 도시하는 설명도이다.
도 18은 붕소 막의 성막 온도와 건식 에칭 속도와의 관계를 도시하는 설명도이다.
도 19는 붕소 막의 성막 온도와 습식 에칭 속도와의 관계를 도시하는 설명도이다.
도 20은 에칭액의 종류와, 붕소 막의 습식 에칭 속도와의 관계를 도시하는 설명도이다.
도 21은 붕소 막의 성막 온도와 막 밀도와의 관계를 도시하는 설명도이다.
도 22는 붕소 막의 성막 온도와 H(수소 원자) 농도와의 관계를 도시하는 설명도이다.
도 23은 성막 온도가 상이한 붕소 막의 FT-IR 분석의 결과이다.
본 발명은, 붕소 막(B막)을 플라즈마 CVD 장치를 사용해서 성막하는 것이다. 붕소 막이란 붕소 단체의 막이며, 원료에 따라, 수소(H), 산소(O), 탄소(C) 등의 미량의 불순물이 포함된다. 이들 불순물은, 성막 처리 시에 처리 분위기에 존재하는 성분이 붕소 막에 도입된 것이며, 적극적으로 붕소 막에 첨가되는 것은 아니다. 이하, 붕소 막의 성막에 사용되는 성막 장치의 일례에 대해서, 도 1 및 도 2를 참조하여 설명한다.
도 1은, 성막 장치(1)의 주요부를 나타내는 종단 측면도이다. 이 성막 장치(1)는, 그 내부에서 기판인 반도체 웨이퍼(이하, 「웨이퍼」라고 함)(W)에 성막 처리를 행하기 위한, 예를 들어 원통형으로 구성된 처리 용기(2)를 구비하고 있다. 이 처리 용기(2)의 내부에는, 웨이퍼(W)를 적재하기 위한 적재대(적재부)(3)가 설치되어 있고, 이 적재대(3)는, 예를 들어 평면 형상이 원형으로 구성되어 있다.
처리 용기(2)의 상부측은 개구되어 있고, 이 개구부에는, 적재대(3)와 대향하도록 플라즈마 생성 기구(플라즈마 형성부)(4)가 설치되어 있다. 플라즈마 생성 기구(4)는, 마이크로파 발생기(5)에서 발생한 마이크로파를 사용해서 플라즈마를 발생시키는 것이다. 도면 중 41은, 처리 용기(2) 상부의 개구부를 막도록 설치된, 마이크로파를 처리 용기(2) 내에 도입하기 위한 유전체 창이며, 대략 원판 형상의 유전체에 의해 구성되어 있다.
유전체 창(41)은, 처리 용기(2)의 덮개부(21)와의 사이에, 시일 부재인 O링(22)을 개재해서 설치되어 있다. 유전체 창(41)의 하면의 일부에는, 도입된 마이크로파에 의한 정재파의 발생을 용이하게 하기 위한 테이퍼 형상으로 오목해진 환 형상의 오목부(411)가 형성되어 있어, 유전체 창(41)의 하부측에 마이크로파에 의한 플라즈마가 효율적으로 생성된다. 적재대(3)의 상면과 유전체 창(41)의 하면과의 거리는, 예를 들어 100mm 내지 300mm, 이 예에서는 200mm로 설정되어 있다.
유전체 창(41)의 상부에는, 안테나판(42)과, 유전체 부재(43)가 설치되어 있다. 안테나판(42)은 얇은 원판 형상으로 구성되고, 복수의 슬롯 구멍(421)을 구비하고 있다. 슬롯 구멍(421)은, 도 2에 도시한 바와 같이, 각각 소정의 간격을 두고 직교하는 2개의 슬롯 구멍(421)이 한 쌍이 되도록 형성되어 있고, 한 쌍을 이룬 슬롯 구멍(421)이, 둘레 방향 및 직경 방향으로 각각 소정의 간격을 두고 형성되어 있다.
유전체 부재(43)의 상부에는, 내부에 냉매 등을 순환시키는 냉매 유로(441)를 구비하고, 유전체 부재(43) 등의 온도 조정을 행하기 위한 냉각 재킷(44)이 설치되어 있다. 안테나판(42), 유전체 부재(43) 및 냉각 재킷(44)은, 래디얼 라인 슬롯 안테나(RLSA: Radial Line Slot Antenna)를 구성하는 것이다. 냉각 재킷(44)의 상부는, 동축 도파관(51), 모드 변환기(52), 도파관(53), 매칭 유닛(54)을 통해서 마이크로파 발생기(5)에 접속되어 있다. 동축 도파관(51)의 외부 도체(511)는, 냉각 재킷(44)에, 그 내부 도체(512)는 유전체 부재(43)에 각각 접속되어 있다.
플라즈마 생성 기구(4)는, 마이크로파 발생기(5), 도파관(53), 동축 도파관(51), 유전체 부재(43), 안테나판(42), 유전체 창(41)에 의해 구성되어 있다. 마이크로파 발생기(5)에서 발생시킨, 예를 들어 2.45GHz의 TE 모드의 마이크로파는, 도파관(53)을 지나서, 모드 변환기(52)에 의해 TEM 모드로 변환되고, 동축 도파관(51)을 통해서 유전체 부재(43)에 전파한다. 그리고, 유전체 부재(43)의 내부를 직경 방향 외측을 향해서 방사상으로 퍼져나가, 안테나판(42)에 형성된 복수의 슬롯 구멍(421)으로부터 유전체 창(41)에 방사된다. 유전체 창(41)을 투과한 마이크로파는, 유전체 창(41)의 바로 아래에 전계를 발생시켜, 처리 용기(2) 내에 플라즈마를 생성시킨다. 이렇게 성막 장치(1)에서 처리에 제공되는 마이크로파 플라즈마는, 래디얼 라인 슬롯 안테나로부터 방사되는 마이크로파에 의해 처리 용기(2) 내에 생성된다.
적재대(3)는, 도시하지 않은 정전 척에 의해 웨이퍼(W)를 흡착 유지하도록 구성되고, 그 내부에는, 웨이퍼(W)를 온도 조정하기 위한 히터를 구비한 온도 조정 기구(31)가 설치되어 있다. 또한, 적재대(3)는 전극(32)을 구비하고 있고, 이 전극(32)에는, RF(radio frequency) 바이어스용 고주파 전원(고주파 전원부)(33)이 매칭 유닛(34)을 통해서 접속되어 있다. 고주파 전원(33)은, 예를 들어 13.56MHz의 고주파를 소정의 전력(바이어스 파워)으로 출력할 수 있게 되어 있다.
매칭 유닛(34)은, 고주파 전원(33)측의 임피던스와, 주로 전극(32), 플라즈마, 처리 용기(2)와 같은 부하측의 임피던스와의 사이에서 정합을 취하기 위한 정합기를 수용하고 있고, 이 정합기 중에 자기 바이어스 생성용 블로킹 콘덴서가 포함되어 있다. 또한, 플라즈마 성막 시에 있어서, 적재대(3)에의 바이어스 전압의 공급은 필요에 따라 행하여지는 것이며, 반드시 바이어스 전압의 공급을 행할 필요는 없다.
이러한 적재대(3)는, 처리 용기(2)의 저부의 하방측으로부터 수직 상방으로 연장되는 절연성의 통 형상의 지지 부재(35)로 지지되어 있다. 또한, 예를 들어 처리 용기(2)의 저부에는, 예를 들어 환 형상의 배기구(23)가, 예를 들어 지지 부재(35)의 외주를 따라서 처리 용기(2)의 저부의 일부를 관통하도록 설치되어 있다. 배기구(23)는, 처리 용기(2) 내의 처리 분위기의 압력을 미리 설정된 범위 내의 압력으로 조정하기 위한 압력 조정 밸브 등으로 구성되는 압력 조정부(24)를 구비한 배기관(25)을 통해서, 예를 들어 터보 분자 펌프(TMP: Turbomolecular Pump) 등의 진공 펌프를 구비한 배기 장치(26)에 접속되어 있다.
배기 장치(26)를 TMP로 구성하는 경우에는, 예를 들어 2,000sccm 이상(바람직하게는 5,000sccm 이상)의 대유량으로 반응 가스를 공급한 경우에도, 처리 용기(2) 내를 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 제어할 수 있도록, 배기 유량이 큰 TMP를 설치하는 것이 바람직하다.
후술하는 디보란(B2H6) 가스와 같이, 고농도로 중합이 진행되는 붕소 함유 가스를 포함하는 반응 가스를 공급하는 경우에는, 수소(H2) 가스나 헬륨(He) 가스 등의 불활성 가스에 의해, 붕소 함유 가스의 농도를 15volg％ 이하로 한 상태에서 처리 용기(2)에 공급할 필요가 있다. 그래서, 배기 유량이 큰 TMP를 배기 장치(26)로서 채용함으로써, 처리 용기(2)의 압력을 원하는 압력 범위로 유지하면서, 대유량의 반응 가스를 공급하여, 붕소 막의 성막 속도를 향상시킬 수 있다.
처리 용기(2)는, 붕소 함유 가스를 포함하는 반응 가스를 공급하기 위한 가스 공급부가 설치되어 있다. 붕소 함유 가스로서는, 디보란(B2H6) 가스, 삼염화붕소(BCl3) 가스, 알킬보란 가스, 데카보란 가스 등을 들 수 있다. 알킬보란 가스로서는, 트리메틸보란(B(CH3)3) 가스, 트리에틸보란(B(C2H5)3) 가스나, B(R1)(R2)(R3), B(R1)(R2)H, B(R1)H2(R1, R2, R3은 알킬기)로 표현되는 가스 등을 들 수 있다. 이들 중에서는 B2H6 가스를 적합하게 사용할 수 있다.
또한, 반응 가스는 플라즈마 여기용 불활성 가스나 수소(H2) 가스를 포함하고 있고, 불활성 가스로서는, 희가스, 예를 들어 He 가스나 Ar 가스 등이 사용된다. 본 발명은 N2 가스를 사용하는 것을 배제하는 것은 아니지만, 질화붕소의 생성을 억제하는 관점에서, He 가스나 Ar 가스 등을 사용하는 것이 바람직하다. 이하에서는, 붕소 함유 가스로서 B2H6 가스, 플라즈마 여기용 불활성 가스로서 He 가스를 포함하는 반응 가스를 사용하는 경우를 예로서 설명한다.
가스 공급부(6)는, 웨이퍼(W)의 중앙을 향해서 가스를 토출하는 제1 가스 공급부(61)와, 웨이퍼(W)의 바깥쪽으로부터 가스를 토출하는 제2 가스 공급부(62)를 구비하고 있다. 제1 가스 공급부(61)는, 모드 변환기(52) 및 동축 도파관(51)의 내부 도체(512)의 내부에 형성된 가스 유로(611)를 포함하고, 이 가스 유로(611)의 선단의 가스 공급 구멍(610)은, 예를 들어 유전체 창(41)의 중앙부에 있어서, 처리 용기(2) 내에 개구되어 있다. 가스 유로(611)는, 밸브(V1, V2)나 유량 조정부(M1, M2)로 이루어지는 가스 공급계를 통해서 붕소 함유 가스인 B2H6 가스의 공급원(63)과 불활성 가스인 He 가스의 공급원(64)에 접속되어 있다.
제2 가스 공급부(62)는, 처리 용기(2)의 측벽부의 상부측에 접속된 복수의 가스 공급관(621)을 구비하고 있고, 이들 가스 공급관(621)의 선단은 가스 공급 구멍(620)으로서, 처리 용기(2)의 측벽에 개구되어 있다. 복수의 가스 공급 구멍(620)은, 예를 들어 둘레 방향과 동등한 간격을 두고 형성되어 있다. 복수의 가스 공급관(621)은, 밸브(V3, V4)나 유량 조정부(M3, M4)로 이루어지는 가스 공급계를 통해서 B2H6 가스의 공급원(63)과 He 가스의 공급원(64)에 접속되어 있다. 이 예에서는, 제1 가스 공급부(61) 및 제2 가스 공급부(62)에는, 동일한 가스 공급원(63, 64)으로부터 동일한 종류의 붕소 함유 가스나 불활성 가스가, 각각 유량이 조정된 상태로 공급된다. 또한, 성막 처리의 종별에 따라서는, 제1 가스 공급부(61) 및 제2 가스 공급부(62)로부터 별개의 가스를 공급할 수도 있고, 그들의 유량비 등을 개별로 조정할 수도 있다.
제1, 제2 가스 공급부(61, 62)로부터는, 예를 들어 1,000 내지 10,000sccm의 범위, 붕소 막의 성막 속도를 향상시키기 위해서, 적합하게는 2000 내지 10,000sccm의 범위의 유량 반응 가스가 공급된다.
B2H6 가스나 He 가스의 공급원(63, 64), 제1 가스 공급부(61), 제2 가스 공급부(62)는, 본 예의 반응 가스 공급부에 상당한다.
처리 용기(2)의 측벽부에는, 웨이퍼(W)의 반입출구(27)가 게이트 밸브(28)에 의해 개폐 가능하게 형성되어 있다. 또한, 적재대(3)에는, 외부의 반송 기구와의 사이에서 웨이퍼(W)를 주고받을 때, 웨이퍼(W)를 승강시키는 승강 핀과 그 승강 기구(모두 도시하지 않음)가 설치되어 있다. 처리 용기(2) 및 처리 용기(2)의 내부에 설치되는 부재는, 가능하면 석영제의 것을 사용하지 않는 것이 바람직하다. 그 이유에 대해서는, 석영은, 산소(O)를 방출하기 쉬우므로, 산화붕소의 생성을 촉진할 우려가 있음에 의한다. 따라서, 처리 용기(2)는 스테인리스 등의 금속에 의해 구성되고, 유전체 창(41), 적재대(3)는, 산소를 방출하기 어려운 재료인, 예를 들어 알루미나(Al2O3) 등에 의해 구성되어 있다. 또한, 절연성의 지지 부재(35)는, 예를 들어 알루미나 또는 질화알루미늄(AlN)에 의해 구성되어 있다.
한편, 석영은, 매우 고순도의 부재를 입수하는 것이 가능하고, 플라즈마에 의한 부재의 에칭에 수반하는 처리 분위기의 금속 오염을 억제하는 관점에서는, 붕소 막의 성막에 적합한 재료의 하나이다. 그러나, 석영제의 재료에는, 상술한 산소 방출의 문제가 존재한다.
그래서, 처리 용기(2) 내에 배치되는 무기 재료제의 기기(예를 들어 유전체 창(41)이나 적재대(3), 지지 부재(35))를 석영제의 부재에 의해 구성하고, 적어도 처리 용기(2) 내를 향해서 노출되는 석영제의 부재의 표면에 대해서는, 산소를 방출하기 어려운, 다른 재료를 사용해서 코팅하는 방법의 채용도 생각할 수 있다.
본원 발명의 발명자들은, 석영제의 부재로부터의 산소 방출을 억제한다는 관점에서는, 당해 부재의 표면에 이트리아(Y2O3) 막을 코팅하는 것이 적합하다는 사실을 알아내었다. 후술하는 실시예 및 비교예에 나타낸 바와 같이, 이트리아 막은, 석영제의 부재를 다른 재료, 예를 들어 웨이퍼(W) 상에 성막되는 막과 공통의 물질인 붕소 막을 코팅하는 경우보다도, 석영제의 부재로부터의 산소 방출을 억제하는 작용이 큰 것을 알았다.
또한, 이트리아 막으로부터의 산소 방출이 적다는 것은, 이트리아 막 자신이 플라즈마에 의해 에칭되기 어렵다고 할 수 있으므로, 이트륨(Y)의 방출에 의한 붕소 막의 금속 오염도 적다. 나아가, 금속 오염이 적은 청정한 분위기 하에서 이트리아 막의 코팅을 실시함으로써, 다른 금속의 방출에 의한 붕소 막의 금속 오염도 저감할 수 있다.
또한, 처리 용기(2) 내를 향해서 노출되는 금속제의 부재의 표면에 대해서도, 플라즈마에 의한 부재의 에칭 등에 수반하는 붕소 막의 금속 오염을 억제하기 위해서, 이트리아 막이나 붕소 막에 의한 코팅을 행해도 된다.
또한, 성막 장치(1)에는, 컴퓨터로 이루어지는 제어부(10)가 설치되어 있다. 제어부(10)는, 프로그램, 메모리, CPU로 이루어지는 데이터 처리부 등을 구비하고 있다. 프로그램에는, 제어부(10)로부터 성막 장치(1)의 각 부에 제어 신호를 보내어, 후술하는 성막 처리를 실행할 수 있도록 명령이 내장되어 있다. 구체적으로는, 각 밸브의 개폐 타이밍, 마이크로파 발생기(5)나 고주파 전원(33)의 온/오프 타이밍, 온도 조정 기구(31)에 의한 적재대(3)의 온도 등이, 상기 프로그램에 의해 제어된다. 이들 프로그램은, 예를 들어 콤팩트 디스크, 하드 디스크, MO(광자기 디스크) 등의 기억 매체에 저장되어 제어부(10)에 인스톨된다.
이어서, 이러한 성막 장치(1)를 사용하여, 예를 들어 산화규소막(SiO2막)을 포함하는 막을 가스에 의해 에칭(건식 에칭)해서 오목부를 형성할 때 마스크로서 이용되는 붕소 막의 성막을 행하는 방법에 대해서 설명한다. 도 3은, 붕소 막으로 이루어지는 마스크(하드 마스크)를 구비한 웨이퍼(W)의 표면 구조의 일례를 나타내는 것이다. 웨이퍼(W)의 표면에는, 예를 들어 도 3의 (a)에 도시한 바와 같이, 3차원 NAND 회로에 사용되는 SiO2막(71)과 SiN막(72)을 복수회 반복해서 형성한, 예를 들어 두께가 1㎛ 이상인 적층막(73)이 형성되어 있다. 이 적층막(73) 상에, 예를 들어 두께가 500nm인 붕소 막(B막)(74)을 하드 마스크로서 성막한다. 도 3의 (a)는 붕소 막(74)에 오목부(75)가 형성된 상태를 나타내고 있다.
우선, 처리 용기(2) 내가 소정의 진공 분위기로 설정된 상태에서, 도시하지 않은 진공 반송실을 개재하여, 외부의 반송 기구에 의해 유지된, 예를 들어 12인치 사이즈의 웨이퍼(W)를 처리 용기(2) 내에 반입하여, 도시하지 않은 승강 핀과의 협동 작업에 의해 적재대(3)에 전달한다. 그리고, 반송 기구를 처리 용기(2)로부터 퇴출시키고, 반입출구(27)를 게이트 밸브(28)에 의해 폐쇄한 후, 진공화를 행해서 처리 용기(2) 내를 소위 진공 상태로 하여, 처리 용기(2) 내에 잔류하는, 예를 들어 산소 등의 성분을 진공 배기에 의해 제거한다.
계속해서, 압력 조정부(24)를 사용하여, 처리 용기(2) 내를, 예를 들어 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)로 압력 조절하고, 적재대(3)에 의해 웨이퍼(W)를 가열하는 온도(성막 온도)를, 예를 들어 60℃ 내지 500℃의 범위 내의 온도로 안정화시킨다. 여기에서는 적재대(3)의 온도를 저온으로 조정해도 붕소 막을 성막 가능한 범위로서, 성막 온도의 하한값을 60℃로 설정하는 예를 나타냈지만, 성막된 붕소 막의 막질을 좋게 하는 관점에서는 예를 들어, 60℃ 내지 300℃의 성막 온도를 예시할 수 있다.
특히, 도 3을 사용해서 설명한, SiO2막(71)을 포함하는 적층막(73)의 건식 에칭용 마스크(하드 마스크)로서 사용되는 붕소 막(74)의 성막을 행하는 경우에는, 성막 온도는 300℃ 미만인 60℃ 내지 250℃의 범위 내로 설정하는 것이 바람직하다. 후술하는 실시예에 실험 결과를 나타내는 바와 같이, 당해 온도 범위에서 성막된 붕소 막은, 건식 에칭 내성이 높으면서 또한 특정한 종류의 에칭액(질산 수용액)에 의해 제거하기 쉽다는, 하드 마스크에 적합한 특성을 구비하고 있는 것을 알았다.
성막 장치(1)의 동작 설명으로 돌아가서, 웨이퍼(W)의 온도 조정을 행하였으면, 제1 가스 공급부(61) 및 제2 가스 공급부(62)로부터, B2H6 가스(B2H6 농도: 10vol％, He 가스 희석) 및 He 가스를, 예를 들어 각각 200sccm, 800sccm의 유량으로 처리 용기(2) 내에 도입함과 함께, 이미 설명한 바와 같이 마이크로파 발생기(5)로부터 처리 용기(2) 내에, 예를 들어 3kW의 마이크로파를 도입한다.
유전체 창(41)의 하면 바로 아래에서는, 플라즈마의 전자 온도가 비교적 높은, 소위 플라즈마 생성 영역이 형성되어 반응 가스가 플라즈마화된다. 플라즈마 생성 영역에서 생성된 플라즈마는, 그 하방측으로 확산해 나가, 플라즈마 확산 영역이 형성된다. 이 플라즈마 확산 영역은, 플라즈마의 전자 온도가 비교적 낮은 영역이며, 이 영역에서 플라즈마 CVD에 의해, 웨이퍼(W) 표면에 붕소 막의 성막이 행하여진다.
예를 들어 B2H6 가스 등의 붕소 함유 가스를 사용하여, 당해 붕소 함유 가스를 불활성 가스(He 가스나 Ar 가스) 또는 수소 가스로 희석해서 반응 가스를 구성한 것으로 한다. 이때, 상술한 성막 조건(성막 압력, 성막 온도) 하에서 웨이퍼(W)의 표면에 성막된 붕소 막은, 붕소 원자 외에도, 5 내지 15원자％ 정도의 범위 내에서 수소 원자를 포함한다. 한편, 산소나 질소는, 대기 중에 존재하는 이들 성분이 불가피 성분으로서 도입되는 정도이고, 붕소 막 중의 원자 농도로서는, 1.0원자％ 미만이 된다.
하드 마스크에 적합한 붕소 막은, 이러한 조성적 특징을 구비하고 있다(실시예 10 참조).
이렇게 해서, 웨이퍼(W) 표면에 소정의 두께의 붕소 막을 성막한 후, 가스 공급부(6)로부터의 B2H6 가스의 공급을 정지한다. 계속해서, 예를 들어 가스 공급부(6)로부터 He 가스를 공급하여, 처리 용기(2) 내를 퍼지한다. 계속해서, 처리 용기(2) 내를 소정의 압력까지 진공화하여, 처리 용기(2) 내의 He 가스 및 잔류 성분을 제거한 후, 처리 용기(2) 내를 소정의 진공 분위기로 설정해서 처리를 종료한다. 그 후, 반입출구(27)를 개방하여, 붕소 막이 형성된 웨이퍼(W)를 반송 기구에 의해 반출하고, 다음 공정에 반송한다.
다음 공정에서는, 예를 들어 도 3의 (a)에 도시한 바와 같이, 붕소 막(74)에 오목부(75)를 형성하고, 계속해서, 예를 들어 도 3의 (b)에 도시한 바와 같이, CF계 가스를 베이스로 해서, Ar, O2, N2, H2 등의 가스를 적절히 첨가하고, SiN/SiO의 적층 구조를 수직으로 에칭할 수 있도록 조정한 가스를 사용해서 SiO2막(71)과 SiN막(72)의 적층막(73)의 에칭을 행한다. 이에 의해, SiO2막을 포함하는 적층막(73)이 가스에 의해 에칭되어 오목부(76)가 형성된다. 이 오목부(76)는, 예를 들어 깊이가 500nm 이상, 예를 들어 1 내지 5㎛인 트렌치이다.
이상에서는, 반응 가스의 플라즈마화는, 반응 가스에 마이크로파를 공급함으로써 행하고 있지만, 반응 가스의 플라즈마화는, 용량 결합 플라즈마를 이용해서 행해도 된다.
평행 평판 전극을 구비한 성막 장치(1a, 1b)를 사용해서 붕소 막의 성막을 행하는 실시 형태에 대해서, 도 4, 5를 참조하면서 설명한다. 도 4, 5에 나타내는 성막 장치(1a, 1b)에 있어서, 도 1, 2를 사용해서 설명한 성막 장치(1)와 공통하는 구성 요소에는, 도 1, 2에서 사용한 것과 공통의 부호를 붙이고 있다.
도 4에는, 마이크로파 발생기(5)를 이용한 플라즈마 생성 기구(4) 대신에, 상부 전극(가스 샤워 헤드(6a))측에 플라즈마 형성용 고주파 전원(고주파 전원부)(82)을 접속한 성막 장치(1a)의 구성예를 나타내고 있다.
본 예의 성막 장치(1a)는, 웨이퍼(W)가 적재되는 적재대(3)를 하부 전극에 겸용하고, 이 적재대(3)의 상방에 설치되고, 처리 용기(2) 내에 반응 가스를 도입하는 가스 샤워 헤드(6a)를 상부 전극에 겸용한 구성의 평행 평판 전극을 구비한다.
가스 샤워 헤드(6a)는 도전성의 금속에 의해 구성되고, 그 내부에는, 반응 가스를 확산시키기 위한 확산 공간(60)이 형성되어 있다. 가스 샤워 헤드(6a)의 하면은, 적재대(3)측의 웨이퍼(W)의 적재면과 거의 평행하게 대향하도록 형성되고, 다수의 가스 공급 구멍(610)이 형성된 반응 가스의 토출면으로 되어 있다.
예를 들어 가스 샤워 헤드(6a)의 상면측 중앙부에는, 확산 공간(60)을 향해서 반응 가스를 도입하기 위한 가스 유로(611)가 접속되고, 당해 가스 유로(611)를 구성하는 배관을 통해서 처리 용기(2)의 천장면에 지지되어 있다. 처리 용기(2)는 접지단에 접속되어 있고, 가스 샤워 헤드(6a)(가스 유로(611)를 구성하는 배관)와, 처리 용기(2)와의 사이는, 절연부(29)에 의해 절연되어 있다.
B2H6 가스나 He 가스의 공급원(63, 64), 가스 샤워 헤드(6a)는, 본 예의 반응 가스 공급부에 상당한다.
한편, 본 예의 적재대(3)는, 도전성의 금속에 의해 구성되어 있다. 도 5에 도시하는 예에서는, 처리 용기(2)의 바닥면 상에 배치된 지지 부재(35)에 대해서도 도전성의 금속에 의해 구성되고, 적재대(3)와 지지 부재(35) 및 접지단에 접속된 처리 용기(2)와의 사이는, 절연부(36)에 의해 절연되어 있다.
상술한 구성을 구비하는 평행 평판 전극(가스 샤워 헤드(6a), 적재대(3))에 있어서, 도 4에 도시하는 성막 장치(1a)의 예에서는, 상부 전극인 가스 샤워 헤드(6a)는, 매칭 유닛(81)을 통해서, 예를 들어 주파수가 60MHz인 플라즈마 형성용 고주파 전원(82)과 접속되어 있다.
한편, 하부 전극인 적재대(3)는, 접지단에 접속되어 있다. 또한 적재대(3)에 대해서는, 매칭 유닛(84)을 통해서, 예를 들어 주파수가 13.56MHz인 바이어스 인가용 고주파 전원(85)과 접속해도 된다.
상부 전극인 가스 샤워 헤드(6a), 하부 전극인 적재대(3)나, 가스 샤워 헤드(6a)에 접속된 플라즈마 형성용 고주파 전원(82)은, 본 예의 플라즈마 형성부에 상당한다.
여기서 평행 평판형의 성막 장치(1a)에 있어서, 웨이퍼(W)에 성막되는 붕소 막의 표면 조도의 증대를 억제하는 방법으로서는, (i) 웨이퍼(W)에 대한 이온의 충격을 작게 억제하기 위해서, 플라즈마 형성용 고주파 전원(82)에 40MHz 이상의 고주파 전원을 사용하는 방법이나, (ii) 적재대(3)에 적재된 웨이퍼(W)에 대향하는 전극(본 예에서는 상부 전극인 가스 샤워 헤드(6a))의 임피던스를 높게 함으로써 웨이퍼(W)에 대한 이온의 충격을 조정하는 방법 등을 예시할 수 있다.
도 4에 도시하는 성막 장치(1a)의 예에서는, 이미 설명한 바와 같이 플라즈마 형성용 고주파 전원(82)으로서 60MHz의 고주파 전원을 채용하고 있다(방법(i)).
또한 도 4에 도시하는 성막 장치(1a)는, 적재대(3)와 접지단과의 사이에 공지된 임피던스 조정 회로(83a)가 설치되고, 가스 샤워 헤드(6a)측에도, 플라즈마 형성용 고주파 전원(82)과 병렬로, 임피던스 조정 회로(83b)가 설치되어 있다. 이들 임피던스 조정 회로(83a, 83b)를 사용하여, 적재대(3) 상의 웨이퍼(W)에 대향하는 상부 전극(가스 샤워 헤드(6a))의 임피던스를 높게 하는 조정이 행하여진다(방법(ii)).
계속해서 도 5에는, 하부 전극(적재대(3))측에 플라즈마 형성용 고주파 전원(82)을 접속한 성막 장치(1b)의 구성예를 나타내고 있다.
본 예의 성막 장치(1b)는, 가스 샤워 헤드(6a)나 적재대(3)의 구성, 적재대(3)에 대하여 바이어스 인가용 고주파 전원(85)을 접속해도 되는 점에 대해서는, 도 4를 사용해서 설명한 성막 장치(1a)와 공통이다.
한편, 성막 장치(1b)의 예에서는, 하부 전극인 적재대(3)에 대하여, 매칭 유닛(81)을 통해서, 예를 들어 주파수가 60MHz인 플라즈마 형성용 고주파 전원(82)을 접속하고 있는 점이, 도 4에 도시하는 성막 장치(1a)와 상이하다.
상부 전극인 가스 샤워 헤드(6a), 하부 전극인 적재대(3)나, 적재대(3)에 접속된 플라즈마 형성용 고주파 전원(82)은, 본 예의 플라즈마 형성부에 상당한다.
본 예의 성막 장치(1b)에서도, 40MHz 이상의 고주파 전원을 사용하여, 웨이퍼(W)에 대한 이온의 충격을 작게 억제함으로써, 붕소 막의 표면 조도의 증대를 억제하고 있다(방법(i)).
또한, 도 5에 도시한 바와 같이, 가스 샤워 헤드(6a)측에 임피던스 조정 회로(83)를 설치하여, 적재대(3) 상의 웨이퍼(W)에 대향하는 상부 전극(가스 샤워 헤드(6a))의 임피던스를 높게 하여, 웨이퍼(W)에 대한 이온의 충격을 작게 하는 조정을 행한다(방법(ii)).
또한, 도 4, 5에 나타내는 성막 장치(1a, 1b)에 있어서, 붕소 막의 표면 조도의 증대를 억제하는 방법은, 상술한 방법(i), (ii)에 한정되는 것은 아니다. 예를 들어, 상부 전극(가스 샤워 헤드(6a))-하부 전극(적재대(3))간에, 반응 가스를 플라즈마화했을 때, 적재대(3) 상에 적재된 웨이퍼(W)의 표면에서의 바이어스 전압(VPP)을 제로 근방으로 조정하는 회로를 설치해도 된다.
또한, 도 4, 5에 나타내는 성막 장치(1a, 1b)에서는, 가스 샤워 헤드(6a)를 지지하는 절연부(29)나, 적재대(3)의 하면측에 설치된 절연부(36)를 석영제의 부재에 의해 구성하고, 처리 용기(2) 내를 향해서 노출되는 이들 석영제의 부재의 표면에 대하여, 산소를 방출하기 어려운 이미 설명한 이트리아 막을 코팅해도 된다.
이상으로 설명한 구성을 구비하는 성막 장치(1a, 1b)에서는, 처리 용기(2) 내에 반응 가스를 공급해서 매칭 유닛(81)으로부터 상부 전극(성막 장치(1a)의 가스 샤워 헤드(6a)) 또는 하부 전극(성막 장치(1b)의 적재대(3))에 고주파 전력을 공급하면, 상부 전극과 하부 전극과의 용량 결합에 수반하여 반응 가스가 플라즈마화하는 용량 결합 플라즈마가 형성된다. 그리고, 플라즈마화한 반응 가스에 의해, 웨이퍼(W) 표면에 붕소 막이 성막되는 점에 대해서는, 마이크로파 발생기(5)를 구비한 실시 형태에 관한 성막 장치(1)와 마찬가지이다.
이상, 마이크로파 플라즈마를 사용해서 붕소 막을 성막하는 도 1, 2에 기재된 성막 장치(1), 용량 결합 플라즈마를 사용해서 붕소 막을 성막하는 도 4, 5에 기재된 성막 장치(1a, 1b)에 관한 설명을 행하였다.
이 밖에, 붕소 막의 성막은, 유도 결합 플라즈마를 이용해서 행해도 된다. 이 경우에는, 예를 들어 처리 용기의 외부에 투과창을 사이에 두고 코일 형상의 안테나를 설치하고, 이 안테나에 고주파 전력을 인가함으로써, 투과창을 통해서 처리 용기 내에 균일한 유도 전계를 생성한다. 한편, 처리 용기 내에 붕소 함유 가스를 포함하는 반응 가스를 공급함으로써, 유도 전계에 의해 반응 가스를 플라즈마화해서 붕소 막을 성막한다.
마이크로파 플라즈마, 용량 결합 플라즈마, 유도 결합 플라즈마를 이용한 붕소 막의 성막에 있어서, 플라즈마 CVD의 성막 조건의 바람직한 범위를 들면, 웨이퍼(W)가 놓이는 처리 분위기의 압력(처리 용기의 압력)은 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)이다. 또한, 성막 처리 시의 적재대(3)의 온도(성막 온도)는 60℃ 내지 500℃이고, 보다 적합하게는 300℃ 미만인 60℃ 내지 250℃이다. 또한, 엄밀한 적합 범위는 플라즈마의 종류에 따라서도 상이하지만, 시료의 단위 면적당 약 2.8 내지 7W/cm2의 고주파 전력을 공급하고, 12인치 사이즈의 웨이퍼(W)의 성막 처리를 할 때의 고주파 전력은 2kW 내지 5kW이다.
또한 반응 가스의 공급 유량 조건에 대해서, 예를 들어 반응 가스의 총 공급 유량을 1,000sccm으로 고정하는 경우를 예로 들면, B2H6 가스(B2H6 농도: 10vol％, He 가스 희석)를 200 내지 1,000sccm의 범위 내의 유량으로 설정하고, 잔부 유량을 He 가스(0 내지 800sccm)로 하는 경우를 예시할 수 있다(B2H6 성분/He 성분 유량비: 약 1/50 내지 1/10).
붕소 막의 성막 속도를 높게 하는 관점에서는, 처리 용기(2) 내에 공급하는 반응 가스 중의 B2H6의 농도는 높은 것이 바람직하다. 한편, B2H6 가스의 공급원(63)(예를 들어 B2H6 가스가 충전된 가스 봄베) 내에서의 B2H6의 자기 중합의 억제도 고려해서 B2H6 가스의 공급 농도가 조정된다. 이 관점에서는, B2H6 가스의 공급 농도는, He 가스 희석 또는 수소 희석의 경우에 약 15 내지 20 vol％가 상한이 된다. 또한, He 가스의 공급원(64)으로부터 공급되는 He 가스는, 안정된 플라즈마의 형성을 목적으로 첨가되고 있으므로, 처리 용기(2) 내에서 형성되는 플라즈마의 상태 등을 고려해서 He 가스의 공급량이 조정된다.
상술한 실시 형태에 의하면, 붕소 막을 플라즈마 CVD에 의해 행하고 있고, 플라즈마의 전자 밀도가 높기 때문에, 플라즈마를 발생시키지 않고 성막을 행하는 경우보다도, 성막 처리 시의 프로세스 온도를 낮추어, 열 이력을 적게 할 수 있어, 웨이퍼(W)에 대하여 열적인 대미지를 끼치지 않고 붕소 막을 성막할 수 있다. 또한, 플라즈마를 이용함으로써, 동일한 성막 온도라면, 열 CVD법에 의해 얻어진 막에 대하여 막질을 치밀화할 수 있다. 치밀화된 막은, 동일한 조성의 CVD법으로 성막된 붕소 막이어도, 에칭 내성이 강하고, 높은 에칭 선택비를 구비하는 양질의 막이 된다.
성막 시에 요구되는 CVD막의 프로세스 온도는, 일반적으로 저온일수록, 반도체 소자의 기형성된 구성 막에 끼치는 영향이 적다. 이 때문에, 성막 프로세스에 따라서는, 성막 온도에 제한이 있는 경우가 있어, 열 CVD법보다도 프로세스 온도를 저하할 수 있는 본 성막 방법은 유효하다. 그 반면, 성막 온도가 높을수록, 양질의 치밀한 CVD막이 형성되는데, 플라즈마 CVD에서는, 플라즈마에 의해 막의 치밀화를 도모할 수 있으므로, 성막 온도를 저온화하면서, 막질이 양호한 붕소 막을 성막할 수 있다. 특히, 도 1, 2에 나타내는 실시 형태에서는, 반응 가스의 플라즈마화를, 반응 가스에 마이크로파를 공급함으로써 행하고 있으므로, 플라즈마의 전자 온도가 비교적 낮은 영역에서 성막이 행하여져, 성막 처리의 온도가 저온이어도, 막질이 우수한 붕소 막을 성막할 수 있다. 또한, 플라즈마를 이용해서 반응을 촉진하고 있으므로, 효율적으로 성막 처리가 진행되어, 성막 시간의 단축을 도모할 수 있다.
붕소 막은, 에칭 내성이 높고, 유전율이 낮다는 특성을 갖고 있으며, 반도체 디바이스의 구성 재료로서 유용하다. 특히, SiO2막의 건식 에칭 시의 내성이 높기 때문에, SiO2막을 포함하는 막의 에칭 시에, 종래, 하드 마스크로서 사용하고 있는, 유기계 레지스트재나 아몰퍼스 카본(a-C), 아몰퍼스 실리콘(a-Si)에 비해서, 붕소 막에 대하여 고선택비로 에칭할 수 있다. 또한, 플라즈마 CVD법에 의해 성막된 붕소 막은, 열 CVD법에 의해 성막된 붕소 막과 동등 이상의 에칭 선택비를 구비하여, 막 내의 불순물 농도는 저감되는 것이라 추정된다.
최근 들어, 반도체 디바이스의 입체 구조화나 미세화 기술의 진보에 수반하여, 수 ㎛나 되는 깊이의 오목부를 건식 에칭에 의해 형성하는 것이 요구되고 있다. 붕소 막을 하드 마스크로 해서, SiO2막을 포함하는 막을 에칭하면, 붕소 막은 SiO2막의 에칭 조건에서 에칭되기 어렵기 때문에, SiO2막의 오목부의 깊이가, 예를 들어 500nm 이상인 경우에도, 붕소 막의 오목부의 폭에 대하여, SiO2막의 오목부의 폭의 확대를 억제하면서 에칭할 수 있다. 또한, SiO2막에 대한 에칭 선택비가 높기 때문에, 붕소 막을 두껍게 하지 않아도 하드 마스크로서 기능시킬 수 있다. 이와 같이, 붕소 막은 SiO2막을 포함하는 막을 가스에 의해 에칭해서 오목부를 형성할 때의 마스크에 적합하며, 특히 오목부의 깊이가 500nm 이상, 특히 1㎛ 이상인 경우에 보다 적합하다.
이상에서, 반응 가스로서 H2 가스를 첨가해도 되고, 이 경우에는, 막 표면의 평탄성을 개선한다는 점에서 유효하다. 또한, 붕소 막을 성막한 후, 처리 용기(2) 내에 Ar 가스 또는 H2 가스를 도입하여, Ar 플라즈마 또는 H2 플라즈마를 생성하고, 붕소 막에 조사하여, 붕소 막의 표면을 플라즈마에 의해 개질하도록 해도 된다. 이에 의해, 붕소 막 표면의 붕소-붕소 결합이 강고하게 되어, 막의 치밀성이 증대해서 강도를 높일 수 있다.
또한, 붕소 막 상에 예를 들어 SiN막, SiC막, SiCN막, a-Si막 등의 내산화성이 높은 보호막을 형성하도록 해도 된다. 붕소 막은 산화하기 쉬운데, 이들 보호막을 형성함으로써, 예를 들어 붕소 막으로 이루어지는 마스크 상에, 플라즈마 CVD로 TEOS막을 성막하는 경우 등, 플라즈마 산화 분위기에서 처리를 행하는 경우에도, 붕소 막의 산화가 방지되어, 막질의 열화를 억제할 수 있다.
이상에서, SiO2막을 포함하는 막을 가스에 의해 에칭해서 형성되는 오목부는, 트렌치뿐만 아니라, 홀 등의 오목부이어도 된다. 또한, 붕소 막의 용도로서는, 에칭 시의 마스크에 한하지 않고, 확산 방지용 배리어막 등의 다른 용도에도 적용 가능하다.
[실시예]
(실험 1)
웨이퍼(W)에 붕소 막을 성막하는 실험을 행하였다.
(실시예 1)
도 1에 도시하는 성막 장치(1)를 사용하여, 폴리실리콘의 단차 형상이 형성된 12인치(300mm) 웨이퍼(W)에 대하여, B2H6 가스 및 He 가스를 포함하는 반응 가스를 사용하여, 이하의 성막 처리 조건에서 붕소 막의 성막을 행하고, 성막 후에 TEM(투과형 전자 현미경)에 의해 웨이퍼(W)의 표면 구조에 대해서 평가를 행하였다.
(성막 처리 조건)
B2H6 가스 유량(B2H6 농도: 0.7vol％, He 가스 희석): 100sccm
He 가스 유량 : 900sccm
처리 용기 내 압력 : 15Pa(112.5mTorr)
고주파 전력 : 3kW
적재대 온도 : 60℃
성막 시간 : 60초
적재대 상면과 유전체 창의 하면과의 거리 : 245mm
TEM의 촬상 결과를 도 6에 나타낸다. 도 6의 중앙에는 폴리실리콘막(91)을 나타내고, 웨이퍼(W)의 표면에는, 복수의 볼록 형상의 폴리실리콘막(91)이 형성되어 있고, 이 폴리실리콘막(91)의 볼록부는, 예를 들어 높이 50nm, 폭 36.5nm로 형성되고, 인접하는 볼록부끼리의 간격은, 예를 들어 40nm 내지 80nm이다. 또한 도면 중 92는 붕소 막이며, 단차 형상의 폴리실리콘막(91)의 주위 전체에 거의 균일한 두께로 성막되어 있는 것이 확인되었다.
(실험 2)
처리 분위기의 압력(처리 용기 내 압력)을 변화시켜 붕소 막의 성막을 행하고, 붕소 막의 표면을 관찰하였다. 본 실험에서는, 성막 레이트를 높이기 위해서 원료 가스인 B2H6 가스의 농도를 10vol％로 높임과 함께, B2H6 가스의 공유 유량을 500sccm으로 설정하였다. 한편, 처리 용기(2) 내에서 플라즈마를 안정시켜, 성막되는 붕소 막의 균일성을 향상시키기 위해서, He 가스의 공급원(64)으로부터 공급하는 He 가스 유량은, 500sccm으로 하였다.
A. 실험 조건
(실시예 2-1) 도 1에 기재된 성막 장치(1)를 사용하여, 하기의 성막 처리 조건에서 실리콘 웨이퍼(W)의 표면에 붕소 막을 성막하고, 얻어진 붕소 막의 표면을 SEM(Scanning Electron Microscope)을 사용해서 관찰하였다.
B2H6 가스 유량(B2H6 농도: 10vol％, He 가스 희석): 500sccm
He 가스 유량 : 500sccm
처리 용기 내 압력 : 4.0Pa(30mTorr)
고주파 전력 : 3kW
적재대 온도 : 60℃
성막 시간 : 300초
적재대 상면과 유전체 창의 하면과의 거리 : 100mm
(실시예 2-2) 처리 용기 내 압력을 6.7Pa(50mTorr)로 한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다
(실시예 2-3) 처리 용기 내 압력을 13.3Pa(100mTorr)로 한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
(실시예 2-4) 처리 용기 내 압력을 20.0Pa(150mTorr)로 한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
(비교예 2-1) 처리 용기 내 압력을 40.0Pa(300mTorr)로 한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
(참고예 2-1) 플라즈마 형성부를 구비하지 않는, 공지된 종형 열처리 장치를 사용해서 성막한 본 막의 표면을 관찰하였다. 성막 온도는 300℃, 열처리 장치의 반응 용기 내의 압력은 66.7Pa(500mTorr)로 설정하였다.
B. 실험 결과
실시예 2-1 내지 2-3에서 성막된 붕소 막의 표면의 촬상 결과를 도 7의 (a) 내지 (c)에 나타내고, 실시예 2-4, 비교예 2-1, 참고예 2-1에서 성막된 붕소 막의 표면의 촬상 결과를 도 8의 (a) 내지 (c)에 나타낸다.
실시예 2-1 내지 2-4에서 성막된 붕소 막의 표면 조도를 비교하면, 처리 분위기의 압력을 작게 함에 따라, 붕소 막의 표면 조도가 작아져, 막질이 치밀해지는 경향을 확인할 수 있었다. 특히, 처리 분위기의 압력이 가장 낮은 실시예 2-1에서는, 플라즈마를 사용하지 않고 성막된 참고예 2-1에 관한 붕소 막과 동일 정도의 표면 조도의 붕소 막을 성막할 수 있다.
한편, 처리 분위기의 압력이 높은 조건 하에서 성막된 비교예 2-1에 관한 붕소 막은, 표면 조도가 커져버려, 치밀한 막을 성막할 수 없었다(도 8의 (b)).
하드 마스크의 표면 조도가 커지면, 에칭된 패턴의 LER(Line Edge Roughness)이 커져버릴 우려가 있다. 또한, 치밀하지 않은 하드 마스크는, 에칭되기 쉽기 때문에, 하드 마스크로서의 기능이 불충분해져버릴 우려도 있다.
처리 분위기의 압력에 따라서 이러한 차이가 발생하는 이유에 대해 고찰한다. 반응 가스(B2H6) 중의 플라즈마에는, 이온이나 라디칼 등, 붕소 막의 전구체(프리커서)가 되는 다양한 활성종이 포함된다. 이들 활성종 중, 이온은, 붕소 막의 클러스터(입자)를 일정한 방향으로 성장시키는 경향을 갖고, 이온이 풍부한 처리 분위기에서 성막된 붕소 막은, 표면 조도가 크고, 치밀함도 저하되어버리는 경향이 있다고 생각된다.
그래서, 저압 조건 하에서 플라즈마를 형성하여, 플라즈마 포텐셜을 낮게 유지함으로써, 반응 가스(B2H6)로부터 생성한 것 중의 이온의 생성을 억제하는 한편, 라디칼의 비율을 높이는 것이 가능하게 된다고 생각된다. 그 결과, 비교적 저온의 성막 온도이어도, 참고예 2-1에 나타내는 플라즈마를 사용하지 않는 열처리와 동일 정도 이상의 막질의 붕소 막을 성막하는 것이 가능해졌다고 이해할 수 있다.
확인을 위해, 실시예 2-3(처리 분위기의 압력: 13.3Pa(100mTorr)) 및 참고예 2-1에 관한 붕소 막에 대해서, XRD(X-Ray Diffraction) 분석을 행하여, 붕소 막의 결정 구조를 분석한 결과, 모든 붕소 막이 아몰퍼스 구조이었다. 이러한 결과는, 클러스터가 일정한 방향으로 성장하는, 이온이 풍부한 처리 분위기에서 성막된 붕소 막이 아니라, 라디칼이 풍부한 처리 분위기 하에서 성막된 붕소 막인 것을 나타내고 있다고 할 수 있다.
(실험 3)
마이크로파 발생기(5)에 공급하는 고주파 전력을 변화시켜 붕소 막의 성막을 행하고, 붕소 막의 표면을 관찰하였다.
A. 실험 조건
(참고예 3-1) 마이크로파 발생기(5)에 공급하는 고주파 전력을 2.5kW로 한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
(참고예 3-2) 마이크로파 발생기(5)에 공급하는 고주파 전력을 4.0kW로 한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
(참고예 3-3) 마이크로파 발생기(5)에 공급하는 고주파 전력을 4.8kW로 한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
B. 실험 결과
참고예 3-1 내지 3-3에서 성막된 붕소 막 표면의 촬상 결과, 및 붕소 막의 밀도를 도 9의 (a) 내지 (c)에 나타낸다.
도 9에 나타내는 결과에 의하면, 마이크로파 발생기(5)에 공급하는 고주파 전력(마이크로파의 전력)을 변화시켜 성막을 행해도, 붕소 막의 표면 조도 밀도에는, 큰 변화가 보이지 않았다. 이것은, 플라즈마에 공급되는 전력보다도, 실험 2에서 검토한 처리 분위기의 압력이, 표면 조도에 대한 영향이 더 큰 것을 나타내고 있다.
이 실험 결과는, 저압의 처리 분위기 하에서의 붕소 막의 성막을 실현할 수 있으면, 플라즈마 형성의 방법이 상이한 용량 결합 플라즈마를 이용한 성막 장치(1a, 1b)에 있어서도, 막질이 양호한(표면 조도가 작고, 치밀한) 붕소 막을 성막하는 것이 가능한 것을 나타내고 있다고 할 수 있다.
(실험 4)
도 1에 도시하는 성막 장치(1)의 고주파 전원(33)으로부터 공급하는 바이어스용 고주파 전력을 변화시켜 붕소 막의 성막을 행하고, 붕소 막의 표면을 관찰하였다.
A. 실험 조건
(참고예 4-1) 실시예 2-1과 마찬가지의 성막 처리 조건(바이어스용 전력 0W)에서 성막한 붕소 막의 표면을 관찰하였다.
(참고예 4-2) 바이어스용 전력을 50W로 한 점을 제외하고, 참고예 4-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
(참고예 4-3) 바이어스용 전력을 150W로 한 점을 제외하고, 참고예 4-1과 마찬가지의 성막 처리 조건에서 성막한 붕소 막의 표면을 관찰하였다.
B. 실험 결과
참고예 4-1 내지 4-3에서 성막된 붕소 막 표면의 촬상 결과를 도 10의 (a) 내지 (c)에 나타낸다.
도 10에 도시하는 결과에 의하면, 적재대(3)에 인가되는 바이어스용 전력이 커짐에 따라, 붕소 막의 표면 조도가 커지는 경향이 보인다. 이것은, 바이어스용 전력을 크게 하면, 플라즈마 중의 이온이 웨이퍼(W)측을 향해서 인입되는 영향이 커지기 때문이 아닐까라고 생각된다.
이 점, 용량 결합에 의해 플라즈마를 형성하는 도 4, 5에 나타내는 성막 장치(1a, 1b)는, 이미 설명한 방법(i), (ii) 등을 사용해서 붕소 막의 표면 조도를 조정할 수 있으므로, 바이어스용 전력을 인가한 경우에도, 붕소 막의 표면 조도의 증대를 억제할 수 있다.
(실험 5)
처리 분위기의 압력을 변화시켜 성막한 붕소 막의 면내 균일성을 확인하였다.
A. 실험 조건
(실시예 5) 처리 용기 내 압력을 6.7Pa(50mTorr), 13.3Pa(100mTorr), 16.7Pa(125mTorr), 20.0(150mTorr)으로 변화시켜, 5분간 성막을 행한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 붕소 막을 성막하였다. 그 후, 웨이퍼(W)의 중앙 영역(웨이퍼(W)의 중심부), 및 미들 영역(웨이퍼(W)의 중심부로부터 반경 방향으로 90mm 벗어난 위치)의 붕소 막의 막 두께를 측정하였다.
B. 실험 결과
실시예 5의 결과를 도 11에 도시한다. 도 11의 횡축은, 처리 분위기의 압력, 종축은 붕소 막의 막 두께를 나타내고 있다. 또한, 백색 칼럼은, 웨이퍼(W)의 중앙 영역에서의 붕소 막의 막 두께, 우측 상승의 사선의 해치로 칠해진 칼럼은 미들 영역에서의 붕소 막의 막 두께를 나타내고 있다.
도 11에 도시한 결과에 의하면, 어떤 압력에 있어서든, 웨이퍼(W)의 중앙 영역에서 붕소 막의 막 두께가 커지는 경향이 보인다. 한편, 중앙 영역과 미들 영역과의 사이의 막 두께 차는, 처리 분위기의 압력을 저하시킴에 따라서 작아지는 경향이 있는 것을 확인할 수 있었다.
(실험 6)
처리 분위기의 압력을 변화시켜 성막한 붕소 막의 에칭 속도를 측정하였다.
A. 실험 조건
(실시예 6) 처리 용기 내 압력을 6.7Pa(50mTorr), 13.3Pa(100mTorr), 20.0(150mTorr)으로 변화시켜, 5분간 성막을 행한 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 붕소 막을 성막하였다. 그 후, 당해 붕소 막에 대하여 DRAM(Dynamic Random Access Memory)을 제조하는 경우와 마찬가지의 조건 하에서 에칭 가스를 사용한 플라즈마 에칭을 행하고, 붕소 막의 에칭 속도를 측정하였다.
또한 참고예로서, 이미 설명한 참고예 2-1에 기재된 방법으로 성막한 붕소 막에 대해서도 마찬가지의인 에칭 시험을 행하였다.
B. 실험 결과
실시예 6의 결과를 도 12에 나타낸다. 도 12의 횡축에는, 처리 분위기의 압력 또는 참고예인 취지를 기재하였다. 또한, 종축은 붕소 막의 에칭 속도를 나타내고 있다.
도 12에 나타낸 결과에 의하면, 처리 분위기의 압력을 저하시킴에 따라서 붕소 막의 에칭 속도가 작아져, 선택성이 높고 하드 마스크로서 적합한 붕소 막을 성막할 수 있음이 확인되었다.
(실험 7)
처리 분위기의 압력을 변화시켜 성막한 붕소 막에 대해서, 실험 6과는 상이한 조건 하에서의 에칭 속도를 측정하였다.
A. 실험 조건
(실시예 7) NAND형의 플래시 메모리를 제조하는 경우와 마찬가지의 조건 하에서 플라즈마 에칭을 행한 점을 제외하고, 실시예 6과 마찬가지의 조건에서 실험을 행하였다.
또한 참고예로서, 이미 설명한 참고예 2-1에 기재된 방법으로 성막한 붕소 막에 대해서도 마찬가지의 에칭 시험을 행하였다.
B. 실험 결과
실시예 7의 결과를 도 13에 나타낸다. 도 13의 횡축 및 종축은, 도 12의 경우와 마찬가지이다.
도 13에 나타낸 결과에 의하면, 플라즈마 에칭의 조건을 변화시킨 경우에도, 처리 분위기의 압력을 저하시킴에 따라서 붕소 막의 에칭 속도가 작아져, 선택성이 높고 하드 마스크로서 적합한 붕소 막을 성막할 수 있음이 확인되었다.
(실험 8)
처리 분위기의 압력을 변화시켜 성막한 붕소 막의 막 응력을 측정하였다.
A. 실험 조건
(실시예 8) 처리 분위기의 압력을 4.0Pa(30mTorr), 6.7Pa(50mTorr), 10.0(75mTorr)으로 변화시킨 점을 제외하고, 실시예 2-1과 마찬가지의 성막 처리 조건에서 붕소 막을 성막하였다. 성막된 붕소 막의 막 응력을, 레이저광을 사용해서 광학적 웨이퍼의 휨을 측정하는 방법(측정 장치: FRONTIER SEMICONDUCTOR사의 128-NT)을 이용해서 측정하였다.
B. 실험 결과
실시예 8의 결과를 도 14에 도시한다. 도 14의 횡축은, 처리 분위기의 압력을 나타내고, 종축은 막 응력을 나타내고 있다.
도 14에 도시한 결과에 의하면, 처리 분위기의 압력을 저하시킴에 따라서 붕소 막의 막 응력의 절댓값이 커지는 경향이 있다. 일반적으로, 반도체 장치의 제조 시에 사용되는 막의 막 응력은 -500 내지 0MPa 정도로 조절된다. 이 점, 실시예 8의 결과는, 막 응력을 조정하는 제어 변수의 하나로서, 처리 분위기의 압력을 선택하는 것이 가능한 것을 확인할 수 있었다.
(실험 9)
석영제의 부재의 코팅 재료의 차이에 따른 붕소 막에의 산소의 도입의 차이를 조사하였다.
A. 실험 조건
(실시예 9) 도 1에 도시하는 성막 장치(1)의 유전체 창(41) 및 적재대(3) 상의 웨이퍼(W)의 주위에 배치되는 에지 링(에지 링에 대해서는 도시하지 않음)을 석영에 의해 구성하고, 처리 용기(2) 내에 노출되는 이들 석영제의 부재의 표면을 이트리아 막으로 코팅하였다. 당해 성막 장치(1)를 사용해서 성막한 붕소 막을 스퍼터링하면서, XPS(X-ray Photoelectron Spectroscopy)에 의한 원소 분석을 행하였다.
(참조예 9) 실시예 9와 마찬가지의 유전체 창(41), 에지 링에 대해서 붕소 막에 의한 코팅을 행하였다. 당해 성막 장치(1)를 사용해서 성막한 붕소 막의 표면을 EDX(Energy Dispersive X-ray spectrometry)에 의해 원소 분석하였다.
B. 실험 결과
실시예 9의 결과를 도 15에 도시한다. 도 15의 횡축은 스퍼터링 시간을 나타내고, 종축은 XPS에 의해 측정된 붕소 또는 산소의 원자 농도를 나타내고 있다. 도 15 중, 붕소의 원자 농도는 실선으로 나타내고, 산소의 원자 농도는 파선으로 나타내고 있다.
도 15에 도시하는 결과에 의하면, 대기 중의 산소가 흡착되어 있는 붕소 막의 표면 근방 영역(스퍼터링 시간이 짧은 영역)을 제외하고, 붕소 막 중에 산소는 거의 도입되지 않은 것을 확인할 수 있었다.
이에 반해 참조예 9의 결과를 도 16의 (a), (b)에 나타낸다. 도 16의 (a), (b)는, 성막된 붕소 막의 종단면을 EDX 분석한 결과를 나타내고 있다. 흰색으로 되어 있는 부분이, 각각, 붕소 원자, 산소 원자의 존재 영역이다.
도 16에 의하면, 붕소 막의 막 중에도 산소 원자가 도입되어 있는 것을 확인할 수 있다. 이것은, 석영제의 부재를 붕소 막으로 코팅한 경우에도, 반응 가스를 플라즈마화한 처리 분위기 하에서는, 석영으로부터의 산소의 방출을 충분히 억제하는 것은 어려워, 석영제의 부재(유전체 창(41)이나 에지 링)로부터 방출된 산소가 웨이퍼(W) 상에 성막된 붕소 막 내에 도입된 결과라고 추정된다.
이상으로 나타낸 실시예 9, 참조예 9의 결과로부터, 이트리아 막은, 처리 용기(2) 내에 노출되는 석영제의 부재를 코팅하여, 산소의 방출을 억제하는 데 있어서 적합한 재료라고 할 수 있다. 또한, 석영제의 부재의 표면을 붕소 막 등의 다른 코팅 재료에 의해 코팅하는 방법의 채용을 부정하는 것은 아니며, 다른 재료에 의한 코팅이어도, 석영제의 부재로부터의 산소의 방출을 어느 정도까지 억제하는 효과가 있는 것은 명확하다.
(실험 10)
성막 온도를 변화시켜 성막한 붕소 막에 대해서, 다양한 특성을 조사하였다.
A. 실험 조건
(실시예 10-1) 실시예 2-1과 마찬가지의 조건 하에서 성막한 붕소 막에 대해서, 후술하는 각종 특성의 측정을 행하였다.
(실시예 10-2) 성막 온도를 100℃로 한 점 이외는, 실시예 10-1과 마찬가지의 조건 하에서 붕소 막을 성막하고, 후술하는 각종 특성의 측정을 행하였다.
(실시예 10-3) 성막 온도를 150℃로 한 점 이외는, 실시예 10-1과 마찬가지의 조건 하에서 붕소 막을 성막하고, 후술하는 각종 특성의 측정을 행하였다.
(실시예 10-4) 성막 온도를 200℃로 한 점 이외는, 실시예 10-1과 마찬가지의 조건 하에서 붕소 막을 성막하고, 후술하는 각종 특성의 측정을 행하였다.
(실시예 10-5) 성막 온도를 250℃로 한 점 이외는, 실시예 10-1과 마찬가지의 조건 하에서 붕소 막을 성막하고, 후술하는 각종 특성의 측정을 행하였다.
(실시예 10-6) 성막 온도를 300℃로 한 점 이외는, 실시예 10-1과 마찬가지의 조건 하에서 붕소 막을 성막하고, 후술하는 각종 특성의 측정을 행하였다.
<특성 측정 항목>
(1) 성막 속도: 실시예 10-1 내지 10-6에 관한 붕소 막에 대해서, 단위 시간당 성막 속도를 구하였다.
(2) 건식 에칭 속도: 실시예 10-1, 10-4 내지 10-6에 관한 붕소 막에 대해서, 건식 에칭을 행하고, 에칭 속도를 구하였다.
건식 에칭은, 플라즈마 에칭 장치를 사용하여, 처리 압력 2.67Pa(20mTorr), 에칭 가스의 유량 230sccm(C4F6, C4F8, 그리고 CH2F2의 혼합 가스: 140sccm, O2: 90sccm의 혼합 가스), 웨이퍼(W) 가열 온도 150℃로 하였다.
(3) 습식 에칭 속도 측정: 실시예 10-2 내지 10-6에 관한 붕소 막에 대해서, 습식 에칭을 행하고, 에칭 속도를 구하였다. 습식 에칭은, 실온의 69wt％ 질산 수용액을 사용해서 행하였다.
(4) 에칭액 감도 측정: 실시예 10-5에 관한 붕소 막에 대해서 에칭액의 종류를 변경해서 에칭 속도를 구하였다. 에칭액으로서는, 과산화수소수(H2O2: 31wt％), 질산 수용액(69wt％), 불화수소수 용액(50wt％), APM(Ammonium hydroxide-hydrogen Peroxide-Mixture: 암모니아-과산화수소수 혼합액), SPM(Sulfuric acid hydrogen Peroxide Mixture: 황산-과산화수소수 혼합액)을 사용하고, 습식 에칭은 실온에서 행하였다.
(5) 막 밀도 측정: 실시예 10-1, 10-4 내지 10-6에 관한 붕소 막에 대해서, RBS(Rutherford backscattering spectrometry) 측정 및 ERDA(Elastic Recoil Detection Analysis) 측정에 의해 막 밀도의 측정을 행하였다.
(6) 수소 농도 분석: 실시예 10-4 내지 10-6에 관한 붕소 막에 대해서, RBS 측정 및 ERDA 측정에 의해 붕소 막에 포함되는 수소 원자 농도를 측정하였다.
(7) FT-IR 분석: 실시예 10-4 내지 10-6에 관한 붕소 막에 대해서, FT-IR에 의해 붕소 막의 구조 분석을 하였다.
B. 실험 결과
특성 측정 항목 (1)에 대해서, 각 성막 온도에서의 붕소 막의 성막 속도를 구한 결과를 도 17에 나타낸다. 도 17의 횡축은 성막 온도[℃]를 나타내고, 종축은 붕소 막의 성막 속도[nm/분]를 나타내고 있다.
도 17에 나타내는 결과에 의하면, 성막 압력(처리 용기(2) 내의 압력)이나 반응 가스의 공급 유량, 플라즈마를 발생시키기 위한 고주파 전력 등이 동일한 조건 하에서는, 성막 온도를 60℃ 내지 300℃의 범위로 변화시켜도, 성막 속도에 큰 변화는 보이지 않았다.
계속해서 특성 측정 항목 (2)에 대해서, 각 성막 온도에서 성막된 붕소 막의 건식 에칭 속도를 도 18에 나타낸다. 도 18의 횡축은 각 붕소 막의 성막 온도를 나타내고, 종축은, 종래, 하드 마스크 재료로서 사용되고 있는 아몰퍼스 카본(도 18 중에 기준값으로서 「a-C」의 부호와 함께 도시되어 있음)을 동일한 조건 하에서 건식 에칭했을 때의 에칭 속도에 대한, 상대적인 에칭 속도의 비(건식 에칭 속도비)를 나타내고 있다.
또한 참고예로서, 도 18에는, 종래, 아몰퍼스 카본과는 별도의 하드 마스크 재료로서 사용되고 있는 아몰퍼스 실리콘(동 도면 중에 「a-Si」의 부호와 함께 도시되어 있음)의 건식 에칭 속도비도 병기되어 있다.
도 18에 나타내는 결과에 의하면, 60℃ 내지 300℃의 성막 온도의 범위에서 성막한 붕소 막은, 모두 아몰퍼스 카본의 약 2.5배 정도, 아몰퍼스 실리콘의 약 1.5배 정도의 에칭 내성을 구비하고 있는 것을 확인할 수 있었다.
또한 특성 측정 항목 (3)에 대해서, 각 성막 온도에서 성막된 붕소 막의 질산 수용액에 의한 습식 에칭 속도를 도 19에 나타낸다. 도 19의 횡축은 각 붕소 막의 성막 온도를 나타내고, 종축은, 습식 에칭 속도[nm/분]를 나타내고 있다.
또한 참고예로서, 도 19에는, 종래, PVD(Physical Vapor Deposition)에 의해 성막한 붕소 막의(동 도면 중에 「PVD」의 부호와 함께 도시되어 있음)의 습식 에칭 속도도 병기되어 있다.
도 19에 나타내는 결과에 의하면, 300℃의 성막 온도에서 성막한 붕소 막 및 PVD에 의해 성막한 붕소 막은, 질산 수용액에 의해서는 거의 제거되지 않았다.
이에 반해, 100℃ 내지 250℃의 성막 온도의 범위에서 성막한 붕소 막은, 약 2.5 내지 5.0[nm/분] 정도의 범위로 에칭 속도의 변동은 있지만, 모두 질산 수용액에 의해 제거(에칭)하는 것이 가능하였다. 즉, 이들 성막 온도 범위에서 성막한 붕소 막은, 건식 에칭에 대해서는 높은 내에칭성을 나타내고(도 18), 건식 에칭 시의 하드 마스크에 사용한 후에는 질산 수용액을 사용해서 비교적 용이하게 제거하는 것이 가능하다는, 하드 마스크 재료에 적합한 특성을 구비하고 있다고 할 수 있다.
다음의 특성 측정 항목 (4)에 대해서, 250℃에서 성막한 붕소 막에 대해서, 상이한 종류의 에칭액을 사용해서 에칭을 행한 경우의 에칭 속도를 도 20에 나타낸다. 도 20의 횡축은 에칭액의 종류를 나타내고, 종축은, 습식 에칭 속도[nm/분]를 나타내고 있다.
도 20에 도시한 바와 같이, 성막 온도 250℃에서 성막한 붕소 막은, 에칭액으로서 질산 수용액을 사용한 경우에만 에칭하는 것이 가능하고, 다른 에칭액에 의해서는 거의 에칭되지 않는 특이한 특성을 갖고 있는 것을 알 수 있다. 또한, 300℃ 미만(예를 들어 60℃ 내지 250℃)의 다른 성막 온도에서 성막한 붕소 막에 대해서도, 도 20에 나타낸 예와 마찬가지의 습식 에칭 특성을 나타내는 것을 확인하였다.
또한 특성 측정 항목 (5)에 대해서, 각 성막 온도에서 성막된 붕소 막의 막 밀도를 측정한 결과를 도 21에 나타낸다. 도 21의 횡축은 성막 온도[℃]를 나타내고, 종축은 붕소 막의 막 밀도[g/cm3]를 나타내고 있다.
도 21에 나타내는 결과에 의하면, 성막 온도가 낮아짐에 따라서, 붕소 막의 막 밀도는 작아지는 경향이 있다.
일반적으로 밀도가 낮은 막은, 건식 에칭, 습식 에칭에 상관없이, 에칭 내성이 저하되는 경향이 있지만, 도 18, 19를 사용해서 설명한 바와 같이, 본 예의 붕소 막은, 성막 온도 60℃ 내지 300℃의 범위에서 높은 건식 에칭 내성을 나타내는 한편, 성막 온도 300℃ 미만(도 19에 나타내는 예에서는 100℃ 내지 250℃의 범위)에서 질산 수용액에 의해 에칭 제거된다. 이러한 사실을 근거로 하면, 성막 온도 300℃ 미만에서 성막한 붕소 막의 특이한 에칭 특성이, 막 밀도의 저하에 기인하는 것이라고 하기는 어렵다.
그리고 특성 측정 항목 (6)에 대해서, 각 성막 온도에서 성막된 붕소 막에 포함되는 수소 원자 농도를 측정한 결과를 도 22에 나타낸다. 도 22의 횡축은 성막 온도[℃]를 나타내고, 종축은 붕소 막 내의 H(수소 원자) 농도[원자％]를 나타내고 있다.
도 22에 나타내는 결과에 의하면, 성막 온도가 낮아짐에 따라서, 붕소 막 내의 수소 농도가 급격하게 높아져 가는 것을 알 수 있다.
또한 특성 측정 항목 (7)에 대해서, 각 성막 온도에서 성막된 붕소 막에 대해서, FT-IR에 의해 구조 분석을 한 결과를 도 23에 나타낸다. 도 23의 횡축은 파수[cm-1], 종축은 흡광도[arb. units]를 나타내고 있다.
도 23 중, 파수가 2,500[cm-1] 부근인 흡광도 피크는, B-H(붕소-수소 결합)를 나타내고 있다. 당해 도면에 의하면, 성막 온도가 200℃, 250℃인 붕소 막은, 붕소와 결합한 수소를 포함하고 있는 한편, 성막 온도가 300℃인 붕소 막에는, 붕소와 결합한 상태의 수소는 거의 포함되어 있지 않은 것을 알 수 있다.
도 22, 23의 결과를 근거로 해서, 300℃ 미만(예를 들어 60℃ 내지 250℃)의 성막 온도에서 성막된 붕소 막에 공통되는 특징을 추출한 결과, 붕소 막 내에 붕소와 결합한 상태에서 수소를 포함하고 있음으로써, 건식 에칭 내성이 높으면서 또한 질산 수용액에 의해 비교적 용이하게 에칭 제거하는 것이 가능한 특이한 특성의 붕소 막이 얻어진 것이 아닐까라고 추정된다.
또한, 도 17 내지 23을 참조하면서 검토한, 특이한 에칭 특성을 갖는 붕소 막은, 붕소 함유 가스로서 B2H6 가스를 사용해서 붕소 막의 성막을 행한 경우를 나타내고 있다. 단, 다른 종류의 붕소 함유 가스를 포함하는 반응 가스를 사용한 경우에도, 300℃ 미만의 성막 온도에서 성막한 붕소 막이, 붕소 원자와 결합한 상태에서 5 내지 15원자％ 정도의 범위 내의 농도의 수소 원자를 포함하고, 산소나 질소 등 불가피 성분으로서 도입되는 다른 원자의 농도가 1.0원자％ 미만이면, B2H6 가스를 사용한 경우와 마찬가지의 에칭 특성을 나타내는 것으로 생각된다.
1, 1a, 1b : 성막 장치 2 : 처리 용기
3 : 적재대 4 : 플라즈마 생성 기구
5 : 마이크로파 발생기 6 : 가스 공급부
6a : 가스 샤워 헤드 71 : 산화 규소(SiO2)막
74 : 붕소 막 82 : 플라즈마 형성용 고주파 전원
83 : 바이어스 전압 조정부 85 : 바이어스 인가용 고주파 전원

Claims (20)

  1. 붕소 함유 가스를 포함하는 반응 가스를, 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 조정된 처리 분위기에서 플라즈마화하여, 반도체 장치를 형성하기 위한 기판 상에 붕소 막을 성막하는 성막 방법.
  2. 제1항에 있어서,
    상기 붕소 함유 가스는, 디보란 가스, 삼염화붕소 가스 및 알킬보란 가스로 이루어지는 군에서 선택되는 가스인, 성막 방법.
  3. 제1항에 있어서,
    상기 반응 가스는, 헬륨 가스, 아르곤 가스 및 수소 가스로 이루어지는 군에서 선택되는 가스를 더 포함하는, 성막 방법.
  4. 제1항에 있어서,
    상기 붕소 막의 성막은, 상기 기판을 60℃ 내지 500℃의 범위 내의 온도로 가열한 상태에서 행하여지는, 성막 방법.
  5. 제4항에 있어서,
    상기 붕소 막을 성막할 때 기판을 가열하는 온도가, 300℃ 미만인, 성막 방법.
  6. 제5항에 있어서,
    상기 붕소 막은, 산화규소막을 포함하는 막을 가스에 의해 에칭해서 오목부를 형성할 때 마스크로서 사용되는 것인, 성막 방법.
  7. 제6항에 있어서,
    상기 마스크로서 사용된 붕소 막은, 질산 수용액에 의해 산화규소막을 포함하는 막으로부터 제거되는 것인, 성막 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    반응 가스의 플라즈마화는, 반응 가스에 마이크로파를 공급함으로써 행하여지는, 성막 방법.
  9. 제8항에 있어서,
    상기 마이크로파는, 기판의 상방에 설치된 안테나로부터 반응 가스에 공급되고,
    기판을 적재하는 적재부를 겸용하는 전극부에 고주파 전력을 인가하는, 성막 방법.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    반응 가스의 플라즈마화는, 고주파 전력이 인가된 평행 평판 전극간에 반응 가스를 공급하여, 상기 평행 평판 전극을 용량 결합시킴으로써 행하여지는, 성막 방법.
  11. 붕소 함유 가스를 포함하는 반응 가스를, 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 조정된 처리 분위기에서 플라즈마화하여, 반도체 장치를 형성하기 위한 기판 상에 성막된 붕소 막.
  12. 제11항에 있어서,
    산화규소막을 포함하는 막을 가스에 의해 에칭해서 오목부를 형성할 때 마스크로서 사용되는 것인, 붕소 막.
  13. 내부를 진공 배기하기 위한 진공 배기부에 접속되고, 반도체 장치를 형성하기 위한 기판이 적재되는 적재부를 구비한 처리 용기와,
    상기 적재부에 적재된 기판 상에 붕소 막을 성막하기 위해서, 상기 처리 용기 내에 붕소 함유 가스를 포함하는 반응 가스를 공급하기 위한 반응 가스 공급부와,
    상기 처리 용기 내에 공급된 반응 가스를 플라즈마화하기 위한 플라즈마 형성부와,
    상기 반응 가스가 플라즈마화될 때, 상기 진공 배기부에 의해 진공 배기되는 처리 용기 내의 처리 분위기를, 0.67Pa 내지 33.3Pa(5mTorr 내지 250mTorr)의 범위 내의 압력으로 조정하기 위한 압력 조정부를 포함하는 성막 장치.
  14. 제13항에 있어서,
    상기 붕소 함유 가스는, 디보란 가스, 삼염화붕소 가스 및 알킬보란 가스로 이루어지는 군에서 선택되는 가스인, 성막 장치.
  15. 제13항에 있어서,
    상기 반응 가스는, 헬륨 가스, 아르곤 가스 및 수소 가스로 이루어지는 군에서 선택되는 가스를 더 포함하는, 성막 장치.
  16. 제13항에 있어서,
    상기 반응 가스가 플라즈마화될 때, 상기 적재부에 적재된 기판을 60℃ 내지 500℃의 범위 내의 온도로 가열하는 가열부를 더 포함하는, 성막 장치.
  17. 제16항에 있어서,
    상기 가열부가 상기 기판을 가열하는 온도는, 300℃ 미만인, 성막 장치.
  18. 제13항에 있어서,
    상기 플라즈마 형성부는, 상기 적재부의 상방에 설치되고, 상기 처리 용기 내에 공급된 반응 가스에 마이크로파를 공급하기 위한 안테나와, 상기 적재부를 전극부로서 겸용하고, 당해 전극부에 고주파 전력을 인가하는 고주파 전원부를 포함하는, 성막 장치.
  19. 제13항에 있어서,
    상기 플라즈마 형성부는, 상기 적재부 겸용인 하부 전극과, 당해 하부 전극의 상방에 설치된 상부 전극을 포함하는 평행 평판 전극과, 상기 처리 용기 내에 반응 가스가 공급된 상태에서 상기 상부 전극 또는 하부 전극에 고주파 전력을 인가하여, 상기 평행 평판 전극을 용량 결합시키기 위한 고주파 전원부를 포함하는, 성막 장치.
  20. 제13항 내지 제19항 중 어느 한 항에 있어서,
    상기 처리 용기에는, 석영제의 부재가 배치되고, 상기 처리 용기 내에 노출되는 석영제의 부재의 표면은, 이트리아 막에 의해 코팅되어 있는, 성막 장치.
KR1020170166306A 2016-12-15 2017-12-06 성막 방법, 붕소 막 및 성막 장치 KR102084296B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2016242984 2016-12-15
JPJP-P-2016-242984 2016-12-15
JPJP-P-2017-065310 2017-03-29
JP2017065310 2017-03-29
JP2017138289A JP6950315B2 (ja) 2016-12-15 2017-07-14 成膜方法、ボロン膜、及び成膜装置
JPJP-P-2017-138289 2017-07-14

Publications (2)

Publication Number Publication Date
KR20180069705A true KR20180069705A (ko) 2018-06-25
KR102084296B1 KR102084296B1 (ko) 2020-03-03

Family

ID=62561980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170166306A KR102084296B1 (ko) 2016-12-15 2017-12-06 성막 방법, 붕소 막 및 성막 장치

Country Status (3)

Country Link
US (1) US10388524B2 (ko)
KR (1) KR102084296B1 (ko)
CN (1) CN108220922B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133556A (ko) 2020-04-29 2021-11-08 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR20220078126A (ko) 2020-12-03 2022-06-10 세메스 주식회사 기판 처리 설비 및 기판 처리 방법
KR20220130421A (ko) 2021-03-18 2022-09-27 세메스 주식회사 기판 처리 장치
KR20220134116A (ko) 2021-03-26 2022-10-05 세메스 주식회사 기판 처리 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102456820B1 (ko) * 2016-12-26 2022-10-19 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템, 기판 처리 시스템의 제어 장치, 반도체 기판의 제조 방법 및 반도체 기판
JP7005367B2 (ja) * 2018-02-05 2022-02-04 東京エレクトロン株式会社 ボロン系膜の成膜方法および成膜装置
US10559479B2 (en) * 2018-02-27 2020-02-11 Toshiba Memory Corporation Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP7142461B2 (ja) * 2018-05-14 2022-09-27 東京エレクトロン株式会社 基板処理方法、基板処理装置および基板処理システム
WO2020027991A1 (en) * 2018-07-31 2020-02-06 Applied Materials, Inc. Precursor delivery system and methods related thereto
US11009455B2 (en) * 2018-07-31 2021-05-18 Applied Materials, Inc. Precursor delivery system and methods related thereto
CN109324369A (zh) * 2018-12-12 2019-02-12 科新网通科技有限公司 一种平面波导器件的生产工艺
JP2022538455A (ja) * 2019-07-01 2022-09-02 アプライド マテリアルズ インコーポレイテッド プラズマカップリング材料の最適化による膜特性の変調
JP7236953B2 (ja) * 2019-08-05 2023-03-10 東京エレクトロン株式会社 成膜装置および成膜方法
US11618949B2 (en) * 2019-11-08 2023-04-04 Applied Materials, Inc. Methods to reduce material surface roughness
CN112795922B (zh) * 2019-11-13 2022-06-28 新奥科技发展有限公司 一种用于氢硼聚变靶膜的自支撑薄膜的制备方法
CN112259491B (zh) * 2020-10-13 2024-03-26 北京北方华创微电子装备有限公司 半导体工艺设备及其阻抗调节方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104077A (ja) 1984-10-24 1986-05-22 Nippon Columbia Co Ltd ホウ素皮膜の形成方法
JPS6383273A (ja) * 1986-09-26 1988-04-13 Res Dev Corp Of Japan 窒化ホウ素膜の合成方法
JPH02129369A (ja) * 1988-11-09 1990-05-17 Res Dev Corp Of Japan 導電性ホウ素−炭素膜
JP2000133710A (ja) 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2002097574A (ja) 2000-09-26 2002-04-02 Jsr Corp ホウ素膜の形成方法
JP2006237478A (ja) * 2005-02-28 2006-09-07 Mitsubishi Heavy Ind Ltd 窒化ホウ素膜の成膜方法及び成膜装置
JP2013533376A (ja) 2010-05-24 2013-08-22 アプライド マテリアルズ インコーポレイテッド リソグラフィマスクの用途のためのホウ素リッチ膜のエンジニアリング
JP5656010B2 (ja) 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161764A (ja) * 1982-03-17 1983-09-26 Nippon Telegr & Teleph Corp <Ntt> ホウ素の真空蒸着法
EP1143031A3 (de) * 1997-12-15 2004-04-28 Volkswagen AG Plasmaborierung
JP4346027B2 (ja) * 2004-06-16 2009-10-14 キヤノンアネルバ株式会社 金属系膜の作製方法及び金属系膜の作製装置及び積層膜作製装置
WO2006043432A1 (ja) * 2004-10-19 2006-04-27 Mitsubishi Denki Kabushiki Kaisha 膜の製造方法および当該方法で製造された膜を用いた半導体装置
JP4855758B2 (ja) * 2005-10-19 2012-01-18 東海旅客鉄道株式会社 針状突起配列構造を表面に有するダイヤモンドの製造方法
EP2122007A4 (en) * 2007-02-27 2011-10-26 Sixtron Advanced Materials Inc METHOD FOR FORMING A FILM ON A SUBSTRATE
US8563090B2 (en) * 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
JP5699980B2 (ja) * 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5882777B2 (ja) * 2012-02-14 2016-03-09 東京エレクトロン株式会社 成膜装置
JP5939147B2 (ja) * 2012-12-14 2016-06-22 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法
KR101870491B1 (ko) * 2014-03-11 2018-06-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
JP6383273B2 (ja) * 2014-12-08 2018-08-29 大成建設株式会社 観測井戸を内蔵した地下水浄化壁の造成方法と投入缶
CN106094007A (zh) * 2016-08-08 2016-11-09 中国船舶重工集团公司第七〇九研究所 一种用于涂硼中子探测器的涂硼内胆的快速涂硼装置及其工作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61104077A (ja) 1984-10-24 1986-05-22 Nippon Columbia Co Ltd ホウ素皮膜の形成方法
JPS6383273A (ja) * 1986-09-26 1988-04-13 Res Dev Corp Of Japan 窒化ホウ素膜の合成方法
JPH02129369A (ja) * 1988-11-09 1990-05-17 Res Dev Corp Of Japan 導電性ホウ素−炭素膜
JP2000133710A (ja) 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2002097574A (ja) 2000-09-26 2002-04-02 Jsr Corp ホウ素膜の形成方法
JP2006237478A (ja) * 2005-02-28 2006-09-07 Mitsubishi Heavy Ind Ltd 窒化ホウ素膜の成膜方法及び成膜装置
JP5656010B2 (ja) 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
JP2013533376A (ja) 2010-05-24 2013-08-22 アプライド マテリアルズ インコーポレイテッド リソグラフィマスクの用途のためのホウ素リッチ膜のエンジニアリング

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Effects of plasma and/or 193nm excimer-laser irradiation in chemical-vapor deposition of boron films from B2H6+He"(J. Appl. Phys. 71(11), 1 June 1992, pp.5654-5664)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210133556A (ko) 2020-04-29 2021-11-08 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR20220078126A (ko) 2020-12-03 2022-06-10 세메스 주식회사 기판 처리 설비 및 기판 처리 방법
KR20220130421A (ko) 2021-03-18 2022-09-27 세메스 주식회사 기판 처리 장치
KR20220134116A (ko) 2021-03-26 2022-10-05 세메스 주식회사 기판 처리 장치

Also Published As

Publication number Publication date
CN108220922A (zh) 2018-06-29
US10388524B2 (en) 2019-08-20
CN108220922B (zh) 2020-12-29
KR102084296B1 (ko) 2020-03-03
US20180174838A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
KR102084296B1 (ko) 성막 방법, 붕소 막 및 성막 장치
US5897713A (en) Plasma generating apparatus
TWI804693B (zh) 用於隔離結構的伸縮襯裡層
US9607811B2 (en) Workpiece processing method
KR101957348B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
CN106067417A (zh) 蚀刻有机膜的方法
US20190237326A1 (en) Selective film forming method and film forming apparatus
KR20160100835A (ko) Mocvd 반응공정을 개선하는 공정 부품 및 그 방법
US20050227500A1 (en) Method for producing material of electronic device
Orfert et al. Plasma enhanced chemical vapor deposition of SiN-films for passivation of three-dimensional substrates
TW201721713A (zh) 被處理體之處理方法
KR102205227B1 (ko) 붕소계 막의 성막 방법 및 성막 장치
JP2014075493A (ja) 成膜方法及び成膜装置
Darnon et al. Synchronous pulsed plasma for silicon etch applications
TW201220400A (en) Silicon nitride film-forming device and method
JP6950315B2 (ja) 成膜方法、ボロン膜、及び成膜装置
Boogaard et al. Characterization of SiO2 films deposited at low temperature by means of remote ICPECVD
US11145522B2 (en) Method of forming boron-based film, and film forming apparatus
US11615957B2 (en) Method for forming boron-based film, formation apparatus
CN108511389B (zh) 半导体制造方法和等离子体处理装置
JP2022533699A (ja) ＳｉＣｘＯｙのための核形成層としてのＳｉｘＮｙ
JP2015056499A (ja) 基板処理方法及び基板処理装置
JP2019102508A (ja) ボロン系膜の形成方法および形成装置
WO2024125303A1 (zh) 一种晶圆处理方法及用于晶圆处理的刻蚀-沉积一体设备
JPH1161422A (ja) 薄膜作成方法及び薄膜作成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant