KR20170140840A - 게이트 유전 구조체를 포함하는 반도체 소자 - Google Patents

게이트 유전 구조체를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR20170140840A
KR20170140840A KR1020160073138A KR20160073138A KR20170140840A KR 20170140840 A KR20170140840 A KR 20170140840A KR 1020160073138 A KR1020160073138 A KR 1020160073138A KR 20160073138 A KR20160073138 A KR 20160073138A KR 20170140840 A KR20170140840 A KR 20170140840A
Authority
KR
South Korea
Prior art keywords
oxide layer
region
oxide
active region
pin active
Prior art date
Application number
KR1020160073138A
Other languages
English (en)
Other versions
KR102558829B1 (ko
Inventor
박홍범
최한메
박재영
임승현
정성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160073138A priority Critical patent/KR102558829B1/ko
Priority to US15/420,512 priority patent/US10056491B2/en
Publication of KR20170140840A publication Critical patent/KR20170140840A/ko
Application granted granted Critical
Publication of KR102558829B1 publication Critical patent/KR102558829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface

Abstract

게이트 유전 구조체를 갖는 반도체 소자를 제공한다. 이 반도체 소자는 기판 상에 배치되는 핀 활성 영역을 포함한다. 상기 핀 활성 영역은 하부 영역, 상기 하부 영역 상의 중간 영역 및 상기 중간 영역 상의 상부 영역을 포함하고, 상기 중간 영역은 상기 상부 영역의 측면들 보다 완만한 경사의 측면들을 갖는다. 상기 핀 활성 영역의 상기 하부 영역의 측면 상에 아이솔레이션 영역이 배치된다. 상기 핀 활성 영역과 교차하며 상기 아이솔레이션 영역 상으로 연장되는 게이트 전극 구조체가 배치된다. 산화 산화물 층(oxidation oxide layer) 및 증착 산화물 층(deposition oxide layer)을 구비하며 상기 핀 활성 영역의 상기 상부 영역의 폭의 절반 크기 보다 두꺼운 게이트 유전 구조체가 배치된다. 상기 증착 산화물 층은 상기 게이트 전극 구조체와 상기 핀 활성 영역 사이, 및 상기 게이트 전극 구조체와 상기 아이솔레이션 영역 사이에 배치되고, 상기 산화 산화물 층은 상기 핀 활성 영역과 상기 증착 산화물 층 사이에 배치된다.

Description

게이트 유전 구조체를 포함하는 반도체 소자{Semiconductor device including a gate dielectric structure}
본 발명의 기술적 사상은 게이트 유전 구조체를 포함하는 반도체 소자 및 그 형성 방법에 관한 것이다.
반도체 소자의 고집적화 경향에 따라 핀펫(FinFET) 소자의 크기가 점점 감소하고 있다. 이와 같이 크기가 감소된 FinFET 소자에서, 신뢰성 있는 게이트 유전체를 형성하는 것은 점점 어려워지고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 신뢰성을 향상시킬 수 있는 게이트 유전체를 포함하는 반도체 소자에 관한 것이다.
본 발명의 기술적 사상이 해결하려는 과제는 신뢰성을 향상시킬 수 있는 게이트 유전체를 포함하는 반도체 소자의 형성 방법들에 관한 것이다.
본 발명의 기술적 사상이 해결하려는 과제는 반도체 소자를 포함하는 전자 시스템에 관한 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자를 제공한다. 이 반도체 소자는 기판 상에 배치되는 핀 활성 영역을 포함한다. 상기 핀 활성 영역은 하부 영역, 상기 하부 영역 상의 중간 영역 및 상기 중간 영역 상의 상부 영역을 포함하고, 상기 중간 영역은 상기 상부 영역의 측면들 보다 완만한 경사의 측면들을 갖는다. 상기 핀 활성 영역의 상기 하부 영역의 측면 상에 아이솔레이션 영역이 배치된다. 상기 핀 활성 영역과 교차하며 상기 아이솔레이션 영역 상으로 연장되는 게이트 전극 구조체가 배치된다. 산화 산화물 층(oxidation oxide layer) 및 증착 산화물 층(deposition oxide layer)을 구비하며 상기 핀 활성 영역의 상기 상부 영역의 폭의 절반 크기 보다 두꺼운 게이트 유전 구조체가 배치된다. 상기 증착 산화물 층은 상기 게이트 전극 구조체와 상기 핀 활성 영역 사이, 및 상기 게이트 전극 구조체와 상기 아이솔레이션 영역 사이에 배치되고, 상기 산화 산화물 층은 상기 핀 활성 영역과 상기 증착 산화물 층 사이에 배치된다.
일 실시예에서, 상기 증착 산화물 층은 상기 산화 산화물 층 보다 유전 상수가 큰 고유전체로 형성될 수 있다.
일 실시예에서, 상기 산화 산화물 층은 상기 핀 활성 영역의 상기 상부 영역의 폭의 절반 크기 보다 큰 두께를 가질 수 있다.
일 실시예에서, 상기 산화 산화물 층은 상기 핀 활성 영역의 상기 상부 영역의 폭의 크기 보다 작은 두께를 가질 수 있다.
일 실시예에서, 상기 증착 산화물 층은 상기 산화 산화물 층 보다 얇은 두께를 가질 수 있다.
일 실시예에서, 상기 증착 산화물 층은 상기 게이트 전극 구조체의 측면 상으로 연장되고, 상기 산화 산화물 층은 상기 게이트 전극 구조체의 측면 상으로 연장되지 않을 수 있다.
일 실시예에서, 상기 산화 산화물 층은 상기 증착 산화물 층과 상기 아이솔레이션 영역 사이로 연장될 수 있다.
일 실시예에서, 상기 상부 영역은 상기 중간 영역 보다 작은 폭을 갖고, 상기 중간 영역은 상기 하부 영역 보다 작은 폭을 가질 수 있다.
일 실시예에서, 상기 중간 영역은 서로 인접하는 제1 부분 및 제2 부분을 포함하고, 상기 제1 부분은 상기 상부 영역에 가까우며 상기 산화 산화물 층과 마주보고, 상기 제2 부분은 상기 하부 영역에 가까우며 상기 아이솔레이션 영역과 마주보고, 상기 제1 부분의 측면은 상기 제2 부분의 측면 보다 리세스될 수 있다.
일 실시예에서, 상기 상부 영역은 서로 대향하며 평행한 측면들을 갖고, 상기 중간 영역은 서로 대향하며 평행하지 않은 측면들을 가질 수 있다.
본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자를 제공한다. 이 반도체 소자는 기판 상의 제1 아이솔레이션 영역; 상기 제1 아이솔레이션 영역을 관통하며 상기 아이솔레이션 영역으로부터 돌출되는 제1 핀 활성 영역; 및 상기 제1 핀 활성 영역을 가로지르며 상기 제1 아이솔레이션 영역 상으로 연장되는 제1 게이트 구조체를 포함한다. 상기 제1 게이트 구조체는 제1 게이트 유전 구조체 및 상기 제1 게이트 유전 구조체 상의 제1 게이트 전극 구조체를 포함하고, 상기 제1 게이트 유전 구조체는 산화 산화물 층 및 상기 산화 산화물 층 보다 유전상수가 큰 고유전체(high-k dielectric)으로 형성되는 제1 증착 산화물 층을 포함하고, 상기 제1 증착 산화물 층은 상기 제1 게이트 전극 구조체와 상기 제1 핀 활성 영역 사이, 및 상기 제1 게이트 전극 구조체와 상기 제1 아이솔레이션 영역 사이에 개재되면서 상기 제1 게이트 전극 구조체의 측면 상으로 연장되고, 상기 산화 산화물 층은 상기 제1 증착 산화물 층과 상기 제1 핀 활성 영역 사이에 개재되면서 상기 제1 게이트 전극 구조체의 측면 상으로 연장되지 않고, 상기 제1 산화 산화물 층은 상기 제1 증착 산화물 층 보다 두꺼울 수 있다.
일 예에서, 상기 기판 상의 제2 아이솔레이션 영역; 상기 제2 아이솔레이션 영역을 관통하며 상기 제2 아이솔레이션 영역으로부터 돌출되는 제2 핀 활성 영역; 및 상기 제2 핀 활성 영역을 가로지르며 상기 제2 아이솔레이션 영역 상으로 연장되는 제2 게이트 구조체를 더 포함하되, 상기 제2 게이트 구조체는 제2 게이트 유전 구조체 및 상기 제2 게이트 유전 구조체 상의 제2 게이트 전극 구조체를 포함하고, 상기 제2 게이트 유전 구조체는 계면 산화물 층 및 상기 계면 산화물 층 상의 제2 증착 산화물 층을 포함하고, 상기 계면 산화물 층은 상기 산화 산화물 층 보다 얇을 수 있다.
일 실시예에서, 상기 산화 산화물 층은 상기 제1 핀 활성 영역의 폭의 절반 크기 보다 크며 상기 제1 핀 활성 영역의 폭 보다 작은 두께를 가질 수 있다.
일 실시예에서, 상기 계면 산화물 층은 상기 제1 핀 활성 영역의 폭의 절반 크기 보다 작은 두께를 가질 수 있다.
일 실시예에서, 상기 제1 핀 활성 영역은 서로 인접하는 제1 부분 및 제2 부분을 포함하되, 상기 제1 부분은 상기 산화 산화물 층과 마주보고, 상기 제2 부분은 상기 제1 아이솔레이션 영역과 마주보고, 상기 제1 부분은 상기 제2 부분 보다 리세스될 수 있다.
상기 산화 산화물 층은 상기 제2 부분 보다 리세스된 상기 제1 부분의 깊이 보다 3배 이상의 두께를 가질 수 있다.
본 발명의 기술적 사상의 실시 예들에 따르면, 신뢰성을 향상시킬 수 있는 게이트 유전 구조체를 포함하는 반도체 소자를 제공할 수 있다. 상기 게이트 유전 구조체는 핀 펫(FinFET)에 채택될 수 있다. 상기 게이트 유전 구조체는 산화 공정에 의해 형성되는 산화 산화물 층을 포함할 수 있다.
상기 산화 산화물 층을 형성하는 것은 핀 활성 영역 상에 반도체 층을 형성 한 후에, 반도체 층을 산화시키어 형성할 수 있다. 따라서, 상기 핀 활성 영역 내의 반도체 원소의 소모 없이 별도의 공정으로 형성한 반도체 층을 이용하여 상기 산화 산화물 층을 원하는 두께로 형성할 수 있다.
결가적으로, 상기 핀 활성 영역의 소모 없이, 즉 상기 핀 활성 영역의 폭 감소 없이, 증착 공정으로 형성하는 산화물(oxide) 보다 높은 품질의 산화 산화물 층을 원하는 두께로 형성할 수 있기 때문에, 이러한 산화 산화물 층을 포함하는 게이트 유전 구조체를 포함하는 반도체 소자는 신뢰성이 향상될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 2a, 도 2b 및 도 2c는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 일 예를 나타낸 도면들이다.
도 3a 및 도 3b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 일 예를 설명하기 위한 도면들이다.
도 4a 및 도 4b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 일 예를 설명하기 위한 도면들이다.
도 5a 및 도 5b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 일 예를 설명하기 위한 도면들이다.
도 6은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 7은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자의 일 예를 나타낸 단면도이다.
도 8은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자의 다른 예를 나타낸 단면도이다.
도 9는 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자의 또 다른 예를 나타낸 단면도이다.
도 10은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자의 또 다른 예를 나타낸 단면도이다.
도 11 내지 도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 형성 방법의 일 예를 나타낸 단면도들이다.
도 20 및 도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 형성 방법의 다른 예를 나타낸 단면도들이다.
도 22 및 도 23은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 형성 방법의 또 다른 예를 나타낸 단면도들이다.
도 24 내지 도 26은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 형성 방법의 또 다른 예를 나타낸 단면도들이다.
도 27 및 도 28은 본 발명의 기술적 사상의 실시 예에 따른 전자 장치의 시스템 블록도들 이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 '접속된(connected to)' 또는 '커플링된(coupled to)' 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 '직접 접속된(directly connected to)' 또는 '직접 커플링된(directly coupled to)'으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. '및/또는'은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드 지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
본 명세서에서 '전면(front side)'과 '후면(back side)'는 본 발명의 기술적 사상을 이해하기 쉽도록 설명하기 위하여 상대적인 개념으로 사용된 것이다. 따라서, '전면'과 '후면'은 특정한 방향, 위치 또는 구성 요소를 지칭하는 것이 아니고 서로 호환될 수 있다. 예를 들어, '전면'이 '후면'이라고 해석될 수도 있고 '후면'이 '전면'으로 해석될 수도 있다. 따라서, '전면'을 '제1'이라고 표현하고 '후면'을 '제2'라고 표현할 수도 있고, '후면'을 '제1'로 표현하고 '전면'을 '제2'라고 표현할 수도 있다. 그러나, 하나의 실시 예 내에서는 '전면'과 '후면'이 혼용되지 않는다.
본 명세서에서 '가깝다(near)'라는 표현은 대칭적 개념을 갖는 둘 이상의 구성 요소들 중 어느 하나가 다른 특정한 구성 요소에 대해 상대적으로 가깝게 위치하는 것을 의미한다. 예를 들어, 제1 단부(first end)가 제1 면(first side)에 가깝다는 표현은 제1 단부가 제2 단부보다 제1 면에 더 가깝다는 의미이거나, 제1 단부가 제2 면보다 제1 면에 더 가깝다는 의미로 이해될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자를 나타낸 평면도이다.
도 2a, 도 2b, 도 2c, 도 3a, 도 3b, 도 4a, 도 4b, 도 5a 및 도 5b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 예들을 설명하기 위한 도면들이다. 도 2a 내지 도 5b에서, 도 2a, 도 3a, 도 4a 및 도 5a는 도 1의 I-I'선을 따라 취해진 영역 및 도 1의 II-II'선을 따라 취해진 영역을 나타낸 단면도들이고, 도 2b, 도 3b, 도 4b 및 도 5b는 도 2a, 도 3a, 도 4a 및 도 5a의 "A"로 표시된 부분을 나타낸 부분 확대도이고, 도 2c는 도 2a의 "A"로 표시된 부분의 일부 구성요소를 설명하기 위한 부분 확대도이다.
우선, 도 1, 도 2a, 도 2b 및 도 2c를 참조하여 설명한 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자(1)를 설명하기로 한다.
도 1, 도 2a, 도 2b 및 도 2c를 참조하면, 기판(5)이 제공될 수 있다. 상기 기판(5)은 실리콘 등과 같은 반도체 물질로 형성될 수 있는 반도체 기판일 수 있다.
상기 기판(5) 상에 아이솔레이션 영역(25) 및 핀 활성 영역(20)이 배치될 수 있다. 상기 아이솔레이션 영역(25)은 트렌치(10)를 부분적으로 채우는 절연성 물질로 형성할 수 있다.
상기 핀 활성 영역(20)은 라인 모양일 수 있다. 상기 핀 활성 영역(20)은 복수개가 배치될 수 있다.
상기 핀 활성 영역(20)은 하부 영역(LR), 상기 하부 영역(LR) 상의 중간 영역(MR) 및 상기 중간 영역(MR) 상의 상부 영역(UR)을 포함할 수 있다. 상기 중간 영역(MR)의 폭(Wb)은 상기 상부 영역(UR)의 폭(Wa) 보다 클 수 있고, 상기 하부 영역(LR)의 폭(Wc) 보다 작을 수 있다. 상기 중간 영역(MR)은 상기 상부 영역(UR)의 측면들 보다 완만한 경사의 측면들을 가질 수 있다.
상기 상부 영역(UR)은 서로 대향하며 실질적으로 평행한 측면들을 가질 수 있고, 상기 중간 영역(MR)은 서로 대향하며 평행하지 않은 측면들을 가질 수 있다. 상기 상부 영역(UR)의 서로 평행한 측면들은 상기 기판(5)에 대하여 수직할 수 있고, 상기 중간 영역(MR)의 평행하지 않은 측면들은 상기 상부 영역(UR)의 서로 평행한 측면들 보다 완만한 경사를 가질 수 있다. 상기 중간 영역(MR)은 상기 하부 영역(LR)의 측면들 보다 완만한 경사의 측면들을 가질 수 있다. 상기 중간 영역(MR)은 상기 기판(5)에 가까워질수록 폭이 증가할 수 있다.
상기 핀 활성 영역(20)의 상기 중간 영역(MR)은 상기 상부 영역(UR)에 인접 또는 가까운 제1 부분(Pa) 및 상기 하부 영역(LR)에 인접 또는 가까운 제2 부분(Pb)을 포함할 수 있다.
상기 핀 활성 영역(20)은 상기 아이솔레이션 영역(25)을 관통하는 몸체 부(13) 및 상기 아이솔레이션 영역(25)으로부터 돌출되는 돌출 부(16)를 포함할 수 있다. 상기 몸체 부(13)는 상기 중간 영역(MR)의 상기 제2 부분(Pb) 및 상기 하부 영역(LR)을 포함할 수 있고, 상기 돌출 부(16)는 상기 중간 영역(MR)의 상기 제1 부분(Pa) 및 상기 상부 영역(UR)을 포함할 수 있다. 상기 아이솔레이션 영역(25)은 상기 핀 활성 영역(20)의 상기 하부 영역(LR)의 측면 및 상기 중간 영역(MR)의 상기 제2 부분(Pb)의 측면 상에 배치될 수 있다.
상기 핀 활성 영역(20) 및 상기 아이솔레이션 영역(25) 상에 게이트 구조체(90)가 배치될 수 있다. 상기 게이트 구조체(90)는 상기 핀 활성 영역(20)과 교차하며 상기 아이솔레이션 영역(25) 상으로 연장될 수 있다. 상기 게이트 구조체(90)는 상기 핀 활성 영역(20)과 수직한 방향으로 연장되는 라인 모양일 수 있다.
상기 게이트 구조체(90) 양 옆의 상기 핀 활성 영역(20) 내에 상기 핀 활성 영역(20)과 다른 도전형의 불순물 영역들(60)이 배치될 수 있다. 상기 불순물 영역들(60)은 소스/드레인 영역들일 수 있다. 상기 불순물 영역들(60)은 상기 게이트 구조체(90) 양 옆의 상기 핀 활성 영역(20)의 리세스들(58) 상에 형성되는 에스이지(selective epitaxial growth; SEG) 패턴들로 형성될 수 있다. 상기 핀 활성 영역(20)의 상기 돌출 부(16), 상기 불순물 영역들(60) 및 상기 게이트 구조체(90)는 핀펫(FinFET) 소자를 구성할 수 있다.
상기 게이트 구조체(90)의 양 옆에 층간 절연 층(65)이 배치될 수 있고, 상기 층간 절연 층(65)과 상기 게이트 구조체(90) 사이에 절연성 스페이서들(55)이 배치될 수 있다.
상기 게이트 구조체(90)는 게이트 유전 구조체(80) 및 상기 게이트 유전 구조체(80) 상의 게이트 전극 구조체(85)을 포함할 수 있다. 상기 게이트 전극 구조체(85)는 금속 질화물 및/또는 금속 물질로 형성될 수 있다.
상기 게이트 유전 구조체(80)는 산화 산화물 층(oxidation oxide layer; 45) 및 증착 산화물 층(deposition oxide layer; 75)을 포함할 수 있다.
상기 증착 산화물 층(75)은 상기 게이트 전극 구조체(85)와 상기 핀 활성 영역(20) 사이 및 상기 게이트 전극 구조체(85)와 상기 아이솔레이션 영역(25) 사이에 배치되면서 상기 게이트 전극 구조체(85)의 측면 상으로 연장될 수 있다.
상기 산화 산화물 층(45)은 상기 증착 산화물 층(75)과 상기 핀 활성 영역(20) 사이에 배치될 수 있으며, 상기 증착 산화물 층(75)과 상기 아이솔레이션 영역(25) 사이로 연장될 수 있다. 상기 산화 산화물 층(45)은 상기 게이트 전극 구조체(85)의 측면 상으로 연장되지 않을 수 있다. 상기 핀 활성 영역(20)이 복수개 형성되는 경우에, 상기 산화 산화물 층(45)은 서로 인접하는 핀 활성 영역들(20) 사이에 연속적으로 연결되도록 배치될 수 있다.
상기 증착 산화물 층(75)은 ALD(atomic layer deposition) 등과 같은 증착 공정을 진행하여 형성할 수 있다. 상기 증착 산화물 층(75)은 상기 산화 산화물 층(45) 보다 유전상수가 큰 고유전체(high-k dielectric)로 형성할 수 있다. 상기 증착 산화물 층(75)은 하프늄 산화물 또는 알루미늄 산화물 등과 같은 금속 산화물로 형성될 수 있다.
일 예에서, 상기 핀 활성 영역(20)의 상기 중간 영역(MR)의 상기 제1 부분(Pa)은 상기 산화 산화물 층(45)과 마주볼 수 있고, 상기 제2 부분(Pb)은 상기 아이솔레이션 영역(25)과 마주볼 수 있다. 상기 제1 부분(Pa)은 상기 제2 부분(Pb) 보다 리세스될 수 있다. 도 2b에서의 점선은 상기 제2 부분(Pb)의 측면으로부터 연속적으로 이어진 가상의 면을 나타낸 것이다. 예를 들어, 도 2b에서의 점선은 상기 제2 부분(Pb) 보다 리세스된 깊이의 기준이 될 수 있다. 즉, 도 2b에서의 점선으로부터 상기 제1 부분(Pa)의 표면까지의 거리가 리세스된 깊이일 수 있다. 상기 산화 산화물 층(45)의 두께(45)는 상기 제2 부분(Pb) 보다 리세스된 상기 제1 부분(Pa)의 깊이 보다 대략 3배 이상일 수 있다.
일 예에서, 상기 게이트 유전 구조체(80)는 상기 핀 활성 영역(20)의 상기 상부 영역(UR)의 폭(Wa)의 절반 크기 보다 두꺼울 수 있다.
일 예에서, 상기 핀 활성 영역(20)의 상기 돌출 부(16)와 마주보는 상기 산화 산화물 층(45)의 부분은 상기 핀 활성 영역(20)의 상기 상부 영역(UR)의 폭(Wa)의 절반 크기 보다 큰 두께(T1a)를 가질 수 있다. 상기 산화 산화물 층(45)의 상기 두께(T1a)는 상기 핀 활성 영역(20)의 상기 상부 영역(UR)의 폭(Wa)의 크기 보다 작을 수 있다.
일 예에서, 상기 돌출부(16)와 마주보는 상기 산화 산화물 층(45)의 부분의 두께(T1a)는 상기 아이솔레이션 영역(25)과 마주보는 상기 산화 산화물 층(45)의 부분의 두께(T1b) 보다 클 수 있다.
일 예에서, 상기 산화 산화물 층(45)의 두께(T1a, T1b)는 상기 증착 산화물 층(75)의 두께(T2) 보다 클 수 있다.
상기 산화 산화물 층(45)은 상기 아이솔레이션 영역(25)의 물질 보다 밀도가 높은 물질로 형성될 수 있다. 예를 들어, 상기 아이솔레이션 영역(25)은 TOSZ 산화물(tonen silazene oxide) 또는 F-CVD(flowalble-CVD) 산화물로 형성할 수 있고, 상기 산화 산화물 층(45)은 반도체 물질을 산화시키어 형성되는 산화 산화물(oxidation oxide material)로 형성할 수 있다.
일 예에서, 상기 산화 산화물 층(45)은 제1 산화 산화물 층(35) 및 제2 산화 산화물 층(43)을 포함할 수 있다.
상기 제1 산화 산화물 층(35)은 상기 핀 활성 영역(20)을 제1 온도에서 산화시키어 형성되는 산화물일 수 있다. 상기 핀 활성 영역(20)이 실리콘으로 형성되는 경우에, 상기 제1 산화 산화물 층(35)은 산화 실리콘 산화물(oxidation silicon oxide)로 형성될 수 있다.
상기 제2 산화 산화물 층(43)은 반도체 물질 층을 상기 제1 온도 보다 높은 제2 온도에서 산화시키어 형성되는 산화물일 수 있다. 상기 반도체 물질 층이 실리콘인 경우에, 상기 제2 산화 산화물 층(43)은 상기 제1 산화 산화물 층(35) 보다 높은 온도에서 형성된 산화 실리콘 산화물로 형성될 수 있다.
이와 같은 상기 산화 산화물 층(45)은 상기 핀 활성 영역(20)의 상기 돌출 부(16)와 직접적으로 접촉하면서 증착 공정에 의한 산화물 보다 높은 품질(quality)을 갖는 산화 실리콘 산화물로 형성될 수 있다. 이와 같은 산화 산화물 층(45)을 포함하는 게이트 유전 구조체(80)의 신뢰성은 향상될 수 있다. 따라서, 상기 핀 활성 영역(20)의 상기 돌출 부(16), 상기 불순물 영역들(60) 및 상기 게이트 구조체(90)로 구성될 수 있는 핀펫(FinFET) 소자의 높은 신뢰성을 확보할 수 있다. 이와 같이 신뢰성이 높아진 핀펫 소자를 채택하는 반도체 소자의 신뢰성을 향상시킬 수 있다.
본 발명의 기술적 사상의 일 실시예에 따르면, 상기 게이트 유전 구조체(80)는 제1 산화 산화물 층(35) 및 상기 제1 산화 산화물 층(35) 보다 높은 온도에서 형성되는 상기 제2 산화 산화물 층(43)을 구비하는 상기 산화 산화물 층(45)을 포함할 수 있다. 그렇지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 이하에서, 도 3a, 도 3b, 도 4a, 도 4b, 도 5a 및 도 5b를 참조하여 신뢰성을 향상시킬 수 있는 상기 게이트 유전 구조체(80)의 변형 예들에 대하여 설명하기로 한다.
우선, 도 3a 및 도 3b를 참조하여 상기 게이트 유전 구조체(80)의 변형 예에 대하여 설명하기로 한다.
도 3a 및 도 3b를 참조하면, 게이트 유전 구조체(80')는 산화 산화물 층(45') 및 증착 산화물 층(75)을 포함할 수 있다. 상기 산화 산화물 층(45')은 상기 핀 활성 영역(20)의 상기 돌출 부(16)와 접촉하면서 상기 아이솔레이션 영역(25) 사이로 연장되는 열 산화 산화물(thermal oxidation oxide material)로 형성될 수 있다.
상기 산화 산화물 층(45')은, 도 2a 및 도 2b에서 설명한 상기 산화 산화물 층(45)과 실질적으로 동일한 두께로 형성될 수 있다. 상기 증착 산화물 층(75)은 도 2a 및 도 2b에서 설명한 것과 같은 상기 증착 산화물 층(75)과 동일할 수 있다.
다음으로, 도 4a 및 도 4b를 참조하여 상기 게이트 유전 구조체(80)의 다른 변형 예를 설명하기로 한다.
도 4a 및 도 4b를 참조하면, 게이트 유전 구조체(180)는 산화 산화물 층(145) 및 증착 산화물 층(175)을 포함할 수 있다. 상기 산화 산화물 층(145)은 상기 돌출부(16)의 표면 상에 형성될 수 있다. 상기 산화 산화물 층(145)은, 도 2a 및 도 2b에서 설명한 상기 산화 산화물 층(45)과 실질적으로 동일한 두께로 형성될 수 있다. 예를 들어, 상기 산화 산화물 층(145)은, 도 2a 및 도 2b에서 설명한 상기 산화 산화물 층(45)과 마찬가지로, 상기 핀 활성 영역(20)의 상부 영역의 폭의 절반 크기 보다 큰 두께로 형성될 수 있다.
상기 증착 산화물 층(175)은 상기 산화 산화물 층(145) 보다 얇은 두께로 형성될 수 있으며, 상기 게이트 전극 구조체(85)와 상기 산화 산화물 층(145) 사이 및 상기 게이트 전극 구조체(85)와 상기 아이솔레이션 영역(25) 사이로 연장될 수 있다. 상기 증착 산화물 층(175)은 상기 아이솔레이션 영역(25)과 접촉할 수 있다.
다음으로, 도 5a 및 도 5b를 참조하여 상기 게이트 유전 구조체(80)의 또 다른 변형 예를 설명하면서, 상기 핀 활성 영역(20)의 변형 예에 대하여 설명하기로 한다.
도 5a 및 도 5b를 참조하면, 핀 활성 영역(20')은 몸체 부(13), 돌출 부(16') 및 버퍼 에피 층(142)을 포함할 수 있다. 상기 핀 활성 영역(20')에서, 도 2a, 도 2b 및 도 2c에서 설명한 것과 같이, 상기 몸체 부(13)는 상기 아이솔레이션 영역(25)을 관통하는 부분일 수 있고, 상기 돌출 부(16')는 상기 몸체 부(13) 상에 배치되는 부분일 수 있다. 상기 버퍼 에피 층(142)은 상기 돌출 부(16')의 표면 상에 배치될 수 있다.
게이트 유전 구조체(180')는 산화 산화물 층(145') 및 증착 산화물 층(175)을 포함할 수 있다. 상기 산화 산화물 층(145)은 상기 버퍼 에피 층(142)을 덮을 수 있다. 상기 증착 산화물 층(175)은 상기 산화 산화물 층(145) 보다 얇은 두께로 형성될 수 있으며, 상기 게이트 전극 구조체(85)와 상기 산화 산화물 층(145) 사이 및 상기 게이트 전극 구조체(85)와 상기 아이솔레이션 영역(25) 사이로 연장될 수 있다. 상기 증착 산화물 층(175)은 상기 아이솔레이션 영역(25)과 접촉할 수 있다.
도 6은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자(200)를 나타낸 평면도이다.
도 7, 도 8, 도 9 및 도 10은 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자(200)의 예들을 각각 설명하기 위한 단면도들이다. 도 7, 도 8, 도 9 및 도 10은 도 6의 III-III'선을 따라 취해진 영역 및 도 6의 IV-IV'선을 따라 취해진 영역을 나타낸 단면도들이다.
우선, 도 6 및 도 7을 참조하여 본 발명의 기술적 사상의 다른 실시예에 따른 반도체 소자(200)의 일 예를 설명하기로 한다.
도 6 및 도 7을 참조하면, 제1 회로 영역(1a) 및 제2 회로 영역(1b)을 갖는 기판(5)을 준비할 수 있다. 상기 기판(5)은 실리콘 등과 같은 반도체 물질로 형성될 수 있는 반도체 기판일 수 있다. 상기 제1 회로 영역(1a)은 I/O 소자를 포함하는 영역일 수 있고, 상기 제2 회로 영역(1b)은 로직 소자(logic device) 또는 에스램 등과 같은 메모리 소자를 포함하는 영역일 수 있다.
상기 제1 회로 영역(1a)의 상기 기판(5) 상에 도 2a, 도 2b 및 도 2c에서 설명한 것과 같은 제1 핀 활성 영역(20) 및 제1 아이솔레이션 영역(25)이 배치될 수 있다. 상기 제2 회로 영역(1b)의 상기 기판(5) 상에 제2 핀 활성 영역(22) 및 제2 아이솔레이션 영역(27)이 배치될 수 있다. 상기 제1 및 제2 핀 활성 영역들(20, 22)의 각각은 도 2a, 도 2b, 및 도 2c에서 설명한 것과 같은 상기 몸체 부(13) 및 상기 돌출 부(16)를 포함할 수 있다.
상기 제1 회로 영역(1a)의 상기 기판(5) 상에 상기 제1 핀 활성 영역(20)을 가로지르며 상기 제1 아이솔레이션 영역(25) 상으로 연장되는 제1 게이트 구조체(90)가 배치될 수 있다. 상기 제2 회로 영역(1b)의 상기 기판(5) 상에 상기 제2 핀 활성 영역(22)을 가로지르며 상기 제2 아이솔레이션 영역(27) 상으로 연장되는 제2 게이트 구조체(290)가 배치될 수 있다.
상기 제1 게이트 구조체(90)는 도 1, 도 2a 및 도 2b에서 설명한 상기 게이트 구조체(90)와 동일할 수 있다. 상기 제1 게이트 구조체(90)는 상기 제1 게이트 유전 구조체(80) 상의 제1 게이트 전극 구조체(85)를 포함할 수 있다. 상기 제1 게이트 유전 구조체(80)는 도 2a 및 도 2b에서 설명한 상기 게이트 유전 구조체(80)와 동일할 수 있다. 예를 들어, 상기 제1 게이트 유전 구조체(80)는 산화 산화물 층(45) 및 제1 증착 산화물 층(75)을 포함할 수 있다. 상기 산화 산화물 층(45) 및 상기 제1 증착 산화물 층(75)은 도 2a 및 도 2b에서 설명한 상기 산화 산화물 층(45) 및 상기 증착 산화물 층(75)과 동일할 수 있다. 예를 들어, 상기 증착 산화물 층(75)은 상기 게이트 전극 구조체(85)와 상기 핀 활성 영역(20) 사이 및 상기 게이트 전극 구조체(85)와 상기 아이솔레이션 영역(25) 사이에 배치되면서 상기 게이트 전극 구조체(85)의 측면 상으로 연장될 수 있고, 상기 산화 산화물 층(45)은 상기 증착 산화물 층(75)과 상기 핀 활성 영역(20) 사이에 배치될 수 있으며, 상기 증착 산화물 층(75)과 상기 아이솔레이션 영역(25) 사이로 연장되고, 상기 게이트 전극 구조체(85)의 측면 상으로 연장되지 않을 수 있다. 이와 같이, 상기 산화 산화물 층(45) 및 상기 제1 증착 산화물 층(75)은 도 2a 및 도 2b에서 설명한 상기 산화 산화물 층(45) 및 상기 증착 산화물 층(75)과 동일한 구조 및 동일한 물질로 형성될 수 있으므로, 여기서 자세한 설명은 생략하기로 한다.
상기 제2 게이트 구조체(90b)는 제2 게이트 유전 구조체(280) 및 상기 제2 게이트 유전 구조체(280) 상의 제2 게이트 전극 구조체(285)를 포함할 수 있다. 상기 제2 게이트 전극 구조체(285)는 상기 제2 핀 활성 영역(22)을 가로지르며 상기 제2 아이솔레이션 영역(27) 상으로 연장될 수 있다. 상기 제2 게이트 유전 구조체(280)은 계면 산화물 층(235) 및 제2 증착 산화물 층(275)을 포함할 수 있다. 상기 계면 산화물 층(235)은 상기 산화 산화물 층(45) 보다 얇은 두께로 형성될 수 있다. 상기 제2 증착 산화물 층(275)는 상기 제1 증착 산화물 층(75)과 실질적으로 동일한 물질 및/또는 동일한 두께로 형성될 수 있다.
일 실시예에서, 상기 제1 회로 영역(1a) 상에 배치되는 상기 제1 게이트 유전 구조체(90)는 도 2a 및 도 2b에서 설명한 게이트 유전 구조체(90)와 동일할 수 있다. 그렇지만, 본 발명의 기술적 사상은 이에 한정되지 않고 상기 제1 게이트 유전 구조체(90)는 다양하게 변형될 수 있다. 이와 같은 상기 제1 게이트 유전 구조체(90)의 변형 예들에 대하여 도 8, 도 9 및 도 10을 각각 참조하여 설명하기로 한다.
우선, 도 8을 참조하면, 상기 제1 회로 영역(1a)의 상기 기판(5) 상에 형성되는 상기 게이트 구조체(90)는 도 3a 및 도 3b에서 설명한 상기 게이트 유전 구조체(80')와 동일한 제1 게이트 유전 구조체(80')를 포함할 수 있다.
다음으로, 도 9를 참조하면, 상기 제1 회로 영역(1a)의 상기 기판(5) 상에 형성되는 상기 게이트 구조체(90)는 도 4a 및 도 4b에서 설명한 상기 게이트 유전 구조체(180)와 동일한 제1 게이트 유전 구조체(180)를 포함할 수 있다.
다음으로, 도 10을 참조하면, 상기 제1 회로 영역(1a)의 상기 기판(5) 상에 형성되는 상기 게이트 구조체(90)는 도 5a 및 도 5b에서 설명한 상기 게이트 유전 구조체(180')와 동일한 제1 게이트 유전 구조체(180')를 포함할 수 있다.
일 실시예에서, 상기 제1 회로 영역(1a) 상에 배치되는 상기 제1 핀 활성 영역(20) 및 상기 제2 회로 영역(1b) 상에 배치되는 상기 제2 핀 활성 영역(22)은 도 2a, 도 2b 및 도 2c에서 설명한 상기 핀 활성 영역(20)과 동일할 수 있다. 그렇지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 이와 같은 핀 활성 영역의 변형 예에 대하여 도 10을 참조하여 설명하기로 한다.
도 10을 참조하면, 상기 제1 회로 영역(1a) 상에 배치되는 제1 핀 활성 영역(20') 및 상기 제2 회로 영역(1b) 상에 배치되는 제2 핀 활성 영역(22')의 각각은 도 5a 및 도 5b에서 설명한 상기 핀 활성 영역(20')과 동일할 수 있다. 예를 들어, 상기 제1 회로 영역(1a) 상에 배치되는 제1 핀 활성 영역(20') 및 상기 제2 회로 영역(1b) 상에 배치되는 제2 핀 활성 영역(22')의 각각은 도 5a 및 도 5b에서 설명한 것과 같은 상기 몸체 부(13), 상기 돌출 부(16') 및 상기 버퍼 에피 층(142)을 포함할 수 있다.
도 1, 도 2a, 도 2b 및 도 2c를 참조하여 설명한 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 형성 방법의 일 예에 대하여 도 11 내지 도 19를 참조하여 설명하기로 한다. 도 11 내지 도 19는 도 1의 I-I'선을 따라 취해진 영역 및 도 1의 II-II'선을 따라 취해진 영역을 나타낸 단면도들이다.
도 1 및 도 11을 참조하면, 기판(5)을 준비할 수 있다. 상기 기판(5)은 실리콘 등과 같은 반도체 물질로 형성될 수 있는 반도체 기판일 수 있다.
상기 기판(5) 상에 핀 활성 영역(20)을 형성할 수 있다. 상기 핀 활성 영역(20)을 형성하는 것은 상기 기판(5)을 식각하여 트렌치들(10)을 형성하는 것을 포함할 수 있다.
상기 트렌치들(10)을 부분적으로 채우는 아이솔레이션 영역(25)을 형성할 수 있다. 상기 아이솔레이션 영역(25)은 실리콘 산화물 계열의 절연성 물질로 형성될 수 있다. 상기 아이솔레이션 영역(25)을 형성하는 것은 상기 트렌치들(10)을 갖는 기판 상에 절연성 물질 층을 형성하고, 상기 절연성 물질 층을 평탄화하고, 상기 평탄화된 절연성 물질 층을 에치-백하는 것을 포함할 수 있다. 상기 절연성 물질 층은 TOSZ 산화물(tonen silazene oxide) 또는 F-CVD(flowalble-CVD) 산화물로 형성할 수 있다.
일 예에서, 상기 핀 활성 영역(20)은 상기 아이솔레이션 영역(25)을 관통하는 몸체 부(13) 및 상기 아이솔레이션 영역(25)으로부터 돌출되는 돌출 부(16)을 포함할 수 있다.
일 예에서, 상기 핀 활성 영역(20)에서, 상기 몸체 부(13)은 상기 돌출 부(16) 보다 큰 폭을 가질 수 있다.
도 1 및 도 12를 참조하면, 표면 처리 공정(28)을 진행할 수 있다. 상기 핀 활성 영역(20)의 상기 돌출 부(16)은 상기 표면 처리 공정(28)에 의해 표면 거칠기(roughness)가 개선될 수 있다. 상기 표면 처리 공정(28)은 수소를 이용하는 플라즈마 공정일 수 있다.
일 예에서, 상기 표면 처리 공정(28)에 의해서, 상기 핀 활성 영역(20)의 상기 돌출 부(16)의 상부는 라운딩될 수 있다.
도 1 및 도 13을 참조하면, 제1 산화 공정(30)을 진행하여 상기 핀 활성 영역(20)의 상기 돌출 부(16)의 노출된 표면을 산화시키어 제1 산화 산화물 층(35)을 형성할 수 있다. 상기 제1 산화 공정(30)은 플라즈마 산화(plasma oxidation) 공정일 수 있다.
상기 제1 산화 산화물 층(35)은 상기 핀 활성 영역(20)의 상기 돌출 부(16) 내의 제1 원소와 상기 제1 산화 공정(30)에 의해 외부에서 공급되는 산소를 반응시키어 상기 제1 원소의 산화물로 형성될 수 있다. 예를 들어, 상기 핀 활성 영역(20)이 실리콘으로 형성되는 경우에, 상기 제1 산화 산화물 층(35)은 산화 실리콘 산화물(oxidation silicon oxide)로 형성될 수 있다.
도 1 및 도 14를 참조하면, 상기 제1 산화 산화물 층(35)을 갖는 기판 상에 반도체 층(40)을 형성할 수 있다. 상기 반도체 층(40)은 CVD 또는 ALD 등과 같은 증착 공정을 이용하여 상기 제1 산화 산화물 층(35)을 갖는 기판 상에 콘포멀하게(conformally) 형성될 수 있다.
일 예에서, 상기 반도체 층(40)은 실리콘 층으로 형성될 수 있다.
도 1 및 도 15를 참조하면, 제2 산화 공정(42)을 진행하여, 상기 반도체 층(도 14의 40)을 산화시키어 제2 산화 산화물 층(oxidation oxide layer; 43)을 형성할 수 있다.
일 예에서, 상기 반도체 층(도 14의 40)은 전부 산화될 수 있다.
일 예에서, 상기 제2 산화 공정(42)은 열 산화 공정으로 진행될 수 있다.
일 예에서, 상기 제1 산화 공정(도 13의 30)은 저온 공정일 수 있고, 상기 제2 산화 공정(42)은 고온 공정일 수 있다. 상기 제2 산화 공정(42)은 상기 제1 산화 공정(도 13의 30) 보다 높은 온도로 진행될 수 있다. 예를 들어, 상기 제1 산화 공정(도 13의 30)은 대략 500℃ 이하의 온도에서 진행될 수 있고, 상기 제2 산화 공정(42)은 상기 제1 산화 공정(도 13의 30)의 공정 온도 보다 높은 온도, 예를 들어 대략 800℃이상의 온도로 공정이 진행될 수 있다. 상기 제2 산화 공정(42)은 대략 800℃ 내지 대략 1050℃ 사이의 온도에서 공정이 진행될 수 있는 ISSG(in situ steam generaion) 산화 공정일 수 있다.
상기 제2 산화 산화물 층(43)은 상기 반도체 층(도 14의 40) 내의 원소와 상기 제2 산화 공정(42)에 의해 공급되는 산소 원소가 반응하여 형성될 수 있다. 예를 들어, 상기 반도체 층(40)을 실리콘 층으로 형성하는 경우에, 상기 제2 산화 산화물 층(43)은 실리콘 산화 산화물 층(silicon oxidation oxide layer)으로 형성될 수 있다.
상기 제2 산화 산화물 층(43)은 상기 핀 활성 영역(20)의 상기 돌출 부(16) 내의 제1 원소, 예를 들어 실리콘 원소의 소모 없이 형성될 수 있다. 따라서, 상기 제2 산화 산화물 층(43)을 원하는 두께로 형성하면서 상기 핀 활성 영역(20)의 상기 돌출 부(16)의 폭 감소를 최소화할 수 있다. 상기 제2 산화 산화물 층(43)의 두께는 도 2a 및 도 2b에서 설명한 바와 같을 수 있다.
도 1 및 도 16을 참조하면, 상기 제2 산화 산화물 층(43)을 갖는 기판 상에 패턴들(52)을 형성하면서 상기 패턴들(52) 사이의 개구부들(57)을 형성할 수 있다. 상기 패턴들(52)의 각각은 차례로 적층된 예비 게이트 패턴(48) 및 마스크 패턴(50)을 포함할 수 있다. 상기 예비 게이트 패턴들(48)은 폴리 실리콘 등과 같은 물질로 형성될 수 있고, 상기 마스크 패턴들(50)은 실리콘 질화물 등과 같은 물질로 형성될 수 있다. 상기 개구부들(57)은 상기 핀 활성 영역(20)과 중첩할 수 있다.
상기 개구부들(57) 내의 상기 패턴들(52)의 측면들 상에 절연성 스페이서들(55)을 형성할 수 있다. 상기 절연성 스페이서들(55)은 실리콘 산화물(silicon oxide) 또는 실리콘 질화물(silicon nitride) 등과 같은 절연성 물질로 형성될 수 있다.
상기 개구부들(57) 하부의 상기 핀 활성 영역(20) 내에 불순물 영역들(60)을 형성할 수 있다. 상기 불순물 영역들(60)은 상기 핀 활성 영역(20)과 다른 도전형을 가질 수 있다. 예를 들어, 상기 핀 활성 영역(20)이 P 형의 도전형인 경우에, 상기 불순물 영역들(60)은 N 형의 도전형일 수 있다. 이와는 달리, 상기 핀 활성 영역(20)이 N 형의 도전형인 경우에, 상기 불순물 영역들(60)은 P 형의 도전형일 수 있다.
일 예에서, 상기 불순물 영역들(60)을 형성하는 것은 상기 개구부들(57) 하부의 상기 핀 활성 영역(20)을 식각하여 리세스들(58)을 형성하고, 상기 리세스들(58) 내에 불순물을 포함하는 에스이지(selective epitaxial growth; SEG) 패턴들을 형성하는 것을 포함할 수 있다.
도 1 및 도 17을 참조하면, 상기 개구부들(57)을 채우는 층간 절연 층(65)을 형성할 수 있다. 상기 층간 절연 층(65)은 실리콘 산화물(silicon oxide) 계열의 절연성 물질로 형성될 수 있다. 상기 층간 절연 층(65)을 형성하는 것은 상기 불순물 영역들(60)을 갖는 기판 상에 상기 개구부들(65)을 채우는 절연성 물질을 형성하고, 상기 마스크 패턴들(도 16의 50)이 제거되면서 상기 예비 게이트 패턴들(48)이 노출될때까지 상기 절연성 물질을 평탄화하는 것을 포함할 수 있다.
도 1 및 도 18을 참조하면, 식각 공정을 진행하여, 상기 예비 게이트 패턴들(48)을 선택적으로 제거하면서 게이트 트렌치들(70)을 형성할 수 있다. 상기 게이트 트렌치들(70)에 의해 상기 제2 산화 산화물 층(43)이 노출될 수 있다.
도 1 및 도 19를 참조하면, 상기 게이트 트렌치들(70)을 갖는 기판 상에 ALD 등과 같은 증착 공정을 진행하여 증착 산화물 층(deposition oxide layer; 75)을 콘포멀하게(conformally) 형성할 수 있다.
일 예에서, 상기 증착 산화물 층(75)은 상기 제1 산화 산화물 층(35) 및 상기 제2 산화 산화물 층(43)을 포함하는 산화 산화물 층(45) 보다 유전상수가 큰 고유전체(high-k dielectric)로 형성할 수 있다. 예를 들어, 상기 증착 산화물 층(75)은 하프늄 기반 유전체(Hf-based dielectric; 예를 들어 하프늄 산화물), 알루미늄 기반 유전체(예를 들어, 알루미늄 산화물), 또는 란탈 기반 유전체(예를 들어, 란탈 산화물) 중 적어도 하나 또는 이들의 조합으로 형성될 수 있다.
상기 증착 산화물 층(75), 상기 제2 산화 산화물 층(43) 및 상기 제1 산화 산화물 층(35)은 게이트 유전 구조체(gate dielectric structrure; 80)를 구성할 수 있다.
다시, 도 1과 함께 도 2a, 도 2b 및 도 2c를 참조하면, 상기 게이트 유전 구조체(80)를 갖는 기판 상에 게이트 도전 층을 형성하고, 상기 게이트 도전 층을 평탄화하여 상기 게이트 트렌치 내에 게이트 전극 구조체(90)을 형성할 수 있다.
다음으로, 도 20 및 도 21을 참조하여 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 형성 방법의 다른 예를 설명하기로 한다.
도 20을 참조하면, 도 11 및 도 12를 참조하여 설명한 것과 동일한 공정을 진행하여 기판(5) 상에 상기 핀 활성 영역(20) 및 상기 아이솔레이션 영역(25)을 형성할 수 있다. 상기 핀 활성 영역(20)은 상기 아이솔레이션 영역(25)을 관통하는 몸체 부(13) 및 상기 몸체 부(13) 상의 돌출 부(16)를 포함할 수 있다.
이어서, 증착 공정을 진행하여 상기 핀 활성 영역(20) 및 상기 아이솔레이션 영역(25) 상에, 도 14에서 설명한 것과 같은, 상기 반도체 층(40)을 콘포멀하게 형성할 수 있다. 상기 반도체 층(40)은 상기 핀 활성 영역(20)의 상기 돌출 부(16)와 접촉할 수 있다.
도 21을 참조하면, 도 15에서 설명한 상기 제2 산화 공정(42)과 동일한 산화 공정을 진행하여 상기 반도체 층(도 20의 40)을 전부 산화시키어 산화 산화물 층(45')을 형성할 수 있다. 따라서, 도 3a 및 도 3b에서 설명한 상기 산화 산화물 층(45')을 형성할 수 있다.
이어서, 도 16 내지 도 19에서 설명한 것과 동일한 공정을 진행하여 상기 산화 산화물 층(45') 상에 증착 산화물 층(75)을 형성할 수 있다.
다음으로, 도 22 및 도 23을 참조하여 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 형성 방법의 다른 예를 설명하기로 한다.
도 22를 참조하면, 도 11 및 도 12를 참조하여 설명한 것과 동일한 공정을 진행하여 기판(5) 상에 상기 핀 활성 영역(20) 및 상기 아이솔레이션 영역(25)을 형성할 수 있다.
이어서, 에스이지(selective epitaxial growth; SEG) 공정을 진행하여 상기 핀 활성 영역(20)의 상기 돌출부(16)로부터 반도체 층(140)을 성장시킬 수 있다.
도 23을 참조하면, 도 15에서 설명한 상기 제2 산화 공정(42)과 동일한 산화 공정을 진행하여 상기 반도체 층(도 22의 140)을 산화시키어 산화 산화물 층(145)을 형성할 수 있다. 따라서, 도 4a 및 도 4b에서 설명한 상기 산화 산화물 층(145)을 형성할 수 있다.
이어서, 도 16 내지 도 19에서 설명한 것과 동일한 공정을 진행하여 상기 산화 산화물 층(145) 상에 증착 산화물 층(175)을 형성할 수 있다.
다음으로, 도 24 내지 도 26을 참조하여 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자 형성 방법의 다른 예를 설명하기로 한다.
도 24를 참조하면, 제1 회로 영역(1a) 및 제2 회로 영역(1b)을 갖는 기판(5)을 준비할 수 있다. 도 11 및 도 12를 참조하여 설명한 것과 동일한 공정을 진행하여 상기 제1 회로 영역(1a)의 상기 기판(5) 상에 제1 핀 활성 영역(20) 및 제1 아이솔레이션 영역(25)을 형성하고, 상기 제2 회로 영역(1b)의 상기 기판(5) 상에 제2 핀 활성 영역(22) 및 제2 아이솔레이션 영역(27)을 형성할 수 있다.
이어서, 도 13 내지 도 15에서 설명한 것과 동일한 공정을 진행하여, 도 15에서 설명한 것과 같은 상기 제1 산화 산화물 층(35) 및 제2 산화 산화물 층(43)을 형성할 수 있다.
도 16 내지 도 18에서 설명한 것과 동일한 공정을 진행하여 상기 제1 회로 영역(1a) 상에 제1 게이트 트렌치를 형성하고, 상기 제2 회로 영역(1b) 상에 제2 게이트 트렌치를 형성할 수 있다.
도 25를 참조하면, 상기 제2 회로 영역(1a)의 상기 제1 산화 산화물 층(35) 및 상기 제2 산화 산화물 층(43)을 선택적으로 제거할 수 있다.
도 26을 참조하면, 상기 제2 회로 영역(1b)의 상기 제2 핀 활성 영역(22)의 상기 돌출 부(16)의 표면에 계면 산화물 층(235)을 형성할 수 있다. 상기 계면 산화물 층(235)은 상기 제2 산화 산화물 층(43) 보다 얇은 두께로 형성될 수 있다.
상기 제1 회로 영역(1a)의 상기 기판(5) 상에 제1 증착 산화물 층(75)을 형성하면서 상기 제2 회로 영역(1b)의 상기 기판(5) 상에 제2 증착 산화물 층(275)을 형성할 수 있다.
도 27 및 도 28는 본 발명의 기술적 사상의 실시 예에 따른 전자 장치의 시스템 블록도들 이다.
도 27을 참조하면, 도 1 내지 도 26을 참조하여 설명한 것과 같은 또는 유사한 반도체 소자는 전자 시스템(300)에 적용될 수 있다. 상기 전자 시스템(300)은 바디(Body; 310), 마이크로프로세서 (MicroProcessor; 320), 파워(Power; 330), 기능 유닛(Function Unit; 340), 및 디스플레이 컨트롤러(Display Controller; 350)를 포함할 수 있다. 상기 바디(310)는 인쇄 회로기판(PCB)으로 형성된 마더 보드(Mother Board)일 수 있다. 상기 마이크로프로세서(320), 상기 파워(330), 상기 기능 유닛(340), 및 상기 디스플레이 컨트롤러(350)는 상기 바디(310)에 장착될 수 있다. 상기 바디(310)의 내부 혹은 상기 바디(310)의 외부에 디스플레이(360)가 배치될 수 있다. 예를 들면, 상기 디스플레이(360)는 상기 바디(310)의 표면에 배치되어 상기 디스플레이 컨트롤러(350)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워(330)는 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로프로세서(320), 상기 기능 유닛(340), 상기 디스플레이 컨트롤러(350) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로프로세서(320)는 상기 파워(330)로부터 전압을 공급받아 상기 기능 유닛(340)과 상기 디스플레이(360)를 제어할 수 있다. 상기 기능 유닛(340)은 다양한 전자 시스템(300)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(300)이 스마트 폰인 경우 상기 기능 유닛(340)은 다이얼링, 또는 외부 장치(External Apparatus; 370)와의 교신으로 상기 디스플레이(360)로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서(Camera Image Processor)의 역할을 할 수 있다.
응용 실시 예에서, 상기 전자 시스템(300)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(340)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(340)은 유선 혹은 무선의 통신 유닛(Communication Unit; 380)을 통해 상기 외부 장치(370)와 신호를 주고 받을 수 있다. 더 나아가서, 상기 전자 시스템(300)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 상기 기능 유닛(340)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다. 이에 더하여, 상기 기능 유닛(340)은 대용량 저장 장치를 포함할 수 있다.
도 1 내지 도 26을 참조하여 설명한 것과 같은 또는 유사한 반도체 소자는 상기 기능 유닛(340) 또는 상기 마이크로 프로세서(320)에 적용될 수 있다.
도 28을 참조하면, 전자 시스템(400)은 본 발명 기술적 사상의 다양한 실시 예들에 의한 반도체 소자들 중 적어도 하나를 포함할 수 있다. 전자 시스템(400)은 모바일 기기 또는 컴퓨터를 제조하는데 사용될 수 있다. 예를 들어, 상기 전자 시스템(400)은 메모리 시스템(412), 마이크로프로세서(414), 램(416), 버스(420), 및 유저 인터페이스(418)를 포함할 수 있다. 상기 마이크로프로세서(414), 상기 메모리 시스템(412), 및 상기 유저 인터페이스(418)는 상기 버스(420)를 경유하여 상호 접속될 수 있다. 상기 유저 인터페이스(418)는 상기 전자 시스템(400)으로 데이터를 입력하거나 상기 전자 시스템(400)으로부터 데이터를 출력하는데 사용될 수 있다. 상기 마이크로프로세서(414)는 상기 전자 시스템(400)을 프로그램 및 컨트롤할 수 있다. 상기 램(416)은 상기 마이크로프로세서(414)의 동작 메모리로 사용될 수 있다. 상기 마이크로프로세서(414), 상기 램(416) 및/또는 다른 구성 요소들은 단일 패키지 내에 조립될 수 있다. 상기 메모리 시스템(412)은 상기 마이크로프로세서(414) 동작용 코드들, 상기 마이크로프로세서(414)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 상기 메모리 시스템(412)은 컨트롤러 및 메모리를 포함할 수 있다.
도 1 내지 도 26을 참조하여 설명한 것과 유사한 반도체 소자는 상기 마이크로프로세서(414), 상기 램(416), 또는 상기 메모리 시스템(412)에 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
5 : 기판 13 : 몸체 부
16 : 돌출 부 20, 22 : 핀 활성 영역
25, 27 : 아이솔레이션 영역 28 : 표면 처리 공정
30 : 제1 산화 공정 35 : 제1 산화 산화물 층
40 : 반도체 층 42 : 제2 산화 공정
43 : 제2 산화 산화물 층 45, 145 : 산화 산화물 층
55 : 절연성 스페이서 65 : 층간 절연 층
70 : 게이트 트렌치 75, 175 : 증착 산화물 층
80, 180 : 게이트 유전 구조체 85, 285 : 게이트 전극 구조체
90, 290 : 게이트 구조체

Claims (10)

  1. 기판 상의 핀 활성 영역, 상기 핀 활성 영역은 하부 영역, 상기 하부 영역 상의 중간 영역 및 상기 중간 영역 상의 상부 영역을 포함하고, 상기 중간 영역은 상기 상부 영역의 측면들 보다 완만한 경사의 측면들을 갖고;
    상기 핀 활성 영역의 상기 하부 영역의 측면 상의 아이솔레이션 영역;
    상기 핀 활성 영역과 교차하며 상기 아이솔레이션 영역 상으로 연장되는 게이트 전극 구조체; 및
    산화 산화물 층(oxidation oxide layer) 및 증착 산화물 층(deposition oxide layer)을 구비하며 상기 핀 활성 영역의 상기 상부 영역의 폭의 절반 크기 보다 두꺼운 게이트 유전 구조체를 포함하되,
    상기 증착 산화물 층은 상기 게이트 전극 구조체와 상기 핀 활성 영역 사이, 및 상기 게이트 전극 구조체와 상기 아이솔레이션 영역 사이에 배치되고,
    상기 산화 산화물 층은 상기 핀 활성 영역과 상기 증착 산화물 층 사이에 배치되는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 증착 산화물 층은 상기 산화 산화물 층 보다 유전 상수가 큰 고유전체로 형성되는 반도체 소자.
  3. 제 1 항에 있어서,
    상기 산화 산화물 층은 상기 핀 활성 영역의 상기 상부 영역의 폭의 절반 크기 보다 큰 두께를 갖는 반도체 소자.
  4. 제 3 항에 있어서,
    상기 산화 산화물 층은 상기 핀 활성 영역의 상기 상부 영역의 폭의 크기 보다 작은 두께를 갖는 반도체 소자.
  5. 제 1 항에 있어서,
    상기 증착 산화물 층은 상기 산화 산화물 층 보다 얇은 두께를 갖는 반도체 소자.
  6. 제 1 항에 있어서,
    상기 증착 산화물 층은 상기 게이트 전극 구조체의 측면 상으로 연장되고,
    상기 산화 산화물 층은 상기 게이트 전극 구조체의 측면 상으로 연장되지 않는 반도체 소자.
  7. 기판 상의 제1 아이솔레이션 영역;
    상기 제1 아이솔레이션 영역을 관통하며 상기 아이솔레이션 영역으로부터 돌출되는 제1 핀 활성 영역; 및
    상기 제1 핀 활성 영역을 가로지르며 상기 제1 아이솔레이션 영역 상으로 연장되는 제1 게이트 구조체를 포함하되,
    상기 제1 게이트 구조체는 제1 게이트 유전 구조체 및 상기 제1 게이트 유전 구조체 상의 제1 게이트 전극 구조체를 포함하고,
    상기 제1 게이트 유전 구조체는 산화 산화물 층 및 상기 산화 산화물 층 보다 유전상수가 큰 고유전체(high-k dielectric)으로 형성되는 제1 증착 산화물 층을 포함하고,
    상기 제1 증착 산화물 층은 상기 제1 게이트 전극 구조체와 상기 제1 핀 활성 영역 사이, 및 상기 제1 게이트 전극 구조체와 상기 제1 아이솔레이션 영역 사이에 개재되면서 상기 제1 게이트 전극 구조체의 측면 상으로 연장되고,
    상기 산화 산화물 층은 상기 제1 증착 산화물 층과 상기 제1 핀 활성 영역 사이에 개재되면서 상기 제1 게이트 전극 구조체의 측면 상으로 연장되지 않고,
    상기 제1 산화 산화물 층은 상기 제1 증착 산화물 층 보다 두꺼운 반도체 소자.
  8. 제 7 항에 있어서,
    상기 기판 상의 제2 아이솔레이션 영역;
    상기 제2 아이솔레이션 영역을 관통하며 상기 제2 아이솔레이션 영역으로부터 돌출되는 제2 핀 활성 영역; 및
    상기 제2 핀 활성 영역을 가로지르며 상기 제2 아이솔레이션 영역 상으로 연장되는 제2 게이트 구조체를 더 포함하되,
    상기 제2 게이트 구조체는 제2 게이트 유전 구조체 및 상기 제2 게이트 유전 구조체 상의 제2 게이트 전극 구조체를 포함하고,
    상기 제2 게이트 유전 구조체는 계면 산화물 층 및 상기 계면 산화물 층 상의 제2 증착 산화물 층을 포함하고,
    상기 계면 산화물 층은 상기 산화 산화물 층 보다 얇은 반도체 소자.
  9. 제 7 항에 있어서,
    상기 산화 산화물 층은 상기 제1 핀 활성 영역의 폭의 절반 크기 보다 크며 상기 제1 핀 활성 영역의 폭 보다 작은 두께를 갖는 반도체 소자.
  10. 제 7 항에 있어서,
    상기 제1 핀 활성 영역은 서로 인접하는 제1 부분 및 제2 부분을 포함하되,
    상기 제1 부분은 상기 산화 산화물 층과 마주보고,
    상기 제2 부분은 상기 제1 아이솔레이션 영역과 마주보고,
    상기 제1 부분은 상기 제2 부분 보다 리세스되고,
    상기 산화 산화물 층은 상기 제1 부분의 리세스된 깊이 보다 3배 이상의 두께를 갖는 반도체 소자.

KR1020160073138A 2016-06-13 2016-06-13 게이트 유전 구조체를 포함하는 반도체 소자 KR102558829B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160073138A KR102558829B1 (ko) 2016-06-13 2016-06-13 게이트 유전 구조체를 포함하는 반도체 소자
US15/420,512 US10056491B2 (en) 2016-06-13 2017-01-31 Semiconductor devices including gate dielectric structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160073138A KR102558829B1 (ko) 2016-06-13 2016-06-13 게이트 유전 구조체를 포함하는 반도체 소자

Publications (2)

Publication Number Publication Date
KR20170140840A true KR20170140840A (ko) 2017-12-22
KR102558829B1 KR102558829B1 (ko) 2023-07-25

Family

ID=60574146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160073138A KR102558829B1 (ko) 2016-06-13 2016-06-13 게이트 유전 구조체를 포함하는 반도체 소자

Country Status (2)

Country Link
US (1) US10056491B2 (ko)
KR (1) KR102558829B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088278A (ko) * 2018-01-18 2019-07-26 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707208B2 (en) * 2017-02-27 2020-07-07 International Business Machines Corporation Fabrication of fin field effect transistors utilizing different fin channel materials while maintaining consistent fin widths
US10734478B2 (en) 2018-03-19 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN110581128B (zh) * 2018-06-07 2022-05-10 联华电子股份有限公司 半导体结构及其制作方法
CN115956285A (zh) * 2020-08-24 2023-04-11 索尼半导体解决方案公司 半导体装置、成像装置和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095793A1 (en) * 2003-10-31 2005-05-05 Hynix Semiconductor Inc. Transistor of semiconductor device and method for manufacturing the same
KR20150014706A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US20150228731A1 (en) * 2014-02-13 2015-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Modified channel position to suppress hot carrier injection in finfets
KR20150109247A (ko) * 2014-03-19 2015-10-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 조합 finfet 및 그 형성 방법
KR20160009984A (ko) * 2014-07-17 2016-01-27 삼성전자주식회사 절연 패턴을 갖는 반도체 소자 및 그 형성 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734485B2 (en) 2002-09-09 2004-05-11 Ching-Yuan Wu Vertical DRAM cell structure and its contactless DRAM arrays
KR100596508B1 (ko) 2003-12-26 2006-07-05 한국전자통신연구원 ＦｉｎＦＥＴ 및 Fin 채널 제조방법
US7564105B2 (en) * 2004-04-24 2009-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Quasi-plannar and FinFET-like transistors on bulk silicon
KR100641944B1 (ko) * 2005-07-21 2006-11-02 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
US7476578B1 (en) 2007-07-12 2009-01-13 International Business Machines Corporation Process for finFET spacer formation
KR100915085B1 (ko) * 2007-10-29 2009-09-07 주식회사 하이닉스반도체 반도체 소자의 형성 방법
JP2011507231A (ja) 2007-12-07 2011-03-03 エージェンシー フォー サイエンス，テクノロジー アンド リサーチ シリコン−ゲルマニウムナノワイヤ構造およびその形成方法
US7910453B2 (en) * 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
KR101186043B1 (ko) 2009-06-22 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US8592320B2 (en) * 2011-08-15 2013-11-26 Nanya Technology Corporation Method for forming fin-shaped semiconductor structure
US8883570B2 (en) * 2012-07-03 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate FETs and methods for forming the same
US9362386B2 (en) * 2013-02-27 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. FETs and methods for forming the same
US9093531B2 (en) * 2013-06-11 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
KR102046987B1 (ko) 2013-08-30 2019-11-20 삼성전자 주식회사 반도체 소자 및 그 제조방법
US9142676B2 (en) * 2013-12-30 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor liner of semiconductor device
US9711647B2 (en) 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
KR102284888B1 (ko) * 2015-01-15 2021-08-02 삼성전자주식회사 반도체 장치
KR102274750B1 (ko) * 2015-01-27 2021-07-07 삼성전자주식회사 반도체 장치 제조 방법
KR102352154B1 (ko) * 2015-03-03 2022-01-17 삼성전자주식회사 집적회로 소자
KR102327143B1 (ko) * 2015-03-03 2021-11-16 삼성전자주식회사 집적회로 소자
KR102269415B1 (ko) * 2015-03-16 2021-06-24 삼성전자주식회사 반도체 장치
KR102352155B1 (ko) * 2015-04-02 2022-01-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US10396000B2 (en) * 2015-07-01 2019-08-27 International Business Machines Corporation Test structure macro for monitoring dimensions of deep trench isolation regions and local trench isolation regions
KR102336787B1 (ko) * 2015-08-11 2021-12-07 삼성전자주식회사 반도체 장치
US20170084616A1 (en) * 2015-09-18 2017-03-23 Samsung Electronics Co., Ltd. Semiconductor Devices Including FINFET Structures with Increased Gate Surface
US9865495B2 (en) * 2015-11-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095793A1 (en) * 2003-10-31 2005-05-05 Hynix Semiconductor Inc. Transistor of semiconductor device and method for manufacturing the same
KR20150014706A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
US20150228731A1 (en) * 2014-02-13 2015-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Modified channel position to suppress hot carrier injection in finfets
KR20150109247A (ko) * 2014-03-19 2015-10-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 조합 finfet 및 그 형성 방법
KR20160009984A (ko) * 2014-07-17 2016-01-27 삼성전자주식회사 절연 패턴을 갖는 반도체 소자 및 그 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190088278A (ko) * 2018-01-18 2019-07-26 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11557677B2 (en) 2018-01-18 2023-01-17 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
US11804549B2 (en) 2018-01-18 2023-10-31 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same

Also Published As

Publication number Publication date
US20170358680A1 (en) 2017-12-14
US10056491B2 (en) 2018-08-21
KR102558829B1 (ko) 2023-07-25

Similar Documents

Publication Publication Date Title
US11942515B2 (en) Semiconductor device having asymmetrical source/drain
KR102264656B1 (ko) 게이트 코어들 및 핀 액티브 코어를 포함하는 반도체 소자 및 그 제조 방법
KR102021885B1 (ko) 금속성 저항 구조체를 갖는 반도체 소자
US9627514B1 (en) Semiconductor device and method of fabricating the same
KR102168963B1 (ko) 반도체 장치 및 그 제조 방법
KR102047097B1 (ko) 반도체 장치의 제조방법
KR20170140840A (ko) 게이트 유전 구조체를 포함하는 반도체 소자
KR20160093424A (ko) 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
KR102567509B1 (ko) 반도체 장치 및 이의 제조 방법
KR102066000B1 (ko) 반도체 소자의 제조하는 방법
KR20100028910A (ko) 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법
KR102476142B1 (ko) 반도체 장치
TW201340295A (zh) 半導體元件及其製造方法
KR102003004B1 (ko) 매립 게이트를 포함하는 반도체 소자 및 그 제조 방법
KR20150106677A (ko) 중간갭 일함수 금속 게이트 전극을 갖는 반도체 소자
KR20160084139A (ko) 실리사이드를 갖는 반도체 소자 및 그 형성 방법
TW201801195A (zh) 垂直鰭式場效電晶體及其製造方法與具有其的半導體裝置
KR20150107211A (ko) 스트레서를 갖는 반도체 소자 형성 방법 및 관련된 소자
KR102070094B1 (ko) 저항 전극을 갖는 반도체 소자
KR20150069404A (ko) 반도체 소자 및 그의 형성 방법
KR20020059469A (ko) 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법
US9818825B2 (en) Semiconductor device and method of fabricating the same
KR20150123030A (ko) 반도체 소자 및 그 제조 방법
KR20170066914A (ko) 반도체 장치 제조 방법
KR102065496B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant