KR20020059469A - 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법 - Google Patents

기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법 Download PDF

Info

Publication number
KR20020059469A
KR20020059469A KR1020010000845A KR20010000845A KR20020059469A KR 20020059469 A KR20020059469 A KR 20020059469A KR 1020010000845 A KR1020010000845 A KR 1020010000845A KR 20010000845 A KR20010000845 A KR 20010000845A KR 20020059469 A KR20020059469 A KR 20020059469A
Authority
KR
South Korea
Prior art keywords
layer
forming
substrate
insulating film
insulating layer
Prior art date
Application number
KR1020010000845A
Other languages
English (en)
Other versions
KR100363097B1 (ko
Inventor
김영필
진범준
김형준
남병윤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020010000845A priority Critical patent/KR100363097B1/ko
Priority to US10/038,967 priority patent/US6689654B2/en
Publication of KR20020059469A publication Critical patent/KR20020059469A/ko
Application granted granted Critical
Publication of KR100363097B1 publication Critical patent/KR100363097B1/ko
Priority to US10/741,751 priority patent/US7009257B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 기판 컨택 구조체 및 그 형성방법에 관한 것이다. 본 발명은, 기판 컨택을 형성할 소스/드레인 영역 상에 기판과 동일한 물질로 소스/드레인 영역으로부터 에피택셜 성장된 하부 패드층을 돌출시켜 형성함으로써 소스/드레인 영역과 컨택 패드의 접촉 면적을 증가시켜 컨택 저항을 감소시킨다. 또한, 게이트 패턴 측벽에 형성된 절연막을 기판과 접하는 부위에서 게이트 패턴 양쪽으로 연장시켜 컨택 패드의 도전물질 즉, 다결정 실리콘이나 금속이 소스/드레인 영역과 직접 접촉하지 않는 구조로 함으로써 컨택 패드를 종래보다 고농도로 도핑된 다결정 실리콘이나 저항이 낮은 금속으로 할 수 있어 컨택 저항을 더욱 낮출 수 있다.

Description

기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및 그 형성방법{Contact structure reduced contact resistance between substrate and contact pad}
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 기판과 상부 도전층간의 컨택 구조체 및 그 형성방법에 관한 것이다.
반도체 소자는 실리콘과 같은 반도체 기판 상에 소정 패턴의 도전층과 절연층들이 적층되어 형성된다. 전형적으로 반도체 기판의 활성영역에는 게이트, 소스 및 드레인 영역으로 이루어진 트랜지스터들이 형성되고, 이 소스/드레인 영역은 상부 도전층 예컨대, 비트라인이나 커패시터의 하부전극과, 컨택 구조체에 의해 전기적으로 연결된다.
도 1을 참조하여 일반적인 자기정렬(self-aligned) 방식의 컨택 구조체를 형성하는 방법을 설명하면 다음과 같다.
기판(10) 상에 게이트 절연막(12), 게이트 전극(13), 캡핑층(14) 및 스페이서(15)로 이루어지는 게이트 패턴(16)과, 소스/드레인 영역(11)을 형성하고, 게이트 패턴(16)을 덮는 층간절연막(17)을 형성한다. 이어서, 층간절연막(17)을 자기정렬 방식으로 식각하여 컨택홀(18)을 형성하고 컨택홀(18)에 도전물질을 메워 컨택 패드(19)를 형성한 후, 컨택 패드(19)와 층간절연막(17) 상에 소정 패턴의 상부 도전층(미도시)을 형성하면 자기정렬 방식의 기판 컨택 구조체가 완성된다. 캡핑층(14)과 스페이서(15)는 컨택홀(18)을 형성하기 위하여 층간절연막(17)을 식각할 때 게이트 전극(13)을 보호하는 역할을 한다.
이러한 자기정렬 방식의 컨택 구조체는 점차 고집적화하는 반도체 소자의 좁아진 컨택 형성 면적을 충분히 활용하면서 사진식각 공정의 정렬마진을 확보하는 데에 유리하지만, 더욱 고집적화가 진행되면서 컨택 저항이 큰 문제로 대두되게 되었다. 즉, 통상 컨택 패드(19) 물질로 사용되는 다결정 실리콘 자체의 저항 및 컨택 패드와 소스/드레인 영역의 접촉 면적의 감소에 따른 저항 증가가 문제가 된다.이러한 컨택 저항의 증가는 소자의 속도를 저하시켜 고집적화의 걸림돌이 된다.
컨택 저항을 감소시키는 방안으로는 1)컨택 패드를 이루는 물질인 다결정 실리콘의 불순물 도핑 농도를 높이는 방안, 2)컨택 패드를 금속으로 형성하는 방안, 3)컨택 패드와 소스/드레인 영역의 접촉 면적을 증가시키는 방안을 들 수 있다. 이중 1)과 2)는 불순물이나 금속이 소스/드레인 영역으로 확산되어 소자의 전기적 특성을 변화시킬 우려가 있다. 3)의 경우로서 컨택홀의 넓이를 증가시키는 것을 생각해 볼 수 있으나 이는 소자의 고집적화 경향과는 모순되고, 도 2a 및 도 2b에 도시된 바와 같은 방안이 제안되어 있다.
즉, 일본 특허공개공보 평7-183486호 공보를 보면, 도 2a 및 도 2b에 도시된 바와 같이, 소스/드레인 영역(22)의 컨택홀(26)에 의해 노출되는 부위에 선택적 에피택셜 성장법으로 소스/드레인 영역(22)과 같은 도전형의 실리콘막(27 및 27')을 형성함으로써 상부 도전층(28)과의 접촉면적을 증가시키는 방안이 제안되어 있다. 그러나, 이 경우에도 이 실리콘막(27 및 27')의 모서리에서는 상부 도전층(28)이 소스/드레인 영역(22)과 직접 접촉함으로써 전술한 바와 같이, 상부 도전층의 불순물이나 금속이 소스/드레인 영역(22)으로 확산될 우려가 있어 컨택 저항의 감소에는 한계가 있다. 한편, 도 2a 및 도 2b에서 미설명된 참조부호 20은 기판, 21은 소자 분리막, 23은 게이트 절연막, 24는 게이트 전극, 25는 층간절연막, 그리고 26은 컨택홀이다.
본 발명이 이루고자 하는 기술적 과제는 집적도를 희생하지 않고 소자 특성의 변화가 없으면서도 컨택 저항이 감소된 기판 컨택 구조체를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 집적도를 희생하지 않고 소자 특성의 변화가 없으면서도 컨택 저항이 감소된 기판 컨택 구조체를 형성하는 방법을 제공하는 것이다.
도 1은 일반적인 자기정렬 방식의 기판 컨택 구조체를 도시한 단면도이다.
도 2a 및 도 2b는 에피택셜층을 이용하여 컨택 저항을 감소한 종래의 컨택 구조체의 단면도들이다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 컨택 구조체를 형성하는 과정을 도시한 단면도들이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 컨택 구조체를 형성하는 과정을 도시한 단면도들이다.
도 5a 내지 도 5c는 본 발명의 또 다른 실시예에 따른 컨택 구조체를 형성하는 과정을 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위하여 본 발명은, 기판의 소스/드레인 영역과 컨택 패드의 접촉면적을 증가시키되 컨택 패드의 상부 도전물질층 즉, 다결정 실리콘층이나 금속층이 소스/드레인 영역과 직접 접촉하지 않는 구조의 기판 컨택 구조체를 제공한다. 좀더 상세히 설명하면, 본 발명의 컨택 구조체는 소정 간격으로 이격된 두 게이트 패턴 사이의 기판의 소정 소스/드레인 영역과 상부 도전층을 연결하는 컨택 구조체로서, 각 게이트 패턴의 측벽에 형성되고, 기판에 접하는 부위에서 각 게이트 패턴 양쪽으로 소정 길이로 연장되며, 두 게이트 패턴 사이의 기판의 소스/드레인 영역을 소정 폭으로 노출하는 절연막과, 노출된 소스/드레인 영역의 표면으로부터 상기 절연막의 두께보다는 두껍게 형성되고, 그 측벽이 절연막이 게이트 패턴 양쪽으로 연장된 소정 길이만큼 절연막의 측벽과 이격된, 기판과 동일한 물질로 에피택셜 성장된 하부 패드층과, 절연막과 하부 패드층에 의해 한정되는 두 게이트 패턴 사이의 영역을 메우는 도전물질로 이루어진 상부 도전층을 포함한다.
상기의 다른 기술적 과제를 달성하기 위하여 본 발명에 따른 컨택 구조체의 형성방법은 상기한 바와 같은 구조의 컨택 구조체를 형성하기 위하여 다음과 같은단계를 포함하여 이루어진다. 먼저, 소정 간격으로 이격하여 기판 상에 게이트 절연막을 개재하여 게이트 패턴들을 형성한다. 이어어, 기판 전면에 소정 두께로 제1절연막을 형성하고, 기판 전면에 제1절연막과 식각선택비가 있는 물질로 소정 두께의 제2절연막을 형성한다. 이어서, 제2절연막을 이방성 식각하여 제1절연막 측벽에 제2절연막 스페이서를 형성한 후, 제2절연막 스페이서 사이에 노출된 제1절연막을 식각하여 기판을 노출시킨다. 이어서, 노출된 기판 표면으로부터 제1절연막의 두께보다는 두껍게 기판과 동일한 물질을 에피택셜 성장시켜 제2절연막 스페이서에 자기정렬된 하부 패드층을 형성하고, 제2절연막 스페이서를 제거한다. 이어서, 하부 패드층과 제1절연막에 의해 한정되는 게이트 패턴들 사이의 영역을 도전물질로 메워 상부 도전층을 형성한다.
따라서, 상기 에피택셜 성장된 하부 패드층에 의해 상부 도전층과 소스/드레인 영역의 접촉면적이 증가하여 컨택 저항이 감소되고, 상기 상부 도전층은 상기 절연막에 의해 기판 표면과 직접 접촉하지 않으므로 상부 도전층을 이루는 물질이 소스/드레인 영역으로 확산하는 것을 방지할 수 있어, 상부 도전층을 이루는 물질로서 불순물이 고농도로 도핑된 다결정 실리콘 또는 금속을 이용할 수 있다.
또한, 상기 하부 패드층은 상부 표면 중앙에서 리세스됨으로써 상부 도전층과의 접촉면적을 더욱 넓힐 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 이하에 설명되는 실시예들은 본 발명을 한정하는 것이라기 보다는 본 발명이 속하는 기술분야의 평균적인 지식을 가진 자에게 본 발명을 보다 완전히설명하기 위한 것으로, 본 발명은 그 기술적인 사상을 일탈하지 않는 범위에서 다양하게 변형 및 수정되어 실시될 수 있을 것이다. 이하에서 참조되는 첨부도면에서 동일한 부호는 동일한 요소를 지칭하며, 각 층 또는 막의 두께나 크기는 설명의 편의와 명확성을 위해 과장되었을 수 있다. 또한, 이하에서 어떤 층이 다른 층의 "위"에 존재한다고 설명될 때, 그 층은 다른 층의 바로 위에 존재할 수도 있고 그 사이에 제3의 층이 개재될 수도 있다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 컨택 구조체를 형성하는 과정 및 그 결과 형성된 컨택 구조체를 도시한 단면도들이다.
도 3a를 참조하면, 통상의 방법으로 기판 상에 게이트 패턴(35)을 형성한다. 구체적으로, 실리콘 기판(30) 상에 게이트 절연막(32)을 개재하여 게이트 전극(33)과 캡핑층(34)으로 이루어진 게이트 패턴(35)을 형성하고, 이를 마스크로 하여 기판(30)에 이온을 주입함으로써 소스/드레인 영역(31)을 형성한다. 게이트 전극(33)은 통상 불순물이 도핑된 다결정 실리콘으로 이루어지나, 불순물이 도핑된 다결정 실리콘과 금속 실리사이드의 적층구조로 이루어질 수도 있다. 또한, 플래쉬 메모리와 같은 비휘발성 메모리에서는 플로팅 게이트, 중간 절연막 및 제어 게이트의 적층구조로 이루어질 수 있다. 캡핑층(34)은 통상 실리콘 질화막으로 이루어지며, 특히 자기정렬 방식으로 컨택홀을 형성할 때 게이트 전극(33)을 보호하는 역할을 한다. 따라서, 자기정렬 방식이 아닌 경우에는 생략될 수도 있다. 아울러, 게이트 패턴(35)의 측벽에는 측벽 스페이서(미도시)가 더 형성되어 역시 자기정렬 방식으로 컨택홀을 형성할 때 게이트 전극(33)을 보호하는 역할을 수행하고, 또한LDD(Lightly Doped Drain) 구조의 소스/드레인 영역을 형성할 때 이온주입 마스크로서 사용될 수도 있다.
이어서, 도 3a의 결과물 상에 제1 및 제2절연막(36 및 37)을 형성하면 도 3b와 같이 된다. 구체적으로, 기판(30) 및 게이트 패턴(35) 전면에 예컨대 실리콘 질화막을 화학기상 증착법으로 증착하여 제1절연막(36)을 형성하고, 그 위에 예컨대 실리콘 산화막으로 제2절연막(37)을 형성한다. 통상은 제1절연막(36)을 형성하고 바로 이어서 이방성 식각함으로써 게이트 패턴(35) 측벽에 전술한 측벽 스페이서를 형성하지만 본 실시예에서는 제1절연막(36)을 식각하지 않고 바로 이어서 제2절연막(37)을 형성한다. 제2절연막(37)은 이후에 소스/드레인 영역(31)으로부터 에피택셜 성장되는 하부 패드층(도 3d의 38)의 성장 마스크로서 기능하는 스페이서(도 3c의 37')로 되고, 이후에 제1절연막(36)과는 별도로 식각되어 제거되어야 하므로, 제1절연막(36)과는 식각선택비를 가지는 물질로 이루어진다.
이어서, 제2절연막(37)을 이방성 식각하여 제1절연막(36)의 측벽에 제2절연막 스페이서(37')를 형성하고, 이 제2절연막 스페이서(37')를 마스크로 하여 제1절연막(36)을 식각하면, 도 3c에 도시된 바와 같이, 소스/드레인 영역(31)이 노출되고 게이트 패턴(35) 상부의 제1절연막(36')도 거의 제거되어 게이트 패턴(35)의 캡핑층(34)이 거의 드러난다. 결국, 제1절연막(36')은 게이트 패턴(35) 측벽의 측벽 스페이서와 비슷한 형태로 되는데, 종래의 일반적인 게이트 측벽 스페이서와는 달리, 기판(30)과 접하는 부위에서 게이트 패턴(35) 양쪽으로 제2절연막 스페이서(37')의 폭만큼 연장된다. 이 연장된 부분은 나중에 형성되는 상부도전층(도 3e의 39)의 물질이 소스/드레인 영역(31)과 직접 접하지 못하게 막는 역할을 한다. 결과적으로, 게이트 패턴(35)의 측벽에 남는 제1절연막(36')은 게이트 전극(33) 상부의 캡핑층(34)과 함께 게이트 전극(33)을 둘러싸서 보호하는 역할을 한다.
이어서, 도 3c의 결과물 상에 통상의 방법으로, 노출된 소스/드레인 영역(31)으로부터 기판 물질 즉, 실리콘을 선택적 에피택셜 성장시키면 도 3d와 같이 된다. 즉, 도시된 바와 같이, 단결정 실리콘으로 이루어진 기판(30) 표면(소스/드레인 영역(31))으로부터 선택적으로 에피택셜 성장된 단결정 실리콘은 제2절연막 스페이서(37')에 자기정렬되어 기판 표면으로부터 소정 높이까지 돌출된 하부 패드층(38)이 된다. 이때, 에피택셜 성장의 특성상 하부 패드층(38)은 기판(30) 즉, 노출된 소스/드레인 영역(31)과 그 결정구조가 연결되므로, 도면에서 점선으로 도시된 소스/드레인 영역(31)과 하부 패드층(38)의 경계는 실제 접촉 저항이 있는 경계면을 형성하지는 않는다. 따라서, 하부 패드층(38)의 개재로 인해 컨택 저항이 증가하지는 않는다.
이어서, 제2절연막 스페이서(37')를 습식 또는 건식 식각으로 제거하고, 게이트 패턴(35) 측벽에 남아있는 제1절연막(36')과 하부 패드층(38)에 의해 한정되는 공간에 도전물질을 메워 상부 도전층(39)을 형성하면 도 3e에 도시된 바와 같이 된다. 구체적으로, 상부 도전층(39)은 제2절연막 스페이서(37')를 제거한 결과물 전면에 불순물이 도핑된 다결정 실리콘이나 저항이 낮은 TiN이나 W과 같은 금속을 증착하여 상기 공간을 메운 후, 화학기계적 연마와 같은 방법으로 평탄화하면, 도3e에 도시된 바와 같이, 하부 패드층(38)과 상부 도전층(39, 상부 도전층이 도 3e와 같이 평탄화된 경우 이는 상부 패드층으로 지칭될 수도 있다)으로 이루어진 컨택 패드가 얻어진다. 여기서, 상부 도전층을 상기와 같이 TiN 또는 W과 같은 금속으로 형성하는 경우는 각각 Ti막 또는 TiN막/Ti막의 적층막으로 이루어진 장벽층(미도시)을 하부 패드층(38)과 상부 도전층(39) 사이에 개재시키는 것이 바람직하다.
이어서, 도시하지는 않았지만, 도 3e의 결과물 상에 통상의 방법으로 도전물질 예컨대, Al, W 등의 금속이나 금속 실리사이드 또는 다결정 실리콘으로 소정 패턴의 상부 배선층(미도시)을 형성함으로써 컨택 구조체를 완성한다. 여기서, 상부 배선층(미도시)은 별도의 도전물질 증착 및 패터닝 과정을 거침으로써 형성되는 것으로 설명되지만, 상부 도전층(39)을 평탄화하지 않고 바로 패터닝함으로써 형성할 수도 있다. 즉, 상부 도전층(39)은 별도의 상부 배선층없이 컨택 패드와 상부 배선층의 역할을 동시에 수행할 수도 있다.
도 3e에 도시된 바와 같이, 본 실시예에 따르면, 소스/드레인 영역(31)의 컨택 패드와의 접촉 부위가 돌출된 모양이 되어 그만큼 컨택 패드 즉, 상부 도전층(39)과의 접촉 면적이 늘어나서 컨택 저항이 감소되게 된다.
아울러, 제1절연막(36')의 가장자리가 게이트 패턴(35) 양쪽으로 연장되면서 상부 도전층(39)이 기판(30)의 소스/드레인 영역(31)과 직접 접하는 것을 방지한다. 따라서, 상부 도전층(39)을 불순물이 고농도로 도핑된 다결정 실리콘으로 하거나 금속으로 하더라도, 불순물이나 금속이 소스/드레인 영역(31)으로 확산되어 소자의 특성을 변화시키는 것을 방지할 수 있다. 즉, 컨택 패드 물질 자체의 저항을 감소시켜 컨택 저항을 더욱 감소시킬 수 있다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 컨택 구조체의 형성과정 및 그 결과 형성된 컨택 구조체를 도시한 단면도들이다. 도 4a 및 도 4b에서 도 3a 내지 도 3e와 동일한 참조부호는 동일한 방법으로 형성된 동일한 요소를 지칭한다. 전술한 일실시예와 다른 점을 중심으로 본 실시예를 설명하면 다음과 같다.
먼저, 도 3d에 도시된 상태까지는 전술한 일실시예에 따라 형성하고, 도 3d의 결과물 상에 제3절연막을 증착하고 이방성 식각하여 제2절연막 스페이서(37')의 측벽에 제3절연막 스페이서(40)를 형성한다. 이때 제3절연막은 제2절연막과 동일한 물질로 형성하는 것이 후속하는 제3 및 제2절연막 스페이서(40 및 37')를 동일한 식각 공정으로 연속하여 제거할 수 있어 바람직하다. 즉, 전술한 일실시예에서 제2절연막을 실리콘 산화막으로 한 경우 제3절연막도 실리콘 산화막으로 한다.
이어서, 이 제3절연막 스페이서(40)를 식각마스크로 하여 하부 패드층(도 3d의 38)을 소정 깊이로 식각하면 도 4a에 도시된 바와 같이 되고 하부 패드층(38')의 표면적은 더욱 넓어진다.
이어서, 제3 및 제2절연막 스페이서(40 및 37')을 습식 또는 건식 식각으로 함께 제거하고, 게이트 패턴(35) 측벽에 남아있는 제1절연막(36')과 하부 패드층(38')에 의해 한정되는 공간에 도전물질을 메워 상부 도전층(39)을 형성하면 도 3e에 도시된 바와 같이 된다. 상부 도전층(39) 및 상부 배선층(미도시)의 형성방법은 전술한 일실시예에서와 같다.
도 4b에 도시된 바와 같이, 본 실시예에 따르면, 하부 패드층(38')의 상부 도전층과의 접촉 면적이 더욱 넓어져서 전술한 일실시예보다도 컨택 저항이 더욱 감소한다.
도 5a 내지 도 5c는 본 발명의 또 다른 실시예에 따른 컨택 구조체의 형성과정 및 그 결과 형성된 컨택 구조체를 도시한 단면도들이다. 도 5a 내지 도 5c에서 도 3a 내지 도 4b와 동일한 참조부호는 동일한 방법으로 형성된 동일한 요소를 지칭한다. 전술한 실시예들과 다른 점을 중심으로 본 실시예를 설명하면 다음과 같다.
먼저, 도 3a에 도시된 상태까지는 전술한 일실시예에서와 같이 형성하고, 도 3b를 참조하여 설명한 바와 같이 기판(30) 및 게이트 패턴(35) 전면에 제1절연막(36)을 형성한다. 이어서, 도 5a에 도시된 바와 같이, 제1절연막(36) 전면에 예컨대 실리콘 산화막으로 층간절연막(50)을 형성한다.
통상 동일한 패턴이 반복되어 형성되는 메모리 소자에서 비트라인 컨택 패드나 커패시터 하부전극 컨택 패드는 인접한 게이트 패턴들 사이의 모든 영역에 형성되므로, 이 경우에는 본 실시예와 같이 별도의 층간절연막(50)이 필요없다. 그러나, 메모리 소자가 아니거나 주변회로에서와 같이 인접한 게이트 패턴들 사이의 모든 영역에 기판 컨택이 형성되지 않는 경우에는 이 층간절연막(50)의 원하는 부위만을 식각하여 별도의 컨택홀을 형성할 필요가 있다. 본 실시예는 이러한 경우에 본 발명을 적용한 경우이다.
도 5b를 참조하면, 기판 컨택을 형성하고자 하는 부위를 정의하는 식각 마스크(미도시)를 이용하여 층간절연막(50')을 식각하여 소정 게이트 패턴(35) 사이의 제1절연막(36)을 노출시키는 컨택홀(51)을 형성한다. 이때, 층간절연막(50')을 식각하여 컨택홀(51)을 형성하는 식각과정은 제1절연막(36)에 자기정렬되도록 하는 것이 바람직하다. 이어서, 식각 마스크를 제거하고, 전면에 도 3b 및 도 3c를 참조하여 설명한 바와 같이 제2절연막을 증착하고 이방성 식각하여 제2절연막 스페이서(37')를 형성한다.
이어서, 층간절연막(50') 및 제2절연막 스페이서(37')를 마스크로 하여 제1절연막(36)을 식각하여 소스/드레인 영역(31)을 노출한 후, 도 3d 및 도 3e를 참조하여 설명한 바와 같이 하부 패드층(38) 및 상부 도전층(39)을 형성하면 도 5c와 같이 된다. 이어서, 전술한 바와 같이 상부 도전층(39) 상에 소정 패턴의 상부 배선층(미도시)을 형성하여 컨택 구조체를 완성한다.
또한, 본 실시예에 있어서도 도 4a 및 도 4b를 참조하여 설명한 다른 실시예에서와 마찬가지로, 상부 표면 중앙에서 리세스된 영역을 가지는 따라서 접촉 면적이 더욱 넓은 하부 패드층(38')을 가지는 컨택 구조체를 형성할 수 있다.
본 실시예에 따르면, 원하는 부위에만 자기정렬 방식으로 컨택 저항이 감소된 컨택 구조체를 형성할 수 있다.
이상 상술한 바와 같이, 본 발명에 따르면, 소스/드레인 영역의 컨택 패드와 접촉하는 부위에 에피택셜 성장층을 돌출시킴으로써, 집적도의 희생없이 소스/드레인 영역과 컨택 패드의 접촉 면적을 증가시켜 컨택 저항을 감소시킬 수 있다. 또한, 게이트 패턴 측벽의 절연막을 게이트 패턴 양쪽 방향으로 연장시켜 컨택 패드(상부 도전층)가 소스/드레인 영역과 직접 접하는 것을 방지함으로써, 컨택 패드를 종래보다 고농도로 불순물이 도핑된 다결정 실리콘이나 저항이 낮은 금속을 사용하면서 소자 특성의 변화없이 컨택 저항을 더욱 낮출 수 있다.

Claims (12)

  1. 소정 간격으로 이격된 두 게이트 패턴 사이의 기판의 소정 소스/드레인 영역과 상부 도전층을 연결하는 컨택 구조체에 있어서,
    상기 각 게이트 패턴의 측벽에 형성되고, 상기 기판에 접하는 부위에서 상기 각 게이트 패턴 양쪽으로 소정 길이로 연장되며, 상기 두 게이트 패턴 사이의 기판의 소스/드레인 영역을 소정 폭으로 노출하는 절연막;
    상기 노출된 소스/드레인 영역의 표면으로부터 상기 절연막의 두께보다는 두껍게 형성되고, 그 측벽이 상기 절연막이 게이트 패턴 양쪽으로 연장된 상기 소정 길이만큼 상기 절연막의 측벽과 이격된, 상기 기판과 동일한 물질로 에피택셜 성장된 하부 패드층; 및
    상기 절연막과 하부 패드층에 의해 한정되는 상기 두 게이트 패턴 사이의 영역을 메우는 도전물질로 이루어진 상부 도전층을 포함하는 것을 특징으로 하는 컨택 구조체.
  2. 제1항에 있어서, 상기 하부 패드층은 상부 표면 중앙에서 리세스된 것을 특징으로 하는 컨택 구조체.
  3. 제1항에 있어서, 상기 상부 도전층을 이루는 도전물질은 불순물이 고농도로 도핑된 다결정 실리콘인 것을 특징으로 하는 컨택 구조체.
  4. 제1항에 있어서, 상기 상부 도전층을 이루는는 도전물질은 금속인 것을 특징으로 하는 컨택 구조체.
  5. 제4항에 있어서,
    상기 하부 패드층과 상부 도전층 사이에 형성된 장벽층을 더 포함하는 것을 특징으로 하는 컨택 구조체.
  6. 소정 간격으로 이격하여 기판 상에 게이트 절연막을 개재하여 게이트 패턴들을 형성하는 단계;
    상기 기판 전면에 소정 두께로 제1절연막을 형성하는 단계;
    상기 기판 전면에 상기 제1절연막과 식각선택비가 있는 물질로 소정 두께의 제2절연막을 형성하는 단계;
    상기 제2절연막을 이방성 식각하여 상기 제1절연막 측벽에 제2절연막 스페이서를 형성하는 단계;
    상기 제2절연막 스페이서 사이에 노출된 상기 제1절연막을 식각하여 상기 기판을 노출시키는 단계;
    상기 노출된 기판 표면으로부터 상기 제1절연막의 두께보다는 두껍게 상기 기판과 동일한 물질을 에피택셜 성장시켜 상기 제2절연막 스페이서에 자기정렬된 하부 패드층을 형성하는 단계;
    상기 제2절연막 스페이서를 제거하는 단계; 및
    상기 하부 패드층과 제1절연막에 의해 한정되는 상기 게이트 패턴들 사이의 영역을 도전물질로 메워 상부 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 컨택 구조체의 형성방법.
  7. 제6항에 있어서, 상기 하부 패드층을 형성하는 단계와 상기 제2절연막 스페이서를 제거하는 단계 사이에,
    상기 하부 패드층이 형성된 결과물 상에 제3절연막을 형성하고 이방성 식각하여 상기 제2절연막 스페이서 측벽에 제3절연막 스페이서를 형성하는 단계;
    상기 제3절연막 스페이서를 식각마스크로 하여 상기 하부 패드층을 소정 깊이로 식각하여, 상기 하부 패드층을 상부 표면 중앙에서 리세스시키는 단계; 및
    상기 제3절연막 스페이서를 제거하는 단계를 더 포함하는 것을 특징으로 하는 컨택 구조체의 형성방법.
  8. 제7항에 있어서, 상기 제3절연막은 상기 제2절연막과 동일한 물질로 이루어지고, 상기 제3절연막 스페이서를 제거하는 단계와 상기 제2절연막 스페이서를 제거하는 단계는 동일한 식각 공정으로 연속하여 수행되는 것을 특징으로 하는 컨택 구조체의 형성방법.
  9. 제6항에 있어서, 상기 상부 도전층을 형성하는 도전물질은 불순물이 고농도로 도핑된 다결정 실리콘으로 이루어지는 것을 특징으로 하는 컨택 구조체의 형성방법.
  10. 제6항에 있어서, 상기 상부 도전층을 형성하는 도전물질은 금속으로 이루어지는 것을 특징으로 하는 컨택 구조체의 형성방법.
  11. 제10항에 있어서, 상기 상부 도전층을 형성하는 단계 이전에,
    상기 제2절연막 스페이서가 제거된 결과물 상에 장벽층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 컨택 구조체의 형성방법.
  12. 제6항에 있어서, 상기 제1절연막을 형성하는 단계와 상기 제2절연막을 형성하는 단계 사이에,
    상기 기판 전면에 상기 게이트 패턴들 사이의 영역을 모두 메우며 덮는 층간절연막을 형성하는 단계; 및
    상기 게이트 패턴들 사이의 층간절연막을 자기정렬 방식으로 식각하여 상기 제1절연막을 노출하는 컨택홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는컨택 구조체의 형성방법.
KR1020010000845A 2001-01-06 2001-01-06 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법 KR100363097B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010000845A KR100363097B1 (ko) 2001-01-06 2001-01-06 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법
US10/038,967 US6689654B2 (en) 2001-01-06 2002-01-08 Methods of manufacturing integrated circuit devices having reduced contact resistance between a substrate and a contact pad while maintaining separation of the substrate and the contact pad
US10/741,751 US7009257B2 (en) 2001-01-06 2003-12-19 Methods of manufacturing integrated circuit devices having reduced contact resistance between a substrate and a contact pad while maintaining separation of the substrate and the contact pad and integrated circuit devices formed thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000845A KR100363097B1 (ko) 2001-01-06 2001-01-06 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법

Publications (2)

Publication Number Publication Date
KR20020059469A true KR20020059469A (ko) 2002-07-13
KR100363097B1 KR100363097B1 (ko) 2002-12-05

Family

ID=19704345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000845A KR100363097B1 (ko) 2001-01-06 2001-01-06 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법

Country Status (2)

Country Link
US (2) US6689654B2 (ko)
KR (1) KR100363097B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414947B1 (ko) * 2001-06-29 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR101414076B1 (ko) * 2008-09-10 2014-07-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20140111133A (ko) * 2013-03-07 2014-09-18 삼성전자주식회사 도전성 플러그를 포함하는 반도체 소자

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506055B1 (ko) * 2001-12-31 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그의 제조 방법
KR100500473B1 (ko) * 2003-10-22 2005-07-12 삼성전자주식회사 반도체 소자에서의 리세스 게이트 트랜지스터 구조 및형성방법
KR100751580B1 (ko) * 2004-02-13 2007-08-27 샌디스크 코포레이션 플로팅 게이트들 간의 크로스 커플링을 제한하기 위한 쉴드플레이트
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4750586B2 (ja) * 2006-02-28 2011-08-17 住友電工デバイス・イノベーション株式会社 半導体装置および電子装置並びにその製造方法
US7981749B2 (en) * 2007-08-20 2011-07-19 GlobalFoundries, Inc. MOS structures that exhibit lower contact resistance and methods for fabricating the same
KR100935194B1 (ko) * 2007-11-14 2010-01-06 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
EP2232537B1 (de) 2008-01-17 2014-08-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrische kontaktierung von halbleiter-bauelementen mit geringem kontaktwiderstand
KR101393308B1 (ko) * 2008-01-30 2014-05-12 삼성전자주식회사 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법
CN102386078B (zh) * 2010-09-03 2014-03-19 中芯国际集成电路制造(上海)有限公司 用于制作多晶硅栅结构的方法
US8796147B2 (en) * 2010-12-17 2014-08-05 Stmicroelectronics, Inc. Layer formation with reduced channel loss

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918278B2 (ja) 1990-04-11 1999-07-12 沖電気工業株式会社 半導体装置の製造方法
KR100274555B1 (ko) * 1991-06-26 2000-12-15 윌리엄 비. 켐플러 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법
JPH07183486A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体装置及びその製造方法
US5702986A (en) * 1995-12-05 1997-12-30 Micron Technology, Inc. Low-stress method of fabricating field-effect transistors having silicon nitride spacers on gate electrode edges
KR980011860A (ko) * 1996-07-19 1998-04-30 문정환 금속 배선 형성방법
JP3042444B2 (ja) * 1996-12-27 2000-05-15 日本電気株式会社 半導体装置の製造方法
US6271577B1 (en) * 1997-12-17 2001-08-07 Texas Instruments Incorporated Transistor and method
JP2000260953A (ja) * 1998-11-10 2000-09-22 Texas Instr Inc <Ti> ソースとドレイン端子用の拡大されたコンタクト領域を有するゲートデバイス及びその製造方法
KR20000044936A (ko) * 1998-12-30 2000-07-15 김영환 씨모스 트랜지스터의 제조 방법
JP2000269488A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414947B1 (ko) * 2001-06-29 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR101414076B1 (ko) * 2008-09-10 2014-07-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20140111133A (ko) * 2013-03-07 2014-09-18 삼성전자주식회사 도전성 플러그를 포함하는 반도체 소자

Also Published As

Publication number Publication date
US20020090786A1 (en) 2002-07-11
KR100363097B1 (ko) 2002-12-05
US20040129981A1 (en) 2004-07-08
US6689654B2 (en) 2004-02-10
US7009257B2 (en) 2006-03-07

Similar Documents

Publication Publication Date Title
KR100471173B1 (ko) 다층채널을 갖는 트랜지스터 및 그 제조방법
KR100414220B1 (ko) 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
JP3199717B2 (ja) 半導体装置およびその製造方法
KR101559063B1 (ko) 반도체 소자의 제조 방법
US20070085127A1 (en) Semiconductor device and method of manufacturing the same
KR100363097B1 (ko) 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법
KR20040038015A (ko) 자기 정렬 접촉 구조 및 그 형성 방법
KR20080037140A (ko) 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법
US20100078712A1 (en) Semiconductor device and method of manufacturing the same
US7629215B2 (en) Semiconductor device and method of manufacturing the same
US11557656B2 (en) Semiconductor device having a capping pattern on a gate electrode
KR20090017842A (ko) 부유게이트를 갖는 비휘발성 메모리소자의 형성방법 및관련된 소자
KR100335121B1 (ko) 반도체 메모리 소자 및 그의 제조 방법
US7015087B2 (en) Gate-contact structure and method for forming the same
KR100538075B1 (ko) 플래시 메모리 소자의 제조 방법
KR100416607B1 (ko) 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US8836008B2 (en) Semiconductor device and method of manufacturing same
US20040079984A1 (en) Polysilicon self-aligned contact and a polysilicon common source line and method of forming the same
KR100684906B1 (ko) 바이폴라 트랜지스터를 갖는 반도체 소자 및 그 형성 방법
JP2013135029A (ja) 半導体装置の製造方法
US7176511B2 (en) Semiconductor memory device and method of manufacturing the same
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
US6933561B2 (en) Semiconductor device and method of manufacturing the same
KR20240028183A (ko) 반도체 소자
KR20050025206A (ko) 모스 전계효과 트랜지스터의 제조방법 및 그에 의해제조된 모스 전계효과 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 18