KR101393308B1 - 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법 - Google Patents

실리사이드화 공정을 이용하는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101393308B1
KR101393308B1 KR1020080009681A KR20080009681A KR101393308B1 KR 101393308 B1 KR101393308 B1 KR 101393308B1 KR 1020080009681 A KR1020080009681 A KR 1020080009681A KR 20080009681 A KR20080009681 A KR 20080009681A KR 101393308 B1 KR101393308 B1 KR 101393308B1
Authority
KR
South Korea
Prior art keywords
layer
forming
conductive layer
semiconductor substrate
insulating spacer
Prior art date
Application number
KR1020080009681A
Other languages
English (en)
Other versions
KR20090083715A (ko
Inventor
정은지
김대용
최길현
김병희
손웅희
김현수
이장희
이은옥
이정길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080009681A priority Critical patent/KR101393308B1/ko
Priority to US12/276,562 priority patent/US7897500B2/en
Priority to TW098101217A priority patent/TWI462152B/zh
Publication of KR20090083715A publication Critical patent/KR20090083715A/ko
Application granted granted Critical
Publication of KR101393308B1 publication Critical patent/KR101393308B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

실리사이드화 공정을 포함하는 반도체 소자의 제조 방법에 관하여 개시한다. 반도체 기판상에 도전층을 포함하는 복수의 구조를 형성한다. 복수의 구조 각각의 양 측벽에 도전층의 측벽을 덮는 절연 스페이서를 형성한다. 반도체 기판상에서 절연 스페이서에 의해 한정되는 공간을 채우는 층간절연막을 형성한다. 복수의 구조에서 도전층의 상면을 노출시킨다. 반도체 기판의 상면이 절연막에 의해 덮인 상태에서 상기 도전층의 상면으로부터 성장된 Si 함유 물질로 이루어지는 에피층을 형성한다. 금속 실리사이드화 공정에 의해 에피층으로부터 금속 실리사이드층을 형성한다.
금속 실리사이드, 게이트, 절연 스페이서, 에피층, 리세스 영역

Description

실리사이드화 공정을 이용하는 반도체 소자의 제조 방법{Method for manufacturing semiconductor device using silicidation process}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라, 반도체 소자 제조에 필요한 도전 패턴의 크기가 미세화되고, 상기 도전 패턴들 간의 간격도 점점 좁아지고 있다. 이에 따라, 반도체 소자 제조시 배선 재료로 널리 사용되어 온 폴리실리콘은 그 비저항이 너무 커서 RC 시간 지연 및 IR 전압 강하 등의 문제가 대두되었다. 특히, 플래쉬 메모리 소자의 셀 게이트를 폴리실리콘으로 형성하는 데 있어서, 콘트롤 게이트를 구성하는 폴리실리콘층 위에 실리사이드층을 형성함으로써, 워드 라인에서의 저항을 감소시켜 소자 성능을 향상시킬 필요가 있다. 그러나, 실리콘 기판 상에 형성된 터널 산화막, 플로팅 게이트, 유전막, 및 컨트롤 게이트를 구비하는 수직 적층형 게이트 구조를 갖는 플래쉬 메모리 소자에서, 디자인룰이 50 nm 이하로 축소됨에 따라 게이트 길이도 감소되어, 필요로 하는 게이트 저항을 얻기에 충분한 두께의 실리사이드층을 형성하는 것이 더욱 어려워지고 있다.
또한, 플래쉬 메모리 소자의 게이트 전극에서 필요로 하는 전기적 특성을 얻기 위하여는 소정 두께 이상의 콘트롤 게이트가 필요하다. 그리고, 게이트 구조에서 프로그램 동작시 콘트롤 게이트에 인가되는 전압에 의해 플로팅 게이트로 커플링되는 전압의 비, 즉 커플링 비 (coupling ratio)를 증가시키기 위하여, 디자인룰이 감소될수록 적층형 게이트 구조물의 높이를 증가시킬 필요가 있으며, 축소된 디자인 룰에 의해 게이트 간격은 점차 줄어들게 되었다. 이에 따라, 게이트 구조 사이의 간격의 아스펙트비(aspect ratio)가 점차 커지게 되었다. 이와 같이 큰 아스펙트비를 가지는 간격을 사이에 두고 형성된 복수의 게이트 구조 위에 금속 실리사이드층을 형성하고자 할 때 좁아진 게이트 간격으로 인해 인접한 2 개의 게이트 구조 사이의 절연막 내에 보이드가 형성되거나, 반도체 기판의 활성 영역 표면에 원하지 않는 금속 실리사이드층이 형성되는 등 의도하지 않았던 여러가지 문제점들이 발생하게 된다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 고집적 반도체 메모리 소자를 제조하는 데 있어서 복수의 게이트 구조 사이의 간격이 매우 작고 아스펙트비가 매우 큰 경우에도 반도체 기판의 활성 영역에 금속 실리사이드층이 형성되는 것을 방지하면서 상기 게이트 구조 위에만 선택적으로 금속 실리사이드층을 형성할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 제조 방법에서는 반도체 기판상에 도전층을 포함하는 복수의 구조를 형성한다. 상기 구조의 양 측벽에 상기 도전층의 측벽을 덮는 절연 스페이서를 형성한다. 상기 반도체 기판상에서 상기 절연 스페이서에 의해 한정되는 공간을 채우는 층간절연막을 형성한다. 상기 복수의 구조에서 상기 도전층의 상면을 노출시킨다. 상기 반도체 기판의 상면이 상기 절연 스페이서 및 상기 층간절연막에 의해 덮인 상태에서 상기 도전층의 상면으로부터 성장된 Si 함유 물질로 이루어지는 에피층을 형성한다. 금속 실리사이드화 공정에 의해 상기 에피층으로부터 금속 실리사이드층을 형성한다.
상기 에피층을 형성하는 단계는 상기 반도체 기판의 상면으로부터 상기 절연 스페이서의 상면까지의 높이가 상기 도전층의 상면까지의 높이와 동일한 상태에서 행해질 수 있다. 또는, 상기 에피층을 형성하는 단계는 상기 반도체 기판의 상면으로부터 상기 절연 스페이서의 상면까지의 높이가 상기 도전층의 상면까지의 높이 보다 더 높은 상태에서 행해질 수 있다.
상기 도전층은 제1 농도로 불순물 도핑된 폴리실리콘층으로 이루어지고, 상기 에피층은 상기 제1 농도와는 다른 제2 농도로 불순물 도핑된 Si 함유 물질로 이루어질 수 있다. 일 예에서, 상기 제2 농도는 상기 제1 농도보다 더 작을 수 있다.
상기 에피층으로부터 금속 실리사이드층을 형성하는 단계는 상기 에피층 위에 금속층을 형성하는 단계와, 상기 도전층과 상기 에피층과의 계면은 상기 금속 실리사이드층 형성을 위한 실리사이드화 반응의 정지 시간을 결정하는 반응 정지층으로 이용하여, 상기 에피층으로부터 상기 금속 실리사이드층을 형성하는 단계를 포함할 수 있다.
또한, 본 발명에 따른 반도체 소자의 제조 방법에서, 상기 복수의 구조를 형성하는 단계는 상기 반도체 기판상에 제1 절연막, 플로팅 게이트용 제1 도전층, 제2 절연막, 및 콘트롤 게이트용 제2 도전층이 차례로 적층된 복수의 적층 구조를 형성하는 단계와, 상기 적층 구조 위에 하드마스크 패턴을 형성하는 단계와, 상기 하드마스크 패턴을 식각 마스크로 하여 상기 적층 구조를 식각하여 상기 제2 도전층의 일부로 이루어지는 상기 도전층을 포함하는 게이트 구조를 형성하는 단계를 포함할 수 있다.
상기 반도체 기판상에서 상기 절연 스페이서에 의해 한정되는 공간을 채우는 층간절연막을 형성하는 단계에서, 상기 층간절연막 및 상기 절연 스페이서가 상기 하드마스크 패턴의 상면과 동일한 높이의 상면을 가지도록 평탄화될 수 있다. 이 경우, 상기 복수의 구조에서 상기 도전층의 상면을 노출시키기 위하여, 상기 하드 마스크 패턴을 제거하는 단계를 포함할 수 있다.
또는, 상기 하드마스크 패턴은 상기 도전층 위에 차례로 적층된 서로 다른 물질로 이루어지는 제1 하드마스크 패턴 및 제2 하드마스크 패턴을 포함할 수 있다. 이 경우, 상기 반도체 기판상에서 상기 절연 스페이서에 의해 한정되는 공간을 채우는 층간절연막을 형성하는 단계에서, 상기 층간절연막 및 상기 절연 스페이서가 상기 제1 하드마스크 패턴의 상면과 동일한 높이의 상면을 가지도록 평탄화될 수 있다. 그리고, 상기 복수의 구조에서 상기 도전층의 상면을 노출시키기 위하여, 상기 제1 하드마스크 패턴을 제거할 수 있다.
상기 절연 스페이서는 상기 하드마스크 패턴의 측벽 및 상기 도전층의 측벽을 동시에 덮도록 형성되고, 상기 도전층의 상면을 노출시키는 단계에서는 상기 도전층 위에 상기 절연 스페이서에 의해 그 폭이 한정되는 리세스 공간이 형성되도록 상기 하드마스크 패턴을 제거하는 단계를 포함할 수 있다.
본 발명에 의하면, 콘트롤 게이트 위에 금속 실리사이드층을 형성하기 위하여, 상기 콘트롤 게이트의 일부를 금속 실리사이드화하지 않고, 상기 콘트롤 게이트 위에 에피층을 별도로 형성한 후, 상기 에피층으로부터 금속 실리사이드화 공정을 행한다. 상기 에피층 형성 공정과, 상기 에피층을 금속 실리사이드화하는 공정을 행하는 동안 복수의 게이트 구조 각각의 사이에서 반도체 기판의 활성 영역 표면이 외부에 노출되지 않고 절연막으로 완전히 덮여있게 된다. 따라서, 반도체 기판의 활성 영역을 덮고 있는 절연막 내에 피팅(pitting) 또는 보이드(void)와 같은 결함이 존재하는 경우에도 상기 에피층으로부터 금속 실리사이드화 공정을 행하기 위하여 상기 활성 영역을 덮고 있는 절연막을 에치백하거나 습식 식각하여야 할 필요가 없다. 따라서, 상기 반도체 기판의 활성 영역에 원하지 않게 금속 실리사이드층이 형성되는 것을 방지하면서 원하는 위치에만 상기 금속 실리사이드층을 형성할 수 있다. 또한, 복수의 게이트 구조 사이의 간격이 매우 작고 아스펙트비가 매우 큰 경우에도 상기 게이트 구조 위에 금속 실리사이드층을 형성할 때 원하는 위치에만 필요한 두께의 금속 실리사이드층을 원하는 형상으로 형성할 수 있다.
또한 본 발명에 따르면, 콘트롤 게이트 위에 금속 실리사이드층을 형성하는 데 있어서, 콘트롤 게이트의 일부를 실리사이드화하지 않고, 콘트롤 게이트 위에 에피층을 별도로 형성한 후, 금속 실리사이드화 공정을 행하므로, 게이트 구조를 형성하기 위한 건식 식각 공정시 식각되는 구조물의 높이가 낮아지게 되어 원하는 식각 내성을 확보하기 위한 식각 마스크의 높이를 낮출 수 있으며, 복수의 게이트 구조 사이의 간격에서도 아스펙트비가 작아지게 되어, 상기 게이트 구조의 측벽을 덮는 절연 스페이서를 형성할 때 복수의 게이트 구조 사이의 간격에서 보이드와 같은 결함이 발생될 가능성을 줄일 수 있다.
다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1a 내지 도 1f는 각각 플래쉬 메모리 소자의 셀 어레이 영역중 복수의 워드 라인이 한 방향으로 평행하게 연장되는 1 개의 셀 블록(block)의 일부를 도시한 단면도이다.
도 1a를 참조하면, 소자분리 영역(도시 생략)에 의해 활성 영역(102)이 정의된 반도체 기판(100)상에 터널 산화막 형성용 제1 절연막, 플로팅 게이트 형성용 제1 도전층, 게이트간 절연막 형성용 제2 절연막, 및 콘트롤 게이트 형성용 제2 도전층을 차례로 적층하고, 그 위에 하드마스크 패턴(120)을 형성한 후, 상기 하드마스크 패턴(120)을 식각 마스크로 하여 상기 적층된 막들을 패터닝하여 상기 반도체 기판(100)상에 터널 산화막(112), 플로팅 게이트(114), 게이트간 절연막(116), 및 콘트롤 게이트(118)가 차례로 적층되어 있는 복수의 게이트 구조(110)를 형성한다. 상기 복수의 게이트 구조(110)는 플래쉬 메모리 소자의 메모리 셀 내에 형성되는 트랜지스터를 구성할 수 있다.
예를 들면, 상기 터널 산화막(112)은 실리콘 산화막 또는 실리콘 산화질화막으로 이루어질 수 있다. 상기 플로팅 게이트(114) 및 콘트롤 게이트(118)는 불순물 도핑된 폴리실리콘으로 이루어질 수 있다. 상기 게이트간 절연막(116)은 산화막-질화막-산화막의 적층 구조인 ONO막으로 이루어질 수 있다. 상기 하드마스크 패턴(120)은 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있다.
도 1b를 참조하면, 상기 하드마스크 패턴(120)으로 덮인 게이트 구조(110) 및 반도체 기판(100) 상에 제3 절연막을 증착한 후 이방성 건식 식각 공정으로 에치백(etchback)하여, 상기 복수의 게이트 구조(110) 각각의 측벽에 절연 스페이 서(122)를 형성한다.
상기 절연 스페이서(122)는 예를 들면 산화막, 질화막, 또는 이들의 조합으로 이루어질 수 있다. 예들 들면, 상기 하드마스크 패턴(120)은 질화막으로 이루어지고, 상기 절연 스페이서(122)는 MTO(mediun temperature oxide film)막과 같은 산화막으로 이루어질 수 있다. 또는, 상기 하드마스크 패턴(120)은 산화막으로 이루어지고 상기 절연 스페이서(122)가 질화막으로 이루어질 수 있다. 또는, 상기 하드마스크 패턴(120) 및 절연 스페이서(122)가 각각 산화막으로 이루어질 수 있다. 또는, 상기 하드마스크 패턴(120) 및 절연 스페이서(122)가 각각 질화막으로 이루어질 수 있다.
미세화된 단위 셀 사이즈를 가지는 고도로 스케일링(scaling)된 반도체 소자를 제조하는 경우, 상기 반도체 기판(100)의 셀 어레이 영역에서 복수의 게이트 구조(110)가 매우 작은 피치(pitch)로 배치되어, 상기 복수의 게이트 구조(110) 각각의 사이의 간격의 폭이 매우 작아질 수 있다. 이 경우, 도 1b에 예시된 바와 같이, 상호 인접한 2 개의 게이트 구조(110) 사이에서 상호 인접한 2 개의 절연 스페이서(122)가 상호 분리되지 않고 붙어 있는 형태로 형성될 수 있다. 이 경우, 상기 복수의 게이트 구조(110)중 상호 인접한 2 개의 게이트 구조(110) 사이에서 상기 반도체 기판(100)의 활성 영역(102)이 상기 절연 스페이서(122)에 의해 완전히 덮이게 된다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 상기 복수의 게이트 구조(110)의 피치 및 복수의 게이트 구조(110) 사이의 간격의 폭에 따라, 상호 인접한 2 개의 게이트 구조(110) 사이에서 상호 인접한 2 개의 절연 스페이서(122)가 상호 분리된 상태로 형성될 수도 있다. 또한, 셀 어레이 영역에서 각각의 셀 블록이 상호 일정 거리 이격된 상태로 배치되는 경우, 도 1b에 예시된 바와 같이, 1 개의 셀 블록중 양 단부에 각각 위치되는 2 개의 게이트 구조(110)에서, 셀 블록의 외측을 향하는 측벽에는 인접한 게이트 구조(110)에 형성된 절연 스페이서(122)와 분리된 형태의 절연 스페이서(122)가 얻어질 수 있다.
상기 게이트 구조(110) 및 절연 스페이서(122)가 형성된 결과물에서 상기 반도체 기판(100)에 불순물 이온 주입 공정을 행하여 상기 반도체 기판(100)에 소소/드레인 영역(도시 생략)을 형성한다.
도 1c를 참조하면, 상기 게이트 구조(110)를 덮고 있는 하드마스크 패턴(120) 및 절연 스페이서(122) 위에 식각 저지층(130) 및 층간절연막(132)을 차례로 형성한다. 그 결과, 상기 복수의 게이트 구조(110) 사이에서 상기 절연 스페이서(122)에 의해 한정되는 공간이 상기 식각 저지층(130) 및 층간절연막(132)으로 완전히 채워지게 된다. 그 후, 상기 식각 저지층(130)을 이용하여 CMP (chemical mechanical polishing) 공정에 의해 상기 층간절연막(132)을 연마하고, 이어서 상기 게이트 구조(110)의 상면이 노출될 때 까지 상기 하드마스크 패턴(120), 층간절연막(132)의 일부 및 절연 스페이서(122)의 일부를 에치백 또는 CMP 공정에 의해 제거한다.
도 1c에는 상호 인접한 2 개의 게이트 구조(110) 사이에서 상기 반도체 기판(100)의 상면으로부터 상기 절연 스페이서(122)의 상면까지의 높이가 상기 게이트 구조(110)의 상면까지의 높이와 대략 동일한 경우가 예시되어 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, 상호 인접한 2 개의 게이트 구조(110) 사이에서 절연 스페이서(122)의 상면의 높이가 상기 게이트 구조(110)의 상면의 높이보다 더 낮거나 높게 형성될 수도 있다.
도 1d를 참조하면, 상기 콘트롤 게이트(118)의 노출된 표면으로부터 Si 함유 물질을 에피택셜 성장시켜 상기 콘트롤 게이트(118)의 위에만 선택적으로 에피층(140)을 형성한다.
상기 에피층(140)은 Si, SiGe, 또는 SiC로 이루어질 수 있다. 또한, 상기 에피층(140)은 상기 콘트롤 게이트(118) 내에서의 불순물 도핑 농도와 같거나 다른 불순물 도핑 농도를 가지도록 불순물로 도핑될 수 있다.
도 1e를 참조하면, 상기 에피층(140)의 노출 표면을 덮도록 상기 반도체 기판상에 금속층(142)을 형성한다.
상기 금속층(142)은 예를 들면 Co, Ni, Ti, Hf, NiTa, NiPt 등과 같은 금속들 중에서 선택되는 어느 하나의 물질로 이루어질 수 있다. 상기 금속층(142)은 PVD (physical vapor deposition), CVD (chemical vapor deposition), 또는 ALD (atomic layer deposition) 공정으로 형성될 수 있다.
도 1f를 참조하면, 상기 금속층(142)이 형성된 결과물을 열처리하여 금속층(142)이 상기 에피층(140)과 접촉되어 있는 부분에서 실리사이드 반응을 유발하여 상기 게이트 구조(110)의 콘트롤 게이트(118) 위에 금속 실리사이드층(144)을 형성한다. 그 후, 금속층(142) 중 반응하지 않고 남아 있는 부분을 제거한다.
상기 금속 실리사이드층(144)을 형성하기 위한 제1 예에 따른 공정을 설명하 면 다음과 같다. 먼저, 상기 금속층(142)이 형성된 결과물에 대하여 1차 열처리 공정을 실시하여 상기 금속층(142)이 상기 에피층(140)과 접촉되어 있는 부분에서 실리사이드 반응을 유발하여, 상기 콘트롤 게이트(118) 위에 제1 상의 금속 실리사이드층을 형성한다. 예를 들면, 상기 금속층(142)이 Co로 이루어지는 경우, 상기 제1 상의 금속 실리사이드층으로서 코발트 모노실리사이드(CoSi)가 형성된다. 이어서, 상기 금속층(142) 중 미반응된 부분을 습식 식각 공정으로 제거한 후, 2차 열처리 공정을 실시하여 상기 제1 상의 금속 실리사이드층를 상변이시켜 제2 상의 금속 실리사이드로 이루어지는 상기 금속 실리사이드층(144)을 형성한다. 상기 금속층(142)이 Co로 이루어지는 경우, 상기 제2 상의 금속 실리사이드층으로서 낮은 비저항을 가지는 코발트 다이실리사이드(CoSi2)가 형성된다.
상기 금속 실리사이드층(144)을 형성하기 위한 제2 예에 따른 공정을 설명하면 다음과 같다. 먼저, 상기 금속층(142)이 형성된 결과물에 대하여 1차 열처리 공정을 실시하여 상기 금속층(142)이 상기 에피층(140)과 접촉되어 있는 부분에서 실리사이드 반응을 유발하여, 상기 콘트롤 게이트(118) 위에 제1 상의 금속 실리사이드층을 형성한다. 그리고, 상기 1차 열처리 공정 후 인시튜(in-situ)로 상기 제1 상의 금속 실리사이드층을 2차 열처리하여 금속 실리사이드층을 형성한다. 상기 1차 열처리는 예를 들면 약 300 ∼ 600 ℃의 온도에서 행해질 수 있다. 그리고, 상기 2차 열처리는 상기 1차 열처리보다 더 낮은 온도, 예를 들면 약 200 ∼ 300 ℃의 온도에서 행해질 수 있다. 그 후, 상기 금속층(142) 중 미반응된 부분을 제거하 고, 상기 2차 열처리된 금속 실리사이드층에 대하여 3차 열처리 공정을 행할 수 있다. 상기 3차 열처리는 예를 들면 300 ∼ 600 ℃의 온도에서 행해질 수 있다. 상기 3차 열처리에 의해 낮은 비저항을 가지는 금속 실리사이드층(144)이 얻어질 수 있다.
상기 금속 실리사이드층(144)을 형성하기 위한 제3 예에 따른 공정을 설명하면 다음과 같다. 본 예에서는 상기 금속층(142)의 산화를 방지하기 위하여 상기 금속층(146) 위에 산화방지용 캡핑층(도시 생략), 예를 들면 TiN 캡핑층을 더 형성하는 공정을 포함하는 경우에 대하여 설명한다. 먼저, 상기 금속층(142)과 상기 금속층(142)을 덮는 캡핑층(도시 생략)이 형성된 결과물에 대하여 1차 열처리 공정을 실시하여 상기 금속층(142)이 상기 에피층(140)과 접촉되어 있는 부분에서 실리사이드 반응을 유발하여, 상기 콘트롤 게이트(118) 위에 제1 상의 금속 실리사이드층을 형성한다. 그리고, 상기 1차 열처리 공정 후 인시튜(in-situ)로 상기 제1 상의 금속 실리사이드층을 2차 열처리하여 금속 실리사이드층을 형성한다. 상기 1차 열처리는 예를 들면 약 300 ∼ 600 ℃의 온도에서 행해질 수 있다. 그리고, 상기 2차 열처리는 상기 1차 열처리보다 더 낮은 온도, 예를 들면 약 200 ∼ 300 ℃의 온도에서 행해질 수 있다. 그 후, 상기 금속층(142) 중 미반응된 부분을 제거한다. 이 때, 상기 캡핑층(도시 생략)이 함께 제거될 수 있다. 그 후, 상기 2차 열처리된 금속 실리사이드층에 대하여 3차 열처리 공정을 행하여 낮은 비저항을 가지는 금속 실리사이드층(144)을 형성한다. 상기 3차 열처리는 예를 들면 300 ∼ 600 ℃의 온도에서 행해질 수 있다.
상기 금속 실리사이드층(144) 형성시 상기 에피층(144) 까지만 실리사이드화될 수 있도록 실리사이드화 되는 반응 두께를 제어하기 위하여, 상기 게이트 구조(110)의 콘트롤 게이트(118)에서의 불순물 도핑 농도와 상기 에피층(140)에서의 불순물 도핑 농도와의 차이를 이용할 수 있다. 이를 위하여, 예를 들면, 상기 에피층(140)에서의 불순물 도핑 농도가 상기 콘트롤 게이트(118)에서의 불순물 도핑 농도보다 더 낮게 되도록 상기 에피층(140)을 형성할 수 있다. 이 때, 상기 콘트롤 게이트(118) 각각의 서로 다른 불순물 도핑 농도 차이에 의해 상기 콘트롤 게이트(118)와 상기 에피층(140)과의 사이의 계면은 실리사이드화 반응의 정지시간을 결정하는 반응 정지층 역할을 하게 된다.
그 후, 도시하지는 않았으나, 상기 금속 실리사이드층(144)이 형성된 결과물상에 층간절연막을 형성하고, 금속 배선들을 형성하여 원하는 소자를 완성한다.
도 1a 내지 도 1f를 참조하여 설명한 제1 실시예에 따르면, 상기 콘트롤 게이트(118) 위에 금속 실리사이드층(144)을 형성하기 위하여, 상기 콘트롤 게이트(118)의 일부를 금속 실리사이드화하지 않고, 상기 콘트롤 게이트(118) 위에 상기 에피층(140)을 별도로 형성한 후, 상기 에피층(140)을 금속 실리사이드화한다. 상기 에피층(140) 형성 공정과, 상기 에피층(140)을 금속 실리사이드화하여 상기 금속 실리사이드층(144)을 형성하는 공정이 상기 복수의 게이트 구조(110) 각각의 사이에서 상기 반도체 기판(100)의 활성 영역(102) 표면이 외부에 노출되지 않고 상기 절연 스페이서(122)에 의해, 또는 상기 절연 스페이서(122) 및 층간절연막(132)에 의해 덮여진 상태로 행해지게 된다. 또한, 상기 반도체 기판(100)의 활 성 영역(102)을 덮고 있는 절연 스페이서(122) 및 층간절연막(132) 내에 피팅 또는 보이드와 같은 결함이 존재하는 경우에도 상기 금속 실리사이드층(144) 형성을 위하여 별도로 상기 절연 스페이서(122) 및 층간절연막(132)을 에치백하거나 습식 식각하여야 하는 등의 부가 공정을 포함하지 않으므로, 상기 금속 실리사이드층(144)이 형성되는 동안 상기 피팅 또는 보이드와 같은 결함으로 인해 상기 반도체 기판(100)의 표면이 원하지 않게 노출되는 것을 방지할 수 있다. 따라서, 상기 반도체 기판(100)의 활성 영역(102)에 원하지 않게 금속 실리사이드층이 형성되는 것을 방지하면서 원하는 위치에만 상기 금속 실리사이드층(144)을 형성할 수 있으며, 상기 복수의 게이트 구조(110) 사이의 간격이 매우 작고 아스펙트비가 매우 큰 경우에도 상기 게이트 구조(110) 위에 금속 실리사이드층을 형성할 때 원하는 위치에만 필요한 두께의 금속 실리사이드층을 형성할 수 있다.
그리고, 상기 콘트롤 게이트(118) 위에 금속 실리사이드층(144)을 형성하는 데 있어서, 상기 콘트롤 게이트(118)의 일부를 금속 실리사이드화하지 않고, 상기 콘트롤 게이트(118) 위에 상기 에피층(140)을 별도로 형성한 후, 상기 에피층(140)으로부터 금속 실리사이드화 공정을 행하여 상기 금속 실리사이드층(144)을 형성하므로, 게이트 구조(110)를 형성하기 위한 건식 식각 공정시 식각되는 구조물의 높이가 낮아지게 되어 원하는 식각 내성을 확보하기 위한 식각 마스크의 높이를 낮출 수 있다. 또한, 복수의 게이트 구조(110) 사이의 간격에서도 아스펙트비가 작아지게 되어 상기 절연 스페이서(122) 형성 공정시 상기 복수의 게이트 구조(110) 사이의 간격에서 보이드와 같은 결함이 발생될 가능성을 줄일 수 있다.
도 2a 내지 도 2f는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a 내지 도 2f에는 각각 도 1a 내지 도 1f에서와 마찬가지로 플래쉬 메모리 소자의 셀 어레이 영역중 복수의 워드 라인이 한 방향으로 평행하게 연장되는 1 개의 셀 블록의 일부가 도시되어 있다. 도 2a 내지 도 2f에 있어서, 도 1a 내지 도 1f에서와 동일한 참조 부호는 동일 부재를 나타낸다. 따라서, 본 예에서는 이들에 대한 상세한 설명은 생략한다.
도 2a를 참조하면, 도 1a를 참조하여 설명한 바와 같이 반도체 기판(100)상에 터널 산화막(112), 플로팅 게이트(114), 게이트간 절연막(116), 및 콘트롤 게이트(118)가 차례로 적층되어 있는 복수의 게이트 구조(110)를 형성한다. 단, 본 예에서는 상기 복수의 게이트 구조(110)를 형성하기 위한 식각 마스크로서 적어도 2 개의 서로 다른 종류의 막들이 적층된 구조의 하드마스크 패턴(220)을 이용한다. 도 2a에는 상기 하드 마스크 패턴(220)이 제1 하드마스크 패턴(222) 및 제2 하드마스크 패턴(224)의 적층 구조로 형성된 경우가 예시되어 있다. 그러나, 본 발명은 이에 한정되는 것은 아니다. 필요에 따라, 상기 하드 마스크 패턴(220)은 서로 다른 3 종류 또는 그 이상의 막들로 이루어지는 적층 구조로 이루어질 수 있다.
도 2a에 예시된 하드마스크 패턴(220)에서, 예를 들면 제1 하드마스크 패턴(222)은 질화막으로 이루어지고, 상기 제2 하드마스크 패턴(224)은 산화막으로 이루어질 수 있다. 또는, 제1 하드마스크 패턴(222)은 산화막으로 이루어지고, 상기 제2 하드마스크 패턴(224)은 질화막으로 이루어질 수도 있다. 또한, 도 2a에 예 시된 하드마스크 패턴(220)에서, 상기 제1 하드마스크 패턴(222)의 높이(H)는 후속 공정에서 상기 게이트 구조(110)의 콘트롤 게이트(118)의 위에 형성될 에피층(도 1d의 에피층(140)에 대응함)의 높이와 같거나 그 보다 더 낮게 형성될 수 있다.
도 2b를 참조하면, 도 1b를 참조하여 설명한 바와 같은 방법으로 상기 복수의 게이트 구조(110) 각각의 측벽에 절연 스페이서(122)를 형성한다.
예를 들면, 상기 하드마스크 패턴(220)에서 상기 제1 하드마스크 패턴(222)이 질화막으로 이루어진 경우, 상기 절연 스페이서(122)는 산화막으로 이루어질 수 있다. 또는, 상기 제1 하드마스크 패턴(222)이 산화막으로 이루어진 경우, 상기 절연 스페이서(122)는 질화막으로 이루어질 수 있다.
상기 게이트 구조(110) 및 절연 스페이서(122)가 형성된 결과물에서 상기 반도체 기판(100)에 불순물 이온 주입 공정을 행하여 상기 반도체 기판(100)에 소소/드레인 영역(도시 생략)을 형성한다.
도 2c를 참조하면, 상기 게이트 구조(110)를 덮고 있는 하드마스크 패턴(220) 및 절연 스페이서(122) 위에 식각 저지층(130) 및 층간절연막(132)을 차례로 형성한 후, 상기 식각 저지층(130)을 이용하여 CMP 공정에 의해 상기 층간절연막(132)을 연마하고, 이어서 상기 하드마스크 패턴(220)의 제1 하드마스크 패턴(222)의 상면이 노출될 때까지 상기 제2 하드마스크 패턴(124), 층간절연막(132)의 일부 및 절연 스페이서(122)의 일부를 에치백 또는 CMP 공정에 의해 제거한다.
도 2d를 참조하면, 상면이 노출되어 있는 상기 제1 하드마스크 패턴(222) 만을 선택적으로 제거하여 상기 콘트롤 게이트(118)의 상면을 노출시킨다.
그 결과, 상기 콘트롤 게이트(118)의 위에는 상기 절연 스페이서(122)에 의해 그 폭이 한정되는 리세스 공간(230)이 형성되고, 상기 콘트롤 게이트(118)의 상면은 상기 리세스 공간(230)을 통해 외부로 노출된다.
상기 제1 하드마스크 패턴(222) 만을 선택적으로 제거하기 위하여 습식 식각 공정 또는 건식 식각 공정을 이용할 수 있다.
도 2e를 참조하면, 도 1d를 참조하여 설명한 바와 같은 방법으로, 상기 콘트롤 게이트(118)의 노출된 표면으로부터 Si 함유 물질을 에피택셜 성장시켜 상기 콘트롤 게이트(118)의 위에만 선택적으로 에피층(240)을 형성한다. 상기 에피층(240)은 상기 콘트롤 게이트(118)의 위에서 상기 절연 스페이서(122)에 의해 그 폭이 제한되는 리세스 공간(230) 내에서 에피택셜 성장된다. 따라서, 상호 인접한 2 개의 에피층(240) 사이에서 이들의 측방향 에피택셜 성장으로 인해 단락이 발생될 염려가 없다. 상기 에피층(240)이 상기 절연 스페이서(122)의 상면의 높이 이상의 높이까지 에피택셜 성장이 진행된 후, 상기 절연 스페이서(122)의 상면을 덮도록 측방향 에피택셜 성장이 이루어질 수도 있다. 이 때, 필요에 따라 상기 에피층(240) 중 절연 스페이서(122)의 상면을 덮는 부분을 CMP 공정 또는 에치백 공정에 의해 제거하여 상기 리세스 영역(230) 내에만 상기 에피층(240)이 남도록 할 수 있다. 또는, 필요에 따라, 상호 인접한 2 개이 에피층(240) 사이에 단락이 발생될 염려가 없는 거리를 유지하는 범위 내에서, 상기 리세스 영역(230)으로부터 상기 절연 스페이서(122)의 상면보다 더 높은 레벨까지 에피택셜 성장된 에피층(240)을 형성할 수도 있다.
상기 에피층(240)은 Si, SiGe, 또는 SiC로 이루어질 수 있다. 또한, 상기 에피층(240)은 상기 콘트롤 게이트(118) 내에서의 불순물 도핑 농도와 같거나 다른 불순물 도핑 농도를 가지도록 불순물로 도핑될 수 있다.
도 2f를 참조하면, 도 1e 및 도 1f를 참조하여 설명한 바와 같은 방법으로 상기 에피층(240) 위에 금속층(142)을 형성하여 상기 에피층(240)으로부터 금속 실리사이드층(244)을 형성한다.
도시하지는 않았으나, 필요에 따라, 상기 에피층(140) 위에 상기 금속층(142)을 형성하기 전에, 상기 에피층(240)의 측벽이 노출되도록 상기 절연 스페이서(122) 중 상기 에피층(240)의 측벽을 덮고 있는 부분을 제거하는 공정을 더 포함할 수 있다. 이 경우, 상기 금속층(142)이 상기 에피층(240)의 상면 뿐 만 아니라 측벽까지 덮은 상태에서 금속 실리사이드화 공정이 진행된다.
도 3a 내지 도 3c는 본 발명의 제3 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a 내지 도 3c에는 각각 도 1a 내지 도 1f에서와 마찬가지로 플래쉬 메모리 소자의 셀 어레이 영역중 복수의 워드 라인이 한 방향으로 평행하게 연장되는 1 개의 셀 블록의 일부가 도시되어 있다. 도 3a 내지 도 3c에 있어서, 도 1a 내지 도 1f에서와 동일한 참조 부호는 동일 부재를 나타낸다. 따라서, 본 예에서는 이들에 대한 상세한 설명은 생략한다.
도 3a를 참조하면, 도 1a 내지 도 1c를 참조하여 설명한 바와 같은 방법으로 반도체 기판(100)상에 게이트 구조(110), 상기 게이트 구조(110)의 측벽을 덮는 절 연 스페이서(122), 및 평판화된 층간절연막(132)을 형성한다. 그 후, 상기 게이트 구조(110)의 상부에서 노출되어 있는 콘트롤 게이트(118)를 소정 깊이(D1) 만큼 제거하여 그 상면의 높이가 낮아진 콘트롤 게이트(118a)를 형성한다. 상기 콘트롤 게이트(118a)의 상부에서 상기 절연 스페이서(122)에 의해 그 폭이 한정되는 리세스 공간(330)을 형성한다. 상기 리세스 공간(330)을 형성하기 위하여, 상기 콘트롤 게이트(118)를 그 상면으로부터 소정 깊이(D1) 만큼 습식 식각 공정 또는 건식 식각 공정에 의해 제거할 수 있다. 상기 리세스 공간(330)의 깊이(D1)는 후속 공정에서 상기 콘트롤 게이트(118a)의 위에 형성될 에피층(도 1d의 에피층(140)에 대응함)의 높이와 같거나 그 보다 더 낮게 형성될 수 있다. 상기 콘트롤 게이트(118a)의 상면은 상기 절연 스페이서(122)에 의해 그 폭이 한정되는 리세스 공간(330)을 통해 외부로 노출된다.
도 3b를 참조하면, 도 2e를 참조하여 설명한 바와 같은 방법으로 상기 콘트롤 게이트(118a)의 노출된 표면으로부터 Si 함유 물질을 에피택셜 성장시켜 상기 콘트롤 게이트(118a)의 위에만 선택적으로 에피층(340)을 형성한다. 상기 에피층(340)은 상기 콘트롤 게이트(118a)의 위에서 상기 절연 스페이서(122)에 의해 그 폭이 제한되는 리세스 공간(330) 내에서 에피택셜 성장된다. 따라서, 상호 인접한 2 개의 에피층(340) 사이에서 이들의 측방향 에피택셜 성장으로 인해 단락이 발생될 염려가 없다. 상기 에피층(340)이 상기 절연 스페이서(122)의 상면의 높이 이상의 높이까지 에피택셜 성장이 진행된 후, 상기 절연 스페이서(122)의 상면을 덮도록 측방향 에피택셜 성장이 이루어질 수도 있다. 이 때, 필요에 따라 상기 에피 층(340) 중 절연 스페이서(122)의 상면을 덮는 부분을 CMP 공정 또는 에치백 공정에 의해 제거하여 상기 리세스 영역(330) 내에만 상기 에피층(340)이 남도록 할 수 있다. 또는, 필요에 따라 상기 리세스 영역(330)으로부터 상기 절연 스페이서(122)의 상면보다 더 높은 레벨까지 에피택셜 성장된 에피층(340)을 형성할 수도 있다.
상기 에피층(340)은 Si, SiGe, 또는 SiC로 이루어질 수 있다. 또한, 상기 에피층(340)은 상기 콘트롤 게이트(118a) 내에서의 불순물 도핑 농도와 같거나 다른 불순물 도핑 농도를 가지도록 불순물로 도핑될 수 있다.
그 후, 도 1e 및 도 1f를 참조하여 설명한 바와 같은 방법으로 금속층(142)을 이용하여 상기 에피층(340)으로부터 금속 실리사이드층(344)을 형성한다.
이 때, 필요에 따라, 상기 에피층(340) 위에 상기 금속층(142)을 형성하기 전에, 상기 에피층(340)의 측벽이 노출되도록 상기 절연 스페이서(122) 중 상기 에피층(340)의 측벽을 덮고 있는 부분을 제거하는 공정을 더 포함할 수 있다. 이 경우, 상기 금속층(142)이 상기 에피층(340)의 상면 뿐 만 아니라 측벽까지 덮은 상태에서 금속 실리사이드화 공정이 진행된다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a 내지 도 2f는 본 발명의 제2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 제3 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 기판, 102: 활성 영역, 110: 게이트 구조, 112: 터널 산화막, 114: 플로팅 게이트, 116: 게이트간 절연막, 118: 콘트롤 게이트, 120: 하드마스크 패턴, 122: 절연 스페이서, 130: 식각 저지층, 132: 층간절연막, 140: 에피층, 142: 금속층, 144: 금속 실리사이드층, 220: 하드마스크 패턴, 222: 제1 하드마스크 패턴, 224: 제2 하드마스크 패턴, 230: 리세스 공간, 240: 에피층, 330: 리세스 공간, 340: 에피층, 344: 금속 실리사이드층.

Claims (20)

  1. 반도체 기판상에 수평 방향으로 서로 이격된 위치에서 서로 평행하게 연장되고 각각 도전층을 포함하는 복수의 구조를 형성하는 단계와,
    상기 구조의 양 측벽에 상기 도전층의 측벽을 덮는 절연 스페이서를 상기 반도체 기판 위에 형성하는 단계와,
    상기 반도체 기판 및 상기 절연 스페이서 위에 층간절연막을 형성하는 단계와,
    상기 절연 스페이서의 일부와 상기 층간절연막의 일부를 제거하여 상기 복수의 구조에서 상기 도전층의 상면을 노출시키는 단계와,
    상기 반도체 기판의 상면이 상기 절연 스페이서 및 상기 층간절연막에 의해 덮인 상태에서 상기 도전층의 상면으로부터 성장된 Si 함유 물질로 이루어지는 에피층을 형성하는 단계와,
    금속 실리사이드화 공정에 의해 상기 에피층으로부터 금속 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 복수의 구조는 수평 방향으로 제1 간격을 사이에 두고 상호 이격되어 있는 2 개의 구조를 포함하고,
    상기 절연 스페이서를 형성한 후, 상기 제1 간격 내에서 상기 반도체 기판의 상면이 외부로 노출되지 않도록 상기 절연 스페이서로 덮이고,
    상기 에피층을 성장시키는 단계는 상기 제1 간격 내에서 상기 반도체 기판의 상면이 상기 절연 스페이서로 덮여 있는 상태에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 구조에서 상기 도전층은 트랜지스터의 게이트인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서,
    상기 에피층을 형성하는 단계는 상기 반도체 기판의 상면으로부터 상기 절연 스페이서의 상면까지의 높이가 상기 도전층의 상면까지의 높이와 동일한 상태에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 에피층을 형성하는 단계는 상기 반도체 기판의 상면으로부터 상기 절연 스페이서의 상면까지의 높이가 상기 도전층의 상면까지의 높이보다 더 높은 상태에서 행해지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 도전층은 제1 농도로 불순물 도핑된 폴리실리콘층으로 이루어지고,
    상기 에피층은 상기 제1 농도와는 다른 제2 농도로 불순물 도핑된 Si 함유 물질로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 삭제
  10. 제8항에 있어서,
    상기 에피층으로부터 금속 실리사이드층을 형성하는 단계는
    상기 에피층 위에 금속층을 형성하는 단계와,
    상기 도전층과 상기 에피층과의 계면을 상기 금속 실리사이드층 형성을 위한 실리사이드화 반응의 정지 시간을 결정하는 반응 정지층으로 이용하여, 상기 에피층으로부터 상기 금속 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 삭제
  12. 제1항에 있어서,
    상기 복수의 구조를 형성하는 단계는
    상기 반도체 기판상에 제1 절연막, 플로팅 게이트용 제1 도전층, 제2 절연막, 및 콘트롤 게이트용 제2 도전층이 차례로 적층된 복수의 적층 구조를 형성하는 단계와,
    상기 적층 구조 위에 하드마스크 패턴을 형성하는 단계와,
    상기 하드마스크 패턴을 식각 마스크로 하여 상기 적층 구조를 식각하여 상기 제2 도전층의 일부로 이루어지는 상기 도전층을 포함하는 게이트 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 삭제
  14. 삭제
  15. 제12항에 있어서,
    상기 하드마스크 패턴은 상기 도전층 위에 차례로 적층된 서로 다른 물질로 이루어지는 제1 하드마스크 패턴 및 제2 하드마스크 패턴을 포함하고,
    상기 층간절연막을 형성하는 단계에서, 상기 층간절연막 및 상기 절연 스페이서가 상기 제1 하드마스크 패턴의 상면과 동일한 높이의 상면을 가지도록 평탄화되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 삭제
  17. 제12항에 있어서,
    상기 절연 스페이서는 상기 하드마스크 패턴의 측벽 및 상기 도전층의 측벽 을 동시에 덮도록 형성되고,
    상기 도전층의 상면을 노출시키는 단계에서는 상기 도전층 위에 상기 절연 스페이서에 의해 그 폭이 한정되는 리세스 공간이 형성되도록 상기 하드마스크 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020080009681A 2008-01-30 2008-01-30 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법 KR101393308B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080009681A KR101393308B1 (ko) 2008-01-30 2008-01-30 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법
US12/276,562 US7897500B2 (en) 2008-01-30 2008-11-24 Methods for forming silicide conductors using substrate masking
TW098101217A TWI462152B (zh) 2008-01-30 2009-01-14 使用基底遮罩形成金屬矽化物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009681A KR101393308B1 (ko) 2008-01-30 2008-01-30 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090083715A KR20090083715A (ko) 2009-08-04
KR101393308B1 true KR101393308B1 (ko) 2014-05-12

Family

ID=40899670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009681A KR101393308B1 (ko) 2008-01-30 2008-01-30 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US7897500B2 (ko)
KR (1) KR101393308B1 (ko)
TW (1) TWI462152B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101448154B1 (ko) * 2008-06-30 2014-10-08 삼성전자주식회사 반도체 소자의 게이트 전극의 형성 방법
KR101090327B1 (ko) 2009-08-19 2011-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR101652879B1 (ko) * 2010-05-25 2016-09-02 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조방법
CN105374738B (zh) * 2014-08-29 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US11245026B2 (en) 2019-11-22 2022-02-08 Winbond Electronics Corp. Memory devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060104033A (ko) * 2005-03-29 2006-10-09 주식회사 하이닉스반도체 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291301B1 (en) * 1999-07-19 2001-09-18 United Microelectronics Corp. Fabrication method of a gate junction conductive structure
JP3669919B2 (ja) * 2000-12-04 2005-07-13 シャープ株式会社 半導体装置の製造方法
KR100363097B1 (ko) * 2001-01-06 2002-12-05 삼성전자 주식회사 기판과 컨택 패드간의 컨택 저항을 줄인 컨택 구조체 및그 형성방법
KR100396469B1 (ko) * 2001-06-29 2003-09-02 삼성전자주식회사 반도체 장치의 게이트 전극 형성 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법
KR20040006421A (ko) 2002-07-12 2004-01-24 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100469129B1 (ko) 2002-09-30 2005-01-29 삼성전자주식회사 불휘발성 메모리 장치 및 그 제조방법
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
DE102005024911A1 (de) * 2005-05-31 2006-12-28 Advanced Micro Devices, Inc., Sunnyvale Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
JP4528700B2 (ja) 2005-09-09 2010-08-18 株式会社東芝 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060104033A (ko) * 2005-03-29 2006-10-09 주식회사 하이닉스반도체 리세스된 활성영역을 갖는 반도체소자 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20090083715A (ko) 2009-08-04
US7897500B2 (en) 2011-03-01
TW200941553A (en) 2009-10-01
US20090191699A1 (en) 2009-07-30
TWI462152B (zh) 2014-11-21

Similar Documents

Publication Publication Date Title
TWI697106B (zh) 三維記憶體裝置及其製造方法
US11456383B2 (en) Semiconductor device having a contact plug with an air gap spacer
KR101566922B1 (ko) 저스트 드라이 에칭과 케미컬 드라이 에칭을 조합한 반도체소자의 금속 실리사이드막 형성 방법
US6852620B2 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
TW202005031A (zh) 整合背側電源網格的半導體裝置及其相關的積體電路與製造方法
US11854901B2 (en) Semiconductor method and device
US11616064B2 (en) Semiconductor structure
US10707083B2 (en) High aspect ratio gates
US11437497B2 (en) Semiconductor device and method
US11901455B2 (en) Method of manufacturing a FinFET by implanting a dielectric with a dopant
US12009406B2 (en) FinFET device and method
TWI517222B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
KR101448154B1 (ko) 반도체 소자의 게이트 전극의 형성 방법
KR101393308B1 (ko) 실리사이드화 공정을 이용하는 반도체 소자의 제조 방법
US20220278199A1 (en) Contact structure for semiconductor device and method
US8129816B2 (en) Semiconductor device and method of manufacturing the same
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
US20220231023A1 (en) Finfet device and method
KR20080020785A (ko) 비휘발성 메모리 장치의 제조 방법
KR20070026929A (ko) 스택형 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee