KR20170118623A

KR20170118623A - 구리박, 고주파 회로용 구리박, 캐리어 부착 구리박, 고주파 회로용 캐리어 부착 구리박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법

Info

Publication number: KR20170118623A
Application number: KR1020170049378A
Authority: KR
Inventors: 료 후쿠치
Original assignee: 제이엑스금속주식회사
Priority date: 2016-04-15
Filing date: 2017-04-17
Publication date: 2017-10-25
Also published as: CN107302825A; TW201805487A; PH12017000133A1; EP3232747A1; US20170303405A1; JP2017193778A

Abstract

고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되고, 또한 수지와의 밀착성이 양호한 구리박을 제공한다. 조화 처리층을 가지는 구리박으로서, 조화 처리층이 1차 입자층을 가지고, 1차 입자층측 표면의 표면 조도(Ra)가 0.12㎛ 이하이며, 1차 입자층의 1차 입자 평균 입경이 0.10~0.25㎛인 구리박.

Description

구리박, 고주파 회로용 구리박, 캐리어 부착 구리박, 고주파 회로용 캐리어 부착 구리박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법{COPPER FOIL, COPPER FOIL FOR HIGH-FREQUENCY CIRCUIT, COPPER FOIL WITH CARRIER, COPPER FOIL WITH CARRIER FOR HIGH-FREQUENCY CIRCUIT, PRINTED CIRCUIT BOARD MANUFACTURING METHOD AND ELECTRONIC DEVICE MANUFACTURING METHOD}

본 발명은, 구리박, 고주파 회로용 구리박, 캐리어 부착 구리박, 고주파 회로용 캐리어 부착 구리박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.

프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루었고, 오늘날에는 거의 모든 전자기기에 사용하기에 이르렀다. 근년의 전자기기의 소형화, 고성능화 요구의 증대에 따라서, 탑재 부품의 고밀도 실장화와 신호의 고주파화가 진전되었고, 프린트 배선판에 대해서 뛰어난 고주파 대응이 요구되고 있다.

고주파용 기판에는, 출력 신호의 품질을 확보하기 위해, 전송 손실의 저감이 요구되고 있다. 전송 손실은, 주로 수지(기판측)에 기인하는 유전체 손실과, 도체(구리박측)에 기인하는 도체 손실로 이루어진다. 유전체 손실은, 수지의 유전율 및 유전 탄젠트가 작아질수록 감소한다. 고주파 신호에 있어서, 도체 손실은, 주파수가 높아질수록 전류는 도체의 표면에만 흐르게 된다고 하는 표피 효과에 의해 전류가 흐르는 단면적이 감소하고, 저항이 높아지는 것이 주된 원인이 되고 있다.

고주파 회로용 구리박의 전송 손실을 저감시키는 것을 목적으로 한 기술로서는, 예를 들면, 특허문헌 1에, 금속박 표면의 한쪽 면 또는 양면에 은 또는 은합금속을 피복하고, 상기 은 또는 은합금 피복층 위에, 은 또는 은합금 이외의 피복층이 상기 은 또는 은합금 피복층의 두께보다 얇게 피복한 고주파 회로용 금속박이 개시되어 있다. 그리고, 이에 따르면, 위성통신에서 사용되는 것과 같은 초고주파 영역에서도 표피 효과에 의한 손실을 작게 한 금속박을 제공할 수가 있다고 기재되어 있다.

또한, 특허문헌 2에는, 압연 구리박의 재결정 소둔 후의 압연면에서의 X선 회절로 구한 (200)면의 적분 강도(I(200))가 미분말 구리의 X선회절로 구한 (200)면의 적분 강도(I0(200))에 대해서, I(200)/I0(200)＞40이고, 상기 압연면에 전해 도금에 의한 조화 처리를 실시한 후의 조화 처리면의 산술 평균 조도(이하, Ra라 한다)가 0.02㎛~0.2㎛, 10점 평균 조도(이하, Rz라고 한다)가 0.1㎛~1.5㎛이며, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 구리박이 개시되어 있다. 그리고, 이에 따르면, 1GHz를 넘는 고주파수 하에서의 사용이 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.

또한, 특허문헌 3에는, 구리박 표면의 일부가 혹 모양 돌기로 이루어지는 표면 조도가 2㎛~4㎛의 요철면인 것을 특징으로 하는 전해 구리박이 개시되어 있다. 그리고, 이에 따르면, 고주파 전송 특성이 뛰어난 전해 구리박을 제공할 수가 있다고 기재되어 있다.

특허문헌 1: 일본 특허공보 제4161304호 특허문헌 2: 일본 특허공보 제4704025호 특허문헌 3: 일본 공개특허공보 2004－244656호

도체(구리박측)에 기인하는 도체 손실은, 상술한 바와 같이, 표피 효과에 의해 저항이 커지는 점에 기인하지만, 이 저항은 구리박 자체의 저항뿐만 아니라, 구리박 표면에서 수지 기판과의 접착성을 확보하기 위해서 행해지는 조화 처리에 의한 저항의 영향도 있는 점, 구체적으로는 구리박 표면의 조도가 도체 손실의 주된 요인이며, 조도가 작을수록 전송 손실이 감소한다.

여기서, 본 발명은, 고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되고, 또 수지와의 밀착성이 양호한 구리박을 제공하는 것을 목적으로 한다.

본 발명자는, 구리박 표면에 소정의 조화 입자층을 형성하고, 또한, 상기 조화 입자층측 표면의 표면 조도(Ra) 및 조화 입자의 평균 입경을 제어하는 것이, 고주파 회로 기판에 이용했을 때의 전송 손실의 억제 및 수지와의 양호한 밀착성에서 매우 효과적이라는 것을 발견했다.

본 발명은 상기 지견을 기초로 하여 완성한 것이고, 일 측면에서 조화 처리층을 가지는 구리박으로서, 상기 조화 처리층이 1차 입자층을 가지며, 상기 1차 입자층측 표면의 표면 조도(Ra)가 0.12㎛ 이하이고, 상기 1차 입자층의 1차 입자의 평균 입경이 0.10~0.25㎛인 구리박이다.

본 발명의 구리박은 일 실시형태에 있어서, 상기 조화 처리층이 상기 1차 입자층 위에 2차 입자층을 가지고, 상기 2차 입자층의 2차 입자의 평균 입경이 0.35㎛ 이하이다.

본 발명의 구리박은 다른 일 실시형태에 있어서, 상기 1차 입자층의 1차 입자의 평균 입경이 0.25㎛ 미만이다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 1차 입자층의 1차 입자의 평균 입경이 0.244㎛ 이하이다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 유전율이 2.4, 유전 탄젠트가 0.001, 그리고 두께가 50㎛인 수지를 상기 구리박의 상기 조화 처리층측 표면에 첩합시킨 후, 상기 구리박을 18㎛ 두께로 하여, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하고, 주파수 60GHz에서의 전송 손실을 측정했을 때, 상기 전송 손실이 8.4dB/10㎝ 이하가 된다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 유전율이 2.9, 유전 탄젠트가 0.002, 그리고 두께가 50㎛인 수지를 상기 구리박의 상기 조화 처리층측 표면에 첩합시킨 후, 상기 구리박을 18㎛ 두께로 하여, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하고, 주파수 60GHz에서의 전송 손실을 측정했을 때, 상기 전송 손실이 8.4dB/10㎝ 이하가 된다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 유전율이 3.2, 유전 탄젠트가 0.002, 그리고 두께가 50㎛의 수지를 상기 구리박의 상기 조화 처리층측 표면에 첩합시킨 후, 상기 구리박을 18㎛ 두께로 하여, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하고, 주파수 60GHz에서의 전송 손실을 측정했을 때, 상기 전송 손실이 8.4dB/10㎝ 이하가 된다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층에서의 Co 및 Ni의 합계 함유량이 2000㎍/d㎡ 이하이다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층에서의 Co의 함유량이 1000㎍/d㎡ 이하이다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층에서의 Ni의 함유량이 1000㎍/d㎡ 이하이다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 1차 입자층측 표면의 표면 조도(Rz)가 1.6㎛ 이하이다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가진다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 구리박의 상기 조화 처리층측 표면에 수지층을 갖춘다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 상기 수지층이 접착용 수지 및/또는 반경화 상태의 수지이다.

본 발명의 구리박은 또 다른 일 실시형태에 있어서, 고주파 회로용 구리박이다.

본 발명은 다른 일 측면에 있어서, 캐리어의 일 측면 또는 양쪽면에, 중간층, 극박 구리층을 이 순서대로 갖는 캐리어 부착 구리박으로서, 상기 극박 구리층이 본 발명의 구리박인 캐리어 부착 구리박이다.

본 발명의 캐리어 부착 구리박은 또 다른 일 측면에 있어서, 고주파 회로용 캐리어 부착 구리박이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 구리박 또는 본 발명의 캐리어 부착 구리박을 가지는 적층체이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 구리박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 구리박의 단면의 일부 또는 전부가 상기 수지에 의해 덮인 적층체이다.

본 발명은 또 다른 일 측면에 있어서, 하나의 본 발명의 캐리어 부착 구리박이 상기 캐리어측 또는 상기 극박 구리층측으로부터, 다른 하나의 본 발명의 캐리어 부착 구리박의 상기 캐리어측 또는 상기 극박 구리층 측에 적층된 적층체이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 구리박 또는 본 발명의 캐리어 부착 구리박을 이용하여 프린트 배선판을 제조하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 구리박 또는 본 발명의 캐리어 부착 구리박과, 절연 기판을 준비하는 공정, 상기 구리박과 상기 절연 기판을 적층하는 공정을 거쳐서 동장적층판을 형성하는 공정, 또는 상기 캐리어 부착 구리박과 상기 절연 기판을 적층한 후에, 상기 캐리어 부착 구리박의 캐리어를 벗기는 공정을 거쳐서 동장적층판을 형성하는 공정, 및 그 후, 세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 따라서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 구리박의 상기 조화 처리층측 표면에 회로를 형성하는 공정, 또는 본 발명의 캐리어 부착 구리박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 구리박의 상기 조화 처리층측 표면, 또는 상기 캐리어 부착 구리박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 수지층을 형성하는 공정, 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에 상기 구리박을 제거하거나, 또는 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어 부착 구리박과 수지 기판을 적층하는 공정, 상기 캐리어 부착 구리박의 수지 기판과 적층한 측과는 반대측 표면에, 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 구리박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 적층체의 어느 한 쪽 또는 양쪽면에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 형성한 후에, 상기 적층체를 구성하는 캐리어 부착 구리박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 이용하여 전자기기를 제조하는 전자기기의 제조 방법이다.

본 발명에 의하면, 고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되고, 또 수지와의 밀착성이 양호한 구리박을 제공할 수 있다.

도 1의 A~C는 본 발명의 캐리어 부착 구리박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 회로 도금 레지스트 제거까지의 공정의 배선판 단면의 모식도이다.
도 2의 D~F는 본 발명의 캐리어 부착 구리박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 수지 및 2층 캐리어 부착 구리박 적층으로부터 레이저 천공까지 공정의 배선판 단면의 모식도이다.
도 3의 G~I는 본 발명의 캐리어 부착 구리박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 비아 충진 형성으로부터 1층의 캐리어 박리까지 공정의 배선판 단면의 모식도이다.
도 4의 J~K는 본 발명의 캐리어 부착 구리박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 플래시 에칭으로부터 범프 구리 필러 형성까지 공정의 배선판 단면의 모식도이다.

본 발명에 이용할 수 있는 구리박의 형태에 특별히 제한은 없다. 또한, 전형적으로는 본 발명에서 사용하는 구리박은, 전해 구리박 혹은 압연 구리박 어느 것이어도 좋다. 일반적으로는, 전해 구리박은 황산구리 도금욕으로부터 티타늄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 구리박은 압연 롤에 의한 소성 가공과 열처리를 반복해서 제조된다. 굴곡성이 요구되는 용도에는 압연 구리박을 적용하는 경우가 많다.

구리박 재료로서는 프린트 배선판의 도체 패턴으로 통상 사용되는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, P, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「구리박」을 단독으로 이용했을 때에는 구리합금박도 포함하는 것으로 한다.

또한, 구리박의 판 두께는 특별히 한정할 필요는 없지만, 예를 들면 1~1000㎛, 혹은 1~500㎛, 혹은 1~300㎛, 혹은 3~100㎛, 혹은 5~70㎛, 혹은 6~35㎛, 혹은 9~18㎛이다.

또한, 본 발명은 다른 측면에 있어서, 캐리어, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 본 발명의 구리박인 캐리어 부착 구리박이다. 본 발명에서 캐리어 부착 구리박을 사용하는 경우, 극박 구리층 표면에 후술하는 조화 처리층 등의 표면 처리층을 마련한다. 또한, 캐리어 부착 구리박의 다른 실시형태에 대해서도 후술한다. 또한, 본 발명의 구리박 및 캐리어 부착 구리박은 고주파 회로 용도에 적합하게 이용할 수가 있다. 여기서 고주파 회로란, 회로를 통해서 전송되는 신호 주파수가 1 GHz 이상인 회로로 한다.

통상, 구리박의, 수종이 기재와 접착하는 면, 즉 조화(粗化)면에는 적층 후 구리박의 벗기는 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 구리박 표면에, 「벌(burl)」모양의 전착(電着)을 실시하는 조화 처리가 이루어진다. 전해 구리박은 제조 시점에 요철을 가지고 있지만, 조화 처리에 의해 전해 구리박의 볼록부를 증강하여 요철을 더욱 크게 한다. 조화 전의 전처리로써 통상의 구리 도금 등을 하는 경우가 있고, 조화 후의 마무리 처리로써, 전착물의 탈락을 방지하기 위해 통상의 구리 도금 등이 실시되는 경우도 있다.

본 발명에서는, 이러한 전처리 및 마무리 처리도 포함해서, 구리박 조화와 관련된 공지의 처리를 필요에 따라서 포함하여 「조화 처리」라고 한다.

본 발명의 구리박은, 조화 처리층이 1차 입자층을 가지고 있고, 1차 입자층의 1차 입자의 평균 입경이 0.10~0.25㎛이다. 1차 입자층의 1차 입자의 평균 입경이 0.10㎛ 미만이면 고주파 기재 등의 수지와의 밀착력이 낮아진다고 하는 문제가 생길 우려가 있다. 또한, 1차 입자층의 1차 입자의 평균 입경이 0.25㎛를 초과하면 도체 손실이 커지고, 고주파 특성이 나빠진다고 하는 문제가 생길 우려가 있다. 1차 입자층의 1차 입자의 평균 입경은 0.10~0.20㎛인 것이 바람직하고, 0.10~0.15㎛인 것이 보다 바람직하다. 또한, 1차 입자층의 1차 입자의 평균 입경은 0.25㎛ 미만인 것이 바람직하고, 0.244㎛ 이하인 것이 바람직하며, 0.24㎛ 이하인 것이 바람직하고, 0.234㎛ 이하인 것이 보다 바람직하며, 0.23㎛ 이하인 것이 보다 바람직하고, 0.22㎛ 이하인 것이 보다 바람직하며, 0.21㎛ 이하인 것이 보다 바람직하고, 0.204㎛ 이하인 것이 보다 바람직하며, 0.20㎛ 이하인 것이 보다 바람직하고, 0.19㎛ 이하인 것이 보다 바람직하며, 0.18㎛ 이하인 것이 보다 바람직하고, 0.17㎛ 이하인 것이 보다 바람직하며, 0.16㎛ 이하인 것이 보다 바람직하고, 0.15㎛ 이하인 것이 보다 바람직하며, 0.145㎛ 이하인 것이 보다 바람직하고, 0.14㎛ 이하인 것이 보다 바람직하며, 0.13㎛ 이하인 것이 보다 바람직하고, 0.125㎛ 이하인 것이 보다 바람직하다.

본 발명의 구리박은, 1차 입자층측 표면의 표면 조도(Ra, 산술 평균 조도)가 0.12㎛ 이하이다. 1차 입자층측 표면의 표면 조도(Ra)가 0.12㎛를 초과하면 표피 효과에 의해 고주파에서의 도체 손실이 커진다고 하는 문제가 생길 우려 있다. 1차 입자층측 표면의 표면 조도(Ra)는 0.12㎛ 이하인 것이 바람직하고, 0.11㎛ 이하인 것이 보다 바람직하며, 0.10㎛ 이하인 것이 보다 바람직하고, 0.09㎛ 이하인 것이 보다 바람직하며, 0.08㎛ 이하인 것이 더욱 바람직하고, 0.07㎛ 이하인 것이 보다 바람직하다. 또한, 본 발명의 구리박의 1차 입자층측 표면의 표면 조도(Ra)는, 전형적으로는 0.04~0.12㎛, 0.06~0.12㎛, 또는 0.08~0.12㎛이다. 또한, 본 발명의 구리박의 1차 입자층측 표면의 표면 조도(Ra)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.007㎛ 이상, 예를 들면 0.01㎛ 이상, 0.02㎛ 이상, 0.03㎛ 이상, 0.04㎛ 이상, 0.05㎛ 이상이다.

또한, 본 발명에서 구리박의 「1차 입자층측 표면」이란, 구리박이 1차 입자층 상에 2차 입자층, 및/또는 내열층, 및/또는 방청층, 및/또는 크로메이트 처리층, 및/또는 실란 커플링 처리층, 및/또는 표면 처리층 등 다른 층을 가지는 경우에는, 가장 바깥쪽 다른 층의 표면을 의미한다. 즉, 본 발명에서 구리박의 「1차 입자층측 표면」이란, 구리박이 1차 입자층 상에 상술한 다른 층을 가지는 경우에는, 다른 층을 마련한 후의 구리박의 가장 표면을 의미한다. 또한, 본 발명에서 구리박의 「1차 입자층측 표면」이란, 구리박이 상술한 다른 층을 갖지 않는 경우에는, 1차 입자층을 마련한 후의 구리박의 가장 표면을 의미한다.

또한, 본 발명에서 구리박의 「조화 처리층측 표면」이란, 구리박이 조화 처리층 상에 내열층, 및/또는 방청층, 및/또는 크로메이트 처리층, 및/또는 실란 커플링 처리층, 및/또는 표면 처리층 등 다른 층을 가지는 경우에는, 가장 바깥쪽 다른 층의 표면을 의미한다. 즉, 본 발명에서 구리박의 「조화 처리층측 표면」이란, 구리박이 조화 처리층 상에 상술한 다른 층을 가지는 경우에는, 다른 층을 마련한 후의 구리박의 가장 표면을 의미한다. 또한, 본 발명에서 구리박의 「조화 처리층측 표면」이란, 구리박이 상술한 다른 층을 갖지 않는 경우에는, 조화 처리층을 마련한 후의 구리박의 가장 표면을 의미한다.

본 발명의 구리박은, 1차 입자층측 표면의 표면 조도(Rz, 10점 평균 조도)가 1.60㎛ 이하인 것이 바람직하다. 상술한 구리박의 1차 입자층측 표면의 표면 조도(Rz, 10점 평균 조도)가 1.60㎛ 이하로 함으로써, 보다 도체 손실을 저감할 수 있는 경우가 있기 때문이다. 구리박의 1차 입자층측 표면의 표면 조도(Rz)는 1.55㎛ 이하인 것이 바람직하고, 1.50㎛ 이하인 것이 바람직하며, 1.45㎛ 이하인 것이 바람직하고, 1.40㎛ 이하인 것이 바람직하며, 1.35㎛ 이하인 것이 바람직하고, 1.30㎛ 이하인 것이 바람직하며, 1.25㎛ 이하인 것이 바람직하고, 1.20㎛ 이하인 것이 바람직하며, 1.15㎛ 이하인 것이 바람직하고, 1.10㎛ 이하인 것이 바람직하며, 1.05㎛ 이하인 것이 바람직하고, 1.00㎛ 이하인 것이 바람직하며, 0.95㎛ 이하인 것이 바람직하고, 0.90㎛ 이하인 것이 바람직하며, 0.85㎛ 이하인 것이 바람직하고, 0.80㎛ 이하인 것이 바람직하며, 0.75㎛ 이하인 것이 바람직하고, 0.70㎛ 이하인 것이 보다 바람직하다. 또한, 본 발명의 구리박의 1차 입자층측 표면의 표면 조도(Rz)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.007㎛ 이상, 예를 들면 0.01㎛ 이상, 0.02㎛ 이상, 0.03㎛ 이상, 0.04㎛ 이상, 0.05㎛ 이상이다.

조화 처리층은, 1차 입자층 상에 2차 입자층을 가지는 것이 바람직하다. 2차 입자층은 2차 입자를 가진다. 또 조화 처리층이 2차 입자층을 가지는 경우, 2차 입자층의 2차 입자의 평균 입경이 0.35㎛ 이하인 것이 바람직하다. 이러한 구성에 의하면, 조도가 커짐에 따른 도체 손실의 증가를 억제할 수 있다는 효과를 얻을 수 있다. 2차 입자층의 2차 입자의 평균 입경은 0.30㎛ 이하인 것이 보다 바람직하고, 0.20㎛ 이하인 것이 더욱 바람직하며, 0.15㎛ 이하인 것이 더욱 바람직하고, 전형적으로는 0.1~0.35㎛, 0.15~0.35㎛, 또는 0.25~0.35㎛이다. 또한, 2차 입자층의 2차 입자의 평균 입경은 0.34㎛ 이하인 것이 바람직하고, 0.33㎛ 이하인 것이 바람직하며, 0.32㎛ 이하인 것이 바람직하고, 0.31㎛ 이하인 것이 바람직하며, 0.30㎛ 이하인 것이 바람직하고, 0.29㎛ 이하인 것이 바람직하며, 0.28㎛ 이하인 것이 바람직하고, 0.27㎛ 이하인 것이 바람직하며, 0.26㎛ 이하인 것이 바람직하고, 0.25㎛ 이하인 것이 바람직하며, 0.24㎛ 이하인 것이 바람직하고, 0.234㎛ 이하인 것이 보다 바람직하며, 0.23㎛ 이하인 것이 보다 바람직하고, 0.22㎛ 이하인 것이 보다 바람직하며, 0.21㎛ 이하인 것이 보다 바람직하고, 0.20㎛ 이하인 것이 보다 바람직하며, 0.19㎛ 이하인 것이 보다 바람직하고, 0.18㎛ 이하인 것이 보다 바람직하며, 0.17㎛ 이하인 것이 보다 바람직하고, 0.16㎛ 이하인 것이 보다 바람직하며, 0.15㎛ 이하인 것이 보다 바람직하고, 0.145㎛ 이하인 것이 보다 바람직하며, 0.14㎛ 이하인 것이 보다 바람직하고, 0.13㎛ 이하인 것이 보다 바람직하며, 0.125㎛ 이하인 것이 보다 바람직하고, 0.12㎛ 이하인 것이 보다 바람직하며, 0.11㎛ 이하인 것이 보다 바람직하고, 0.10㎛ 이하인 것이 보다 바람직하며, 0.09㎛ 이하인 것이 보다 바람직하고, 0.08㎛ 이하인 것이 보다 바람직하며, 0.07㎛ 이하인 것이 보다 바람직하고, 0.06㎛ 이하인 것이 보다 바람직하다. 2차 입자층의 2차 입자의 평균 입경의 하한은 특별히 한정을 할 필요는 없지만, 전형적으로는, 예를 들면 0.001㎛ 이상, 예를 들면 0.003㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.007㎛ 이상, 예를 들면 0.009㎛ 이상, 예를 들면 0.01㎛ 이상이다. 또한, 기재에 따라서는 1차 입자만으로 밀착 강도를 확보할 수 있는 경우도 있다. 그 경우는 2차 입자를 형성하지 않아도 된다.

구리박의 1차 입자층측 표면의 표면 조도(Ra, Rz), 구리박의 1차 입자층의 1차 입자의 평균 입경, 2차 입자층의 2차 입자의 평균 입경은, 조화 처리층을 형성하기 전의 구리박의 표면 조도(Ra, Rz), 및/또는 1차 입자층, 2차 입자층의 각 형성 조건(도금 조건)에 의해 제어할 수가 있다.

조화 처리층(표면 처리층)을 형성하기 전의 구리박의 표면 조도Ra(구리박의 TD 방향(폭방향)의 표면 조도(Ra)) 및/또는 Rz(구리박의 TD 방향(폭방향)의 표면 조도(Rz))를 크게 함으로써, 구리박의 1차 입자층측 표면의 표면 조도Ra(구리박의 TD 방향(폭방향)의 표면 조도(Ra)), 및/또는 구리박의 1차 입자층측 표면의 표면 조도Rz(구리박의 TD 방향(폭방향)의 표면 조도(Rz)), 1차 입자의 평균 입경 및/또는 2차 입자의 평균 입경을 크게 할 수가 있다.

조화 처리층(표면 처리층)을 형성하기 전의 구리박의 표면 조도Ra(구리박의 TD 방향(폭방향)의 표면 조도(Ra)) 및/또는 Rz(구리박의 TD 방향(폭방향)의 표면 조도(Rz))를 작게 함으로써, 구리박의 1차 입자층측 표면의 표면 조도Ra(구리박의 TD 방향(폭방향)의 표면 조도(Ra)), 및/또는, 구리박의 1차 입자층측 표면의 표면 조도Rz(구리박의 TD 방향(폭방향)의 표면 조도(Rz)), 1차 입자의 평균 입경, 및/또는, 2차 입자의 평균 입경을 작게 할 수가 있다.

조화 처리층(표면 처리층)을 형성하기 전의 구리박의 TD 방향(폭방향)의 표면 조도(Ra)는 0.10㎛ 이하로 하는 것이 바람직하고, 0.09㎛ 이하로 하는 것이 바람직하며, 0.08㎛ 이하로 하는 것이 바람직하고, 0.07㎛ 이하로 하는 것이 바람직하며, 0.06㎛ 이하로 하는 것이 바람직하고, 0.05㎛ 이하로 하는 것이 바람직하다. 조화 처리층(표면 처리층)을 형성하기 전의 구리박의 TD 방향(폭방향)의 표면 조도(Ra)를 0.10㎛ 이하로 함으로써, 조화 처리층(표면 처리층)을 형성한 후의 구리박의 1차 입자층측 표면의 TD 방향의 표면 조도(Ra, 산술 평균 조도)가 0.12㎛ 이하로 제어하기 쉬워지기 때문이다. 조화 처리층(표면 처리층)을 형성하기 전의 구리박의 TD 방향(폭방향)의 표면 조도(Ra)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면, 전형적으로는 예를 들면 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.007㎛ 이상, 예를 들면 0.01㎛ 이상, 0.02㎛ 이상, 0.03㎛ 이상, 0.04㎛ 이상, 0.05㎛ 이상이다.

조화 처리층(표면 처리층)을 형성하기 전의 구리박의 TD 방향(폭방향)의 표면 조도(Rz)는 0.90㎛ 이하로 하는 것이 바람직하고, 0.85㎛ 이하로 하는 것이 바람직하며, 0.83㎛ 이하로 하는 것이 바람직하고, 0.81㎛ 이하로 하는 것이 바람직하며, 0.79㎛ 이하로 하는 것이 바람직하고, 0.77㎛ 이하로 하는 것이 바람직하며, 0.75㎛ 이하로 하는 것이 바람직하고, 0.73㎛ 이하로 하는 것이 바람직하며, 0.71㎛ 이하로 하는 것이 바람직하고, 0.69㎛ 이하로 하는 것이 바람직하다. 조화 처리층(표면 처리층)을 형성하기 전의 구리박의 TD 방향(폭방향)의 표면 조도(Rz)를 0.90㎛ 이하로 함으로써, 조화 처리층(표면 처리층)을 형성한 후의 구리박의 1차 입자층측 표면의 TD 방향의 표면 조도(Rz, 10점 평균 조도)가 1.60㎛ 이하로 제어하기 쉬워지기 때문이다. 조화 처리층(표면 처리층)을 형성하기 전의 구리박의 TD 방향(폭방향)의 표면 조도(Rz)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면, 0.001㎛ 이상, 예를 들면 0.005㎛ 이상, 예를 들면 0.007㎛ 이상, 예를 들면 0.01㎛ 이상, 0.02㎛ 이상, 0.03㎛ 이상, 0.04㎛ 이상, 0.05㎛ 이상이다.

상술한 조화 처리층을 형성할 때의 1차 입자층, 2차 입자층의 각 형성 조건(욕(浴) 조성 및 도금 조건)의 일례를 이하에 나타낸다.

[욕 조성 및 도금 조건]

1차 입자층은 구리박 표면 위에 (A－1) 1차 입자층의 형성 1의 조건으로 도금층을 형성한 후에, (A－2) 1차 입자층의 형성 2의 조건으로 도금층을 형성하는 것이 바람직하다. 또한, 1차 입자층과 구리박 사이에, 1 또는 복수의 다른 층을 마련해도 좋다. 다른 층은 구리 도금층 또는 니켈 도금층이어도 좋다.

(A－1) 1차 입자층의 형성 1(Cu 도금, 또는 Cu－W 합금 도금)

1차 입자층의 형성 1의 처리는, 조화 도금(조도금)에 상당하는 처리이다. 조화 도금은 전류 밀도를 한계 전류 밀도 이상으로 설정해서 실시하는 도금이다.

(Cu 도금)

액 조성：구리 10~20g/L, 황산 50~100g/L

액온：25~50℃

전류 밀도：20~58 A/d㎡

쿨롱 양：30~80 As/d㎡

(Cu－W 합금 도금)

액 조성：구리 10~20g/L, 텅스텐 0.1~30 mg/L, 황산 50~100g/L

액온：25~50℃

전류 밀도：20~58 A/d㎡

쿨롱 양：30~80 As/d㎡

(A－2) 1차 입자층의 형성 2

1차 입자층의 형성 2의 처리는 평활 도금(정상 도금)에 상당한다. 평활 도금은 전류 밀도를 한계 전류 밀도 미만으로 설정하여 실시하는 도금이다.)

액 조성：구리 15~50g/L, 황산 60~100g/L

액온：25~50℃

전류 밀도：1~10 A/d㎡

쿨롱 양：10~30 As/d㎡

상술한 바와 같이, 1차 입자층의 형성 처리를 2단계 처리 등, 수 회 처리하고, 또 상술한 바와 같이, 후처리로 평활 도금를 실시함으로써, 구리박의 1차 입자층측 표면의 표면 조도(Ra)를 보다 저감할 수 있다. 또한, 전류 밀도가 낮을수록, 및/또는, 쿨롱 양이 많을수록 상술한 Ra의 저감 효과가 커지는 경우가 있다.

또한, 상술한 1차 입자를 형성하기 위해서 이용하는 도금액에, Ni, Co, Fe, Cr, Mo, Zn, Ta, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소를 각각 0.0001~0.5g/L의 농도로 첨가해도 좋다.

또한, 1차 입자층은 1회 또는 2회 이상 처리하여 형성해도 좋다.

(B) 2차 입자층의 형성

2차 입자층은 이하의 조건으로 형성할 수 있다. 또한, 2차 입자층은 형성하지 않아도 좋다. 2차 입자층은 Cu－Co－Ni 합금 도금, Cu－Co 합금 도금, Cu－Ni 합금 도금, Cu－Ni－P 합금 도금, Cu－Ni－Mo－W 합금 도금, Cu－Ni－Fe－Zn 합금 도금, Cu－Co－Cr－Ti 합금 도금, 또는 Cu－Co－As 합금 도금 등으로 형성해도 좋다. 2차 입자층은 1회 또는 2회 이상 처리하여 형성해도 좋다.

(2차 입자층의 형성 조건 1)

2차 입자의 도금 조건의 일례를 들면, 하기와 같다.

액 조성：Ni, Co, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소 각각 0.001~15g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

쿨롱 양：4~50 As/d㎡, 보다 바람직하게는 5~40 As/d㎡, 보다 바람직하게는 8~30 As/d㎡

(2차 입자층의 형성 조건 2)

2차 입자의 도금 조건의 일례를 들면, 하기와 같다.

액 조성：구리 10~20g/L, Ni, Co, Fe, Cr, Mo, Zn, Ta, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소를 각각 0.001~15g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

(Cu－Co－Ni 합금 도금)

액 조성：구리 10~20g/L, 니켈 5~15g/L, 코발트 5~15g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

쿨롱 양：4~75 As/d㎡, 보다 바람직하게는 5~40 As/d㎡, 보다 바람직하게는 8~30 As/d㎡

(Cu－Co 합금 도금)

액 조성：구리 10~20g/L, 코발트 5~15g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

(Cu－Ni 합금 도금)

액 조성：구리 10~20g/L, 니켈 5~15g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

(Cu－Ni－P 합금 도금)

액 조성：구리 10~20g/L, 니켈 5~15g/L, 인 0.1~3g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

(Cu－Ni－Mo－W 합금 도금)

액 조성：구리 10~20g/L, 니켈 5~15g/L, 몰리브덴 0.5~8g/L, 텅스텐 0.1~30 mg/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

(Cu－Ni－Fe－Zn 합금 도금)

액 조성：구리 10~20g/L, 니켈 5~15g/L, 철 0.1~1.5g/L, 아연 0.5~5g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

(Cu－Co－Cr－Ti 합금 도금)

액 조성：구리 10~20g/L, 코발트 5~15g/L, 크롬 0.1~1.5g/L, 티타늄 0.01~1.5g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

(Cu－Co－As 합금 도금)

액 조성：구리 10~20g/L, 코발트 5~15g/L, 비소 0.01~2g/L

pH：2~3

액온：30~50℃

전류 밀도：25~50 A/d㎡

예를 들면, 상술한 1차 입자층 또는 2차 입자층을 형성할 때의 조화 처리로써 Cu－Co－Ni 합금 도금을 이용할 수 있다. Cu－Co－Ni 합금 도금은 전해 도금에 의해 실시할 수 있다. Cu－Co－Ni 합금 도금층 중, Cu의 부착량은 15~40 mg/d㎡, Co의 부착량은 100~3000㎍/d㎡, Ni의 부착량은 100~1500㎍/d㎡로 할 수가 있다. Cu－Co－Ni 합금 도금층은 상술한 Cu, Co, Ni의 부착량을 갖는 Cu, Co, Ni의 3원계 합금층으로 할 수 있다. Co 부착량이 100㎍/d㎡ 미만에서는 내열성이 악화하는 경우가 있고, 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000㎍/d㎡를 넘으면, 자성의 영향을 고려해야 할 때에는 바람직하지 않은 경우가 있고, 에칭 얼룩이 생기는 경우가 있으며, 또 내산성 및 내약품성이 악화되는 경우가 있다. Ni 부착량이 100㎍/d㎡ 미만이면 내열성이 나빠지는 경우가 있다. 다른 한편, Ni 부착량이 1500㎍/d㎡를 넘으면, 에칭 잔분이 많아지는 경우가 있다. 바람직한 Co 부착량은 100~2500㎍/d㎡이다. 바람직한 Ni 부착량은 100~1200㎍/d㎡이다. 여기서, 에칭 얼룩이란, 염화구리로 에칭했을 경우, Co가 용해하지 않고 남아 버리는 것을 의미한다. 또한, 에칭 잔분이란 염화 암모늄으로 알칼리 에칭을 했을 경우, Ni이 용해하지 않고 남아 버리는 것을 의미하는 것이다.

또한, 1차 입자층을 형성할 때의 도금 시간을 길게 하거나, 및/또는 전류 밀도를 높게 하거나, 및/또는 쿨롱 양을 크게 함으로써, 1차 입자의 평균 입경을 크게 할 수 있다. 또한, 1차 입자층을 형성할 때의 도금 시간을 짧게 하거나, 및/또는 전류 밀도를 낮게 하거나, 및/또는 쿨롱 양을 작게 하거나, 및/또는 도금액에 하기의 소정의 원소를 첨가함으로써, 1차 입자의 평균 입경을 작게 할 수가 있다.

또한, 2차 입자층을 형성할 때의 도금 시간을 길게 하거나, 및/또는 전류 밀도를 낮게 하거나, 및/또는 쿨롱 양을 크게 함으로써, 2차 입자의 평균 입경을 크게 할 수가 있다. 또한, 2차 입자를 형성할 때의 도금 시간을 짧게 하거나, 및/또는 전류 밀도를 높게 하거나, 및/또는 쿨롱 양을 작게 하거나, 및/또는 도금액에 하기 소정의 원소를 첨가함으로써, 2차 입자의 평균 입경을 작게 할 수가 있다.

또한, 조화 처리 등 표면 처리 전의 구리박 표면 또는 극박 구리층 표면의 산술 평균 조도(Ra) 및 10점 평균 조도(Rz)는 이하와 같이 제어할 수가 있다.

압연 구리박의 경우에는 최종 냉간압연 시에 이용하는, 압연 롤 표면의 산술 평균 조도(Ra)를 0.14㎛ 이하로 한다. 최종 냉간압연 시에 이용하는, 압연 롤 표면의 산술 평균 조도(Ra)를 작게 함으로써, 조화 처리 등 표면 처리 전의 구리박 표면의 산술 평균 조도(Ra)를 작게 할 수가 있다. 또한, 최종 냉간압연 시에 이용하는, 압연 롤 표면의 산술 평균 조도(Ra)를 크게 함으로써, 조화 처리 등의 표면 처리 전의 구리박 표면의 산술 평균 조도(Ra)를 크게 할 수가 있다. 또한, 최종 냉간압연 시의 유막 당량을 12000~26000으로 했다. 최종 냉간압연 시의 유막 당량을 낮게 함으로써, 조화 처리 등의 표면 처리 전의 구리박 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 할 수가 있다. 또한, 최종 냉간압연 시의 유막 당량을 크게 함으로써, 조화 처리 등의 표면 처리 전의 구리박 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 크게 할 수가 있다.

유막 당량은 이하의 식으로 나타난다.

유막 당량=｛(압연유 점도[cSt])×통과 속도[mpm]＋롤 회전속도[mpm])｝/｛(롤의 물림각[rad])×재료의 항복 응력[kg/㎟])｝

압연유 점도[cSt]는 40℃에서의 동점도(動粘度)이다.

또한, 전해 구리박의 경우에는, 전해 구리박을 제조할 때에 이용하는 음극 드럼(전해 드럼) 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 함으로써, 전해 구리박의 광택면(S면)의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 할 수 있다. 또한, 전해 구리박을 제조할 때에 이용하는 음극 드럼(전해 드럼)의 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 크게 함으로써, 광택면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 크게 할 수 있다. 또한, 전해 구리박을 제조할 때에 이용하는 전해액에, 광택제, 혹은 레벨링제 및/또는 염화물 이온을 첨가하여 전해 구리박의 석출면(매트면, M면) 및/또는 광택면(S면)의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 할 수가 있다. 광택제, 레벨링제로는 공지의 광택제, 레벨링제, 또는 후술하는 레벨링제를 이용할 수가 있다.

캐리어 부착 구리박의 극박 구리층의 경우에는, 캐리어로 이용하는 구리박 표면의 Ra 및 Rz를 상술한 방법에 의해 제어함으로써, 극박 구리층 표면의 Ra 및 Rz를 제어할 수가 있다. 또한, 극박 구리층을 형성할 때의 전해액에 후술하는 레벨링제와 염화물 이온을 첨가함으로써 극박 구리층 표면의 Ra 및 Rz를 제어할 수가 있다. 구체적으로는, 극박 구리층을 형성할 때의 전해액 중의 레벨링제 농도, 및/또는 염화물 이온 농도를 높게 하여 극박 구리층 표면의 Ra 및/또는 Rz의 값을 작게 할 수가 있다. 또한, 극박 구리층을 형성할 때의 전해액 중의 레벨링제 농도, 및/또는 염화물 이온 농도를 낮게 함으로써 극박 구리층 표면의 Ra 및/또는 Rz의 값을 크게 할 수가 있다.

조화 처리층에서의 Co 및 Ni의 합계 함유량이 2000㎍/d㎡ 이하인 것이 바람직하다. 조화 처리층에서의 Co 및 Ni의 합계 함유량이 2000㎍/d㎡ 이하로 함으로써 도체 손실을 보다 저감할 수 있는 경우가 있고, 보다 양호한 고주파 특성이 발현하는 경우가 있기 때문이다. 조화 처리층에서의 Co 및 Ni의 합계 함유량은 1900㎍/d㎡ 이하인 것이 보다 바람직하고, 1800㎍/d㎡ 이하인 것이 보다 바람직하며, 1700㎍/d㎡ 이하인 것이 보다 바람직하고, 1600㎍/d㎡ 이하인 것이 보다 바람직하며, 1500㎍/d㎡ 이하인 것이 보다 바람직하고, 1400㎍/d㎡ 이하인 것이 보다 바람직하며, 1300㎍/d㎡ 이하인 것이 보다 바람직하고, 1200㎍/d㎡ 이하인 것이 보다 바람직하며, 1100㎍/d㎡ 이하인 것이 보다 바람직하고, 1000㎍/d㎡ 이하인 것이 더욱 바람직하며, 950㎍/d㎡ 이하인 것이 더욱 바람직하고, 900㎍/d㎡ 이하인 것이 더욱 바람직하며, 850㎍/d㎡ 이하인 것이 더욱 바람직하고, 800㎍/d㎡ 이하인 것이 더욱 바람직하며, 750㎍/d㎡ 이하인 것이 더욱 바람직하고, 700㎍/d㎡ 이하인 것이 더욱 바람직하다. 조화 처리층에서의 Co 및 Ni의 합계 함유량의 하한은 특히 한정할 필요는 없지만, 전형적으로는, 예를 들면 Co 및 Ni를 포함하지 않은, 예를 들면, Co 및 Ni의 합계 함유량의 하한은 0㎍/d㎡인, 예를 들면 0㎍/d㎡ 이상, 예를 들면 0.1㎍/d㎡ 이상, 예를 들면 0.5㎍/d㎡ 이상, 예를 들면 0.8㎍/d㎡ 이상, 예를 들면 1㎍/d㎡ 이상, 예를 들면 2㎍/d㎡ 이상, 예를 들면 5㎍/d㎡ 이상, 예를 들면 10㎍/d㎡ 이상, 예를 들면 15㎍/d㎡ 이상, 예를 들면 20㎍/d㎡ 이상, 예를 들면 25㎍/d㎡ 이상이다.

또한, 조화 처리층에서의 Co의 함유량이 1000㎍/d㎡ 이하인 것이 바람직하다. 조화 처리층에서의 Co의 함유량을 1000㎍/d㎡ 이하로 함으로써 도체 손실을 보다 저감할 수 있는 경우가 있고, 보다 양호한 고주파 특성이 발현되는 경우가 있기 때문이다. 조화 처리층에서의 Co의 함유량은 950㎍/d㎡ 이하인 것이 바람직하고, 900㎍/d㎡ 이하인 것이 바람직하며, 850㎍/d㎡ 이하인 것이 바람직하고, 800㎍/d㎡ 이하인 것이 바람직하며, 750㎍/d㎡ 이하인 것이 바람직하고, 700㎍/d㎡ 이하인 것이 바람직하며, 650㎍/d㎡ 이하인 것이 바람직하고, 600㎍/d㎡ 이하인 것이 바람직하며, 550㎍/d㎡ 이하인 것이 바람직하고, 500㎍/d㎡ 이하인 것이 바람직하다. 조화 처리층에서의 Co의 함유량의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 Co를 포함하지 않은, 예를 들면 Co의 함유량의 하한은 0㎍/d㎡이다, 예를 들면 0㎍/d㎡ 이상, 예를 들면 0.1㎍/d㎡ 이상, 예를 들면 0.5㎍/d㎡ 이상, 예를 들면 0.8㎍/d㎡ 이상, 예를 들면 1㎍/d㎡ 이상, 예를 들면 2㎍/d㎡ 이상, 예를 들면 5㎍/d㎡ 이상, 예를 들면 8㎍/d㎡ 이상, 예를 들면 10㎍/d㎡ 이상, 예를 들면 11㎍/d㎡ 이상, 예를 들면 15㎍/d㎡ 이상이다.

또한, 조화 처리층에서의 Ni의 함유량이 1000㎍/d㎡ 이하인 것이 바람직하다. 조화 처리층에서의 Ni의 함유량이 1000㎍/d㎡ 이하로 함으로써 도체 손실을 보다 저감할 수 있는 경우가 있고, 보다 양호한 고주파 특성이 발현하는 경우가 있기 때문이다. 조화 처리층에서의 Ni의 함유량은 950㎍/d㎡ 이하인 것이 바람직하고, 900㎍/d㎡ 이하인 것이 바람직하며, 850㎍/d㎡ 이하인 것이 바람직하고, 800㎍/d㎡ 이하인 것이 바람직하며, 750㎍/d㎡ 이하인 것이 바람직하고, 700㎍/d㎡ 이하인 것이 바람직하며, 650㎍/d㎡ 이하인 것이 바람직하고, 600㎍/d㎡ 이하인 것이 바람직하며, 550㎍/d㎡ 이하인 것이 바람직하고, 500㎍/d㎡ 이하인 것이 바람직하다. 조화 처리층에서의 Ni의 함유량의 하한은 특별히 한정할 필요는 없지만, 전형적으로는, 예를 들면 Ni를 포함하지 않은, 예를 들면 Ni 함유량의 하한은 0㎍/d㎡이다, 예를 들면 0㎍/d㎡ 이상, 예를 들면 0.1㎍/d㎡ 이상, 예를 들면 0.5㎍/d㎡ 이상, 예를 들면 0.8㎍/d㎡ 이상, 예를 들면 1㎍/d㎡ 이상, 예를 들면 2㎍/d㎡ 이상, 예를 들면 5㎍/d㎡ 이상, 예를 들면 8㎍/d㎡ 이상, 예를 들면 10㎍/d㎡ 이상, 예를 들면 11㎍/d㎡ 이상, 예를 들면 15㎍/d㎡ 이상이다.

또한, 구리박이 조화 처리층 이외의 표면 처리층을 가지고 있는 경우에는, 조화 처리층에서의 Co 및 Ni의 합계 함유량은, 조화 처리층에서의 Co 및 Ni 및 조화 처리층 이외의 표면 처리층에서의 Co 및 Ni의 합계 함유량을 의미한다. 또한, 상술한 경우에는, 조화 처리층에서의 Co의 함유량은, 조화 처리층에서의 Co 및 조화 처리층 이외의 표면 처리층에서의 Co 합계 함유량을 의미한다. 또한, 상술한 경우에는, 조화 처리층에서의 Ni의 함유량은, 조화 처리층에서의 Ni 및 조화 처리층 이외의 표면 처리층에서의 Ni의 합계 함유량을 의미한다. 또한, 상술의 경우에는, 조화 처리층에서의 Co의 함유량은, 조화 처리층에서의 Co 및 조화 처리층 이외의 표면 처리층에서의 Co의 합계 함유량을 의미한다. 또한, 상술한 경우에는, 조화 처리층에서의 Ni 함유량은, 조화 처리층에서의 Ni 및 조화 처리층 이외의 표면 처리층에서의 Ni의 합계 함유량을 의미한다. 조화 처리층 이외의 표면 처리층으로서는, 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층 등을 들 수 있다.

상기 1차 입자층 및 2차 입자층은 전기 도금층에 의해 형성할 수 있다. 이 2차 입자의 특징은, 상기 1차 입자 상에 성장한 1 또는 복수개의 수지상 입자인 것, 또는 상기 1차 입자 상에 성장한 정상 도금인 것이다. 즉, 본 명세서에서 용어 「2차 입자층」을 이용한 경우에는, 덧씌움 도금 등의 정상 도금층도 포함되는 것으로 한다. 또한, 2차 입자층은 조화 입자에 의해 형성되는 층을 1층 이상 가지는 층이어도 좋고, 정상 도금층을 1층 이상 가지는 층이어도 좋으며, 조화 입자에 의해 형성되는 층과 정상 도금층을 각각 1층 이상 가지는 층이어도 좋다.

또한, 1차 입자층이란, 구리박 상에 직접 형성되고 있는 조화 입자와, 상기 조화 입자 상에 쌓여 있는 조화 입자로서, 구리박 상에 직접 형성되어 있는 조화 입자와 조성이 같든지, 구리박 상에 직접 형성되어 있는 조화 입자가 함유하는 원소와 같은 원소를 가지는 조화 입자를 포함하는 층으로 한다. 2차 입자층이란, 1차 입자층에 포함되는 조화 입자 상에 형성되어 있는 조화 입자로서, 1차 입자층을 형성하는 조화 입자와는 조성이 다르든지, 또는 1차 입자층을 형성하는 조화 입자가 포함되지 않는 원소를 포함하는 조화 입자를 포함하는 층으로 한다.

또한, 상술한 1차 입자 및/또는 2차 입자를 구성하는 원소의 유무, 및/또는 상기 원소의 농도 혹은 부착량을 측정할 수 없는 경우에는, 1차 입자 및 2차 입자는 예를 들면 주사형 전자현미경 사진으로 관찰했을 때에, 겹쳐 보이는 입자로서 구리박측(아래쪽)에 존재하는 입자, 및 겹치지 않은 입자를 1차 입자로 하고, 겹쳐 보이는 입자로서 다른 입자 상에 존재하는 입자를 2차 입자로 판정할 수가 있다.

1차 입자층은 구리를 포함하는 것이 바람직하다. 1차 입자층은 구리를 주성분으로 하는 금속으로 구성되는 것이 바람직하다. 주성분과는 그 원소의 1차 입자층 중의 농도가 50wt% 이상인 것을 의미한다. 1차 입자층은 구리와 불가피적 불순물로 구성되는 것이 바람직하다. 1차 입자층이 구리를 포함함에 따라, 구리박의 도체 손실이 보다 저감하는 경우가 있기 때문이다. 1차 입자층은 Ni, Co, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소를 포함해도 좋다.

2차 입자층은 Ni, Co, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소를 포함하는 것이 바람직하다. 2차 입자층은 Cu와 Ni, Co, Fe, Cr, Mo, Zn, Ta, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소를 포함하는 것이 바람직하다. 2차 입자층은 합금을 포함하는 것이 바람직하다. 2차 입자층은 Ni, Co, Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소를 포함하는 합금을 포함하는 것이 바람직하다. 2차 입자층은, Cu와 Ni, Co, Fe, Cr, Mo, Zn, Ta, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군으로부터 선택되는 1개 또는 2개 이상의 원소를 포함하는 합금을 포함하는 것이 바람직하다. 2차 입자층이 상술한 원소 또는 합금을 포함함으로써, 2차 입자층이 가지는 2차 입자의 크기가 작아지는 경우가 있다. 2차 입자층이 가지는 2차 입자의 크기가 작아지는 경우, 구리박의 도체 손실이 저감하는 경우가 있기 때문이다.

＜전송 손실＞

전송 손실이 작은 경우, 고주파로 신호 전송을 실시할 때, 신호의 감쇠가 억제되기 때문에, 고주파로 신호 전송하는 회로에서, 안정된 신호를 전송할 수가 있다. 그 때문에, 전송 손실의 값이 작은 것이, 고주파로 신호를 전송하는 회로 용도로 이용하는 것에 적합하기 때문에 바람직하다. 유전율이 2.9, 유전 탄젠트가 0.002, 및 두께가 50㎛인 수지(액정 폴리머 수지 또는 PTFE 기판(불소 수지 기판) 또는 COP 기판(시클로 올레핀 폴리머 수지 기판) 또는 저유전 PI 수지(저유전 폴리이미드 수지))를 구리박의 조화 처리층측 표면에 첩합시킨 후, 구리박을 18㎛ 두께로 하여, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하고, 주파수 60 GHz에서의 전송 손실을 측정했을 때, 전송 손실이 8.4dB/10㎝ 이하가 되는 것이 바람직하고, 8.3dB/10㎝ 이하가 되는 것이 보다 바람직하고, 8.15dB/10㎝ 이하가 되는 것이 더욱 바람직하다. 또한, 사용 구리박을 18㎛로 한정하는 것은 아니고, 그것보다 얇은 구리박의 경우는 구리 도금, 두꺼운 구리박의 경우는 소프트 에칭을 실시함으로써 동일한 측정이 가능하다.

유전율이 3.2, 유전 탄젠트가 0.002, 및 두께가 50㎛인 수지(액정 폴리머 수지 또는 PTFE 기판(불소 수지 기판) 또는 COP 기판(시클로 올레핀 폴리머 수지 기판) 또는 저유전 PI 수지(저유전 폴리이미드 수지))를 구리박의 조화 처리층측 표면에 첩합시킨 후, 구리박을 18㎛ 두께로 하여, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하고, 주파수 60GHz에서의 전송 손실을 측정했을 때, 전송 손실이 8.4dB/10㎝ 이하가 되는 것이 바람직하고, 8.3dB/10㎝ 이하가 되는 것이 보다 바람직하며, 8.15dB/10㎝ 이하가 되는 것이 더욱 바람직하다. 또한, 사용 구리박을 18㎛로 한정하는 것은 아니고, 그것보다 얇은 구리박의 경우는 구리 도금, 두꺼운 구리박의 경우는 소프트 에칭을 실시함으로써 동일한 측정이 가능하다.

유전율이 2.4, 유전 탄젠트가 0.001, 및 두께가 50㎛인 수지(COP 기판(시클로 올레핀 폴리머 수지 기판))을 구리박의 조화 처리층측 표면에 첩합시킨 후, 구리박을 18㎛ 두께로 하여, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하고, 주파수 60GHz에서의 전송 손실을 측정했을 때, 전송 손실이 8.4dB/10㎝ 이하가 되는 것이 바람직하고, 8.3dB/10㎝ 이하가 되는 것이 보다 바람직하며, 8.15dB/10㎝ 이하가 되는 것이 더욱 바람직하다. 또한, 사용 구리박을 18㎛로 한정하는 것은 아니고, 그것보다 얇은 구리박의 경우는 구리 도금, 두꺼운 구리박의 경우는 소프트 에칭을 실시함으로써 동일한 측정이 가능하다.

본 발명의 구리박을 절연 기판에 첩합시킨 후, 구리박을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수가 있다.

＜캐리어 부착 구리박＞

본 발명의 다른 실시형태인 캐리어 부착 구리박은, 캐리어의 한쪽 면 또는 양쪽에, 중간층, 극박 구리층을 이 순서대로 갖는다. 그리고, 상기 극박 구리층이 상술한 본 발명의 일 실시형태인 구리박이다.

＜캐리어＞

본 발명에 이용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이고, 예를 들면 구리박, 구리합금박, 니켈박, 니켈 합금박, 철박, 철합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 필름, 폴리에틸렌 테레프탈레이트(PET) 필름, 폴리프로필렌(PP) 필름, 폴리아미드 필름, 폴리아미드이미드 필름의 형태로 제공된다.

본 발명에 이용할 수 있는 캐리어는 전형적으로는 압연 구리박이나 전해 구리박의 형태로 제공된다. 일반적으로는, 전해 구리박은 황산구리 도금욕으로부터 티타늄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 구리박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 구리박의 재료로서는 터프 피치 구리(JIS　H3100　합금 번호 C1100)나 무산소동(JIS　H3100　합금 번호 C1020 또는 JIS　H3510　합금 번호 C1011)의 고순도 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「구리박」을 단독으로 이용했을 때에는 구리합금박도 포함하는 것으로 한다.

본 발명에 이용할 수 있는 캐리어의 두께에 대해서도 특히 제한은 없지만, 캐리어로서의 역할을 하는데에 적합한 두께로 적절히 조절하면 좋고, 예를 들면 5㎛ 이상으로 할 수가 있다. 단, 너무 두꺼우면 생산 비용이 높아지므로 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8~70㎛이고, 보다 전형적으로는 12~70㎛이며, 보다 전형적으로는 18~35㎛이다. 또한, 원료 비용을 저감하는 관점에서는 캐리어의 두께는 작은 것이 바람직하다. 그 때문에, 캐리어의 두께는 전형적으로는 5㎛ 이상 35㎛ 이하이고, 바람직하게는 5㎛ 이상 18㎛ 이하이며, 바람직하게는 5㎛ 이상 12㎛ 이하이고, 바람직하게는 5㎛ 이상 11㎛ 이하이며, 바람직하게는 5㎛ 이상 10㎛ 이하이다. 또한, 캐리어의 두께가 얇은 경우에는, 캐리어의 통박 시에 접혀서 주름이 발생하기 쉽다. 접힌 주름의 발생을 방지하기 위해, 예를 들면 캐리어 부착 구리박 제조 장치의 반송 롤을 평활하게 하는 것이나, 반송 롤과 그 다음의 반송 롤의 거리를 짧게 하는 것이 유효하다. 또한, 프린트 배선판의 제조 방법의 하나인 매립 공법(임베디드법(Enbedded　Process))에 캐리어 부착 구리박이 이용되는 경우에는, 캐리어의 강성이 높은 것이 필요하다. 그 때문에, 매립 공법으로 이용하는 경우에는, 캐리어의 두께는 18㎛ 이상 300㎛ 이하인 것이 바람직하고, 25㎛ 이상 150㎛ 이하인 것이 바람직하며, 35㎛ 이상 100㎛ 이하인 것이 바람직하고, 35㎛ 이상 70㎛ 이하인 것이 더욱 바람직하다.

또한, 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측의 표면에 조화 처리층을 마련해도 좋다. 상기 조화 처리층을 공지의 방법을 이용해서 마련해도 좋고, 후술하는 조화 처리에 의해 마련해도 좋다. 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측 표면에 조화 처리층을 마련하는 것은, 캐리어를 상기 조화 처리층을 가지는 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판이 잘 박리되지 않는다고 하는 이점을 가진다.

이하에, 캐리어로서 전해 구리박을 사용하는 경우의 제조 조건의 일례를 나타낸다.

＜전해액 조성＞

구리：90~110g/L

황산：90~110g/L

염소：50~100 ppm

레벨링제 1(비스(3 술포프로필)디설파이드)：10~30 ppm

레벨링제 2(아민 화합물)：10~30 ppm

상기 아민 화합물에는 이하의 화학식의 아민 화합물을 이용할 수가 있다.

또한, 본 발명에 이용되는 전해, 표면 처리 또는 도금 등에 이용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.

[화학식 1]

(상기 화학식 중, R₁ 및 R₂는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 한 군으로부터 선택되는 것이다.)

＜제조 조건＞

전류 밀도：70~100 A/d㎡

전해액 온도：50~60℃

전해액 선속：3~5 m/sec

전해 시간：0.5~10분간

＜중간층＞

캐리어 상에는 중간층을 마련한다. 캐리어와 중간층과의 사이에 다른 층을 마련해도 좋다. 본 발명에서 이용하는 중간층은, 캐리어 부착 구리박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 것 같은 구성이면 특히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 구리박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함해도 좋다. 또한, 중간층은 복수의 층이어도 좋다.

또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물, 혹은 유기물로 이루어지는 층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하여 구성할 수가 있다.

중간층을 한쪽 면에만 마련하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 마련하는 것이 바람직하다. 또한, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 마련한 경우에는, 크롬이나 아연 등 부착한 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있다고 생각된다.

또한, 예를 들면, 중간층은 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에, 극박 구리층과 크롬의 계면에서 박리하게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산하는 것을 막는 장벽 효과가 기대된다. 중간층에서의 니켈의 부착량은 바람직하게는 100㎍/d㎡ 이상 40000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 4000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 2500㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 1000㎍/d㎡ 미만이며, 중간층에서의 크롬의 부착량은 5㎍/d㎡ 이상 100㎍/d㎡ 이하인 것이 바람직하다.

＜극박 구리층＞

중간층 상에는 극박 구리층을 마련한다. 중간층과 극박 구리층 사이에는 다른 층을 마련해도 좋다. 극박 구리층은, 황산구리, 피로인산 구리, 설파민산 구리, 시안화 구리 등의 전해욕을 이용한 전기 도금으로 형성할 수가 있고, 일반적인 전해 구리박으로 사용되어 고전류 밀도에서의 구리박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들면 12㎛ 이하이다. 전형적으로는 0.5~12㎛이고, 보다 전형적으로는 1~5㎛, 더욱 전형적으로는 1.5~5㎛, 더욱 전형적으로는 2~5㎛이다. 또한, 캐리어의 양면에 극박 구리층을 마련해도 좋다.

이와 같이 하여, 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 갖춘 캐리어 부착 구리박이 제조된다. 캐리어 부착 구리박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들면 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열압착 한 후에 캐리어를 벗겨서 동장 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수가 있다.

캐리어 부착 구리박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들면 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열압착 한 후에 캐리어를 벗겨서 동장 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수가 있다.

＜표면 처리＞

조화 처리 후에, Ni, Co, Cu, Zn의 단체 또는 Ni의 합금, Co의 합금, Cu의 합금, Zn의 합금, 또는, Ni, Co, Cu, Zn의 군으로부터 선택되는 1종 이상의 원소를 포함하는 합금 등으로 내열층 또는 방청층을 형성해도 좋고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 처리를 해도 좋다. 즉, 조화 처리층의 표면에 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 형성해도 좋다. 또한, 상술한 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 좋다(예를 들면, 2층 이상, 3층 이상 등).

상기 크로메이트 처리층이란 무수 크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 포함하는 액으로 처리한 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 좋다)를 포함해도 좋다. 크로메이트 처리층의 구체적인 예로서는, 무수 크롬산 또는 중크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 중크롬산 칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.

상기 실란 커플링 처리층은 공지의 실란 커플링제를 사용해서 형성해도 좋고, 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란 커플링제 등을 사용해서 형성해도 좋다. 또한, 이러한 실란 커플링제는 2종 이상 혼합해서 사용해도 좋다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 이용해서 형성한 것이 바람직하다.

또한, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에, 국제공개번호 WO2008/053878, 일본 공개특허공보 2008－111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207, 일본 특허공보 제4828427호, 국제공개번호 WO2006/134868, 일본 특허공보 제5046927호, 국제공개번호 WO2007/105635, 일본 특허공보 제5180815호, 일본 공개특허공보 2013－19056호에 기재한 표면 처리를 실시할 수가 있다.

＜수지층＞

구리박은 조화 처리층측 표면에 수지층을 갖추어도 좋다. 상기 수지층은 접착제여도 좋고, 접착용 반경화 상태(B 스테이지)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지)란, 그 표면에 손이 닿아도 점착감은 없고, 상기 절연 수지층을 겹치게 보관할 수 있으며, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.

또한, 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리 비닐 아세탈 수지, 우레탄 수지, 폴리에테르술폰(폴리 에테르 설폰이라고도 한다), 폴리에테르술폰(폴리 에테르 설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리 아미드 이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌 옥사이드, 비스 말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥사이드 수지, 시아네이트에스테르계 수지, 카르본산의 무수물, 다가 카르본산의 무수물, 가교 가능한 관능기를 가지는 선상 폴리머, 폴리페닐렌 에테르 수지, 2,2－비스(4－시아네이트페닐)프로판, 인 함유 페놀 화합물, 나프텐산 망간, 2,2－비스(4－글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리 부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노 에스테르 수지의 군으로부터 선택되는 1종 이상을 포함하는 수지를 적합한 것으로 들 수가 있다.

또한, 상기 에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 가지는 것으로, 전기·전자재료 용도로 이용할 수 있는 것이면, 특히 문제없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 갖는 화합물을 이용하여 에폭시화 한 에폭시 수지가 바람직하다. 또한, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 트리 글리시딜 이소시아누레이트, N,N－디글리시딜아닐린 등의 글리시딜 아민 화합물, 테트라히드로프탈산 디글리시딜에스테르 등의 글리시딜 에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군으로부터 선택되는 1종 또는 2종 이상을 혼합하여 이용할 수 있고, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 이용할 수가 있다.

상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들면, 분자 내에 2 이상의 에폭시기를 갖는 9,10－디히드로-9－옥사-10－포스파페난트렌-10－옥사이드로부터의 유도체로 얻어지는 에폭시 수지인 것이 바람직하다.

상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 이용해도 좋다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 예를 들면 국제공개번호 WO2008/004399, 국제공개번호 WO2008/053878, 국제공개번호 WO2009/084533, 일본 공개특허공보 평11－5828호, 일본 공개특허공보 평11－140281호, 일본 특허공보 제3184485호, 국제공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000－43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002－179772호, 일본 공개특허공보 2002－359444호, 일본 공개특허공보 2003－304068호, 일본 특허공보 제3992225호, 일본 공개특허공보 2003－249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004－82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004－349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005－262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005－53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제공개번호 WO2004/005588, 일본 공개특허공보 2006－257153호, 일본 공개특허공보 2007－326923호, 일본 공개특허공보 2008－111169호, 일본 특허공보 제5024930호, 국제공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009－67029호, 국제공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009－173017호, 국제공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제공개번호 WO2008/114858, 국제공개번호 WO2009/008471, 일본 공개특허공보 2011－14727호, 국제공개번호 WO2009/001850, 국제공개번호 WO2009/145179, 국제공개번호 WO2011/068157, 일본 공개특허공보 2013－19056호에 기재되어 있는 물질(수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 좋다.

상술한 이들 수지를 예를 들면 메틸에틸케톤(MEK), 톨루엔 등의 용제에 용해하여 수지액으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층 상에, 예를 들면 롤 코팅법 등으로 도포하고, 그 다음 필요에 따라서 가열 건조하여 용제를 제거해서 B 스테이지 상태로 한다. 건조에는 예를 들면, 열풍 건조로를 이용하면 좋고, 건조 온도는 100~250℃, 바람직하게는 130~200℃면 좋다.

상기 수지층을 갖춘 캐리어 부착 구리박(수지 부착 캐리어 부착 구리박)은, 그 수지층을 기재에 겹치게 한 후, 전체를 열 압착하여 상기 수지층을 열경화시키고, 그 다음 캐리어를 박리하여 극박 구리층을 표출하게 하며(당연하게 표출하는 것은 상기 극박 구리층의 중간층 측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 모양으로 사용된다.

이 수지 부착 캐리어 부착 구리박을 사용하면, 다층 프린트 배선 기판의 제조시의 프리프레그재 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연이 확보할 수 있을 것 같은 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 동장적층판을 제조할 수가 있다. 또한, 이 때, 기재의 표면에 절연 수지를 언더 코팅하여 표면의 평활성을 더욱 개선할 수도 있다.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또 적층 공정도 간략하게 되므로 경제적으로 유리하게 되며, 게다가, 프리프레그재의 두께분 만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아지고, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있는 이점이 있다.

이 수지층의 두께는 0.1~80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면 접착력이 저하하여, 프리프레그재를 개재시키지 않고 이 수지 부착 캐리어 부착 구리박을 내층재를 구비한 기재에 적층했을 때, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란하게 되는 경우가 있다.

한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하기 곤란해지고, 여분의 재료비와 공정수가 필요하기 때문에 경제적으로 불리하게 된다. 또한, 형성된 수지층은 그 가요성이 떨어지므로, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또 내층재와의 열압착시에 과잉의 수지 흐름이 발생하여 원활한 적층이 곤란하게 되는 경우가 있다.

또한, 이 수지 부착 캐리어 부착 구리박의 다른 하나의 제품 형태로서는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층에서 피복하고, 반경화 상태로 한 후, 그 다음에 캐리어를 박리하여, 캐리어가 존재하지 않는 수지 부착 구리박의 형태로 제조하는 것도 가능하다.

프린트 배선판에 전자부품류를 탑재함으로써 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」에는 이와 같이 전자부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.

또한, 상기 프린트 배선판을 이용해서 전자기기를 제작해도 좋고, 상기 전자부품류가 탑재된 프린트 회로판을 이용해서 전자기기를 제작해도 좋으며, 상기 전자부품류가 탑재된 프린트 기판을 이용해서 전자기기를 제작해도 좋다. 이하에, 본 발명과 관련되는 캐리어 부착 구리박을 이용한 프린트 배선판의 제조 공정의 예를 몇가지 제시한다. 또한, 캐리어 부착 구리박의 극박 구리층으로서 본 발명의 구리박을 이용해도 마찬가지로 프린트 배선판을 제조할 수 있다.

본 발명과 관련되는 프린트 배선판 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 구리박과 절연 기판을 극박 구리층 측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 구리박의 캐리어를 벗기는 공정을 거쳐서 동장적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미애디티브법, 부분적 애디티브법 및 서브트랙티브법 중 어느 한 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 포함된 것으로 하는 것도 가능하다.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 구리박 시트층 상에 얇은 무전해 도금을 실시하여 패턴을 형성한 후, 전기 도금 및 에칭을 이용해서 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층한 후에, 상기 캐리어 부착 구리박의 캐리어를 벗기는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지에 스루 홀 또는/및 블라인드 비아를 마련하는 공정,

상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 스미어 제거 처리를 실시하는 공정,

상기 수지 및 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층과, 상기 절연 수지 기판에 스루 홀 또는/및 블라인드 비아를 마련하는 공정,

상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출한 상기 수지 및 상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 상에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하며, 전해 도금에 의해 회로 형성부의 구리 두께를 부착한 후, 레지스트를 제거하여 상기 회로 형성부 이외의 금속박을(플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.

따라서, 모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루 홀 또는/및 블라인드 비아를 마련하는 공정,

상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정을 포함한다.

모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 상에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

본 발명에 있어서, 부분적 애디티브법이란, 도체층을 설치하여 이루어지는 기판, 필요에 따라서 스루 홀이나 바이아 홀 용의 구멍을 뚫어서 이루어지는 기판상에 촉매핵을 부여하고, 에칭함으로써 도체 회로를 형성하며, 필요에 따라서 솔더 레지스트 또는 도금 레지스트를 마련한 후에, 상기 도체 회로상, 스루 홀이나 바이아 홀 등으로 무전해 도금 처리에 의해 두께를 부여함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.

따라서, 부분적 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 스루 홀 또는/및 블라인드 비아를 포함하는 영역에 대해서 촉매핵을 부여하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,

상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하고, 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 노출한 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 마련하는 공정,

상기 솔더 레지스트 또는 도금 레지스트가 마련되지 않은 영역에 무전해 도금층을 마련하는 공정을 포함한다.

본 발명에 있어서, 서브트랙티브법이란, 동장적층판 상의 구리박의 불필요 부분을, 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,

상기 에칭 레지스트에 대해서 노광하여, 회로 패턴을 형성하는 공정,

상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 구리박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 구리박과 절연 기판을 적층하는 공정,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,

마스크가 형성되지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,

상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정을 포함한다.

스루 홀 또는/및 블라인드 비아를 마련하는 공정, 및 그 후의 스미어 제거 공정은 실시하지 않아도 좋다.

여기서, 본 발명의 캐리어 부착 구리박을 이용한 프린트 배선판의 제조 방법의 구체적인 예를 도면을 이용해서 상세하게 설명한다. 또한, 여기에서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 구리박을 예로 들어 설명하지만, 이것에 한정하지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 구리박을 이용해도 마찬가지로 하기 프린트 배선판의 제조 방법을 실시할 수가 있다.

우선, 도 1의 A에 나타내듯이, 표면에 조화 처리층이 형성된 극박 구리층을 가지는 캐리어 부착 구리박(1층)을 준비한다.

그 다음, 도 1의 B에 나타내듯이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여, 레지스트를 소정의 형상으로 에칭한다.

그 다음, 도 1의 C에 나타내듯이, 회로용 도금을 형성한 후, 레지스트를 제거함으로써, 소정의 형상의 회로 도금을 형성한다.

그 다음, 도 2의 D에 나타내듯이, 회로 도금을 덮도록(회로 도금이 매몰하도록) 극박 구리층 상에 매립하여 수지를 마련해서 수지층을 적층하고, 계속해서 다른 캐리어 부착 구리박(2층)을 극박 구리층측으로부터 접착시킨다.

그 다음, 도 2의 E에 나타내듯이, 2층의 캐리어 부착 구리박으로부터 캐리어를 벗긴다.

그 다음, 도 2의 F에 나타내듯이, 수지층의 소정 위치에 레이저 천공을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.

그 다음, 도 3의 G에 나타내듯이, 블라인드 비아에 구리를 매립하여 비아 충진을 형성한다.

그 다음, 도 3의 H에 나타내듯이, 비아 충진 상에, 상기 도 1의 B 및 도 1의 C와 같이 하여 회로 도금을 형성한다.

그 다음, 도 3의 I에 나타내듯이, 1층의 캐리어 부착 구리박으로부터 캐리어를 벗긴다.

그 다음, 도 4의 J에 나타내듯이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.

그 다음, 도 4의 K에 나타내듯이, 수지층 내의 회로 도금 상에 범프를 형성하고, 상기 납땜 위에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 구리박을 이용한 프린트 배선판을 제작한다.

또한, 상술한 프린트 배선판의 제조 방법에서, 「극박 구리층」을 캐리어로, 「캐리어」를 극박 구리층으로 바꾸어, 캐리어 부착 구리박의 캐리어 측의 표면에 회로를 형성하고, 수지로 회로를 매립하여 프린트 배선판을 제조하는 것도 가능하다.

상기 별도의 캐리어 부착 구리박(2층)은, 본 발명의 캐리어 부착 구리박을 이용해도 좋고, 종래의 캐리어 부착 구리박을 이용해도 좋으며, 추가로 통상의 구리박을 이용해도 좋다. 또한, 도 3의 H에 나타나는 2층의 회로 상에, 추가로 회로를 1층 혹은 복수층 형성해도 좋고, 그것들의 회로 형성을 세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법으로 실시해도 좋다.

상술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들면 도 4의 J에 나타내는 것 같은 플래시 에칭에 의한 극박 구리층 제거 시에, 회로 도금이 수지층에 의해 보호되며, 그 형상이 유지되어 이에 따라 미세 회로의 형성이 용이해진다. 또한, 회로 도금이 수지층에 의해 보호되기 때문에, 내(耐)마이그레이션성이 향상하고, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또한, 도 4의 J 및 도 4의 K에 나타내듯이, 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 상기 회로 도금 상에 범프가, 추가로 그 위에 구리 필러가 각각 쉽게 형성되어, 제조 효율이 향상한다.

또한, 매립 수지(레진)에는 공지의 수지, 프리프레그를 이용할 수가 있다. 예를 들면, BT(비스말레이미드 트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수가 있다. 또한, 상기 매립 수지(레진)에는 본 명세서에 기재한 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수가 있다.

또한, 상기 1층에 이용되는 캐리어 부착 구리박은, 상기 캐리어 부착 구리박의 표면에 기판 또는 수지층을 가져도 좋다. 상기 기판 또는 수지층을 가짐에 따라서 1층에 이용되는 캐리어 부착 구리박이 지지되고, 주름이 잘 잡히지 않기 때문에, 생산성이 향상한다고 하는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1층에 이용되는 캐리어 부착 구리박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 이용할 수가 있다. 예를 들면, 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 이용할 수가 있다.

또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 구리박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 구리박의 표면에, 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 구리박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다. 상기 코어리스 공법에 대해서, 구체적인 예로는, 우선, 본 발명의 캐리어 부착 구리박의 극박 구리층측 표면 또는 캐리어측 표면과 수지 기판을 적층하여 적층체(동장적층판, 동장적층체라고도 한다)를 제조한다. 그 후, 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 구리박 표면에 수지층을 형성한다. 캐리어측 표면 또는 극박 구리층측 표면에 형성한 수지층에는, 추가로 다른 캐리어 부착 구리박을 캐리어측 또는 극박 구리층측으로부터 적층해도 좋다. 또한, 수지 기판 또는 수지 또는 프리프레그를 중심으로, 상기 수지 기판 또는 수지 또는 프리프레그의 양쪽 표면 측에, 캐리어/중간층/극박 구리층의 순서 혹은 극박 구리층/중간층/캐리어의 순서로 캐리어 부착 구리박이 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판 또는 수지 또는 프리프레그/캐리어/중간층/극박 구리층」의 순서로 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판/캐리어/중간층/극박 구리층」의 순서로 적층된 구성을 가지는 적층체 혹은 「극박 구리층/중간층/캐리어/수지 기판/캐리어/중간층/극박 구리층」의 순서로 적층된 구성을 가지는 적층체를 상술한 프린트 배선판의 제조 방법(코어리스 공법)으로 이용해도 좋다. 그리고, 상기 적층체 양단의 극박 구리층 혹은 캐리어의 노출한 표면에는, 다른 수지층을 마련하고, 추가로 구리층 또는 금속층을 마련한 후, 상기 구리층 또는 금속층을 가공하여 회로를 형성해도 좋다. 또한, 다른 수지층을 상기 회로 상에 상기 회로를 매립하도록 마련해도 좋다. 또한, 이러한 회로 및 수지층의 형성을 1회 이상 실시해도 좋다(빌드업 공법). 그리고, 이와 같이 하여 형성한 적층체(이하, 적층체 B라고도 말한다)에 대해서, 각각의 캐리어 부착 구리박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 또한, 상술한 코어리스 기판의 제작에는, 2개의 캐리어 부착 구리박을 이용하여, 후술하는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/극박 구리층/중간층/캐리어의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/캐리어/중간층/극박 구리층의 구성을 가지는 적층체를 제작해서 상기 적층체를 중심으로 이용할 수도 있다. 이들 적층체(이하, 적층체 A라고도 한다)의 양측 극박 구리층 또는 캐리어의 표면에 수지층 및 회로의 2층을 1회 이상 마련하고, 수지층 및 회로의 2층을 1회 이상 마련한 후에, 각각의 캐리어 부착 구리박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수가 있다. 상술한 적층체는, 극박 구리층의 표면, 캐리어의 표면, 캐리어와 캐리어의 사이, 극박 구리층과 극박 구리층의 사이, 극박 구리층과 캐리어의 사이에는 다른 층을 가져도 좋다. 다른 층은 수지 기판 또는 수지층이어도 좋다. 또한, 본 명세서에서 「극박 구리층의 표면」, 「극박 구리층측 표면」, 「극박 구리층 표면」, 「캐리어의 표면」, 「캐리어측 표면」, 「캐리어 표면」, 「적층체의 표면」, 「적층체 표면」은, 극박 구리층, 캐리어, 적층체가 극박 구리층 표면, 캐리어 표면, 적층체 표면에 다른 층을 가지는 경우에는, 상기 다른 층의 표면(최표면)을 포함하는 개념으로 한다. 또한, 적층체는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 것이 바람직하다. 상기 적층체를 이용하여 코어리스 기판을 제작했을 때, 코어리스 기판측에 극박 구리층이 배치되기 때문에, 모디파이드 세미애디티브법을 이용하여 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다. 또한, 극박 구리층의 두께는 얇기 때문에, 상기 극박 구리층을 제거하기 쉽고, 극박 구리층의 제거 후에 세미 애디티브법을 이용하여, 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다.

또한, 본 명세서에서 「적층체 A」또는 「적층체 B」라고 특별히 기재되어 있지 않은 「적층체」는, 적어도 적층체 A 및 적층체 B를 포함하는 적층체를 나타낸다.

또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 구리박 또는 상술한 적층체(적층체 A를 포함한다)의 단면의 일부 또는 전부를 수지로 덮음으로써, 빌드업 공법으로 프린트 배선판을 제조할 때에, 중간층 또는 적층체를 구성하는 1개의 캐리어 부착 구리박과 또 하나의 캐리어 부착 구리박 사이로 약액이 스며들어가는 것을 방지할 수 있고, 약액이 스며들어감에 따른 극박 구리층과 캐리어의 분리나 캐리어 부착 구리박의 부식을 방지할 수 있으며, 수율을 향상시킬 수가 있다. 여기서 이용하는 「캐리어 부착 구리박의 단면의 일부 또는 전부를 덮는 수지」 또는 「적층체 단면의 일부 또는 전부를 덮는 수지」로서는, 수지층에 이용할 수 있는 수지 또는 공지의 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에서, 캐리어 부착 구리박 또는 적층체에서 평면시 했을 때에 캐리어 부착 구리박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 구리박과 또 하나의 캐리어 부착 구리박의 적층 부분)의 외주 중 적어도 일부가 수지 또는 프리프레그로 덮어도 좋다. 또한, 상술한 코어리스 기판의 제조 방법으로 형성하는 적층체(적층체 A)는, 한 쌍의 캐리어 부착 구리박을 서로 분리 가능하도록 접촉시켜서 구성되어 있어도 좋다. 또한, 상기 캐리어 부착 구리박에서 평면시 했을 때에 캐리어 부착 구리박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 구리박과 또 하나의 캐리어 부착 구리박의 적층 부분)의 외주 전체 또는 적층 부분의 전면에 걸쳐서 수지 또는 프리프레그로 덮여서 이루어지는 것이어도 좋다. 또한, 평면시 한 경우에 수지 또는 프리프레그는 캐리어 부착 구리박 또는 적층체 또는 적층체의 적층 부분보다 큰 것이 바람직하고, 상기 수지 또는 프리프레그를 캐리어 부착 구리박 또는 적층체의 양면에 적층하여, 캐리어 부착 구리박 또는 적층체가 수지 또는 프리프레그에 의해 봉철(封綴, 감싸져 있다)되어 있는 구성을 가지는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 캐리어 부착 구리박 또는 적층체를 평면시 했을 때에, 캐리어 부착 구리박 또는 적층체의 적층 부분이 수지 또는 프리프레그에 의해 덮이고, 다른 부재가 이 부분의 옆방향, 즉 적층 방향에 대해서 옆으로부터의 방향에서 닿는 것을 막을 수 있게 되고, 결과적으로 핸들링 중의 캐리어와 극박 구리층 또는 캐리어 부착 구리박끼리 벗겨짐을 줄일 수 있다. 또한, 캐리어 부착 구리박 또는 적층체의 적층 부분의 외주를 노출하지 않도록 수지 또는 프리프레그로 덮음으로써, 상술한 바와 같은 약액 처리 공정에서의 이 적층 부분의 계면으로의 약액 침입을 막을 수 있고, 캐리어 부착 구리박의 부식이나 침식을 막을 수 있다. 또한, 적층체 한 쌍의 캐리어 부착 구리박으로부터 하나의 캐리어 부착 구리박을 분리할 때, 또는 캐리어 부착 구리박의 캐리어와 구리박(극박 구리층)을 분리할 때에는, 수지 또는 프리프레그로 덮여 있는 캐리어 부착 구리박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 구리박과 또 하나의 캐리어 부착 구리박의 적층 부분)이 수지 또는 프리프레그 등에 의해 강고하게 밀착되어 있는 경우에는, 상기 적층 부분 등을 절단 등에 의해 제거할 필요가 생기는 경우가 있다.

본 발명의 캐리어 부착 구리박을 캐리어측 또는 극박 구리층측으로부터, 다른 하나의 본 발명의 캐리어 부착 구리박의 캐리어측 또는 극박 구리층 측에 적층하여 적층체를 구성해도 좋다. 또한, 상기 하나의 캐리어 부착 구리박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 상기 다른 하나의 캐리어 부착 구리박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면이, 필요에 따라서 접착제를 개재하여, 직접 적층시켜 얻어진 적층체여도 좋다. 또한, 상기 하나의 캐리어 부착 구리박의 캐리어 또는 극박 구리층과, 상기 다른 하나의 캐리어 부착 구리박의 캐리어 또는 극박 구리층이 접합되어 있어도 좋다. 여기서, 상기 「접합」은, 캐리어 또는 극박 구리층이 표면 처리층을 가지는 경우는, 상기 표면 처리층을 통해서 서로 접합되어 있는 모양도 포함한다. 또한, 상기 적층체 단면의 일부 또는 전부가 수지에 의해 덮여 있어도 좋다.

캐리어끼리, 극박 구리층끼리, 캐리어와 극박 구리층, 캐리어 부착 구리박끼리의 적층은, 단순히 겹치도록 하는 것 외에, 예를 들면 이하의 방법으로 실시할 수가 있다.

(a) 야금적 접합 방법：융접(아크 용접, TIG(텅스텐 불활성 가스) 용접, MIG(메탈 불활성 가스) 용접, 저항용접, 심 용접, 스폿 용접), 압접(초음파 용접, 마찰교반용접), 납땜；

(b) 기계적 접합 방법：코오킹, 리벳에 의한 접합(셀프 피어싱 리벳에 의한 접합, 리벳에 의한 접합), 스티처；

(c) 물리적 접합 방법：접착제, (양면) 점착 테이프

한쪽 캐리어의 일부 혹은 전부와 다른쪽 캐리어의 일부 혹은 전부 혹은 극박 구리층의 일부 혹은 전부를, 상기 접합 방법을 이용해서 접합함으로써, 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층을 적층하여, 캐리어끼리 또는 캐리어와 극박 구리층을 분리할 수 있도록 접촉시켜서 구성되는 적층체를 제조할 수 있다. 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층이 약하게 접합되고, 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층이 적층되어 있는 경우에는, 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층과의 접합부를 제거하지 않아도, 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층과는 분리할 수 있다. 또한, 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층이 강하게 접합되어 있는 경우에는, 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층이 접합되어 있는 개소를 절단이나 화학 연마(에칭 등), 기계 연마 등으로 제거함으로써, 한쪽 캐리어와 다른쪽 캐리어 또는 극박 구리층을 분리할 수가 있다.

또한, 이와 같이 구성한 적층체에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 구리박으로부터 상기 극박 구리층 또는 캐리어를 박리시키는 공정을 실시함으로써 코어를 갖지 않는 프린트 배선판을 제작할 수 있다. 또한, 상기 적층체의 한쪽 또는 양쪽의 표면에 수지층과 회로의 2층을 마련해도 좋다.

상술한 적층체에 이용하는 수지 기판, 수지층, 수지, 프리프레그는, 본 명세서에 기재한 수지층이어도 좋고, 본 명세서에 기재한 수지층에 이용하는 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상술한 캐리어 부착 구리박 또는 적층체는 평면시 했을 때에 수지 또는 프리프레그 또는 수지 기판 또는 수지층보다 작아도 좋다.

또한, 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 가지는 것이면 특별히 제한을 받지 않지만, 예를 들면, 견고한 PWB용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하여, FPC용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머(LCP) 필름, 불소 수지, 또는 저유전율 폴리이미드 수지 필름, 시클로 올레핀 폴리머(COP) 수지 필름 등을 사용할 수가 있다. 또한, 액정 폴리머(LCP) 필름이나 불소 수지 필름을 이용했을 경우, 폴리이미드 필름을 이용한 경우보다, 상기 필름과 표면 처리 구리박의 박리 강도가 작아지는 경향이 있다. 따라서, 액정 폴리머(LCP) 필름이나 불소 수지 필름을 이용한 경우에는, 구리 회로를 형성한 후, 구리 회로를 커버 레이로 덮어서, 상기 필름과 구리 회로가 잘 벗겨지지 않도록 하여, 박리 강도의 저하에 따른 상기 필름과 구리 회로와의 박리를 방지할 수가 있다.

또한, 액정 폴리머(LCP) 필름이나 불소 수지 필름이나 저유전율 폴리이미드 수지 필름이나 시클로 올레핀 폴리머(COP) 수지 필름은 유전 탄젠트가 작기 때문에, 액정 폴리머(LCP) 필름이나 불소 수지 필름이나 저유전율 폴리이미드 수지 필름이나 시클로 올레핀 폴리머(COP) 수지 필름과 본 발명과 관련되는 표면 처리 구리박을 이용한 동장적층판, 프린트 배선판, 프린트 회로판은 고주파 회로(고주파로 신호를 전송하는 회로) 용도에 적합하다. 또한, 본 발명과 관련되는 표면 처리 구리박은 표면 조도(Rz)가 작고, 광택도가 높기 때문에 표면이 평활하고, 고주파 회로 용도에도 적합하다. 또한, 본 명세서에서는 유전 탄젠트의 값이 0.01 이하인 폴리이미드 수지를 저유전율 폴리이미드 수지로 한다. 유전 탄젠트는, 일반사단법인 일본 전자 회로 공업회의 「프린트 배선판용 동장적층판 시험 방법 비유전률 및 유전 탄젠트」JPCA－TM001－2007에 기재되어 있는 트리 플레이트 공진기법에 의해 측정 가능하다. 또한, 구리박과 절연기재를 접착제를 통해 첩합시켜서 동장적층판을 형성해도 좋다. 상술한 접착제에는 공지의 접착제를 이용할 수가 있다. 또한, 상술한 접착제에는 저유전율 접착제를 이용하는 것이 바람직하다. 본 명세서에서는 유전율이 3.5 이하인 접착제를 저유전율 접착제로 했다. 또한, 본 명세서에서 유전율(기재 유전율, 기판 유전율, 수지 유전율) 및 유전 탄젠트(기재 유전 탄젠트, 기판 유전 탄젠트, 수지의 유전 탄젠트)의 값은 신호 주파수가 1GHz인 경우의 유전율 및 유전 탄젠트의 값을 의미한다.

또한, 본 발명의 구리박 또는 캐리어 부착 구리박은, 리튬 이온 2차 전지 등 2차 전지의 음극집전체 등의 전지 재료에도 적합하게 이용된다. 본 발명의 구리박 또는 캐리어 부착 구리박은 조화 입자의 평균 입경, 및 조화 처리 등의 표면 처리된 후의 Ra가 소정의 범위로 제어되고 있기 때문에, 상술한 바와 같이 제어되지 않은 구리박, 캐리어 부착 구리박과 비교하여 이하의 이점을 가진다. 본 발명의 구리박 또는 캐리어 부착 구리박은 활물질과의 밀착성이 뛰어나다. 또한, 구리박 또는 캐리어 부착 구리박 표면에 활물질을 마련한 경우, 활물질의 부착량의 편차를 저감 할 수 있다. 또한, 본 발명의 구리박 또는 캐리어 부착 구리박을 예를 들면, 전지 또는 2차 전지의 집전체로서 이용하고, 상기 구리박 또는 캐리어 부착 구리박 위에 활물질 박막을 형성하여 전극을 제작할 수 있다. 그리고, 최종적으로는 상술한 전극을 전극으로 하는(양극 또는 음극 어느 것이어도 좋다) 전지 또는 2차 전지를 제조할 수가 있다. 활물질 박막을 집전체 상에 형성하는 방법은, 특별히 한정되는 것은 아니지만, 예를 들면, CVD법, 스퍼터링법, 증착법, 용사법, 활물질을 포함하는 액체를 집전체 상에 도포 및 그 후 건조하는 방법 또는 도금법 등을 들 수 있다. 이들 박막 형성 방법 중에서도, CVD법, 스퍼터링법 및 증착법이 특히 바람직하게 이용된다. 또한, 집전체 상에 중간층을 형성하고, 이 중간층 상에 활물질 박막을 형성해도 좋다. 본 발명의 구리박 또는 캐리어 부착 구리박은 공지의 전극, 공지의 집전체, 공지의 전지에 이용할 수가 있다. 공지의 전지로서는 예를 들면, 리튬 이온 2차 전지, 전고체 2차 전지, 공기 전지(리튬-공기 전지, 아연-공기 전지 등), 나트륨 이온 전지, 마그네슘 이온 전지, 다가 이온 전지, 양극에 유황계 물질을 이용한 2차 전지, 양극에 산화 환원 활성을 나타내는 유기물을 이용한 2차 전지, 니켈·카드뮴 전지, 망간 전지(건전지), 알칼리 전지(건전지), 리튬 전지(건전지) 등을 들 수 있다. 공지의 전극, 공지의 집전체로서는 상술한 공지의 전지에 이용되는 전극, 집전체를 들 수 있다.

[실시예]

이하, 실시예 및 비교예에 근거하여 설명한다. 또한, 본 실시예는 어디까지나 일례이며, 이 예만으로 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 태양 또는 변형을 포함하는 것이다.

이하의 실시예 1, 3, 4, 6~41 및 비교예 1, 2, 4~6의 원박에는, 표준 압연 구리박 TPC(JIS　H3100　C1100에 규격되어 있는 터프 피치 구리, JX금속사제) 9~18㎛를 사용했다.

또한, 실시예 2, 5 및 비교예 3의 원박에는 이하의 방법에 의해 제조한 캐리어 부착 구리박을 이용했다.

실시예 5 및 비교예 3은, 두께 18㎛의 전해 구리박(JX금속사제　JTC박)을 캐리어로서 준비하고, 실시예 2에 대해서는 상술한 두께 18㎛의 표준 압연 구리박 TPC를 캐리어로서 준비했다. 그리고 하기 조건으로, 캐리어의 표면에 중간층을 형성하고, 중간층 표면에 극박 구리층을 형성했다. 또한, 캐리어가 전해 구리박인 경우에는 광택면(S면)에 중간층을 형성했다.

또한, 상술한 「표준 압연 구리박 TPC」의 「표준」의 의미는, JIS　H3100　C1100에 규격되어 있는 터프 피치 구리의 조성을 가진다는 의미이다. 또한, 조화 처리 등의 표면 처리 전 구리박 표면 또는 극박 구리층 표면의 산술 평균 조도(Ra) 및 10점 평균 조도(Rz)는 이하와 같이 제어했다. 조화 처리 등의 표면 처리 전 구리박 표면 또는 극박 구리층 표면의 산술 평균 조도(Ra) 및 10점 평균 조도(Rz)를 표 1~3에 기재했다.

압연 구리박의 경우에는 최종 냉간압연 시에 이용하는, 압연 롤 표면의 압연 롤의 축방향으로 평행한 방향의 산술 평균 조도(Ra)를 0.14㎛ 이하로 했다. 최종 냉간압연 시에 이용하는 압연 롤의 표면의 산술 평균 조도(Ra)를 작게 함으로써, 조화 처리 등의 표면 처리 전 구리박 표면의 산술 평균 조도(Ra)를 작게 할 수 있다. 또한, 최종 냉간압연 시에 이용하는, 압연 롤 표면의 산술 평균 조도(Ra)를 크게 함으로써 조화 처리 등 표면 처리 전의 구리박 표면의 산술 평균 조도(Ra)를 크게 할 수 있다. 또한, 최종 냉간압연 시의 유막 당량을 12000~26000으로 했다. 최종 냉간압연 시의 유막 당량을 낮게 함으로써, 조화 처리 등 표면 처리 전의 구리박 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 할 수 있다. 또한, 최종 냉간압연 시의 유막 당량을 크게 함으로써, 조화 처리 등 표면 처리 전의 구리박 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 크게 할 수가 있다.

유막 당량은 이하의 식으로 나타난다.

압연유 점도[cSt]는 40℃에서의 동점도이다.

또한, 전해 구리박의 경우에는, 전해 구리박을 제조할 때에 이용하는 음극 드럼(전해 드럼) 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 함으로써, 전해 구리박의 광택면(S면)의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 할 수 있다. 또한, 전해 구리박을 제조할 때에 이용하는 음극 드럼(전해 드럼) 표면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 크게 함으로써, 광택면의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 크게 할 수 있다. 또한, 전해 구리박을 제조할 때에 이용하는 전해액에, 광택제 혹은 레벨링제 및/또는 염화물 이온을 첨가하여 전해 구리박의 석출면(매트면, M면) 및/또는 광택면(S면)의 산술 평균 조도(Ra) 및/또는 10점 평균 조도(Rz)를 작게 할 수 있다. 광택제, 레벨링제에는 공지의 광택제, 레벨링제, 또는 후술하는 레벨링제를 이용할 수가 있다.

캐리어 부착 구리박의 극박 구리층의 경우에는, 캐리어로 이용하는 구리박 표면의 Ra 및 Rz를 상술한 방법으로 제어함으로써, 극박 구리층 표면의 Ra 및 Rz를 제어했다. 또한, 극박 구리층을 형성할 때의 전해액에 후술하는 레벨링제와 염화물 이온을 첨가함으로써 극박 구리층 표면의 Ra 및 Rz를 제어했다.

·실시예 2

＜중간층＞

(1) Ni－Mo층(니켈 몰리브덴 합금 도금)

캐리어에 대해서, 이하의 조건으로 롤투롤 형의 연속 도금 라인에서 전기 도금 함으로써 3000㎍/d㎡의 부착량의 Ni－Mo층을 형성했다. 구체적인 도금 조건을 이하에 기술한다.

(액 조성) 황산 Ni 육수화물：50g/d㎥, 몰리브덴산 나트륨 이수화물：60g/d㎥, 구연산 나트륨：90g/d㎥

(액온) 30℃

(전류 밀도) 1~4 A/d㎡

(통전 시간) 3~25초

＜극박 구리층＞

(1)에서 형성한 Ni－Mo층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서, Ni－Mo층 상에 두께 2㎛의 극박 구리층을 이하의 조건으로 전기 도금하여 형성하고, 캐리어 부착 구리박을 제작했다.

구리 농도：90~110g/L

황산 농도：90~110g/L

염화물 이온 농도：50~90 ppm

레벨링제 1(비스(3 술포프로필)디설파이드)：10~30 ppm

레벨링제 2(아민 화합물)：10~30 ppm

또한, 레벨링제 2로서 하기 아민 화합물을 이용했다.

전해액 온도：50~80℃

전류 밀도：100A/d㎡

전해액 선속：1.5~5 m/sec

·실시예 5

＜중간층＞

(1) Ni층(Ni 도금)

캐리어에 대해서, 이하의 조건으로 롤투롤형 연속 도금 라인에서 전기 도금하여 1000㎍/d㎡ 부착량의 Ni층을 형성했다. 구체적인 도금 조건을 이하에 적는다.

(액 조성) 황산 니켈：270~280g/L, 염화 니켈：35~45g/L, 초산 니켈：10~20g/L, 붕산：30~40g/L, 광택제：사카린, 부틴디올 등, 도데실 황산나트륨：55~75 ppm

(pH) 4~6

(액온) 55~65℃

(전류 밀도) 10 A/d㎡

(2) 유기물층(유기물층 형성 처리)

그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 하기 조건으로 Ni층 표면에 대해서 농도 1~30g/L의 카르복시 벤조 트리아졸(CBTA)을 포함하는, 액온 40℃, pH5의 수용액을, 20~120초간 샤워링 해서 분무함으로써 유기물층을 형성했다.

＜극박 구리층＞

(2)에서 형성한 유기물층 위에 극박 구리층을 형성했다. 극박 구리층의 두께를 3㎛로 한 것 외에는 실시예 2와 같은 조건으로 극박 구리층을 형성했다.

·비교예 3

＜중간층＞

(1) Co－Mo층(코발트 몰리브덴 합금 도금)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금하여 4000㎍/d㎡의 부착량의 Co－Mo층을 형성했다. 구체적인 도금 조건을 이하에 기술한다.

(액 조성) 황산 Co：50g/d㎥, 몰리브덴산 나트륨 이수화물：60g/d㎥, 구연산 나트륨：90g/d㎥

(액온) 30℃

(전류 밀도) 1~4 A/d㎡

(통전 시간) 3~25초

＜극박 구리층＞

(1)에서 형성한 Co－Mo층 상에 극박 구리층을 형성했다. 극박 구리층의 두께를 5㎛로 한 것 외에는 실시예 2와 같은 조건으로 극박 구리층을 형성했다.

(실시예 1~41)

압연 구리박(실시예 1, 3, 4, 6~41) 또는 캐리어 부착 구리박의 극박 구리층 표면(실시예 2, 5)에, 하기에 나타내는 조건 범위에서, 1차 입자층 및 2차 입자층을 형성했다. 구체적인 조건을 표 1~3에 기재했다.

사용한 욕 조성 및 도금 조건은, 다음과 같다.

[욕 조성 및 도금 조건]

(A) 1차 입자층의 형성

구리박 표면 상에 이하의 (A－1) 1차 입자층의 형성 1의 조건으로 도금층을 형성한 후에, (A－2) 1차 입자층의 형성 2의 조건으로 도금층을 형성함으로써 1차 입자층을 형성했다. (A－1) 1차 입자층의 형성 1의 처리는, 조화 도금(조도금)에 상당하는 처리이다. 또한, (A－2) 1차 입자층의 형성 2는 1차 입자층의 형성 2의 처리는 평활 도금(정상 도금)에 상당하는 처리이다.

(A－1) 1차 입자층의 형성 1(Cu 도금, 또는 Cu－W 합금 도금)

구체적인 조건을 표 1의 「1차 입자층 형성 조건(1)」란에 기재했다.

(실시예 1~27, 29~41：Cu 도금)

액 조성：구리 13g/L, 황산 70g/L

액온：36℃

전류 밀도：20~58 A/d㎡

쿨롱 양：30~80 As/d㎡

(실시예 28：Cu－W 합금 도금)

액 조성：구리 13g/L, 텅스텐 10 mg/L, 황산 70g/L

액온：36℃

전류 밀도：51 A/d㎡

쿨롱 양：67 As/d㎡

(A－2) 1차 입자층의 형성 2(실시예 1~41：Cu 도금)

구체적인 조건을, 표 2의 「1차 입자층 형성 조건(2)」란에 기재했다.

액 조성：동 25g/L, 황산 85g/L

액온：42℃

전류 밀도：6~8 A/d㎡

쿨롱 양：12~16 As/d㎡

(B) 2차 입자층의 형성

실시예 1~5, 7~11, 13, 15~31, 33~41에 대해서는, 상술한 1차 입자층을 형성한 후에, 이하의 조건으로 2차 입자층을 형성했다.

(실시예 1~5, 7~11, 13, 15~25, 28~31, 33~36：Cu－Co－Ni 합금 도금)

액 조성：구리 13~16g/L, 니켈 7~9g/L, 코발트 7~9g/L

pH：3

액온：37℃

전류 밀도：31~45 A/d㎡

쿨롱 양：7.2~73.4 As/d㎡

(실시예 26：Cu－Co 합금 도금)

액 조성：구리 13g/L, 코발트 10g/L

pH：3

액온：37℃

전류 밀도：32A/d㎡

쿨롱 양：23.9As/d㎡

(실시예 27：Cu－Ni 합금 도금)

액 조성：구리 13g/L, 니켈 10g/L

pH：3

액온：37℃

전류 밀도：32A/d㎡

쿨롱 양：11.4As/d㎡

(실시예 37：Cu－Ni－P 합금 도금)

액 조성：구리 13g/L, 니켈 9g/L, 인 1g/L

pH：3

액온：37℃

전류 밀도：32A/d㎡

쿨롱 양：10.6As/d㎡

(실시예 38：Cu－Ni－Mo－W 합금 도금)

액 조성：구리 13g/L, 니켈 9g/L, 몰리브덴 2g/L, 텅스텐 3 mg/L

pH：3

액온：37℃

전류 밀도：32A/d㎡

쿨롱 양：9.4As/d㎡

(실시예 39：Cu－Ni－Fe－Zn합금 도금)

액 조성：구리 13g/L, 니켈 9g/L, 철 1g/L, 아연 1g/L

pH：3

액온：37℃

전류 밀도：32A/d㎡

쿨롱 양：9.8As/d㎡

(실시예 40：Cu－Co－Cr－Ti 합금 도금)

액 조성：구리 13g/L, 코발트 9g/L, 크롬 1g/L, 티타늄 1g/L

pH：3

액온：37℃

전류 밀도：32A/d㎡

쿨롱 양：23.2As/d㎡

(실시예 41：Cu－Co－As 합금 도금)

액 조성：구리 13g/L, 코발트 9g/L, 비소 0.1g/L

pH：3

액온：37℃

전류 밀도：32A/d㎡

쿨롱 양：22.7As/d㎡

(비교예 1~6)

비교예 1~6에 있어서, 사용한 욕 조성 및 도금 조건은 다음과 같다.

[욕 조성 및 도금 조건]

(A) 1차 입자층의 형성(구리 도금)

(A－1) 1차 입자층의 형성 1(Cu 도금)

액 조성：구리 13~15g/L, 황산 70~75g/L

액온：35~36℃

전류 밀도：20~58 A/d㎡

쿨롱 양：28.7~92.5As/d㎡

(A－2) 1차 입자층의 형성 2

구체적인 조건을 표 2의 「1차 입자층 형성 조건(2)」란에 기재했다.

액 조성：구리 15~25g/L, 황산 75~85g/L

액온：35~42℃

전류 밀도：1~8 A/d㎡

쿨롱 양：4~18 As/d㎡

(B) 2차 입자층의 형성(Cu－Co－Ni 합금 도금 조건)

비교예 1, 3~6에 대해서는 상술한 1차 입자층을 형성한 후에, 이하의 조건으로 2차 입자층을 형성했다.

액 조성：구리 13~15g/L, 니켈 8~9g/L, 코발트 8~9g/L

pH：2~3

액온：37~40℃

전류 밀도：24~32 A/d㎡

쿨롱 양：19.8~68.8As/d㎡

또한, 실시예 29, 31, 32에 대해서는 표 1~3에 기재의 조화 처리층(1차 입자층, 또는 1차 입자층 및 2차 입자층)을 형성한 후에, 이하의 처리를 실시하여 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층을 형성했다. 또한, 실시예 32에 대해서는, 구리박의 양면에 대해서 표 1~3의 조화 처리층의 형성, 및 이하의 처리를 실시하여, 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층을 형성했다. 실시예 32에 대해서는 양면 모두 같은 결과가 되었다.

·내열층 형성 처리

실시예 29：Ni 도금

액 조성：니켈 10~40g/L

pH：1.0~5.0

액온：30~70℃

전류 밀도：1~9 A/d㎡

통전 시간：0.1~3초

실시예 31：Ni－Co 도금

액 조성：코발트 1~20g/L, 니켈 1~20g/L

pH：1.5~3.5

액온：30~80℃

전류 밀도：1~20 A/d㎡

통전 시간：0.5~4초

실시예 32：Co 도금

액 조성：코발트 10~40g/L

pH：1.0~5.0

액온：30~70℃

전류 밀도：1~9 A/d㎡

통전 시간：0.1~3초

·방청층 형성 처리

실시예 29：없음

실시예 31：Zn－Ni 도금

액 조성：아연 10~30g/L, 니켈 1~10g/L

pH：3~4

액온：40~50℃

전류 밀도：0.5~5 A/d㎡

통전 시간：1~3초

실시예 32：없음

·크로메이트 처리층 형성 처리

실시예 29, 31, 32：아연 크로메이트 처리

액 조성：중크롬산 칼륨 1~10g/L, 아연(황산 아연의 형태로 첨가) 0.5~5g/L

pH：0.5~10

액온：30~50℃

전류 밀도：0.1~2.6A/d㎡

쿨롱 양：0.5~90 As/d㎡

통전 시간：1~30초

·실란 커플링 처리층 형성 처리

실시예 29, 31, 32：0.2~2 중량%의 아미노실란을 함유하는 pH 7~8의 아미노실란 수용액을 분무함으로써, 실란 커플링제를 도포하여 처리를 실시했다.

·평가 시험

(1차 입자 및 2차 입자의 평균 입경)

각 실시예 및 비교예의 샘플의 조화 처리층에서의 1차 입자층 및 2차 입자층에 대해서, 1차 입자 및 2차 입자의 평균 입경을 각각 측정했다. 또한, 조화 처리층 상에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층 등의 1차 입자층 및 2차 입자층 이외의 표면 처리층이 형성되어 있는 것은, 이들 층 가운데 가장 바깥층의 표면에서 측정했다(즉, 구리박의 모든 표면 처리층이 형성된 후의 1차 입자층, 또는 1차 입자층 및 2차 입자층이 존재하는 측의 표면을 측정했다).

상기 1차 입자 및 2차 입자의 평균 입경(평균 입자 지름)은, 주식회사 히타치 하이테크놀로지즈제 S4700(주사형 전자현미경)를 이용하여, 30000배의 배율로 입자 관찰 및 사진 촬영을 실시하고, 얻어진 사진에 근거해서 각 1차 입자 및 2차 입자에 대해 각각 입경(입자 지름)을 측정했다. 그리고, 상기 얻어진 각 1차 입자 및 2차 입자의 입경(입자 지름)의 산술 평균치를 1차 입자의 평균 입경(평균 입자 지름) 및 2차 입자의 평균 입경(평균 입자 지름)의 값으로 했다. 또한, 주사형 전자현미경 사진의 입자 위에 직선을 그었을 경우, 입자를 횡단하는 직선의 길이가 가장 긴 부분의 입자의 길이를 그 입자의 입경으로 했다. 또한 측정 시야의 크기는 1시야당 면적 13.44㎛²(=4.2㎛×3.2㎛)로 하여, 1 시야에 대해서 측정했다. 또한, 주사형 전자현미경 사진으로 관찰했을 때에, 겹쳐 보이는 입자로서 구리박측(아래쪽)에 존재하는 입자, 및 겹치지 않은 입자를 1차 입자로 하여, 겹쳐 보이는 입자로서 다른 입자 위에 존재하는 입자를 2차 입자로 판정했다. 그리고, 상술한 1차 입자의 평균 입경 및 2차 입자의 평균 입경의 값을 각각, 표 2 중의 「1차 입자 지름(㎛)」란 및 「2차 입자 지름(㎛)」란에 기재했다.

(밀착력 측정)

각 실시예 및 비교예의 샘플을 조화 처리층 측으로부터 표 2의 수지 기판을 열프레스로 맞붙여서 동장적층판을 제작하고, 일반적인 염화구리 회로 에칭액을 사용하여 10㎜ 회로를 제작하고, 10㎜ 회로 구리박을 기판으로부터 벗겨서, 90°방향으로 당기면서 상태 박리 강도를 측정했다. 또한, 수지 기판으로서 저유전율 폴리이미드 수지 기판 또는 시클로 올레핀 폴리머 수지 기판을 이용한 예에서는, 샘플과 상기 수지기재를 저유전율 접착제를 통해서 상술한 열프레스로 맞붙여서 동장적층판을 제작하여, 상술한 바와 같이 상태 박리 강도를 측정했다. 또한, 샘플이 캐리어 부착 구리박인 경우에는 동장적층판을 제작한 후, 캐리어 부착 구리박으로부터 캐리어를 박리했다. 그 후, 상술한 바와 같이 상태 박리 강도를 측정했다.

(표면 조도 Ra, Rz)

각 실시예 및 비교예의 샘플의 조화 처리층측 표면의 표면 조도(Ra, 산술 평균 조도) 및 표면 조도(Rz, 10점 평균 조도)를 JIS　B0601－1982에 준거해서 주식회사 코사카 연구소제 접촉 조도계 Surfcorder　SE－3C 촉침식 조도계를 이용하여 측정했다. Ra 및 Rz를 임의로 10개소 측정하여, 그 Ra 및 Rz의 10개소의 평균치를 Ra 및 Rz 값으로 했다.

또한, 각 실시예 및 비교예에서 사용한 조화 처리전의 구리박 또는 캐리어 부착 구리박의 극박 구리층의 조화 처리될 예정인 옆 표면에 대해서도 상술한 바와 같이 Ra와 Rz를 측정했다. 또한, Ra와 Rz의 측정은 TD 방향(폭방향, 구리박 제조장치 또는 캐리어 부착 구리박 제조 장치에서의 구리박 또는 캐리어 부착 구리박의 진행 방향(MD방향)과 직각 방향)에 대해 실시했다.

(전송 손실의 측정)

각 실시예 및 비교예의 샘플에 대해서, 조화 처리층측 표면으로부터 표 2의 「적층하는 수지 기판」의 란에 기재한 수지 기판(LCP：액정 폴리머 수지(주식회사 쿠라레제 Vecstar　CTZ－두께 50㎛, 히드록시 안식향산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체인 수지, 또는 PTFE：불소 수지(폴리 테트라 플루오르 에틸렌 수지), 두께 50㎛, 또는 저유전 PI：저유전율 폴리이미드 수지, 두께 50㎛, 저유전 PI와 샘플의 구리박을 저유전율 접착제로 첩합했다. 또는, COP：시클로 올레핀 폴리머, 두께 50㎛, COP와 샘플의 구리박을 저유전율 접착제로 첩합했다.)에 첩합시킨 후, 샘플의 두께가 18㎛ 미만인 경우에는 샘플에 대해서 구리 도금을 실시하고, 혹은 샘플의 두께가 18㎛보다 큰 경우에는 소프트 에칭 함으로써, 샘플의 구리 두께(샘플에 대해서 구리 도금을 한 경우에는, 샘플의 두께와 구리 도금의 두께를 더한 합계의 구리 두께)를 18㎛로 했다. 그 후, 상술한 수지 기판에 첩합한 샘플에 대해서 에칭으로 특성 임피던스가 50Ω가 되도록 마이크로 스트립 선로를 형성했다. 그리고, 아지렌트사제의 네트워크 분석기 N5247A를 이용하여 투과 전력을 측정하고, 주파수 60GHz에서의 전송 손실을 요구했다. 또한, 상술한 측정에 이용한 수지 기판의 유전율은 2.9(수지 기판이 LCP, PTFE인 경우) 또는 3.2(수지 기판이 저유전 PI인 경우) 또는 2.4(수지 기판이 COP인 경우)였다. 또한, 수지 기판의 유전 탄젠트는 0.002(수지 기판이 LCP, PTFE, 저유전 PI인 경우) 또는 0.001(수지 기판이 COP인 경우)이었다. 수지 기판의 유전율 및 유전 탄젠트는 이하와 같이 측정했다. 각 샘플에 대해서, 조화 처리층측 표면으로부터 상술한 수지 기판에 첩합하여 동장적층판으로 한 후에, 일반사단법인 일본 전자회로 공업회의 「프린트 배선판용 동장적층판 시험방법 비유전률 및 유전 탄젠트」JPCA－TM001－2007에 준거해서 트리 플레이트 공진기법에 의해, 신호 주파수가 1GHz인 경우에서의 수지 기판의 유전율과 유전 탄젠트를 측정했다.

(Co, Ni의 부착량 측정)

Co, Ni의 부착량은 각 실시예 및 비교예의 구리박 샘플 또는 캐리어 부착 구리박의 극박 구리층의 샘플을 농도 20질량%의 질산 수용액으로 용해하여 ICP 발광 분석에 의해 측정을 실시했다. 구리박의 양면에 조화 처리층을 마련한 실시예, 비교예에서는, 한쪽 면에 내산 테이프 등의 마스킹을 하고, 한쪽 면의 조화 처리층을 용해하여 Co, Ni의 부착량을 측정했다. 그 후, 상술한 마스킹으로 다른 한쪽 면에 대해서 Co, Ni의 부착량을 측정하든지, 혹은 다른 샘플을 이용하여 다른 한쪽 면의 Co, Ni 원소의 부착량을 측정했다. 캐리어 부착 구리박의 실시예, 비교예에서는, 캐리어 부착 구리박으로부터 캐리어를 박리한 후에, 노출한 극박 구리층의 표면을 내산 테이프 등을 이용하여 마스킹 하고, 극박 구리층의 캐리어와는 반대측 면의 조화 처리층을 용해하여 Co, Ni 부착량을 측정했다. 또한, 표 2에 기재한 값은 한쪽 면의 값으로 했다. 양면에 조화 처리층을 마련한 구리박에 대해서는, 양면 모두 Co, Ni의 부착량은 같은 값이 되었다. 또한, Co, Ni 및 그 외의 원소가 농도 20질량%의 질산 수용액에 용해하지 않는 경우에는, Co, Ni 및 그 외의 원소를 용해시키는 것이 가능한 액을 이용하여 용해한 후에 상술한 ICP 발행 분석에 의해 측정을 실시해도 좋다. 또한, Co, Ni 및 그 외의 원소를 용해시키는 것이 가능한 액에는 공지의 액이나, 공지의 산성액이나, 공지의 알칼리성액을 이용해도 좋다.

또한, 구리박이나 캐리어 부착 구리박이 조화 처리층 이외의 표면 처리층을 가지는 경우에는, 조화 처리층에서의 Co 및 Ni의 합계 함유량은 조화 처리층에서의 Co 및 Ni 및 조화 처리층 이외의 표면 처리층에서의 Co 및 Ni의 합계 함유량을 의미한다. 또한, 상술한 경우에는, 조화 처리층에서의 Co의 함유량은, 조화 처리층에서의 Co 및 조화 처리층 이외의 표면 처리층에서의 Co의 합계 함유량을 의미한다. 또한, 상술한 경우에는, 조화 처리층에서의 Ni의 함유량은 조화 처리층에서의 Ni 및 조화 처리층 이외의 표면 처리층에서의 Ni의 합계 함유량을 의미한다. 조화 처리층 이외의 표면 처리층으로서는, 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층 등을 들 수 있다.

이상의 시험 조건 및 평가 결과를 표 1~3에 나타낸다.

[표 1]

[표 2]

[표 3]

(평가 결과)

실시예 1~41은 모두 1차 입자층측 표면의 표면 조도(Ra)가 0.12㎛ 이하이고, 1차 입자의 평균 입경이 0.10~0.25㎛이기 때문에, 전송 손실을 양호하게 억제하고 수지와의 밀착성도 양호했다.

비교예 1~3, 5, 6은 1차 입자층측 표면의 표면 조도(Ra)가 0.12㎛를 넘었기 때문에, 전송 손실이 불량이었다.

비교예 4는, 1차 입자의 평균 입경이 0.10㎛ 미만이었기 때문에, 수지와의 밀착성이 불량이었다.

Claims

조화 처리층을 가지는 구리박으로서,
상기 조화 처리층이 1차 입자층을 가지고,
상기 1차 입자층측 표면의 표면 조도(Ra)가 0.12㎛ 이하이며,
상기 1차 입자층의 1차 입자의 평균 입경이 0.10~0.25㎛인 구리박.
제1항에 있어서,
상기 조화 처리층이, 상기 1차 입자층 상에 2차 입자층을 가지고,
상기 2차 입자층의 2차 입자의 평균 입경이 0.35㎛ 이하인 구리박.
제1항에 있어서,
상기 1차 입자층의 1차 입자의 평균 입경이 0.25㎛ 미만인 구리박.
제1항에 있어서,
상기 1차 입자층의 1차 입자의 평균 입경이 0.244㎛ 이하인 구리박.
제1항에 있어서,
유전율이 2.4, 유전 탄젠트가 0.001, 및 두께가 50㎛인 수지를 상기 구리박의 상기 조화 처리층측 표면에 첩합시킨 후, 상기 구리박을 18㎛ 두께로 하고, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하며, 주파수 60GHz에서의 전송 손실을 측정했을 때, 상기 전송 손실이 8.4dB/10㎝ 이하가 되는 구리박.
제1항에 있어서,
유전율이 2.9, 유전 탄젠트가 0.002, 및 두께가 50㎛인 수지를 상기 구리박의 상기 조화 처리층측 표면에 첩합시킨 후, 상기 구리박을 18㎛ 두께로 하고, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하며, 주파수 60GHz에서의 전송 손실을 측정했을 때, 상기 전송 손실이 8.4dB/10㎝ 이하가 되는 구리박.
제1항에 있어서,
유전율이 3.2, 유전 탄젠트가 0.002, 및 두께가 50㎛인 수지를 상기 구리박의 상기 조화 처리층측 표면에 첩합시킨 후, 상기 구리박을 18㎛ 두께로 하고, 에칭으로 특성 임피던스가 50Ω가 되도록 회로를 형성하며, 주파수 60GHz에서의 전송 손실을 측정했을 때, 상기 전송 손실이 8.4dB/10㎝ 이하가 되는 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 조화 처리층에서의 Co 및 Ni의 합계 함유량이 2000㎍/d㎡ 이하인 구리박.
제8항에 있어서,
상기 조화 처리층에서의 Co의 함유량이 1000㎍/d㎡ 이하인 구리박.
제9항에 있어서,
상기 1차 입자층측 표면의 표면 조도(Rz)가 1.6㎛ 이하인 구리박.
제8항에 있어서,
상기 조화 처리층에서의 Ni의 함유량이 1000㎍/d㎡ 이하인 구리박.
제11항에 있어서,
상기 1차 입자층측 표면의 표면 조도(Rz)가 1.6㎛ 이하인 구리박.
제8항에 있어서,
상기 1차 입자층측 표면의 표면 조도(Rz)가 1.6㎛ 이하인 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 조화 처리층에서의 Co의 함유량이 1000㎍/d㎡ 이하인 구리박.
제14항에 있어서,
상기 1차 입자층측 표면의 표면 조도(Rz)가 1.6㎛ 이하인 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 조화 처리층에서의 Ni의 함유량이 1000㎍/d㎡ 이하인 구리박.
제16항에 있어서,
상기 1차 입자층측 표면의 표면 조도(Rz)가 1.6㎛ 이하인 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 1차 입자층측 표면의 표면 조도(Rz)가 1.6㎛ 이하인 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군으로부터 선택된 1종 이상의 층을 가지는 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 구리박의 상기 조화 처리층측 표면에 수지층을 갖춘 구리박.
제20항에 있어서,
상기 수지층이 접착용 수지 및/또는 반경화 상태의 수지인 구리박.
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 구리박은 고주파 회로용 구리박인, 구리박.
캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 갖는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인, 캐리어 부착 구리박.
제23항에 있어서,
상기 캐리어 부착 구리박은 고주파 회로용 캐리어 부착 구리박인, 캐리어 부착 구리박.
캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제20항에 기재된 구리박인, 캐리어 부착 구리박.
제1항 내지 제7항 중 어느 한 항에 기재된 구리박, 또는, 캐리어의 한쪽 면, 또는 양쪽면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인, 캐리어 부착 구리박을 가지는 적층체.
제23항에 기재된 캐리어 부착 구리박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 구리박의 단면의 일부 또는 전부가 상기 수지에 의해 덮인 적층체.
하나의 제23항에 기재된 캐리어 부착 구리박이 상기 캐리어측 또는 상기 극박 구리층 측으로부터, 다른 하나의 제23항에 기재된 캐리어 부착 구리박의 상기 캐리어측 또는 상기 극박 구리층 측에 적층된 적층체.
제1항 내지 제7항 중 어느 한 항에 기재된 구리박, 또는 캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인 캐리어 부착 구리박을 이용하여 프린트 배선판을 제조하는, 프린트 배선판의 제조 방법.
제1항 내지 제7항 중 어느 한 항에 기재된 구리박, 또는, 캐리어의 한쪽 면, 또는 양쪽면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인 캐리어 부착 구리박과 절연 기판을 준비하는 공정,
상기 구리박과 상기 절연 기판을 적층하는 공정을 거쳐 동장적층판을 형성하는 공정, 또는 상기 캐리어 부착 구리박과 상기 절연 기판을 적층한 후에, 상기 캐리어 부착 구리박의 캐리어를 벗기는 공정을 거쳐서 동장적층판을 형성하는 공정, 및,
그 후, 세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 따라서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
제1항 내지 제7항 중 어느 한 항에 기재된 구리박의 상기 조화 처리층측 표면에 회로를 형성하는 공정, 또는, 캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인 캐리어 부착 구리박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰 하도록 상기 구리박의 상기 조화 처리층측 표면, 또는 상기 캐리어 부착 구리박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 구리박을 제거함으로써, 또는, 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법.
제23항에 기재된 캐리어 부착 구리박과 수지 기판을 적층하는 공정,
상기 캐리어 부착 구리박의 수지 기판과 적층한 측과는 반대측 표면에, 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및,
상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 구리박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법.
이하의 (1)~(3) 중 어느 하나에 기재된 적층체의 어느 한쪽 또는 양쪽 면에 수지층과 회로의 2층을 적어도 1회 마련하는 공정, 및,
상기 수지층 및 회로의 2층을 형성한 후에, 상기 적층체를 구성하고 있는 캐리어 부착 구리박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법.
(1) 캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인, 캐리어 부착 구리박을 가지는 적층체,
(2) 캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박으로서, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인 캐리어 부착 구리박과 수지를 포함하는 적층체이고, 상기 캐리어 부착 구리박의 단면의 일부 또는 전부가 상기 수지에 의해 덮인 적층체,
(3) 제1 캐리어 부착 구리박이 상기 캐리어측 또는 상기 극박 구리층측으로부터, 제2 캐리어 부착 구리박의 상기 캐리어측 또는 상기 극박 구리층 측에 적층된 적층체로서, 상기 제1 캐리어 부착 구리박과 상기 제2 캐리어 부착 구리박은 모두 캐리어의 한쪽 면, 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 구리박이며, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 구리박인, 캐리어 부착 구리박.
제29항에 기재된 방법으로 제조된 프린트 배선판을 이용하여 전자기기를 제조하는, 전자기기의 제조 방법.