KR20170103696A - 유니버설 프로세스 키트 - Google Patents

유니버설 프로세스 키트 Download PDF

Info

Publication number
KR20170103696A
KR20170103696A KR1020170027681A KR20170027681A KR20170103696A KR 20170103696 A KR20170103696 A KR 20170103696A KR 1020170027681 A KR1020170027681 A KR 1020170027681A KR 20170027681 A KR20170027681 A KR 20170027681A KR 20170103696 A KR20170103696 A KR 20170103696A
Authority
KR
South Korea
Prior art keywords
ring
inner ring
thermal contact
contact pad
process kit
Prior art date
Application number
KR1020170027681A
Other languages
English (en)
Other versions
KR102415847B1 (ko
Inventor
올리비아 주버트
제이슨 에이. 케니
서닐 스리니바산
제임스 로저스
라진더 딘사
베다푸람 에스. 아추타라만
올리비어 뤼러
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170103696A publication Critical patent/KR20170103696A/ko
Application granted granted Critical
Publication of KR102415847B1 publication Critical patent/KR102415847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

본원에서 설명되는 구현들은 일반적으로, 통상적인 프로세스 키트들과 비교하여, 단일 에지 링에 대해 프로세싱 윈도우를 넓히고, 에지 효과들을 감소시키는, 반도체 프로세스 챔버에서 사용하는데 적합한 프로세스 키트에 관한 것이다. 프로세스 키트는 일반적으로, 플라즈마 챔버에서 반도체 기판 근처에 그리고 그러한 반도체 기판의 둘레를 둘러싸도록 배치된 에지 링을 포함한다. 기판과 에지 링 사이의 갭의 치수는 약 1000 μm 미만이고, 기판과 에지 링 사이의 높이 차이는 약 (+/-) 300 μm 미만이다. 링의 저항률은 약 50 옴-cm 미만이다.

Description

유니버설 프로세스 키트{UNIVERSAL PROCESS KIT}
[0001] 본 개시내용의 구현들은 일반적으로, 반도체 프로세싱에 관한 것이고, 더 구체적으로, 반도체 프로세스 챔버에서 사용하기 위한 프로세스 키트에 관한 것이다.
[0002] 플라즈마 보조 에칭 또는 화학 기상 증착과 같은 다양한 반도체 제작 프로세스들이 플라즈마 프로세스 챔버들에서 수행된다. 기판 지지부는 반도체 프로세스 챔버 내에서의 프로세싱 위치에서 기판을 지지한다. 하나 또는 그 초과의 프로세싱 가스들을 포함하는 플라즈마 구역이, 기판 지지부 상에 배치된 기판에 대해 반도체 제작 프로세스를 수행하기 위해, 반도체 프로세스 챔버 내에서 유지된다.
[0003] 플라즈마 시스(plasma sheath)는 재료 경계로 플라즈마를 분리시키는 공간 전하에 의해 형성된 강한 전기장들의 얇은 구역이다. 플라즈마 에칭 동안에, 플라즈마 시스는 에칭되고 있는 기판, 반도체 프로세스 챔버의 벽들, 및 프로세스 키트를 포함하는, 플라즈마 구역과 접촉하는 반도체 프로세스 챔버의 모든 다른 부분들과 플라즈마 사이에 형성된다.
[0004] 플라즈마 시스의 두께(d)는 식 1에 의해 표현되고, 식 1은 아래에 나타낸다.
Figure pat00001
(식 1)
[0005] 식 1에서, "i"는 이온 전류 밀도이고, "ε"은 진공의 유전율이고, "e"는 기본 전하량이고, "m"은 이온 질량이고, "VP"는 플라즈마 전위이다. 보이는 바와 같이, 플라즈마 시스의 두께는 플라즈마 파라미터들, 즉, 각각 이온 전류 "i" 및 "VDC"에 영향을 미치는 소스 및 바이어스 전력들을 조정함으로써 증가 또는 감소될 수 있다. 플라즈마 구역에서 생성되는 이온들은 플라즈마 시스에 대해 수직인 궤도로 플라즈마 시스에서 가속된다. 플라즈마 시스가 일반적으로, 기판의 평탄한 표면에 대해 평행하기 때문에, 플라즈마 시스를 통과하는 이온들은 일반적으로, 수직 방향으로 기판에 충돌한다. 반대로, 예컨대, 기판의 에지에서의 프로세스 키트의 존재에 의해 야기되는, 플라즈마 시스의 형상의 요동(perturbation)들은 국부적으로 이온 플럭스를 변형시키고, 그에 따라, 플라즈마 시스를 통과하는 이온들이 비-수직 방향으로 기판에 충돌하게 함으로써, 에칭 불-균일성들을 생성한다.
[0006] 따라서, 개선된 프로세스 키트에 대한 필요성이 본 기술분야에 존재한다.
[0007] 반도체 프로세스 챔버에서 사용하는데 적합한 프로세스 키트가 개시된다. 일 실시예에서, 프로세스 키트는 에지 링을 포함한다. 에지 링은 내측 링 및 외측 링을 포함한다. 내측 링은 제 2 표면의 반대편에 제 1 표면을 갖는 비-금속성 전도성 바디를 포함한다. 비-금속성 전도성 바디는 약 50 옴-cm 미만의 저항률을 갖는다. 내측 링은 내측 링의 내측 직경을 따라 배치된 노치(notch)를 더 포함한다. 노치는 약 1200 μm 미만만큼 상승되는 수직 컴포넌트 및 약 1300 μm 내지 약 2500 μm만큼 연장되는 수평 컴포넌트를 갖는다. 외측 링은 내측 링에 커플링되고, 내측 링의 둘레를 에워싼다. 외측 링은 제 4 표면의 반대편에 제 3 표면을 갖는 석영 바디를 포함한다.
[0008] 다른 실시예에서, 기판에 대해 반도체 프로세스를 수행하기 위한 플라즈마 챔버가 개시된다. 플라즈마 챔버는 기판 지지 어셈블리(assembly) 및 프로세스 키트를 포함한다. 프로세스 키트는 기판 지지 어셈블리 근처에서 사용하는데 적합하고, 기판 지지 어셈블리의 플랜지(flange)에 커플링된다. 프로세스 키트는 에지 링 및 전도성 부재를 포함한다. 에지 링은 에지 링의 내측 직경을 따라 배치된 노치를 포함한다. 노치는 약 1200 μm 미만만큼 상승되는 수직 컴포넌트 및 약 1300 μm 내지 약 2500 μm만큼 연장되는 수평 컴포넌트를 갖는다. 게다가, 전도성 부재는 에지 링에 커플링된다.
[0009] 또 다른 실시예에서, 프로세스 챔버에서 사용하는데 적합한 프로세스 키트는 에지 링, 적어도 하나의 열 접촉 패드, 및 전도성 부재를 포함한다. 에지 링은 프로세스 챔버에 배치된 기판 지지 어셈블리의 둘레를 에워싼다. 에지 링은 내측 링 및 외측 링을 포함한다. 내측 링은 기판 지지 어셈블리 근처에 배치되고, 비-금속성 전도성 재료를 포함한다. 내측 링은 내측 링의 내측 직경을 따라 배치된 노치를 더 포함하고, 여기에서, 노치는 약 1200 μm 미만만큼 상승되는 수직 컴포넌트 및 약 1300 μm 내지 약 2500 μm만큼 연장되는 수평 컴포넌트를 갖는다. 외측 링은 내측 링에 커플링되고, 내측 링의 둘레를 에워싼다. 외측 링은 석영 재료를 포함한다. 적어도 하나의 열 접촉 패드는 내측 링에 커플링되고, 내측 링에 형성된 슬롯 내에 배치된다. 게다가, 전도성 부재는 외측 링에 커플링된다.
[0010] 본 개시내용의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된, 본 개시내용의 보다 구체적인 설명이 구현들을 참조로 하여 이루어질 수 있는데, 이러한 구현들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 구현들을 도시하는 것이므로, 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 개시내용이 다른 균등하게 유효한 구현들을 허용할 수 있기 때문이다.
[0011] 도 1은 본원에서 설명되는 구현들에 따른 플라즈마 프로세싱 챔버의 개략적인 단면도를 예시한다.
[0012] 도 2a 및 도 2b는, 각각, 도 1의 프로세스 키트의 개략적인 단면도 및 확대된 개략적인 단면도를 예시한다.
[0013] 도 3은 도 1의 프로세스 키트의 개략적인 평면도를 예시한다.
[0014] 도 4a 및 도 4b는 바이어스 전력에 관하여 높은 소스 전력으로 수행된 질화물 에칭 레이트, 및 바이어스 전력에 관하여 낮은 소스 전력으로 수행된 질화물 에칭 레이트의 개략적인 그래프들을 예시한다.
[0015] 이해를 용이하게 하기 위해, 도면들에 대해 공통인 동일한 엘리먼트들을 지정하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들이 추가적인 설명 없이 다른 구현들에 유익하게 포함될 수 있다는 것이 고려된다.
[0016] 본원에서 설명되는 구현들은 일반적으로, 통상적인 프로세스 키트들과 비교하여, 단일 에지 링으로, 에지 효과들을 감소시키는, 반도체 프로세스 챔버에서 사용하는데 적합한 프로세스 키트에 관한 것이다. 프로세스 키트는 일반적으로, 플라즈마 챔버에서 반도체 기판 근처에 그리고 그러한 반도체 기판의 둘레를 둘러싸도록 배치된 에지 링을 포함한다. 기판과 에지 링 사이의 갭의 치수는 약 1000 μm 미만이고, 기판과 에지 링 사이의 높이 차이는 약 (+/-) 300 μm 미만이다. 링의 저항률은 약 50 옴-cm 미만이다.
[0017] 본원에서 설명되는 바와 같은 "기판" 또는 "기판 표면"은 일반적으로, 프로세싱이 수행되는 임의의 기판 표면을 지칭한다. 예컨대, 기판 표면은, 애플리케이션에 따라, 규소, 규소 산화물, 도핑된 규소, 규소 게르마늄, 게르마늄, 갈륨 비소, 유리, 사파이어, 및 임의의 다른 재료들, 예컨대 금속들, 금속 질화물들, 금속 합금들, 및 다른 전도성 또는 반-전도성 재료들을 포함할 수 있다. 기판 또는 기판 표면은 또한, 유전체 재료들, 예컨대 규소 이산화물, 규소 질화물, 유기실리케이트(organosilicate)들, 및 탄소 도핑 규소 산화물 또는 질화물 재료들을 포함할 수 있다. "기판"이라는 용어는 "웨이퍼"라는 용어를 더 포함할 수 있다. 기판 그 자체는 임의의 특정한 사이즈 또는 형상으로 제한되지 않는다. 본원에서 설명되는 구현들이 둥근 기판에 관하여 일반적으로 이루어지지만, 다른 형상들, 예컨대 다각형, 정사각형, 직사각형, 휘어진, 또는 그렇지 않으면, 비-원형 워크피스들이 본원에서 설명되는 구현들에 따라 활용될 수 있다.
프로세스 챔버의 일반적인 설명
[0018] 도 1은 본 구현이 사용될 수 있는 반도체 프로세스 챔버(100)의 일 실시예의 개략적인 단면도를 예시한다. 예시된 반도체 프로세스 챔버(100)는 에칭 또는 화학 기상 증착(CVD)에 대해 적합한 자기 강화 플라즈마 챔버이다.
[0019] 프로세스 챔버(100)는 원통형 측벽(102), 원형 바닥 벽(104), 및 원형 상단 벽(106)을 포함한다. 애노드 전극(108)이 상단 벽(106)의 바닥에 탑재되고, 전기적으로 접지될 수 있다. 애노드 전극(108)은 프로세스 가스들이 반도체 프로세스 챔버(100)에 진입하는 가스 유입구로서 기능하도록 천공될 수 있다. 반도체 프로세스 챔버(100)의 벽들(102, 104, 106) 각각은 금속이지만, 벽들(102, 104, 106) 중 일부 또는 전부는 반도체 또는 유전체 재료들을 포함할 수 있다. 유전체가 아닌 임의의 벽들(102, 104, 106)은 전기적으로 접지될 수 있고, 애노드 전극(108)의 부분으로서 기능할 수 있다.
[0020] 기판 지지 어셈블리(120)가 프로세스 챔버(100)에 배치된다. 기판 지지 어셈블리(120)는 애노드 전극(108)을 향하는 실질적으로 평탄한 전방 표면(140)을 갖는다. 기판 지지 어셈블리(120)의 전방 표면(140)은 프로세싱 동안에 기판(110)을 지지한다. 기판 지지 어셈블리(120)는 반도체 프로세스 챔버(100)의 바닥 벽(104)에 의해 지지될 수 있다. 기판 지지 어셈블리(120)는 아래에서 설명되는 바와 같이 캐소드 전극으로서 기능하는 금속 기판 지지 바디(122)를 갖지만, 기판 지지 어셈블리(120) 내에 배치된 다른 전극이 캐소드 전극으로서 동작하도록 구성되는 경우에, 기판 지지 바디(122)는 금속일 필요가 없다.
[0021] 기판(110)은 기계적 클램프, 진공, 중력에 의해, 또는 정전력을 통해, 기판 지지 어셈블리(120) 상에서 적소에 홀딩될 수 있다. 일 실시예에서, 기판 지지 어셈블리(120)는 프로세싱 동안에 기판 지지 어셈블리(120)의 전방 표면(140)에 대하여 기판(110)을 고정적으로 홀딩하도록 에너자이징될 수 있는 정전 척(126)을 포함한다.
[0022] 정전 척(126)은 유전체 재료(142)에 의해 둘러싸인 적어도 하나의 척 전극(124)을 포함한다. 정전 척(126)의 유전체 재료(142)는 기판(110) 및 금속 기판 지지 바디(122)로부터 척 전극(124)을 전기적으로 절연시키고, 그에 따라, 척 전극(124)의 에너자이제이션(energization) 시에 기판(110)에 대한 정전기 인력이 생성될 수 있게 한다. 정전 척(126)을 동작시키기 위한 전력은 전력 공급부(128)에 의해 공급된다.
[0023] 기판(110)을 지지하는 정전 척(126)의 부분(144)의 직경은 기판(110)의 직경보다 더 작을 수 있다(즉, 기판(110)은 기판(110)을 지지하는 정전 척(126)의 부분(144)의 둘레를 넘어 약간 돌출된다).
[0024] 기판 지지 어셈블리(120)는 정전 척(126) 아래에 배치된 기판 지지 바디(122)를 더 포함한다. 기판 지지 바디(122)는 형상이 원통형일 수 있고, 양극산화된 알루미늄과 같은 금속 재료로 구성될 수 있다. 기판 지지 바디(122)는 기판 지지 바디(122)에 정전 척(126)을 체결(fastening)시키는 것을 용이하게 하기 위해 플랜지(146)를 제공하도록 정전 척(126)보다 더 큰 반경을 갖는다.
[0025] 진공 펌프(미도시)가 프로세스 챔버로부터 배기 매니폴드(130)를 통해 가스들을 배기하고, 예컨대 약 10 밀리토르 내지 20 토르의 범위에서의, 플라즈마의 생성을 용이하게 하기에 충분히 낮은 레벨로, 챔버에서의 총 가스 압력을 유지하고, 범위의 하한 및 상한에서의 압력들이 각각 에칭 및 CVD 프로세스들에 대해 더 적합하다.
[0026] 기판(110)의 프로세싱 동안에, 기판(110)과 애노드 전극(108) 사이에 정의된, 프로세스 챔버(100)의 구역(148)에서 플라즈마가 유지된다. 플라즈마는 플라즈마 상태로 프로세스 가스 혼합물을 여기시킴으로써 생성된다. 플라즈마는 프로세스 챔버 내에서 생성될 수 있거나(인 시튜 플라즈마), 또는 다른 챔버에서 생성될 수 있고(원격 플라즈마 소스), 프로세스 챔버 내로 펌핑될 수 있다.
[0027] 무선 주파수(RF) 전력 공급부(132)가 하나 또는 그 초과의 직렬 커플링 캐패시터들(134)을 통해 다음의 챔버 컴포넌트들: 기판 지지 바디(122), 척 전극(124), 또는 정전 척(126)에 임베딩된 (와이어 메시와 같은) 부가적인 전극 중 하나 또는 그 초과에 연결된다. RF 전력 공급부에 연결된 이러한 컴포넌트들 중 어떤 것이라도 집합적으로, 프로세스 챔버의 캐소드 전극을 구성한다. 일 구현에서, 기판 지지 바디(122)가 캐소드 전극으로서 기능하도록 RF 전력 공급부(132)에 연결된다.
[0028] RF 전력 공급부(132)는 접지된 애노드 전극(108)과 캐소드 전극 사이에 RF 전압을 제공하고, 이는 플라즈마를 유지하기 위해 요구되는 여기 전력을 공급하는 것을 돕는다. 캐소드에 인가되는 RF 전압은 또한, 애노드 전극 및 플라즈마 양자 모두에 관하여 캐소드 전극 상에 시간-평균 음의 DC 바이어스 전압을 생성하고, 이는 기판(110)의 프로세싱을 용이하게 하기 위해, 이온화된 프로세스 가스 성분들을 캐소드 전극을 향하여 가속시킨다.
[0029] 예시적인 구현에서, 기판 지지 어셈블리(120)에 의해 지지되는 기판(110)은 200 mm, 300 mm, 또는 450 mm 규소 웨이퍼일 수 있다. 표준 200 mm 기판은 일반적으로, 대략 725 μm의 두께를 갖는다. 표준 300 mm 기판은 일반적으로, 대략 775 μm의 두께를 갖는다. 표준 450 mm 기판은 일반적으로, 대략 925μm의 두께를 갖는다.
유니버설 프로세스 키트
[0030] 도 2a는 도 1의 반도체 프로세스 챔버(100)에서 사용하는데 적합한 프로세스 키트(200)의 개략적인 단면도를 예시한다. 도 3은 도 1의 프로세스 키트(200)의 개략적인 평면도를 예시한다. 도 2a 및 도 3 양자 모두를 참조하면, 프로세스 키트(200)는 프로세싱 동안에 챔버 컴포넌트들을 보호하기 위해, 그리고 플라즈마 프로세싱을 개선하기 위해, 반도체 프로세스 챔버(100)에 배치된다. 몇몇 실시예들에서, 프로세스 키트(200)는 기판 지지 어셈블리(120)에 커플링될 수 있고, 그리고/또는 기판 지지 어셈블리(120)에 의해 지지될 수 있거나, 또는 기판 지지 어셈블리(120) 근처에서 사용될 수 있다. 프로세스 키트(200)는 추가로, 기판(110)의 둘레 주위에서 연장되고, 그리고/또는 기판(110) 근처에 배치된다.
[0031] 프로세스 키트(200)는 에지 링(202)을 포함한다. 에지 링(202)은 내측 링(204) 및 외측 링(206)을 포함한다. 그러나, 몇몇 실시예들에서, 내측 링(204)과 외측 링(206)이 단일 링을 형성할 수 있다는 것이 고려된다. 에지 링(202)은 기판 지지 어셈블리(120)의 둘레(150)를 에워싼다. 에지 링(202)은 내측 링(204) 및/또는 에지 링(202)의 내측 직경(212)을 따라 배치된 노치(210)를 포함한다.
[0032] 내측 링(204)은 기판 지지 어셈블리(120) 근처에 배치된다. 내측 링(204)은 제 1 표면(214) 및 제 2 표면(216)을 포함하고, 여기에서, 제 2 표면(216)은 제 1 표면(214)의 반대편에 있다. 내측 링(204)은 약 100 옴-cm 미만, 예컨대, 약 50 옴-cm 미만의 저항률을 갖는 비-금속성 및/또는 전도성 재료로 제작된다. 내측 링(204)은 규소 탄화물 재료, 규소 재료, 비-금속성 재료, 및/또는 이들의 혼합물들 및 조합들로 제작될 수 있다.
[0033] 내측 링(204)은 노치(210)를 더 포함한다. 몇몇 실시예들에서, 노치(210)는 내측 링(204)의 내측 직경(212)에 형성된다. 노치(210)는 도 2a에서 참조 화살표 "V"에 의해 표현된 바와 같은 수직 컴포넌트를 포함한다. 수직 컴포넌트(V)는 약 1500 μm 미만, 예컨대, 약 1200 μm 미만의 상승부(rise)를 가질 수 있다. 노치(210)는 도 2a에서 참조 화살표 "H"에 의해 표현된 바와 같은 수평 컴포넌트를 더 포함한다. 수평 컴포넌트(H)는 약 1000 μm 내지 약 3000 μm, 예컨대, 약 1300 μm 내지 약 2500 μm, 예컨대 약 1800 μm만큼 연장되는 연장부(run)를 가질 수 있다. 노치(210)는 프로세싱 동안에 기판(110)의 이동을 방지할 수 있고, 그리고/또는 기판(110)을 지지할 수 있다.
[0034] 도 2b는 도 2a에서 예시된 에지 링(202)의 노치(210)의 확대된 단면도이다. 기판(110)의 에지에서 플라즈마 시스를 요동시키지 않기 위해, 프로세스 키트(200)의 치수들은 엄밀한 허용오차(close tolerance)들 내에서 정밀하게 형성된다. 따라서, 에지 링(202)의 내측 링(204)과 기판(110) 사이의 갭(E)의 치수는 약 1000 μm 미만, 예컨대 약 850 μm 미만, 예를 들어 약 800 μm 미만이다. 게다가, 에지 링(202)의 내측 링(204)의 높이(F)는 기판(110)의 상단 표면(240)과 내측 링(204)의 제 1 표면(214)이 대략 동일한 평면에 있게 하도록 선택된다. 몇몇 실시예들에서, 대략 동일한 평면에 있는 것은, 기판(110)의 상단 표면(240)에 의해 형성된 평면과 내측 링(204)의 제 1 표면(214)에 의해 형성된 평면 사이의 수직 거리가 서로로부터 약 (+/-) 400 μm 내에 있는 것, 예컨대 서로로부터 약 (+/-) 300 μm 내에 있는 것, 예를 들어 서로로부터 (+/-) 200 μm 내에 있는 것을 포함한다.
[0035] 도 2a 및 도 3으로 돌아가면, 외측 링(206)은 내측 링(204)에 커플링되고, 내측 링(204)의 둘레(218)를 에워쌀 수 있다. 몇몇 실시예들에서, 외측 링(206)은 외측 링의 내측 둘레(222)를 따라 형성된 지지 레지(220)를 통해 내측 링(204)을 지지할 수 있다. 게다가, 외측 링(206)은 제 3 표면(224) 및 제 4 표면(226)을 포함한다. 제 3 표면(224)은 제 4 표면(226)의 반대편에 있을 수 있다. 외측 링(206)은 석영 재료를 포함할 수 있다.
[0036] 프로세스 키트(200)는 적어도 하나의 열 접촉 패드(208)를 더 포함할 수 있다. 몇몇 실시예들에서, 열 접촉 패드(208)는 선택적일 수 있다. 하나의 열 접촉 패드(208)의 부분만이 도 2a에서 도시되지만, 도 2b에서 도시된 바와 같이, 다수의 열 접촉 패드들(208)이 활용될 수 있다는 것이 고려된다. 열 접촉 패드(208)는 실리콘(silicone)(폴리머) 재료로 제작될 수 있다. 게다가, 열 접촉 패드(208) 및 에지 링(202)은 각각, 유사한 열 전도율을 공유할 수 있다. 열 접촉 패드(208)의 이익들은 에지 링(202)과 정전 척(126) 사이의 우수한 열 접촉의 촉진을 포함한다.
[0037] 열 접촉 패드(208)는 내측 링(204)에 커플링될 수 있다. 각각의 열 접촉 패드(208)는 내측 링(204)의 제 2 표면(216)과 접촉하고, 몇몇 실시예들에서, 도 3에서 도시된 바와 같이, 각각의 열 접촉 패드(208)는 불-연속적인(즉, 세그먼팅된(segmented)) 링 형상을 가질 수 있다. 따라서, 열 접촉 패드(208)는 에지 링(202)의 링 형상과 유사한 링 형상을 포함할 수 있지만, 열 접촉부가 에지 링(202)을 완전히 일주하여 연장되지 않을 수 있다. 그러나, 몇몇 실시예들에서, 연속적인 링이고 연속적인 링 형상을 갖는 하나의 열 접촉 패드(208)가 에지 링(202)을 완전히 일주하여 연장될 수 있다는 것이 고려된다. 그러나, 다른 실시예들에서, 열 접촉 패드(208)는 임의의 적합한 형상으로 이루어질 수 있다.
[0038] 게다가, 도 3에서 도시된 바와 같이, 복수의 열 접촉 패드들(208)이 내측 링(204)과 접촉할 수 있다. 도 3에서 4개의 열 접촉 패드들(208)이 도시된 바와 같이, 임의의 수의 열 접촉 패드들(208)이 활용될 수 있다는 것이 고려된다. 각각의 열 접촉 패드(208)는 에지 링(202)과 정전 척(126) 사이의 우수한 열 접촉을 촉진할 수 있다.
[0039] 내측 링(204)의 제 2 표면(216)은 그러한 제 2 표면(216)에 적어도 부분적으로 형성된 적어도 하나의 슬롯(228)을 포함할 수 있다. 각각의 슬롯(228)은 열 접촉 패드들(208) 각각을 하우징(house)할 수 있다. 따라서, 열 접촉 패드들(208)의 수와 내측 링(204)의 제 2 표면(216)에 형성된 슬롯들(228)의 수는 동일할 수 있다. 각각의 열 접촉 패드(208)는 각각의 슬롯(228) 내에 완전히 하우징될 수 있지만, 몇몇 실시예들에서, 각각의 열 접촉 패드(208)는 내측 링(204)의 제 2 표면(216)을 넘어서 돌출되도록 각각의 슬롯(228) 밖으로 부분적으로 연장될 수 있다. 각각의 슬롯(228)은 각각의 열 접촉 패드(208)를 보호하고, 다른 컴포넌트들과 열 접촉 패드(208)의 간섭을 최소화한다.
[0040] 몇몇 실시예들에서, 프로세스 키트(200)는 전도성 부재(230)를 더 포함할 수 있다. 전도성 부재(230)는 외측 링(206)의 제 4 표면(226)에 커플링될 수 있다. 몇몇 실시예들에서, 외측 링(206)은 제 4 표면(226)에 형성된 채널(232)을 포함할 수 있다. 전도성 부재(230)는, 외측 링(206)이 전도성 부재(230)에 커플링되도록, 채널(232) 내에 적어도 부분적으로 배치될 수 있다.
[0041] 테스팅이 수행되었고, 결과들은, 도 4a 및 도 4b의 개략적인 그래프들에서 도시된 바와 같이, 본원에서 개시되는 프로세스 키트의 사용으로 인해, 이온 포커싱(ion focusing) 및 디포커싱(defocusing) 효과가 최소화되는 것을 표시하였다. 추가로 도시된 바와 같이, 링의 상단 표면에 관한 기판의 표면의 위치가 기판의 에지에서 플라즈마 시스의 요동을 최소화하는데 중요하다. 기판이 에지 링의 평면 위에 있도록 에지 링이 머시닝되는 경우에, 플라즈마 시스는 외측으로 휘어질 수 있다. 이온들은 플라즈마 시스에 대해 수직으로 이동하고, 따라서, 기판의 에지로부터 편향되고, 이는 에칭 레이트를 낮아 지게 한다. 다른 한편으로, 기판이 링의 평면 아래에 있도록 에지 링이 머시닝되는 경우에, 시스는 내측으로 휘어질 수 있고, 그에 따라, 웨이퍼의 에지 상에 이온들이 집중될 수 있고, 이는 에칭 레이트를 높아지게 한다. 본원에서 개시되는 프로세스 키트의 활용은 에지 링과 동일한 평면에 기판을 위치시키고, 그에 따라, 플라즈마 시스 휨이 최소화된다. 더욱이, 플라즈마 시스가 휘어질 수 있는 정도는 플라즈마 시스 두께 그리고 따라서 플라즈마 조건 ― 주로 소스 및 바이어스 전력(식 1 참조)에 따라 좌우된다. 도 4a 및 도 4b는, 본 개시내용의 프로세스 키트가 바이어스 전력(예컨대, 약 50 와트 내지 약 500 와트)에 관하여 높은 전력 소스(예컨대, 대략 1000 와트 초과)로, 또는 바이어스 전력(예컨대, 약 50 와트 내지 약 500 와트)에 관하여 낮은 소스 전력(예컨대, below 약 500 와트 미만)으로 테스트되었던 경우에, 프로세스 키트 기하형상이, 플라즈마 조건들과 무관하게, 에지 효과를 최소화하였던 것을 나타낸다.
[0042] 본 개시내용의 이익들은 기판의 에지에서 플라즈마 시스의 요동들을 감소시키는 프로세스 키트를 포함한다. 에지 링은 전도성 링 및 비-전도성 링을 포함할 수 있고, 이들 양자 모두는 기판과 함께 평탄하도록 머시닝될 수 있다. 따라서, 프로세스 키트는 불-균일한 플라즈마 시스들에 기인하는 플라즈마 에칭에서의 변동들을 감소시키고, 그에 따라, 프로세스 균일성을 개선하도록 기능한다.
[0043] 요약하면, 본원에서 설명되는 구현들은 일반적으로, 통상적인 프로세스 키트들과 비교하여, 단일 에지 링으로, 프로세싱 윈도우를 넓히고, 에지 효과들을 감소시키는, 반도체 프로세스 챔버에서 사용하는데 적합한 프로세스 키트에 관한 것이다. 프로세스 키트는 일반적으로, 플라즈마 챔버에서 반도체 기판 근처에 그리고 그러한 반도체 기판의 둘레를 둘러싸도록 배치된 에지 링을 포함한다. 기판과 에지 링 사이의 갭의 치수는 약 1000 μm 미만이고, 기판과 에지 링 사이의 높이 차이는 약 (+/-) 300 μm 미만이다. 링의 저항률은 약 50 옴-cm 미만이다.
[0044] 전술한 바가 본 개시내용의 구현들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 구현들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있고, 본 개시내용의 범위는 다음의 청구항들에 의해 결정된다.

Claims (14)

  1. 반도체 프로세스 챔버에서 사용하는데 적합한 프로세스 키트로서,
    에지 링을 포함하며,
    상기 에지 링은,
    내측 링; 및
    상기 내측 링에 커플링되고, 상기 내측 링의 둘레를 에워싸는 외측 링
    을 포함하고,
    상기 내측 링은,
    제 2 표면의 반대편에 제 1 표면을 갖는 비-금속성 전도성 바디(body)를 포함하고, 상기 내측 링의 상기 제 2 표면은 상기 제 2 표면에 적어도 부분적으로 천공된(bored) 적어도 하나의 슬롯을 포함하고, 상기 슬롯 내에 적어도 하나의 열 접촉 패드가 하우징되고(housed), 상기 적어도 하나의 열 접촉 패드는 실리콘(silicone) 재료를 포함하고, 상기 비-금속성 전도성 바디는 50 옴-cm 미만의 저항률을 갖고, 상기 내측 링은 상기 내측 링의 내측 직경을 따라 배치된 노치(notch)를 포함하고, 상기 노치는 1200 μm 미만만큼 상승되는 수직 컴포넌트 및 1300 μm 내지 2500 μm만큼 연장되는 수평 컴포넌트를 갖고,
    상기 외측 링은,
    제 4 표면의 반대편에 제 3 표면을 갖는 석영 바디를 포함하는,
    프로세스 키트.
  2. 제 1 항에 있어서,
    상기 내측 링의 상기 제 2 표면과 접촉하는 적어도 하나의 열 접촉 패드를 더 포함하는,
    프로세스 키트.
  3. 제 2 항에 있어서,
    상기 열 접촉 패드 및 상기 에지 링은 유사한 열 전도율을 공유하는,
    프로세스 키트.
  4. 제 2 항에 있어서,
    상기 적어도 하나의 열 접촉 패드는 불-연속적인 링 형상을 갖는,
    프로세스 키트.
  5. 제 1 항에 있어서,
    상기 외측 링의 상기 제 4 표면에 커플링된 전도성 부재를 더 포함하는,
    프로세스 키트.
  6. 제 5 항에 있어서,
    상기 외측 링은 상기 제 4 표면에 형성된 채널을 포함하고, 상기 전도성 부재는 상기 채널 내에 적어도 부분적으로 배치되는,
    프로세스 키트.
  7. 프로세스 챔버에서 사용하는데 적합한 프로세스 키트로서,
    상기 프로세스 챔버에 배치된 기판 지지 어셈블리(assembly)의 둘레를 에워싸는 에지 링 ― 상기 에지 링은,
    상기 기판 지지 어셈블리 근처에 배치된 내측 링 ― 상기 내측 링은 비-금속성 전도성 재료, 및 상기 내측 링의 내측 직경을 따라 배치된 노치를 포함하고, 상기 노치는 1200 μm 미만만큼 상승되는 수직 컴포넌트 및 1300 μm 내지 2500 μm만큼 연장되는 수평 컴포넌트를 가짐 ―, 및
    상기 내측 링에 커플링되고, 상기 내측 링의 둘레를 에워싸는 외측 링 ― 상기 외측 링은 석영 재료를 포함함 ―
    을 포함함 ―;
    상기 내측 링에 커플링되고, 상기 내측 링에 형성된 슬롯 내에 배치된 적어도 하나의 열 접촉 패드; 및
    상기 외측 링에 커플링된 전도성 부재
    를 포함하는,
    프로세스 키트.
  8. 제 7 항에 있어서,
    각각의 열 접촉 패드는 실리콘 재료를 포함하는,
    프로세스 키트.
  9. 제 7 항에 있어서,
    상기 내측 링은 50 옴-cm 미만의 저항률을 갖는,
    프로세스 키트.
  10. 제 7 항에 있어서,
    제 2 열 접촉 패드, 제 3 열 접촉 패드, 및 제 4 열 접촉 패드를 더 포함하며, 각각의 열 접촉 패드는 상기 에지 링에 형성된 슬롯에 배치되는,
    프로세스 키트.
  11. 기판에 대해 반도체 프로세스를 수행하기 위한 플라즈마 챔버로서,
    기판 지지 어셈블리; 및
    상기 기판 지지 어셈블리 근처에서 사용하는데 적합하고, 상기 기판 지지 어셈블리의 플랜지(flange)에 커플링된 프로세스 키트
    를 포함하며,
    상기 프로세스 키트는,
    에지 링; 및
    상기 에지 링에 커플링된 전도성 부재
    를 포함하고,
    상기 에지 링은 상기 에지 링의 내측 직경을 따라 배치된 노치를 포함하고, 상기 노치는 1200 μm 미만만큼 상승되는 수직 컴포넌트 및 1300 μm 내지 2500 μm만큼 연장되는 수평 컴포넌트를 갖고,
    상기 에지 링은,
    상기 기판 지지 어셈블리 근처에 배치된 내측 링; 및
    상기 내측 링에 커플링되고, 상기 내측 링의 둘레를 에워싸는 외측 링
    을 포함하고,
    상기 내측 링은 비-금속성 전도성 재료를 포함하고,
    상기 외측 링은 석영 재료를 포함하는,
    플라즈마 챔버.
  12. 제 11 항에 있어서,
    상기 에지 링에 커플링되고, 상기 에지 링에 형성된 슬롯 내에 배치된 적어도 하나의 열 접촉 패드를 더 포함하는,
    플라즈마 챔버.
  13. 제 12 항에 있어서,
    제 2 열 접촉 패드, 제 3 열 접촉 패드, 및 제 4 열 접촉 패드를 더 포함하며, 각각의 열 접촉 패드는 상기 에지 링에 형성된 슬롯에 배치되는,
    플라즈마 챔버.
  14. 제 11 항에 있어서,
    상기 전도성 부재는 상기 에지 링에 형성된 채널에 적어도 부분적으로 배치되는,
    플라즈마 챔버.
KR1020170027681A 2016-03-04 2017-03-03 유니버설 프로세스 키트 KR102415847B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662303849P 2016-03-04 2016-03-04
US62/303,849 2016-03-04

Publications (2)

Publication Number Publication Date
KR20170103696A true KR20170103696A (ko) 2017-09-13
KR102415847B1 KR102415847B1 (ko) 2022-06-30

Family

ID=58667276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170027681A KR102415847B1 (ko) 2016-03-04 2017-03-03 유니버설 프로세스 키트

Country Status (5)

Country Link
US (1) US11049760B2 (ko)
JP (3) JP7098273B2 (ko)
KR (1) KR102415847B1 (ko)
CN (3) CN113013013A (ko)
TW (3) TWM548885U (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7098273B2 (ja) * 2016-03-04 2022-07-11 アプライド マテリアルズ インコーポレイテッド ユニバーサルプロセスキット
US20190287835A1 (en) * 2018-02-01 2019-09-19 Yield Engineering Systems, Inc. Interchangeable Edge Rings For Stabilizing Wafer Placement And System Using Same
JP7061889B2 (ja) * 2018-02-15 2022-05-02 東京エレクトロン株式会社 被処理体の載置装置及び処理装置
CN110468383B (zh) * 2018-05-11 2022-04-22 北京北方华创微电子装备有限公司 工艺套件及反应腔室
JP7333712B2 (ja) * 2019-06-05 2023-08-25 東京エレクトロン株式会社 静電チャック、支持台及びプラズマ処理装置
JP2022543811A (ja) * 2019-08-05 2022-10-14 ラム リサーチ コーポレーション 基板処理システムのためのエッジリングシステム
KR102077975B1 (ko) * 2019-10-15 2020-02-14 주식회사 기가레인 플라즈마 처리 수직도가 향상된 플라즈마 처리 장치
US20210285101A1 (en) * 2020-03-12 2021-09-16 Applied Materials, Inc. Methods and apparatus for conductance liners in semiconductor process chambers
JP7441711B2 (ja) 2020-04-13 2024-03-01 東京エレクトロン株式会社 基板支持台、プラズマ処理システム及びエッジリングの載置方法
WO2024097679A1 (en) * 2022-11-03 2024-05-10 Lam Research Corporation Systems and methods for increasing a heat transfer contact area associated with an edge ring

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027860A (ja) * 2008-07-18 2010-02-04 Tokyo Electron Ltd フォーカスリング及び基板載置台、並びにそれらを備えたプラズマ処理装置
JP2010251723A (ja) * 2009-03-27 2010-11-04 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法
JP2015090897A (ja) * 2013-11-05 2015-05-11 東京エレクトロン株式会社 熱伝導性シリコーンシート及びその製造方法及びこれを用いたプラズマ処理装置
JP2015181174A (ja) * 2008-10-31 2015-10-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ処理チャンバの下側電極アセンブリ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257741B2 (ja) * 1994-03-03 2002-02-18 東京エレクトロン株式会社 プラズマエッチング装置及び方法
US6284093B1 (en) 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP4602545B2 (ja) * 1997-09-16 2010-12-22 アプライド マテリアルズ インコーポレイテッド プラズマチャンバの半導体ワークピース用シュラウド
KR100635975B1 (ko) * 2000-02-14 2006-10-20 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 방법과, 플라즈마 처리 장치용 링 부재
US6554954B2 (en) 2001-04-03 2003-04-29 Applied Materials Inc. Conductive collar surrounding semiconductor workpiece in plasma chamber
US20030106646A1 (en) 2001-12-11 2003-06-12 Applied Materials, Inc. Plasma chamber insert ring
KR100578129B1 (ko) * 2003-09-19 2006-05-10 삼성전자주식회사 플라즈마 식각 장치
US7338578B2 (en) 2004-01-20 2008-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Step edge insert ring for etch chamber
JP4596883B2 (ja) * 2004-10-28 2010-12-15 京セラ株式会社 環状ヒータ
KR100794308B1 (ko) 2006-05-03 2008-01-11 삼성전자주식회사 반도체 플라즈마 장치
JP5035884B2 (ja) * 2007-03-27 2012-09-26 東京エレクトロン株式会社 熱伝導シート及びこれを用いた被処理基板の載置装置
US20090221150A1 (en) 2008-02-29 2009-09-03 Applied Materials, Inc. Etch rate and critical dimension uniformity by selection of focus ring material
JP5331580B2 (ja) * 2008-07-02 2013-10-30 日本碍子株式会社 ウエハ載置装置及びそれに用いる部品
JP5274918B2 (ja) * 2008-07-07 2013-08-28 東京エレクトロン株式会社 プラズマ処理装置のチャンバー内部材の温度制御方法、チャンバー内部材及び基板載置台、並びにそれを備えたプラズマ処理装置
US20140069584A1 (en) 2008-07-23 2014-03-13 Applied Materials, Inc. Differential counter electrode tuning in a plasma reactor with an rf-driven ceiling electrode
US20140034239A1 (en) 2008-07-23 2014-02-06 Applied Materials, Inc. Differential counter electrode tuning in a plasma reactor with an rf-driven workpiece support electrode
US8449679B2 (en) * 2008-08-15 2013-05-28 Lam Research Corporation Temperature controlled hot edge ring assembly
US8287650B2 (en) 2008-09-10 2012-10-16 Applied Materials, Inc. Low sloped edge ring for plasma processing chamber
JP2010278166A (ja) * 2009-05-27 2010-12-09 Tokyo Electron Ltd プラズマ処理用円環状部品、及びプラズマ処理装置
SG170717A1 (en) * 2009-11-02 2011-05-30 Lam Res Corp Hot edge ring with sloped upper surface
US8270141B2 (en) * 2009-11-20 2012-09-18 Applied Materials, Inc. Electrostatic chuck with reduced arcing
KR200479167Y1 (ko) 2010-01-27 2015-12-28 어플라이드 머티어리얼스, 인코포레이티드 반도체 제조 챔버의 링 어셈블리
US8988848B2 (en) 2011-12-15 2015-03-24 Applied Materials, Inc. Extended and independent RF powered cathode substrate for extreme edge tunability
USD665491S1 (en) 2012-01-25 2012-08-14 Applied Materials, Inc. Deposition chamber cover ring
US9412579B2 (en) 2012-04-26 2016-08-09 Applied Materials, Inc. Methods and apparatus for controlling substrate uniformity
USD766849S1 (en) 2013-05-15 2016-09-20 Ebara Corporation Substrate retaining ring
JP1495083S (ko) 2013-06-14 2017-04-03
JP1494712S (ko) 2013-05-15 2017-04-03
US20150001180A1 (en) 2013-06-28 2015-01-01 Applied Materials, Inc. Process kit for edge critical dimension uniformity control
JP2016025277A (ja) * 2014-07-23 2016-02-08 クアーズテック株式会社 フォーカスリング
JP7098273B2 (ja) * 2016-03-04 2022-07-11 アプライド マテリアルズ インコーポレイテッド ユニバーサルプロセスキット
USD797691S1 (en) * 2016-04-14 2017-09-19 Applied Materials, Inc. Composite edge ring
KR102581226B1 (ko) * 2016-12-23 2023-09-20 삼성전자주식회사 플라즈마 처리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027860A (ja) * 2008-07-18 2010-02-04 Tokyo Electron Ltd フォーカスリング及び基板載置台、並びにそれらを備えたプラズマ処理装置
JP2015181174A (ja) * 2008-10-31 2015-10-15 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマ処理チャンバの下側電極アセンブリ
JP2010251723A (ja) * 2009-03-27 2010-11-04 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法
JP2015090897A (ja) * 2013-11-05 2015-05-11 東京エレクトロン株式会社 熱伝導性シリコーンシート及びその製造方法及びこれを用いたプラズマ処理装置

Also Published As

Publication number Publication date
CN206877967U (zh) 2018-01-12
TW201742102A (zh) 2017-12-01
JP2022141681A (ja) 2022-09-29
US11049760B2 (en) 2021-06-29
TW202143288A (zh) 2021-11-16
TWM548885U (zh) 2017-09-11
KR102415847B1 (ko) 2022-06-30
JP3210105U (ja) 2017-04-27
CN107154335B (zh) 2021-02-09
JP2017157828A (ja) 2017-09-07
CN107154335A (zh) 2017-09-12
JP7098273B2 (ja) 2022-07-11
TWI746406B (zh) 2021-11-11
TWI736592B (zh) 2021-08-21
US20170256435A1 (en) 2017-09-07
CN113013013A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
KR102415847B1 (ko) 유니버설 프로세스 키트
US11476093B2 (en) Plasma etching systems and methods with secondary plasma injection
US9997381B2 (en) Hybrid edge ring for plasma wafer processing
JP3100986U (ja) プラズマチャンバーにおいて半導体ワークピースを取り巻く導電性カラー
JP4838736B2 (ja) プラズマ処理装置
US11152192B2 (en) Plasma processing apparatus and method
TW201923948A (zh) 具有電浮電源供應的基板支撐件
US20060042755A1 (en) Large surface area dry etcher
JP2016184610A (ja) 上部電極、エッジリングおよびプラズマ処理装置
US20180358253A1 (en) Electrostatic chuck, a plasma processing apparatus having the same, and a method of manufacturing a semiconductor device using the same
US8529730B2 (en) Plasma processing apparatus
US20030106646A1 (en) Plasma chamber insert ring
US8920598B2 (en) Electrode and plasma processing apparatus
US20200328105A1 (en) Substrate processing apparatus including edge ring
CN115244679A (zh) 基板处理腔室中的处理套件的鞘与温度控制
TW201517132A (zh) 離子植入機中的ｓｉｃ鍍膜
JP2021141277A (ja) 載置台及びプラズマ処理装置
JP2000243707A (ja) プラズマ処理方法及び装置
US20120073755A1 (en) Electrode and plasma processing apparatus
US20240055239A1 (en) Method of depositing silicon nitride film, apparatus for depositing film, and silicon nitride film
US6432730B2 (en) Plasma processing method and apparatus
WO2010119947A1 (ja) プラズマ処理装置
TW201901731A (zh) 一種承載基座及預清洗裝置
KR101885108B1 (ko) 기판 처리 장치
JPH08167592A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant