KR20170095829A - 분리된 비아 충전 - Google Patents

분리된 비아 충전 Download PDF

Info

Publication number
KR20170095829A
KR20170095829A KR1020177013659A KR20177013659A KR20170095829A KR 20170095829 A KR20170095829 A KR 20170095829A KR 1020177013659 A KR1020177013659 A KR 1020177013659A KR 20177013659 A KR20177013659 A KR 20177013659A KR 20170095829 A KR20170095829 A KR 20170095829A
Authority
KR
South Korea
Prior art keywords
metal
trench
layer
sidewalls
barrier layer
Prior art date
Application number
KR1020177013659A
Other languages
English (en)
Inventor
유리 브이. 셔스터만
플라비오 그리지오
테자스위 케이. 인두쿠리
루스 에이. 브레인
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170095829A publication Critical patent/KR20170095829A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

분리된 비아 충전을 제공하기 위한 기법들이 개시되어 있다. 비아 트렌치가 주어지면, 제1 장벽 층이 트렌치의 바닥 및 측벽들 상에 컨포멀하게 퇴적된다. 제1 금속 충전물이 트렌치 내로 블랭킷 퇴적된다. 이 비선택적 퇴적은, 트렌치의 일부만이 제1 금속으로 충전되도록 후속적으로 리세스된다. 이전에 퇴적된 제1 장벽 층은 제1 금속과 함께 제거됨으로써, 트렌치의 상부 측벽들을 재노출시킨다. 제2 장벽 층이 제1 금속의 상부 및 현재 재노출된 트렌치 측벽들 상에 컨포멀하게 퇴적된다. 제2 금속 충전물이 나머지 트렌치 내로 블랭킷 퇴적된다. 후속 공정을 위해 필요에 따라 평탄화 및/또는 에칭이 수행될 수 있다. 따라서, 이중 금속 공정을 사용하여 고종횡비 비아를 충전하는 방법론이 제공된다. 그러나, 제1 및 제2 충전 금속들은 동일할 수 있음에 유의한다.

Description

분리된 비아 충전{DECOUPLED VIA FILL}
집적 회로의 제조에서, 인터커넥트는 일반적으로 구리 이중 다마신 공정을 사용하여 반도체 기판 상에 형성된다. 이러한 공정은 전형적으로 트렌치 및 비아가 유전체 층 내로 에칭된 후 물리 기상 증착(PVD) 스퍼터링 공정을 사용하여 장벽/접착 층 및 시드 층으로 충전되는 것으로 시작된다. 그 후 전기 도금 공정을 사용하여 비아 및 트렌치를 구리 금속으로 충전하여 인터커넥트를 형성한다. 그러나, 디바이스 크기가 축소되고 피처가 더 좁아짐에 따라, 피처의 종횡비가 더 공격적이 된다. 가시선(line-of-sight) PVD 공정은 도금 중에 핀치-오프된 트렌치 및 비아 개방, 및 부적절한 갭 충전으로 이어지는, 장벽/접착, 및 시드 층들의 트렌치 돌출과 같은 문제를 일으킨다.
도 1a 및 도 1b는 도금 중에 핀치-오프된 트렌치 및 비아 개방, 및 부적절한 갭 충전으로 이어지는, 장벽/접착, 및 시드 층들의 트렌치 돌출과 같은 문제를 일으키는 가시선 퇴적 공정(line-of-sight deposition process)을 집합적으로 도시한다.
도 2a 및 도 2b는 불완전한 선택도에 내재된 결함과 같은 문제를 일으키는 선택적인 퇴적 공정을 집합적으로 도시한다.
도 3a 및 도 3b는 본 개시의 실시예에 따른 분리된 비아 충전 공정의 결과로 생긴 예시적인 구조물을 집합적으로 도시한다.
도 4a 및 도 4b는 본 개시의 실시예에 따른, 분리된 비아 공정의 결과로 생긴 구조물의 투과 전자 현미경(TEM) 이미지를 도시한다.
도 5는 본 개시의 실시예에 따른, 분리된 비아 충전 공정을 도시한다.
도 6은 전통적인 이중 다마신 공정에 의해 형성된 비아들, 및 본 개시의 실시예에 따른 분리된 비아 충전 공정에 의해 형성된 비아들에 대한 비아 지오메트리(via geometry)의 함수로서의 비아 저항의 플롯을 도시한다.
도 7은 본 개시의 실시예에 따라 구성된 인터커넥트 구조를 포함하는 하나 이상의 집적 회로로 구현된 컴퓨팅 시스템을 도시한다.
분리된 비아 충전을 제공하기 위한 기법들이 개시되어 있다. 비아 트렌치가 주어지면, 제1 장벽 층이 트렌치의 바닥 및 측벽들 상에 컨포멀하게 퇴적된다. 그 후, 제1 금속 충전물이 트렌치 내로 블랭킷 퇴적된다. 이 비선택적 퇴적은 트렌치의 일부만이 제1 금속으로 충전되도록 후속하여 리세스된다. 이전에 퇴적된 제1 장벽 층은 제1 금속과 함께 제거됨으로써, 트렌치의 상부 측벽들을 재노출시킨다. 그 후, 제2 장벽 층이 제1 금속의 상부 및 트렌치의 현재 노출된 측벽들 상에 컨포멀하게 퇴적된다. 제2 금속 충전물이 나머지 트렌치 내로 블랭킷 퇴적된다. 제1 금속의 비선택적 퇴적과 마찬가지로, 제2 금속의 비선택적 퇴적은 여분의 금속을 제공할 수 있으며, 이는 필요에 따라 평탄화 및/또는 에칭으로 제거될 수 있다. 그 후 후속 공정이 수행될 수 있다(예컨대, 다음 ILD 층, 패시베이션 층, 또는 전자 디바이스 층, 또는 콘택트 층의 형성). 이해되는 바와 같이, 제1 컨포멀 장벽은 하부 금속과 제1 충전 금속 사이의 혼합을 방지한다. 또한, 제1 금속의 비선택적 퇴적은 전통적인 무전해 접근법에서 형성되는 결함을 방지한다. 마찬가지로, 제1 충전 금속의 상부를 제2 얇은 컨포멀 장벽으로 클래딩함으로써, 제1 충전 금속과 제2 충전 금속 사이의 혼합을 방지하고, 또한 보이드(void)를 최소화하고 더 높은 EM 성능을 제공한다. 따라서, 이중 금속 공정을 사용하여 고종횡비 비아를 충전하는 방법론이 제공된다. 그러나, 일부 실시예에 따라, 제1 및 제2 금속들은 동일할 수도 있음에 유의한다.
일반 개요
전술한 바와 같이, 전통적인 이중 다마신 인터커넥트 공정과 관련된 몇 가지 한계가 있다. 가장 조밀한 금속층에서 이중 다마신 인터커넥트에 대한 전통적인 종횡비는 전형적으로 1:3 내지 1:6의 범위에 있다. 종래의 PVD 탄탈/구리(Ta/Cu) 기반 공정이 이중 다마신 인터커넥트에서 트렌치 및 비아의 금속화에 사용된다. 22nm 노드 너머에서는, 피치 더블링(pitch doubling) 및 피치 쿼터링(pitch quartering)과 같은 패터닝 기법을 사용하여 전통적인 193nm 침지 리소그래피 스킴의 한계를 극복할 수 있다. 이러한 진보에도 불구하고, 논-컨포멀 퇴적 기법에 대한 오래된 한계는 전자 이동(EM) 타임-투-페일(time-to-fail) 및 고종횡비 비아에서의 갭 충전 능력과 관련하여 여전히 남아있다. 예를 들어, 도 1a 및 도 1b는 비아가 에칭 스톱 층(103)을 통해 하부 금속(101)에 도전성으로 연결하는 데 사용되는 전형적인 이중 다마신 구성을 도시한다. 볼 수 있는 바와 같이, 논-컨포멀 퇴적 기법은 층간 유전체(ILD)(105)에 형성된 고종횡비 비아의 측벽들 상에 충분한 장벽 및 시드 층들(각각 107 및 109)을 제공하기에 부적절하다. 특히, 도 1a는 우측 비아의 바닥 근처에서 너무 얇아 결국 갭 충전 및 EM 저하를 초래하는 측벽 두께를 도시하며, 도 1b는 그 측벽 약점을 극복하기 위해 더 두꺼운 논-컨포멀 막을 사용하는 것이 어떻게 핀치-오프 및 트랩된 보이드를 초래하는지를 도시한다. 이러한 바람직하지 않은 결과를 피하는 한 가지 방법은 비아를 형성하기 위한 하층의 템플릿 금속에 기초하여 금속이 선택적으로 성장되는 무전해 접근법을 이용하는 것이다. 비아 충전이 완료되면, PVD 금속화를 확장하고/하거나 다른 화학 기상 증착(CVD) 및 원자층 퇴적(ALD) 옵션을 사용하여 상부 트렌치를 충전하는 것이 가능하다. 그러나, 이러한 선택적 접근법과 관련된 사소하지 않은 문제는 트렌치 및 비아 금속화를 위해 선택된 두 가지 야금의 혼합이다. 또한, 무전해 접근법의 불완전한 선택도에 내재된 결함이 문제가 될 수 있다. 예를 들어, 도 2a는 트렌치만의 충전을 위한 마진을 향상시키기 위해 충전 금속(211)의 선택적 퇴적을 사용하여 하부 금속(201)에 결합하기 위한 비아가 ILD(205)에 제공될 수 있는 방법을 도시한다. 그러나, 금속(211)의 가짜 핵형성이 장벽 층(207) 상의 필드 상에도 발생하는 불완전한 선택도에 더 유의한다. 도 2b는 이러한 불완전한 선택도를 더 설명하는 하향식 이미지이다.
따라서, 그리고 본 개시의 실시예에 따르면, 상부 및 하부 트렌치 금속으로부터 비아 충전을 분리하는 인터커넥트 구조가 제공된다. 특히, 비교적 얇은 컨포멀 물리적 장벽이 하부 트렌치 및 비아 야금을 분리하여 혼합을 방지하기 위해 제공된다. 선택적 무전해 접근법이 아니라, 블랭킷 또는 다르게 비선택적인 퇴적이 인터커넥트의 비아 부분(제1 금속)에 금속 충전물을 제공하는 데 사용될 수 있다. 제1 금속은 그 금속으로 충전된 비아만을 남겨두기 위해 필요에 따라 리세스되어, 상부 트렌치를 충전되지 않은 상태로 남겨둔다. 그 후 비아의 노출된 상부 표면은 비아 금속 충전물과 상부 금속 라인 사이의 혼합을 방지하고 EM 성능을 증가시키기 위해 얇은 컨포멀 막으로 클래딩된다. 이 컨포멀 막은 또한 상부 트렌치의 측벽들 상에 장벽 층을 제공한다. 그 후, 상부 트렌치를 충전하기 위해 비선택적 퇴적에 의해 제2 충전 금속이 제공된다. 그 후, 제2 충전 금속은 후속 공정을 허용하기 위해 평탄화될 수 있다. 비선택적 금속 충전물을 제공하기 위해 임의의 적합한 블랭킷 퇴적 기법이 사용될 수 있다. 일부 실시예에 따라, 그리고 이 개시에 비추어 더 이해되는 바와 같이, 비아 금속 및 트렌치 충전 금속을 분리함으로써 갭 충전 마진을 향상시킬 수 있고, 또한 트렌치 및 비아에 대해 스케일링된 얇은 컨포멀 장벽의 이용을 가능하게 하여, 라인 및 비아 저항 및 따라서 RC 성능의 향상을 달성한다.
충전 금속에 대한 비선택적 퇴적의 사용은 또한 가짜 핵형성으로 인해 전통적인 무전해 접근법에서 형성되는 결함의 제거를 가능하게 한다는 점에 유의한다. 또한, 비선택적 퇴적을 사용하는 능력은 또한 금속 저항에 악영향을 미칠 수 있는 텅스텐(W), 붕소(B) 및 인(P)과 같은 무전해 화학 물질과 관련된 전형적인 불순물을 제거한다. 또한, 제1 컨포멀 장벽의 사용은 또한 비아 금속과 하층 트렌치 금속의 혼합을 방지하여, 보이드 핵형성을 방지하고 라인 저항을 낮춘다는 점에 유의한다. 또한, 제2의 얇은 컨포멀 라이너를 사용하여 비아를 클래딩함으로써 비아와 상부 금속의 혼합을 방지하고, 쇼트라인 효과로 인한 우수한 EM 성능의 가능성 및 최소한의 보이드 핵형성을 가능하게 한다. 다른 구성 및 실시예뿐만 아니라 다수의 다른 이러한 이점이 이 개시에 비추어 명백할 것이다. 예를 들어, 상기 제1 및 제2 컨포멀 장벽 층들은 또한 층간박리의 위험을 감소시키도록 동작할 수 있는데, 그 이유는 금속과 ILD 재료들 사이의 결합 에너지는 특히 바람직하지 않기 때문이다.
시스템 아키텍처
도 3a 및 도 3b는 본 개시의 실시예에 따른, 분리된 비아 충전 공정의 결과로 생긴 예시적인 구조물을 집합적으로 도시한다. 특히, 도 3a는 제1 충전 금속(311a)이 퇴적된 후에 생기는 중간 구조물을 도시한다. 볼 수 있는 바와 같이, 이 구조물은 에칭 스톱 층(303)이 그 위에 퇴적된 하부 금속(301)을 포함한다. 그 후 에칭 스톱 층(303) 상에 층간 유전체(ILD) 층(305)이 제공된다. 후속하여 에칭 스톱 층까지 아래로 ILD 층(305) 내로 트렌치가 에칭되어, 일부 상부 금속층 및 하부 금속(301)으로부터의 도전성 인터커넥트를 가능하게 한다. 더 상세하게는, 그리고 도 3a에서 더 볼 수 있는 바와 같이, 제1 장벽 층(307a)이 트렌치의 바닥 및 측벽들 상에 컨포멀하게 퇴적된다. 그 후, 제1 금속(311a)은 트렌치 내로 블랭킷 퇴적된다.
볼 수 있는 바와 같이, 비선택적 퇴적은 트렌치 외부의 필드 상에도 여분의 금속(311a)을 제공한다. 따라서, 트렌치의 일부만이 제1 금속(311a)으로 충전되도록 제1 금속(311a)은 후속하여 리세스된다. 이전에 퇴적된 제1 장벽 층(307a)은 제1 금속(311a)과 함께 제거됨으로써, 트렌치의 상부 측벽들을 재노출시킨다는 점에 유의한다. 그 후, 그리고 도 3b에서 볼 수 있는 바와 같이, 제2 장벽 층(307b)이 제1 금속(311a)의 상부 및 트렌치의 현재 노출된 측벽들 상에 컨포멀하게 퇴적된다. 그 후, 제2 금속(311b)은 나머지 트렌치 내로 블랭킷 퇴적된다. 제1 금속(311a)의 비선택적 퇴적과 마찬가지로, 제2 금속(311b)의 비선택적 퇴적은 트렌치 외부의 필드 상에 여분의 금속(311a)을 제공할 수 있으며, 이는 적절할 때 평탄화 및/또는 에칭으로 제거될 수 있다. 그 후 후속 공정이 수행될 수 있는데, 이는 몇 가지 예를 들자면, 예를 들어, 또 다른 에칭 스톱 층 및 ILD 층, 또는 패시베이션 층, 또는 전자 디바이스 층, 또는 콘택트 층의 퇴적을 포함할 수 있다. 이해되는 바와 같이, 다수의 구성이 구현될 수 있고, 본 개시는 임의의 특정 구성에 한정되도록 의도되지 않는다.
얇은 컨포멀 장벽(307a)은 하부 금속(301)과 제1 금속(311a) 사이의 혼합을 방지한다. 또한, 제1 금속(311a)의 비선택적 퇴적은 전통적인 무전해 접근법에서 형성되는 결함을 방지한다. 마찬가지로, 얇은 컨포멀 장벽(307b)으로 금속(311a)의 상부를 클래딩하는 것은 제1 금속(311a)과 제2 금속(311b) 사이의 혼합을 방지하고, 또한 보이드를 최소화하고 더 높은 EM 성능을 제공한다. 따라서, 이중 금속 공정을 사용하여 고종횡비 비아(예컨대, 1:5 또는 그 이상)를 충전하는 방법론이 제공된다. 그러나, 일부 실시예에서 제1 및 제2 금속들(311a, 311b)은 동일할 수도 있음에 유의한다.
얇은 장벽 층들(307a, 307b)에 사용될 수 있는 예시적인 재료들은, 예를 들어, 질화 티탄(TiN), 질화 탄탈(TaN), 질화 텅스텐(WN), 질화 몰리브덴(MoN), 탄탈 코발트(TaCo), 코발트 텅스텐(CoW), 탄탈(Ta), 루테늄/탄탈 합금(Ru/Ta), 및/또는 다른 적합한 도전성 장벽 및 라이너 재료를 포함한다. 장벽 층들(307a, 307b)은 동일한 재료일 필요는 없다는 것을 유의한다. 장벽 층들(307a, 307b)의 두께는 실시예마다 달라질 수 있지만, 일부 예시적인 구성에서 장벽 층들(307a, 307b)은 0.5nm 내지 8nm의 범위의 비교적 균일한 두께를 갖지만, 다른 구성들은 원하는 전기 성능에 따라 더 두껍거나 더 좁을 수 있다. 또한, 두께는 완전히 균일할 필요는 없고, 사용된 퇴적 공정에 따라 달라질 수 있다. 균일한 퇴적은 실시예에 따라, 층의 가장 얇은 부분이 층의 가장 두꺼운 부분의 10% 이내인 것과 같이, 컨포멀 장벽 층의 길이에 걸쳐 두께의 작은 변동을 가질 수 있다. 다른 실시예들은 가장 얇은 부분과 가장 두꺼운 부분 사이에 5% 또는 2% 허용 오차와 같이, 장벽 층 두께에 대한 더 엄격한 허용 오차를 가질 수 있다. 얇은 장벽 층(307a)을 제공하는 데 사용될 수 있는 예시적인 퇴적 기법은 예를 들어 원자층 퇴적(ALD), 화학 기상 증착(CVD), 자기 조립 단분자층(SAM) 및 무전해 도금(electroless deposition)을 포함한다. 얇은 장벽 층(307b)을 제공하는 데 사용될 수 있는 예시적인 퇴적 기법은 예를 들어 ALD, CVD, 및 종횡비에 따라, 물리 기상 증착(PVD)을 포함한다. 전술한 바와 같이, 상부 트렌치 벽들 상의 얇은 장벽 층(307a)은 제1 금속(311a)이 리세스된 후에 그리고 장벽 층(307b)이 제공되기 전에 제거된다. 장벽 층(307b)은 효과적으로 인터커넥트의 확산 장벽을 제공한다.
제1 금속 충전물(311a) 및 제2 금속(311b)에 사용될 수 있는 예시적인 재료들은, 예를 들어, 은(Ag), 알루미늄(Al), 금(Au), 코발트(Co), 니켈(Ni), 텅스텐(W), 구리(Cu), 백금(Pt), 팔라듐(Pd), 및/또는 다른 적합한 도전성 금속을 포함한다. 전술한 바와 같이, 일 실시예에서, 금속(311a)은 금속(311b)과 동일할 수 있다. 그러나, 본 명세서에서 제공되는 기법들은 하부 비아 충전을 위한 제1 금속(311a)의 양호한 또는 다르게 유익한 충전 특성들 및 상부 라인을 위한 제2 금속(311b)의 양호한 저항 및 신뢰성의 시너지 효과를 내는 데 특히 적합하다. 본 개시에 비추어 이해되는 바와 같이, 2개의 상이한 금속들의 서로에 대한 상대적인 확산 계수의 차이는 혼합 및 보이드 형성(Kirkendall porosity)으로 이어질 수 있다. 따라서, 제1 및 제2 컨포멀 장벽 층들(307a, 307b)의 사용. 제1 충전 금속(311a)을 제공하는 데 사용될 수 있는 예시적인 퇴적 기법은 예를 들어 CVD, 및 비아의 종횡비에 따라, 전기 도금을 포함한다. 제2 충전 금속(311b)을 제공하는 데 사용될 수 있는 예시적인 퇴적 기법은 예를 들어 CVD, PVD, 및 전기 도금을 포함한다. 제1 충전 금속(311a)을 리세스하기 위해 사용될 수 있는 예시적인 기법은 습식 및 건식 에칭 기법 둘 다를 포함한다. 예시적인 습식 에칭 기법은 예를 들어 과산화수소, 과황산 암모늄, 질산 암모늄 세륨, 및/또는 다른 적합한 습식 에칭 기법을 포함한다. 예시적인 건식 에칭 기법은 예를 들어 테트라플루오로메탄, 실리콘 테트라클로라이드, 염소 가스, 및/또는 다른 적합한 건식 에칭 기법을 포함한다. 제2 충전 금속(311b)을 에칭하기 위해 유사한 습식 및 건식 에칭 기법이 사용될 수 있다. 대안적으로, 화학 기계적 평탄화(CMP) 공정이 사용될 수 있다.
도 4a 및 도 4b는 본 개시의 실시예에 따른, 분리된 비아 공정의 결과로 생긴 구조물의 투과 전자 현미경(TEM) 이미지를 도시한다. 볼 수 있는 바와 같이, 도 4a는 일반적으로 도 3a에 도시된 중간 구조물의 실제 구현에 대응하고, 도 4b는 일반적으로 도 3b에 도시된 중간 구조물의 실제 구현에 대응한다. 이해되는 바와 같이, 이를 위해, 재료 및 형성 기법에 관한 이전의 관련 논의가 여기에 동등하게 적용될 수 있다.
도 4a에서 볼 수 있는 바와 같이, 구조물은 에칭 스톱 층(403)이 그 위에 퇴적된 하부 금속(401)을 포함한다. ILD 층(405)이 에칭 스톱 층(403) 상에 제공된다. 후속하여 트렌치가 에칭 스톱 층까지 아래로 ILD 층(405) 내로 에칭되어, 일부 상부 금속층 및 하부 금속(401)으로부터의 도전성 인터커넥트를 가능하게 한다. 더 상세하게는, 그리고 도 4a에서 더 볼 수 있는 바와 같이, 제1 장벽 층(407a)이 트렌치의 바닥 및 측벽들 상에 컨포멀하게 퇴적된다. 그 후, 제1 충전 금속(411a)은 트렌치 내로 블랭킷 퇴적된다.
더 볼 수 있는 바와 같이, 비선택적 퇴적은 트렌치 외부의 필드 상에도 여분의 금속(411a)을 제공한다. 따라서, 도 4b에 도시된 바와 같이, 트렌치의 일부만이 제1 금속(411a)으로 충전되도록 제1 금속(411a)은 후속하여 리세스된다. 이전에 퇴적된 제1 장벽 층(407a)은 제1 금속(411a)과 함께 제거됨으로써, 트렌치의 상부 측벽들을 재노출시킨다는 점에 유의한다. 그 후, 그리고 도 4b에서 더 볼 수 있는 바와 같이, 제2 장벽 층(407b)이 제1 금속(411a)의 상부 및 트렌치의 현재 노출된 측벽들 상에 컨포멀하게 퇴적된다. 그 후, 제2 충전 금속(411b)은 나머지 트렌치 내로 블랭킷 퇴적된다. 제1 금속(411a)의 비선택적 퇴적과 마찬가지로, 제2 금속(411b)의 비선택적 퇴적은 트렌치 외부의 필드 상에 여분의 금속(411a)을 제공할 수 있으며, 이는 전술한 바와 같이 평탄화 및/또는 에칭으로 제거될 수 있다. 그 후 후속 공정이 수행될 수 있다.
얇은 컨포멀 장벽(407a)은 하부 금속(401)과 제1 금속(411a) 사이의 혼합을 방지한다. 또한, 제1 금속(411a)의 비선택적 퇴적은 전통적인 무전해 접근법에서 형성되는 결함을 방지한다. 마찬가지로, 얇은 컨포멀 장벽(407b)으로 금속(411a)의 상부를 클래딩하는 것은 제1 금속(411a)과 제2 금속(411b) 사이의 혼합을 방지하고, 또한 보이드를 최소화하고 더 높은 EM 성능을 제공한다. 따라서, 이중 금속 공정을 사용하여 고종횡비 비아를 충전하는 방법론이 제공된다. 그러나, 일부 실시예에서 제1 및 제2 금속들(411a, 411b)은 동일할 수도 있음에 유의한다.
따라서, 볼 수 있는 바와 같이, 횡단면 TEM 또는 에너지 분산형 X선 분광법과 같은 다른 적합한 이미징 기법이 비아 부분(제1 충전 금속(411a)) 주위의 재료 및 장벽을 식별하는 데 사용될 수 있다. TEM 데이터는 이음매가 없는 양호한 갭 충전을 보여준다. 또한, 비아 저항은 전통적인 탄탈 구리 스택과 비슷하다.
방법론
도 5는 본 개시의 실시예에 따른, 분리된 비아 충전 공정을 도시한다. 이 방법은 예를 들어, 도 3a 및 도 3b와 관련하여 언급된 다양한 기법들을 사용하여 수행될 수 있다. 이 방법은 일부 하부 금속 피처 위에 그 내부에 트렌치가 형성된 ILD 구조를 가정한다. 따라서, 이 방법은 트렌치 측벽들 및 바닥 상에 제1 컨포멀 장벽 층(예를 들어 제1 장벽 층(307a 또는 407a))을 퇴적하는 단계(501)를 포함한다. 이 방법은 제1 컨포멀 장벽 층 위에 트렌치 내로 제1 금속을 블랭킷 퇴적하는 단계(503), 및 그 후 트렌치의 하부 비아 부분만이 충전되도록 제1 금속(예컨대, 제1 금속 충전물(307a 또는 407a))을 리세스하는 단계(505)로 계속된다. 전술한 바와 같이, 이 리세스 공정은 또한 제1 금속이 에칭되어 제거될 때 트렌치의 상부 측벽들로부터 제1 컨포멀 장벽 층을 제거한다. 이 방법은 현재 노출된 트렌치 측벽들 및 제1 금속 충전물로 형성된 비아의 상부 상에 제2 컨포멀 장벽 층(예컨대, 제2 장벽 층(307b 또는 407b))을 퇴적하는 단계(507)로 계속된다. 이 방법은 트렌치 내로 그리고 비아 충전물 위에 제2 금속(예컨대, 제2 금속 충전물(311b 또는 411b))을 블랭킷 퇴적하는 단계(509), 및 제2 금속을 평탄화하는 단계(511)로 계속된다. 그 후 이 방법은 그 안에 하나 이상의 금속 피처를 갖는 또 다른 ILD 층, 또는 디바이스 층을 제공하는 것과 같은 후속 공정으로 계속될 수 있다.
도 6은 전통적인 이중 다마신 공정에 의해 형성된 비아들, 및 본 개시의 실시예에 따른 분리된 비아 충전 공정에 의해 형성된 비아들에 대한 비아 지오메트리(via geometry)의 함수로서의 비아 저항의 플롯을 도시한다. 볼 수 있는 바와 같이, 여기에 제공된 이중 금속 및 비아 장벽 접근법의 비아 저항은 치수의 함수로서 고전적인 이중 다마신과 합리적으로 비슷하지만, 그보다 약간 더 높다. 그러나, 고전적인 구성은 하부 비아 충전을 위한 제1 금속의 양호한 또는 다르게 유익한 충전 특성들과 상부 트렌치 또는 라인을 위한 제2 금속의 양호한 저항 및 신뢰성 간의 시너지 효과를 갖지 않을 것이다. 따라서, 예를 들어 더 양호한 비아 충전을 위해 약간 더 높은 비아 저항 사이에 절충이 이루어질 수 있다.
본 개시에 비추어 이해되는 바와 같이, 28nm 기술 노드를 넘어 논-컨포멀 퇴적을 확장하는 것은 핀치-오프 및 부적절한 장벽 두께와 같은 이유로 문제가 될 가능성이 있다. 본 명세서에서 설명된 기법들은 이러한 결함을 줄이고 고순도 금속을 사용하여 고종횡비 피처를 충전하는 것을 가능하게 하는 해결책을 제공한다. 더 이해되는 바와 같이, 이 기법들은 금속의 비선택적 퇴적이 상이한 금속에 랜딩하는 고종횡비 비아를 충전하는 것을 가능하게 하면서도 낮은 결함을 유지하는 것을 가능하게 한다. 따라서, 금속과 랜딩 비아 사이의 컨포멀 장벽 퇴적과 함께 금속의 비선택적 퇴적을 사용함으로써 핀치-오프 및 비아 개방 위험이 감소된다. 이러한 접근법은 고종횡비 갭 충전에 대한 해결책을 제공하면서, 낮은 저항을 유지하고 EM 능력을 향상시킨다. 본 명세서에 포함된 기법들로 충전될 수 있는 고종횡비는 예를 들어 1:4, 1:5, 1:6, 1:7, 1:8, 1:9, 1:10, 1:11, 1:12, 및 그 이상을 포함한다. 트렌치는 효과적으로 2개(또는 그 이상)의 섹션들로 분할되며, 따라서 선택적 퇴적 기법들과 관련된 문제를 야기하지 않고 깊은 트렌치의 바닥을 덮는 데 비선택적 충전 및 에칭 공정이 사용될 수 있다.
예시적인 시스템
도 7은 본 개시의 예시적인 실시예에 따라 구성 및/또는 다르게 제조되는 인터커넥트 구조물을 포함하는 하나 이상의 집적 회로로 구현된 컴퓨팅 시스템(700)을 도시한다. 볼 수 있는 바와 같이, 컴퓨팅 시스템(700)은 마더보드(702)를 하우징한다. 마더보드(702)는 프로세서(704)와 적어도 하나의 통신 칩(706)을 포함하지만 이에 제한되지 않는 다수의 컴포넌트를 포함할 수 있고, 그 각각은 마더보드(702)에 물리적으로 그리고 전기적으로 결합될 수 있거나, 다르게 그 안에 통합될 수 있다. 이해되는 바와 같이, 마더보드(702)는, 예를 들어, 임의의 인쇄 회로 기판일 수 있고, 이는 메인 보드이든, 메인 보드에 탑재된 도터보드이든, 또는 시스템(700)의 유일한 보드이든, 등등이다. 그의 응용들에 따라서, 컴퓨팅 시스템(700)은 마더보드(702)에 물리적으로 그리고 전기적으로 결합될 수 있거나 그렇지 않을 수 있는 하나 이상의 다른 컴포넌트를 포함할 수 있다. 이 다른 컴포넌트들은 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 컴퍼스, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(예를 들어 하드 디스크 드라이브, 콤팩트 디스크(CD), 디지털 다용도 디스크(DVD), 등등)를 포함할 수 있지만, 이들에 제한되지 않는다. 컴퓨팅 시스템(700)에 포함된 컴포넌트들 중 어느 것이든 본 명세서에서 다양하게 설명된 하나 이상의 도전성 인터커넥트 피처, 예를 들어 이중 금속 및 비아 장벽 구성을 갖는 인터커넥트로 구성된 하나 이상의 집적 회로 구조물들을 포함할 수 있다. 이러한 집적 회로 구조물들은, 예를 들어, 인터커넥트들을 포함하는 온보드 프로세서 캐시 또는 메모리 어레이 또는 다른 회로 피처를 구현하는 데 사용될 수 있다. 일부 실시예들에서, 다수의 기능이 하나 이상의 칩셋에 통합될 수 있다(예컨대, 예를 들어, 통신 칩(706)은 프로세서(704)의 일부이거나 다르게 그것에 통합될 수 있다는 점에 유의한다).
통신 칩(706)은 컴퓨팅 시스템(700)으로 그리고 그로부터의 데이터의 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그의 파생어들은 비고형 매체(non-solid medium)를 통한 변조된 전자기 방사의 사용을 통하여 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기법, 통신 채널 등을 묘사하기 위해 사용될 수 있다. 이 용어는 관련 디바이스들이 어떠한 와이어도 포함하지 않는 것을 암시하지 않지만, 일부 실시예들에서 관련 디바이스들은 그렇지 않을 수 있다. 통신 칩(706)은 Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물들뿐만 아니라, 3G, 4G, 5G, 및 그 이상으로 지정되는 임의의 다른 무선 프로토콜을 포함하지만 이들에 제한되지 않는 다수의 무선 표준들 또는 프로토콜들 중 어느 것이든 구현할 수 있다. 컴퓨팅 시스템(700)은 복수의 통신 칩(706)을 포함할 수 있다. 예를 들어, 제1 통신 칩(706)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고 제2 통신 칩(706)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 및 다른 것들과 같은 장거리 무선 통신에 전용될 수 있다.
컴퓨팅 시스템(700)의 프로세서(704)는 프로세서(704) 내에 패키징된 집적 회로 다이를 포함한다. 본 개시의 일부 실시예들에서, 프로세서의 집적 회로 다이는 본 명세서에서 다양하게 설명된 하나 이상의 도전성 인터커넥트 피처로 구성된 하나 이상의 집적 회로 구조물로 구현되는 온보드 메모리 회로를 포함한다. 용어 "프로세서"는, 예를 들어, 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 해당 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변형시키는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(706)은 또한 통신 칩(706) 내에 패키징된 집적 회로 다이를 포함할 수 있다. 일부 그러한 예시적인 실시예들에 따르면, 통신 칩의 집적 회로 다이는 본 명세서에서 다양하게 설명된 바와 같이 형성된 하나 이상의 집적 회로 구조물(예컨대, 이중 금속 및 비아 장벽 구성을 갖는 인터커넥트)로 구현되는 하나 이상의 디바이스를 포함한다. 이 개시에 비추어 이해되는 바와 같이, 다중-표준 무선 능력이 프로세서(704)에 직접 통합될 수 있다는 점에 유의한다(예컨대, 개별 통신 칩들을 갖기보다는, 임의의 칩들(706)의 기능이 프로세서(704)에 통합되는 경우). 또한 프로세서(704)는 그러한 무선 능력을 가진 칩셋일 수 있다는 점에 유의한다. 요컨대, 임의의 수의 프로세서(704) 및/또는 통신 칩(706)이 사용될 수 있다. 마찬가지로, 어느 하나의 칩 또는 칩셋이 그 안에 통합된 다수의 기능을 가질 수 있다.
다양한 구현들에서, 컴퓨팅 시스템(700)은 랩톱, 넷북, 노트북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라-모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 컨트롤 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 추가 구현들에서, 시스템(700)은 본 명세서에서 다양하게 설명된 하나 이상의 도전성 인터커넥트 피처로 구성된 집적 회로 피처들을 사용하거나 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
추가의 예시적인 실시예들
다음의 예들은 추가 실시예들에 관한 것이고, 이로부터 다수의 치환들 및 구성들이 명백할 것이다.
예 1은 집적 회로 디바이스이다. 이 디바이스는 그 내부에 트렌치가 형성된 층간 유전체(ILD) 층을 포함하고, 상기 트렌치는 하부 금속 상에 적어도 부분적으로 랜딩하는 바닥 및 측벽들을 갖는다. 상기 디바이스는 상기 트렌치의 상기 측벽들의 적어도 일부 및 상기 바닥 상의 제1 컨포멀 장벽 층, 및 상기 트렌치를 부분적으로 충전하고 상기 트렌치의 상기 바닥에서 상기 제1 장벽 층과 직접 접촉하는 제1 금속을 추가로 포함하고, 상기 제1 금속은 상부 표면을 갖는다. 상기 디바이스는 상기 제1 금속의 상기 상부 표면 및 상기 트렌치의 상기 측벽들의 적어도 일부 상에 있음으로써 상기 트렌치의 상부 부분을 규정하는 제2 컨포멀 장벽 층을 추가로 포함한다. 상기 디바이스는 상기 트렌치의 상기 상부 부분을 충전하는 제2 금속을 추가로 포함한다.
예 2는 예 1의 주제를 포함하고, 상기 제2 금속 충전물 위의 또 다른 ILD 층; 상기 제2 금속 충전물 위의 패시베이션 층; 상기 제2 금속 충전물 위의 전자 디바이스 층; 및 상기 제2 금속 충전물 위의 콘택트 층 중 적어도 하나를 추가로 포함한다.
예 3은 예 1 또는 2의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 동일한 도전성 재료로 구현된다.
예 4는 예 1 또는 2의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 상이한 도전성 재료들로 구현된다.
예 5는 이전 예들 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 질화 티탄(TiN), 질화 탄탈(TaN), 질화 텅스텐(WN), 질화 몰리브덴(MoN), 탄탈 코발트(TaCo), 코발트 텅스텐(CoW), 탄탈(Ta), 및 루테늄/탄탈 합금(Ru/Ta) 중 적어도 하나로 구현된다. 상기 제1 및 제2 장벽 층들은 동일할 필요는 없지만 동일할 수 있음에 유의한다.
예 6은 이전 예들 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 각각 0.5nm 내지 8nm 범위의 두께를 갖는다.
예 7은 이전 예들 중 어느 하나의 주제를 포함하고, 각각의 층의 가장 얇은 부분이 해당 층의 가장 두꺼운 부분의 5% 이내에 있도록, 상기 제1 및 제2 컨포멀 장벽 층들의 두께가 균일하다.
예 8은 이전 예들 중 어느 하나의 주제를 포함하고, 상기 제2 컨포멀 장벽 층은 상기 제2 금속이 상기 ILD 층 내로 확산하는 것을 방지하는 확산 장벽을 제공한다.
예 9는 이전 예들 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 금속들은 동일한 도전성 재료로 구현된다.
예 10은 예 1-8 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 금속들은 상이한 도전성 재료들로 구현된다.
예 11은 이전 예들 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 금속들은 은(Ag), 알루미늄(Al), 금(Au), 코발트(Co), 니켈(Ni), 텅스텐(W), 구리(Cu), 백금(Pt), 및 팔라듐(Pd) 중 적어도 하나로 구현된다. 상기 제1 및 제2 금속들은 동일할 필요는 없지만, 동일할 수 있음에 유의한다.
예 12는 이전 예들 중 어느 하나의 주제를 포함하고, 상기 트렌치는 상기 제1 금속을 함유하는 하부 비아 부분과 상기 제2 금속을 함유하는 상부 트렌치 부분을 갖는 이중 다마신 트렌치이다.
예 13은 예 1-12 중 어느 하나의 디바이스를 포함하는 모바일 컴퓨팅 시스템이다.
예 14는 예 13의 주제를 포함하고, 상기 시스템은 스마트폰 또는 태블릿 컴퓨터이다. 웨어러블 컴퓨팅 시스템(예컨대, 안경, 팔찌, 시계, 직물)과 같은 다른 모바일 컴퓨팅 디바이스들이 명백할 것이다. 또 다른 실시예들에서, 상기 컴퓨팅 시스템은 모바일일 필요는 없으며, 예를 들어, 워크스테이션 또는 셋톱 박스 또는 데스크톱 컴퓨터 또는 게임 콘솔일 수 있다. 더 일반적인 의미에서, 본 명세서에서 제공된 인터커넥트 구조물들은 임의의 종류의 임의의 전자 디바이스에서 사용될 수 있다.
예 15는 예 1-12 중 어느 하나의 디바이스를 포함하는 메모리이다. 이 메모리는 휘발성 또는 비휘발성 메모리일 수 있으며, 독립형 메모리 디바이스 또는 통합 메모리 디바이스(예를 들어 온보드 캐시 또는 내장 메모리)일 수 있다.
예 16은 예 1-12 중 어느 하나의 디바이스를 포함하는 프로세서이다. 이 프로세서는, 예를 들어, 중앙 처리 유닛, 그래픽 프로세서, 코-프로세서, 비디오 프로세서, 또는 마이크로컨트롤러일 수 있다. 임의의 이러한 처리 환경들이 본 명세서에서 제공된 다양한 인터커넥트 구조물들을 사용할 수 있다.
예 17은 예 1-12 중 어느 하나의 디바이스를 포함하는 통신 칩이다. 이 통신 칩은, 예를 들어, Wi-Fi 칩 또는 칩셋 또는 유선 또는 무선 통신 링크를 위한 네트워크 인터페이스 칩일 수 있다. 임의의 이러한 유선 또는 무선 통신 디바이스들이 본 명세서에서 제공된 다양한 인터커넥트 구조물들을 사용할 수 있다.
예 18은 집적 회로 디바이스이다. 이 디바이스는 그 내부에 트렌치가 형성된 층간 유전체(ILD) 층을 포함하고, 상기 트렌치는 하부 금속 상에 적어도 부분적으로 랜딩하는 바닥 및 측벽들을 갖는다. 상기 디바이스는 상기 트렌치의 상기 측벽들의 적어도 일부 및 상기 바닥 상의 제1 컨포멀 도전성 장벽 층, 및 상기 트렌치를 부분적으로 충전하고 상기 트렌치의 상기 바닥에서 상기 제1 장벽 층과 직접 접촉하는 제1 금속을 추가로 포함하고, 상기 제1 금속은 상부 표면을 갖는다. 상기 디바이스는 상기 제1 금속의 상기 상부 표면 및 상기 트렌치의 상기 측벽들의 적어도 일부 상에 있음으로써 상기 트렌치의 상부 부분을 규정하는 제2 컨포멀 도전성 장벽 층을 추가로 포함한다. 상기 디바이스는 상기 트렌치의 상기 상부 부분을 충전하는 제2 금속을 추가로 포함하고, 상기 제1 금속은 상기 제2 금속과 상이하다. 따라서, 일부 실시예들에서 상기 제1 금속의 충전 특성 및 상기 제2 금속의 우수한 저항 및 신뢰성을 이용하도록 구성되는, 이중 금속 구조물이 제공된다. 다수의 이러한 구성이 이 개시에 비추어 명백할 것이다.
예 19는 예 18의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 상이한 도전성 재료들로 구현된다.
예 20은 예 18 또는 19의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 각각 0.5nm 내지 8nm 범위의 두께를 갖는다.
예 21은 집적 회로 디바이스를 형성하는 방법이다. 이 방법은 그 내부에 트렌치가 형성된 층간 유전체(ILD) 층을 형성하는 단계를 포함하고, 상기 트렌치는 하부 금속 상에 적어도 부분적으로 랜딩하는 바닥 및 측벽들을 갖는다. 상기 방법은 상기 트렌치의 상기 측벽들의 적어도 일부 및 상기 바닥 상에 제1 컨포멀 장벽 층을 퇴적하는 단계, 및 제1 금속이 상기 트렌치의 상기 바닥에서 상기 제1 장벽 층과 직접 접촉하도록 상기 트렌치를 충전하도록 상기 제1 금속을 비선택적으로 퇴적하는 단계를 추가로 포함한다. 상기 방법은 상기 제1 금속을 상기 트렌치 내로 리세스함으로써 상기 트렌치 내에 상부 표면을 갖는 상기 제1 금속을 남기고 상기 트렌치의 상부 측벽들을 재노출시키는 단계로 계속된다. 상기 방법은 상기 제1 금속의 상기 상부 표면 및 상기 트렌치의 상기 상부 측벽들 상에 제2 컨포멀 장벽 층을 퇴적함으로써 상기 트렌치의 상부 부분을 규정하는 단계를 추가로 포함한다. 상기 방법은 상기 트렌치의 상기 상부 부분을 충전하도록 제2 금속을 비선택적으로 퇴적하는 단계로 계속된다.
예 22는 예 21의 주제를 포함하고, 상기 제2 금속을 평탄화하는 단계; 상기 제2 금속 충전물 위에 또 다른 ILD 층을 형성하는 단계; 상기 제2 금속 충전물 위에 패시베이션 층을 퇴적하는 단계; 상기 제2 금속 충전물 위에 전자 디바이스 층을 형성하는 단계; 및 상기 제2 금속 충전물 위에 콘택트 층을 형성하는 단계 중 적어도 하나를 추가로 포함한다.
예 23은 예 21 또는 22의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 동일한 도전성 재료로 구현된다.
예 24는 예 21 또는 22의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 상이한 도전성 재료들로 구현된다.
예 25는 예 21-24 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 질화 티탄(TiN), 질화 탄탈(TaN), 질화 텅스텐(WN), 질화 몰리브덴(MoN), 탄탈 코발트(TaCo), 코발트 텅스텐(CoW), 탄탈(Ta), 및 루테늄/탄탈 합금(Ru/Ta) 중 적어도 하나로 구현된다
예 26은 예 21-25 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 컨포멀 장벽 층들은 각각 0.5nm 내지 8nm 범위의 두께를 갖는다.
예 27은 예 21-26 중 어느 하나의 주제를 포함하고, 각각의 층의 가장 얇은 부분이 해당 층의 가장 두꺼운 부분의 5% 이내에 있도록, 상기 제1 및 제2 컨포멀 장벽 층들의 두께가 균일하다.
예 28은 예 21-27 중 어느 하나의 주제를 포함하고, 상기 제2 컨포멀 장벽 층은 상기 제2 금속이 상기 ILD 층 내로 확산하는 것을 방지하는 확산 장벽을 제공한다.
예 29는 예 21-28 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 금속들은 동일한 도전성 재료로 구현된다.
예 30은 예 21-28 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 금속들은 상이한 도전성 재료들로 구현된다.
예 31은 예 21-30 중 어느 하나의 주제를 포함하고, 상기 제1 및 제2 금속들은 은(Ag), 알루미늄(Al), 금(Au), 코발트(Co), 니켈(Ni), 텅스텐(W), 구리(Cu), 백금(Pt), 및 팔라듐(Pd) 중 적어도 하나로 구현된다.
예 32는 예 21-31 중 어느 하나의 주제를 포함하고, 상기 트렌치는 상기 제1 금속을 함유하는 하부 비아 부분과 상기 제2 금속을 함유하는 상부 트렌치 부분을 갖는 이중 다마신 트렌치이다.
예 33은 예 21-32 중 어느 하나의 주제를 포함하고, 상기 제1 컨포멀 장벽 층을 퇴적하는 단계는 원자층 퇴적(ALD), 화학 기상 증착(CVD), 자기 조립 단분자층(SAM), 및 무전해 도금 중 적어도 하나를 포함한다.
예 34는 예 21-33 중 어느 하나의 주제를 포함하고, 상기 제2 컨포멀 장벽 층을 퇴적하는 단계는 원자층 퇴적(ALD), 화학 기상 증착(CVD), 및 물리 기상 증착(PVD) 중 적어도 하나를 포함한다.
예 35는 예 21-34 중 어느 하나의 주제를 포함하고, 상기 제1 금속을 비선택적으로 퇴적하는 단계는 화학 기상 증착(CVD) 및 전기 도금 중 적어도 하나를 포함한다.
예 36은 예 21-35 중 어느 하나의 주제를 포함하고, 상기 제2 금속을 비선택적으로 퇴적하는 단계는 화학 기상 증착(CVD), 물리 기상 증착(PVD) 및 전기 도금 중 적어도 하나를 포함한다.
예 37은 예 21-36 중 어느 하나의 주제를 포함하고, 상기 제1 금속을 상기 트렌치 내로 리세스하는 단계는 습식 및 건식 에칭 기법들 중 적어도 하나를 포함한다.
예 38은 예 21-37 중 어느 하나의 주제를 포함하고, 상기 제1 금속을 상기 트렌치 내로 리세스하는 단계는 과산화수소, 과황산 암모늄 및 질산 암모늄 세륨 중 적어도 하나를 사용하는 적어도 하나의 습식 에칭 기법을 포함한다.
예 39는 예 21-38 중 어느 하나의 주제를 포함하고, 상기 제1 금속을 상기 트렌치 내로 리세스하는 단계는 테트라플루오로메탄, 실리콘 테트라클로라이드, 및 염소 가스 중 적어도 하나를 사용하는 적어도 하나의 건식 에칭 기법을 포함한다.
예 40은 예 21-39 중 어느 하나의 주제를 포함하고, 화학 기계적 평탄화(CMP) 공정을 사용하여 상기 제2 금속을 평탄화하는 단계를 추가로 포함한다.
예시적인 실시예들에 대한 전술한 설명은 예시와 설명의 목적으로 제시되었다. 그것은 총망라하거나 본 개시를 개시된 정확한 형태들로 제한하려는 것은 아니다. 이 개시에 비추어 많은 수정들 및 변형들이 가능하다. 본 개시의 범위는 이 상세한 설명에 의해 제한되지 않고, 오히려 여기에 첨부된 청구항들에 의해 제한될 것을 의도한다. 본 출원에 대한 우선권을 주장하는 추후 출원되는 출원들은 개시된 주제를 상이한 방식으로 청구할 수 있으며, 일반적으로 본 명세서에서 다양하게 개시되거나 다르게 설명된 하나 이상의 한정 사항의 임의의 세트를 포함할 수 있다.

Claims (20)

  1. 집적 회로 디바이스로서,
    내부에 트렌치가 형성된 층간 유전체(ILD) 층 - 상기 트렌치는 하부 금속 상에 적어도 부분적으로 랜딩하는 바닥 및 측벽들을 가짐 -;
    상기 트렌치의 상기 측벽들의 적어도 일부 및 상기 바닥 상의 제1 컨포멀(conformal) 장벽 층;
    상기 트렌치를 부분적으로 충전하고 상기 트렌치의 상기 바닥에서 상기 제1 장벽 층과 직접 접촉하는 제1 금속 - 상기 제1 금속은 상부 표면을 가짐 -;
    상기 제1 금속의 상기 상부 표면 및 상기 트렌치의 상기 측벽들의 적어도 일부 상에 있음으로써 상기 트렌치의 상부 부분을 규정하는 제2 컨포멀 장벽 층; 및
    상기 트렌치의 상기 상부 부분을 충전하는 제2 금속
    을 포함하는, 디바이스.
  2. 제1항에 있어서,
    상기 제2 금속 충전물 위의 또 다른 ILD 층;
    상기 제2 금속 충전물 위의 패시베이션 층;
    상기 제2 금속 충전물 위의 전자 디바이스 층; 및
    상기 제2 금속 충전물 위의 콘택트 층
    중 적어도 하나를 추가로 포함하는, 디바이스.
  3. 제1항에 있어서, 상기 제1 및 제2 컨포멀 장벽 층들은 상이한 도전성 재료들로 구현되는, 디바이스.
  4. 제1항에 있어서, 상기 제1 및 제2 컨포멀 장벽 층들은 각각 0.5nm 내지 8nm 범위의 두께를 갖는, 디바이스.
  5. 제1항에 있어서, 각각의 층의 가장 얇은 부분이 해당 층의 가장 두꺼운 부분의 5% 이내이도록 상기 제1 및 제2 컨포멀 장벽 층들의 두께가 균일한, 디바이스.
  6. 제1항에 있어서, 상기 제1 및 제2 금속들은 상이한 도전성 재료들로 구현되는, 디바이스.
  7. 제1항에 있어서, 상기 트렌치는 상기 제1 금속을 함유하는 하부 비아 부분과 상기 제2 금속을 함유하는 상부 트렌치 부분을 갖는 이중 다마신 트렌치(dual damascene trench)인, 디바이스.
  8. 제1항 내지 제7항 중 어느 한 항의 디바이스를 포함하는 모바일 컴퓨팅 시스템.
  9. 제8항에 있어서, 상기 시스템은 스마트폰 또는 태블릿 컴퓨터인, 시스템.
  10. 제1항 내지 제7항 중 어느 한 항의 디바이스를 포함하는 메모리.
  11. 제1항 내지 제7항 중 어느 한 항의 디바이스를 포함하는 프로세서.
  12. 제1항 내지 제7항 중 어느 한 항의 디바이스를 포함하는 통신 칩.
  13. 집적 회로 디바이스로서,
    내부에 트렌치가 형성된 층간 유전체(ILD) 층 - 상기 트렌치는 하부 금속 상에 적어도 부분적으로 랜딩하는 바닥 및 측벽들을 가짐 -;
    상기 트렌치의 상기 측벽들의 적어도 일부 및 상기 바닥 상의 제1 컨포멀 도전성 장벽 층;
    상기 트렌치를 부분적으로 충전하고 상기 트렌치의 상기 바닥에서 상기 제1 장벽 층과 직접 접촉하는 제1 금속 - 상기 제1 금속은 상부 표면을 가짐 -;
    상기 제1 금속의 상기 상부 표면 및 상기 트렌치의 상기 측벽들의 적어도 일부 상에 있음으로써 상기 트렌치의 상부 부분을 규정하는 제2 컨포멀 도전성 장벽 층; 및
    상기 트렌치의 상기 상부 부분을 충전하는 제2 금속 - 상기 제1 금속은 상기 제2 금속과 상이함 -
    을 포함하는, 디바이스.
  14. 제13항에 있어서, 상기 제1 및 제2 컨포멀 장벽 층들은 상이한 도전성 재료들로 구현되는, 디바이스.
  15. 제13항 또는 제14항에 있어서, 상기 제1 및 제2 컨포멀 장벽 층들은 각각 0.5nm 내지 8nm 범위의 두께를 갖는, 디바이스.
  16. 집적 회로 디바이스를 형성하는 방법으로서,
    내부에 트렌치가 형성된 층간 유전체(ILD) 층을 형성하는 단계 - 상기 트렌치는 하부 금속 상에 적어도 부분적으로 랜딩하는 바닥 및 측벽들을 가짐 -;
    상기 트렌치의 상기 측벽들의 적어도 일부 및 상기 바닥 상에 제1 컨포멀 장벽 층을 퇴적하는 단계;
    제1 금속이 상기 트렌치의 상기 바닥에서 상기 제1 장벽 층과 직접 접촉하도록 하기 위해, 상기 제1 금속을 비선택적으로 퇴적시켜 상기 트렌치를 충전하는 단계;
    상기 제1 금속을 상기 트렌치 내로 리세스함으로써 상기 트렌치 내에 상부 표면을 갖는 상기 제1 금속을 남기고 상기 트렌치의 상부 측벽들을 재노출시키는 단계;
    상기 제1 금속의 상기 상부 표면 및 상기 트렌치의 상기 상부 측벽들 상에 제2 컨포멀 장벽 층을 퇴적함으로써 상기 트렌치의 상부 부분을 규정하는 단계; 및
    제2 금속을 비선택적으로 퇴적시켜 상기 트렌치의 상기 상부 부분을 충전하는 단계
    를 포함하는, 방법.
  17. 제16항에 있어서,
    상기 제2 금속을 평탄화하는 단계;
    상기 제2 금속 충전물 위에 또 다른 ILD 층을 형성하는 단계;
    상기 제2 금속 충전물 위에 패시베이션 층을 퇴적하는 단계;
    상기 제2 금속 충전물 위에 전자 디바이스 층을 형성하는 단계; 및
    상기 제2 금속 충전물 위에 콘택트 층을 형성하는 단계
    중 적어도 하나를 추가로 포함하는, 방법.
  18. 제16항에 있어서, 상기 제1 및 제2 금속들은 상이한 도전성 재료들로 구현되는, 방법.
  19. 제16항에 있어서, 상기 제1 금속을 상기 트렌치 내로 리세스하는 단계는 습식 및 건식 에칭 기법들 중 적어도 하나를 포함하는, 방법.
  20. 제16항 내지 제19항 중 어느 한 항에 있어서, 상기 제1 및 제2 컨포멀 장벽 층들은 상이한 도전성 재료들로 구현되는, 방법.
KR1020177013659A 2014-12-23 2014-12-23 분리된 비아 충전 KR20170095829A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/072249 WO2016105400A1 (en) 2014-12-23 2014-12-23 Decoupled via fill

Publications (1)

Publication Number Publication Date
KR20170095829A true KR20170095829A (ko) 2017-08-23

Family

ID=56151199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013659A KR20170095829A (ko) 2014-12-23 2014-12-23 분리된 비아 충전

Country Status (6)

Country Link
US (4) US10026649B2 (ko)
EP (2) EP3503168A1 (ko)
KR (1) KR20170095829A (ko)
CN (3) CN109216267A (ko)
TW (2) TWI706465B (ko)
WO (1) WO2016105400A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001544A (ko) * 2018-06-27 2020-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 코발트 기반 인터커넥트를 위한 부분적 무장벽 비아 및 그 제조 방법
KR20210016280A (ko) * 2019-07-31 2021-02-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다층 전도성 특징부를 갖는 반도체 디바이스 구조물 및 이의 제조 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216267A (zh) 2014-12-23 2019-01-15 英特尔公司 解耦过孔填充
US20180130707A1 (en) * 2015-06-18 2018-05-10 Intel Corporation Bottom-up fill (buf) of metal features for semiconductor structures
US10658318B2 (en) 2016-11-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for bumping
KR102654482B1 (ko) * 2016-12-06 2024-04-03 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI739984B (zh) * 2017-01-31 2021-09-21 美商應用材料股份有限公司 就圖案化應用進行選擇性沉積之方案
US10777452B2 (en) 2017-09-14 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure having top and bottom vias with a barrier layer therebetween and a dielectric spacer at the bottom via
US10804270B2 (en) 2017-10-18 2020-10-13 International Business Machines Corporation Contact formation through low-tempearature epitaxial deposition in semiconductor devices
FR3076074A1 (fr) 2017-12-21 2019-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif traversant
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
US11217479B2 (en) * 2018-07-31 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metallization scheme
US11037799B2 (en) 2018-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd Metal heterojunction structure with capping metal layer
US11145544B2 (en) * 2018-10-30 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contact etchback in room temperature ionic liquid
US11355391B2 (en) * 2019-03-18 2022-06-07 Applied Materials, Inc. Method for forming a metal gapfill
US11164780B2 (en) 2019-06-07 2021-11-02 Applied Materials, Inc. Process integration approach for selective metal via fill
CN112397442A (zh) * 2019-08-13 2021-02-23 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110473827B (zh) * 2019-08-21 2021-07-23 德淮半导体有限公司 基板制造方法和基板接合方法
US11133218B1 (en) * 2020-01-23 2021-09-28 Tae Young Lee Semiconductor apparatus having through silicon via structure and manufacturing method thereof
US11955448B2 (en) * 2020-05-21 2024-04-09 Intel Corporation Architecture to manage FLI bump height delta and reliability needs for mixed EMIB pitches
US11658041B2 (en) * 2020-05-28 2023-05-23 Applied Materials, Inc. Methods of modifying portions of layer stacks
US11456246B2 (en) * 2020-07-21 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US20220139772A1 (en) * 2020-11-02 2022-05-05 Intel Corporation Interconnect structures with area selective adhesion or barrier materials for low resistance vias in integrated circuits
US20220238373A1 (en) 2021-01-27 2022-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure
US12057395B2 (en) 2021-09-14 2024-08-06 International Business Machines Corporation Top via interconnects without barrier metal between via and above line
US20230223341A1 (en) * 2022-01-11 2023-07-13 Qualcomm Incorporated Low via resistance interconnect structure

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601020B2 (ja) * 1990-11-28 1997-04-16 日本電気株式会社 半導体装置及びその製造方法
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
JP2002289816A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
KR100808794B1 (ko) * 2001-12-11 2008-03-03 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
JP2003249547A (ja) * 2002-02-22 2003-09-05 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
KR100455382B1 (ko) 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
KR100591154B1 (ko) 2003-12-31 2006-06-19 동부일렉트로닉스 주식회사 연결 콘택과의 접촉 저항을 줄이는 반도체 소자의 금속패턴 형성 방법
KR100571417B1 (ko) 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
US7863179B2 (en) * 2006-10-31 2011-01-04 Lam Research Corporation Methods of fabricating a barrier layer with varying composition for copper metallization
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US8771804B2 (en) * 2005-08-31 2014-07-08 Lam Research Corporation Processes and systems for engineering a copper surface for selective metal deposition
US20070057305A1 (en) * 2005-09-13 2007-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor integrated into the damascene structure and method of making thereof
US8193087B2 (en) * 2006-05-18 2012-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Process for improving copper line cap formation
US20080003395A1 (en) * 2006-06-30 2008-01-03 Futong Cui Durable premium wood boards and process for producing the same
SG174750A1 (en) * 2006-08-30 2011-10-28 Lam Res Corp Controlled ambient system for interface engineering
JP2008117853A (ja) * 2006-11-01 2008-05-22 Toshiba Corp 半導体装置およびその製造方法
DE102006062034B4 (de) * 2006-12-29 2012-05-24 Globalfoundries Inc. Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
KR20080095654A (ko) 2007-04-25 2008-10-29 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
JP5193542B2 (ja) * 2007-09-20 2013-05-08 パナソニック株式会社 半導体装置の製造方法
US7659197B1 (en) * 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
KR100941813B1 (ko) 2008-01-14 2010-02-10 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7741645B2 (en) * 2008-05-28 2010-06-22 International Business Machines Corporation Three-dimensional integrated heterogeneous semiconductor structure
CN101996928B (zh) * 2009-08-14 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
JP5560696B2 (ja) * 2009-12-21 2014-07-30 富士通セミコンダクター株式会社 半導体装置の製造方法
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US20120161320A1 (en) * 2010-12-23 2012-06-28 Akolkar Rohan N Cobalt metal barrier layers
CN102437097A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种新的接触孔的制造方法
CN102437098A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种降低接触孔电阻的接触孔形成方法
WO2013095433A1 (en) 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
US8586473B1 (en) * 2012-06-26 2013-11-19 GlobalFoundries, Inc. Methods for fabricating integrated circuits with ruthenium-lined copper
EP2779224A3 (en) * 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
US8940635B1 (en) * 2013-08-30 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for forming interconnect structure
KR20150058778A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법, 상기 반도체 장치를 포함하는 반도체 패키지 및 그 제조 방법
JP6282474B2 (ja) * 2014-01-31 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR3021455B1 (fr) * 2014-05-21 2017-10-13 St Microelectronics Crolles 2 Sas Procede d'aplanissement d'evidements remplis de cuivre
CN109216267A (zh) * 2014-12-23 2019-01-15 英特尔公司 解耦过孔填充
US9704784B1 (en) * 2016-07-14 2017-07-11 Nxp Usa, Inc. Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer
KR20180102273A (ko) * 2017-03-07 2018-09-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102295721B1 (ko) * 2017-09-08 2021-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200001544A (ko) * 2018-06-27 2020-01-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 코발트 기반 인터커넥트를 위한 부분적 무장벽 비아 및 그 제조 방법
US11776910B2 (en) 2018-06-27 2023-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Partial barrier free vias for cobalt-based interconnects and methods of fabrication thereof
KR20210016280A (ko) * 2019-07-31 2021-02-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다층 전도성 특징부를 갖는 반도체 디바이스 구조물 및 이의 제조 방법

Also Published As

Publication number Publication date
US20180350672A1 (en) 2018-12-06
WO2016105400A1 (en) 2016-06-30
TWI673795B (zh) 2019-10-01
US10026649B2 (en) 2018-07-17
US20190221478A1 (en) 2019-07-18
US20200090992A1 (en) 2020-03-19
EP3503168A1 (en) 2019-06-26
EP3238235A4 (en) 2018-07-25
TWI706465B (zh) 2020-10-01
CN107004597A (zh) 2017-08-01
CN109216267A (zh) 2019-01-15
TW202013514A (zh) 2020-04-01
CN115547924A (zh) 2022-12-30
US20170338148A1 (en) 2017-11-23
TW201639035A (zh) 2016-11-01
EP3238235A1 (en) 2017-11-01
US10211098B2 (en) 2019-02-19
US10468298B2 (en) 2019-11-05
US10903114B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
US10903114B2 (en) Decoupled via fill
US9123706B2 (en) Electroless filled conductive structures
US10546772B2 (en) Self-aligned via below subtractively patterned interconnect
EP2356674B1 (en) Dual metal interconnects
US20170110369A1 (en) Electronic device and method for producing same
WO2017052540A1 (en) Ultra thin helmet dielectric layer for maskless air gap and replacement ild processes
JP2016540391A (ja) スルー基板ビアおよび前側構造を製造するためのデバイス、システムおよび方法
WO2015171147A1 (en) Necked interconnect fuse structure for integrated circuits
US10256141B2 (en) Maskless air gap to prevent via punch through
US20190181033A1 (en) Selective ild deposition for fully aligned via with airgap
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US20140019716A1 (en) Plateable diffusion barrier techniques
KR100731083B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
CN115527991A (zh) 具有石墨烯帽的集成电路互连结构
JP2005158930A (ja) 半導体装置およびその製造方法
US11749560B2 (en) Cladded metal interconnects
US12057395B2 (en) Top via interconnects without barrier metal between via and above line
US20230178426A1 (en) Via profile shrink for advanced integrated circuit structure fabrication
WO2018063405A1 (en) Microelectronic devices and methods for enhancing interconnect reliability performance using an in-situ nickel barrier layer

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X601 Decision of rejection after re-examination