KR20160112980A - 코발트 막 전착을 위한 화학 첨가제들 및 프로세스 - Google Patents

코발트 막 전착을 위한 화학 첨가제들 및 프로세스 Download PDF

Info

Publication number
KR20160112980A
KR20160112980A KR1020160030705A KR20160030705A KR20160112980A KR 20160112980 A KR20160112980 A KR 20160112980A KR 1020160030705 A KR1020160030705 A KR 1020160030705A KR 20160030705 A KR20160030705 A KR 20160030705A KR 20160112980 A KR20160112980 A KR 20160112980A
Authority
KR
South Korea
Prior art keywords
substrate
cobalt
electroplating
electrolyte
seed layer
Prior art date
Application number
KR1020160030705A
Other languages
English (en)
Other versions
KR102546220B1 (ko
Inventor
나탈리아 브이. 도비나
매튜 에이. 릭츠비
조나단 데이빗 레이드
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20160112980A publication Critical patent/KR20160112980A/ko
Application granted granted Critical
Publication of KR102546220B1 publication Critical patent/KR102546220B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/18—Heterocyclic compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F1/00—Electrolytic cleaning, degreasing, pickling or descaling
    • C25F1/02—Pickling; Descaling
    • C25F1/04—Pickling; Descaling in solution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 명세서의 다양한 실시예들은 기판 상에 코발트를 전기도금하기 위한 방법들 및 장치에 관한 것이다. 많은 경우들에서, 코발트는 리세스된 피처들 내로 전기도금된다. 리세스된 피처들은 코발트 씨드 층과 같은 씨드 층을 포함할 수도 있다. 전기도금은 보텀-업 (bottom-up) 메커니즘을 통해 일어날 수도 있다. 보텀-업 메커니즘은 특정한 농도들로 전해액 내에 있을 수도 있는, 특정한 첨가제들 (예를 들어, 촉진제 및 억제제) 을 사용함으로써 달성될 수도 있다. 또한, 레벨러 (leveler), 습윤제, 및/또는 광택제들이 고 품질 도금 결과들을 촉진하도록 사용될 수도 있다. 다양한 실시예들에서, 기판은 전기도금이 일어나기 전에 씨드 층으로부터 옥사이드 (그리고 일부 경우들에서 탄소 불순물들) 를 제거하도록 전처리된다. 또한, 전해액은 기판의 면에 걸쳐 균일한 도금 결과들을 촉진하도록 특정한 전도도를 가질 수도 있다.

Description

코발트 막 전착을 위한 화학 첨가제들 및 프로세스{CHEMISTRY ADDITIVES AND PROCESS FOR COBALT FILM ELECTRODEPOSITION}
전기도금은 기판들 상에 금속을 증착하도록 반도체 산업에서 오랫동안 사용되어 왔다. 전기도금을 통해 흔히 증착되는 일 금속은 구리이고, 특정한 전해액들 및 도금 방법들은 기판들 상의 구리 증착을 최적화하도록 개발되어 왔다. 이들 방법들은 코발트와 같은 다른 금속들을 도금하도록 사용될 때 고품질 막을 발생시키지 않는다. 예를 들어, 종래에 전기도금된 코발트 막은 불순물이 섞이고 산화된 씨드 층들, 몹시 거친 막, 기판에 걸친 불균일한 막 증착, 및/또는 리세스된 피처 내에 심들/보이드들을 야기하는 바람직하지 않게 컨포멀한 (conformal) 막과 관련된 이슈들과 같은 문제들을 겪을 수도 있다. 이와 같이, 고품질 코발트 막을 전기도금하도록 개선된 방법들이 필요하다.
본 명세서의 특정한 실시예들은 코발트를 전기도금하기 위한 방법들 및 장치에 관한 것이다. 많은 경우들에서, 코발트는 반도체 기판 상의 리세스된 피처들 내로 증착된다. 증착은 다양한 실시예들에서 보텀-업 메커니즘을 통해 일어날 수도 있다.
본 명세서의 실시예들의 일 양태에서, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법이 제공되고, 방법은: 전기도금 챔버 내에 기판을 수용하는 단계로서, 기판은 상부에 코발트 씨드 층을 가진 리세스된 피처들을 포함하고, 코발트 씨드 층은 약 50 Å 이하의 두께를 갖고, 그리고 리세스된 피처들은 약 10 내지 150 ㎚의 폭을 갖는, 전기도금 챔버 내에 기판을 수용하는 단계; 기판을 전해액에 침지하는 단계로서, 전해액은 리세스된 피처들 내에서 심-프리 (seam-free) 보텀-업 (bottom-up) 충진을 달성하기 위해 붕산, 할라이드 이온들, 코발트 이온들, 및 유기 첨가제들을 포함하는, 기판을 전해액에 침지하는 단계; 및 보텀-업 충진을 제공하는 조건들 하에서 피처들 내로 코발트를 전기도금하는 단계로서, 전기도금 동안 기판에서 도금 전위는 HgSO4 수은 설페이트 기준 전극에 대해 약 1.0 내지 3.5 V의 크기를 갖는, 피처들 내로 코발트를 전기도금하는 단계를 포함한다.
다양한 실시예들에서, 전해액은 약 10 mS/㎝ 이하의 전도도를 가질 수도 있다. 전해액은 약 5 g/L 이하의 코발트 이온 농도를 가질 수도 있다. 전해액에서 유기 첨가제들은 질소-함유기를 포함한 억제제를 포함할 수도 있다. 예를 들어, 일부 경우들에서 억제제는 아민기를 포함한다. 또 다른 예에서, 억제제는 폴리에틸렌이민 (PEI) 을 포함한다. 촉진제는 또한 다양한 실시예들에서 사용될 수도 있다. 일부 경우들에서, 촉진제는 MPS (3-메르캅토-1-프로판 설폰산 나트륨 염), 티오우레아, 및 이들의 조합들로 구성된 그룹으로부터 선택된다. 일부 이러한 경우들에서, 유기 첨가제들은 폴리에틸렌이민 (PEI) 을 포함한 억제제를 더 포함한다.
유기 첨가제들은 일부 구현예들에서 특정한 농도들로 존재할 수도 있다. 예를 들어, 일부 경우들에서 억제제는 약 10 내지 60 ppm의 농도로 전해액 내에 존재하고, 촉진제는 약 150 내지 400 ppm의 농도로 전해액 내에 존재한다. 이들 첨가제 농도들은 일부 경우들에서 보텀-업 충진 동안 일정한 전류 밀도로 도금하도록 사용될 수도 있고, 전류 밀도는 약 0.5 내지 7 mA/㎠이다.
특정한 실시예들에서, 유기 첨가제들은 촉진제 및 억제제를 포함하고, 그리고 전해액에서 촉진제의 농도 대 억제제의 농도의 비는 ppm으로 측정될 때 적어도 약 3:1이다. 일부 경우들에서, 전해액에서 촉진제의 농도는 약 150 내지 500 ppm이고 전해액에서 억제제의 농도는 약 10 내지 60 ppm이다.
방법은 일부 경우들에서 기판을 전처리하도록 부가적인 단계들을 포함할 수도 있다. 예를 들어, 방법은 전기도금 챔버 내에 기판을 수용하기 전에, 코발트 씨드 층 상에 존재하는 옥사이드들을 환원시키도록, 원격으로 생성된 수소-함유 플라즈마에 기판을 노출시킴으로써 기판을 전처리하는 단계를 포함할 수도 있다. 리모트 플라즈마 전처리는 씨드 층의 시트 저항을 적어도 약 15 %만큼 약 50 내지 1000 Ω/㎠의 값으로 감소시킬 수도 있다. 또 다른 전처리 기법에서, 방법은 전기도금 챔버 내에 기판을 수용하기 전에, 코발트 씨드 층 상에 존재하는 옥사이드들을 환원시키도록, 기판이 환원성 가스에 노출되는 동안 기판을 적어도 약 75 ℃의 온도에서 어닐링하는 단계를 포함할 수도 있다. 어닐링 전처리는 씨드 층의 시트 저항을 적어도 약 15 %만큼 약 50 내지 1000 Ω/㎠의 값으로 감소시킬 수도 있다.
전기도금 동안 사용된 파형은 충진 결과들의 질에 영향을 줄 수 있다. 일부 실시예들에서, 기판은 개회로 조건들 (open circuit conditions) 에서 침지되고, 유도 기간은 침지 후, 전압 또는 전류가 기판에 인가되지 않는 동안 일어나고, 유도 기간은 약 0.5 내지 5 초의 지속기간을 갖는다. 일부 경우들에서, 전기도금 동안 기판에서 도금 전위의 크기는 HgSO4 수은 설페이트 기준 전극에 대해 적어도 약 1.5 V이다. 예를 들어, 기판에서 도금 전위의 크기는 HgSO4 수은 설페이트 기준 전극에 대해 적어도 약 1.8 V일 수도 있다.
일부 경우들에서 부가적인 첨가제들이 전해액에 존재한다. 예를 들어, 일부 경우들에서 전해액은 평탄화제 및/또는 습윤제를 더 포함한다. 평탄화제 및/또는 습윤제는 일부 실시예들에서 폴리에틸렌 글리콜 (PEG) 을 포함할 수도 있고, PEG는 약 10 내지 500 ppm의 농도로 전해액에 존재한다. 전기도금된 코발트는 약 3 ㎚ 이하의 RMS 거칠기를 가질 수도 있다. 다양한 구현예들에서, 전해액은 코발트 이온들, 붕산, 및 폴리에틸렌 글리콜을 포함한다. 특정한 예에서, 전해액은, (i) 약 0.5 내지 5 g/L의 코발트(II) 이온들, (ii) 약 2 내지 35 g/L의 붕산, (iii) 약 0.1 내지 0.3 g/L의 폴리에틸렌 글리콜, 및 (iv) 약 4 내지 6의 pH를 포함한다.
전해액은 일부 실시예들에서 특정한 촉진제 및 억제제를 포함할 수도 있다. 예를 들어, 다양한 경우들에서, 전해액은 (i) N,N-디메틸-디티오카르바민산 (-3-설포프로필)에스테르, 3-메르캅토-프로필설폰산-(3-설퍼프로필) 에스테르, 3-설파닐-1-프로판 설포네이트, 3-메르캅토-1-프로판 설폰산 칼륨 염을 가진 카르보닌산-디티오-o-에틸에스테르-s-에스테르, bis-설포프로필 디설파이드, 3-(벤조티아졸일-s-티오)프로필 설폰산 나트륨 염, 피리디늄 프로필 설포베타인, 1-나트륨-3-메르캅토프로판-1-설포네이트, N,N-디메틸-디티오카르바민산-(3-설포에틸)에스테르, 3-메르캅토-에틸 프로필설폰산 (3-설포에틸)에스테르, 3-메르캅토-에틸설폰산 나트륨 염, 카르보닌산-디티오-o-에틸 에스테르-s-에스테르, 피리디늄 에틸 설포베타인, 티오우레아, 및 이들의 조합들로 구성된 그룹으로부터 선택된 촉진제; 및 (ii) 카르복시메틸셀룰로오스, 노닐페놀폴리글리콜 에테르, 폴리에틸렌 글리콜디메틸 에테르, 옥탄디올비스(폴리알킬렌 글리콜 에테르), 옥타놀 폴리알킬렌 글리콜 에테르, 올레인산 폴리글리콜 에스테르, 폴리에틸렌 프로필렌 글리콜, 폴리에틸렌 글리콜, 폴리에틸렌이민, 폴리에틸렌 글리콜디메틸 에테르, 폴리옥시프로필렌 글리콜, 폴리프로필렌 글리콜, 폴리비닐 알콜, 스테아린산 폴리글리콜 에스테르, 스테아릴 알콜 폴리글리콜 에테르, 폴리에틸렌 옥사이드, 에틸렌 옥사이드-프로필렌 옥사이드 코폴리머들, 부틸 알콜-에틸렌 옥사이드-프로필렌 옥사이드 코폴리머들, 2-메르캅토-5-벤지미다졸설폰산, 2-메르캅토벤지미다졸 (MBI), 벤조트리아졸, 및 이들의 조합들로 구성된 그룹으로부터 선택된 억제제를 포함할 수도 있다.
전해액은 또한 특정한 평탄화제, 습윤제, 및 광택제를 포함할 수도 있다. 일부 경우들에서 전해액은 (iii) 알킬레이티드 폴리알킬렌이민들, 폴리에틸렌 글리콜, 유기 설포네이트들, 4-메르캅토피리딘, 2-메르캅토티아졸린, 에틸렌 티오우레아, 티오우레아, 1-(2-하이드록시에틸)2-이미다졸리딘티온, 나트륨 나프탈렌 2-설포네이트, 아크릴아미드, 치환된 아민들, 이미다졸, 트리아졸, 테트라졸, 피페리딘, 모르폴린, 피페라진, 피리딘, 옥사졸, 벤족사졸, 퀴놀린, 이소퀴놀린, 쿠마린, 부틴 1:4 디올 및 이들의 유도체들, 및 이들의 조합들로 구성된 그룹으로부터 선택된 평탄화제; (iv) 알킬 페녹시 폴리에톡시에탄올들, 폴리옥시에틸렌과 폴리에틸렌글리콜 폴리머들의 화합물들, 폴리옥시에틸렌과 폴리옥시프로필렌의 블록 및 랜덤 코폴리머들, 및 이들의 조합들로 구성된 그룹으로부터 선택된 습윤제; 및 (v) 3-설파닐-1-프로판 설포네이트, 2-메르캅토-에탄 설폰산 나트륨 염, 바이설포프로필 디설파이드, N,N-디메틸디티오카르바민산 에스테르 나트륨 염, (o-에틸디티오카르보나토)-S-(3-설퍼프로필)-에스테르 칼륨 염, 3-[(아미노-이미노메틸)-티오]-1-프로판 설폰산 나트륨 염, 페놀프탈레인, 락톤, 락탐들, 사이클릭 설페이트 에스테르들, 사이클릭 이미드들, 사이클릭 옥사졸리논들, 비대칭 알킨 설폰산들, (N-치환된 피리딜)-알킬 설폰산 베타인들, 아미노 폴리아릴메탄들, 피리딘 유도체들, 퀴놀린 유도체들, 설포네이티드 아릴 알데히드들, 및 이들의 조합들로 구성된 그룹으로부터 선택된 광택제를 포함한다.
개시된 실시예들의 추가의 양태에서, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하기 위한 장치가 제공된다. 장치는 본 명세서에 개시된 방법들을 수행하기 위한 하드웨어 및 본 명세서에 개시된 방법들을 구현하기 위한 인스트럭션들을 가진 제어기를 포함할 수도 있다. 일 예에서, 장치는, 전해액을 홀딩하도록 구성된 전기도금 챔버; 전해액 내에 기판을 홀딩하도록 구성된 기판 홀더; 전력 공급부; 및 제어기를 포함하고, 제어기는, 전해액 내에 기판을 침지하기 위한 인스트럭션; 및 보텀-업 충진을 제공하는 조건들 하에서 피처들 내로 코발트를 전기도금하기 위한 인스트럭션을 포함하고, 기판은 상부에 코발트 씨드 층을 가진 리세스된 피처들을 포함하고, 코발트 씨드 층은 약 50 Å 이하의 두께를 갖고, 그리고 리세스된 피처들은 약 10 내지 150 ㎚의 폭을 갖고, 전해액은 리세스된 피처들 내에서 심-프리 보텀-업 충진을 달성하기 위해 붕산, 할라이드 이온들, 코발트 이온들, 및 유기 첨가제들을 포함하고, 전기도금 동안 기판 상의 도금 전위는 HgSO4 수은 설페이트 기준 전극에 대해 약 1 내지 3.5 V의 크기를 갖는다.
이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 기술될 것이다.
도 1a는 코발트로 도금된 리세스된 피처를 도시하고, 피처는 컨포멀하게 충진된다.
도 1b는 코발트로 도금된 리세스된 피처를 도시하고, 피처는 보텀-업 방식으로 충진된다.
도 2는 2개의 상이한 타입들의 억제제를 포함한 전해액들에 대한 도금 전압을 도시한다.
도 3a 내지 도 3d는 촉진제들과 억제제들의 다양한 조합들을 사용하여 코발트로 충진된 리세스된 피처들을 도시한다.
도 4a 내지 도 4d는 첨가제들의 다양한 조합들을 사용하여 코발트로 충진된 리세스된 피처들을 도시한다.
도 5a 내지 도 5d는 첨가제들과 전류 밀도들의 다양한 조합들을 사용하여 코발트로 충진된 리세스된 피처들을 도시한다.
도 6a 내지 도 6d 및 도 7a 내지 도 7d는 코발트로 도금된 기판들을 도시하고, 막 각각의 거칠기 및 시트 저항을 강조한다.
도 8은 리모트 플라즈마를 사용하여 코발트 씨드 층을 전처리하는 방법에 대한 흐름도를 도시한다.
도 9는 어닐링 프로세스를 사용하여 코발트 씨드 층을 전처리하는 방법에 대한 흐름도를 도시한다.
도 10은 기판들이 3개의 상이한 전처리 동작들 중 일 전처리 동작에 노출된 후의 다양한 타입들의 코발트 씨드 층들에 대한 시트 저항의 감소를 도시한 그래프이다.
도 11은 코발트 이온들의 다양한 농도들에서 전해액의 전도도를 나열한 표이다.
도 12는 상이한 방사상의 위치들에서 기판의 면에 걸친 전류 밀도를 예시하고 상이한 전도도들을 가진 3개의 상이한 전해액들이 사용된다.
도 13a 내지 도 13c는 3개의 상이한 전해액들에서 도금된 막들을 도시하고, 발생한 막 거칠기는 도면 각각에 도시된다.
도 13d는 도 13a 내지 도 13c에 도시된 막 각각의 거칠기 및 시트 저항을 예시한 그래프이다.
도 14a는 전해액 내의 붕산의 농도의 함수로서 전류 효율 및 전해액 pH를 도시한 그래프이다.
도 14b는 전류 밀도의 함수로서 전류 효율을 예시한 그래프이다.
도 15는 특정한 실시예들에 따른, 전기도금 장치의 간략화된 도면을 예시한다.
도 16 및 도 17은 특정한 실시예들에 따른, 멀티-스테이션 전기도금 시스템들의 간략화된 도면들을 나타낸다.
본 출원에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 집적 회로 제조의 많은 단계들 중 임의의 단계 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업에 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 또한, 용어들 "전해액", "도금 욕 (plating bath)", "욕", 및 "도금 용액"은 교환 가능하게 사용된다. 다음의 상세한 기술은 본 실시예들이 웨이퍼 상에서 구현되는 것을 가정한다. 그러나, 본 실시예들은 이것으로 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 부가하여, 개시된 실시예들의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 자기 기록 매체, 자기 기록 센서들, 미러들, 광학 엘리먼트들 (elements), 마이크로-기계 디바이스들 등과 같은 다양한 물품들을 포함한다.
다음의 기술에서, 수많은 특정한 상세사항들이 본 실시예들의 철저한 이해를 제공하기 위해 제시된다. 개시된 실시예들은 이들 특정한 상세사항들 중 일부 또는 전부 없이도 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 개시된 실시예들이 특정한 실시예들과 함께 기술될 것이지만, 이는 개시된 실시예들을 제한하는 것으로 의도되지 않는다는 것이 이해될 것이다.
본 명세서의 다양한 실시예들은 기판 상에 코발트를 전기도금하기 위한 방법들 및 장치에 관한 것이다. 코발트를 증착하기 위한 종래의 도금 방법들은 불량한 품질의 도금 결과들을 발생시키는 다양한 문제들을 겪는다. 본 명세서에 기술된 방법들은 고품질 코발트를 전기도금하기 위한 다양한 기법들을 제공한다. 개시된 기법들은 특정한 애플리케이션을 위해 목표된 대로 결합될 수 있고, 기법들의 이러한 조합들은 개시된 실시예들의 범위 내에 있도록 고려된다.
컨포멀한 충진 대 보텀 -업 충진
보텀-업 충진은 증착된 재료가 리세스된 피처의 하단으로부터 상측으로 성장하는 전기도금 메커니즘에 관한 것이다. 이 충진 거동은 증착된 재료가 리세스된 피처의 측벽들로부터 내측으로 성장하는 컨포멀한 충진과 상이하다. 보텀-업 충진 거동 및 이러한 거동에 기여하는 다양한 첨가제들은 이하에 더 기술된다.
코발트가 리세스된 피처들 내로 전기도금될 때 직면될 수도 있는 일 문제는 코발트가 보텀-업 방식보다 컨포멀하게 증착될 수도 있다는 것이다. 이 컨포멀한 충진 거동은 리세스된 피처 내에 심들 또는 보이드들의 형성을 야기한다. 이들 심들/보이드들은 재료가 측벽들 상에 컨포멀하게 증착되고 측벽들이 충진 스테이지의 끝을 향하여 서로 다가갈 때 형성된다. 대조적으로, 충진이 보텀-업 방식으로 일어나는 경우에, 재료는 리세스된 피처의 하단으로부터 상측으로 증착되고, 그리고 보이드들/심들이 형성되는 것이 방지된다. 이하에 기술된 바와 같이 특정한 화학 첨가제들의 사용은 보텀-업 충진을 촉진하는 것을 도울 수 있다.
도 1a는 중심 심 보이드들을 야기하는 컨포멀한 충진을 발생시키는 전기도금 프로세스에 대한 STEM (scanning transmission electron microscopy) 이미지들을 도시한다. 이미지의 상단 부분은 증착 동안의 리세스된 피처들의 뷰 (view) 를 도시하고, 이미지의 하단 부분은 증착 후의 리세스된 피처들의 뷰를 도시한다. 도면의 상단 부분에 도시된 바와 같이, 증착은 컨포멀한 충진에 대응하는 특유의 V-형상의 성장과 함께 일어난다. 도면의 하단 부분에 도시된 바와 같이, 발생한 충진은 중심 심 보이드들을 포함한다.
도 1b는 보텀-업 성장을 발생시키는 전기도금 프로세스에 대한 STEM 이미지들을 도시한다. 이미지의 상단 부분은 증착 동안의 리세스된 피처들의 뷰를 도시하고, 이미지의 하단 부분은 증착 후의 리세스된 피처들의 뷰를 도시한다. 도면의 상단 부분에 도시된 바와 같이, 증착은 보텀-업 충진에 대응하는 특유의 U-형상의 성장과 함께 일어난다. 도면의 하단 부분에 도시된 바와 같이, 발생한 충진은 고품질이고 어떠한 심들 또는 보이드들도 포함하지 않는다.
지금까지, 보텀-업 충진 방법들은 대체로 리세스된 피처들 내에 구리를 증착하는 맥락에 최적화되어 왔다. 이와 같이, 전해액들/첨가제 패키지들은 통상적으로 고품질 구리 도금을 위해 최적화되었다. 이러한 전해액들/첨가제들이 코발트를 증착하도록 사용될 때, 보텀-업 충진 거동은 상당히 절충될 수도 있고 그리고 충진은 하단으로부터 상측으로보다는 측벽들로부터 내측으로 진행될 수도 있다. 코발트를 전기도금하는 맥락에서 보텀-업 충진을 촉진시키기에 유용한 특정한 첨가제들이 본 명세서에 개시된다.
억제제들
어떠한 작용 메커니즘 또는 이론에도 얽매이지 않고, 억제제들은 (단독으로 또는 다른 욕 첨가제들과 결합하여) 특히 표면 화학흡착 할라이드 (예를 들어, 클로라이드 또는 브로마이드) 와 결합하여 존재할 때, 기판-전해액 계면을 가로질러 전압 강하의 상당한 증가를 야기하는 표면-키네틱 분극화 화합물들 (surface-kinetic polarizing compound) 이라고 여겨진다. 할라이드는 억제제 분자들과 웨이퍼 표면 사이의 화학흡착된-브릿지 (bridge) 의 역할을 할 수도 있다. 억제제는 (1) 억제제가 없는 구역들에 비해 억제제가 있는 구역들에서 기판 표면의 국부적 분극을 증가시키고 그리고 (2) 전반적으로 기판 표면의 분극을 증가시킨다. 증가된 분극 (국부적 분극 및/또는 전역 분극) 은 증가된 저항률/임피던스 그리고 따라서 특정한 인가된 전위에서 보다 느린 도금에 대응한다.
억제제들은 증착된 막 내에 상당히 포함되지 않더라도, 억제제들은 욕 내에서 전기 분해 또는 화학적 분해에 의해 시간에 걸쳐 느리게 열화시킬 수도 있다고 여겨진다. 억제제들은 종종 상대적으로 큰 분자들이고, 많은 예들에서 억제제들은 본질적으로 폴리머성이다. 일부 억제제들은 S- 함유 작용기들 및/또는 N- 함유 작용기들을 가진 폴리에틸렌 및 폴리프로필렌 옥사이드들, 폴리에틸렌 옥사이드 및 폴리프로필렌 옥사이드들의 블록 폴리머들, 등을 포함한다. 코발트가 전기도금되는 다양한 실시예들에서 유용할 수도 있는 억제제들의 특정한 예들은 이로 제한되지 않지만: 카르복시메틸셀룰로오스; 노닐페놀폴리글리콜 에테르; 폴리에틸렌 글리콜디메틸 에테르; 옥탄디올비스(폴리알킬렌 글리콜 에테르); 옥타놀 폴리알킬렌 글리콜 에테르; 올레인산 폴리글리콜 에스테르; 폴리에틸렌 프로필렌 글리콜; 폴리에틸렌 글리콜; 폴리에틸렌이민; 폴리에틸렌 글리콜디메틸 에테르; 폴리옥시프로필렌 글리콜; 폴리프로필렌 글리콜; 폴리비닐 알콜; 스테아린산 폴리글리콜 에스테르; 스테아릴 알콜 폴리글리콜 에테르; 폴리에틸렌 옥사이드; 에틸렌 옥사이드-프로필렌 옥사이드 코폴리머들; 부틸 알콜-에틸렌 옥사이드-프로필렌 옥사이드 코폴리머들; 2-메르캅토-5-벤지미다졸설폰산; 2-메르캅토벤지미다졸 (MBI); 및 벤조트리아졸을 포함한다. 이들 억제제들의 조합들이 또한 사용될 수도 있다.
일부 실시예들에서, 억제제는 아민기 또는 이민기와 같은 하나 이상의 질소 원자들을 포함한다. 일부 실시예들에서, 억제제는 CH 2 CH 2 또는 CH 2 CH 2 CH 2 와 같은 탄소 지방족 스페이서에 의해 분리된 아민기들을 함유한 폴리머성 또는 올리고머성 화합물이다. 특정한 실시예에서, 억제제는 폴리에틸렌이민 (PEI, 또한 폴리아지리딘, 폴리[이미노(1,2-에탄디일)], 또는 폴리(이미노에틸렌) 으로서 알려짐) 이다. PEI는 본 명세서에 포함된 실험 결과들에 나타낸 바와 같이, 코발트 증착의 맥락에서 매우 양호한 보텀-업 충진 특성들을 나타냈다. 다른 식별된 억제제들은 또한 코발트 증착의 맥락에서 특히 유용할 수도 있다.
선택된 억제제는 상대적으로 강한 억제제일 수도 있다. (보다 강한 분극을 나타내는) 보다 강한 억제제들은 코발트 증착의 맥락에서 보다 양호한 보텀-업 충진 결과들을 생산하는 것으로 나타났다. 선택된 억제제는 폴리에틸렌 글리콜 (PEG) 보다 보다 강한 억제제일 수도 있다. 일부 경우들에서 선택된 억제제는 적어도 PEI만큼 강한 억제제일 수도 있다. 도 2는 시간에 걸친 PEI 및 PEG 억제제들에 대한 분극 그래프를 도시한다. 도 2는 PEI가 PEG보다 훨씬 보다 강한 억제제이라는 것을 예시한다. 특히, PEI가 사용된 도금 전압은 PEG가 사용된 도금 전압보다 보다 마이너스로 약 150 ㎷이다. 분자들의 구성 및 구조에서의 차이들은 분극 강도, 표면 흡착 레이트 및 촉진제 변위 레이트의 변동들을 생성한다.
억제제들은 선형 체인 구조들 또는 브랜치 구조들 또는 이들 모두를 가질 수 있다. 다양한 분자 중량들을 갖는 억제제 분자들은 상업적 억제제 용액 내에서 공존하는 것이 통상적이다. 부분적으로 억제제의 큰 사이즈로 인해서, 이들 화합물들의 리세스된 피처 내로의 확산은 다른 욕 컴포넌트들 (components) 에 비해서 상대적으로 느릴 수 있다. 일부 실시예들에서, 언급된 바와 같이 폴리머성 아민-함유 재료일 수도 있는 억제제의 평균 분자 중량은 약 200 내지 600 g/mol, 또는 약 300 내지 1000 g/mol, 또는 약 500 내지 1500 g/mol일 수도 있다. 대조적으로, 억제제 폴리에틸렌 글리콜 (PEG) 은 구리를 전기도금하기 위해 사용될 때 약 1,500 내지 10,000 g/mol의 분자 중량으로 흔히 제공된다.
억제제는 약 1 내지 10,000 ppm, 예를 들어 약 10 내지 60 ppm, 또는 약 15 내지 60 ppm, 또는 약 30 내지 60 ppm의 농도로 전해액에 제공될 수도 있다. 이 맥락에서, ppm (parts per million) 은 전해액 내의 억제제 분자들의 질량 분율이다. 일부 경우들에서, 억제제는 적어도 약 10 ppm, 또는 적어도 약 15 ppm, 또는 적어도 약 20 ppm, 또는 적어도 약 30 ppm, 또는 적어도 약 50 ppm의 농도를 가질 수도 있다. 이들 또는 다른 경우들에서, 억제제는 약 1,000 ppm 이하, 예를 들어 약 500 ppm 이하, 약 100 ppm 이하, 약 75 ppm 이하, 약 60 ppm 이하, 또는 약 50 ppm 이하의 농도를 가질 수도 있다. 상이한 억제제들은 상이한 최적의 농도들을 가질 수도 있다. 다양한 실시예들에서, 억제제는 PEI이고 이 단락에 제시된 제한들 중 하나 이상을 충족하는 농도로 전해액에 존재한다.
촉진제들
어떠한 작용 메커니즘 또는 이론에도 얽매이지 않고, 촉진제들은 (단독으로 또는 다른 욕 첨가제들과 결합하여) 억제제들의 존재와 연관된 분극 효과를 국부적으로 감소시켜서, 전착 레이트를 국부적으로 증가시키는 경향이 있는 것으로 여겨진다. 감소된 분극 효과는 흡착된 촉진제가 가장 집중된 구역들에서 가장 현저하다 (즉, 분극은 흡착된 촉진제의 국부적 표면 농도의 함수로서 감소된다).
촉진제가 기판 표면에 강하게 흡착될 수도 있고 일반적으로 도금 반응들의 결과로서 측면으로-표면 부동성일 수도 있지만, 촉진제는 일반적으로 막 내에 상당히 포함되지 않는다. 따라서, 촉진제는 금속이 증착될 때 표면 상에 남는다. 리세스가 충진될 때, 국부적 촉진제 농도는 리세스 내의 표면 상에서 증가한다. 촉진제들은 억제제들과 비교할 때 보다 작은 분자들일 경향이 있고 리세스된 피처들 내로의 보다 빠른 확산을 나타낸다.
코발트를 증착하기에 유용할 수도 있는 예시적인 촉진제들은 이로 제한되지 않지만: N,N-디메틸-디티오카르바민산 (-3-설포프로필)에스테르; 3-메르캅토-프로필설폰산-(3-설퍼프로필) 에스테르; 3-설파닐-1-프로판 설포네이트; 3-메르캅토-1-프로판 설폰산 칼륨 염을 가진 카르보닌산-디티오-o-에틸에스테르-s-에스테르; bis-설포프로필 디설파이드; 3-(벤조티아졸일-s-티오)프로필 설폰산 나트륨 염; 피리디늄 프로필 설포베타인; 1-나트륨-3-메르캅토프로판-1-설포네이트; N,N-디메틸-디티오카르바민산-(3-설포에틸)에스테르; 3-메르캅토-에틸 프로필설폰산 (3-설포에틸)에스테르; 3-메르캅토-에틸설폰산 나트륨 염; 카르보닌산-디티오-o-에틸 에스테르-s-에스테르; 피리디늄 에틸 설포베타인; 및 티오우레아를 포함한다. 일부 경우들에서 이들 촉진제들의 조합이 사용된다. 특정한 실시예에서 촉진제는 3-설파닐-1-프로판 설포네이트 (흔히 MPS 또는 3-메르캅토-1-프로판 설폰산 나트륨 염으로서 지칭됨) 및/또는 티오우레아 (TU) 이다. 선택된 촉진제는 일부 경우들에서, 설폰산 컴포넌트 및/또는 에스테르 컴포넌트 및/또는 티올기를 포함할 수도 있다.
일부 실시예들에서, 촉진제는 약 1 내지 10,000 ppm, 예를 들어 약 150 내지 500 ppm, 또는 약 150 내지 400 ppm의 농도로 전해액에 존재한다. 일부 실시예들에서, 촉진제의 농도는 적어도 약 100 ppm, 적어도 약 150 ppm, 적어도 약 200 ppm, 또는 적어도 약 300 ppm이다. 이들 또는 다른 경우들에서, 촉진제의 농도는 약 1,000 ppm 이하, 또는 약 500 ppm 이하, 또는 약 400 ppm 이하일 수도 있다. 최적의 촉진제 농도는 사용된 촉진제의 아이덴티티 (identity) 에 따라 결정될 수도 있다. 다양한 실시예들에서, 촉진제는 MPS이고 이 단락에 제시된 제한들 중 하나 이상을 충족하는 농도로 전해액에 존재한다. 특정한 다른 실시예들에서, 촉진제는 티오우레아이고 이 단락에 제시된 제한들 중 하나 이상을 충족하는 농도로 전해액에 존재한다.
특정한 구현예들에서, 억제제와 촉진제의 특정한 조합이 사용될 수도 있다. 일 실시예에서, 억제제는 PEI이고 촉진제는 MPS이다. 또 다른 실시예에서, 억제제는 PEI이고 촉진제는 티오우레아이다.
보텀-업 충진에 영향을 줄 수 있는 또 다른 특성은 전해액 내의 촉진제 대 억제제의 비이다. 일부 실시예들에서, 촉진제:억제제의 비는 (질량에 기초하여 측정된) ppm으로 측정될 때, 적어도 약 3:1, 예를 들어 적어도 약 4:1이다. 즉, 용액 내의 훨씬 많은 촉진제는 용액 내의 억제제의 적어도 3배 또는 4배일 수도 있다. 이들 또는 다른 경우들에서, 촉진제:억제제의 비는 약 15:1 이하, 예를 들어 약 10:1 이하, 또는 약 6:1 이하, 또는 약 5:1 이하일 수도 있다.
평탄화제들
어떠한 작용 메커니즘 또는 이론에도 얽매이지 않고, 평탄화제들은 (단독으로 또는 다른 욕 첨가제들과 결합하여) 일부 경우들에서 특히 프로세싱되는 웨이퍼의 필드 구역과 같은 기판의 노출된 부분들에서 그리고 피처의 측벽들에서 촉진제들과 연관된 탈분극 효과를 상쇄하도록, 억제제들의 역할을 한다고 여겨진다. 평탄화제는 기판의 분극/표면 저항을 국부적으로 증가시키며 이로써 평탄화제가 존재하는 구역들에서 국부적 전착 반응을 느리게 할 수도 있다. 평탄화제들의 국부적 농도는 어느 정도로는 질량 이송 (mass transport) 에 의해서 결정된다. 따라서, 평탄화제들은 표면으로부터 돌출된 기하학적 구조들을 갖는 표면 구조들에 대해서 주로 작용한다. 이 작용은 전착된 층의 표면을 "매끄럽게 한다". 많은 경우들에서, 평탄화제는 확산 제한된 레이트이거나 이에 근사한 레이트로 기판 표면에서 반응 또는 소모되며, 따라서 평탄화제의 연속적인 공급은 종종 시간에 걸쳐 균일한 도금 조건들을 유지할 시에 유리하다고 여겨진다.
평탄화제 화합물들은 일반적으로 그들의 전기화학적 기능 및 영향에 기초하여 여러 평탄화제들로서 분류되며 특정한 화학적 구조 또는 조성 (formulation) 을 요구하지 않는다. 그러나, 평탄화제들은 종종 하나 이상의 질소, 아민, 이미드 또는 이미다졸을 포함하고, 또한 황 작용기들을 포함할 수도 있다. 특정한 평탄화제들은 하나 이상의 5 및 6 원소 (member) 링들 및/또는 컨주게이션된 (conjugated) 유기 화합물 유도체들을 포함한다. 질소기들은 링 구조의 일부를 형성할 수도 있다. 아민-함유 평탄화제들에서, 아민들은 1차 알킬 아민, 2차 알킬 아민 또는 3차 알킬 아민일 수도 있다. 또한, 아민은 아릴 아민 또는 헤테로사이클릭 아민일 수도 있다. 예시적인 아민들은 이로 제한되지 않지만, 디알킬아민들, 트리알킬아민들, 아릴알킬아민들, 트리아졸들, 이미다졸, 트리아졸, 테트라졸, 벤지미다졸, 벤조트리아졸, 피페리딘, 모르폴린들, 피페라진, 피리딘, 옥사졸, 벤족사졸, 피리미딘, 퀴놀린, 및 이소퀴놀린을 포함한다. 이미다졸 및 피리딘은 일부 경우들에서 유용할 수도 있다. 평탄화제들의 다른 예들은 Janus Green B 및 Prussian Blue를 포함한다. 평탄화제 화합물들은 또한 에톡사이드기들을 포함할 수도 있다. 예를 들어, 평탄화제는 폴리에틸렌 글리콜 또는 폴리에틸렌 옥사이드에서 발견되는 것과 유사한 일반적인 백본 (backbone) 및 이 체인에 걸쳐서 기능적으로 삽입된 아민의 단편들 (fragments) 을 포함할 수도 있다 (예를 들어, Janus Green B). 에폭사이드들은 이로 제한되지 않지만, 에피클로로하이드린 및 에피브로모하이드린과 같은 에피할로하이드린들, 및 폴리에폭사이드 화합물들을 포함한다. 에테르-함유 링키지 (linkage) 에 의해 서로 조인된 2개 이상의 에폭사이드 모이어티들 (moieties) 을 갖는 폴리에폭사이드 화합물들이 일부 경우들에서 유용할 수도 있다. 몇몇 평탄화제 화합물들은 폴리머성이지만 다른 것들은 그렇지 않다. 예시적인 폴리머성 평탄화제 화합물들은 이로 제한되지 않지만, 폴리에틸렌이민, 폴리아미도아민들, 및 아민과 다양한 산소 에폭사이드들 또는 설파이드들의 반응 생성물들을 포함한다. 비폴리머성 평탄화제의 일 예는 6-메르캅토-헥사놀이다. 또 다른 예시적인 평탄화제는 폴리비닐피롤리돈 (PVP) 이다.
코발트 증착의 맥락에서 특히 유용할 수도 있는 예시적인 평탄화제들은 이로 제한되지 않지만: 알킬레이티드 폴리알킬렌이민들; 폴리에틸렌 글리콜; 유기 설포네이트들; 4-메르캅토피리딘; 2-메르캅토티아졸린; 에틸렌 티오우레아; 티오우레아; 1-(2-하이드록시에틸)2-이미다졸리딘티온; 나트륨 나프탈렌 2-설포네이트; 아크릴아미드; 치환된 아민들; 이미다졸; 트리아졸; 테트라졸; 피페리딘; 모르폴린; 피페라진; 피리딘; 옥사졸; 벤족사졸; 퀴놀린; 이소퀴놀린; 쿠마린; 부틴 1:4 디올 및 이들의 유도체들을 포함한다. 이들 평탄화제들의 조합들은 또한 일부 경우들에서 사용될 수도 있다.
특정한 실시예들에서, 평탄화제는 약 1 내지 10,000 ppm, 또는 약 10 내지 1,000 ppm, 또는 약 10 내지 500 ppm의 농도로 존재할 수도 있다. 일부 경우들에서, 평탄화제의 농도는 적어도 약 1 ppm, 또는 적어도 약 100 ppm일 수도 있다. 이들 또는 다른 경우들에서, 평탄화제의 농도는 약 500 ppm 이하, 또는 약 1000 ppm 이하일 수도 있다.
보텀 -업 충진
보텀-업 충진 메커니즘에서, 도금 표면 상의 리세스된 피처는 피처의 하단으로부터 상단으로 금속으로 도금되는 경향이 있다. 피처 내 및 필드 구역에서 증착 레이트를 제어하는 것은 균일한 충진을 달성하고 피처들 내에 보이드들 또는 심들을 포함하는 것을 회피하는 것을 돕는다. 상술된 3가지 타입들의 첨가제들은 보텀-업 충진을 성취하는데 유리하며, 첨가제들 각각은 기판 표면에서의 분극을 선택적으로 증가 또는 감소시키도록 작용한다.
기판이 전해액 내에 침지된 후에, 억제제가 기판의 표면 상에, 특히 필드 구역과 같은 노출된 구역들에서 흡착된다. 초기 도금 스테이지들에서, 리세스된 피처의 상단과 하단 사이에서 억제제 농도의 실질적 차가 존재한다. 이러한 차는 억제제 분자의 상대적으로 큰 사이즈 및 이에 대응하는 느린 이송 특성들로 인해서 존재한다. 이러한 동일한 초기 도금 시간 동안, 촉진제들이 피처의 하단 및 측벽들을 포함하는 도금 표면에 걸쳐서 낮고, 실질적으로 균일한 농도로 축적된다고 여겨진다. 촉진제가 억제제보다 보다 신속하게 피처들 내로 확산되기 때문에, 피처 내에서 (특히, 피처 하단에서) 촉진제:억제제의 초기 비는 상대적으로 높다. 피처 내의 이러한 상대적으로 높은 초기 촉진제:억제제 비는 피처의 하단으로부터 상측으로 그리고 측벽들로부터 내측으로 신속한 도금을 촉진한다. 한편, 필드 구역 내의 초기 도금 레이트는 보다 낮은 촉진제:억제제 비로 인해서 상대적으로 낮다. 따라서, 초기 도금 스테이지들에서, 도금은 피처 내에서 상대적으로 빠르게 일어나고 필드 구역 내에서 상대적으로 느리게 일어난다.
도금이 진행됨에 따라서, 피처는 금속으로 충진되고 피처 내의 표면적은 감소된다. 표면적이 감소되고 촉진제가 표면 상에 실질적으로 남아 있기 때문에, 피처 내의 촉진제의 국부적 표면 농도는 도금이 진행됨에 따라서 증가한다. 피처 내에서의 이러한 증가된 촉진제 농도는 보텀-업 충진에서 유리한 도금 레이트 차를 유지시키는 것을 돕는다.
도금의 후속 스테이지들에서, 특히 오버버든 (overburden) 이 증착됨에 따라서, 촉진제가 특정한 구역들 (예를 들어, 충진된 피처들 위에) 바람직하지 않게 구축되며, 이로써 목표된 것보다 고속으로 국부적 도금이 발생한다. 평탄화제는 이러한 효과를 상쇄시키도록 사용될 수도 있다. 평탄화제의 표면 농도는 표면의 노출된 구역들에서 (즉, 리세스된 피처들 내가 아님) 그리고 대류 현상이 가장 활발한 곳에서 가장 높다. 평탄화제가 촉진제를 대체하고 국부적 분극을 증가시키고 표면의 구역들에서 국부적 도금 레이트를 감소시키며, 그렇지 않으면 이 구역들은 증착물 상의 다른 위치들에서보다 보다 높은 레이트로 도금될 것이라고 여겨진다. 즉, 평탄화제는 적어도 부분적으로 표면의 노출된 구역들에서, 특히 돌출된 구조들에서 촉진제 화합물의 영향을 감소시키거나 제거하는 경향이 있다. 평탄화제가 없다면, 피처는 과충진 (overfill) 되고 범프 (bump) 를 생성하는 경향이 있을 수도 있다. 따라서, 보텀-업 충진 도금의 후속 스테이지들에서, 평탄화제들은 상대적으로 편평한 증착물을 생성하는데 유리하다.
억제제, 촉진제, 및 평탄화제를 조합하여 사용하는 것은 상대적으로 편평한 증착된 표면을 생성하면서 피처로 하여금 보이드들 없이 보텀-업 충진되게 할 수도 있다. 첨가제 화합물들의 정확한 아이덴티티/조성은 통상적으로 첨가제 공급자들에 의해서 영업 비밀들로서 유지되며, 따라서 이러한 화합물들의 정확한 성질에 대한 정보는 공적으로 입수할 수 없다.
특정한 실시예들에서 코발트가 리세스된 피처들 내로 전기도금되는 경우에, 피처들은 약 10 내지 150 ㎚, 또는 약 15 내지 100 ㎚의 폭을 가질 수도 있다. 일부 경우들에서 피처들은 약 30 ㎚ 이하의 폭을 갖는다. 이들 또는 다른 경우들에서, 피처들은 약 30 내지 100 ㎚, 또는 약 50 내지 200 ㎚의 깊이를 가질 수도 있다. 예시적인 종횡비들은 다양한 실시예들에서 약 2 내지 20일 수도 있다. 리세스된 피처의 종횡비는 리세스된 피처의 개구 근방에서 피처의 폭으로 나눠진 피처의 깊이로서 측정된다. 즉, 종횡비 5는 5/1의 높이 대 폭 비 (깊이/폭) 를 의미하고, 또한 때때로 5:1 (깊이:폭) 로서 표현된다.
상기에 언급된 바와 같이, 특정한 실시예들에서, 특정한 억제제들 또는 촉진제들이 사용될 수도 있다. 일부 경우들에서, 억제제들 또는 촉진제들의 특정한 조합이 사용될 수도 있다. 일 예시적인 조합은 억제제로서 폴리에틸렌이민 (PEI) 그리고 촉진제로서 3-메르캅토-1-프로판 설폰산 나트륨 염 (MPS) 이다. 또 다른 예시적인 조합은 억제제로서 PEI 그리고 촉진제로서 티오우레아이다.
도 3a 내지 도 3d는 코발트가 다양한 억제제/촉진제 첨가제 패키지들을 사용하여 리세스된 피처들 내로 전기도금되는 코발트 전기도금 프로세스의 결과들을 도시한 FIB/SEM (focused ion beam scanning electron microscope) 이미지들이다. 리세스된 피처들은 약 25 ㎚의 폭을 가졌고, 그리고 50 Å 두께의 코발트 씨드 층을 포함했다. 도 3a에서 기판은 억제제로서 PEI 그리고 촉진제로서 MPS를 포함한 전해액에서 도금되었다. 도 3b에서 기판은 억제제로서 PEI 그리고 촉진제로서 티오우레아를 포함한 전해액에서 도금되었다. 도 3a 및 도 3b에 도시된 피처들은 보텀-업 방식으로 도금되었고, 어떠한 심들 또는 보이드들도 피처들에서 보이지 않는다. 대조적으로, 도 3c 및 도 3d에 도시된 피처들은 컨포멀하게 도금된 측벽들이 서로를 향하여 가까워졌을 때 형성된 수직으로 지향된 심들로 도시된 바와 같이, 컨포멀한 방식으로 도금되었다. 도 3c에서 기판은 억제제로서 PEI 그리고 촉진제로서 TIS (tetraisothiuramdisulfide) 를 포함한 전해액에서 도금되었고, 도 3d에서 기판은 억제제로서 PEI 그리고 촉진제로서 DPS (diphenyldisulfide) 를 포함한 전해액에서 도금되었다. 도 3c 및 도 3d에서 사용된 대안적인 디설파이드 촉진제들은 전적으로 컨포멀한 충진 거동을 산출했다.
도 4a 및 도 4b는 2개의 상이한 전해액 용액들을 사용하여 코발트로 전기도금된 리세스된 피처들을 가진 기판들의 FIB/SEM 이미지들을 도시한다. 리세스된 피처들은 약 25 ㎚의 폭을 가졌고, 50 Å 두께의 코발트 씨드 층을 가졌다. 도 4a에서 기판은 어떠한 촉진제 없이 억제제로서 PEI를 포함한 전해액에서 전기도금되었다. 도 4b에서 기판은 억제제로서 PEI 그리고 촉진제로서 MPS를 포함한 전해액에서 전기도금되었다. 도 4c 및 도 4d는 도 4a 및 도 4b에 관하여 기술된 2개의 상이한 전해액 용액들을 사용하여 코발트로 충진된 리세스된 피처들을 가진 기판의 STEM 이미지들을 도시한다. 특히, 도 4c에서 기판은 어떠한 촉진제 없이 억제제로서 PEI를 포함한 전해액에서 전기도금되었고 (도 4a의 기판과 매우 유사), 그리고 도 4d에서 기판은 억제제로서 PEI 그리고 촉진제로서 MPS를 포함한 전해액에서 전기도금되었다 (도 4b의 기판과 매우 유사). 도 4a 내지 도 4d는 MPS가 충진 레이트를 증가시키고 그리고 보텀-업 성장 메커니즘을 촉진하도록 촉진제로서 작용한다는 것을 도시한다.
도 5a 내지 도 5d는 다양한 농도들의 상이한 도금 첨가제들을 함유한 전해액들에서 코발트를 사용하여 도금된 리세스된 피처들을 가진 기판들의 STEM 이미지들을 도시한다. 리세스된 피처들은 약 25 ㎚의 폭을 가졌고 50 Å 두께의 코발트 씨드 층을 포함했다. 이들 도면들은 매우 고품질의 충진 결과들을 나타낸다. 도 5a에서 기판은 억제제로서 약 30 ppm PEI 그리고 촉진제로서 약 150 ppm MPS를 포함한 전해액에서 도금되었다. 도 5a에서 기판은 약 1.6 mA/㎠의 전류 밀도로 도금되었다. 도 5b에서 기판은 약 6.3 mA/㎠의 보다 높은 전류 밀도가 사용되었지만, 도 5a의 조성과 동일한 조성을 가진 전해액에서 도금되었다. 도 5c에서 기판은 억제제로서 약 30 ppm PEI 그리고 촉진제로서 약 300 ppm MPS를 포함한 전해액에서 도금되었다. 도 5c에서 기판은 약 1.5 mA/㎠의 전류 밀도로 도금되었다. 도 5a 및 도 5b와 관련되어 사용된 전해액과 비교할 때, 도 5c에서 사용된 전해액은 2배의 촉진제를 가졌다. 도 5d에서 기판은 억제제로서 30 ppm PEI 그리고 촉진제로서 약 400 ppm 티오우레아를 포함한 전해액에서 도금되었다. 도 5d에서 기판은 약 1.6 mA/㎠의 전류 밀도로 도금되었다. 도 5a 내지 도 5d의 결과들은 모두 고품질 코발트 전기도금을 나타낸다. 도 5a 및 도 5b의 도금 결과들은 특히 고품질이다.
전기도금하도록 사용된 파형은 또한 보텀-업 도금 메커니즘에 영향을 줄 수 있다. 전위 및 전류 밀도의 최적의 범위는 기판, 및 전해액 내의 첨가제들 및 코발트의 농도에 따라 결정될 것이다. 일반적으로, 전류 효율은 전류 밀도와 함께 증가한다. 그러나, (예를 들어, 억제제, 촉진제, 등) 전기도금 첨가제들이 사용될 때, 전류 밀도는 첨가제들의 결과로서 히스테리시스 윈도우 내에서 유지될 수도 있다. 기판의 시트 저항은 또한 최적의 전위에 영향을 줄 수 있고 보다 저항성 막들은 일반적으로 상대적으로 보다 높은 전위들로 도금된다. 약 3 g/L 코발트 이온들을 가진 전해액에서 상대적으로 저항성 기판 (예를 들어, 처음에 적어도 약 200 Ω/㎠의 저항을 가진 기판) 이 사용되는 일 예에서, 전류 밀도는 HgSO4 수은 설페이트 기준 전극에 대해 약 1.7 내지 2.1 V에서 약 3 내지 4 mA/㎠ 범위일 수도 있다. 이 범위는 단지 일 예를 나타내고, 그리고 특히 상이한 기판 또는 전해액 조성이 사용되는 경우에, 양 방향으로 연장될 수도 있다. 특정한 경우들에서, 예를 들어, 일정한 전류 밀도는 전기도금 프로세스의 일부 또는 전부 동안 사용될 수도 있다. 전류 밀도는 일부 실시예들에서 약 1 내지 7 mA/㎠의 전류 밀도로 일정하게 유지될 수도 있다. 전기도금 동안 사용될 수도 있는 가능한 파형들/기법들에 관한 추가의 상세사항들이 이하에 논의된다.
거친 막 증착 대 매끄러운 막 증착
코발트를 전기도금할 때 때때로 직면하는 또 다른 문제는 발생한 코발트 막이 바람직하지 않게 거칠다는 것이다. 예를 들어, 코발트가 잘 알려진 첨가제 패키지들을 사용하는 코발트계 VMS (virgin makeup solution) 를 사용하여 코발트 씨드 층 상에 도금될 때, 꽤 거친 막들을 발생시킨다. 어떠한 작용 메커니즘 또는 이론에도 얽매이지 않고, 이 거칠기는 코발트 표면과 유기 첨가제들의 알맞지 않은 상호작용들/습식으로부터 발생할 수도 있고, 이는 증착된 막이 핵 생성하고/확산하는 방식에 영향을 준다고 여겨진다.
상부에 증착이 일어나는 표면은 발생한 막의 거칠기에 관한 큰 효과를 가져올 수 있다. 이 표면은 씨드 층일 수도 있거나, 이 표면은 기판을 형성하는 또 다른 재료일 수도 있다. 명료성을 위해, 상부에 증착이 일어나는 표면은 씨드 층으로서 지칭될 것이다. 상대적으로 보다 저항성인 씨드 층들은 통상적으로 상대적으로 보다 거친 막들을 발생시킨다. 이 차이는 보다 저항성인 씨드 층이 존재할 때, 도금이 통상적으로 보다 음인 기판 분극에서 일어난다는 사실에 기인하여 일어날 수도 있다. 보다 음 전위/보다 큰 분극 레벨들에서, 보다 높은 정도의 수소 방출이 있고, 이는 버블들을 생성하고 상대적으로 보다 거친 막을 촉진할 수 있다.
코발트 씨드 층들은 약 100 내지 500 Ω/㎠의 저항을 가질 수도 있고, 종종 약 20 Ω/㎠의 시트 저항을 갖는, 구리 씨드 층들보다 보다 거친 막들을 통상적으로 야기한다. 구리 씨드 층들이 사용되는 경우에, 도금 전압은 HgSO4 수은 설페이트 기준 전극에 대해 약 -0.5 V일 수도 있다. 대조적으로, 코발트 씨드 층들이 사용되는 경우에, 총 도금 전위는 HgSO4 수은 설페이트 기준 전극에 대해 약 -1.0 내지 -3.5 V, 예를 들어 약 -1.5 내지 -2.5 V, 또는 약 -1.8 내지 -2.0 V일 수도 있다. 이들 전압들은 특히 도금이 상대적으로 얇은 씨드 층 상에서 일어나는 실시예들과 관련된다. 일부 실시예들에서, 씨드 층은 약 10 내지 100 Å 두께, 예를 들어 약 15 내지 30 Å 두께, 또는 약 30 내지 50 Å 두께이다. 이들 또는 다른 경우들에서, 씨드 층은 약 100 Å 두께 이하, 예를 들어 약 50 Å 두께 이하일 수도 있다. 보다 음 전압 및 보다 큰 분극은 구리 씨드 층들 상에 보다 매끄러운 막 그리고 코발트 씨드 층들 상에 보다 거친 막을 야기한다. 이 거칠기의 차이는 씨드 층 상에 도금된 금속에 상관없이 홀딩된다. 구리 씨드 층들이 보다 매끄러운 막들을 야기할 수도 있지만, 구리 씨드 층들은 특정한 실시예들에 대해 적절하지 않을 수도 있다. 예를 들어, 고품질 구리 씨드 층이 증착될 수 없는 특정한 경우들에서 코발트 씨드 층을 증착하는 것이 가능할 수도 있다.
도 6a 내지 도 6d는 다양한 코발트 기판들/막들에 대한 이미지들 및 통상적인 RMS 거칠기 값들을 나타낸다. 특히, 도 6a는 30 Å의 코발트의 블랭킷을 가진 블랭크 기판을 도시하고, 도 6b는 30 Å의 코발트의 블랭킷 상에 코발트계 VMS에서 도금된 10 ㎚ 코발트 막을 도시하고, 도 6c는 30 Å의 코발트의 블랭킷 상에 촉진제 (MPS 촉진제) 를 가진 코발트계 VMS에서 도금된 10 ㎚ 코발트 막을 도시하고, 그리고 도 6d는 30 Å의 코발트의 블랭킷 상에 촉진제 (MPS) 및 억제제 (PEI 억제제) 양자를 가진 코발트계 VMS에서 도금된 10 ㎚ 코발트 막을 도시한다. 나열된 RMS (root mean square) 값들은 증착된 막의 거칠기에 관한 것이고, 보다 높은 RMS 값들은 상대적으로 보다 거친 막들을 나타낸다. 도 3a의 블랭크 30 Å 코발트 기판은 단지 약 0.5 ㎚의 RMS 값을 가졌고, 반면에 도 3b의 VMS에서 도금된 코발트 막은 약 2.7의 RMS 값을 가졌고, 촉진제를 가진 VMS에서 도금된 코발트 막은 약 3.4의 RMS 값을 가졌고, 그리고 촉진제 및 억제제를 가진 VMS에서 도금된 코발트 막은 7.0 이상의 RMS 값을 가졌다. 즉, 통상적인 도금 첨가제들, 특히 억제제의 사용은 매우 거친 막들을 발생시킬 수 있다. 도금 용액에의 억제제 및 촉진제의 첨가는 약 2.5의 양만큼 거칠기를 증가시켰다. 또한, 도금된 막들의 시트 저항은 또한 도 6b의 약 50 Ω/㎠으로부터 도 6c의 약 68 Ω/㎠으로, 그리고 도 6d의 약 153 Ω/㎠으로 증가했다. 시트 저항은 도금된 막의 거칠기와 함께 증가한다.
코발트 막의 거칠기는 특정한 첨가제들을 가진 전해액에서 막을 전기도금함으로써 최소화될 수 있다. 평탄화제들, 습윤제들, 및 광택제들은 모두 보다 매끄러운 막들을 촉진할 수 있다. 평탄화제들은 주변 구역들과 비교할 때 상대적으로 들어간 씨드 층의 구역들에서 핵 생성을 촉진함으로써 균일한/연속적인 핵 생성 (따라서 매끄러운 막) 을 촉진하는 것을 도울 수 있고, 이로써 상대적으로 거친 씨드 층의 효과를 상쇄한다. 또한, 평탄화제들은 증착이 계속될 때 피크 구역들과 비교하여 중공 구역들에서 증착을 촉진하도록 작용하고, 이로써 표면을 평탄화하고 보다 매끄러운 막을 증착한다. 코발트를 전기도금하기 위한 적절한 평탄화제들은 컨포멀한 충진 대 보텀-업 충진과 관련된 섹션에서 상기에 기술된다.
때때로 계면활성제들로서 지칭된 습윤제들은 기판 상의 습식 거동을 향상시키고 이로써 피팅 (pitting) 을 방지하도록 전해액에 첨가될 수 있다. 코발트 증착의 맥락에서 적합한 습윤제들은 이로 제한되지 않지만: 알킬 페녹시 폴리에톡시에탄올들; 폴리옥시에틸렌과 폴리에틸렌글리콜 폴리머들의 화합물들; 및 폴리옥시에틸렌과 폴리옥시프로필렌의 블록 및 랜덤 코폴리머들을 포함한다. 특정한 실시예들에서, 습윤제는 약 1 내지 10,000 ppm, 예를 들어 약 100 내지 1000 ppm의 농도로 존재할 수도 있다. 일부 실시예들에서, 평탄화제의 농도는 적어도 약 1 ppm, 또는 적어도 약 100 ppm이다. 이들 또는 다른 실시예들에서, 평탄화제의 농도는 약 5000 ppm 이하, 예를 들어 약 1000 ppm 이하일 수도 있다.
광택제들은 또한 고 도금 레이트 및 고품질, 최적의 광택을 가진 매끄러운/광택이 나는 막을 달성하도록 전해액에 첨가될 수도 있다. 코발트 증착의 맥락에서 적합한 광택제들은 이로 제한되지 않지만: 3-설파닐-1-프로판 설포네이트 (MPS, 또한 3-메르캅토-1-프로판 설폰산 나트륨 염으로서 지칭됨); 2-메르캅토-에탄 설폰산 나트륨 염; 바이설포프로필 디설파이드; N,N-디메틸디티오카르바민산 에스테르 나트륨 염; (o-에틸디티오카르보나토)-S-(3-설퍼프로필)-에스테르 칼륨 염; 3-[(아미노-이미노메틸)-티오]-1-프로판 설폰산 나트륨 염; 페놀프탈레인; 락톤; 락탐들; 사이클릭 설페이트 에스테르들; 사이클릭 이미드들; 사이클릭 옥사졸리논들; 비대칭 알킨 설폰산들; (N-치환된 피리딜)-알킬 설폰산 베타인들; 아미노 폴리아릴메탄들; 피리딘 유도체들; 퀴놀린 유도체들; 및 설포네이티드 아릴 알데히드들을 포함한다. 특정한 구현예들에서, 광택제는 약 1 ppb 내지 1 g/L, 또는 약 10 ppb 내지 100 ppm의 농도로 전해액에 존재할 수도 있다. 일부 실시예들에서, 광택제는 적어도 약 1 ppb, 예를 들어 적어도 약 10 ppb의 농도로 존재한다. 이들 또는 다른 경우들에서, 광택제는 약 100 ppm 이하, 예를 들어 약 10 ppm 이하의 농도를 가질 수도 있다.
특정한 종은 본 명세서에 기술된 바와 같이 첨가제의 2개 이상의 타입의 목적을 서빙할 수도 있다. 예를 들어, 3-설파닐-1-프로판 설포네이트 (MPS) 는 촉진제 및 광택제 양자의 역할을 할 수 있고, 티오우레아는 촉진제 및 평탄화제 양자의 역할을 할 수 있다. 전해액에 존재하는 특정한 화학 종이 첨가제들의 2개의 상이한 타입들의 기능을 수행할 수 있는 일부 경우들에서, 하나 이상의 부가적인 첨가제 종은 첨가제들의 이들 타입들 중 하나 또는 양자의 기능을 보완하도록 사용될 수도 있다. 예를 들어, 전해액은 PEI (억제제의 역할을 함), 티오우레아 (촉진제 및 평탄화제의 역할을 함), 그리고 이미다졸 (또한 평탄화제의 역할을 함) 을 포함할 수도 있다.
도 7a 내지 도 7d는 전해액에서 다양한 농도들로 평탄화제 (이 경우에서 폴리에틸렌 글리콜, MO, St. Louis 소재의 Sigma-Aldrich로부터 입수 가능한 PEG 1000) 를 포함한 효과를 예시한다. 도 7a에 도시된 기판은 코발트계 VMS에서 코발트로 전기도금되었다. 도 7b에 도시된 기판은 평탄화제로서 10 ppm PEG 1000을 첨가하여 도 7a에 관하여 사용된 코발트계 VMS에서 전기도금되었다. 도 7c에 도시된 기판은 100 ppm PEG 1000을 가진 코발트계 VMS에서 도금되었다. 도 7d에 도시된 기판은 300 ppm PEG 1000을 가진 코발트계 VMS에서 도금되었다. 평탄화제 종을 포함한 전해액으로 도금되었던 기판들은 실질적으로 보다 낮은 RMS 거칠기 값들을 나타냈다. 특히, RMS 값들은 평탄화제가 전해액에 존재했을 때 대략 절반만큼 감소한다. 거칠기의 감소는 또한 도금된 막의 저항의 감소에 대응한다.
씨드 층의 전처리
기판 상에 재료를 전기도금하도록, 기판에는 통상적으로 기판의 상부의 전도성 씨드 층이 제공된다. 씨드 층은 종종 PVD (physical vapor depostion), ALD (atomic layer depostion), 또는 CVD (chemical vapor depostion) 에 의해 증착된다. 많은 경우들에서 이 씨드 층은 산화될 수 있고, 이는 전기도금 프로세스 및 결과들에 유해하게 영향을 준다. 예를 들어, 산화된 씨드 층은 매우 거친 전기도금된 막을 발생시킬 수 있고, 일부 경우들에서 전기도금 프로세스의 실패를 발생시킬 수 있다. 이러한 산화는 기판이 노출되는 대기에 존재하는 산소 또는 수증기와 씨드 층 사이의 반응으로부터 발생할 수도 있다. 산화된 층은 종종 꽤 얇다. 그러나, 심지어 옥사이드의 얇은 층은 현재의 기술 노드들에서 사용된 얇은 씨드 층들의 상당한 부분 (또는 심지어 전체 두께) 을 나타낼 수 있다.
산화된 씨드 층들은 몇몇의 이유들로 문제가 많다. 첫째로, 산화된 표면은 상부에 도금하기가 어렵다. 전기도금 욕 첨가제들이 금속 옥사이드 및 순금속 상에 가질 수 있는 상이한 상호작용들에 기인하여, 불균일한 도금이 발생할 수도 있다. 유사하게, 금속 옥사이드와 순금속 사이의 전도도의 차들의 결과로서, 불균일한 도금이 발생할 수도 있다. 둘째로, 보이드들이 도금을 지원하도록 사용할 수 없는 금속 씨드의 부분들을 이룰 수도 있는 금속 씨드 내에 형성될 수도 있다. 보이드들은 부식성 도금 용액들에 노출되는 동안 금속 옥사이드의 융해의 결과로서 형성될 수도 있다. 보이드들은 또한 불균일한 도금에 기인하여 표면 상에 형성될 수도 있다. 부가적으로, 산화된 표면의 상단 상의 도금 벌크 금속은 부착 또는 박리 문제들을 야기할 수 있고, 이는 CMP (chemical mechanical planarization) 와 같은 차후의 프로세싱 단계들 후에 보이드들을 더 야기할 수 있다. 셋째로, 금속 옥사이드 형성은 금속 옥사이드가 캡핑 층들에 대한 부착을 제한할 수도 있는 경우에, 캡핑 (capping) 과 같은 전착 후 단계들을 지연시킬 수도 있다.
금속 씨드 층의 증착 후 하지만 씨드 층 상의 벌크 금속의 전기도금 전에, 금속 씨드 층 상의 금속 옥사이드의 형성을 피하는 것은 어려울 수도 있다. 다양한 단계들은 주변 조건들에서 산소 또는 수증기에 금속 씨드 층을 노출시킬 수도 있는 금속을 전기도금하기 전에 일어난다. 또한, 씨드 층은 씨드 층을 보다 절연 상태로 만들고, 따라서 상부에 도금되기를 보다 어렵게 만드는 경향이 있는 불순물들 (예를 들어, 탄소) 을 포함할 수 있다. 최적의 도금 결과들을 달성하도록, 코발트 씨드 층은 표면 옥사이드를 환원시키고 탄소 불순물들을 제거하기 위해 전기도금 전에 처리될 수도 있다. 탄소 불순물 이슈는 특히 코발트 씨드 층 상에 도금될 때와 관련된다. 구리 씨드 층들은 어떠한 탄소 불순물들 없이 쉽게 증착될 수 있다. 이와 같이, 코발트 씨드 층이 사용되는 경우, 특히 코발트 씨드 층이 CVD 또는 ALD를 통해 증착되는 경우, 씨드 층 내에 탄소 불순물들을 가질 가능성이 특히 높은 경우에, 이러한 전처리 프로세스들에 대한 필요가 더 많아진다.
표면 옥사이드를 환원시키고 씨드 층 내의 불순물들을 제거하기 위한 2개의 전처리 방법들이 본 명세서에 기술된다. 일 전처리 방법은 씨드 층 상의 금속 옥사이드가 플라즈마에서 또 다른 캐리어 가스 (예를 들어, He, Ar, N2, 등) 내의 순수한 H2 가스 (또는 또 다른 H-함유 가스) 의 분해로부터 형성되는 수소 라디칼들에 의해 환원되는, 수소-라디칼 기반 프로세스에 관한 것이다. 플라즈마는 기판으로부터 원격으로 생성될 수도 있다. 본 명세서에 기술된 제 2 전처리 방법은 형성 가스에 기판을 노출시키는 동안 행해질 수도 있는 어닐링 프로세스에 관한 것이다. 본 명세서의 임의의 실시예들은 이들 전처리 방법들 중 하나 또는 양자로 실시될 수도 있다.
플라즈마 전처리
도 8은 금속 씨드 층 상의 옥사이드들을 환원하고 기판 상에 금속을 도금하는 방법을 예시한 예시적인 흐름도를 도시한다. 프로세스 (800) 는 얇은 코발트 층과 같은 금속 씨드 층이 기판 상에 증착되는 단계 805로 시작될 수 있다. 이것은 기판의 도금 표면 상에 금속 씨드 층을 가진 기판을 제공한다. 기판은 일부 실시예들에서 약 3:1 초과 또는 약 5:1의 높이 대 폭 종횡비들을 가진 리세스들을 가질 수도 있다.
단계 805는 PVD 장치, ALD 장치, 또는 CVD 장치와 같은 증착 장치에서 일어날 수 있다. 프로세스 (800) 는 기판이 실질적으로 감소된 압력 또는 진공 분위기를 가진 챔버 또는 장치로 이송되는 단계 810로 계속될 수 있다. 챔버 또는 장치는 환원성 가스 종을 포함할 수 있다. 일부 실시예들에서, 환원성 가스 종은 수소 (H2), 암모니아 (NH3), 일산화탄소 (CO), 디보란 (B2H6), 설파이트 화합물들, 탄소 및/또는 하이드로카본들, 포스파이트들, 및/또는 하이드라진 (N2H4), 또는 이들의 임의의 조합을 포함할 수 있다. 단계 810에서 이송 동안, 기판은 금속 씨드 층의 표면으로 하여금 산화되게 할 수 있는 주변 조건들에 노출될 수도 있다. 따라서, 금속 씨드 층의 적어도 일부분은 산화된 금속으로 변환될 수도 있다.
단계 815에서, 기판이 감소된 압력 또는 진공 분위기에 있는 동안, 환원성 가스 종이 리모트 플라즈마에 노출될 수도 있다. 리모트 플라즈마는 예를 들어, H*, NH2 *, 또는 N2H3 *과 같은 환원성 가스 종의 라디칼들을 생성할 수도 있다. 환원성 가스 종의 라디칼들은 순금속성 표면을 생성하도록 금속 옥사이드 표면과 반응한다. 이하의 반응식 1은 수소 라디칼들로 분해된 환원성 가스 종 (수소 가스) 의 예를 나타낸다. 반응식 2는 금속 옥사이드를 금속으로 변환하도록 금속 옥사이드 표면과 반응하는 수소 라디칼들을 나타낸다. 분해되지 않은 수소 가스 분자들 또는 수소 가스 분자들을 형성하도록 재결합하는 수소 라디칼들에 대해, 수소 가스 분자들은 반응식 3에 도시된 바와 같이, 금속 옥사이드를 금속으로 변환하기 위한 환원제의 역할을 여전히 할 수 있다.
반응식 1: H2 → 2H*
반응식 2: (x)2H* + MOx → M + (x)H2O
반응식 3: xH2 + MOx → M + xH2O
환원성 가스 종의 라디칼들 또는 환원성 가스 종 자체는 단계 820에 도시된 바와 같이, 금속 씨드 층과 일체화된 막의 형태로 금속 옥사이드를 금속으로 변환하는 조건들 하에서 금속 옥사이드와 반응할 수도 있다.
금속 씨드 층과 일체화된 막의 형태로 금속 옥사이드를 금속으로 변환하기 위한 프로세스 조건들은 금속의 선택 및/또는 환원성 가스 종의 선택에 따라 가변할 수 있다. 일부 실시예들에서, 환원성 가스 종은 H2, NH3, CO, 탄소 및/또는 하이드로카본들, B2H6, 설파이트 화합물들, 포스파이트들, 및 N2H4 중 적어도 하나를 포함할 수 있다. 또한, 환원성 가스 종은 상대적으로 불활성 가스 종과 같은 혼합 가스 종과 결합될 수 있다. 상대적으로 불활성 가스 종의 예들은 질소 (N2), 헬륨 (He), 네온 (Ne), 크립톤 (Kr), 크세논 (Xe), 라돈 (Rn), 및 아르곤 (Ar) 을 포함할 수 있다. 환원성 가스 종의 플로우 레이트는 프로세싱을 위한 웨이퍼의 사이즈에 따라 가변할 수 있다. 예를 들어, 환원성 가스 종의 플로우 레이트는 단일의 450 ㎜ 웨이퍼를 프로세싱하기 위해 약 10 sc㎝ (standard cubic centimeter per minute) 내지 약 100,000 sc㎝일 수 있다. 다른 웨이퍼 사이즈들이 또한 사용될 수 있다. 예를 들어, 환원성 가스 종의 플로우 레이트는 단일의 300 ㎜ 웨이퍼를 프로세싱하기 위해 약 500 sc㎝ 내지 약 30,000 sc㎝일 수 있다.
환원 챔버 내의 온도 및 압력과 같은 프로세싱 조건들은 또한 금속 씨드 층과 일체화된 막의 형태로 금속 옥사이드의 금속으로의 변환을 허용하도록 제어될 수 있다. 일부 실시예들에서, 환원 챔버의 온도는 환원성 가스 종의 라디칼들로의 해리를 허용하도록 상대적으로 높을 수 있다. 예를 들어, 환원 챔버는 약 10 내지 500 ℃, 예를 들어, 약 100 내지 300 ℃, 또는 약 200 내지 300 ℃일 수 있다. 특정한 예에서 챔버는 약 250 ℃의 온도로 유지된다. 보다 높은 온도들이 금속 옥사이드 환원 반응들의 속도를 높이고 환원성 가스 분위기에 대한 노출의 지속기간을 단축하도록 사용될 수도 있다. 일부 실시예들에서, 환원 챔버는 대기 내의 산소의 존재를 최소화하는 것이 재산화의 위험을 감소시킬 수 있기 때문에, 환원성 가스 분위기로부터 임의의 산소를 실질적으로 제거하도록 상대적으로 저압을 가질 수 있다. 예를 들어, 환원 챔버는 진공 분위기 또는 약 0.1 Torr 내지 약 50 Torr, 예를 들어 약 0.1 내지 10 Torr, 또는 약 0.1 내지 5 Torr의 감소된 압력으로 펌프 다운될 (pumped down) 수 있다.
환원 챔버가 라디칼들로의 환원성 가스 종의 해리를 허용하도록 상대적으로 고온을 가질 수 있지만, 기판 자체의 온도는 금속 씨드 층에 대한 대미지를 회피하거나 감소시키도록 별도로 제어될 수도 있다. 금속은 문턱값 온도 초과의 온도에서 응집하기 시작할 수 있다. 응집의 효과들은 상대적으로 얇은 씨드 층들, 특히 약 100 Å 미만의 두께를 가진 씨드 층들에서 보다 현저하다. 응집은 비연속적인 금속 씨드 층을 형성하도록 비드들 (beads), 범프들 (bumps), 섬들 (islands), 또는 다른 집합체들로의 연속적인 또는 반-연속적인 금속 씨드 층의 임의의 콜레싱 (coalescing) 또는 비딩 (beading) 을 포함한다. 이것은 표면 위에 배치되고 도금 동안 증가된 보이딩 (voiding) 을 야기할 수 있는, 금속 씨드 층이 표면으로부터 벗겨지게 (peel away) 할 수 있다. 예를 들어, 응집이 구리에서 일어나기 시작하는 온도는 약 100 ℃ 초과이고, 응집이 코발트에서 일어나기 시작하는 온도는 약 500 ℃이다. 상이한 응집 온도들은 상이한 금속들에 대해 적절할 수도 있다.
기판의 온도를 제어하고 응집의 효과들을 회피하거나 감소시키도록, 환원 챔버 내의 능동적으로 냉각된 페데스탈 및/또는 가스 플로우 냉각 장치와 같은 냉각 시스템은 응집 온도 미만의 온도들에서 기판의 국부적 영역을 유지하도록 사용될 수 있다. 일부 실시예들에서, 기판은 페데스탈 상에 그리고 페데스탈과 직접 콘택트하여 지지될 수도 있다. 일부 실시예들에서, 갭은 페데스탈과 기판 사이에 존재할 수도 있다. 열 전달은 전도, 대류, 복사, 또는 이들의 조합들을 통해 일어날 수 있다.
환원성 가스 분위기에 대한 노출의 지속기간은 다른 프로세스 파라미터들에 따라 가변할 수 있다. 예를 들어, 환원성 가스 분위기에 대한 노출의 지속기간은 리모트 플라즈마 전력, 환원 챔버의 온도, 등을 증가시킴으로써 단축될 수 있다. 특정한 실시예들에서, 금속 씨드 층과 일체화된 막으로 금속 옥사이드 표면들을 순금속으로 환원하기 위한 노출의 지속기간은 약 1 초 내지 약 60 분일 수 있다. 예를 들어, 코발트 씨드 층들의 전처리를 위해, 노출의 지속기간은 약 10 내지 300 초, 예를 들어 약 60 내지 120 초일 수 있다.
도 8의 단계 825에서, 기판은 주변 조건들 하에서 또는 불활성 가스의 블랭킷 하에서 전기도금 시스템 또는 다른 전처리 장치로 이송될 수도 있다. 금속 씨드 층 내의 금속 옥사이드들이 환원성 가스 분위기에 금속 옥사이드 표면들을 노출시킴으로써 실질적으로 환원되지만, 단계 825를 수행하는 것은 대기 분위기에의 노출로부터 재산화의 부가적인 과제를 야기할 수도 있다. 일부 실시예들에서, 주변 조건들에의 노출은 이송의 지속기간을 단축시키는 것 또는 이송 동안 대기를 제어하는 것과 같은 기법들을 사용하여 최소화될 수도 있다. 부가적으로 또는 대안적으로, 이송은 주변 조건들보다 보다 적게 산화하는, 제어된 분위기 내에서 실시된다. 이송 동안 대기를 제어하기 위해, 예를 들어, 대기는 산소가 실질적으로 결여될 수도 있다. 분위기는 실질적으로 불활성이고/이거나 저압 또는 진공일 수도 있다. 일부 실시예들에서, 기판은 불활성 가스의 블랭킷 하에서 이송될 수도 있다. 이하에 논의되는 바와 같이, 단계 825에서의 이송은 리모트 플라즈마 장치로부터 전기도금 시스템으로 일어날 수도 있고, 리모트 플라즈마 장치는 전기도금 시스템에 일체화되거나 다른 방식으로 연결된다. 단계 830에서, 금속은 기판 상에 전기도금될 수도 있다.
리모트 플라즈마 전처리는 이하에 더 기술되는 바와 같이, 시트 저항의 감소를 발생시킬 수도 있다. 일부 실시예들에서, 시트 저항은 적어도 약 15 %, 예를 들어 적어도 약 25 %, 적어도 약 50 %, 또는 적어도 약 70 %만큼 감소된다. 이들 또는 다른 경우들에서, 리모트 플라즈마 전처리 프로세스 후 씨드의 시트 저항은 약 50 내지 1000 Ω/㎠, 또는 약 100 내지 500 Ω/㎠일 수도 있다. 이하에 언급된 바와 같이, 저항의 감소는 씨드 층을 증착하도록 사용된 방법에 적어도 부분적으로 의존한다.
이 전처리 단계는 전체가 참조로서 본 명세서에 인용된, 2013년 9월 6일 출원되고, 발명의 명칭이 "METHOD AND APPARATUS FOR REMOTE PLASMA TREATMENT FOR REDUCING METAL OXIDES ON A METAL SEED LAYER"인, 미국 특허 출원 제 14/020,339 호에서 더 논의되고 기술된다.
어닐링 전처리
상기에 언급된 제 2 전처리 프로세스는 어닐링 프로세스에 관한 것이다. 상부에 씨드 층을 가진 기판은 상승된 온도에서 불활성 캐리어 가스 (예를 들어, 질소 (N2), 헬륨 (He), 네온 (Ne), 크립톤 (Kr), 크세논 (Xe), 라돈 (Rn), 아르곤 (Ar), 및 이들의 조합들) 와 함께 흐르는 환원성 가스 (예를 들어, H2, NH3, CO, 탄소 및/또는 하이드로카본들, B2H6, 설파이트 화합물들, 포스파이트들, N2H4, 및 이들의 조합들) 에 노출될 수도 있다. 다양한 경우들에서 기판은 H2/N2의 혼합물인 형성 가스에 노출된다. 일부 예들에서, 어닐링이 일어나는 챔버는 약 75 내지 400 ℃, 또는 약 75 내지 350 ℃, 또는 약 300 내지 400 ℃, 또는 약 325 내지 375 ℃로 유지될 수도 있다. 어닐링의 온도는 적어도 약 75 ℃, 적어도 약 150 ℃, 또는 일부 경우들에서 적어도 약 300 ℃일 수도 있다. 이들 또는 다른 경우들에서, 어닐링의 온도는 약 400 ℃ 이하, 약 350 ℃ 이하, 또는 약 300 ℃ 이하일 수도 있다. 특정한 실시예에서 챔버는 어닐링 동안 약 350 ℃의 온도로 유지된다. 챔버 내의 압력은 약 0.5 내지 3 Torr, 예를 들어 약 1 내지 1.5 Torr로 유지될 수도 있다. 환원성 가스는 약 10 내지 30,000 sc㎝, 예를 들어 약 500 내지 30,000 sc㎝의 레이트로 반응 챔버 내로 흐를 수도 있다. 이러한 플로우 레이트들은 300 ㎜ 직경 기판 상의 프로세싱에 관련되고 다른 사이즈들의 기판들에 대해 적절하게 조정될 수도 있다. 플로우 레이트들은 기판 면적에 기초하여 선형으로 스케일링될 (scale) 수도 있다. 어닐링 프로세스는 약 30 내지 300 초, 예를 들어 약 60 내지 120 초의 지속기간을 가질 수도 있다.
상기에 기술된 플라즈마 처리를 사용함에 따라, 씨드 층의 응집은 특정한 조건들 하에서 일어날 수도 있다. 응집들의 위험성은 상대적으로 보다 높은 기판 온도들에서 보다 높다. 일부 경우들에서, 기판 자체는 상기에 기술된 바와 같이 응집을 방지하도록 어닐링 동안 냉각될 수도 있다. 다양한 다른 경우들에서, 기판 온도는 응집이 이슈가 되지 않는 어닐링 (기판의 어떠한 능동 냉각 없이) 동안 충분히 낮게 유지된다.
어닐링 전처리는 본 명세서에 더 기술된 바와 같이, 시트 저항의 감소를 발생시킬 수도 있다. 일부 실시예들에서, 시트 저항은 적어도 약 15 %, 예를 들어 적어도 약 25 %, 적어도 약 50 %, 또는 적어도 약 70 %만큼 감소된다. 이들 또는 다른 경우들에서, 어닐링 프로세스 후 씨드의 시트 저항은 약 15 내지 1000 Ω/㎠, 또는 약 100 내지 500 Ω/㎠일 수도 있다. 이하에 언급된 바와 같이, 저항의 감소는 적어도 부분적으로 씨드 층을 증착하도록 사용된 방법에 의존한다.
어닐링은 전용 어닐링 챔버에서 일어날 수도 있거나, 어닐링은 다른 기능들을 수행하도록 구성된 프로세싱 챔버에서 일어날 수도 있다. 일 예에서, 어닐링은 씨드 층을 증착하도록 사용된 동일한 챔버에서 수행될 수도 있다. 어닐링이 일어나는 경우에 상관없이, 기판은 씨드 층의 재산화를 방지하는 조건들 하에서 전기도금 장치로 이송될 수도 있다. 이러한 조건들/기법들은 상기에 기술된다. 어닐링 프로세스를 수행하기 위한 하나의 가능한 장치는 전체가 참조로서 본 명세서에 인용된 미국 특허 출원 제 14/069,220 호에 더 기술된다.
도 9는 씨드 층을 증착하고, 씨드 층을 전처리하도록 어닐링 프로세스를 수행하고, 그리고 기판 상에 재료를 전기도금하는 일 방법에 대한 흐름도를 나타낸다. 방법 (900) 은 씨드 층이 증착되는 동작 905에서 시작된다. 동작 905는 도 8의 동작 805에 대응하고, 간결성을 위해 기술은 반복되지 않을 것이다. 동작 910에서 기판은 어닐링 프로세스가 일어날 어닐링 챔버로 선택 가능하게 이송될 수도 있다. 대안적으로, 어닐링 프로세스는 씨드 층이 증착되는 동일한 챔버에서 일어날 수도 있다. 어닐링이 씨드 증착과 상이한 챔버에서 일어나는 경우에, 어닐링 챔버로의 기판 이송은, 어닐링이 이송 동안 형성되는 임의의 옥사이드들을 환원시킬 것이기 때문에, 주변 조건들 하에서 통상적으로 실시된다. 다음에, 동작 915에서, 기판은 상기에 기술된 바와 같이 상승된 온도에 있는 동안 환원성 가스 (예를 들어, 형성 가스) 에 노출된다. 이 환원성 가스에의 노출은 동작 920에 기술된 바와 같이, 금속 씨드 층 상의 옥사이드들의 환원 및 씨드 층으로부터의 탄소 불순물들의 제거를 발생시킨다. 동작 925에서, 기판은 어닐링이 일어났던 챔버로부터 전기도금 시스템으로 이송될 수도 있다. 이 이송은 일부 경우들에서 주변 조건들 하에서 일어날 수도 있지만, 다른 경우들에서 이송은 플라즈마 전처리에 대해 상기에 기술된 바와 같이 제어된 대기에서 일어난다. 제어된 대기는 씨드 층를 재산화하는 위험을 최소화할 수 있다. 다음에, 동작 930에서, 기판이 전기도금된다.
어닐링 전처리 프로세스들은 전체가 참조로서 본 명세서에 인용된 미국 특허 제 8,703,615 호에서 구리 씨드 층들의 맥락에서 더 논의된다. 구리 씨드 층의 맥락에서 개시된 다양한 상세사항들은 또한 코발트 씨드 층을 처리할 때 적용될 수도 있다.
전처리 프로세스들의 효과들
본 명세서에 기술된 전처리 프로세스들은 (a) 씨드 층 상의 산화된 재료의 환원, 및 (b) 씨드 층으로부터의 탄소 불순물들의 제거 양자를 발생시킨다. 이들 프로세스들의 일 효과는 씨드 층의 시트 저항의 감소이다.
도 10은 다양한 전처리 프로세스들이 수행된 후 코발트 씨드 층들의 시트 저항의 감소를 나타낸 실험 결과들을 나타낸다. 2개의 상이한 플라즈마 처리들뿐만 아니라 일 어닐링 전처리도 도시된다. 플라즈마 전처리 1은 약 250 ℃의 온도, 약 1.5 Torr의 압력에서 약 120 초의 지속기간 동안 리모트 플라즈마 프로세싱 챔버에서 수행되었다. 플라즈마 전처리 2는 압력이 0.5 Torr로 낮아진 것을 제외하고 동일한 조건들 하에서 수행되었다. 양 경우들에서, 전처리는 H2로부터 생성된 리모트 생성된 수소 플라즈마에 기판을 노출시키는 것을 수반했다. 어닐링 전처리 프로세스는 챔버가 약 350 ℃의 온도로 유지되는 동안 형성 가스에 기판을 노출시키는 것을 수반했다.
시트 저항 감소의 정도는 씨드 층을 증착하도록 사용된 프로세스의 타입에 크게 의존하고, ALD-증착된 씨드 층들은 가장 큰 하락을 겪고, PVD-증착된 씨드 층들은 가장 적은 하락을 겪고 (그리고 일부 경우들에서, 시트 저항은 사실상 PVD-증착된 막들에 대해 증가했음), 그리고 CVD-증착된 씨드 층들은 ALD-증착된 씨드 층과 PVD-증착된 씨드 층에서 보이는 하락 사이의 하락을 겪는다. PVD-증착된 씨드 층은 약 50 Å의 두께를 가졌고, CVD-증착된 씨드 층은 약 30 Å의 두께를 가졌고, ALD-증착된 씨드 층은 약 35 Å의 두께를 가졌다.
시트 저항은 CVD-증착된 씨드 층 및 ALD-증착된 씨드 층 모두에서 상당히 감소했다. PVD-증착된 씨드 층만이 어닐링 전처리가 사용되었을 때 저항의 감소를 보였다. 어닐링 전처리는 씨드 층들 모두에 대해 시트 저항의 가장 큰 감소를 가졌다.
발생한 전도도 증가는 몇 시간의 기간에 걸쳐 안정적인 것으로 나타났다. 또한, 씨드 층들의 시트 저항은 심지어 며칠 후에도 씨드 층들의 원래 값들로 복귀되지 않았다. 기판을 산소가 없는 분위기에서 그리고/또는 전처리 프로세스와 전기도금 프로세스의 시간 사이에 진공 하에서 유지함으로써, 재산화의 위험이 최소화된다. 일부 경우들에서, 전체 전처리 프로세스 및 전기도금 프로세스 (이들 2개의 프로세스들 사이의 어떤 기판 이송 포함함) 는 산소가 없는 분위기 그리고/또는 진공 분위기에서 실시된다.
웨이퍼에 걸친 균일성 촉진
코발트 씨드 층들의 상대적으로 고 저항이, 이러한 씨드 층들이 상기에 기술된 바와 같이 전처리된 후에도 기판의 면에 걸쳐 실질적인 두께 불균일성을 야기할 수 있다. 이 불균일성은 종종 터미널 효과 (terminal effect) 로서 지칭된다. 전기도금할 때, 전압/전류가 기판의 에지 구역에 인가된다. 얇은 씨드 층들 (특히 코발트 씨드 층들) 의 매우 저항성 특성에 기인하여, 웨이퍼의 면에 걸쳐 전위의 (따라서 국부적 전류 밀도의) 상당한 감소가 있고, 기판의 에지들에서의 전위는 기판의 중심에서의 전위보다 훨씬 보다 높은 크기를 갖는다. 이 전위 감소의 일 결과는 도금이 기판의 에지들 주위에서 보다 신속하게 그리고 보다 많은 정도로 일어나는 반면에, 기판의 중심에서의 도금은 보다 느리게 그리고 보다 적은 정도로 (또는 때때로 전혀 일어나지 않음) 일어난다는 것이다. 발생한 막은 중심이 얇고 에지는 두껍다.
다양한 기법들이 이 두께 변동을 방지하기 위해 이용 가능하다. 예를 들어, 복수의 하드웨어 수정들은 기판의 중심을 향하여 보다 높은 레이트의 도금 그리고 기판의 에지들을 향하여 보다 낮은 레이트의 도금을 촉진하도록 사용될 수 있다. 이들 기법들의 일부는 고 전압 전력 공급부와 결합하여, 듀얼 캐소드, 제 3 캐소드, 및/또는 HRVA (high resistance virtual anode, 때때로 CIRP (channeled ionically resistive plate) 로 지칭됨) 를 사용하는 것을 수반한다. 그러나, 이들 하드웨어 수정들은 두께 변동을 방지하기에 항상 충분하지는 않다.
이 중심-대-에지 두께 변동을 방지하기 위한 또 다른 기법은 상대적으로 저 전도도를 가진 전해액을 사용하는 것이다. 저 전도도/고 저항 전해액은 애노드와 캐소드 사이의 전압 강하를 생성하도록 작용할 수도 있다. 용액을 통한 이 전압 강하가 충분히 큰 경우에, 웨이퍼에 걸쳐 전압 강하는 무시할 수 있고 웨이퍼에 걸친 높은 균일도가 달성될 수 있다. 즉, 전해액이 충분히 저 전도도/고 저항을 갖는 경우에, 전해액을 통한 전압 강하는 기판에 걸친 전압 강하를 실질적으로 스웜프하고 (swamp) 균일한 도금이 일어날 수 있다.
전해액의 전도도는 이로 제한되지 않지만 코발트 이온들, 지지 전해액, 및 전해액에 존재하는 임의의 산/염기를 포함한, 상대적으로 보다 낮은 농도들의 이온 욕 컴포넌트들을 사용함으로써 보다 낮아질 수 있다.
코발트 전기도금 프로세스는 Watts-타입 도금 욕에서 일어날 수도 있다. 이러한 전기도금 욕들은 니켈을 도금하기 위해 흔히 사용되고, 또한 코발트를 도금하기 위해 사용될 수도 있다. Watts-타입 도금 욕들은 통상적으로 붕산 (H3BO3), 금속 설페이트, 및 통상적으로는 금속 클로라이드로부터, 하지만 때때로 염산으로부터의 클로라이드 이온들을 포함한다. 욕이 니켈을 도금하도록 사용될 때, 금속 클로라이드는 니켈 클로라이드이고 금속 설페이트는 니켈 설페이트이다. 유사하게, 욕이 코발트를 도금하도록 사용될 때, 금속 클로라이드는 코발트 클로라이드이고 금속 설페이트는 코발트 설페이트이다. 특정한 경우들에서, 염산은 금속 클로라이드 대신에 사용될 수도 있다. 붕산은 코발트 하이드록사이드의 증착을 방지하는 것을 도울 수도 있고, 코발트 하이드록사이드는 다른 경우에 도금 동안 전극 표면 근방의 국부적 pH가 상승한다면 형성될 수도 있다. 붕산의 효과는 이하의 도 13a 내지 도 13d에서 더 기술된다. 일부 실시예들에서, 붕산의 농도는 약 1 내지 45 g/L, 예를 들어 약 2 내지 35 g/L, 또는 약 10 내지 30 g/L일 수도 있다. 전해액의 pH는 일부 실시예들에서 약 3 내지 6일 수도 있다. 클로라이드 이온들의 농도는 약 1 내지 1000 ppm, 또는 특정한 경우들에서 약 1 내지 100 ppm일 수도 있다. 코발트 설페이트의 농도는 이하에 더 논의된 바와 같이 코발트 이온들의 특정한 농도를 달성하도록 선택될 수도 있다.
Watts-타입 도금 욕들은 참조로서 본 명세서에 인용된 미국 뉴저지 호보켄 소재의 John Wiley & Sons, Inc.의 Di Bari, G. A. (2010) Electrodeposition of Nickel, in Modern Electroplating, Fifth Edition (eds M. Schlesinger 및 M. Paunovic) 에서 더 논의된다.
통상적인 Watts-타입 도금 욕의 전도도는 약 20 mS/㎝ 초과이다. 도금 욕의 전도도는 전해액 내의 코발트 이온들의 농도를 감소시킴으로써 낮아질 수 있다. 일부 경우들에서, 전도도는 약 0.5 mS/㎝만큼 낮을 수도 있거나 약 1 mS/㎝만큼 낮을 수도 있다.
도 11은 코발트 이온들의 다양한 농도들에서 전해액의 전도도를 나열한 표를 나타낸다. 도시된 예들의 대부분은 저 농도의 코발트를 가진 전해액들이지만, 통상적인 Watts-타입 전해액 (25 g/L Co(II)를 가짐) 이 또한 비교를 위해 도시된다.
일부 실시예들에서, 전해액은 약 0.3 내지 5 g/L, 또는 약 0.005 내지 0.1 M의 코발트(II) 이온 농도를 가진다. 이들 또는 다른 실시예들에서, 전해액의 전도도는 약 0.5 내지 10 mS/㎝, 또는 약 1 내지 8 mS/㎝, 또는 약 2 내지 6 mS/㎝일 수도 있다. 특정한 실시예들에서, 전해액의 전도도는 적어도 약 1 mS/㎝, 예를 들어 적어도 약 2 mS/㎝, 또는 적어도 약 3 mS/㎝일 수도 있다. 이들 또는 다른 구현예들에서, 전해액의 전도도는 약 10 mS/㎝ 이하, 예를 들어 약 8 mS/㎝ 이하, 또는 약 6 mS/㎝ 이하일 수도 있다.
도 12는 300 ㎜ 직경 기판 상의 상이한 방사상의 위치들에서 전기도금 동안 전류 밀도를 예시한 그래프이다. 도금된 기판들은 약 50 Ω/㎠의 초기 저항률을 가진 코발트 씨드 층을 포함했다. 3개의 상이한 전해액들이 도시되고 전해액들 각각은 상이한 전도도를 갖는다. 가장 큰 전도도 (60 mS/㎝) 를 가진 전해액은 기판의 에지 근방에서 (웨이퍼 위치 = 150 ㎜) 고 전류 밀도 그리고 기판의 중심 근방에서 (웨이퍼 위치 = 0 ㎜) 저 전류 밀도를 갖고, 기판에 걸쳐 전류 밀도의 훨씬 보다 큰 변동을 나타낸다. 대조적으로, 가장 낮은 전도도 (0.6 mS/㎝) 를 가진 전해액은 기판에 걸쳐 가장 균일한 전류 밀도를 나타낸다. 6.0 mS/㎝의 전도도를 가진 전해액은 상대적으로 양호한 전류 밀도 균일성을 나타냈다.
상기에 언급된 바와 같이, 전해액은 종종 붕산을 포함한다. 다른 욕 컴포넌트들은 또한 터미널 효과를 완화시키는 것을 도울 수도 있다. 예를 들어, 전해액은 또한 염산 및 습윤제를 포함할 수도 있다. 적합한 습윤제들은 거친 막 증착 대 매끄러운 막 증착과 관련된 섹션에 상술된다. 특정한 예에서 습윤제는 폴리에틸렌 글리콜 (PEG) 일 수도 있다. 물론, 전해액은 본 명세서에 논의된 바와 같이 복수의 다른 첨가제들을 함유할 수도 있다.
도 13a 내지 도 13d는 CVD를 통해 증착된 30 ㎚ 두께의 코발트 씨드 층을 가진 기판 상에 코발트를 전기도금할 때 붕산 및 폴리에틸렌 글리콜을 포함한 효과를 함께 도시한다. 전반적으로, 붕산 및 폴리에틸렌 글리콜의 포함은 상당히 보다 매끄러운 막을 발생시킨다. 테스트된 전해액들은 약 1 g/L Co(II) 이온들의 농도를 가졌다. 전기도금 프로세스는 약 250 ℃ 및 약 1.5 T에서 수행된 리모트 플라즈마 전처리 단계를 포함했다. 기판들은 약 100 RPM으로 일어난 기판 회전과 함께, 약 3 mA/㎠의 전류 밀도 및 약 30 mC/㎠의 전하 밀도에서 도금되었다. 전해액들은 약 5의 pH를 가졌다.
도 13a 내지 도 13c는 상이한 전해액들을 사용하여 증착된 코발트 막들의 AFM 이미지들을 도시한다. 도 13d는 다양한 전해액들에서 도금된 막들의 시트 저항 및 거칠기 양자를 도시한 그래프이다. 시트 저항은 점들/선으로 도시되고, 거칠기는 막대들로 도시된다. 도 13a의 전해액 (전해액 A로 지칭됨) 은 어떠한 붕산 또는 폴리에틸렌 글리콜도 포함하지 않았다. 도 13b의 전해액 (전해액 B로 지칭됨) 은 3 g/L 붕산을 포함했지만 폴리에틸렌 글리콜은 포함하지 않았다. 도 13c의 전해액 (전해액 C로 지칭됨) 은 3 g/L 붕산 및 0.2 g/L 폴리에틸렌 글리콜을 포함했다.
붕산의 포함은 전해액 A에서의 약 12.1 ㎚로부터 전해액 B에서의 약 4.1 ㎚로 감소시켰다. 폴리에틸렌 글리콜의 부가적인 포함은 거칠기를 전해액 C에서의 약 2.6 ㎚로 더 낮추었다. 시트 저항은 전해액 A의 경우에서 가장 높았고 전해액 C의 경우에서 가장 낮았다.
전해액의 전도도는 붕산의 농도에 의해 영향을 받지 않고; 0 g/L 붕산에서의 전도도는 30 g/L 붕산에서와 본질적으로 동일하다. 붕산은 산성 pH 또는 중성 근방의 pH에서 물에서 해리되지 않고, 그래서 붕산은 용액의 전도도에 기여하지 않는다. 붕산은 약 염기 테트라하이드록시보레이트를 형성하도록 물 분자들과 상호 작용하지 않고, 이는 수용액에서 약 산성을 생성한다.
상대적으로 저 농도의 코발트 (예를 들어, 0.3 내지 5 g/L Co(II) 이온들) 를 가진 전해액들은 고 전류 효율 (예를 들어, 약 90 % 초과) 을 달성할 수 있다. 다양한 요인들은 이로 제한되지 않지만, 전해액 내의 다양한 컴포넌트들/첨가제들의 농도들 및 도금 동안 인가된 전류 밀도를 포함한 전류 효율에 영향을 줄 수 있다.
도 14a는 붕산 농도의 함수로서 전류 효율을 도시한 그래프이다. 기판들은 약 1 g/L Co(II) 이온들 또는 약 3 g/L Co(II) 이온들을 가진 전해액에서 약 1 mA/㎠로 도금된 백금 회전 디스크 전극들이었다. 붕산 농도의 함수로서 pH가 또한 도시된다. 일반적으로, 전류 효율은 붕산의 상대적으로 보다 낮은 농도들에서 보다 높다.
도 14b는 전류 밀도의 함수로서 전류 효율을 도시한 그래프이다. 기판들은 약 1 g/L Co(II) 이온들을 갖고 붕산이 없는 전해액에서 도금된 백금 회전 디스크 전극들이었다. 전류 효율은 보다 높은 전류 밀도들에서 일반적으로 보다 높다. 매우 고 전류 효율들이 달성될 수 있다.
전기도금 파형
개시된 실시예들은 도금 프로세스가 임의의 특정한 파형을 사용하는 경우들로 제한되지 않는다. 그러나, 특정한 파형 특징들은 고품질 전기도금 결과들을 촉진하는 것을 도울 수도 있다. 예를 들어, 저온 진입 (cold entry) 이 사용되고, 뒤이어 기판이 침지된 직후 짧은 유도 기간이 있을 수도 있다. 유도 기간은 약 0.5 내지 5 초, 예를 들어 약 0.5 내지 1.5 초의 지속기간을 가질 수도 있다. 저온 진입 및 이 유도 기간 동안, 어떠한 전압 또는 전류도 기판에 인가되지 않고, 이는 기판의 표면 상에 존재할 수도 있는 임의의 코발트 옥사이드를 융해하는 것을 돕는데 유용할 수도 있다. 전해액의 산성 특성은 옥사이드 융해를 촉진하는 것을 돕는다. 유도 기간 후, 도금은 리세스된 피처들이 코발트로 충진되는 동안 일정한 전류 밀도에서 일어날 수도 있다. 전류 밀도는 본 명세서에 기술된 바와 같이 적용될 수도 있고, 특정한 경우들에서 보텀-업 충진 동안 전류 밀도는 약 0.5 내지 7 mA/㎠이다. 이것은 HgSO4 수은 설페이트 기준 전극에 대해 약 -1.5 내지 -2.5 V, 예를 들어 약 -1.8 내지 -2.0 V의 총 도금 전위에 대응할 수도 있다. 피처들이 충진되거나 실질적으로 충진된 후에, 전류 밀도는 오버버든된 (overburden) 코발트가 증착되는 동안 증가될 수도 있다. 일부 경우들에서, 전류 밀도는 약 3 내지 15 mA/㎠, 예를 들어 약 3 내지 10 mA/㎠ 또는 약 5 내지 10 mA/㎠의 값으로 증가될 수도 있다.
장치
본 명세서에 기술된 방법들은 임의의 적합한 장치에 의해 수행될 수도 있다. 적합한 장치는 본 실시예들에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 가진 시스템 제어기 및 프로세스 동작들을 성취하기 위한 하드웨어를 포함한다. 예를 들어, 일부 실시예들에서, 하드웨어는 프로세스 툴에 포함된 하나 이상의 프로세스 스테이션들을 포함할 수도 있다.
개시된 방법들을 수행하기 위한 일 예시적인 장치는 도 15에 도시된다. 장치는 기판들 (예를 들어, 웨이퍼들) 이 프로세싱되는 하나 이상의 전기도금 셀들을 포함한다. 단일의 전기도금 셀만이 명료성를 보존하도록 도 15에 도시된다. 보텀-업 전기도금을 최적화하도록, 첨가제들 (예를 들어, 촉진제들 및 억제제들) 이 본 명세서에 기술된 바와 같이 전해액에 첨가될 수도 있지만; 첨가제들을 가진 전해액은 바람직하지 않은 방식들로 애노드와 반응할 수도 있다. 따라서 도금 셀의 애노드 구역 및 캐소드 구역은 상이한 조성의 도금 용액들이 구역 각각에서 사용될 수도 있도록 멤브레인 (membrane) 에 의해 때때로 분리된다. 캐소드 구역 내의 도금 용액은 캐소드액으로 불리고; 애노드 구역 내의 도금 용액은 애노드액으로 불린다. 복수의 엔지니어링 설계들이 도금 장치 내로 애노드액 및 캐소드액을 도입하도록 사용될 수 있다.
도 15를 참조하면, 일 실시예에 따른 전기도금 장치 (801) 의 개략적인 단면도가 도시된다. 도금 욕 (803) 은 레벨 (855) 로 도시된 도금 용액 (본 명세서에 기술된 바와 같은 조성을 가짐) 을 담는다. 이 용기의 캐소드액 부분은 캐소드액에 기판들을 수용하기 위해 구성된다. 웨이퍼 (807) 는 도금 용액 내에 침지되고 그리고 예를 들어, 회전 가능한 스핀들 (811) 상에 장착된 "크램셸 (clamshell)" 홀딩 고정장치 (809) 에 의해 홀딩되고, 회전 가능한 스핀들 (811) 은 웨이퍼 (807) 와 함께 크램셸 (809) 의 회전을 허용한다. 이 발명을 사용하기에 적합한 양태들을 가진 크램셸-타입 도금 장치의 일반적인 기술은, 전체가 참조로서 본 명세서에 인용된, Patton 등에 허여된 미국 특허 제 6,156,167 호 및 Reid 등에 허여된 미국 특허 제 6,800,187 호에서 상세히 기술된다.
애노드 (813) 는 도금 욕 (803) 내에서 웨이퍼 아래에 배치되고 이온 선택적인 멤브레인과 같은 멤브레인 (865) 에 의해 웨이퍼 구역으로부터 분리된다. 예를 들어, Nafion™ CEM (cationic exchange membrane) 이 사용될 수도 있다. 애노드 멤브레인 아래의 구역은 "애노드 챔버"로서 종종 지칭된다. 이온-선택적인 애노드 멤브레인 (865) 이 애노드에서 생성된 입자들이 웨이퍼 가까이 진입하고 웨이퍼를 오염시키는 것을 방지하는 동안, 도금 셀의 애노드 구역과 캐소드 구역 사이의 이온 전달을 허용한다. 애노드 멤브레인은 또한 도금 프로세스 동안 전류 플로우를 재분배시키고 이로써 도금 균일성을 개선하는데 유용하다. 적합한 애노드 멤브레인들의 상세한 기술들은 전체가 참조로서 본 명세서에 인용된, Reid 등에 허여된 미국 특허들 제 6,126,798 호 및 제 6,569,299 호에 제공된다. CEM들과 같은 이온 교환 멤브레인들은 이들 애플리케이션들에 특히 적합하다. 이들 멤브레인들은 통상적으로 설포기들 (예를 들어 Nafion™) 를 함유한 퍼플루오리네이티드 코폴리머들과 같은 이오노머 재료들, 설포네이티드 폴리이미드들, 및 카티온 교환에 적합하도록 당업자들에게 알려진 다른 재료들로 이루어진다. 적합한 Nafion™ 멤브레인들의 선택된 예들은 Dupont de Nemours Co.으로부터 입수가능한 N324 멤브레인 및 N424 멤브레인을 포함한다.
도금 동안 도금 용액으로부터 이온들이 기판 상에 증착된다. 금속 이온들은 확산 경계 층을 통해 그리고 리세스된 피처 (존재한다면) 내로 확산해야 한다. 확산을 돕는 통상적인 방식은 펌프 (817) 에 의해 제공된 전기도금 용액의 대류 플로우를 통해서이다. 부가적으로, 진동 교반 또는 음향 교반 부재뿐만 아니라 웨이퍼 회전 부재도 사용될 수도 있다. 예를 들어, 진동 트랜스듀서 (808) 가 웨이퍼 척 (809) 에 부착될 수도 있다.
도금 용액은 펌프 (817) 에 의해 도금 욕 (803) 에 연속적으로 제공된다. 일반적으로, 도금 용액은 상측으로 애노드 멤브레인 (865) 및 디퓨저 플레이트 (819) 를 통해 웨이퍼 (807) 의 중심으로 그리고 이어서 방사상으로 외측으로 그리고 웨이퍼 (807) 에 걸쳐 흐른다. 도금 용액은 또한 도금 욕 (803) 의 측면으로부터 욕의 애노드 구역 내에 제공될 수도 있다. 이어서 도금 용액은 도금 욕 (803) 에서 오버플로우 저장소 (821) 로 오버플로우된다. 이어서 도금 용액은 필터링되고 (미도시) 도금 용액의 재순환을 완성하는 펌프 (817) 로 회수된다. 도금 셀의 특정한 구성들에서, 별개의 전해액은 주요 도금 용액과의 혼합이 드물게 침투 가능한 멤브레인들 또는 이온 선택적인 멤브레인들을 사용하여 방지되는 동안 내부에 애노드가 포함된 도금 셀의 부분을 통해 순환된다.
기준 전극 (831) 은 별개의 챔버 (833) 내의 도금 욕 (803) 의 외측에 위치되고, 챔버는 주요 도금 욕 (803) 으로부터 오버플로우에 의해 보충된다. 대안적으로, 일부 실시예들에서 기준 전극은 가능한 기판 표면에 가깝게 배치되고, 기준 전극 챔버는 모세관을 통해 또는 또 다른 방법에 의해, 웨이퍼 기판의 측면에 또는 직접 웨이퍼 기판 아래에 연결된다. 일부 실시예들에서, 장치는 웨이퍼 주변에 연결되고 웨이퍼의 주변에서 금속 씨드 층의 전위를 센싱하지만 웨이퍼로 어떠한 전류도 운반하지 않는 콘택트 센스 리드들 (contact sense leads) 을 더 포함한다.
기준 전극 (831) 은 제어된 전위로 전기도금을 용이하게 하도록 채용될 수도 있다. 기준 전극 (831) 은 수은/수은 설페이트, 은 클로라이드, 포화된 칼로멜, 또는 구리 금속과 같은 다양한 흔히 사용된 타입들 중 하나일 수도 있다. 웨이퍼 (807) 와 직접 콘택트하는 콘택트 센스 리드는 일부 실시예들에서, 기준 전극에 더하여 보다 정확한 전위 측정 (미도시) 을 위해 사용될 수도 있다.
DC 전력 공급부 (835) 가 웨이퍼 (807) 로의 전류 플로우를 제어하는데 사용될 수 있다. DC 전력 공급부 (835) 는 하나 이상의 슬립 링들, 브러시들 및 컨택트들 (미도시) 을 통해서 웨이퍼 (807) 에 전기적으로 연결된 음의 출력 리드 (839) 를 갖는다. 전력 공급부 (835) 의 양의 출력 리드 (841) 는 도금 욕 (803) 내에 위치된 애노드 (813) 와 전기적으로 연결된다. 전력 공급부 (835), 기준 전극 (831), 및 콘택트 센스 리드 (미도시) 는 시스템 제어기 (847) 에 연결될 수 있고, 이 시스템 제어기는 다른 기능들 중에서도 전기도금 셀의 엘리먼트들에 제공된 전류 및 전위를 조절하는 것을 가능하게 한다. 예를 들어, 제어기는 전위가 제어되고 전류가 제어되는 레짐들로 전기도금이 되게 할 수도 있다. 제어기는 도금 셀의 다양한 엘리먼트들에 인가될 필요가 있는 전류 및 전압 레벨들뿐만 아니라 이러한 레벨들이 변화되어야 하는 시간들을 특정하는 프로그램 인스트럭션들을 포함할 수도 있다. 순방향 전류가 인가되면, 전력 공급부 (835) 는 웨이퍼 (807) 가 애노드 (813) 에 대해서 음의 전위를 갖도록 웨이퍼를 바이어스한다. 이것은 전류가 애노드 (813) 로부터 웨이퍼 (807) 로 흐르게 하고, 전기화학적 환원 반응이 웨이퍼 표면 (캐소드) 상에서 일어나서, 웨이퍼의 표면들 상에 전기적으로 전도성인 층 (예를 들어, 코발트) 의 증착을 발생시킨다. 불활성 애노드 (814) 가 도금 욕 (803) 내에서 웨이퍼 (807) 아래에서 설치될 수 있고 멤브레인 (865) 에 의해 웨이퍼 구역으로부터 분리될 수도 있다.
장치는 또한 도금 용액의 온도를 특정 레벨로 유지하기 위한 히터 (845) 를 더 포함할 수도 있다. 도금 용액은 도금 욕의 다른 엘리먼트들로 열을 전달하도록 사용될 수도 있다. 예를 들어, 웨이퍼 (807) 가 도금 욕 내로 로딩될 때, 히터 (845) 및 펌프 (817) 는 장치 전반의 온도가 실질적으로 균일해질 때까지 도금 용액을 전기도금 장치 (801) 를 통해서 순환시키도록 턴 온될 수도 있다. 일부 실시예에서, 히터는 시스템 제어기 (847) 에 연결된다. 시스템 제어기 (847) 는 전기도금 장치 내의 도금 용액 온도의 피드백을 수신하고 부가적인 가열이 필요한지를 결정하도록 써모커플에 연결될 수도 있다.
제어기는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 이 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또는 디지털 입출력 접속부들, 스텝퍼 모터 제어기 보드, 등을 포함할 수도 있다. 특정한 실시예들에서, 제어기는 전기도금이 시작되기 전에 전기도금 장치의 액티비티들 및/또는 기판의 표면을 습식하기 위해 사용된 사전-습식 챔버의 액티비티들 모두를 제어한다. 제어기는 또한 씨드 층을 증착하도록 사용된 장치의 모든 액티비티들뿐만 아니라 관련된 장치 사이의 기판 이송에 수반된 모든 액티비티들을 제어할 수도 있다.
예를 들어, 제어기는 첨부된 청구항들에서 또는 위에서 기술된 임의의 방법에 따라서 씨드 층을 증착하고, 씨드 층을 전처리 챔버로 이송하고, 전처리 및 전기도금을 수행하기 위한 인스트럭션들을 포함할 수도 있다. 본 발명에 따라서 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 비일시적 머신-판독가능한 매체가 시스템 제어기에 커플링될 수도 있다.
통상적으로, 제어기 (847) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 상태들의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
전기도금 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 예를 들어 어셈블리 언어, C, C++, 파스칼, 포트란, 또는 다른 것들과 같은 임의의 종래의 컴퓨터 판독 가능한 프로그래밍 언어로 기록될 수 있다. 컴파일링된 객체 코드 또는 스크립트가 프로그램 내에 식별된 태스크들을 수행하도록 프로세서에 의해서 실행된다.
도 16은 본 명세서의 실시예들을 구현하도록 사용될 수도 있는 예시적인 멀티-툴 장치를 도시한다. 전기도금 장치 (1200) 는 3개의 개별 전기도금 모듈들 (1202, 1204, 및 1206) 을 포함할 수 있다. 또한, 3개의 개별 전기도금 모듈들 (1212, 1214, 및 1216) 은 다양한 프로세스 동작들을 위해 구성될 수도 있다. 예를 들어, 일부 실시예들에서, 모듈들 (1212, 1214, 및 1216) 중 하나 이상은 SRD (spin rinse drying) 모듈일 수도 있다. 이들 또는 다른 실시예들에서, 모듈들 (1212, 1214, 및 1216) 중 하나 이상은 PEM들 (post-electrofill module) 일 수도 있고, 모듈 각각은 기판들이 전기도금 모듈들 (1202, 1204, 및 1206) 중 하나에 의해 프로세싱된 후 기판들에 대해서 에지 베벨 제거, 배면 에칭, 및 산 세정과 같은 기능을 수행하도록 구성된다. 또한, 모듈들 (1212, 1214, 및 1216) 중 하나 이상은 전처리 챔버로서 구성될 수도 있다. 전처리 챔버는 본 명세서에 기술된 바와 같이 리모트 플라즈마 챔버 또는 어닐링 챔버일 수도 있다. 대안적으로, 전처리 챔버는 장치의 또 다른 부분에, 또는 상이한 장치에 포함될 수도 있다.
전착 장치 (1200) 는 중앙 전착 챔버 (1224) 를 포함한다. 중앙 전착 챔버 (1224) 는 전기도금 모듈들 (1202, 1204, 및 1206) 내에서 전기도금 용액으로서 사용되는 화학 용액을 홀딩하는 챔버이다. 전착 장치 (1200) 는 또한 전기도금 용액용 첨가제들을 저장 및 전달할 수도 있는 도징 시스템 (dosing system) (1226) 을 포함한다. 화학적 희석 모듈 (1222) 은 에천트로서 사용될 화학물질들을 저장 및 혼합할 수도 있다. 필터 및 펌핑 유닛 (1228) 은 중앙 전착 챔버 (1224) 용의 전기도금 용액을 필터링할 수도 있고 전기도금 용액을 전기도금 모듈들로 펌핑할 수도 있다.
시스템 제어기 (1230) 는 전착 장치 (1200) 를 동작시키도록 사용된 전자적 제어 및 인터페이스 제어를 제공한다. 시스템 제어기 (1230) 는 상기에 시스템 제어기 섹션에 소개되고, 본 명세서에 더 기술된다. 시스템 제어기 (1230) (하나 이상의 물리적 또는 논리적 제어기들을 포함할 수도 있음) 는 전착 장치 (1200) 의 특성들의 일부 또는 전부를 제어한다. 시스템 제어기 (1230) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함한다. 프로세서는 CPU (central processing unit) 또는 컴퓨터, 아날로그 및/또는 디지털 입출력 접속부들, 스텝퍼 모터 제어기 보드들, 및 다른 유사한 컴포넌트들을 포함할 수도 있다. 본 명세서에서 개시된 바와 같은 적절한 제어 동작들을 구현하기 위한 인스트럭션들이 프로세서 상에서 실행될 수도 있다. 이들 인스트럭션들은 시스템 제어기 (1230) 와 연관된 메모리 디바이스들 상에 저장될 수도 있거나 이들 인스트럭션들은 네트워크를 통해 제공될 수도 있다. 특정한 실시예들에서, 시스템 제어기 (1230) 는 시스템 제어 소프트웨어를 실행한다.
전착 장치 (1200) 내의 시스템 제어 소프트웨어는 타이밍, 전해액 컴포넌트들 (하나 이상의 전해액 컴포넌트들의 농도를 포함함) 의 혼합물, 전해액 가스 농도들, 유입부 압력, 도금 셀 압력, 도금 셀 온도, 기판 온도, 기판 및 임의의 다른 전극들에 인가된 전류 및 전위, 기판 위치, 기판 회전, 및 전착 장치 (1200) 에 의해 수행된 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (1230) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 상태들의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
일부 실시예들에서, 시스템 제어기 (1230) 에 의해 조정되는 파라미터들은 프로세스 조건과 관련될 수도 있다. 비제한적 예들은 다양한 스테이지에서의 용액 상태들 (온도, 조성, 및 플로우 레이트), 기판 위치 (회전 레이트, 선형 (수직) 속도, 수평으로부터의 각도) 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자에게 제공될 수도 있다.
프로세스를 모니터링하기 위한 신호들이 다양한 프로세스 툴 센서들로부터 시스템 제어기 (1230) 의 아날로그 및/또는 디지털 입력 접속부들에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴의 아날로그 출력 접속부 및 디지털 출력 접속부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적 예들은 질량 유량 제어기들, (마노미터들과 같은) 압력 센서들, 써모커플들, 광학적 위치 센서들, 등을 포함한다. 적절하게 프로그램된 피드백 알고리즘 및 제어 알고리즘은 프로세스 조건들을 유지하도록 이러한 센서들로부터의 데이터와 함께 사용될 수도 있다.
멀티-툴 장치의 일 실시예에서, 인스트럭션들은 기판을 웨이퍼 홀더 내로 삽입하고, 기판을 틸팅하고, 침지 동안에 기판을 바이어싱하고, 그리고 기판 상에 코발트를 전착하는 것을 포함할 수 있다. 인스트럭션들은 기판을 전처리하고, 전기도금 후에 기판을 어닐링하고, 그리고 관련된 장치 사이에 적절하게 기판을 이송하는 것을 더 포함할 수도 있다.
핸드-오프 툴 (1240) 은 카세트 (1242) 또는 카세트 (1244) 와 같은 기판 카세트로부터 기판을 선택할 수도 있다. 카세트 (1242) 또는 카세트 (1244) 는 FOUP들 (front opening unified pod) 일 수도 있다. FOUP는 제어된 환경에서 기판들을 안전하면서 안정되게 홀딩하고 그리고 적절한 로드 포트들 및 로봇 핸드링 시스템들이 구비된 툴들에 의해 프로세싱 또는 측정을 위해 기판들이 제거되게 하도록 설계된 인클로저 (enclosure) 이다. 핸드-오프 툴 (1240) 은 진공 흡착 또는 몇몇 다른 흡착 메카니즘을 사용하여 기판을 홀딩할 수도 있다.
핸드 오프 툴 (1240) 은 웨이퍼 핸들링 스테이션 (1232), 카세트들 (1242 또는 1244), 이송 스테이션 (1250) 또는 정렬기 (1248) 와 인터페이싱할 수도 있다. 이송 스테이션 (1250) 으로부터, 핸드 오프 툴 (1246) 은 기판에 대한 액세스를 얻을 수도 있다. 이송 스테이션 (1250) 은 핸드 오프 툴들 (1240 및 1246) 이 정렬기 (1248) 를 통과하지 않고 기판들을 그로 전달하거나 그로부터 전달받는 위치 또는 슬릿일 수도 있다. 그러나, 일부 실시예들에서, 전기도금 모듈로의 정확한 전달을 위해 기판이 핸드 오프 툴 (1246) 상에서 적절하게 정렬되는 것을 보장하도록, 핸드 오프 툴 (1246) 은 기판을 정렬기 (1248) 에 정렬시킬 수도 있다. 핸드 오프 툴 (1246) 은 또한 기판을 전기도금 모듈들 (1202, 1204, 또는 1206) 중 하나 또는 다양한 프로세스 동작들을 위해 구성된 개별 모듈들 (1212, 1214 및 1216) 중 하나로 전달할 수도 있다.
순차적 도금 동작, 린싱 동작, 건조 동작, 및 PEM 프로세스 동작을 통해 기판들을 효율적으로 순환시키도록 구성된 장치는, 제작 환경에서의 사용을 위해 구현되도록 유용할 수도 있다. 이를 성취하기 위해서, 모듈 (1212) 이 스핀 린스 건조기 및 에지 베벨 제거 챔버로서 구성될 수 있다. 이러한 모듈 (1212) 을 사용하면, 기판은 오직 구리 도금 동작과 EBR 동작을 위해 전기도금 모듈 (1204) 과 모듈 (1212) 사이에서 이송되기만 하면 된다. 장치 (1200) 의 하나 이상의 내부 부분들은 부압 조건들 하에 있을 수도 있다. 예를 들어, 일부 실시예들에서, 도금 셀들 (1202, 1204 및 1206) 및 PEM들 (1212, 1214 및 1216) 을 둘러싸는 전체 영역은 진공 하에 있을 수도 있다. 다른 실시예들에서, 도금 셀들만을 둘러싸는 영역은 진공 하에 있다. 추가의 구현예들에서, 개별 도금 셀들은 진공 하에 있을 수도 있다. 전해액 플로우 루프들이 도 16 또는 도 17에 도시되지 않았지만, 본 명세서에 기술된 플로우 루프들이 멀티-툴 장치의 일부로서 (또는 함께) 구현될 수도 있음이 이해된다.
도 17은 본 명세서의 실시예들을 구현하는데 사용될 수도 있는 멀티-툴 장치의 부가적인 예를 도시한다. 이 실시예에서, 전착 장치 (1300) 는 전기도금 셀들 (1307) 의 세트를 갖고, 전기도금 셀 각각은 전기도금 욕 (bath) 을 포함하고, 이 세트는 페어 구성을 갖거나 복수의 "듀엣 (duet)" 구성을 갖는다. 전기도금 동작 그 자체 이외에, 전착 장치 (1300) 는 예를 들어, 스핀 린싱, 스핀 건조, 금속 및 실리콘 습식 에칭, 무전해 디포지션, 사전 습식 및 사전 화학 처리, 환원, 어닐링, 포토레지스트 스트리핑, 및 표면 사전-활성화 등과 같은 다양한 다른 전기도금과 관련된 프로세스들 및 하위 단계들을 수행할 수도 있다. 전착 장치 (1300) 는 위에서 아래로 보게 개략적으로 도시되고, 오직 단일의 레벨 또는 "플로어 (floor)" 가 이 도면에서 드러나 있지만, 예를 들어, 캘리포니아 프리몬트 소재의 Lam Research Corporation의 SabreTM 3D 툴과 같은 이러한 장치는 각각이 잠재적으로는 서로 동일하거나 상이한 타입들의 프로세싱 스테이션들을 갖는, 서로 상하로 "적층된" 2개 이상의 레벨들을 가질 수 있음이 당업자에 의해 용이하게 이해된다.
다시 한번 도 17을 참조하면, 전기도금될 기판 (1306) 이 일반적으로 프론트 엔드 로딩 FOUP (1301) 를 통해 전착 장치 (1300) 로 공급되고, 이 예에서, FOUP로부터 프론트 엔드 로봇 (1302) 을 통해 전착 장치 (1300) 의 주요 기판 프로세싱 영역으로 이동되고, 이 로봇 (1302) 은 액세스 가능한 스테이션들 중 하나의 스테이션에서 다른 스테이션으로 다차원으로 (in multiple dimensions) 스핀들 (1303) 에 의해 구동되는 기판 (1306) 을 후퇴 및 이동시킬 수 있고, 이 예에서 2개의 프론트 엔드 액세스 가능한 스테이션들 (1304) 및 또한 2개의 프론트 엔드 액세스 가능한 스테이션들 (1308) 이 도시되어 있다. 프론트 엔드 액세스 가능한 스테이션들 (1304, 1308) 은 예를 들어 전처리 스테이션들 및 SRD (spin rinse drying) 스테이션들을 포함할 수도 있다. 이러한 스테이션들 (1304, 1308) 은 또한 본 명세서에 기술된 바와 같이 제거 스테이션들일 수도 있다. 프론트 엔드 로봇 (1302) 의 측면으로부터 측면으로의 측방향 이동은 로봇 트랙 (1302a) 을 활용하여 성취된다. 기판들 (1306) 각각은 모터 (미도시) 에 연결된 스핀들 (1303) 에 의해 구동되는 컵/콘 어셈블리 (미도시) 에 의해 홀딩될 수도 있고, 모터는 장착 브래킷 (bracket) (1309) 에 부착될 수도 있다. 또한, 이 예에서, 총 8개의 전기도금 셀들 (1307) 에 대해서 4개의 "듀엣" 전기도금 셀들 (1307) 로 구성되게 도시된다. 전기도금 셀들 (1307) 은 (다른 가능한 재료들 중에서) 구리 함유 구조체용 구리 및 솔더 구조체용 솔더 재료를 전기도금하기 위해 사용될 수도 있다. 시스템 제어기 (미도시) 는 전착 장치 (1300) 의 특성들 모두 또는 일부를 제어하도록 전착 장치 (1300) 에 커플링될 수도 있다. 시스템 제어기는 본 명세서에서 조기에 기술된 프로세스들에 따라서 인스트럭션들을 실행하도록 프로그래밍되거나 이와 달리 구성될 수도 있다.
시스템 제어기
일부 구현예들에서, 제어기는 상술한 실례들의 일부일 수 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이러한 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 예를 들어 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 전달 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 전달들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스를 제어하도록 프로그램될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고 인스트럭션들을 발행하고 동작을 제어하고 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 산화물들, 실리콘, 이산화 실리콘, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.
제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 되는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세스 단계들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 리모트 컴퓨터의 일부로서) 리모트 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제조 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
상기에 기술된 다양한 하드웨어 및 방법 실시예들은 예를 들어 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위한 리소그래피 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시 그러한 것은 아니지만 이러한 툴들/프로세스들은 공통 제조 시설 내에서 함께 사용 또는 실시될 것이다.
막의 리소그래피 패터닝은 통상적으로 각각 다수의 가능한 툴들을 사용하여 인에이블되는 다음의 단계들 중 일부 또는 모두를 포함하고, 이 단계들은 (1) 스핀 온 또는 스프레이 온 툴을 사용하여 예를 들어, 그 위에 실리콘 나이트라이드 막이 형성된 기판과 같은 워크피스 상에 포토레지스트를 도포하는 단계; (2) 고온 플레이트 또는 노 또는 다른 적합한 경화 툴을 사용하여 포토레지스트를 경화하는 단계; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 포토레지스트를 가시광선 또는 자외선 또는 x 선 광에 노출시키는 단계; (4) 습식 벤치 (wet bench) 또는 스프레이 현상기와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 이를 패터닝하도록 포토레지스트를 현상하는 단계; (5) 건식 또는 플라즈마-보조 에칭 툴을 사용함으로써 하부 막 또는 워크피스에 레지스트 패턴을 전사하는 단계; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼 (stripper) 와 같은 툴을 사용하여 포토레지스트를 제거하는 단계를 포함한다. 일부 실시예들에서, (비정질 탄소 층과 같은) 애싱가능한 하드 마스크 층 및 (반사방지 층과 같은) 또 다른 적합한 하드 마스크가 포토레지스트를 도포하기 전에 증착될 수도 있다.
본 명세서에 기술된 구성들 및/또는 방법들은 본질적으로 예시적이고, 이들 구체적인 실시예들 또는 예들은 다수의 변형들이 가능하기 때문에 제한하는 의미로 간주되지 않는다는 것이 이해된다. 본 명세서에 기술된 구체적인 루틴들 또는 방법들은 임의의 수의 프로세싱 전략들 중 하나 이상을 나타낼 수도 있다. 이와 같이, 예시된 다양한 동작들이 예시된 순서로, 또는 다른 순서로, 동시에 수행되거나, 일부 경우들에서 생략될 수도 있다. 유사하게, 상기 기술된 프로세스들의 순서는 변화할 수도 있다.
본 개시의 주제는 본 명세서에 개시된 다양한 프로세스들, 시스템들, 및 구성들, 및 다른 특징들, 기능들, 동작들, 및/또는 특성들의 모든 신규하고 명백하지 않은 조합들 및 하위 조합들뿐만 아니라 이들의 등가물의 일부 또는 전부를 포함한다.

Claims (24)

  1. 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법에 있어서,
    전기도금 챔버 내에 상기 기판을 수용하는 단계로서, 상기 기판은 상부에 코발트 씨드 층을 가진 리세스된 피처들을 포함하고, 상기 코발트 씨드 층은 약 50 Å 이하의 두께를 갖고, 그리고 상기 리세스된 피처들은 약 10 내지 150 ㎚의 폭을 갖는, 상기 전기도금 챔버 내에 상기 기판을 수용하는 단계;
    상기 기판을 전해액에 침지하는 단계로서, 상기 전해액은 상기 리세스된 피처들 내에서 심-프리 (seam-free) 보텀-업 (bottom-up) 충진을 달성하기 위해 붕산, 할라이드 이온들, 코발트 이온들, 및 유기 첨가제들을 포함하는, 상기 기판을 전해액에 침지하는 단계; 및
    보텀-업 충진을 제공하는 조건들 하에서 상기 피처들 내로 코발트를 전기도금하는 단계로서, 전기도금 동안 상기 기판에서 도금 전위는 HgSO4 수은 설페이트 기준 전극에 대해 약 1.0 내지 3.5 V의 크기를 갖는, 상기 피처들 내로 코발트를 전기도금하는 단계를 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  2. 제 1 항에 있어서,
    상기 전해액은 약 10 mS/㎝ 이하의 전도도를 갖는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  3. 제 1 항에 있어서,
    상기 전해액은 약 5 g/L 이하의 코발트 이온 농도를 갖는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  4. 제 1 항에 있어서,
    상기 유기 첨가제들은 질소-함유기를 포함한 억제제를 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  5. 제 4 항에 있어서,
    상기 억제제는 아민기를 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  6. 제 5 항에 있어서,
    상기 억제제는 폴리에틸렌이민 (PEI) 을 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 유기 첨가제들은 촉진제를 포함하고, 상기 촉진제는 MPS (3-메르캅토-1-프로판 설폰산 나트륨 염), 티오우레아, 및 이들의 조합들로 구성된 그룹으로부터 선택되는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  8. 제 7 항에 있어서,
    상기 유기 첨가제들은 폴리에틸렌이민 (PEI) 을 포함한 억제제를 더 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  9. 제 8 항에 있어서,
    상기 억제제는 약 10 내지 60 ppm의 농도로 전해액 내에 존재하고, 상기 촉진제는 약 150 내지 400 ppm의 농도로 전해액 내에 존재하고, 그리고 전기도금은 보텀-업 충진 동안 일정한 전류 밀도로 일어나고, 상기 전류 밀도는 약 0.5 내지 7 mA/㎠인, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 유기 첨가제들은 촉진제 및 억제제를 포함하고, 그리고 상기 전해액에서 상기 촉진제의 농도 대 상기 억제제의 농도의 비는 ppm으로 측정될 때 적어도 약 3:1인, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  11. 제 10 항에 있어서,
    상기 전해액에서 상기 촉진제의 농도는 약 150 내지 500 ppm이고 상기 전해액에서 상기 억제제의 농도는 약 10 내지 60 ppm인, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  12. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전기도금 챔버 내에 상기 기판을 수용하기 전에, 상기 코발트 씨드 층 상에 존재하는 옥사이드들을 환원시키도록, 리모트 생성된 수소-함유 플라즈마에 상기 기판을 노출시킴으로써 상기 기판을 전처리하는 단계를 더 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  13. 제 12 항에 있어서,
    상기 리모트 플라즈마 전처리는 상기 씨드 층의 시트 저항을 적어도 약 15 %만큼 약 50 내지 1000 Ω/㎠의 값으로 감소시키는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  14. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전기도금 챔버 내에 상기 기판을 수용하기 전에, 상기 코발트 씨드 층 상에 존재하는 옥사이드들을 환원시키도록, 상기 기판이 환원성 가스에 노출되는 동안 상기 기판을 적어도 약 75 ℃의 온도에서 어닐링하는 단계를 더 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  15. 제 14 항에 있어서,
    상기 어닐링 전처리는 상기 씨드 층의 시트 저항을 적어도 약 15 %만큼 약 50 내지 1000 Ω/㎠의 값으로 감소시키는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  16. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기판은 개회로 조건들 (open circuit conditions) 에서 침지되고, 그리고 유도 기간은 침지 후, 전압 또는 전류가 상기 기판에 인가되지 않는 동안 일어나고, 상기 유도 기간은 약 0.5 내지 5 초의 지속기간을 갖는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  17. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전해액은 평탄화제 (leveler) 및/또는 습윤제를 더 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  18. 제 17 항에 있어서,
    상기 평탄화제 및/또는 상기 습윤제는 폴리에틸렌 글리콜 (PEG) 을 포함하고, 상기 PEG는 약 10 내지 500 ppm의 농도로 전해액에 존재하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  19. 제 18 항에 있어서,
    상기 전기도금된 코발트는 약 3 ㎚ 이하의 RMS 거칠기를 갖는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  20. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전해액은,
    (i) 약 0.5 내지 5 g/L의 코발트(II) 이온들,
    (ii) 약 2 내지 35 g/L의 붕산,
    (iii) 약 0.1 내지 0.3 g/L의 폴리에틸렌 글리콜, 및
    (iv) 약 4 내지 6의 pH를 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  21. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전해액은,
    (i) N,N-디메틸-디티오카르바민산 (-3-설포프로필)에스테르, 3-메르캅토-프로필설폰산-(3-설퍼프로필) 에스테르, 3-설파닐-1-프로판 설포네이트, 3-메르캅토-1-프로판 설폰산 칼륨 염을 가진 카르보닌산-디티오-o-에틸에스테르-s-에스테르, bis-설포프로필 디설파이드, 3-(벤조티아졸일-s-티오)프로필 설폰산 나트륨 염, 피리디늄 프로필 설포베타인, 1-나트륨-3-메르캅토프로판-1-설포네이트, N,N-디메틸-디티오카르바민산-(3-설포에틸)에스테르, 3-메르캅토-에틸 프로필설폰산 (3-설포에틸)에스테르, 3-메르캅토-에틸설폰산 나트륨 염, 카르보닌산-디티오-o-에틸 에스테르-s-에스테르, 피리디늄 에틸 설포베타인, 티오우레아, 및 이들의 조합들로 구성된 그룹으로부터 선택된 촉진제; 및
    (ii) 카르복시메틸셀룰로오스, 노닐페놀폴리글리콜 에테르, 폴리에틸렌 글리콜디메틸 에테르, 옥탄디올비스(폴리알킬렌 글리콜 에테르), 옥타놀 폴리알킬렌 글리콜 에테르, 올레인산 폴리글리콜 에스테르, 폴리에틸렌 프로필렌 글리콜, 폴리에틸렌 글리콜, 폴리에틸렌이민, 폴리에틸렌 글리콜디메틸 에테르, 폴리옥시프로필렌 글리콜, 폴리프로필렌 글리콜, 폴리비닐 알콜, 스테아린산 폴리글리콜 에스테르, 스테아릴 알콜 폴리글리콜 에테르, 폴리에틸렌 옥사이드, 에틸렌 옥사이드-프로필렌 옥사이드 코폴리머들, 부틸 알콜-에틸렌 옥사이드-프로필렌 옥사이드 코폴리머들, 2-메르캅토-5-벤지미다졸설폰산, 2-메르캅토벤지미다졸 (MBI), 벤조트리아졸, 및 이들의 조합들로 구성된 그룹으로부터 선택된 억제제를 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  22. 제 21 항에 있어서,
    상기 전해액은,
    (iii) 알킬레이티드 폴리알킬렌이민들, 폴리에틸렌 글리콜, 유기 설포네이트들, 4-메르캅토피리딘, 2-메르캅토티아졸린, 에틸렌 티오우레아, 티오우레아, 1-(2-하이드록시에틸)2-이미다졸리딘티온, 나트륨 나프탈렌 2-설포네이트, 아크릴아미드, 치환된 아민들, 이미다졸, 트리아졸, 테트라졸, 피페리딘, 모르폴린, 피페라진, 피리딘, 옥사졸, 벤족사졸, 퀴놀린, 이소퀴놀린, 쿠마린, 부틴 1:4 디올 및 이들의 유도체들, 및 이들의 조합들로 구성된 그룹으로부터 선택된 평탄화제;
    (iv) 알킬 페녹시 폴리에톡시에탄올들, 폴리옥시에틸렌과 폴리에틸렌글리콜 폴리머들의 화합물들, 폴리옥시에틸렌과 폴리옥시프로필렌의 블록 및 랜덤 코폴리머들, 및 이들의 조합들로 구성된 그룹으로부터 선택된 습윤제; 및
    (v) 3-설파닐-1-프로판 설포네이트, 2-메르캅토-에탄 설폰산 나트륨 염, 바이설포프로필 디설파이드, N,N-디메틸디티오카르바민산 에스테르 나트륨 염, (o-에틸디티오카르보나토)-S-(3-설퍼프로필)-에스테르 칼륨 염, 3-[(아미노-이미노메틸)-티오]-1-프로판 설폰산 나트륨 염, 페놀프탈레인, 락톤, 락탐들, 사이클릭 설페이트 에스테르들, 사이클릭 이미드들, 사이클릭 옥사졸리논들, 비대칭 알킨 설폰산들, (N-치환된 피리딜)-알킬 설폰산 베타인들, 아미노 폴리아릴메탄들, 피리딘 유도체들, 퀴놀린 유도체들, 설포네이티드 아릴 알데히드들, 및 이들의 조합들로 구성된 그룹으로부터 선택된 광택제를 더 포함하는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  23. 제 1 항 내지 제 6 항에 있어서,
    전기도금 동안 상기 기판에서 상기 도금 전위의 크기는 HgSO4 수은 설페이트 기준 전극에 대해 적어도 약 1.8 V인, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하는 방법.
  24. 기판 상의 리세스된 피처들 내로 코발트를 전기도금하기 위한 장치에 있어서,
    상기 장치는,
    전해액을 홀딩하도록 구성된 전기도금 챔버;
    상기 전해액 내에 상기 기판을 홀딩하도록 구성된 기판 홀더;
    전력 공급부; 및
    제어기를 포함하고,
    상기 제어기는,
    상기 전해액 내에 상기 기판을 침지하기 위한 인스트럭션; 및
    보텀-업 충진을 제공하는 조건들 하에서 상기 피처들 내로 코발트를 전기도금하기 위한 인스트럭션을 포함하고,
    상기 기판은 상부에 코발트 씨드 층을 가진 리세스된 피처들을 포함하고, 상기 코발트 씨드 층은 약 50 Å 이하의 두께를 갖고, 그리고 상기 리세스된 피처들은 약 10 내지 150 ㎚의 폭을 갖고,
    상기 전해액은 상기 리세스된 피처들 내에서 심-프리 보텀-업 충진을 달성하기 위해 붕산, 할라이드 이온들, 코발트 이온들, 및 유기 첨가제들을 포함하고,
    전기도금 동안 상기 기판 상의 도금 전위는 HgSO4 수은 설페이트 기준 전극에 대해 약 1 내지 3.5 V의 크기를 갖는, 기판 상의 리세스된 피처들 내로 코발트를 전기도금하기 위한 장치.
KR1020160030705A 2015-03-19 2016-03-15 코발트 막 전착을 위한 화학 첨가제들 및 프로세스 KR102546220B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/663,279 2015-03-19
US14/663,279 US9777386B2 (en) 2015-03-19 2015-03-19 Chemistry additives and process for cobalt film electrodeposition

Publications (2)

Publication Number Publication Date
KR20160112980A true KR20160112980A (ko) 2016-09-28
KR102546220B1 KR102546220B1 (ko) 2023-06-22

Family

ID=56923639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160030705A KR102546220B1 (ko) 2015-03-19 2016-03-15 코발트 막 전착을 위한 화학 첨가제들 및 프로세스

Country Status (3)

Country Link
US (1) US9777386B2 (ko)
KR (1) KR102546220B1 (ko)
TW (1) TWI723980B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049793A (ko) * 2016-11-03 2018-05-11 램 리써치 코포레이션 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
KR20200044787A (ko) * 2017-07-05 2020-04-29 맥더미드 엔쏜 인코포레이티드 상호접속부의 코발트 충전
KR20200089697A (ko) * 2017-11-20 2020-07-27 바스프 에스이 레벨링제를 포함하는 코발트 전기도금용 조성물
KR20200117024A (ko) * 2018-03-20 2020-10-13 아베니 코발트 전착 공정

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714436B2 (en) 2012-12-12 2020-07-14 Lam Research Corporation Systems and methods for achieving uniformity across a redistribution layer
US20160309596A1 (en) * 2015-04-15 2016-10-20 Applied Materials, Inc. Methods for forming cobalt interconnects
US10995417B2 (en) * 2015-06-30 2021-05-04 Macdermid Enthone Inc. Cobalt filling of interconnects in microelectronics
US10749278B2 (en) * 2016-01-15 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method of electroplating metal into recessed feature and electroplating layer in recessed feature
CN107460531B (zh) * 2017-07-03 2020-11-13 阜南县申通机械制造有限公司 一种汽车覆盖件电解除蜡的方法
WO2019013761A1 (en) * 2017-07-11 2019-01-17 Atotech Deutschland Gmbh AQUEOUS COMPOSITION FOR DEPOSITION OF COBALT DEPOSITION AND METHOD FOR ELECTROLYTIC DEPOSITION OF SUCH A DEPOSITION
WO2019013762A1 (en) * 2017-07-11 2019-01-17 Atotech Deutschland Gmbh AQUEOUS COMPOSITION FOR DEPOSITION OF COBALT DEPOSITION AND METHOD FOR ELECTROLYTIC DEPOSITION OF SUCH DEPOSIT
WO2019179897A1 (en) * 2018-03-20 2019-09-26 Aveni Process for electrodeposition of cobalt
KR20210003796A (ko) * 2018-04-19 2021-01-12 바스프 에스이 코발트 또는 코발트 합금 전기 도금용 조성물
KR20210107044A (ko) * 2018-12-21 2021-08-31 바스프 에스이 보이드-프리 서브마이크론 피처 충전용 첨가제를 포함하는 코발트 도금용 조성물
TWI734362B (zh) 2019-01-31 2021-07-21 美商麥克達米德恩索龍股份有限公司 用於製造鎳互連之組成物及方法
US11230778B2 (en) * 2019-12-13 2022-01-25 Macdermid Enthone Inc. Cobalt chemistry for smooth topology
US11854878B2 (en) * 2019-12-27 2023-12-26 Taiwan Semiconductor Manufacturing Ltd. Bi-layer alloy liner for interconnect metallization and methods of forming the same
CN115867695A (zh) * 2020-05-08 2023-03-28 朗姆研究公司 电镀钴、镍及其合金
FR3119848A1 (fr) 2021-02-18 2022-08-19 Aveni Electrolyte et Procédé d’électrodéposition de cobalt
CN113122887A (zh) * 2021-04-15 2021-07-16 电子科技大学 一种用于芯片互连的电镀钴镀液及配制方法
CN113773309A (zh) * 2021-09-27 2021-12-10 华东理工大学 一种香豆素吡啶盐类化合物及其应用
CN115058741A (zh) * 2022-06-30 2022-09-16 金川集团股份有限公司 一种电积钴生产用添加剂
CN115874236A (zh) * 2022-12-06 2023-03-31 哈尔滨工业大学 用于集成电路填钴的镀钴添加剂、电镀钴镀液及电镀方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439283A (en) * 1982-01-29 1984-03-27 Omi International Corporation Zinc cobalt alloy plating
US20010003063A1 (en) * 1999-04-16 2001-06-07 Hu Yongjun Jeff Electrochemical cobalt silicide liner for metal contact fills and damascene processes
KR100772320B1 (ko) * 2004-12-15 2007-10-31 주식회사 엘지화학 은 박막 형성용 전기도금용액 및 그 용액을 이용한 은박막 형성방법
KR20140005211A (ko) * 2010-12-21 2014-01-14 바스프 에스이 레벨링제를 포함하는 금속 전기도금용 조성물
KR20140109834A (ko) * 2013-03-06 2014-09-16 램 리써치 코포레이션 금속 시드 층 상의 금속 산화물을 환원시키는 방법 및 장치
KR20150024292A (ko) * 2013-08-26 2015-03-06 램 리써치 코포레이션 다마신 피처들 내의 보텀―업 충진

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR761517A (fr) * 1933-10-03 1934-03-21 Utilisation Des Metaux Soc D Perfectionnements aux procédés de cobaltage galvanique
DK172937B1 (da) * 1995-06-21 1999-10-11 Peter Torben Tang Galvanisk fremgangsmåde til dannelse af belægninger af nikkel, kobalt, nikkellegeringer eller kobaltlegeringer
US6126798A (en) 1997-11-13 2000-10-03 Novellus Systems, Inc. Electroplating anode including membrane partition system and method of preventing passivation of same
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6800187B1 (en) 2001-05-31 2004-10-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating wafers
JP4124432B2 (ja) * 2002-10-31 2008-07-23 独立行政法人科学技術振興機構 ナノサイズの金属コバルト微粒子の電解析出方法
FR2898138B1 (fr) * 2006-03-03 2008-05-16 Commissariat Energie Atomique Procede de structuration electrochimique d'un materiau conducteur ou semi-conducteur, et dispositif de mise en oeuvre.
US8703615B1 (en) 2008-03-06 2014-04-22 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US9496145B2 (en) * 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439283A (en) * 1982-01-29 1984-03-27 Omi International Corporation Zinc cobalt alloy plating
US20010003063A1 (en) * 1999-04-16 2001-06-07 Hu Yongjun Jeff Electrochemical cobalt silicide liner for metal contact fills and damascene processes
KR100772320B1 (ko) * 2004-12-15 2007-10-31 주식회사 엘지화학 은 박막 형성용 전기도금용액 및 그 용액을 이용한 은박막 형성방법
KR20140005211A (ko) * 2010-12-21 2014-01-14 바스프 에스이 레벨링제를 포함하는 금속 전기도금용 조성물
KR20140109834A (ko) * 2013-03-06 2014-09-16 램 리써치 코포레이션 금속 시드 층 상의 금속 산화물을 환원시키는 방법 및 장치
KR20150024292A (ko) * 2013-08-26 2015-03-06 램 리써치 코포레이션 다마신 피처들 내의 보텀―업 충진

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049793A (ko) * 2016-11-03 2018-05-11 램 리써치 코포레이션 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
KR20220072815A (ko) * 2016-11-03 2022-06-02 램 리써치 코포레이션 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
KR20200044787A (ko) * 2017-07-05 2020-04-29 맥더미드 엔쏜 인코포레이티드 상호접속부의 코발트 충전
US11401618B2 (en) 2017-07-05 2022-08-02 Macdermid Enthone Inc. Cobalt filling of interconnects
KR20200089697A (ko) * 2017-11-20 2020-07-27 바스프 에스이 레벨링제를 포함하는 코발트 전기도금용 조성물
KR20200117024A (ko) * 2018-03-20 2020-10-13 아베니 코발트 전착 공정

Also Published As

Publication number Publication date
TW201704551A (zh) 2017-02-01
KR102546220B1 (ko) 2023-06-22
US9777386B2 (en) 2017-10-03
US20160273117A1 (en) 2016-09-22
TWI723980B (zh) 2021-04-11

Similar Documents

Publication Publication Date Title
KR102546220B1 (ko) 코발트 막 전착을 위한 화학 첨가제들 및 프로세스
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
KR102653496B1 (ko) 전기도금 장치에서의 전류 밀도 제어
KR102309859B1 (ko) 다마신 피처들 내의 보텀―업 충진
JP2016186127A (ja) シリコン貫通ビア内への銅の電着のための、ニッケルライナおよびコバルトライナの前処理
KR20210054496A (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
US20210156045A1 (en) Copper electrofill on non-copper liner layers
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
KR20220038163A (ko) 발전된 패키징 애플리케이션을 위한 차동 대비 도금
US8268155B1 (en) Copper electroplating solutions with halides
US20160355939A1 (en) Polarization stabilizer additive for electroplating
US20220102209A1 (en) Electrodeposition of cobalt tungsten films
US20230178430A1 (en) Electroplating cobalt, nickel, and alloys thereof
KR20220124787A (ko) 긴 펄싱 및 램핑에 의한 tsv 프로세스 윈도우 및 충진 성능 향상
US20230227992A1 (en) Electrofill from alkaline electroplating solutions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right