KR20160104713A - 기판 처리 장치 - Google Patents

기판 처리 장치 Download PDF

Info

Publication number
KR20160104713A
KR20160104713A KR1020167021133A KR20167021133A KR20160104713A KR 20160104713 A KR20160104713 A KR 20160104713A KR 1020167021133 A KR1020167021133 A KR 1020167021133A KR 20167021133 A KR20167021133 A KR 20167021133A KR 20160104713 A KR20160104713 A KR 20160104713A
Authority
KR
South Korea
Prior art keywords
adsorption
chip
processing
wafer
image
Prior art date
Application number
KR1020167021133A
Other languages
English (en)
Other versions
KR101837520B1 (ko
Inventor
다이스케 카스가
Original Assignee
야마하하쓰도키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하하쓰도키 가부시키가이샤 filed Critical 야마하하쓰도키 가부시키가이샤
Publication of KR20160104713A publication Critical patent/KR20160104713A/ko
Application granted granted Critical
Publication of KR101837520B1 publication Critical patent/KR101837520B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

이 실장기(100, 200)는 웨이퍼(W)에 대해서 상대적으로 이동 가능한 촬상부(56, 153)와, 웨이퍼의 칩을 흡착하는 흡착 헤드(55a, 55b, 152a, 152b)를 갖고, 웨이퍼에 대해서 상대적으로 이동 가능한 흡착부(51a, 51b, 151)와, 제어부(12)를 구비하고, 제어부는 흡착부에 웨이퍼의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 흡착 처리가 실행되는 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있다.

Description

기판 처리 장치{SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 처리 장치에 관한 것이며, 특히 촬상부 및 흡착부를 구비하는 기판 처리 장치에 관한 것이다.
종래, 촬상부 및 흡착부를 구비하는 기판 처리 장치가 알려져 있다. 이와 같은 기판 처리 장치는, 예를 들면 일본 특허공개 2004-214421호 공보에 개시되어 있다.
상기 일본 특허공개 2004-214421호 공보에는 펠렛에 대해서 상대적으로 이동 가능한 촬상부 및 흡착부와, 제어부를 구비하는 기판 처리 장치가 개시되어 있다. 이 기판 처리 장치는 카메라에 소정의 펠렛을 촬상시키는 촬상 처리를 실행시켜 촬상된 소정의 펠렛의 화상을 인식하는 인식 처리가 행해진 후 흡착부에 소정의 펠렛을 흡착시키는 흡착 처리를 행하게 하도록 구성되어 있다.
일본 특허공개 2004-214421호 공보
그러나, 상기 일본 특허공개 2004-214421호 공보의 기판 처리 장치에서는 촬상 처리와 인식 처리가 행해진 후 흡착 처리가 행해지므로 흡착 처리가 행해질 때에 촬상 처리 및 인식 처리에 걸리는 대기 시간이 발생한다. 이 때문에, 기판 처리에 요하는 시간을 저감시키기 어렵다(택트 타임을 짧게 하기 어렵다)는 문제점이 있다.
본 발명은 상기와 같은 과제를 해결하기 위해서 이루어진 것이며, 본 발명의 1개의 목적은 기판 처리에 요하는 시간을 저감시키는 것이 가능한 기판 처리 장치를 제공하는 것이다.
본 발명의 일국면에 의한 기판 처리 장치는 복수의 칩을 포함하는 웨이퍼를 촬상하고, 웨이퍼에 대해서 상대적으로 이동 가능한 촬상부와, 웨이퍼로부터 칩을 흡착하는 흡착 헤드를 갖고, 웨이퍼에 대해서 상대적으로 이동 가능한 흡착부와, 제어부를 구비하고, 제어부는 흡착부에 의해 웨이퍼의 칩을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 의해 흡착 처리가 실행되는 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있다.
본 발명의 일국면에 의한 기판 처리 장치에서는 상기와 같이 흡착부에 의해 웨이퍼의 칩을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 의해 흡착 처리가 실행되는 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 제어부를 형성함으로써 흡착 처리와 촬상 처리를 다른 타이밍으로 실행하는 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리도 실행할 수 있다. 이것에 의해 기판 처리에 요하는 시간을 저감시킬(택트 타임을 짧게 할) 수 있다.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 제어부는 흡착부에 의해 웨이퍼의 소정 위치의 칩을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상부에 의해 소정 위치의 근방이며, 또한 흡착되는 소정 위치의 칩보다 뒤에 흡착되는 칩 중 일부의 칩을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 소정 위치의 칩에 대한 흡착 처리를 실행하는 동안에 소정 위치의 근방이며, 또한 소정 위치의 칩의 뒤에서 흡착 처리가 실행되는 칩의 촬상을 행할(흡착하는 타이밍이 가까운 칩을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가까운 칩의 촬상 처리에 요하는 시간을 소정 위치의 칩의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.
이 경우 바람직하게는 제어부는 흡착 처리와 병행해서 촬상부에 의해 소정 위치의 칩의 다음에 흡착되는 칩을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 소정 위치의 칩에 대한 흡착 처리를 실행하는 동안에 소정 위치의 칩의 다음에 흡착 처리가 실행되는 칩의 촬상을 행할(다음에 흡착하는 칩을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가장 가까운 칩의 촬상 처리에 요하는 시간을 소정 위치의 칩의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 흡착하는 타이밍이 가장 가까운 칩의 촬상 처리가 실행되는 경우에도 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.
상기 소정 위치의 근방이며, 또한 흡착되는 소정 위치의 칩으로부터 뒤에 흡착되는 칩 중 일부의 칩을 촬상시키는 촬상 처리가 실행되는 구성에 있어서, 바람직하게는 제어부는 흡착 처리와 병행해서 촬상부에 의해 소정 위치의 칩의 다음에 흡착되는 칩을 포함하는 복수의 칩을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 소정 위치의 칩에 대한 흡착 처리를 실행하는 동안에 소정 위치의 칩의 다음 이후에 순차적으로 흡착 처리가 실행되는 복수의 칩의 촬상을 동시에 행할 수 있으므로 한 번의 촬상 처리에 의해 복수의 칩의 화상을 효율 좋게 취득할 수 있다.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 제어부는 흡착부가 초기 위치로부터 흡착 위치로 이동해서 칩을 흡착한 후 흡착 위치로부터 초기 위치로 이동하는 처리인 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 칩을 흡착하는 동작 중뿐만 아니라 흡착부가 초기 위치로부터 흡착 위치로의 이동 중 및 흡착 위치로부터 초기 위치로의 이동 중에도 촬상 처리를 병행해서 실행할 수 있다.
이 경우 바람직하게는 제어부는 흡착 처리가 행해지고 있는 동안의 흡착부가 칩을 흡착하는 타이밍으로 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 흡착 처리를 실행하는 동안에 촬상 처리를 확실히 실행할 수 있다.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 촬상 처리에 의해 촬상된 화상을 인식하는 화상 처리부를 더 구비하고, 제어부는 흡착 처리와 병행해서 촬상 처리를 실행함과 아울러 촬상 처리에 의해 촬상된 화상을 화상 처리부에 전송하고, 화상 처리부는 흡착 처리와 병행해서 전송된 화상에 의거하여 칩의 상태를 인식하는 인식 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 흡착 처리, 촬상 처리 및 인식 처리를 다른 타이밍으로 실행하는 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리에 추가해서 인식 처리도 실행할(다음에 흡착하는 칩을 먼저 촬상하여 칩의 상태를 인식해 둘) 수 있다. 이것에 의해 기판 처리에 요하는 시간을 보다 저감시킬 수 있다.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 웨이퍼는 제 1 방향과 제 1 방향에 대략 수직인 제 2 방향으로 매트릭스형상으로 배치된 칩을 포함하고, 흡착부는 제 1 방향을 따라 배치된 소정의 행의 칩을 순차적으로 흡착한 후 제 2 방향에 있어서의 소정의 행의 다음 행의 제 1 방향을 따라 배치된 칩을 순차적으로 흡착하도록 구성되고, 흡착부는 평면으로부터 볼 때에 있어서, 흡착 처리시에 촬상부의 촬상 영역 내에 있어 제 2 방향으로 연장되어서 흡착 헤드가 설치되는 제 1 부분을 포함하도록 구성되어 있다. 이와 같이 구성하면 흡착 처리시에 촬상 영역 내에 있는 흡착부의 제 1 부분이 제 1 방향으로 연장되는 경우와 달리 제 1 방향을 따른 소정의 행의 칩의 흡착 처리와 병행해서 촬상 처리를 실행해도 흡착부의 제 1 부분에 의해 촬상되는 칩의 영역이 좁아지는 것을 억제할 수 있다.
이 경우 바람직하게는 흡착부는 제 1 부분과 접속하도록 형성되고, 흡착 처리시에 촬상부의 촬상 영역 외로 돌출됨과 아울러 제 1 방향으로 연장되는 제 2 부분을 더 포함하고, 제 1 부분과 제 2 부분을 포함하는 흡착부는 평면으로부터 볼 때에 대략 L자형상을 갖고 있다. 이와 같이 구성하면 촬상되는 칩의 영역이 좁아지는 것을 억제하면서 제 2 부분에 의해 흡착부를 용이하게 지지할 수 있다.
상기 화상 처리부가 인식 처리를 실행하는 구성에 있어서, 바람직하게는 촬상부의 위치 및 칩을 흡착하고 있을 때의 흡착부의 위치에 대해서 상대적으로 이동 가능하도록 웨이퍼를 유지하는 웨이퍼 테이블을 더 구비하고, 제어부는 인식 처리에 의해 인식한 화상에 의거하여 웨이퍼 테이블을 이동시켜서 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 촬상 처리 및 흡착 처리를 실행하기 위해서 촬상부 및 흡착부를 각각 움직일 경우와 달리 웨이퍼 테이블만을 움직여서 촬상 처리 및 흡착 처리를 실행할 수 있다. 즉, 이동시키는 부분의 수를 저감시킬 수 있으므로 기판 처리 장치의 구조를 간소화할 수 있다.
상기 일국면에 의한 기판 처리 장치에 있어서, 바람직하게는 웨이퍼는 제 1 방향과 제 1 방향에 대략 수직인 제 2 방향으로 매트릭스형상으로 배치된 칩을 포함하고, 흡착부는 제 1 방향을 따라 배치된 소정의 행의 칩을 순차적으로 흡착한 후 제 2 방향으로 이동해서 소정의 행의 다음 행의 제 1 방향을 따라 배치된 칩을 순차적으로 흡착하도록 구성되고, 흡착부 및 촬상부는 서로 독립적으로 제 1 방향으로 이동하도록 구성되고, 제어부는 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 이와 같이 구성하면 흡착부 및 촬상부를 서로 독립적으로 이동시킬 수 있으므로 용이하게 흡착 처리와 병행해서 촬상 처리를 실행할 수 있다.
(발명의 효과)
본 발명에 의하면 상기와 같이 기판 처리에 요하는 시간을 저감시킬 수 있다.
도 1은 본 발명의 제 1 실시형태에 의한 실장기의 전체 구성을 나타낸 도면이다.
도 2는 본 발명의 제 1 실시형태에 의한 실장기의 블록도이다.
도 3은 본 발명의 제 1 실시형태에 의한 실장기의 X2측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 모식도이다.
도 4는 본 발명의 제 1 실시형태에 의한 실장기의 X2측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 평면도이다.
도 5는 본 발명의 제 1 실시형태에 의한 실장기의 X1측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 모식도이다.
도 6은 본 발명의 제 1 실시형태에 의한 실장기의 X1측의 흡착부에 의한 흡착 처리와 병행해서 촬상 처리가 실행되는 상태를 나타낸 평면도이다.
도 7A는 흡착 개시 전의 상태를 나타낸 도면이다. 도 7B는 X2측의 흡착부가 초기 위치로부터 흡착 위치로 회동한 상태를 나타낸 도면이다. 도 7C는 X2측의 흡착부가 흡착 위치로부터 초기 위치로 회동한 상태를 나타낸 도면이다. 도 7D는 X1측의 흡착부가 초기 위치로부터 흡착 위치로 회동을 개시하는 상태를 나타낸 도면이다. 도 7E는 X1측의 흡착부가 초기 위치로부터 흡착 위치로 회동한 상태를 나타낸 도면이다.
도 8은 본 발명의 제 1 실시형태에 의한 실장기의 흡착 처리, 촬상 처리 및 인식 처리를 나타낸 플로우차트이다.
도 9는 본 발명의 제 2 실시형태에 의한 실장기의 전체 구성을 나타낸 도면이다.
도 10은 본 발명의 제 2 실시형태에 의한 실장기의 블록도이다.
도 11은 본 발명의 제 2 실시형태에 의한 실장기의 인출 장치를 나타낸 도면이다.
도 12는 본 발명의 제 2 실시형태에 의한 실장기의 흡착 위치 및 촬상 영역을 나타낸 도면이다.
이하, 본 발명의 실시형태를 도면에 의거하여 설명한다.
우선, 도 1~도 7을 참조해서 본 발명의 제 1 실시형태에 의한 실장기(100)의 구조에 대해서 설명한다. 또한, 실장기(100)는 본 발명의 「기판 처리 장치」의 일례이다.
실장기(100)는 도 1에 나타내는 바와 같이 다이싱된 웨이퍼(W)로부터 칩(베어 칩)(T)을 인출해서 소정의 실장 작업 위치(500a(500b))에서 기판(500) 상에 실장(장착)하는 실장기이다. 또한, 웨이퍼(W)는 제 1 방향(이하, X방향이라고 한다)과 X방향에 대략 수직인 제 2 방향(이하, Y방향이라고 한다)으로 매트릭스형상으로 배치된 칩(T)을 포함하고 있다.
실장기(100)는 베이스대(1)와, 컨베이어(2)와, 2개의 실장부(3a 및 3b)를 구비하고 있다. 또한, 실장기(100)는 웨이퍼 테이블(4)과, 인출 장치(5)와, 중계 유닛(6a 및 6b)과, 칩 적재부(7a 및 7b)와, 전사 스테이션(8a 및 8b)과, 부품 인식 촬상부(9a 및 9b)를 구비하고 있다. 또한, 실장기(100)는 도 2에 나타내는 바와 같이 실장기(100)의 제어를 행하는 컨트롤러(10)와, 실장기(100)에 대한 정보를 표시하는 표시부(15)를 구비하고 있다.
베이스대(1)는 도 1에 나타내는 바와 같이 컨베이어(2), 웨이퍼 테이블(4), 인출 장치(5), 중계 유닛(6a(6b)), 칩 적재부(7a(7b)), 전사 스테이션(8a(8b)) 및 부품 인식 촬상부(9a(9b)) 등을 지지하고 있다.
컨베이어(2)는 기판(500)을 X1 방향으로부터 X2 방향으로 반송하도록 구성되어 있다. 구체적으로는 컨베이어(2)는 소정의 실장 작업 위치(500a(500b))에 기판(500)을 반입함과 아울러 소정의 실장 작업 위치(500a(500b))로부터 칩(T)이 실장된 기판(500)을 반출하도록 구성되어 있다.
실장부(3a(3b))는 기판(500)보다 높은 위치에 배치되어 있다. 또한, 실장부(3a(3b))는 각각 X축 모터(161)(도 2 참조)가 구동함으로써 X바(110)에 대해서 X방향으로 이동 가능하게 구성되어 있다. 또한, 실장부(3a(3b))는 각각 독립적으로 X바(110)를 따라 X방향으로 이동 가능하게 구성되어 있다. 또한, X바(110)는 Y축 모터(162)(도 2 참조)가 구동됨으로써 Y바(120)에 대해서 Y방향으로 이동 가능하게 구성되어 있다. 이것에 의해 2개의 실장부(3a 및 3b)는 모두 수평 방향(XY방향)으로 이동하는 것이 가능하다. 또한, 실장부(3a(3b))는 복수의 실장 헤드(31a(31b))와, 1개의 기판 인식 촬상부(32a(32b))를 포함하고 있다. 또한, 실장부(3a 및 3b)의 각각을 구동시키기 위해서 X축 모터(161)(도 2 참조)가 2개 설치되어 있지만, 도 2에 있어서는 간략화해서 1개만 도시하고 있다.
복수의 실장 헤드(31a(31b)는 각각 Z축 모터(163)(도 2 참조)가 구동함으로써 상하 방향(Z방향)으로 이동하도록 구성되어 있다. 또한, 복수의 실장 헤드(31a(31b))는 각각 R축 모터(164)(도 2 참조)가 구동함으로써 Z방향으로 평행인 축선 둘레(R방향)로 회동하도록 구성되어 있다. 또한, 실장 헤드(31a(31b))는 칩(T)을 흡착해서 기판(500) 상에 실장하도록 구성되어 있다. 또한, Z축 모터(163) 및 R축 모터(164)(도 2 참조)는 각각 복수 설치되어 있지만, 도 2에 있어서는 간략화해서 각각 1개만 도시하고 있다.
기판 인식 촬상부(32a(32b))는 카메라를 포함하고, 기판(500)을 상방으로부터 촬상하도록 구성되어 있다. 또한, 기판 인식 촬상부(32a(32b))가 촬상한 기판(500)의 화상 정보에 의거하여 R축 모터(164)(도 2 참조)가 구동된다. 그리고, 실장 헤드(31a(31b))는 칩(T)의 위치를 조정(보정)해서 칩(T)을 기판(500)에 실장하도록 제어된다.
또한, 웨이퍼 테이블(4)은 도 2에 나타내어지는 X축 모터(171), Y축 모터(172), Z축 모터(173), R축 모터(174)의 각각이 구동됨으로써 X방향, Y방향, R방향으로 베이스대(1)에 대한 상대적인 위치를 변경(조정) 가능하게 구성되어 있다. 또한, 웨이퍼 테이블(4)은 Y축 모터(172)를 구동시킴으로써 웨이퍼(W)를 고정적으로 유지한 상태로 베이스대(1)에 대해서 Y방향으로 이동 가능하게 구성되어 있다. 또한, 웨이퍼 테이블(4)은 도 1에 나타내는 상태의 칩(T)의 인출 작업 위치와 칩(T)이 취해진 웨이퍼(W)를 새로운 웨이퍼(W)로 교환하는 웨이퍼 교환 위치의 사이를 이동하도록 구성되어 있다.
웨이퍼 테이블(4)은 평면으로부터 볼 때에 있어서, 대략 중앙에 웨이퍼(W)를 유지하도록 구성되어 있다. 또한, 웨이퍼(W)의 칩(T)은 도시하지 않은 돌출 장치에 의해 웨이퍼 테이블(4)의 하방으로부터 돌출된 후 후술하는 흡착부(51)에 의해 흡착된다.
여기에서, 제 1 실시형태에서는 인출 장치(5)는 도 3 및 도 5에 나타내는 바와 같이 흡착부(51)와, 웨이퍼 인식 촬상부(56)를 포함하고 있다. 또한, 흡착부(51)는 웨이퍼 테이블(4)을 좌우 방향(X방향)으로부터 끼우도록 한 쌍 배치되어 있다. 이하에서는 X2측의 흡착부(51)를 흡착부(51a)라고 칭하고, X1측의 흡착부(51)를 흡착부(51b)라고 칭한다. 또한, 흡착부(51a)는 제 1 부분(52a)과 제 2 부분(53a)과 베이스부(54a)(도 1 참조)와 흡착 헤드(55a)를 포함하고 있다. 또한, 흡착부(51b)는 제 1 부분(52b)과 제 2 부분(53b)과 베이스부(54b)(도 1 참조)와 흡착 헤드(55b)를 포함하고 있다. 또한, 흡착 헤드(55a(55b))는 제 1 부분(52a(52b))의 Y1측의 선단 근방에 설치되어 있다. 또한, 흡착부(51a)는 모터(181)(도 2 참조)에 의해 Y방향에 평행인 회동 축선 둘레로 회동되도록 구성되어 있다. 마찬가지로 흡착부(51b)는 모터(182)(도 2 참조)에 의해 Y방향에 평행인 회동 축선 둘레로 회동되도록 구성되어 있다. 또한, 칩(T)은 흡착되는 소정 위치(P0)에 있어서, 상면(Z1측의 면)이 흡착 헤드(55a(55b))에 의해 흡착된다. 또한, 칩(T)은 흡착부(51a(51b))가 흡착 위치(P2)로부터 초기 위치(P1)로 회동했을 때에는 흡착 위치(P2)에 있어서 Z2측에 배치되어 있던 면이 상측(Z1측)을 향하도록 배치된다(플립 된다). 또한, 도 7에 나타내는 바와 같이 Y방향으로부터 보아서 흡착 위치(P2)에 배치된 흡착부(51a)의 흡착 헤드(55a)와, 흡착 위치(P2)에 배치된 흡착부(51b)의 흡착 헤드(55b)가 일치(대응)하도록 구성되어 있다. 또한, 웨이퍼 인식 촬상부(56)와, 흡착부(51a)의 제 2 부분(53a)의 X2측의 단부의 위치와, 흡착부(51b)의 제 2 부분(53b)의 X1측의 단부의 위치는 고정되어 있다. 또한, 웨이퍼 인식 촬상부(56)는 본 발명의 「촬상부」의 일례이다.
또한, 흡착부(51a)는 도 3 및 도 5에 나타내는 바와 같이 제 2 부분(53a)과 제 1 부분(52a)이 접속된 대략 L자형상을 갖고 있다. 또한, 흡착부(51b)는 제 2 부분(53b)과 제 1 부분(52b)이 접속되어 있다. 또한, 그 이외의 점은 흡착부(51a 및 51b)는 실질적으로 마찬가지의 구성이므로 이하에서는 흡착부(51a)에 대해서만 설명하고, 흡착부(51b)의 설명은 생략한다.
제 1 부분(52a)은 도 4에 나타내는 바와 같이 평면으로부터 볼 때에 있어서, 흡착 처리시에 웨이퍼 인식 촬상부(56)의 후술하는 촬상 영역(R) 내에 있음과 아울러 Y방향으로 연장되도록 구성되어 있다. 또한, 제 1 부분(52a)의 X방향의 폭은 촬상 영역(R)의 X방향의 폭보다 작다. 구체적으로는 제 1 부분(52a)의 X방향의 폭은 촬상 영역(R)의 X방향의 폭의 약 1/4이다. 또한, 제 1 부분(52a)은 Y1측의 선단 부분이 촬상 영역(R)의 Y1측의 바깥 가장자리로부터 소정 거리만큼 이간되는 위치에 배치되도록 구성되어 있다.
또한, 제 2 부분(53a)은 흡착 처리시에 웨이퍼 인식 촬상부(56)의 촬상 영역(R) 외로 돌출되도록 구성되어 있다. 또한, 제 2 부분(53a)은 개략적으로는 X방향으로 연장되도록 구성되어 있다. 또한, 흡착부(51a)는 제 2 부분(53a)의 X2측의 단부(회동 중심)가 베이스부(54a)에 회동 가능하게 지지됨으로써 Y방향으로 연장되는 회동 축선 둘레로 회동 가능하도록 구성되어 있다. 또한, 흡착부(51a)는 도 7에 나타내는 바와 같이 흡착부(51a)가 초기 위치(P1)(회동 개시 위치)로부터 흡착 위치(P2)로 회동(이동)해서 칩(T)을 흡착한 후 흡착 위치(P2)로부터 초기 위치(P1)로 회동하도록 구성되어 있다.
또한, 흡착부(51a)는 도 4, 도 6 및 도 7에 나타내는 바와 같이 웨이퍼(W)에 대해서 상대적으로 이동 가능하도록 구성되어 있다. 상세하게는 흡착부(51a)의 제 2 부분(53a)의 X2측의 단부(회동 중심)의 위치는 고정되어 있으므로 웨이퍼 테이블(4)이 이동함으로써 제 2 부분(53a)의 X2측의 단부의 위치에 대해서 상대적으로 웨이퍼 테이블(4)이 이동한다(웨이퍼(W)와 흡착부(51a)의 상대 위치가 변경된다). 흡착부(51a)는 X방향을 따라 배치된 소정의 행(예를 들면, n행째)의 칩(T)을 순차적으로 흡착한 후 Y방향에 있어서의 소정의 행의 다음 행(예를 들면, n+1행째)의 X방향을 따라 배치된 칩(T)을 순차적으로 흡착하도록 구성되어 있다.
도 1에 나타내는 바와 같이 웨이퍼 인식 촬상부(56)는 카메라를 포함하고, 복수의 칩(T)을 포함하는 웨이퍼(W)를 촬상하는 기능을 갖고 있다. 또한, 웨이퍼 인식 촬상부(56)는 고정적으로 배치되어 있다. 또한, 웨이퍼 인식 촬상부(56)는 웨이퍼(W)에 대해서 상대적으로 이동 가능하도록 구성되어 있다. 상세하게는 웨이퍼 인식 촬상부(56)의 위치는 고정되어 있고, 웨이퍼 테이블(4)이 이동함으로써 웨이퍼 인식 촬상부(56)의 위치에 대해서 상대적으로 웨이퍼 테이블(4)이 이동한다(웨이퍼(W)와 웨이퍼 인식 촬상부(56)의 상대 위치가 변경된다). 또한, 웨이퍼 인식 촬상부(56)는 도 3~도 6에 나타내는 바와 같이 X방향을 따른 장변을 갖는 대략 장방형형상의 촬상 영역(R)을 갖고 있다. 또한, 웨이퍼 인식 촬상부(56)는 흡착부(51a(51b))에 의해 흡착되는 칩(T)이 촬상 영역(R)의 중심에 들어가도록 배치되어 있다. 또한, 촬상 영역(R)은 복수의 칩(T)이 들어가는 크기로 구성되어 있다. 따라서, 웨이퍼 인식 촬상부(56)는 흡착부(51a(51b))가 흡착 위치(P2)에 배치된 상태로 촬상 영역(R)에 들어가는 제 1 부분(52a(52b))과 제 1 부분(52a(52b)) 이외의 칩(T)(웨이퍼(W))의 화상을 촬상하도록 구성되어 있다. 또한, 촬상 영역(R)에는 촬상 영역(R)의 X방향의 대략 중심의 위치에 대응하는 위치에 흡착부(51)의 제 1 부분(52a(52b))이 들어가 있다. 또한, 촬상 영역(R) 내에 들어가는 칩(T)의 수는 칩(T)의 사이즈에 따라 다르다.
도 1에 나타내는 바와 같이 2개의 중계 유닛(6a 및 6b)은 각각 흡착부(51a(51b))에 의해 흡착된 칩(T)을 2개의 칩 적재부(7a 및 7b)로 운반하는 기능을 갖고 있다. 또한, 중계 유닛(6a 및 6b)은 각각 모터(191 및 192)(도 2 참조)에 의해 Y방향으로 이동하도록 구성되어 있다.
칩 적재부(7a 및 7b)는 각각 중계 유닛(6a 및 6b)으로부터 운반된 칩(T)이 적재되도록 구성되어 있다. 또한, 칩 적재부(7a(7b))에 적재된 칩(T)은 각각 칩 적재부(7a(7b))의 위치로 이동된 실장 헤드(31a(31b))에 의해 흡착되도록 구성되어 있다.
2개의 전사 스테이션(8a 및 8b)은 실장 헤드(31a(31b))에 의해 흡착된 칩(T)에 접착제(플럭스)를 도포하기 위해서 형성되어 있다.
2개의 부품 인식 촬상부(9a 및 9b)는 카메라를 포함하고, 실장 헤드(31a(31b))에 흡착(유지)되어 있는 칩(T)의 하면을 촬상하도록 구성되어 있다.
컨트롤러(10)는 도 2에 나타내는 바와 같이 기억부(11)와, 연산 처리부(12)와, 모터 제어부(13)와, 화상 처리부(14)를 구비하고 있다.
기억부(11)에는 실장 프로그램, 반송계 데이터 및 설비 고유 데이터 등의 실장 작업에 관한 각종 프로그램 및 데이터가 기억되어 있다.
또한, 연산 처리부(12)(이하, 메인 CPU(12)라고 한다)는 CPU를 포함하고, 기억부(11)의 프로그램 및 데이터를 사용하여 실장기(100)의 제어를 행하도록 구성되어 있다. 또한, 메인 CPU(12)는 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 포함하는 복수의 칩(T)을 촬상시키도록 구성 되어 있다. 또한, 메인 CPU(12)는 흡착 처리가 행해지고 있는 시간 중 흡착 헤드(55a(55b))가 칩(T)을 흡착하는 타이밍으로 촬상 처리를 실행하도록 구성되어 있다. 또한, 메인 CPU(12)의 상세는 후술한다.
모터 제어부(13)는 CPU를 포함하고, 메인 CPU(12)로부터 명령을 받아서 각종 모터(도 2 참조)의 동작을 제어하도록 구성되어 있다.
화상 처리부(14)(이하, 화상 처리 CPU(14)라고 한다)는 CPU를 포함하고, 기억부(11)의 프로그램 및 데이터를 사용하여 부품 인식 촬상부(9a(9b)), 기판 인식 촬상부(32a(32b)) 및 웨이퍼 인식 촬상부(56)가 촬상한 화상을 인식하도록 구성되어 있다.
여기에서, 제 1 실시형태에서는 메인 CPU(12)(도 2 참조)는 흡착 헤드(55a(55b))에 의해 웨이퍼(W)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 흡착 처리가 실행되는 웨이퍼(W)를 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 구체적으로는 메인 CPU(12)는 흡착 헤드(55a(55b))에 의해 웨이퍼(W)의 소정 위치(P0)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 근방이며, 또한 흡착되는 소정 위치(P0)의 칩(T)보다 뒤에 흡착되는 칩(T) 중 일부의 칩(T)(소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T))을 촬상시키는 촬상 처리를 실행하도록 구성되어 있다. 또한, 메인 CPU(12)는 인식 처리에 의해 인식한 화상에 의거하여 웨이퍼 테이블(4)을 이동시켜서 칩(T)을 적절한 위치에서 흡착할 수 있도록 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성되어 있다. 또한, 소정 위치(P0)의 칩(T)에 대한 흡착 처리가 실행된 후에 소정 위치(P0)의 근방이며, 또한 칩(T)의 뒤에서 흡착 처리가 실행되는 칩(T)의 촬상 처리가 실행되었을 경우에는 소정 위치(P0)의 칩(T)이 흡착된 것에 기인해서 소정 위치(P0)의 근방의 칩(T)이 위치가 어긋나도 소정 위치(P0)의 칩(T)에 대한 흡착 처리가 실행된 후에 촬상된 소정 위치(P0)의 근방이며, 또한 칩(T)의 뒤에서 흡착 처리가 실행되는 칩(T)의 화상에 의거하여 소정 위치(P0)의 칩(T)의 뒤에서 흡착되는 칩(T)의 흡착 처리를 정확하게 실행할 수 있다.
또한, 메인 CPU(12)는 흡착 처리와 병행해서 촬상 처리를 실행함과 아울러 촬상 처리에 의해 촬상된 화상을 화상 처리 CPU(14)(도 2 참조)에 전송하도록 구성되어 있다. 그리고, 화상 처리 CPU(14)는 흡착 처리와 병행해서 전송된 화상에 의거하여 칩(T)의 상태를 인식하는 인식 처리를 실행하도록 구성되어 있다. 즉, 메인 CPU(12)가 소정 위치(P0)의 칩(T)의 흡착 처리를 행하는 동안에 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)의 화상을 웨이퍼 인식 촬상부(56)가 촬상하여(메인 CPU(12)에 의한 촬상 처리 제어가 행해져) 이 화상을 화상 처리 CPU(14)가 인식한다. 그리고, 메인 CPU(12)는 소정 위치(P0)의 칩(T)의 흡착 처리를 실행하는 동안에 다음에 흡착되는 칩(T)의 정보를 미리(앞서) 취득한다. 이것에 의해 칩(T)의 흡착 처리에 요하는 시간에 칩(T)의 촬상 처리 및 인식 처리에 요하는 시간을 흡수시키는 것이 가능하다.
이어서, 도 3~도 6을 참조해서 웨이퍼 테이블(4)의 동작에 대해서 설명한다.
웨이퍼 테이블(4)은 도 3~도 6에 나타내는 바와 같이 소정의 행(예를 들면, 도 4 및 도 6의 n행째)의 X2방향의 말단의 칩(T)으로부터 X1방향의 말단의 칩(T)까지가 순차적으로 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 배치되도록 X2방향으로 이동한다. 그 후 웨이퍼 테이블(4)은 Y방향에 있어서의 소정의 행의 다음 행(n+1행째)의 X1방향의 말단의 칩(T)이 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 대응하도록 이동한다. 그 후 웨이퍼 테이블(4)은 소정의 행의 다음 행의 X1방향의 말단의 칩(T)으로부터 X2방향의 말단의 칩(T)까지가 순차적으로 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 배치되도록 X1방향으로 이동한다. 그 후 웨이퍼 테이블(4)은 Y방향에 있어서의 다음 행(n+2줄째)의 X2방향의 말단의 칩(T)이 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 대응하도록 더 이동한다. 웨이퍼 테이블(4)이 이들 동작을 반복함으로써 흡착 위치(P2)의 흡착부(51a(51b))의 흡착 헤드(55a(55b))의 배치 위치에 칩(T)이 순차적으로 배치된다. 또한, 「행」이란 웨이퍼(W)에 매트릭스형상으로 배열된 칩(T)의 X방향의 배열을 의미하고, 「열」이란 칩(T)의 Y방향의 배열을 의미한다.
이어서, 도 7을 참조해서 흡착부(51a 및 51b)가 칩(T)을 흡착하는 동작에 대해서 설명한다.
X1측의 흡착부(51a)와 X2측의 흡착부(51b)는 교대로 웨이퍼(W)로부터 칩(T)을 흡착하도록 구성되어 있다. 구체적으로는 X2측의 흡착부(51a)는 흡착 헤드(55a)가 소정의 행(예를 들면, n행째)의 소정의 열(예를 들면, m열째)의 칩(T)의 위치에 대응하도록 초기 위치(P1)로부터 흡착 위치(P2)까지 회동된다(도 7A 참조). 이어서, X2측의 흡착 헤드(55a)가 소정의 열(m열째)의 칩(T)을 흡착한다(도 7B 참조). 이어서, X2측의 흡착 헤드(55a)가 칩(T)을 흡착한 상태로 흡착 위치(P2)로부터 초기 위치(P1)까지 회동된다(도 7C 참조). 이때, 중계 유닛(6a)이 초기 위치(P1)에 회동된 흡착 헤드(55a)로부터 칩(T)을 받고, 칩(T)을 칩 적재부(7a)(도 1 참조)로 운반한다. 또한, 이때 웨이퍼 테이블(4)이 흡착 위치(P2)에 다음 열(m+1열째)의 칩(T)이 배치되도록 X2방향으로 이동된다. 이어서, X1측의 흡착부(51b)는 흡착 헤드(55b)가 소정의 행(n행째)의 소정의 열(m+1열째)의 칩(T)의 위치에 대응하도록 초기 위치(P1)로부터 흡착 위치(P2)까지 회동된다(도 7D 참조). 이어서, X1측의 흡착 헤드(55b)가 소정의 열(m+1열째)의 칩(T)을 흡착한다(도 7E 참조). 이 후 X1측의 흡착 헤드(55b)가 칩(T)을 흡착한 상태로 흡착 위치(P2)로부터 초기 위치(P1)까지 회동된다. 그리고, 웨이퍼 테이블(4)이 흡착 위치(P2)에 다음 열(m+2열째)의 칩(T)이 배치되도록 X2방향으로 이동된다. 이들 동작이 반복되어 웨이퍼(W)로부터 칩(T)이 순차적으로 흡착되어 간다(인출되어 간다). 또한, 홀수행에서는 X2방향으로부터 X1방향으로 순차적으로 칩(T)이 흡착되고, 짝수행에서는 X1방향으로부터 X2방향으로 순차적으로 칩(T)이 흡착된다.
이어서, 도 2, 도 7 및 도 8을 참조해서 실장기(100)의 흡착 처리, 촬상 처리 및 인식 처리에 대해서 설명한다. 흡착 처리 및 촬상 처리는 메인 CPU(12)가 실행하고, 인식 처리는 화상 처리 CPU(14)가 실행한다.
처음으로 흡착 처리에 관련되는 처리(스텝 S1~스텝 S6)에 대해서 설명한다.
스텝 S1에 있어서, 메인 CPU(12)는 기억부(11)로부터 흡착 어드레스(칩(T)의 위치 정보)을 취득한다. 즉, 메인 CPU(12)는 웨이퍼 테이블(4)에 유지되어 있는 웨이퍼(W)의 정보를 취득하고, 흡착부(51)에 의해 흡착하는 칩(T)의 위치 정보를 취득한다.
이어서, 스텝 S2에 있어서, 메인 CPU(12)는 흡착되는 소정 위치(P0)의 칩(T)이 중심의 화상이 인식되어 있는지의 여부를 판단한다. 또한, 흡착되는 칩(T)이 중심의 화상의 인식 처리에 대해서는 스텝 S14에 있어서, 화상 처리 CPU(14)에 의해 실행된다. 메인 CPU(12)는 화상 처리 CPU(14)가 흡착되는 칩(T)이 중심의 화상을 인식할 때까지 이 처리를 반복하고, 화상 처리 CPU(14)가 흡착되는 칩(T)이 중심의 화상을 인식하면 스텝 S3으로 처리를 진행시킨다.
이어서, 스텝 S3에 있어서, 메인 CPU(12)는 흡착 처리를 실행한다. 구체적으로는 메인 CPU(12)는 흡착 헤드(55a 또는 55b)를 흡착되는 소정 위치(P0)의 칩(T)에 대응하는 위치로 회동시켜서 흡착 헤드(55a 또는 55b)에 칩(T)을 흡착시킨다. 또한, 메인 CPU(12)는 스텝 S14에 있어서 칩(T)이 불량이라고 판단되었을 경우에는 불량이라고 판단된 칩(T)을 흡착하지 않고 스텝 S4로 진행된다.
이어서, 스텝 S4에 있어서, 메인 CPU(12)는 흡착 어드레스를 갱신해서 기억부(11)에 기억한다.
이어서, 스텝 S5에 있어서, 메인 CPU(12)는 웨이퍼(W) 상에 다른 흡착하는 칩(T)이 있는지의 여부를 판단한다. 다른 흡착하는 칩(T)이 있을 경우에는 스텝 S6으로 처리를 진행시킨다. 한편, 다른 흡착하는 칩(T)이 없을 경우에는 흡착 처리에 관련되는 처리(스텝 S1~스텝 S6)를 종료한다.
이어서, 스텝 S6에 있어서, 메인 CPU(12)는 웨이퍼 테이블(4)을 이동하는 처리를 행한다. 구체적으로는 메인 CPU(12)는 스텝 S3으로 흡착 처리가 행해진 소정 위치(P0)의 칩(T)의 다음 칩(T)의 흡착 처리가 가능하도록 웨이퍼 테이블(4)을 이동시키는 처리를 행한다.
이어서, 촬상 처리 및 인식 처리에 관련되는 처리(스텝 S11~스텝 S16)에 대해서 설명한다. 스텝 S11~스텝 S16의 처리는 스텝 S1~스텝 S6의 처리와 병행해서 행해진다.
우선, 스텝 S11에 있어서, 메인 CPU(12)는 기억부(11)로부터 인식 어드레스(칩(T)이 인식되어 있는지의 여부에 관한 정보)를 취득한다.
이어서, 스텝 S12에 있어서, 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상이 촬상되어 있는지의 여부를 판단한다. 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상이 촬상되어 있다고 판단했을 경우에는 스텝 S14로 처리를 진행시킨다. 한편, 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상이 촬상이 되어 있지 않다고 판단했을 경우에는 스텝 S13으로 처리를 진행시킨다.
이어서, 스텝 S13에 있어서, 메인 CPU(12)는 촬상 처리를 실행한다. 구체적으로는 메인 CPU(12)는 흡착되는 칩(T)이 중심의 화상을 촬상하는 처리를 행한다.
이어서, 스텝 S14에 있어서, 화상 처리 CPU(14)는 인식 처리를 실행한다. 구체적으로는 화상 처리 CPU(14)(도 2 참조)는 메인 CPU(12)로부터 명령을 받아서 흡착되는 칩(T)이 중심의 화상에 의거하여 칩(T)의 외관에 대한 인식(해석) 처리를 행한다. 화상 처리 CPU(14)는 인식 처리에 있어서, 예를 들면 인접하는 칩(T)이 적절히 다이싱되어 있지 않다(본래, 별개일 칩(T)이 연결되어 있다)고 인식했을 경우나 칩(T)이 균열을 갖고 있다고 인식했을 경우에는 칩(T)을 불량이라고 판단한다. 한편, 화상 처리 CPU(14)는 칩(T)이 불량이 아닐 경우에 정상이라고 판단한다. 또한, 화상 처리 CPU(14)는 인식 처리를 실행할 때에 흡착되는 칩(T)이 중심의 화상 중 이미 인식되어 있는 부분(1개 전에 인식 처리한 화상에서 이미 인식되어 있는 부분)에 대해서는 인식 처리를 행하지 않는다. 바꿔 말하면 화상 처리 CPU(14)는 흡착되는 칩(T)이 중심의 화상 중 새롭게 비친 부분의 인식 처리를 행한다.
이어서, 스텝 S15에 있어서, 메인 CPU(12)는 인식 어드레스를 갱신해서 기억부(11)에 기억한다.
이어서, 스텝 S16에 있어서, 메인 CPU(12)는 웨이퍼(W) 상에 다른 인식하는 칩(T)이 있는지의 여부를 판단한다. 메인 CPU(12)는 웨이퍼(W) 상에 다른 인식하는 칩(T)이 있을 경우에는 스텝 S11로 처리를 진행시킨다. 한편, 메인 CPU(12)는 웨이퍼(W) 상에 다른 인식하는 칩(T)이 없을 경우에는 촬상 처리 및 인식 처리에 관련되는 처리(스텝 S11~스텝 S16)를 종료한다.
이상과 같이 메인 CPU(12)는 흡착되는 소정 위치(P0)의 칩(T)의 흡착 처리에 관련되는 처리(스텝 S1~스텝 S6)와 병행해서 흡착되는 소정 위치(P0) 칩(T) 및 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 포함하는 칩의 촬상 처리 및 인식 처리에 관련되는 처리(스텝 S11~스텝 S16)를 실행한다.
제 1 실시형태에서는 이하와 같은 효과를 얻을 수 있다.
제 1 실시형태에서는 상기와 같이 흡착부(51a(51b))에 의해 웨이퍼(W)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 흡착 처리가 실행되는 웨이퍼(W)를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 메인 CPU(12)를 설치한다. 이것에 의해 흡착 처리와 촬상 처리를 다른 타이밍으로 실행할 경우와 달리 흡착 처리를 실행하는 사이에 촬상 처리도 실행할 수 있다. 이것에 의해 기판 처리에 요하는 시간을 저감시킬 수 있다.
또한, 제 1 실시형태에서는 흡착부(51a(51b))에 의해 웨이퍼(W)의 소정 위치(P0)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 근방이며, 또한 흡착되는 소정 위치(P0)의 칩(T)보다 뒤에 흡착되는 칩(T) 중 일부의 칩(T)을 촬상시키는 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 소정 위치(P0)의 칩(T)에 대한 흡착 처리를 실행하는 동안에 소정 위치(P0)의 근방이며, 또한 소정 위치(P0)의 칩(T)의 뒤에서 흡착 처리가 실행되는 칩(T)의 촬상을 행할(흡착하는 타이밍이 가까운 칩(T)을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가까운 칩(T)의 촬상 처리에 요하는 시간을 소정 위치(P0)의 칩(T)의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.
또한, 제 1 실시형태에서는 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 촬상시키는 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 소정 위치(P0)의 칩(T)에 대한 흡착 처리를 실행하는 동안에 소정 위치(P0)의 칩(T)의 다음에 흡착 처리가 실행되는 칩(T)의 촬상을 행할(다음에 흡착하는 칩(T)을 먼저 촬상해 둘) 수 있으므로 흡착하는 타이밍이 가장 가까운 칩(T)의 촬상 처리에 요하는 시간을 소정 위치(P0)의 칩(T)의 흡착 처리의 시간에 흡수시킬 수 있다. 그 결과, 흡착하는 타이밍이 가장 가까운 칩(T)의 촬상 처리가 실행될 경우에도 기판 처리에 요하는 시간을 용이하게 저감시킬 수 있다.
또한, 제 1 실시형태에서는 흡착 처리와 병행해서 웨이퍼 인식 촬상부(56)에 의해 소정 위치(P0)의 칩(T)의 다음에 흡착되는 칩(T)을 포함하는 복수의 칩(T)을 촬상시키는 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 소정 위치(P0)의 칩(T)에 대한 흡착 처리를 실행하는 동안에 소정 위치(P0)의 칩(T)의 다음 이후에 순차적으로 흡착 처리가 실행되는 복수의 칩(T)의 촬상을 동시에 행할 수 있으므로 한 번의 촬상 처리에 의해 복수의 칩(T)의 화상을 효율 좋게 취득할 수 있다.
또한, 제 1 실시형태에서는 흡착부(51a(51b))가 초기 위치(P1)로부터 흡착 위치(P2)로 이동해서 칩(T)을 흡착한 후 흡착 위치(P2)로부터 초기 위치(P1)로 이동하는 처리인 흡착 처리와 병행해서 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 칩(T)을 흡착하는 동작 중뿐만 아니라 흡착부(51a(51b))가 초기 위치(P1)로부터 흡착 위치(P2)로의 이동 중 및 흡착 위치(P2)로부터 초기 위치(P1)로의 이동 중에도 촬상 처리를 병행해서 실행할 수 있다.
또한, 제 1 실시형태에서는 흡착 처리가 행해지고 있는 동안의 흡착부(51a(51b))가 칩(T)을 흡착하는 타이밍으로 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 흡착 처리를 실행하는 동안에 촬상 처리를 확실히 실행할 수 있다.
또한, 제 1 실시형태에서는 흡착 처리와 병행해서 촬상 처리를 실행함과 아울러 촬상 처리에 의해 촬상된 화상을 화상 처리 CPU(14)에 전송하도록 메인 CPU(12)를 구성하고, 흡착 처리와 병행해서 전송된 화상에 의거하여 칩(T)의 상태를 인식하는 인식 처리를 실행하도록 화상 처리 CPU(14)를 구성한다. 이것에 의해 흡착 처리, 촬상 처리 및 인식 처리를 다른 타이밍으로 실행하는 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리에 추가해서 인식 처리도 실행할(다음에 흡착하는 웨이퍼(W)를 먼저 촬상하여 웨이퍼(W)의 상태를 인식해 둘) 수 있다. 이것에 의해 기판 처리에 요하는 시간을 보다 저감시킬 수 있다.
또한, 제 1 실시형태에서는 X방향을 따라 배치된 소정의 행의 칩(T)을 순차적으로 흡착한 후 Y방향에 있어서의 소정의 행의 다음 행의 X방향을 따라 배치된 칩(T)을 순차적으로 흡착하도록 흡착부(51a(51b))를 구성하고, 평면으로부터 볼 때에 있어서, 흡착 처리시에 웨이퍼 인식 촬상부(56)의 촬상 영역(R) 내에 있어 Y방향으로 연장되는 흡착 헤드(55a(55b))가 설치되는 제 1 부분(52a(52b))을 포함하도록 흡착부(51a(51b))를 구성한다. 이것에 의해 흡착 처리시에 촬상 영역(R) 내에 들어가는 흡착부(51a(51b))의 제 1 부분(52a(52b))이 X방향으로 연장되는 경우와 달리 X방향을 따른 소정의 행의 칩(T)의 흡착 처리와 병행해서 촬상 처리를 실행해도 흡착부(51a(51b))의 제 1 부분(52a(52b))에 의해 촬상되는 칩(T)의 영역이 좁아지는 것을 억제할 수 있다.
또한, 제 1 실시형태에서는 제 1 부분(52a(52b))과 제 2 부분(53a(53b))을 포함하는 흡착부(51a(51b))를 대략 L자형상으로 형성한다. 이것에 의해 촬상되는 칩(T)의 영역이 좁아지는 것을 억제하면서 제 2 부분(53a(53b))에 의해 흡착부(51a(51b))를 용이하게 지지할 수 있다.
또한, 제 1 실시형태에서는 인식 처리에 의해 인식한 화상에 의거하여 웨이퍼 테이블(4)을 이동시켜서 흡착 처리를 실행하고, 흡착 처리와 병행해서 촬상 처리를 실행하도록 메인 CPU(12)를 구성한다. 이것에 의해 촬상 처리 및 흡착 처리를 실행하기 위해서 웨이퍼 인식 촬상부(56) 및 흡착부(51a(51b))를 각각 움직이는 경우와 달리 웨이퍼 테이블(4)만을 움직여서 촬상 처리 및 흡착 처리를 실행할 수 있다. 즉, 이동시키는 부분의 수를 감소시킬 수 있으므로 실장기(100)의 구조를 간소화할 수 있다.
(제 2 실시형태)
이하, 도 9~도 12를 참조해서 본 발명의 제 2 실시형태에 의한 실장기(200)의 구성에 대해서 설명한다. 또한, 실장기(200)는 본 발명의 「기판 처리 장치」의 일례이다.
이 제 2 실시형태에서는 Y방향으로 연장되는 회동 축선 둘레로 회동하는 L자형상의 흡착부(51a(51b))를 구비하는 제 1 실시형태와 달리 인출 장치(105)가 X방향으로 연장되는 회동 축선 둘레로 회동하는 흡착부(151)를 포함하는 실장기(200)에 대해서 설명한다.
실장기(200)는 도 9에 나타내는 바와 같이 다이싱된 웨이퍼(W)로부터 칩(T)을 인출해서 소정의 실장 작업 위치(500c)에서 기판(500) 상에 실장(장착)하는 것이 가능한 실장기이다.
실장기(200)는 베이스대(1)와, 컨베이어(2)와, 실장부(103)를 구비하고 있다. 또한, 실장기(200)는 웨이퍼 테이블(4)과, 인출 장치(105)와, 전사 스테이션(108)과, 1개의 부품 인식 촬상부(109)를 구비하고 있다.
베이스대(1)는 도 1에 나타내는 바와 같이 컨베이어(2), 웨이퍼 테이블(4), 인출 장치(105), 전사 스테이션(108) 및 부품 인식 촬상부(109) 등을 지지하고 있다.
컨베이어(2)는 기판(500)을 X1방향으로부터 X2방향으로 반송하도록 구성되어 있다. 구체적으로는 컨베이어(2)는 소정의 실장 작업 위치(500c)에 기판(500)을 반입함과 아울러 소정의 실장 작업 위치(500c)로부터 기판(500)을 반출하도록 구성되어 있다.
실장부(103)는 1개 형성되어 있다. 또한, 실장부(103)는 복수의 실장 헤드(131)와, 1개의 기판 인식 촬상부(132)를 포함하고 있다. 실장부(103)는 흡착부(151)에 의해 흡착된 칩(T)을 받도록 구성되어 있다. 그리고, 실장부(103)는 전사 스테이션(108)으로 칩(T)에 접착제(플럭스)를 도포하여 칩(T)을 기판(500)에 실장한다.
기판 인식 촬상부(132)는 카메라를 포함하고, 기판(500)을 촬상하도록 구성되어 있다.
여기에서, 제 2 실시형태에서는 웨이퍼 테이블(4)은 칩(T)이 기판(500)에 실장되는 설치 작업 중에는 이동하지 않도록 구성되어 있다.
또한, 제 2 실시형태에서는 인출 장치(105)는 흡착부(151)와, 웨이퍼 인식 촬상부(153)와, X바(154) 및 Y바(155)를 포함하고 있다. 흡착부(151) 및 웨이퍼 인식 촬상부(153)는 도 9 및 도 11에 나타내는 바와 같이 X바(154)를 끼우도록 형성되어 있다. 또한, 흡착부(151) 및 웨이퍼 인식 촬상부(153)는 서로 독립적으로 X바(154)를 따라 X방향으로 이동하도록 구성되어 있다. 또한, 도 11에 나타내는 바와 같이 X바(154)가 Y바(155)를 따라 Y방향으로 이동함으로써 흡착부(151) 및 웨이퍼 인식 촬상부(153)는 함께 Y방향으로 이동하도록 구성되어 있다.
흡착부(151)는 한 쌍의 흡착 헤드(152a 및 152b)를 포함하고 있다. 흡착 헤드(152a(152b))는 X축 방향으로 평행인 축선 둘레로 회전이 가능하며, 또한 상하 방향으로의 이동(승강)이 가능하게 구성되어 있다.
흡착 헤드(152a(152b))는 봉형상으로 구성되어 있다. 또한, 봉형상의 흡착 헤드(152a(152b))는 양단부의 각각에 있어서 칩(T)을 흡착 가능하다. 즉, 1개의 흡착 헤드(152a(152b))에 의해 2개의 칩(T)을 흡착하는 것이 가능하다. 또한, 흡착 헤드(152a(152b))는 각각 독립적으로 Z방향으로 이동 가능하게 구성되어 있다. 또한, 흡착 헤드(152a(152b))는 각각 독립적으로 X방향으로 연장되는 회동축 둘레(R방향)로 회동 가능하게 구성되어 있다.
웨이퍼 인식 촬상부(153)는 카메라를 포함하고, 복수의 칩(T)을 포함하는 웨이퍼(W)를 촬상하는 기능을 갖고 있다.
이어서, 도 12를 참조해서 흡착 위치(P2)와 촬상 영역(R)의 관계에 대해서 설명한다. 또한, 간략화를 위해 도 12에 있어서는 흡착 헤드(152b)에 대해서는 도시를 생략하고, 흡착 헤드(152a)만을 도시하고 있다.
또한, 제 2 실시형태에서는 도 12에 나타내는 바와 같이 평면으로부터 볼 때에 있어서의 흡착 헤드(152a(152b))의 중심 및 웨이퍼 인식 촬상부(153)의 중심(촬상 영역(R)의 중심)은 Y방향에 있어서, 거리(D)만큼 이간되어 있다. 또한, 촬상 영역(R)의 Y2측의 가장자리 부근과 흡착 위치(P2)의 칩(T)의 Y2측의 가장자리 부근은 이하의 식(1)에 의해 기술되는 ΔY만큼 이간되어 있다.
ΔY={D-(Lr/2)+(Lt/2)}…(1)
그리고, 거리 ΔY가 칩(T)의 Y방향의 길이의 몇 배에 상당하는지를 나타내는 값인 α는 이하의 식(2)에 의해 기술된다.
α=ΔY/Lt
={D-(Lr/2)+(Lt/2)}/Lt…(2)
또한, Lr은 촬상 영역(R)의 Y방향의 길이이며, Lt는 칩(T)의 Y방향의 길이이다.
n행째를 흡착 처리하고 있는 동안에(n행째의 흡착 처리와 병행해서) (n+α)행째로부터 {(n+α)+(Lr-Lt)/Lt}행째까지의 영역이 촬상 영역(R)에 들어가고, 이 영역 중 촬상 영역(R)으로부터 돌출되지 않는 칩(T)에 대해서 촬상 처리 및 인식 처리가 행해진다.
예를 들면, 도 12에 나타내는 예에서는 D/Lt=4, (Lr/2)/Lt=1.7, (Lt/2)/Lt=0.5이다. 이 예에서는 식(2)으로부터 α는 약 2.8이다. 이 경우, 1행째의 흡착 처리가 실행되어 있을 경우(n=1)에는 웨이퍼 인식 촬상부(153)는 칩(T)의 Y방향에 있어서의 대략 3.8행째 이후의 영역으로부터 대략 6.2행째까지의 영역이 촬상 영역(R)에 들어가진다. 이 때문에, 1행째의 흡착 처리와 병행해서 촬상 영역(R)에 포함되는 4행째~6행째의 칩(T)에 대한 촬상 처리 및 인식 처리를 행하는 것이 가능하다.
또한, 제 2 실시형태의 실장부(103)에 의하면 X방향에 있어서, 웨이퍼 인식 촬상부(153)가 흡착부(151)와 독립적으로 이동할 수 있으므로 흡착 처리에 시간이 걸리는 경우이어도 흡착부(151)에 의한 흡착 상황에 의존하지 않고 촬상 처리 및 인식 처리를 행하는 것이 가능하다.
제 2 실시형태에서는 이하와 같은 효과를 얻을 수 있다.
제 2 실시형태에서는 상기와 같이 흡착부(151)에 의해 웨이퍼(W)의 칩(T)을 흡착시키는 흡착 처리를 실행하고, 흡착 처리와 병행해서 웨이퍼 인식 촬상부(153)에 의해 흡착 처리가 실행되는 웨이퍼(W)를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 메인 CPU(12)를 설치한다. 이것에 의해 흡착 처리와 촬상 처리를 다른 타이밍으로 실행할 경우와 달리 흡착 처리를 실행하는 동안에 촬상 처리도 실행할 수 있다. 이것에 의해 기판 처리에 요하는 시간을 저감시킬 수 있다.
또한, 제 2 실시형태에서는 흡착부(151) 및 웨이퍼 인식 촬상부(153)를 서로 독립적으로 X방향으로 이동하도록 구성하고, 메인 CPU(12)를 흡착 처리와 병행해서 촬상 처리를 실행하도록 구성한다. 이것에 의해 흡착부(151) 및 웨이퍼 인식 촬상부(153)를 서로 독립적으로 이동시킬 수 있으므로 용이하게 흡착 처리와 병행해서 촬상 처리를 실행할 수 있다.
또한, 이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아닌 것으로 생각되어야 한다. 본 발명의 범위는 상기 실시형태의 설명이 아니라 특허청구범위에 의해 나타내어지고, 또한 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
예를 들면, 상기 제 1 및 제 2 실시형태에서는 흡착 처리와 병행해서 촬상 처리 및 인식 처리를 실행하는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명은 흡착 처리와 병행해서 촬상 처리만을 실행해도 좋다.
또한, 상기 제 1 및 제 2 실시형태에서는 흡착 처리가 실행되는 소정의 칩보다 뒤에 흡착되는 복수의 칩에 대해서 촬상 처리를 실행하는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 흡착 처리가 실행되는 소정의 칩의 다음에 흡착되는 칩 중 적어도 1개의 칩에 대해서 촬상 처리를 실행하면 촬상 처리되는 칩은 임의의 수이어도 좋다.
또한, 상기 제 1 및 제 2 실시형태에서는 웨이퍼 테이블 상의 칩을 촬상하는 촬상부의 촬상 영역이 대략 장방형형상인 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 촬상 영역이 대략 장방형형상의 형상, 예를 들면 원형이어도 좋다.
또한, 상기 제 1 및 제 2 실시형태에서는 웨이퍼 테이블이 1개인 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 2개 이상의 웨이퍼 테이블을 형성해도 좋다.
또한, 상기 제 1 실시형태에서는 흡착부를 대략 L자형상으로 구성한 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 대략 L자형상 이외의 형상, 예를 들면 직선형상이나 2회 이상의 곡절 위치를 갖는 형상에 흡착부를 구성해도 좋다.
또한, 상기 제 1 및 제 2 실시형태에서는 같은 칩(T)에 대해서 복수회의 인식 처리를 행하지 않는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 같은 칩(T)에 대해서 복수회의 인식 처리를 행해도 좋다. 이 경우, 보다 가까운 촬상 처리에 의거하는 인식 처리의 정보를 사용해서 흡착 처리를 행할 수 있다. 또한, 같은 칩(T)에 대해서 복수회 행해진 인식 처리의 정보를 평균화해서 이 정보에 의거하여 흡착 처리가 행해져도 좋다.
또한, 상기 제 1 및 제 2 실시형태에서는 복수의 칩(T)이 들어가도록 촬상 영역에 구성하는 예를 나타내었지만, 본 발명은 이것에 한정되지 않는다. 본 발명에서는 1개의 칩(T)이 들어가도록 촬상 영역을 구성해도 좋다.
또한, 상기 제 1 실시형태에서는 인출 장치에 2개의 흡착부를 형성했지만 본 발명은 이것에 한정되지 않는다. 본 발명에서는 1개 또는 3개 이상의 흡착부를 인출 장치에 형성해도 좋다.
또한, 상기 제 2 실시형태에서는 흡착부와 촬상부가 X방향으로만 독립적으로 움직이는 예를 나타내었지만, 흡착부와 촬상부가 X방향 및 Y방향의 양방향으로 독립적으로 움직여도 좋다(완전히 독립적으로 움직여도 좋다).
또한, 상기 제 1 및 제 2 실시형태에서는 설명의 편의상 제어부의 처리를 처리 플로우를 따라 순서대로 처리를 행하는 플로우 구동형의 플로우를 사용하여 설명했지만, 예를 들면 제어부의 처리 동작을 이벤트 단위로 처리를 실행하는 이벤트 구동형(이벤트 드리븐형)의 처리에 의해 행해도 좋다. 이 경우 완전한 이벤트 구동형으로 행해도 좋고, 이벤트 구동 및 플로우 구동을 조합해서 행해도 좋다.
4 : 웨이퍼 테이블 12 : 메인 CPU(제어부)
14 : 화상 처리 CPU(화상 처리부) 51a, 51b, 151 : 흡착부
52a, 52b : 제 1 부분 53a, 53b : 제 2 부분
55a, 55b, 152a, 152b : 흡착 헤드
56, 153 : 웨이퍼 인식 촬상부(촬상부)
100, 200 : 실장기(기판 처리 장치) n : 소정의 행
P0 : 소정 위치 P1 : 초기 위치
P2 : 흡착 위치 R : 촬상 영역
T : 칩 W : 웨이퍼
X방향 : 제 1 방향 Y방향 : 제 2 방향

Claims (11)

  1. 복수의 칩(T)을 포함하는 웨이퍼(W)를 촬상하고, 상기 웨이퍼에 대해서 상대적으로 이동 가능한 촬상부(56, 153)와,
    상기 웨이퍼로부터 상기 칩을 흡착하는 흡착 헤드(55a, 55b, 152a, 152b)를 갖고, 상기 웨이퍼에 대해서 상대적으로 이동 가능한 흡착부(51a, 51b, 151)와,
    제어부(12)를 구비하고,
    상기 제어부는 상기 흡착부에 의해 상기 웨이퍼의 상기 칩을 흡착시키는 흡착 처리를 실행하고, 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 흡착 처리가 실행되는 상기 웨이퍼를 촬상시키는 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치(100, 200).
  2. 제 1 항에 있어서,
    상기 제어부는 상기 흡착부에 의해 상기 웨이퍼의 소정 위치의 상기 칩을 흡착시키는 상기 흡착 처리를 실행하고, 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 소정 위치(P0)의 근방이며, 또한 흡착되는 상기 소정 위치의 상기 칩보다 뒤에 흡착되는 상기 칩 중 일부의 상기 칩을 촬상시키는 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.
  3. 제 2 항에 있어서,
    상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 소정 위치의 상기 칩의 다음에 흡착되는 상기 칩을 촬상시키는 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.
  4. 제 2 항에 있어서,
    상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상부에 의해 상기 소정 위치의 상기 칩의 다음에 흡착되는 상기 칩을 포함하는 복수의 상기 칩을 촬상시키는 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.
  5. 제 1 항에 있어서,
    상기 제어부는 상기 흡착부가 초기 위치(P1)로부터 흡착 위치(P2)로 이동해서 상기 칩을 흡착한 후, 상기 흡착 위치로부터 상기 초기 위치로 이동하는 처리인 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.
  6. 제 5 항에 있어서,
    상기 제어부는 상기 흡착 처리가 행해지고 있는 동안의 상기 흡착부가 상기 칩을 흡착하는 타이밍으로 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.
  7. 제 1 항에 있어서,
    상기 촬상 처리에 의해 촬상된 화상을 인식하는 화상 처리부(14)를 더 구비하고,
    상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행함과 아울러 상기 촬상 처리에 의해 촬상된 상기 화상을 상기 화상 처리부에 전송하고,
    상기 화상 처리부는 상기 흡착 처리와 병행해서 전송된 상기 화상에 의거하여 상기 칩의 상태를 인식하는 인식 처리를 실행하도록 구성되어 있는 기판 처리 장치.
  8. 제 1 항에 있어서,
    상기 웨이퍼는 제 1 방향과 상기 제 1 방향에 대략 수직인 제 2 방향으로 매트릭스형상으로 배치된 상기 칩을 포함하고,
    상기 흡착부는 상기 제 1 방향을 따라 배치된 소정의 행의 상기 칩을 순차적으로 흡착한 후, 제 2 방향에 있어서의 상기 소정의 행의 다음 행의 상기 제 1 방향을 따라 배치된 칩을 순차적으로 흡착하도록 구성되고,
    상기 흡착부는 평면으로부터 볼 때에 있어서, 상기 흡착 처리시에 상기 촬상부의 촬상 영역(R) 내에 있어 상기 제 2 방향에 연기되어서 흡착 헤드(55a, 55b)가 형성되는 제 1 부분(51a, 51b)을 포함하도록 구성되어 있는 기판 처리 장치.
  9. 제 8 항에 있어서,
    상기 흡착부는 상기 제 1 부분과 접속하도록 형성되고, 상기 흡착 처리시에 상기 촬상부의 상기 촬상 영역 외에 돌출됨과 아울러 상기 제 1 방향으로 연장되는 제 2 부분(53a, 53b)을 더 포함하고,
    상기 제 1 부분과 상기 제 2 부분을 포함하는 상기 흡착부는 평면으로부터 볼 때에 대략 L자형상을 갖고 있는 기판 처리 장치.
  10. 제 7 항에 있어서,
    상기 촬상부의 위치 및 상기 칩을 흡착하고 있을 때의 상기 흡착부의 위치에 대해서 상대적으로 이동 가능하도록 상기 웨이퍼를 유지하는 웨이퍼 테이블(4)을 더 구비하고,
    상기 제어부는 상기 인식 처리에 의해 인식한 상기 화상에 의거하여 상기 웨이퍼 테이블을 이동시켜서 상기 흡착 처리를 실행하고, 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.
  11. 제 1 항에 있어서,
    상기 웨이퍼는 제 1 방향과 상기 제 1 방향에 대략 수직인 제 2 방향으로 매트릭스형상으로 배치된 상기 칩을 포함하고,
    상기 흡착부는 상기 제 1 방향을 따라 배치된 소정의 행의 상기 칩을 순차적으로 흡착한 후 제 2 방향으로 이동해서 상기 소정의 행(n)의 다음 행(n+1)의 상기 제 1 방향을 따라 배치된 상기 칩을 순차적으로 흡착하도록 구성되고,
    상기 흡착부 및 상기 촬상부는 서로 독립적으로 상기 제 1 방향으로 이동하도록 구성되고,
    상기 제어부는 상기 흡착 처리와 병행해서 상기 촬상 처리를 실행하도록 구성되어 있는 기판 처리 장치.
KR1020167021133A 2014-04-01 2014-04-01 기판 처리 장치 KR101837520B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/059629 WO2015151229A1 (ja) 2014-04-01 2014-04-01 基板処理装置

Publications (2)

Publication Number Publication Date
KR20160104713A true KR20160104713A (ko) 2016-09-05
KR101837520B1 KR101837520B1 (ko) 2018-03-12

Family

ID=54239596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167021133A KR101837520B1 (ko) 2014-04-01 2014-04-01 기판 처리 장치

Country Status (4)

Country Link
JP (1) JP6093481B2 (ko)
KR (1) KR101837520B1 (ko)
CN (1) CN106068553B (ko)
WO (1) WO2015151229A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7374150B2 (ja) 2021-06-30 2023-11-06 三菱重工業株式会社 水素製造システムおよび水素製造方法
JP7374152B2 (ja) 2021-08-27 2023-11-06 三菱重工業株式会社 水素製造システムおよび水素製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214421A (ja) 2002-12-27 2004-07-29 Shibaura Mechatronics Corp ペレットのピックアップ方法及びペレットボンディング装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343502A (ja) * 1992-06-09 1993-12-24 Fuji Electric Co Ltd ダイボンディング装置
JPH09283983A (ja) * 1996-04-10 1997-10-31 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法とピックアップ装置
JP2002231789A (ja) 2001-01-31 2002-08-16 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法
JP2003059955A (ja) 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP4216515B2 (ja) 2002-03-15 2009-01-28 株式会社日立ハイテクインスツルメンツ ダイピックアップ装置
JP4351837B2 (ja) * 2002-10-31 2009-10-28 株式会社東芝 半導体チップのピックアップ位置認識方法および装置
JP2005315749A (ja) * 2004-04-28 2005-11-10 Yamaha Motor Co Ltd 照明条件特定方法、部品認識装置、同装置を備えた表面実装機および部品試験装置
JP5584651B2 (ja) * 2011-05-12 2014-09-03 ヤマハ発動機株式会社 吸着状態検査装置、表面実装機及び部品試験装置
EP2848377B1 (en) * 2012-05-11 2019-09-25 FUJI Corporation Electronic-component supporting head, electronic-component detection method, and die feeding apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214421A (ja) 2002-12-27 2004-07-29 Shibaura Mechatronics Corp ペレットのピックアップ方法及びペレットボンディング装置

Also Published As

Publication number Publication date
CN106068553B (zh) 2020-01-21
CN106068553A (zh) 2016-11-02
JP6093481B2 (ja) 2017-03-08
KR101837520B1 (ko) 2018-03-12
WO2015151229A1 (ja) 2015-10-08
JPWO2015151229A1 (ja) 2017-04-13

Similar Documents

Publication Publication Date Title
JP6522797B2 (ja) ダイピックアップ装置
KR100881894B1 (ko) 전자 부품 탑재 장치 및 전자 부품 탑재 방법
KR101309314B1 (ko) 실장기
KR101837520B1 (ko) 기판 처리 장치
JP5212520B2 (ja) 電子部品ハンドラ及びハンドラ
KR101296698B1 (ko) 실장기
JP5597144B2 (ja) 部品実装装置
CN103283317B (zh) 元件安装设备
JP6767613B2 (ja) 部品実装装置および部品実装方法
JP2003318599A (ja) 部品実装方法及び部品実装装置
JP5999544B2 (ja) 実装装置、実装位置の補正方法、プログラム及び基板の製造方法
JP6153320B2 (ja) 部品実装シミュレーション装置
JP5873988B2 (ja) 部品移載装置
JP5876769B2 (ja) 部品実装装置
JP2001077520A (ja) ２つの部材の配置装置並びに方法
JP6086671B2 (ja) ダイ部品供給装置
JP6760777B2 (ja) 部品実装装置
JP5522290B2 (ja) 電子部品ハンドラ及びハンドラ
JPH09326591A (ja) 電子部品実装装置および電子部品実装方法
WO2022137363A1 (ja) 部品実装装置および部品実装方法
JP5372444B2 (ja) 複数ガントリ表面実装装置の部品搭載方法
JP6864153B2 (ja) 部品実装装置、部品実装システムおよび部品実装方法
JP4697176B2 (ja) 部品実装装置の部品持ち帰り検査装置及び方法
WO2018105030A1 (ja) 部品装着方法
JP6529442B2 (ja) 保持部駆動ユニット設定方法、制御装置、部品実装装置、及び、表面実装機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant