KR20160041767A - Ｌｅｄ 디바이스 탑재에 포함한 ｍｅｍｓ 제조의 이용 및 어셈블리 - Google Patents

Ｌｅｄ 디바이스 탑재에 포함한 ｍｅｍｓ 제조의 이용 및 어셈블리 Download PDF

Info

Publication number
KR20160041767A
KR20160041767A KR1020150135441A KR20150135441A KR20160041767A KR 20160041767 A KR20160041767 A KR 20160041767A KR 1020150135441 A KR1020150135441 A KR 1020150135441A KR 20150135441 A KR20150135441 A KR 20150135441A KR 20160041767 A KR20160041767 A KR 20160041767A
Authority
KR
South Korea
Prior art keywords
led chips
substrate
led
extendable
bonding
Prior art date
Application number
KR1020150135441A
Other languages
English (en)
Other versions
KR102153145B1 (ko
Inventor
구안-루 허
주이-헝 예
케빈 티와이 후앙
치-청 첸
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20160041767A publication Critical patent/KR20160041767A/ko
Application granted granted Critical
Publication of KR102153145B1 publication Critical patent/KR102153145B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/65—Structure, shape, material or disposition of the connectors prior to the connecting process
    • H01L24/66—Structure, shape, material or disposition of the connectors prior to the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/291 - H01L2224/29191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/63—Connectors not provided for in any of the groups H01L2224/10 - H01L2224/50 and subgroups; Manufacturing methods related thereto
    • H01L2224/64—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/80855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/80862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/80855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/80874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

연장 가능한 금속 배선의 패턴을 통해 서로 전기적으로 접속되도록 LED 칩을 사전 배선되는 그룹으로서 탑재하는 통합 방법을 용이하게 하는 LED 칩 패키징 어셈블리가 제공된다. 연장 가능한 금속 배선을 통해 서로 전기적으로 접속되는 LED 칩이 픽앤드플레이스 탑재 및 LED 칩 각각의 와이어 본딩 공정을 대체한다. 웨이퍼 레벨 MEMS 기술은 다양한 컨택 패드에 현수되어 접속되는 병렬 배선을 형성하는데 활용된다. LED 칩을 접속시키는 와이어 본딩은, 스프링 형상일 수 있는 수평으로 배열된 연장 가능한 금속 배선으로 구성되어, 접속된 LED 칩들 간의 거리를 확장 및 수축시킬 수 있다. 추가 제공되는 테이프는 LED 칩에 본딩되며, 하나 이상의 사전 배열된 거리를 초과하는 LED 칩들 간의 거리를 확장시키기 위해 크기면에서 연장된다.

Description

ＬＥＤ 디바이스 탑재에 포함한 ＭＥＭＳ 제조의 이용 및 어셈블리{USING MEMS FABRICATION INCORPORATING INTO LED DEVICE MOUNTING AND ASSEMBLY}
본 발명은 LED 칩에 대한 패키징 및 탑재 구조에 관한 것이며, 더 구체적으로는 사이에 형성된 연장 가능한 금속 배선의 패턴에 의해 접속되며 기판 상에 그룹으로 연장 가능하게 탑재할 수 있는 LED 칩을 형성하는 MEMS 제조 기술을 이용한 LED 패키징 및 탑재 구조와, 이것의 통합 제조 방법에 관한 것이다.
LED는, 사이즈가 컴팩트하고 전력 소비가 적고 동작 온도가 낮고 서비스 수명이 길기 때문에 조명을 제공하는데 일반적으로 사용되어, 종래의 텅스텐 필라멘트 전구 및 형광 램프를 점차 대체하고 있다. LED 라이트 스트링(light string) 또는 필라멘트를 위해, 회로 기판 상에 사전 배열된 위치에 따라 다수의 LED 칩이 적절하게 배치될 필요가 있다. 통상적으로, LED 칩은 픽앤드플레이스(pick-and-place) 공정을 이용하는 등의 얼라인먼트 방법에 의해 개별적으로 회로 기판 상에 탑재 및 배치된다. 이후, 와이어 본딩이 행해져서 LED 칩들 간의 전기 접속이 이루어진다. LED 칩 탑재 공정은 LED 칩 마운터(mounter)를 이용해서 행해질 수 있다. 종래의 LED 칩 탑재 및 배치 방법의 결점은, 개별 LED 칩을 탑재하는 픽앤드플레이스 공정이 시간 소모적이며 그러한 작업을 수행하기 위해 고가의 장비를 필요로 한다는 점을 포함한다. 또한, LED를 전기적으로 접속시키는 와이어 본딩 단계 역시 시간 소모적이다. 이에, 종래 기술에 있어서 개선의 필요성이 있다.
본 발명의 일 목적은 복수의 LED 칩을 그룹으로서 탑재하는 효율적인 통합 방법을 용이하게 하는 LED 칩 패키징 어셈블리를 제공하는 것이다. 복수의 LED 칩은 각각 연장 가능한 금속 배선의 패턴을 통해 서로 전기적으로 접속되도록 사전 배선되어 있다.
본 발명의 다른 목적은, 복수의 LED 칩이 기존 패턴의 연장 가능한 금속 배선을 통해 이미 서로 전기적으로 접속되어 있는 경우에, 복수의 LED 칩을 그룹으로서 동시에 탑재하는 방법을 제공하는 것이다. 이것은, 픽앤드플레이스 탑재 공정에 의해 개별 LED 칩을 탑재할 필요성과 LED 칩 각각의 와이어 본딩 공정의 필요성을 대체한다.
목적 중 하나를 달성하기 위해, MEMS 기술하의 웨이어 레벨 처리 기술을, LED 칩의 다양한 컨택 패드에 현수되어 있을 뿐만 아니라 접속되어 있는 병렬 배선의 패턴을 형성하는데 활용한다.
목적 중 하나를 달성하기 위해, LED 칩을 접속시키는 와이어 본딩은, 스프링 형상으로 이루어질 수 있는, 평행한 방향으로 구성된 복수의 연장 가능한 금속 배선으로 구성된다. 연장 가능한 금속 배선의 연장성(extendable nature)에 의해, 접속된 LED 칩들 간의 거리를, 사용 또는 탑재시에 연장 가능한 금속 배선이 손상 또는 파손되는 일 없이 확장 및/또는 감소시킬 수 있다.
목적 중 하나를 달성하기 위해, MEMS 기술을 이용함으로써, 하나의 기판 또는 하나의 웨이퍼 상에서 동시에 현수되며 확장 및/또는 수축 가능한 다수의 연장 가능한 금속 배선의 제조가 가능하다. 이에, 본 발명의 실시형태는 LED 칩 공정의 개별적인 와이어 본딩을 효율적으로 대체한다.
개별 LED 칩마다 개별적인 픽앤드플레이스 탑재 방법을 이용할 필요성을 대체하는 목적을 달성하기 위하여, 본 발명의 실시형태는, LED 칩 레이아웃에 대한 상이한 사이즈 요건의 요구를 충족시키기 위하여, LED 칩을 임시적으로 본딩하는 테이프의 실질적으로 균일한 신축성을 이용함으로써, 서로 간의 사전 배열된 거리로 배열되어 있고, 일정하거나 가변적인 속도 등의 일관된 방식으로 확장 또는 연장될 수 있는 LED 칩을 이용한다.
본 발명의 이들 목적 및 기타 목적은, 다양한 그림 및 도면에 예시하는 바람직한 실시형태에 대한 다음의 상세한 설명을 읽은 후에 당업자에게 의심 없이 명백해질 것이다.
본 발명은 예시적으로 설명되며, 동일한 참조번호가 같은 요소를 가리키는 첨부 도면에 의해 제한되지 않는다. 본 개시의 다양한 양태들은 다음의 도면을 참조하여 더욱 잘 이해될 수 있다. 또한, 도면에서는 동일한 참조 번호가 전체적으로 대응하는 요소를 가리킨다. 가능하다면, 실시형태의 같거나 유사한 요소를 가리키기 위해 도면 전체에는 동일한 참조 번호가 이용된다.
도 1 내지 도 7은 본 발명의 제1 실시형태에 따른 통합 제조 방법의 복수의 개략적 단면도이다.
도 8 내지 도 15는 본 발명의 제2 실시형태에 따른 통합 제조 방법의 복수의 개략적 단면도이다.
도 16 내지 도 22는 본 발명의 제3 실시형태에 따른 통합 제조 방법의 복수의 개략적 단면도이다.
도 23 내지 도 31은 본 발명의 제4 실시형태에 따른 통합 제조 방법의 복수의 개략적 단면도이다.
도 32 내지 도 38b는 본 발명의 제5 실시형태에 따른 통합 제조 방법의 복수의 개략적 단면도이다.
도 39은 본 발명의 제5 실시형태에 따른 도 37에 도시한 인접한 본딩 단자를 접속시키는 연장 가능한 금속 배선의 스프링 구조, 및 투명 기판 상에 배치된 LED 칩을 도시하는 평면도이다.
도 40은 복수의 피스(piece)로 잘려진 기판을 도시하는 기판으로서, 기판의 각각의 피스는 복수의 LED 칩을 포함한다.
본 명세서에 개시하는 예시적인 실시형태에 있어서, 각 LED 칩에 대한 p 패드 및 n 패드의 양 패드는 LED 칩의 동일면 상에 있을 수 있다.
본 발명의 제1 실시형태에 따른 복수의 LED 칩을 전기적으로 탑재 및 접속시키는 통합 제조 방법에 대해 이하에 설명한다. 도 1을 참조하면, LED 칩(5)과 복수의 금속층(10, 15) 양쪽이 LED 웨이퍼(18)의 한 면 상에 형성된다. 본 실시형태에 있어서, 금속층(10)은 티탄을 포함하고 금속층(15)은 구리를 포함한다. 티탄층(10)과 구리층(15)은 전자총 기화(e-gun evaporation) 방법에 의해 적층되며, 이 방법에서는 티탄층(10)이 먼저 적층된 다음에 구리층(15)이 이어진다. 또한, 복수의 본딩 패드(20)가 LED 칩(5) 상에 형성된다. 도 2를 참조하면, 금속층(Ti/Cu)(10, 15)의 상단부를 덮기 위해 포토레지스트층(25)이 형성된다. 포토레지스트층(25)은 네거티브 레지스트이며 사용되는 현상제는 유기 용제일 수 있다. 그런 다음 포토레지스트층(25)은 현상되고 포토마스크에 의해 노출되며, 네거티브 포토레지스트의 미노출 부분은 용제에 의해 용해되어 버린다. 포토마스크(도시 생략)는 복수의 연장 가능한 금속 배선 및 복수의 컨택 전극의 (솔리드) 패턴을 갖도록 설계된다. 현상 및 노출 단계 후에, 포토마스크 상의 패턴(도면에는 도시 생략)은 패터닝된 포토레지스트층(25)에 전사되어, 포토레지스트층(25)은 추후 공정에서 마스크 자체로서 기능한다. 패터닝된 포토레지스트층(25)의 제거된 부분은 개구부(27)로서 칭해진다. 다른 실시형태에 있어서, 포토레지스트층(25)은 포지티브 레지스트일 수 있으며, 포토마스크는 개구부(노출 부분)에 속하는 복수의 컨택 전극 및 복수의 연장 가능한 금속 배선의 패턴일 수 있다. 도 2에 도시하는 바와 같이, 패터닝된 포토레지스트층(25)을 이용하여 플라즈마 에칭이 행해질 수 있다.
도 3을 참조하면, 패터닝된 포토레지스트층(25)은 마스크로서 이용되며, 에칭되거나 패터닝된 포토레지스트층(25) 내의 개구부(27)에 구리(Cu) 등의 금속 재료(27)가 충전되어, 소정의 공정을 통해 복수의 연장 가능한 금속 배선(30)을 형성하는데, 이 배선은 (LED 웨이퍼(18)의 상면에 평행한 상면 하에서 볼 때에) 스프링의 형상일 수 있다. 예를 들어, 본딩 패드(20) 위에 위치한 복수의 컨택 전극(35)을 형성하는 경우에 대해 설명한다. 도금층(37)도 본딩 패드(20) 위에서 컨택 전극(35)의 상단부 상에 형성될 수 있다. 도금층(37)은 구리 또는 금 재료로 이루어질 수 있다. 도 4를 참조하면, 제1 테이프(45)가 패터닝된 포토레지스트층(25)의 한 면에 연결되는데, 이 포토레지스트층의 면은 LED의 본딩 패드(20)에 인접하며 또한 연장 가능한 금속 배선(30)에도 인접하다. 본 실시형태에 있어서, 제1 테이프(45)은 캐리어로서 취급되며, 제1 테이프(45)는 유연하며 신축적이며, 한 면에 접착층이 코팅된 반투명 플라스틱 재료이다. 제1 테이프(45)에 연결된 링(46)은 다음의 공정시에 제1 테이프(45)를 지지하는 원형 지지대(circular brace) 등의 캐리어(도면에 도시 생략)의 일부이다. 캐리어의 지지에 의해, 연성의 제1 테이프(45)는 고정 형상으로 구속될 수도 있고 안정적으로 확장될 수도 있다. 또한, 링(46)은 구조를 제1 테이프(45) 상에 견고하게 위치하게 하고 이어지는 제조 공정에서 제1 테이프(45)를 동일한 위치에 구속시키는데 이용될 수 있다. 도 5를 참조하면, 복수의 스크라이빙 라인(48)이 LED 웨이퍼(18)의 다른 면(47) 상에서 LED 칩(5)에 인접한 면들에 형성된다. 이들 라인은 LED 칩(5)의 분리 및 절단(break off)에 이용될 수 있다. 도 6을 참조하면, LED 칩(5)은 스크라이빙 라인(48)을 따라 절단되고, 제1 테이프(45)는 절단 단계시에 LED 칩(5)에 본딩된 채로 남는다. 절단 단계후에, 제1 테이프(45)가 제거될 수 있다. 그후에, 제2 테이프(55)가 LED 웨이퍼(18)의 다른 표면(47)에 접합된 다음에, 제1 테이프(45)는 제거된다. 본 실시형태에 있어서, 링(56)은 제2 테이프(55)를 지지하는 캐리어의 일부이다. 전술한 바와 같이, 링(56)은 구조를 제2 테이프(55) 상에 견고하게 위치하게 하고 이어지는 제조 단계에서 제2 테이프(55)를 특정 위치에 구속시키는데 이용될 수 있다. 패터닝된 포토레지스트층(25)은 습식 박리(용제 또는 산)에 의해 또는 플라즈마 가스 박리에 의해 제거된다. LED 웨이퍼(18)에 접속되는 금속층(Ti/Cu)(10, 15)은 선택적으로 에칭된다. 이에, 구리 금속층(29)의 일부는 스프링 또는 연장 가능한 금속 배선(30)의 일부로서 그리고 컨택 전극(35)으로서 남아 있고, 에칭되지 않은 티탄층(10)은 컨택 전극(35)에 본딩되어 있다. 구리의 에칭 없이 티탄을 에칭할 수 있는 에칭액에 의한 습식 에칭으로 티탄 금속층(10)을 선택적으로 에칭한 후에, 복수의 LED 칩(5)에 접속되는 복수의 연장 가능한 금속 배선(30)의 패턴이 (선택적 에칭 후에 원래의 구리 금속층의 잔여 부분으로부터) 형성되며, 인접한 LED 칩(5)은 각각 연장 가능한 금속 배선(30)에 의해 서로 접속된다. 본 실시형태에 있어서 도 2 내지 도 6에서 행해지는 제조 단계를 MEMS 제조 단계로 간주할 수 있다. 도 7을 참조하면, 제2 테이프(55)가 열이나 UV 방사선을 인가해 제거되는 동안 컨택 전극(35)은 확장형 테이블(expanding table)(38)에 접속 또는 탑재된다. 확장형 테이블(38)은 다수의 병진 이동 스테이지(x, y, z, 래디얼)로 이루어진 제조된 금속 어셈블리이며, 이것은 LED 웨이퍼(18)를 유지하기 위한 센터 확장 영역(도시 생략)을 갖는다. 확장형 테이블(38)의 센터 확장 영역의 사이즈는 웨이퍼 사이즈에 종속된다. 확장형 테이블(38)은 LED 웨이퍼(18)의 면들을 연장시키는 센터 확장 영역을 둘러싸는 미리 정해진 간격에 구성된 복수의 연장 아암(도시 생략)을 더 포함한다.
LED 칩(5)이 스크라이빙 라인(48)을 따라 이미 분리되어 절단되기 때문에, LED 칩(5)을 다양한 타입의 원하는 기판 상에 탑재하기 위해 LED 칩(5)은 제2 테이프(55)를 원하는 길이와 폭으로 연장시킴으로써 더욱 분리될 수 있다. 한편, 연장 가능한 금속 배선(30)이 수축 상태에서는 실질적으로 평행한 방향으로 배열되는 스프링형 구조를 갖기 때문에, 연장 접속되는 LED 칩(5)은 연장 가능한 금속 배선(30)의 연장 상태에서 서로 전기적으로 접속되게 유지된다. 연장 가능한 금속 배선(30)은 연장/신장 상태 또는 수축/축소 상태 중 하나의 상태에서 전도성 와이어로서 기능할 수 있다. 다수의 연장 가능한 금속 배선(30)은 예컨대 하나의 6인치 웨이퍼 상에 96000개 LED 칩 등의 다수의 LED 칩(5)에 접속하기 위한 특정 패턴으로 배열 및 구성되는 하나의 웨이퍼로서 제조될 수 있다. 연장 가능한 금속 배선(30)의 연장 가능한 물리적 특성 때문에, 각 쌍의 접속된 LED 칩(5)의 거리는, 연장 가능한 금속 배선(30)이 너무 짧거나 엉클어지는 것에 관한 염려 없이 LED 칩(5)의 배치 및 탑재를 허용 또는 수용하도록 미리 설정된 폭으로 변화 및 증가할 수 있다.
본 발명의 제2 실시형태에 따른 복수의 LED 칩을 전기적으로 탑재 및 접속시키는 통합 제조 방법에 대해 이하에 설명하며, 도 8에 도시하는 바와 같이, 금속 시드층(100)이 템플릿 기판(105)의 한 면(106) 상에 형성된다. 금속 시드층(100)은 티탄을 포함한다. 금속 시드층(100)은 전자총 기화에 의해 적층될 수 있다. 도 9에 도시하는 바와 같이, 포토레지스트층(110)이 금속 시드층(100)의 상단부를 덮기 위해 형성되고, 포토레지스트층(110)은 포지티브 레지스트 또는 네거티브 레지스트일 수 있으며, 마스크로서 기능하기 위해 에칭 또는 노출/현상된다. 도 10에 도시하는 바와 같이, 패터닝된 포토레지스트층(110)을 마스크로서 이용하여, 구리(Cu)를 포함하는 금속층(117)이, 패터닝된 포토레지스트층(110) 내의 개구부(119)에 충전되어, 스프링의 형상일 수 있는 복수의 연장 가능한 금속 배선(120)을 형성하고, 또 복수의 컨택 전극(125)을 형성한다. 연장 가능한 금속 배선(120)은 템플릿 기판(105)을 덮는 미리 정해진 패턴(도면에는 도시 생략)을 형성한다. 각각의 연장 가능한 금속 배선(120)은 2개의 단부가 한 쌍의 인접한 컨택 전극(125)에 접속된다. 도 11 내지 도 12에 도시하는 바와 같이, 패터닝된 포토레지스트층(110)은 습식 박리(용제 또는 산)나 플라즈마 가스 박리 등의 공정에 의해 제거되고, 컨택 전극(125)을 전기적으로 접속시키는 연장 가능한 금속 배선(1120)을 템플릿 기판(105) 위에 남겨 두도록 금속 시드층(100)을 제거하기 위해 선택적 에칭이 행해진다. 즉, 연장 가능한 금속 배선(120) 아래에 위치하는 금속 시드층(100a)의 일부는 선택적 에칭에 의해 실질적으로 제거되고, 컨택 전극(125) 아래의 금속 시드층(100b)의 부분은 남겨진다. 본 실시형태에 있어서 도 9 내지 도 12에서 행해지는 제조 단계를 MEMS 제조 단계로 간주할 수 있다. 도 13에 도시하는 바와 같이, 제1 테이프(130)가 복수의 LED 칩(5)의 한 면에 연결되며, LED 칩(5) 각각은 한 쌍의 컨택 패드(135)를 구비한다. 제1 테이프(130)에 본딩된 각 LED 칩(5)의 컨택 패드 쌍(135)은 도 10에 도시하는 바와 같이 형성된 (템플릿 기판(105)에 본딩되어 있는) 컨택 전극 쌍(125)에 대해 얼라인된다. 도 14에 도시하는 바와 같이, 컨택 패드(135)는 대응하는 컨택 전극(125)과 한 면이 본딩되고, 다른 면은 금속 시드층(100b)의 대응하는 부분에 접속된다. 제1 테이프(130)가 LED 칩(5)으로부터 제거되어 중간 LED 칩 어셈블리(140)를 형성한다. 도 15에 도시하는 바와 같이, 가열, UV광 제공 또는 유기 용제의 사용 등의 절차에 의해 중간 LED 칩 어셈블리(140)로부터 템플릿 기판(105)을 제거하면서, LED 칩(5)을 따른 중간 LED 칩 어셈블리(140)는 칩온글래스(COG, chip on glass) 또는 칩온보드(COB, chip on board) 구조인 최종 기판(final substrate)(145)에 접속된다. COG 구조는 지지부로서 유리 기판 또는 투명 기판을 포함하고, COB 구조는 지지부로서 PCB 보드를 포함한다.
본 발명의 제3 실시형태에 따른 복수의 LED 칩을 전기적으로 탑재 및 접속시키는 통합 제조 방법에 대해 설명한다. 도 16을 참조하면, LED 칩(5)과, 구리 등의 재료로 이루어진 복수의 본딩 패드(20)가 기판(103)의 한 면 상에 형성된다. 도 17에 도시하는 바와 같이, 금속층(116)이 LED 칩(5)과 본딩 패드(20)를 덮기 위해 전자총 기화 등의 소정의 공정에 의해 적층된다. 도 18에 있어서, 포토레지스트층(110)이 금속층(116)의 상단부를 덮도록 형성된다. 그런 다음 포토레지스트층(110)은 마스크로서 기능하도록 에칭되거나 패터닝된다. 도 19에 도시하는 바와 같이, 에칭되거나 패터닝된 포토레지스트층(110)은 마스크로서 이용되고, 구리(Cu) 등의 금속 재료가 패터닝된 포토레지스트층(110)의 개구부 내로 충전되어 복수의 연장 가능한 금속 배선(170)을 형성한다. 연장 가능한 금속 배선(170)은 또한 기판 위에 위치한, LED 칩(5)의 본딩 패드(20) 위에 위치하는 컨택 전극(35)을 형성하기 위해서 스프링 형상을 갖는 짧은 와이어의 형태일 수 있다. 도 20에 도시하는 바와 같이, 습식 박리(용제 또는 산) 또는 플라즈마 가스 박리 등의 방법에 의해, 패터닝된 포토레지스트층(110)이 제거되고, 딥(deep) 스크라이빙 레이저의 사용을 포함하는 공정에 의해 복수의 스크라이빙 라인(48)이 기판(103) 위에 형성된다. 도 21에 도시하는 바와 같이, 금속층(116)은 본딩 패드(20)와 컨택 전극(35) 사이에 접속되는 금속층(116)의 일부를 유지하기 위해 선택적 에칭에 의해 제거된다. LED 칩(5)에 접속된 본딩 패드(20)는 남겨진다. 남겨진 금속층은 연장 가능한 금속 배선(170) 및 컨택 전극(35)을 위한 스프링 구조로서 추가로 이용된다. 티탄 금속층을 선택적으로 에칭한 후에, 복수의 LED 칩(5)을 접속시키는 연장 가능한 금속 배선(170)의 패턴이 구리 금속층으로 형성되며, 인접한 LED 칩(5)은 각각 연장 가능한 금속 배선(170)에 의해 서로 접속된다. 연장 가능한 금속 배선(170) 아래에 위치하는 금속층은 수행된 선택적 에칭에 의해 실질적으로 제거된다. 도 22에 도시하는 같이, LED 칩(5)이 스크라이빙 라인(48)을 따라 이미 분리되어 있으므로, 분리된 개별 LED 칩(5)이 형성되어 있는 기판(103)은 추가로 새김눈을 내거나 스크라이빙됨으로써 스크라이빙된 기판 피스를 형성한다. 그래서, 복수의 LED 칩 어셈블리는 인접한 LED 칩(5)을 접속시키는 연장 가능한 금속 배선(170)의 패턴을 갖는다.
본 발명의 제4 실시형태에 따른 복수의 LED 칩을 기판에 전기적으로 접속시키는 통합 제조 방법에 대해 설명한다. 도 23에 도시하는 바와 같이, 금속 시드층(110)이 투명 기판(300)의 한 면 상에 형성된다. 금속 시드층(100)은 전자총 기화에 의해 적층될 수 있다. 도 24에 도시하는 바와 같이, 포토레지스트층(100)이 금속 시드층(100)의 상단부를 덮기 위해 형성된 다음, 포토레지스트층(110)은 마스크로서 기능하도록 에칭 또는 패터닝된다. 도 25에 도시하는 바와 같이, 패터닝된 포토레지스트층(110)을 마스크로서 이용해, 구리 등의 금속 재료가, 패터닝된 포토레지스트층(110)의 개구부 내로 충전되어 복수의 연장 가능한 금속 배선(120)을 형성한다. 복수의 연장 가능한 금속 배선(120)은 스프링의 형상일 수 있다. 구리를 포함하는 금속 재료(117)가 개구부(119)에 충전되어 복수의 컨택 전극(125)을 형성한다. 연장 가능한 금속 배선(120)은 투명 기판(300)을 덮는 미리 정해진 패턴을 형성한다. 각각의 연장 가능한 금속 배선(120)은 양 단부가 한 쌍의 인접한 컨택 전극(125)에 접속된다. 도 26에 도시하는 바와 같이, 포토레지스트층(110)은 습식 박리(용제 또는 산) 또는 플라즈마 가스 박리를 포함하는 방법에 의해 제거되며, 연장 가능한 금속 배선(120)을 형성하는 개구부에 충전되는 금속과, 컨택 전극(125)은 남는다. 각각의 연장 가능한 금속 배선(120)은 한 쌍의 인접한 컨택 전극(125)에 접속된다. 또한, 컨택 전극(125)을 접속시키는 연장 가능한 금속 배선(120)의 패턴이 투명 기판(300) 상에 형성된다. 도 27에 도시하는 바와 같이, 컨택 전극(125)을 접속시키는 연장 가능한 금속 배선(112)이 투명 기판(300) 위에 남아 있도록 금속 시드층(100)을 제거하기 위해 선택적 에칭이 행해진다. 연장 가능한 금속 배선(120) 아래에 위치하는 금속 시드층(100)은 선택적 에칭에 의해 실질적으로 제거된다. 본 실시형태에 있어서 도 24 내지 도 27에서 행해지는 제조 단계를 MEMS 제조 단계로 간주할 수 있다. 도 28에 도시하는 바와 같이, 제1 테이프(130)가 복수의 LED 칩(5)의 한 면에 접속되며, LED 칩(5) 각각은 한 쌍의 컨택 패드(135)를 구비한다. 제1 테이프(130)에 본딩된 각 LED 칩(5)의 컨택 패드(135)는 도 25에 도시하는 바와 같이 형성된 (투명 기판에 본딩되어 있는) 컨택 전극(125)에 대해 얼라인된다. 도 29에 도시하는 바와 같이, 컨택 패드(135)는 대응하는 컨택 전극(125)과 본딩된다. 제1 테이프(130)가 LED 칩(5)으로부터 제거되어 중간 LED 칩 어셈블리(140)를 형성한다. 도 30에 도시하는 바와 같이, 투명 기판(300)이 잘려져 절단된다. 도 31에 도시하는 바와 같이, 연장 가능한 금속 배선(120)에 의해 접속되는 LED 칩(5)은 (y축을 따르는)수직 방향 및 (x축을 따르는)수평 방향으로 모두 이동 및/또는 확장 가능하여, 개별 LED 칩(5)과, 가요성 기판(도시 생략)에 접속된 투명 기판(300)의 접속된 개별 피스를 포함하는 구조에 대한 편리한 사용을 가능하게 한다.
본 발명의 제5 실시형태에 따른 복수의 LED 칩을 전기적으로 탑재 및 접속시키는 통합 제조 방법에 대해 설명한다. 도 32에 도시하는 바와 같이, 금속 시드층(110)이 투명 기판(300)의 한 면 상에 형성된다. 금속 시드층(100)은 전자총 기화에 의해 적층될 수 있다. 도 33에 도시하는 바와 같이, 포토레지스트층(110)이 금속 시드층(100)을 덮도록 형성된다. 그런 다음 포토레지스트층(110)은 마스크로서 기능하도록 에칭된다. 도 34에 도시하는 바와 같이, 에칭된 포토레지스트층(110)을 마스크로서 이용해, 구리를 포함하는 금속 재료가 에칭된 포토레지스트층(110)의 개구부(119) 내로 충전되어 복수의 연장 가능한 금속 배선(120) 및 복수의 본딩 단자(310)를 형성한다. 연장 가능한 금속 배선(120)은 스프링의 형상일 수 있다. 연장 가능한 금속 배선(120)은 투명 기판(300)의 영역 등의 영역을 덮는 미리 정해진 패턴을 형성한다. 각각의 연장 가능한 금속 배선(120)은 양 단부가 한 쌍의 인접한 컨택 전극(310)에 각각 접속된다. 도 35에 도시하는 바와 같이, 용제 또는 산을 이용한 습식 박리 및 플라즈마 가스 박리를 포함하는 공정에 의해, 에칭된 포토레지스트층(110)이 제거되지만, 연장 가능한 금속 배선(120)을 형성하는 금속 및 본딩 컨택(310)은 남는다. 각각의 연장 가능한 금속 배선(120)은 한 쌍의 인접한 본딩 단자(310)에 접속된다. 또한, 다수의 본딩 단자(310)를 접속시키는 연장 가능한 금속 배선(120)의 패턴이 투명 기판(300) 상에 형성된다. 도 36에 도시하는 바와 같이, 컨택 전극(310)을 접속시키는 연장 가능한 금속 배선(112)이 투명 기판(300) 위에 남아 있도록 금속 시드층(100)을 제거하기 위해 선택적 에칭이 행해진다. 연장 가능한 금속 배선(120) 아래의 금속 시드층(100)은 선택적 에칭에 의해 실질적으로 제거된다. 본 실시형태에 있어서 도 33 내지 도 36에서 행해지는 제조 단계를 MEMS 제조 단계로 간주할 수 있다. 도 37에 도시하는 바와 같이, 복수의 LED 칩(5)이 그 LED 칩(5)의 본딩 패드(20)를 통해 제1 테이프(130) 상에 형성된다. 그런 다음 제1 테이프(130)와 그 위에 형성된 LED 칩(5)은, 가열, UV 광의 공급 또는 유기 용제의 사용 등의 절차에 의해 투명 기판(300)에 접속된다. 여기서, 본딩 단자(310)와 연장 가능한 금속 배선(120)은 선택적으로 제1 테이프(130)에 부착될 수 있다.
제5 실시형태에 따르면, 도 38a에 도시하는 바와 같은 와이어 본딩 구조(180) 또는 도 38b에 도시하는 바와 같은 금속화 구조(190) 중 하나가, 외부 전원 또는 다른 LED 칩(5)에 접속되는 전기 경로를 형성하기 위해 채택될 수 있다. 도 38a에 도시하는 바와 같이, 투명 기판(300)이 복수의 개별 투명 기판 피스(300a)로 잘려져 절단되며, 각각의 피스(300a)는 하나의 LED 칩(5)을 유지한다. 와이어 본딩을 이용해 본딩 단자(310)로부터 LED 칩(5)의 본딩 패드(20) 중 하나까지 전기 접속이 이루어진다. 한편, 도 34와 도 35에 나타낸 단계에서 형성된 본딩 단자(310)와 연장 가능한 금속 배선(120)이 서로 전기적으로 접속된다. 도 38b에 도시하는 바와 같이, 투명 기판(300)이 복수의 개별 투명 기판 피스(300b)로 잘려져 절단되며, 각각의 피스(300b)는 하나의 LED 칩(5)을 유지/포함한다. 리소그래피 및 금속화 기술을 이용해, 본딩 단자(310)로부터 LED 칩(5)의 본딩 패드(20) 중 하나까지 전기 접속이 이루어진다. 한편, 도 34와 도 35에 나타낸 단계에서 형성된 본딩 단자(310)와 연장 가능한 금속 배선(120)이 서로 전기적으로 접속된다. 도 39에는, 본 발명의 제5 실시형태에 따른 도 37에 도시한 인접한 본딩 단자(310)를 접속시키는 연장 가능한 금속 배선(120)의 스프링 구조, 및 투명 기판(300) 상에의 LED 칩(5)의 배치를 예시하는 평면도가 도시되어 있다.
제1 내지 제5 실시형태를 비롯한 예시하는 실시형태에 있어서, 연장 가능한 금속 배선의 두께(t)(예컨대 제1 실시형태의 도 3에 도시하는 바와 같이)는 0 미크론 내지 100 미크론 사이일 수 있다. 다른 실시형태에서는, 두께(t)는 70 미크론 미만이다.
전술한 실시형태 중 일부에 나타내는 바와 같이, LED 칩을 지지하는 테이프는 연장 가능한 금속 배선에 아주 가까운/인접하거나 멀리 떨어진 거리에 있을 수 있다. 전술한 실시형태에 사용된 테이프는 한 방향 이상의 방향으로 신장 또는 연장될 수 있다. 예시하는 실시형태 전체에 있어서, 연장 가능한 금속 배선은 현수될 수 있다. 이들 실시형태에 있어서, 테이프는 점착층(도시 생략)이 코팅된 박막층(도시 생략)으로 이루어진다. 점착층은 아크릴계 조성으로 이루어진다. 박막층은 PVC 조성으로 이루어진다. 또한, 연장 가능한 금속 배선은 Ni, Ag, 또는 Au 등의 기타 금속으로 이루어질 수도 있다.
다른 대안적 실시형태에 있어서, LED 칩용 패드는 LED 칩의 양면 상에 또는 동일면 상에 형성될 수 있다. 이에, p 패드 및 n 패드는 LED 칩의 상이한 면 상에 있을 수도 있다.
일 실시형태에 있어서, 기판(50)은 복수의 LED 칩(5)을 유지하는데, 이 기판(50)은 복수의 기판 피스(51)로 잘려질 수 있다. 기판(50)의 각 피스(51)는 도 40에 도시하는 바와 같이 복수의 LED 칩(5)을 포함한다. 본 발명의 실시형태에 있어서 연장 가능한 금속 배선의 폭은, 5 ㎛, 10 ㎛, 27 ㎛, 57 ㎛, 또는 62 ㎛ 등, 〈70 ㎛일 수 있다. 연장 가능한 금속 배선의 길이는 수축시 255 ㎛ 또는 연장시 1200 ㎛일 수 있다. 한편, 연장 가능한 금속 배선의 수축 길이는 A로서 정량화될 수 있으며, 연장 가능한 금속 배선의 연장 길이는 3.5 A 내지 4.0 A로 추정될 수 있다. 연장 가능한 금속 배선의 곡률 반경(R)과 두께(t)의 비(t/2R)는 연장 가능한 금속 배선의 재료의 항복 변형(yield strain)을 초과할 수 없다.
제시한 실시형태와 이들의 장점이 전술한 바로부터 이해되는 것은 물론이며, 그 실시형태의 사상 및 범주로부터 벗어나지 않고서 또는 그 필수 장점 전부를 희생하지 않고서 다양한 변형이 이루어질 수 있음이 명백할 것이다.

Claims (15)

  1. 발광 디바이스 어셈블리에 있어서,
    복수의 LED 칩과,
    미리 정해진 패턴을 형성하는 복수의 연장 가능한 금속 배선(extendable metal wiring line)과,
    복수의 전극과,
    금속 시드층
    을 포함하고,
    상기 금속 시드층은 상기 전극에 접속되고,
    상기 연장 가능한 금속 배선 중 하나는 상기 복수의 전극 중 2개의 전극에 접속되며, 이 2개의 전극은 각각 상기 복수의 LED 칩 중 2개의 LED 칩에 접속되고,
    상기 연장 가능한 금속 배선 중 하나는, 상기 복수의 LED 칩과의 전기 접속을 유지하면서 하나의 축을 따라 일정한 거리로 연장 가능한 것인 발광 디바이스 어셈블리.
  2. 제1항에 있어서, 상기 LED 칩에 본딩된 테이프를 더 포함하고, 상기 LED 칩은 서로로부터 하나 이상의 사전 배열된 거리로 배열되며, 상기 테이프는 상기 LED 칩 간의 거리를 미리 설정된 폭으로 확장하도록 연장되는 것인 발광 디바이스 어셈블리.
  3. 제1항에 있어서, 상기 연장 가능한 금속 배선의 두께는 0 미크론 내지 100 미크론 사이인 것인 발광 디바이스 어셈블리.
  4. 제1항에 있어서, 기판을 더 포함하고, 상기 기판은 복수의 피스(piece)를 포함하고, 상기 기판의 각 피스는 적어도 하나의 LED 칩을 유지하며, 상기 기판의 인접한 피스들 간의 거리는, 인접한 LED 칩들 간의 거리가 미리 설정된 폭으로 증가될 수 있도록 연장 가능한 것인 발광 디바이스 어셈블리.
  5. 제2항에 있어서, 기판을 더 포함하고, 상기 기판은, 확장형 테이블(expanding table), COG(chip-on-glass) 타입 또는 COB(chip-on-board) 타입 기판의 최종 기판(final substrate), 복수의 스크라이빙된 기판 피스, 및 복수의 투명 기판 피스로 이루어진 그룹에서 선택되며, 상기 LED 칩은 상기 기판 상에 탑재되며, 인접한 LED 칩들 간의 거리는 이 인접한 LED 칩들 간의 거리가 미리 설정된 폭으로 증가될 수 있도록 연장 가능한 것인 발광 디바이스 어셈블리.
  6. 제1항에 있어서, 수축 상태에서의 상기 연장 가능한 금속 배선은 스프링의 구조를 갖는 것인 발광 디바이스 어셈블리.
  7. 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법에 있어서,
    복수의 LED 칩을 포함하는 LED 웨이퍼 상에 티탄층과 구리층을 형성하는 단계와,
    포토레지스트층을 형성 및 패터닝하는 단계와,
    패터닝된 포토레지스트층에 구리 재료를 충전함으로써 복수의 연장 가능한 금속 배선과 복수의 컨택 전극을 형성하는 단계와,
    상기 연장 가능한 금속 배선에 인접한 상기 포토레지스트층의 한 면에 제1 테이프를 본딩하는 단계와,
    상기 LED 칩에 인접한 상기 LED 웨이퍼의 제1 표면 상에 복수의 스크라이빙 라인을 형성하는 단계와,
    상기 제1 테이프는 상기 LED 칩에 본딩된 채로 두면서, 상기 스크라이빙 라인을 따라 상기 LED 웨이퍼를 절단(breaking)하는 단계와,
    상기 LED 웨이퍼의 제2 표면에 제2 테이프를 본딩하고, 상기 제1 테이프와 상기 포토레지스트층을 제거하며, 상기 티탄층과 상기 구리층을 선택적으로 에칭함으로써, 상기 LED 칩에 접속되는 복수의 연장 가능한 금속 배선의 패턴을 형성하는 단계와,
    확장형 테이블을 제공하는 단계와,
    상기 복수의 컨택 전극을 상기 확장형 테이블에 탑재하는 단계와,
    상기 제2 테이프를 가열로 제거하는 단계
    를 포함하는 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  8. 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법에 있어서,
    제1 기판 상에 티탄 금속 시드층과 포토레지스트층을 형성하는 단계와,
    상기 포토레지스트층을 마스크로서 기능하도록 에칭함으로써 복수의 개구부를 형성하는 단계와,
    구리 재료를 상기 개구부에 충전함으로써 복수의 연장 가능한 금속 배선과 복수의 컨택 전극을 형성하는 단계로서, 상기 연장 가능한 금속 배선은 상기 제1 기판을 덮는 미리 정해진 패턴을 형성하고, 각각의 연장 가능한 금속 배선은 한 쌍의 인접한 컨택 전극에 그 연장 가능한 금속 배선의 2개의 단부가 접속되는 것인 상기 복수의 연장 가능한 금속 배선과 복수의 컨택 전극을 형성하는 단계와,
    상기 포토레지스트층을 제거하는 단계와,
    상기 컨택 전극에 접속되는 상기 연장 가능한 금속 배선과, 상기 컨택 전극 아래의 상기 티탄 금속 시드층의 일부가 상기 제1 기판 위에 각각 남아 있도록, 상기 티탄 금속 시드층을 선택적으로 에칭하는 단계와,
    제1 테이프를 복수의 LED 칩에 본딩하는 단계로서, 상기 LED 칩 각각은 한 쌍의 컨택 패드를 포함하고, 상기 한 쌍의 컨택 패드는 한 쌍의 컨택 전극에 대해 얼라인(align)되는 것인 상기 본딩 단계와,
    상기 컨택 패드 쌍을 상기 컨택 전극 쌍과 각각 본딩하고, 상기 LED 칩으로부터 상기 제1 테이프를 제거하여 중간 LED 칩 어셈블리를 형성하는 단계
    를 포함하는 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  9. 제8항에 있어서, 상기 중간 LED 칩 어셈블리를 최종 기판 상에 탑재하는 단계와, 상기 중간 LED 칩 어셈블리로부터 상기 제1 기판을 제거하는 단계를 더 포함하는 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  10. 제9항에 있어서, 상기 제1 기판은 템플릿 기판이고, 상기 최종 기판은 유리 기판 또는 PCB 보드인 것인 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  11. 제8항에 있어서, 상기 제1 기판을 피스로 잘라서 절단하는 단계와, 상기 LED 칩이 상기 연장 가능한 금속 배선에 의해 접속되며, 수직 방향으로 이동 가능하고 수평 방향으로 확장 가능함으로써, 가요성 기판에 대해 상기 중간 LED 칩 어셈블리의 탑재가 이루어지는 단계를 더 포함하는 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  12. 제11항에 있어서, 상기 제1 기판은 투명 기판인 것인 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  13. 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법에 있어서,
    투명 기판 상에 티탄 금속 시드층을 형성하는 단계와,
    상기 티탄 금속 시드층 상에 포토레지스트층을 형성 및 에칭하는 단계와,
    구리(Cu) 재료를 상기 포토레지스트층의 개구부에 충전하여, 복수의 연장 가능한 금속 배선과 복수의 본딩 단자를 형성하는 단계로서, 상기 연장 가능한 금속 배선은 상기 투명 기판을 덮는 미리 정해진 패턴을 형성하고, 상기 연장 가능한 금속 배선 각각은 한 쌍의 인접한 본딩 단자에 그 연장 가능한 금속 배선의 2개의 단부가 각각 접속되는 것인 상기 복수의 연장 가능한 금속 배선과 복수의 본딩 단자를 형성하는 단계와,
    상기 포토레지스트층을 제거하는 단계와,
    상기 본딩 단자에 접속되는 상기 연장 가능한 금속 배선이 상기 투명 기판 위에 남아 있도록 선택적으로 에칭하여 상기 티탄 금속 시드층의 상당 부분을 제거하는 단계와,
    복수의 LED 칩의 한 면에 제1 테이프를 본딩하는 단계로서, 각각의 LED 칩은 한 쌍의 본딩 패드를 구비하는 것인 상기 본딩 단계와,
    상기 투명 기판을 개별 피스로 잘라서 절단하고, 상기 LED 칩을 상기 연장 가능한 금속 배선으로 접속시키는 단계
    를 포함하고, 상기 투명 기판의 각각의 피스는 하나의 LED 칩을 유지하는 것인 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  14. 제13항에 있어서, 와이어 본딩을 이용해 상기 본딩 단자 중 하나로부터 상기 본딩 패드 중 하나까지 전기 접속을 형성하는 단계를 더 포함하고, 상기 본딩 단자 중 하나는 하나의 연장 가능한 금속 배선을 통해 다른 본딩 단자에 접속되는 것인 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
  15. 제13항에 있어서, 리소그래피 및 금속화를 이용해 상기 본딩 단자 중 하나로부터 상기 본딩 패드 중 하나까지 전기 접속을 형성하는 단계를 더 포함하고, 상기 본딩 단자 중 하나는 하나의 연장 가능한 금속 배선을 통해 다른 본딩 단자에 접속되는 것인 복수의 LED 칩을 전기적으로 접속시키는 통합 제조 방법.
KR1020150135441A 2014-10-07 2015-09-24 Ｌｅｄ 디바이스 탑재에 포함한 ｍｅｍｓ 제조의 이용 및 어셈블리 KR102153145B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/507,862 2014-10-07
US14/507,862 US10026882B2 (en) 2014-10-07 2014-10-07 Using MEMS fabrication incorporating into LED device mounting and assembly

Publications (2)

Publication Number Publication Date
KR20160041767A true KR20160041767A (ko) 2016-04-18
KR102153145B1 KR102153145B1 (ko) 2020-09-08

Family

ID=54266409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135441A KR102153145B1 (ko) 2014-10-07 2015-09-24 Ｌｅｄ 디바이스 탑재에 포함한 ｍｅｍｓ 제조의 이용 및 어셈블리

Country Status (6)

Country Link
US (2) US10026882B2 (ko)
EP (2) EP3007226B1 (ko)
JP (1) JP6764640B2 (ko)
KR (1) KR102153145B1 (ko)
CN (1) CN105489598B (ko)
TW (1) TWI697135B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017075776A1 (en) * 2015-11-04 2017-05-11 Goertek. Inc Transferring method, manufacturing method, device and electronic apparatus of micro-led
KR102430500B1 (ko) 2017-05-30 2022-08-08 삼성전자주식회사 반도체 발광소자 및 이를 이용한 led 모듈
US10217718B1 (en) * 2017-10-13 2019-02-26 Denselight Semiconductors Pte. Ltd. Method for wafer-level semiconductor die attachment
CN111863690B (zh) * 2019-04-29 2023-10-20 成都辰显光电有限公司 批量转移头及其加工方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165586U (ko) * 1985-04-02 1986-10-14
JP2006237449A (ja) * 2005-02-28 2006-09-07 Toshiba Corp Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
US20100109140A1 (en) * 2008-11-06 2010-05-06 Oh Tac Keun Flexible semiconductor package apparatus having a responsive bendable conductive wire member and a manufacturing the same
KR20120031473A (ko) * 2011-12-27 2012-04-03 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US20140239318A1 (en) * 2013-02-28 2014-08-28 Nichia Corporation Light emitting device and manufacturing method thereof
US20140367786A1 (en) * 2013-06-13 2014-12-18 International Business Machines Corporation Flexible, stretchable electronic devices
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法
KR20170018112A (ko) * 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456035B2 (en) * 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
EP2280430B1 (en) * 2005-03-11 2020-01-01 Seoul Semiconductor Co., Ltd. LED package having an array of light emitting cells coupled in series
KR100730072B1 (ko) * 2005-12-06 2007-06-20 삼성전기주식회사 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법
DE102007028097B4 (de) * 2007-06-19 2015-02-12 Automotive Lighting Reutlingen Gmbh Beleuchtungsanordnung mit Halbleiterlichtquellen auf flexiblen Leiterplatten
CN101376490A (zh) 2007-08-29 2009-03-04 中国科学院微电子研究所 基于架空金属线桥的微机电系统磁执行器的制作方法
WO2009101551A1 (en) 2008-02-12 2009-08-20 Koninklijke Philips Electronics N.V. Light emitting device
JP4724222B2 (ja) * 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
WO2010086033A1 (en) * 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
JP5549273B2 (ja) * 2009-02-27 2014-07-16 東芝ライテック株式会社 発光モジュール
US8912023B2 (en) * 2009-04-08 2014-12-16 Ledengin, Inc. Method and system for forming LED light emitters
JP5460374B2 (ja) 2010-02-19 2014-04-02 シチズン電子株式会社 半導体装置の製造方法
JP5390472B2 (ja) 2010-06-03 2014-01-15 株式会社東芝 半導体発光装置及びその製造方法
KR101746614B1 (ko) * 2011-01-07 2017-06-27 삼성전자 주식회사 발광소자 패키지 및 그 제조방법
US8957429B2 (en) 2012-02-07 2015-02-17 Epistar Corporation Light emitting diode with wavelength conversion layer
US20140070235A1 (en) 2012-09-07 2014-03-13 Peter Scott Andrews Wire bonds and light emitter devices and related methods
US10497633B2 (en) * 2013-02-06 2019-12-03 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with fluid containment
US9380697B2 (en) * 2014-01-28 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Electronic device and manufacturing method for same
DE102015103289A1 (de) * 2014-03-06 2015-09-10 Epistar Corporation Lichtemittierende Vorrichtung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61165586U (ko) * 1985-04-02 1986-10-14
JP2006237449A (ja) * 2005-02-28 2006-09-07 Toshiba Corp Ｌｓｉパッケージ用インターフェイスモジュール及びｌｓｉ実装体
US20100109140A1 (en) * 2008-11-06 2010-05-06 Oh Tac Keun Flexible semiconductor package apparatus having a responsive bendable conductive wire member and a manufacturing the same
KR20100050975A (ko) * 2008-11-06 2010-05-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
KR20170018112A (ko) * 2009-05-12 2017-02-15 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 변형가능 및 반투과 디스플레이를 위한 초박형, 미세구조 무기발광다이오드의 인쇄 어셈블리
KR20120031473A (ko) * 2011-12-27 2012-04-03 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US20140239318A1 (en) * 2013-02-28 2014-08-28 Nichia Corporation Light emitting device and manufacturing method thereof
US20140367786A1 (en) * 2013-06-13 2014-12-18 International Business Machines Corporation Flexible, stretchable electronic devices
JP2015144254A (ja) * 2013-12-24 2015-08-06 パナソニックＩｐマネジメント株式会社 発光デバイス、表示装置及び発光デバイスの製造方法

Also Published As

Publication number Publication date
KR102153145B1 (ko) 2020-09-08
JP2016076705A (ja) 2016-05-12
US20160099393A1 (en) 2016-04-07
JP6764640B2 (ja) 2020-10-07
TWI697135B (zh) 2020-06-21
US20180301609A1 (en) 2018-10-18
CN105489598A (zh) 2016-04-13
US10026882B2 (en) 2018-07-17
EP3471141B1 (en) 2021-07-21
TW201616690A (zh) 2016-05-01
EP3007226A1 (en) 2016-04-13
CN105489598B (zh) 2020-02-11
EP3007226B1 (en) 2018-12-05
EP3471141A1 (en) 2019-04-17
US10403804B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
US10403804B2 (en) Using MEMS fabrication incorporating into LED device mounting and assembly
US10535640B2 (en) System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
JP2020074437A (ja) フレキシブルプリント配線板、これを含む電子装置、およびフレキシブルプリント配線板の製造方法
US10784246B2 (en) Ultra-small LED electrode assembly and method for preparing same
JP2016076705A5 (ko)
CN102157483A (zh) 晶片封装体及其形成方法
KR20150087691A (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
JP3767691B2 (ja) 配線基板及びテープ状配線基板の製造方法
US20170177108A1 (en) Transparent conductive component with interconnect circiut tab comprising cured organic polymeric material
KR101806339B1 (ko) 투명 디스플레이용 마이크로 led의 제조방법 및 이를 이용한 투명 디스플레이용 마이크로 led
KR20180077115A (ko) 투명 캐리어를 이용한 인쇄회로기판과 반도체 패키지의 제조방법
CN101853819B (zh) 芯片制作工艺
US7862987B2 (en) Method for forming an electrical structure comprising multiple photosensitive materials
TWI467808B (zh) 發光二極體元件、其製作方法以及發光裝置
JP4326014B2 (ja) 回路基板とその製造方法
US6998280B2 (en) Wafer packaging process of packaging light emitting diode
KR101083711B1 (ko) 평판표시소자 검사용 점등 보드 및 그 제조방법
US20240072033A1 (en) Bonding and transferring method for die package structures
TWI685283B (zh) 電路板結構
CN107680942B (zh) 线路载板及其制作方法
CN114188228A (zh) 金属结构的制作方法
CN112420685A (zh) 一种led显示模块的制造方法
KR20090113074A (ko) 연성 회로 기판 및 그의 미세 피치 형성 방법
KR20060127455A (ko) 테이프 캐리어 패키지용 테이프
CN113079631A (zh) 表面芯片贴装应力缓冲结构和工艺

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant