CN101853819B - 芯片制作工艺 - Google Patents

Abstract

一种芯片制作工艺。首先，提供一晶圆。晶圆具有彼此相对的一第一表面与一第二表面。接着，于晶圆的第一表面形成多个盲孔。形成一绝缘层与一覆盖绝缘层的电镀种子层于第一表面与这些盲孔的孔壁内。形成一图案化掩膜于第一表面上方的电镀种子层上。之后，以电镀的方式形成一导电材料于这些盲孔内以形成多个导电盲孔，以及于第一表面上方的部分电镀种子层上形成多个应力缓冲环，其中这些导电盲孔分别位于这些应力缓冲环内。最后，移除图案化掩膜及图案化掩膜下方的部分电镀种子层。

Description

芯片制作工艺

技术领域

本发明是有关于一种半导体结构以及半导体制作工艺，特别是有关于一种芯片结构、晶圆结构以及芯片制作工艺。

背景技术

经过半导体集成电路制作工艺所制作出的晶圆在进行切割作业前，通常先对晶圆进行一薄化制作工艺来使晶圆的厚度变小。在晶圆经过薄化制作工艺后，晶圆的面积与厚度比变大，所以在后续取放晶圆、机台运送晶圆及晶圆切割作业的过程中，容易发生晶圆破片的情形，因此薄化后的晶圆需粘合于一载具上以由此载具来支撑，并有利于后续制作工艺。然而，晶圆切割后仍需从载具上卸除，而卸除的过程中与卸除后，也容易发生芯片破片的情形。

发明内容

本发明提供一种芯片结构，其具有一应力缓冲层。

本发明提供一种晶圆结构，其具有一应力缓冲层，用以作为薄化后基底的支撑结构，并于切割作业时可作为防止晶圆破片或崩裂延伸的结构。

本发明提供一种芯片制作工艺，用以制造出同时具有导电贯孔与应力缓冲环的芯片单元。

本发明提出一种芯片制作工艺。首先，提供一晶圆。晶圆具有彼此相对的一第一表面与一第二表面。接着，于晶圆的第一表面形成多个盲孔。形成一绝缘层与一覆盖绝缘层的电镀种子层于第一表面与这些盲孔的孔壁内。形成一图案化掩膜于第一表面上方的电镀种子层上。之后，以电镀的方式形成一导电材料于这些盲孔内以形成多个导电盲孔，以及于第一表面上方的部分电镀种子层上形成多个应力缓冲环，其中这些导电盲孔分别位于这些应力缓冲环内。最后，移除图案化掩膜及图案化掩膜下方的部分电镀种子层。

本发明更提出一种芯片制作工艺。首先，提供一晶圆。晶圆具有彼此相对的一第一表面与一第二表面。接着，以于晶圆的第一表面形成多个盲孔。形成一电镀种子层于第一表面上与这些盲孔的孔壁内。形成一第一图案化掩膜于第一表面上方的电镀种子层上。以电镀的方式形成一导电材料于这些盲孔内以形成多个导电盲孔。移除第一图案化掩膜以及第一图案化掩膜下方的部分电镀种子层。形成一第二图案化掩膜于晶圆的第一表面上。之后，以第二图案化掩膜为蚀刻掩膜蚀刻第一表面，以形成多个绝缘环区与多个应力缓冲环区，其中这些绝缘环区分别暴露出这些导电盲孔的侧壁，且这些绝缘环区分别位于这些应力缓冲环区内。最后，配置一绝缘材料于这些绝缘环区内与这些应力缓冲环区内，以形成多个绝缘环与多个应力缓冲环。

基于上述，由于本发明的晶圆结构具有一应力缓冲层，因此进行一薄化制作工艺后，此应力缓冲层不但可作为一支撑结构，以防止薄化后的晶圆结构于取放以及机台运送的过程中发生破片的情形外，对晶圆结构进行切割作业而分割成多个芯片结构时，应力缓冲层亦可防止晶圆破片或崩裂延伸至相邻切割道两侧的芯片区域内，可提高切割良率。

附图说明

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：

图1A为本发明的一实施例的一种晶圆结构的剖面示意图。

图1B为图1A的晶圆结构的俯视示意图与部分放大示意图。

图1C为切割图1A的晶圆结构所形成的一芯片结构的俯视示意图。

图2为本发明的另一实施例的一种晶圆结构的剖面示意图。

图3为本发明的另一实施例的一种晶圆结构的剖面示意图。

图4为本发明的另一实施例的一种晶圆结构的剖面示意图。

图5为本发明的另一实施例的一种晶圆结构的剖面示意图。

图6A至图6G绘示本发明的一实施例的一种芯片制作工艺。

图7A至图7K绘示本发明的一实施例的一种芯片制作工艺。

具体实施方式

图1A为本发明的一实施例的一种晶圆结构的剖面示意图，图1B为图1A的晶圆结构的俯视示意图与部分放大示意图，图1C为切割图1A的晶圆结构所形成的一芯片结构的俯视示意图。请先同时参考图1A与图1B，在本实施例中，晶圆结构100a包括一基底110以及一应力缓冲层120a。

详细而言，基底110具有一第一表面112、一相对于第一表面112的第二表面114及多条将基底110分隔成多个芯片区域C的切割道116，其中切割道116是由一保护层(passivation layer)(未绘示)未覆盖于基底110的第一表面112上的区域所定义，且此区域不包括保护层所暴露出的接垫区(未绘示)。

应力缓冲层120a配置于这些切割道116上，且环绕每一芯片单元C的周围，其中应力缓冲层120a至少位于基底110的第一表面112与第二表面114其中的丨。特别是，在本实施例中，应力缓冲层120a是突出于基底110的第一表面112上，且应力缓冲层120a是由多个彼此相连的应力缓冲环122所构成的一网格状图案，其中这些应力缓冲环122为一体成形，且基底110的第一表面112为一主动面。应力缓冲层120a的材质包括金属、玻璃或高分子材料，其中金属较佳者为铜。

当然，于其它未绘示的实施例中，应力缓冲层120a亦可由多个单独存在的应力缓冲环122所构成，且这些应力缓冲环122分别环绕这些芯片单元C，因此，图1A与图1B所示的应力缓冲层120a仅为举例说明，并非限定本发明。

由于本实施例的晶圆结构100a具有应力缓冲层120a，因此当对此晶圆结构100a进行一薄化制作工艺而使晶圆结构100a整体的厚度变薄后，应力缓冲层120a可作为一支撑结构，以防止薄化后的晶圆结构100a于取放以及机台运送的过程中发生破片的情形。此外，请同时参考图1B与图1C，当刀具(未绘示)沿着切割道116对晶圆结构100a进行切割作业而分割成多个芯片结构200时，应力缓冲层120a也可防止崩裂延伸至相邻切割道两侧的芯片区域C内，可提高切割良率。

在此必须说明的是，在本实施例中，切割道116的宽度大于或等于应力缓冲层120a的宽度，且刀具(未绘示)的宽度小于应力缓冲层120a的宽度。换言之，当刀具沿着切割道116切割晶圆结构100a而分割成芯片结构200时，每一芯片结构200于其基底110的周围皆包含有应力缓冲层120a。

图2为本发明的另一实施例的一种晶圆结构的剖面示意图。请同时参考图1A与图2，图2的晶圆结构100b与图1A的晶圆结构100a相似，其不同之处在于：图2的晶圆结构100b的应力缓冲层120b是内埋于基底110的第一表面112上。

图3为本发明的另一实施例的一种晶圆结构的剖面示意图。请同时参考图1A与图3，图3的晶圆结构100c与图1A的晶圆结构100a相似，其不同之处在于：图3的晶圆结构100c的应力缓冲层120c是突出于基底110的第二表面114上，其中第二表面114为一非主动面。

图4为本发明的另一实施例的一种晶圆结构的剖面示意图。请同时参考图1A与图4，图2的晶圆结构100d与图1A的晶圆结构100a相似，其不同之处在于：图4的晶圆结构100d的应力缓冲层120d是内埋于基底110的第二表面114上，其中第二表面114为一非主动面。

图5为本发明的另一实施例的一种晶圆结构的剖面示意图。请同时参考图1A与图5，图5的晶圆结构100e与图1A的晶圆结构100a相似，其不同之处在于：图5的晶圆结构100e还包括多个导电贯孔130，且第一表面112具有多个主动线路118，而这些导电贯孔130贯穿基底110的第二表面114而连接至这些主动线路118，且应力缓冲层120a位于这些主动线路118以外的区域，其中第一表面112为一主动面，第二表面114为一非主动面。换言之，本实施例为一具有主动元件的晶圆结构100e。

以上仅介绍本发明部分实施例的晶圆结构100a～100e与芯片结构200，并未介绍本发明的芯片制作工艺。对此，以下将以两个不同的实施例来说明芯片制作工艺，且两实施例中分别皆是以一已薄化后的晶圆300、500为例，并配合图6A至图6G与图7A至图7K对芯片制作工艺进行详细的说明。

图6A至图6G绘示本发明的一实施例的一种芯片制作工艺。在此必须说明的是，为了方便说明起见，图6E为图6D的芯片制作工艺的俯视示意图与部分放大示意图。请先参考图6A，依照本实施例的芯片制作工艺，首先，提供一具有彼此相对的一第一表面300a与一第二表面300b的晶圆300。

接着，请再参考图6A，于晶圆300的第一表面300a进行一光刻与非等向性蚀刻制作工艺，以形成多个盲孔310a，并于第一表面300a与这些盲孔310a的孔壁内形成一绝缘层320与一覆盖绝缘层320的电镀种子层330。

接着，请参考图6B，形成一图案化掩膜340于晶圆300的第一表面300a上方的电镀种子层330上，其中图案化掩膜340未覆盖这些盲孔310a。

接着，请参考图6C，由电镀种子层330以电镀的方式形成一导电材料于这些盲孔310a内以形成多个导电盲孔310b，以及于晶圆300的第一表面300a上方的部分电镀种子层330上形成多个应力缓冲环350，其中这些导电盲孔310b分别位于这些应力缓冲环350内。

接着，请同时参考6D与图6E，移除图案化掩膜340及图案化掩膜340下方的部分电镀种子层330。至此，已于晶圆300上完成突出于第一表面300a的应力缓冲环350与导电盲孔310b。

之后，请参考图6F与图6G，对晶圆300的第二表面300b进行一薄化制作工艺至暴露出这些导电盲孔310b，使得这些导电盲孔310b成为多个导电贯孔310c。最后，沿着这些应力缓冲环350来切割晶圆300，以形成多个芯片单元400。

详细而言，由于本实施例的晶圆300的第一表面300a上具有应力缓冲环350，因此当对此晶圆300进行薄化制作工艺而使晶圆300整体的厚度变薄后，应力缓冲环350可作为一支撑结构，以防止薄化后的晶圆350于取放以及机台运送的过程中发生破片的情形。此外，当沿着应力缓冲环350对晶圆300进行切割而分割成多个芯片单元400时，应力缓冲环350也可防止晶圆300因受应力产生崩裂而延伸至相邻的芯片单元400内，可提高切割良率。

值得一提的是，在本实施例中，晶圆300为一空白晶圆(dummy wafer)，因此其第一表面300a与第二表面300b的功能与型态实质上相同，但于其它未绘示的实施例中，当晶圆例如为一具有主动元件的晶圆(device wafer)时，其具有主动线路(包括主动元件与内联机)的表面为一主动面，且导电贯孔会连接至主动线路，应力缓冲环位于主动线路以外的区域，仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。上述主动线路与导电贯孔的相对位置可类似于图5的主动线路118及导电贯孔130。

详细而言，当于一具有主动元件的晶圆上完成突出于该晶圆表面的应力缓冲环与导电贯孔后，不需经过薄化制作工艺，可直接沿着所述应力缓冲环来切割该晶圆，以形成多个具有主动元件的芯片单元。

简言之，本实施例的芯片制作工艺，是利用一次光刻与蚀刻制作工艺于晶圆300的第一表面300a上形成盲孔310a，然后，由电镀与图案化掩膜340形成突出于第一表面300a上的应力缓冲环350与盲孔310a内的导电盲孔310b，之后，薄化晶圆300并沿着应力缓冲环350来切割晶圆300，以形成多个芯片单元400。换言之，本实施例的每一芯片单元400皆具有导电贯孔310c与突出于第一表面300a的应力缓冲环350，且应力缓冲环350可提高芯片制作工艺中切割晶圆300时的切割良率。

图7A至7K图绘示本发明的一实施例的一种芯片制作工艺。为了方便说明起见，图7H为图7I的芯片制作工艺的俯视示意图与部分放大示意图。请先参考图7A，依照本实施例的芯片制作工艺，首先，提供一具有彼此相对的一第一表面500a与一第二表面500b的晶圆500。

接着，请再参考图7A，于晶圆500的第一表面500a进行一光刻与非等向性蚀刻制作工艺，以形成多个盲孔510a，并于第一表面500a与这些盲孔510a的孔壁内形成一电镀种子层520。

接着，请参考图7B，形成一第一图案化掩膜540a于晶圆500的第一表面500a上方的电镀种子层520上，其中第一图案化掩膜540a未覆盖这些盲孔510a。

接着，请参考图7C，由电镀种子层520以电镀的方式形成一导电材料于于这些盲孔510a内以形成多个导电盲孔510b。

接着，请参考图7D，移除第一图案化掩膜540a以及第一图案化掩膜540a下方的部分电镀种子层520，以暴露出晶圆500的第一表面500a与导电盲孔510b的部分表面。

接着，请参考图7E，形成一第二图案化掩膜540b于晶圆500的第一表面500a上，其中第二图案化掩膜540b未覆盖这些导电盲孔510b。

接着，请参考图7F，以第二图案化掩膜540b为蚀刻掩膜蚀刻第一表面500a，以形成多个绝缘环区I与多个应力缓冲环区S，其中这些绝缘环区I分别暴露出这些导电盲孔510b的侧壁，且这些绝缘环区I分别位于这些应力缓冲环区S内。之后，移除第二图案化掩膜540b。

接着，请参考图7G，配置一绝缘材料570于这些绝缘环区I内与这些应力缓冲环区S内。在本实施例中，绝缘材料570例如是玻璃(glass)或聚合物(polymer)。

之后，请同时参考图7H与图7I，移除部分绝缘材料570，使绝缘材料570与晶圆500的第一表面500a实值上切齐，以形成多个绝缘环550与多个应力缓冲环560。至此，已于晶圆500上完成内埋于第一表面500a的应力缓冲环560与导电盲孔510b。

之后，请参考图7J与7K，对晶圆500的第二表面500b进行一薄化制作工艺至暴露出这些导电盲孔510b，使得这些导电盲孔510b成为多个导电贯孔510c。最后，沿着这些应力缓冲环560来切割晶圆500，以形成多个芯片单元600。

详细而言，由于本实施例的晶圆500具有内埋于第一表面500a的应力缓冲环560，因此当对此晶圆500进行薄化制作工艺而使晶圆500整体的厚度变薄后，应力缓冲环560可作为一支撑结构，以防止薄化后的晶圆500于取放以及机台运送的过程中发生破片的情形。此外，当沿着应力缓冲环560对晶圆500进行切割而分割成多个芯片单元600时，应力缓冲环560也可防止晶圆500因受应力产生崩裂而延伸至相邻的芯片单元600内，可提高切割良率。

值得一提的是，在本实施例中，晶圆500为一空白晶圆(dummy wafer)，因此其第一表面500a与第二表面500b的功能与型态实质上相同，但于其它未绘示的实施例中，当晶圆例如为一具有主动元件的晶圆(device wafer)时，其具有主动线路(包括主动元件与内联机)的表面为一主动面，且导电贯孔会连接至主动线路，应力缓冲环位于主动线路以外的区域，仍属于本发明可采用的技术方案，不脱离本发明所欲保护的范围。上述主动线路与导电贯孔的相对位置可类似于图5的主动线路118及导电贯孔130。

详细而言，当于一具有主动元件的晶圆上完成内埋于该晶圆表面的应力缓冲环与导电贯孔后，不需经过薄化制作工艺，可直接沿着所述应力缓冲环来切割该晶圆，以形成多个具有主动元件的芯片单元。

简言之，本实施例的芯片制作工艺，是利用二次光刻与蚀刻制作工艺分别于晶圆500的第一表面500a上形成盲孔510a、绝缘环区I以及应力缓冲环区S，并由电镀与第一图案化掩膜540a于盲孔510a内形成导电盲孔510b，之后，配置绝缘材料570于绝缘环区I以及应力缓冲环区S内而形成绝缘环550与应力缓冲环560，最后，薄化晶圆500并沿着应力缓冲环560来切割晶圆500，以形成多个芯片单元600。换言之，本实施例的每一芯片单元600皆具有导电贯孔510c与内埋于第一表面500a的应力缓冲环560，且应力缓冲环350可提高芯片制作工艺中切割晶圆600时的切割良率。

综上所述，本发明的晶圆结构具有一应力缓冲层，当进行一薄化制作工艺后，此应力缓冲层不但可作为一支撑结构，以防止薄化后的晶圆结构于取放以及机台运送的过程中发生破片的情形外，对晶圆结构进行切割作业而分割成多个芯片结构时，应力缓冲层亦可防止崩裂延伸至相邻切割道两侧的芯片区域内，可提高切割良率。

此外，本发明的芯片制作工艺，是先于晶圆的一表面形成突出或内埋于此表面的应力缓冲环，因此当沿着应力缓冲环来切割晶圆而形成多个芯片单元时，应力缓冲环可防止晶圆因受应力产生崩裂而延伸至相邻的芯片单元内，可提高切割良率。故，本发明的芯片制作工艺具有较佳的制作工艺良率。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求范围所界定的为准。

Claims (9)

1.一种芯片制作工艺，包括：

提供一晶圆，该晶圆具有彼此相对的一第一表面与一第二表面；

于该晶圆的该第一表面形成多个盲孔；

形成一绝缘层与一覆盖该绝缘层的电镀种子层于该第一表面与所述盲孔的孔壁内；

形成一图案化掩膜于该第一表面上方的该电镀种子层上；

以电镀的方式形成一导电材料于所述盲孔内以形成多个导电盲孔，以及于该第一表面上方的部分该电镀种子层上形成多个应力缓冲环，其中所述导电盲孔分别位于所述应力缓冲环内；以及

移除该图案化掩膜及该图案化掩膜下方的部分该电镀种子层。

2.如权利要求1所述的芯片制作工艺，其中移除该图案化掩膜及该图案化掩膜下方的部分该电镀种子层之后，还包括：

对该晶圆的该第二表面进行一薄化制作工艺至暴露出所述导电盲孔，使得所述导电盲孔成为多个导电贯孔；以及

沿着所述应力缓冲环来切割该晶圆，以形成多个芯片单元。

3.如权利要求1所述的芯片制作工艺，其中该晶圆已形成多个主动线路于该第二表面，且所述盲孔贯穿该第一表面而连接至所述主动线路。

4.如权利要求3所述的芯片制作工艺，其中移除该图案化掩膜及该图案化掩膜下方的部分该电镀种子层之后，还包括：

沿着所述应力缓冲环来切割该晶圆，以形成多个芯片单元。

5.一种芯片制作工艺，包括：

提供一晶圆，该晶圆具有彼此相对的一第一表面与一第二表面；

以于该晶圆的该第一表面形成多个盲孔；

形成一电镀种子层于该第一表面上与所述盲孔的孔壁内；

形成一第一图案化掩膜于该第一表面上方的该电镀种子层上；

以电镀的方式形成一导电材料于所述盲孔内以形成多个导电盲孔；

移除该第一图案化掩膜以及该第一图案化掩膜下方的部分该电镀种子层；

形成一第二图案化掩膜于该晶圆的该第一表面上；

以该第二图案化掩膜为蚀刻掩膜蚀刻该第一表面，以形成多个绝缘环区与多个应力缓冲环区，其中所述绝缘环区分别暴露出所述导电盲孔的侧壁，且所述绝缘环区分别位于所述应力缓冲环区内；

配置一绝缘材料于所述绝缘环区内与所述应力缓冲环区内，以形成多个绝缘环与多个应力缓冲环。

6.如权利要求5所述的芯片制作工艺，其中配置该绝缘材料于所述绝缘环区内与所述应力缓冲环区内的前，还包括移除该第二图案化掩膜。

7.如权利要求5所述的芯片制作工艺，其中形成所述绝缘环与所述应力缓冲环之后，还包括：

对该晶圆的该第二表面进行一薄化制作工艺至暴露出所述导电盲孔，使得所述导电盲孔成为多个导电贯孔；以及

沿着所述应力缓冲环来切割该晶圆，以形成多个芯片单元。

8.如权利要求5所述的芯片制作工艺，其中该晶圆已形成多个主动线路于该第二表面，且所述盲孔贯穿该第一表面而连接至所述主动线路。

9.如权利要求8所述的芯片制作工艺，其中形成所述绝缘环与所述应力缓冲环之后，还包括：

沿着所述应力缓冲环来切割该晶圆，以形成多个芯片单元。

Images