CN101236920A - 具有改进的裂纹防护的半导体晶片 - Google Patents

具有改进的裂纹防护的半导体晶片 Download PDF

Info

Publication number
CN101236920A
CN101236920A CNA2008100032473A CN200810003247A CN101236920A CN 101236920 A CN101236920 A CN 101236920A CN A2008100032473 A CNA2008100032473 A CN A2008100032473A CN 200810003247 A CN200810003247 A CN 200810003247A CN 101236920 A CN101236920 A CN 101236920A
Authority
CN
China
Prior art keywords
groove
line
semiconductor wafer
pair
dice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100032473A
Other languages
English (en)
Other versions
CN101236920B (zh
Inventor
叶兴强
卢威耀
陈兰珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101236920A publication Critical patent/CN101236920A/zh
Application granted granted Critical
Publication of CN101236920B publication Critical patent/CN101236920B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

一种制造用于切片的半导体晶片的方法，包括提供半导体晶片，该晶片包括基片和位于基片上的形成单元片区域结构的多个上层。设置该结构目的是通过用于切片工具的路径将相邻的单元片区域分离开来。在每个路径内，制造一对被分隔开的线。每个线限定各自路径的一个切割边缘并且具有在晶片顶表面和基片之间延伸的至少一个沟槽。用应力吸收材料填充每个沟槽，用于在切片过程中降低单元片上由单元片工具诱发的应力。

Description

具有改进的裂纹防护的半导体晶片
技术领域
[0001]本发明主要涉及半导体晶片的制造，以及更具体而言，涉及包括防护由单元片工具所引发的裂纹扩展的半导体晶片的制造方法。
背景技术
[0002]单一的集成电路或芯片通常由被称为半导体晶片的较大结构所形成，半导体晶片通常主要包括硅(尽管可以使用其他材料诸如砷化镓和磷化铟)。半导体晶片包括以行和列布置的多个集成电路，每个集成电路的周边形状通常为正方形或矩形。
[0003]通常，在完成半导体晶片制造后，沿着位于集成电路的每个行和列之间的两组相互垂直的平行线或道，半导体晶片被锯成或“切成”正方形或矩形的分立集成电路。切单的集成电路通常被称为单元片(die)。
[0004]在切片过程中，切片工具会在半导体晶片上诱发应力，这会导致贯穿单元片的裂纹扩展。裂纹扩展会严重损害或至少使所得到的集成电路退化。
[0005]已经设计了几种用于降低由切片工具诱发的由裂纹扩展所造成的损害。例如，US2006/0055002描述了一种方法，在该方法中，在构成薄膜叠层的金属层周围使用了一种连续的密封环，用于锁住可迁移离子的横向运动。根据US2006/0055002，通过刻蚀入硅基片的一部分在硅基片的表面下面也产生浅槽以限制密封环。然后将氧化物沉积入被刻蚀的浅槽以在硅基片内产生浅槽隔离器，用于降低裂纹在硅基片内的扩展。尽管在US2006/0055002中所披露的方法可以降低由切片工具所诱发的裂纹在硅基片内的扩展，该方法与本发明解决不同的问题，这是因为所披露的方法没有提出层间脱层(interlayerdelamination)的问题。
[0006]US2005/0269720披露了用于为硅单元片提供裂纹防护的另一种方法。根据披露于US2005/0269720中的方法，晶片包括氮化物钝化层，该钝化层包括沿切割道的间隙以暴露氧化物。那么，切片工具可以沿切割道切割，而不会产生扩展入单元片终端区域的裂纹。
[0007]US2005/0266661披露了在切割道内含有沟道的半导体晶片。该沟道从晶片的顶表面延伸到硅基片。根据US2005/0266661，所披露的沟道的布置有效地防止芯片边缘的损坏诸如碎片和破裂。然而，就像前面描述的其他的现有方法一样，在US2005/0266661中所披露的半导体晶片没有提出由切片工具诱发的发生在沉积于硅基片上的层之间的层间脱层问题。
发明内容
[0008]本发明的目的是提供生产半导体晶片的半导体制造方法，该方法融入了对由单元片分离而造成的裂纹扩展和层间脱层的改进的防护。
附图说明
[0009]本发明通过实例进行说明并不受限于附图，在附图中相似的参考标记表示相似的元件。附图中的元件从简化和清楚的角度进行了说明，不必要按比例绘制。
[0010]图1是说明单元片的实例布局图的半导体晶片的顶视图；
[0011]图2是图1中所示的半导体晶片的部分顶视图，更加详细地显示了单元片区域的形成；
[0012]图3A是根据本发明实施例的半导体晶片的部分横切面图；
[0013]图3B是图3A中所示的半导体晶片的部分横切面图，更加详细地显示了沟槽；
[0014]图4A是图3A中所示的半导体晶片的截面的顶视图；
[0015]图4B是图4A中所示的半导体晶片的截面的单元片区域的部分顶视图；
[0016]图5是切片过程中图3A和4A中所示的实施例的顶视图；
[0017]图6是根据本发明第二实施例的半导体晶片的部分顶视图；
[0018]图7是根据本发明第三实施例的半导体晶片的部分横切面图；
[0019]图8是图7中所示的半导体晶片的截面的顶视图；
[0020]图9是根据本发明第四实施例的半导体晶片的部分顶视图；
[0021]图10是图9中所示的实施例的透视图；以及
[0022]图11是根据本发明第五实施例的半导体晶片的部分顶视图；
具体实施方式
[0023]此处所描述的半导体基片可以是任何半导体材料或材料的组合，诸如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅、诸如此类，以及以上的组合。
[0024]下列描述的给出使本领域的技术人员能够执行和利用本发明，并且在专利申请及其要求的背景下提供下列描述。对实施例的各种修改和此处所描述的一般性原则和特征对本领域的技术人员来说将是容易显而易见的。因此，本发明目的不是受限于所示的实施例，而是给与了与此处所描述的原则和特征相一致的最广泛的范畴。
[0025]本发明提供了制造用于切片的半导体晶片的方法，该方法包括：提供半导体晶片，该晶片包括基片和在其上形成单元片区域结构的多个上层，设置该结构目的是通过用于切片工具的路径将相邻的单元片区域分离开来；在每个路径内制造一对被分隔开的线，每个线限定各自路径的一个切割边缘并且包括在晶片顶表面和基片之间延伸的至少一个沟槽；以及用应力吸收材料填充每个沟槽以在切片过程中降低单元片上由单元片工具诱发的应力。
[0026]优选地，每个线被制造成以端部对端部布置的沟槽线。在一个实施例中，相续沟槽的端部被分隔开来。例如，在一个实施例中，相续沟槽的端部之间的间距在5μm到10μm的范围。
[0027]每个沟槽优选包括相对端部，其形状在切片过程中促进相继的沟槽的端部之间的裂纹扩展。换言之，在一个实施例中，沟槽端部的形状促使裂纹在沟槽之间且沿各自的切割线扩展。在这样的实施例中，沟槽的端部可以具有促使裂纹在期望的方向上进行扩展的任何适合的形状。例如，沟槽端部的形状可以是锥形的或半圆形的，或尖状的。
[0028]应力吸收材料可以包括聚合物、合成石蜡或硅酮(silicone)。在应力吸收材料可以是聚合物的实施例中，优选聚合物时低应力聚合物树脂。
[0029]在一个实施例中，第二对线位于第一对线之间。在这样的实施例中，第一对线和第二对线的沟槽可以具有基本上相同的尺寸。另外，第一对线和第二对线的沟槽可以彼此相对地在长度方向上偏移，以沿其长度方向交叠，并在宽度方向上被分离开。
[0030]在一个实施例中，第一对线和第二对线的沟槽交叠各自切割线的相关沟槽大约在1/3和1/2沟槽长度之间的大约量。
[0031]本发明也提供半导体晶片，包括：基片；位于基片上的多个上层，形成单元片区域结构的上层，设置该结构目的是通过用于切片工具的路径将相邻的单元片分离开来；一对被分开的线位于每个路径内，一对线的每个限定各自路径的切片边缘并包括在晶片的顶表面和基片之间延伸的至少一个沟槽，其中每个沟槽被填充以应力吸收材料，用以在切片过程中降低单元片上的由单元片工具诱发的应力。
[0032]结合附图，从下列的详细描述，通过实例说明本发明的原则，本发明的其他方面和优势将会变得显而易见。
[0033]图1描述了传统的半导体晶片100的顶视图。半导体晶片100包括基片102和位于基片上的多个上层，其中多个上层被设置成提供此处所示的单元片区域(未显示)结构104，作为单元片区域的部分圆形阵列。每个单元片区域提供包括一个或多个微电子电路的集成电路，这一点会为技术人员所理解。
[0034]图2描述了图1中所说明的单元片区域的子阵列的特写图。如图2中更加详细所示，单元片区域200的结构104被设置成提供包括用于切片工具的相交路径204、206、208、210的区域202(以阴影线显示)。相交路径204、206、208、210被设置成互相垂直的组并且位于单元片区域200的行212和列214的每一个之间。换言之，相交路径204、206、208、210的每一个将相邻的单元片区域200分离，使得例如“行A”的单元片区域200通过路径208被从“行B”的单元片区域分离开来。因此，为了使单元片区域200的每一个被切单，切片工具沿相交路径204、206、208、210的每一个运行(或动作)，以切割单元片区域200的每一个。因此，在本实例中，图2中所描述的切割单元片区域200的结构104将产生9个单元片区域200。
[0035]相交路径204、206、208、210的每一个通常被称为“切割道”或“锯线”。
[0036]图3A描述了根据本发明实施例沿路径306剖切的半导体晶片300的部分横切面图。路径306将相邻的单元片区域200分离开来并提供用于切片工具的路径。为了说清楚，与路径306接近的单元片区域200被以删节显示。
[0037]图3A所说明的半导体晶片300包括基片102和位于基片102上的多个上层302。
[0038]在路径306内，上层302包括电介质材料层。另一方面，在单元片区域200中，上层302包括互连的且被布置成形成微电子电路的导电和非导电材料。用于在单元片区域200中形成微电子电路的工艺和技术属于技术人员的知识领域。
[0039]半导体基片102通常为硅基片，尽管应当理解的是可以使用其他的材料诸如砷化镓和磷化铟。半导体晶片300也包括多个边缘密封304，其功能完全为技术人员所理解。
[0040]如图3A所示，半导体晶片300包括位于路径306内的一对被分开的线308、310。每个线308、310与各自的边缘密封304平行地延伸并限定路径306的切片边缘312、314。
[0041]在图3A到图4A所说明的实施例中，每个线308、310包括在半导体晶片300的顶表面320之间延伸并穿过到达基片102的至少一个连续的沟槽316。如图4B所示，沟槽316外周地限定了各自的单元片区域200，以在其周围形成边界。
[0042]可以利用任何适合的制造工艺，诸如，例如光刻、干法刻蚀或激光工艺，形成沟槽316。尽管优选地，利用传统的湿法或干法刻蚀技术刻蚀出每个沟槽316。就每个沟槽316的宽度(W)330(图4A)而言，沟槽316的宽度可以介于大约3μm到大约10μm之间，但通常大约为5μm。
[0043]在所说明的实施例中，每个沟槽316通常具有矩形的横切面轮廓。然而，应当理解的是可以使用其他的横切面轮廓，诸如，例如楔形。
[0044]不管横切面轮廓如何，每个沟槽316被填充以应力吸收材料，用以在切片工艺中降低在单元片上由单元片工具诱发的应力。在本实例中，应力吸收材料为低应力聚合物树脂，诸如聚酰胺。然而，应当理解的是可以使用其他类型的材料，诸如，例如另一种聚合物、合成石蜡或硅酮。
[0045]将每个沟槽316填充以应力吸收材料提供了插栓或“铆钉”状结构，该结构降低在切片过程中在单元片区域200上由单元片工具诱发的应力。因此，对于低-K和非低-K半导体产品来说，半导体晶片300较不易受层间脱层(ILD)的影响。
[0046]如图3B中更加详细显示的，在沟槽316内的应力吸收材料和与应力吸收材料和层302交接的壁322、324之间的键合被期望提供进一步防止由单元片工具所诱发的层间脱层。所产生的插栓或“铆钉”状结构趋向于沿沟槽316的深度方向支持层302。换言之，接合趋向于在切片工艺中一起保持住层302，从而降低半导体晶片300产生层间脱层的敏感性。另外，沟槽316内的应力吸收材料的存在也在沟槽316宽度方向328上提供了对半导体晶片300的刚性，从而降低了半导体晶片300发生层间脱层的敏感性(在使晶片弯曲时可能出现)。
[0047]除了降低半导体晶片300产生层间脱层的敏感性之外，通过提供对单元片边缘和角的保护，插栓或“铆钉”状结构也降低了半导体晶片300在切片工艺中发生单元片边缘和角碎片的敏感性。事实上，应力吸收材料提供了外周地限定单元片区域200的保护性阻挡层。
[0048]将沟槽316填充以应力吸收材料优选发生在晶片制造过程中。理想地，在晶片制造过程中，将应力吸收材料涂敷到半导体晶片300上，作为最终晶片表面。
[0049]现在参照图5，在切片工艺中，切片工具(诸如切锯)将相邻的单元片区域200分离开。如果切片工具为切锯500，那么相邻的单元片区域200的分离包括切锯500的刀刃沿路径306切割。可以用于进行切片工艺的切片工具的类型，诸如切锯，属于技术人员的知识领域。
[0050]如图5所示，在切片工艺中，切片工具500与沟槽316内的应力吸收材料相互作用，且不与层302(图3A)的边缘接触。由切片工具500所诱发的应力被填充沟槽316的应力吸收材料吸收(至少某种程度上)，因而进一步降低了裂纹扩展的可能性，并因此降低了单元片区域200的层302内的层间脱层。
[0051]图6描述了根据本发明的第二实施例的半导体晶片600的部分顶视图。第二实施例也包括一对线308、310。然而，在本实施例中，线308、310的每一个包括以端部对端部布置的被分离开的沟槽316。如所示，每个沟槽通常沿其长度方向具有矩形形状，以及在截面轮廓上通常为矩形。每个沟槽316包含应力吸收材料，如每个先前所描述的实施例那样。
[0052]图6中所说明的类型的沟槽316的布置提供了额外的裂纹扩展防护，以及从而层间脱层防护。尤其是，相续的沟槽316的端部之间的间隙602提供了趋向于沿各自的切割线308、310而不是向单元片区域200转移裂纹扩展的力学薄弱区。换言之，源自于切片工具诱发的应力的裂纹扩展将趋向于以与线308、310相同的方向上被转移并被置于形成各自切割线308、310的相续沟槽的端部之间的间隙606内。
[0053]在图6所说明的实施例中，沟槽316的每个角提供了切片工具诱发的应力发生集中的点，并从而提供裂纹扩展更加可能启动的点。在本实例中，由于相续沟槽316的端部包括直角的角，裂纹扩展在相同切割线308、310的相续沟槽的角之间被转移。在所说明的实施例中，沟槽的长度604为50μm。然而，长度可以在30μm到80μm之间的范围。
[0054]图7和8分别描述了根据本发明的第三实施例的半导体晶片700的部分剖视图和顶视图。在图7中所说明的第三实施例中，沟槽706的第二对线702、704位于第一对线308、310之间并与其平行布置。第二对的沟槽706的每个线702、704与第一对的线对308、310的各自一个相关并被从其分离开。
[0055]在图7和8中所说明的实施例中，以与第一对线308、310的沟槽316相同的方式制造第二对线702、704的每个沟槽706。因此，第二对线702、704的每个沟槽706具有基本上与包括线308、310的沟槽316相同的宽度和长度。另外，每个沟槽706也被填充以与在沟槽316中所使用的相同的应力吸收材料。尽管在所说明的实施例中，包括第一对线308、310的沟槽316具有与包括第二对线702、704的沟槽316相同的尺寸，应当理解的是尺寸相同是不必要的。实际上，在其他实施例中，包括线308、310的沟槽316和包括线702、704的沟槽706的长度和宽度可以是不同的。
[0056]如图8所示，第二对线702、704的沟槽706横向被偏移710并被从第一对线308、310的相关沟槽316横断地分隔开来708。在所说明的实施例中，间距708大约为5μm。然而，间距可以在大约5μm到10μm之间的范围。就相关沟槽的端部之间的偏移而言(如图8中作为数字对参考标记，例如316-1，706-1所示)，在所说明的实施例中，偏移710为大约15μm(等效于大约1/3沟槽长度(L))。然而，偏移710可以介于1/3和1/2沟槽长度(L)之间。
[0057]图9描述了根据本发明的半导体晶片900的第四实施例的另一部分图。图9中所说明的实施例与图7和图8中所说明的实施例类似。然而，在本实施例中，沟槽316、706的端部的形状促使沟槽316-n、704-n(其中n＝1到4)的端部之间的点-点式裂纹扩展。在本实例中，沟槽316、706的端部为圆锥状并终结于尖头处。尖头提供了用于使切片工具诱发的应力集中的应力点，从而提供了裂纹扩展更加可能启动的点。另外，由于相续沟槽的每一个包括尖头，裂纹扩展在相同线的沟槽的相续沟槽的头之间转移，如图10所示。
[0058]正如所要理解的，尽管图9中所说明的实施例包括具有从沟槽的每个侧面向内逐渐变细而在尖头处终结的端部的沟槽，应当理解的是可以使用其他形状的头获得相同的结果。然而优选的是端部包括具有从其以尖角延伸的圆锥侧面的尖头。
[0059]图11描述了根据本发明的半导体晶片1100的第五实施例的部分顶视图。图11中所说明的实施例包括线308、310的组合，该组合包括参照图3A和4A描述的类型的沟槽316，并与参照图9描述的类型的沟槽706的第二对线702、704线组合。
[0060]正如将会理解的，在不偏离本发明范畴的情况下，也可以形成其他组合。在本实施例中，沟槽706的线702、704提供了最初的保护机制以通过间隙602转移由切片工具诱发的裂纹扩展。包括沟槽316的线308、310提供第二中保护机制，该机制减轻单元片区域200因切片工具诱发的应力并进一步降低了半导体晶片1100受损或退化的敏感性。正如将会理解的，可以互换所描述的第一对线308、310和第二对线702、704，使得线308、310包括一对被分开的沟槽以及线702、704包括连续的沟槽。
[0061]尽管此处已经详细地说明了本发明的某些实施例，应当显而易见的是，在不偏离下列权利要求中所提出的本发明范畴的情况下，对上述实施例的修改和调整可以发生在本领域的技术人员身上。因此，书面描述和附图被看作是说明性的而不是限制性的，并且所有的这样的修改目的是被涵盖于本发明的范畴内。此处针对具体实施例所描述的任何益处、优势或问题的解决方案不是用来被理解成任何或所有的权利要求的关键的、要求的或基本的特征或元素。

Claims (20)

1.一种制造用于切片的半导体晶片的方法，该方法包括：
提供半导体晶片，该半导体晶片包括基片和在其上形成单元片区域结构的多个上层，设置该结构使得通过用于切片工具的路径将相邻的单元片区域分开；
在每个路径内制造一对被分隔开的线，每个线限定各自路径的切割边缘并且包括在晶片顶表面和基片之间延伸的至少一个沟槽；以及
用应力吸收材料填充每个沟槽以在切片过程中降低单元片上由单元片工具诱发的应力。
2.根据权利要求1的制造半导体晶片的方法，其中每个线被制造成以端部对端部布置的沟槽的线
3.根据权利要求2的制造半导体晶片的方法，其中相继的沟槽的端部被分隔开。
4.根据权利要求3的制造半导体晶片的方法，其中相继的沟槽的端部之间的间距在大约5μm到大约10μm的范围。
5.根据权利要求3的制造半导体晶片的方法，其中相继的沟槽的端部被成形为促使在切片过程中裂纹在其间扩展。
6.根据权利要求5的制造半导体晶片的方法，其中端部的形状为尖状。
7.根据权利要求2的制造半导体晶片的方法，其中每个沟槽的长度在大约30μm到大约80μm的范围。
8.根据权利要求1的制造半导体晶片的方法，其中应力吸收材料选自聚合物、合成石蜡以及硅酮中的一种。
9.根据权利要求1的制造半导体晶片的方法，在用应力吸收材料填充每个沟槽的步骤之前，进一步包括在第一对线之间制造第二对线，第二对线的每个线包括与第一对线的沟槽平行的至少一个沟槽，并且其中第二对线的每个线被从第一对线的相关沟槽横向地偏移以便与其间隔开大约5μm到大约10μm范围的间距。
10.根据权利要求9的制造半导体晶片的方法，其中第二对线的沟槽具有基本上与第一对的沟槽相同的尺寸，并且相对第一对的沟槽在纵向上被偏移以便沿它们的长度某种程度地交叠。
11.一种半导体晶片，包括：
基片；
位于基片上的多个上层，上层形成单元片区域结构，设置该结构使得通过用于切片工具的路径将相邻的单元片区域分开；
位于每个路径内一对被分隔开的线，该对的每个线限定各自路径的切割边缘并且包括在晶片顶表面和基片之间延伸的至少一个沟槽；以及
布置于每个沟槽内的应力吸收材料，用于在切片过程中降低单元片上由单元片工具诱发的应力。
12.根据权利要求11的半导体晶片，其中每个线被制造成以端部对端部布置的沟槽的线。
13.根据权利要求12的半导体晶片，其中相继的沟槽的端部被分隔开。
14.根据权利要求13的半导体晶片，其中相继的沟槽的端部之间的间距在大约5μm到大约10μm的范围。
15.根据权利要求13的半导体晶片，其中相继的沟槽的端部被成形为促使在切片过程中裂纹在其间扩展。
16.根据权利要求15的半导体晶片，其中端部的形状为尖状。
17.根据权利要求11的半导体晶片，其中每个沟槽的长度在大约30μm到大约80μm的范围。
18.根据权利要求11的半导体晶片，其中应力吸收材料选自聚合物、合成石蜡和硅酮中的一种。
19.根据权利要求11的半导体晶片，进一步包括位于第一对线之间的第二对线，第二对线的每个线包括与第一对线的沟槽平行的至少一个沟槽，并且其中第二对线的每个线被从第一对线的相关沟槽横向地偏移以便与其间隔开大约5μm到大约10μm范围的间距。
20.根据权利要求19的半导体晶片，其中第二对线的沟槽具有基本上与第一对线的沟槽相同的尺寸，并且相对第一对线的沟槽在纵向上被偏移以便沿它们的长度某种程度地交叠。
CN2008100032473A 2007-01-29 2008-01-28 具有改进的裂纹防护的半导体晶片 Expired - Fee Related CN101236920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/668,453 2007-01-29
US11/668,453 US7741196B2 (en) 2007-01-29 2007-01-29 Semiconductor wafer with improved crack protection

Publications (2)

Publication Number Publication Date
CN101236920A true CN101236920A (zh) 2008-08-06
CN101236920B CN101236920B (zh) 2010-12-08

Family

ID=39667010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100032473A Expired - Fee Related CN101236920B (zh) 2007-01-29 2008-01-28 具有改进的裂纹防护的半导体晶片

Country Status (3)

Country Link
US (1) US7741196B2 (zh)
CN (1) CN101236920B (zh)
TW (1) TWI361453B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853819B (zh) * 2009-03-30 2012-02-15 日月光半导体制造股份有限公司 芯片制作工艺
US8501579B2 (en) 2009-03-10 2013-08-06 Advanced Semiconductor Engineering, Inc. Process of fabricating chip
CN106252288A (zh) * 2016-06-20 2016-12-21 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及制造方法
CN108511514A (zh) * 2017-02-28 2018-09-07 英飞凌科技奥地利有限公司 使用芯片外围沟槽进行的半导体晶片划片裂纹防止
CN109216272A (zh) * 2018-09-04 2019-01-15 盛世瑶兰（深圳）科技有限公司 一种晶圆结构及其处理方法
US10522432B2 (en) 2014-11-28 2019-12-31 Infineon Technologies Ag Semiconductor chip

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080099884A1 (en) * 2006-10-31 2008-05-01 Masahio Inohara Staggered guard ring structure
US8866255B2 (en) 2008-03-12 2014-10-21 Infineon Technologies Austria Ag Semiconductor device with staggered oxide-filled trenches at edge region
US7948060B2 (en) * 2008-07-01 2011-05-24 Xmos Limited Integrated circuit structure
US8803290B2 (en) * 2008-10-03 2014-08-12 Qualcomm Incorporated Double broken seal ring
US8048778B1 (en) 2010-12-10 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of dicing a semiconductor structure
US8288871B1 (en) * 2011-04-27 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced-stress bump-on-trace (BOT) structures
US9059191B2 (en) 2011-10-19 2015-06-16 International Business Machines Corporation Chamfered corner crackstop for an integrated circuit chip
TWI611582B (zh) 2013-04-10 2018-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102250130B1 (ko) 2013-11-20 2021-05-11 삼성전자주식회사 반도체 소자의 제조 방법
CN105336711B (zh) 2014-06-19 2019-03-15 恩智浦美国有限公司 采用低k值介电材料的管芯边缘密封
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
KR102399356B1 (ko) * 2017-03-10 2022-05-19 삼성전자주식회사 기판, 기판의 쏘잉 방법, 및 반도체 소자
US10818488B2 (en) * 2017-11-13 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer structure and trimming method thereof
JP7240149B2 (ja) * 2018-08-29 2023-03-15 キオクシア株式会社 半導体装置
KR102506869B1 (ko) 2018-08-30 2023-03-06 삼성전자주식회사 반도체 장치
CN110120465B (zh) * 2019-05-28 2022-07-29 京东方科技集团股份有限公司 Oled显示面板和具有其的显示装置
WO2022203983A1 (en) * 2021-03-24 2022-09-29 Applied Materials, Inc. Methods to dice optical devices with optimization of laser pulse spatial distribution
US20230187294A1 (en) * 2021-12-13 2023-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer seal ring

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174229A (ja) * 1997-08-29 1999-03-16 Toshiba Microelectron Corp 半導体装置
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2004193382A (ja) * 2002-12-12 2004-07-08 Toshiba Corp 半導体ウェーハ及びその製造方法、半導体チップ
US7229499B2 (en) * 2003-08-22 2007-06-12 Matsushita Electric Industrial Co., Ltd. Manufacturing method for semiconductor device, semiconductor device and semiconductor wafer
US20050266661A1 (en) * 2004-05-26 2005-12-01 Lei Li Semiconductor wafer with ditched scribe street
US7508052B2 (en) * 2004-06-03 2009-03-24 International Rectifier Corporation Crack protection for silicon die
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501579B2 (en) 2009-03-10 2013-08-06 Advanced Semiconductor Engineering, Inc. Process of fabricating chip
CN101853819B (zh) * 2009-03-30 2012-02-15 日月光半导体制造股份有限公司 芯片制作工艺
US10522432B2 (en) 2014-11-28 2019-12-31 Infineon Technologies Ag Semiconductor chip
CN106252288A (zh) * 2016-06-20 2016-12-21 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及制造方法
CN108511514A (zh) * 2017-02-28 2018-09-07 英飞凌科技奥地利有限公司 使用芯片外围沟槽进行的半导体晶片划片裂纹防止
US10903120B2 (en) 2017-02-28 2021-01-26 Infineon Technologies Austria Ag Semiconductor wafer dicing crack prevention using chip peripheral trenches
CN109216272A (zh) * 2018-09-04 2019-01-15 盛世瑶兰（深圳）科技有限公司 一种晶圆结构及其处理方法

Also Published As

Publication number Publication date
US20080179710A1 (en) 2008-07-31
TWI361453B (en) 2012-04-01
CN101236920B (zh) 2010-12-08
TW200837820A (en) 2008-09-16
US7741196B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
CN101236920B (zh) 具有改进的裂纹防护的半导体晶片
EP3324436B1 (en) An integrated circuit chip with power delivery network on the backside of the chip
US10438903B2 (en) Crack stop barrier and method of manufacturing thereof
US20100072578A1 (en) Semiconductor chip and semiconductor wafer
KR100995558B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6495918B1 (en) Chip crack stop design for semiconductor chips
CN105336711B (zh) 采用低k值介电材料的管芯边缘密封
US11069647B2 (en) Semiconductor wafer, bonding structure and wafer bonding method
CN101546736B (zh) 半导体晶片、半导体器件和制造半导体器件的方法
CN103021962B (zh) 半导体晶片及其处理方法
CN107452687B (zh) 半导体装置
KR20090046993A (ko) 반도체 소자 및 그 제조 방법
CN112071824B (zh) 光栅器件掩膜版及制造方法
KR20000076026A (ko) 게터링 기법 제공 방법
CN105374762A (zh) 待切割的半导体芯片结构及其制造方法
CN104752325A (zh) 半导体器件及其形成方法、提高晶圆切割成品率的方法
KR20190058962A (ko) 반도체 장치
WO2023060810A1 (zh) 半导体结构及其制备方法
CN104701271A (zh) 半导体结构及其形成方法
CN102569209B (zh) 防裂结构
JP5607317B2 (ja) 半導体装置の製造方法及び半導体ウェハ
CN212991043U (zh) 一种预加工碳化硅基晶圆结构
CN113363176B (zh) 具有伪填充图案的芯片角落区
CN113097178A (zh) 具有位于划刻密封件外部的金属止动环的集成电路
JP2011044594A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20210128