TWI497671B - 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法 - Google Patents

帶有晶片尺寸襯底的扇出型半導體裝置及製備方法 Download PDF

Info

Publication number
TWI497671B
TWI497671B TW101125852A TW101125852A TWI497671B TW I497671 B TWI497671 B TW I497671B TW 101125852 A TW101125852 A TW 101125852A TW 101125852 A TW101125852 A TW 101125852A TW I497671 B TWI497671 B TW I497671B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
metal
dummy
dummy wafer
Prior art date
Application number
TW101125852A
Other languages
English (en)
Other versions
TW201405748A (zh
Inventor
龔玉平
黃平
石磊
薛彥迅
Original Assignee
萬國半導體開曼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體開曼股份有限公司 filed Critical 萬國半導體開曼股份有限公司
Priority to TW101125852A priority Critical patent/TWI497671B/zh
Publication of TW201405748A publication Critical patent/TW201405748A/zh
Application granted granted Critical
Publication of TWI497671B publication Critical patent/TWI497671B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

帶有晶片尺寸襯底的扇出型半導體裝置及製備方法
本發明一般涉及一種半導體裝置及其製備方法，更確切的說，本發明旨在提供一種在晶圓級晶片的封裝步驟中弱化晶片崩裂的風險及獲得較小封裝尺寸的晶片的封裝方法。
在晶圓級晶片尺寸封裝技術中，最終獲得的封裝體的尺寸幾乎等同於原晶粒的大小。但隨著晶片愈來愈薄和小巧化的趨勢，晶片在封裝流程中極易崩裂這個問題又凸顯出來。此外，在不過於增大最終封裝體尺寸的前提下，如何將晶片進行全密封式的封裝以抵禦外界不利環境對晶片的侵蝕，並提高晶片的物理保護也是當前所要解決的問題之一。
參見第1A圖，美國專利申請US2001/0022396A1公開了一種半導體裝置，晶片120被密封在塑封層190內，晶片120的背部接觸作為散熱途徑的散熱片126'，晶片120的正面接觸作為另一散熱途徑的散熱片164，並且晶片120正面的電極通過引腳64電性連接到設置在絕緣層152上的外部端子158上。該方案所涉及的半導體裝置很好的解決了晶片的全密封和散熱問題，但包含晶片120的封裝體的尺寸並未獲得實質性減小。
參見第1B圖所示，美國專利申請US7170167B2公開了一種 較小尺寸並附帶有支持襯底的半導體裝置，晶片831的正面通過粘合層816粘接在一襯底810的一面上以加強晶片的機械強度，設置在晶片831正面的焊盤836通過通孔中的填充金屬842電性連接到設置在襯底810另一面的重分佈層818上的焊球820上。雖然襯底810極大的保障了晶片831在正常的封裝流程中不易崩裂，但其裸露的晶片831卻極易受到潮氣或塵埃的直接侵害，這無疑將會犧牲晶片的可靠性，並且當晶片831一旦受到其他物體不可預料地碰撞之時，晶片也容易在外力的作用下發生碎裂。
參見第1C圖所示，美國專利申請US6462274B1公開了一種帶有蓋子80的半導體裝置1f，組合有覆蓋層15、聚醯亞胺層14的可彎曲基板10利用一粘合層20粘接到剛性部分30上，而該剛性部分30固定在一蓋子80上，從而實現將晶片40密封在由基板10、剛性部分30和蓋子80所圍成的空腔之中。晶片40正面的焊盤暴露於形成在基板10、粘合層20中的開口17a之中，並通過引線50鍵合至焊接承接部12上，而焊接承接部12又通過導電路徑11電性連接到用於焊接焊球70的金屬基底層13上，其開口17a中進一步填充有封裝材料60從而將引線50和晶片40暴露的部分予以密封。該申請案所揭示的方案很好的解決了散熱問題和晶片的密封問題，但額外引入的蓋子80卻極大的增加了整個封裝體的最終體積。
正是基於以上問題而提出了本申請的下述各種優選實施方式。
本發明提供一種帶有晶片尺寸襯底的扇出型半導體裝置的製備方法，提供一包含有多個晶片的晶圓，且任一晶片的正面均形成有一 個或多個焊墊，包括以下步驟：在一虛設晶圓的正面界定呈網格狀的多個方形晶片安裝區並在每個晶片安裝區定義多個通孔預製備區，其中晶片安裝區內的通孔預製備區具有與晶片正面的焊墊相重合的佈置方式；在通孔預製備區進行鑽孔以形成位於虛設晶圓中的通孔；在通孔內形成金屬互連結構；將晶片從晶圓上切割分離，並利用導電粘合材料，將一個晶片的任一焊墊和一個晶片安裝區的與該焊墊唯一對應的金屬互連結構進行對準鍵合，以便將該一個晶片相應地倒裝安裝在該一個晶片安裝區；利用塑封料形成一覆蓋在虛設晶圓正面的塑封層以將安裝在虛設晶圓正面的多個晶片包覆在內，塑封料還填充在相鄰晶片之間的間隙中和填充在晶片的正面和虛設晶圓的正面之間的間隙中；在虛設晶圓的背面進行研磨以將其減薄直至將金屬互連結構從虛設晶圓的減薄背面予以外露；對虛設晶圓及塑封層實施切割，其中，塑封層經切割後分別形成覆蓋在晶片背面的底部塑封層、覆蓋在晶片側面的側部塑封層、覆蓋在晶片正面並圍繞在導電粘合材料側壁周圍的層間塑封層，虛設晶圓經切割後形成覆蓋在層間塑封層上的頂部保護層且金屬互連結構均從該頂部保護層中外露。
上述的方法，所述虛設晶圓的材質為玻璃或樹脂。
上述的方法，所述通孔預製備區為三角形、圓形、橢圓形、正方形、長方形或任意多邊形。
上述的方法，所述通孔預製備區的面積大於晶片正面的面積。
上述的方法，定義多個所述通孔預製備區的步驟中，在所述虛設晶圓上覆蓋一掩膜層，將晶片焊墊的佈局圖案轉移到掩膜層位於每個所述晶片安裝區之上的區域，形成該區域中的開口圖形，以晶片安裝區內暴露在開口圖形中的區域作為通孔預製備區；然後再利用所述掩膜層在所述通孔預製備區進行刻蝕以形成通孔。所述刻蝕為乾法刻蝕或濕法刻蝕。
上述的方法，定義多個所述通孔預製備區的步驟中，利用一成像系統採集晶片焊墊的佈局圖案並將其投影到晶片安裝區，然後將該佈局圖案的投影區域作為通孔預製備區來形成通孔。在通孔預製備區鑽孔是通過鐳射鑽孔法或超聲波鑽孔法來實現的。
上述的方法，形成所述金屬互連結構的步驟包括：在所述通孔底部及側壁沉積一層金屬層之後再所述通孔內填充導電材料，所述金屬互連結構包含該金屬層及導電材料。
上述的方法，所述導電粘合材料包括塗覆在導電材料頂面上及塗覆在金屬層的圍繞在導電材料頂面周圍的環形狀頂面上的第一粘合層，和塗覆在所述焊墊上的第二粘合層；在將任一焊墊和與其唯一對應的金屬互連結構進行鍵合的步驟中，所述第一粘合層和第二粘合層直接接觸並焊接在一起從而將晶片倒裝安裝到晶片安裝區。
上述的方法，先將所述第二粘合層塗覆在晶片的所述焊墊上，然後再將所述晶片從所述晶圓上切割分離下來。
上述的方法，在虛設晶圓的正面形成多條彼此呈等距離平行 排列的橫向基準線，及多條彼此呈等距離平行排列的縱向基準線，以橫向及縱向的基準線界定出所述晶片安裝區。
上述的方法，所述虛設晶圓為透明材質，在對虛設晶圓及塑封層實施切割的步驟中，從虛設晶圓的減薄背面沿著所述基準線實施切割。
上述的方法，形成一圓形的所述塑封層，且塑封層的半徑小於虛設晶圓的半徑以便在虛設晶圓的正面形成一未被塑封層覆蓋住的環形帶區域；並且任意一條基準線的兩端均從塑封層下方延伸至該環形帶區域內；在對虛設晶圓及塑封層實施切割的步驟中，從虛設晶圓的正面沿著每條基準線兩端所構成的直線對塑封層、虛設晶圓實施切割。
上述的方法，對虛設晶圓及塑封層實施切割的步驟中，以每個晶片安裝區內的一個或數個從虛設晶圓的減薄背面外露的金屬互連結構作為參照目標，在減薄背面確定與所述橫向基準線及縱向基準線在垂直於虛設晶圓所在平面的方向上分別重合的橫向切割線及縱向切割線的位置，從而沿著減薄背面上所有被確定的橫向切割線及縱向切割線來對虛設晶圓及塑封層實施切割。
上述的方法，在每個晶片安裝區內，沿橫向上的第一方向測定任意一個金屬互連結構到該晶片安裝區的第一縱向邊緣的第一橫向距離X1，並在橫向上沿與第一方向相反的方向上測定任意一個金屬互連結構到該晶片安裝區的與第一縱向邊緣相對的另一第二縱向邊緣的第二橫向距離X2；以及沿縱向上的第二方向測定任意一個金屬互連結構到該晶片安裝區的第一橫向邊緣的第一縱向距離Y1，並沿縱向上的與第二方向相反的方向上測定任意一個金屬互連結構到該晶片安裝區的與第一橫向邊緣相對的另 一第二橫向邊緣的第二縱向距離Y2。
以選定的一金屬互連結構及與其對應的第一橫向距離X1在減薄背面沿第一方向測定與第一縱向邊緣重合的第一縱向切割線的位置；以選定的一金屬互連結構及與其對應的第二橫向距離X2在減薄背面沿與第一方向相反的方向上測定與第二縱向邊緣重合的第二縱向切割線的位置；以選定的一金屬互連結構及與其對應的第一縱向距離Y1在減薄背面沿第二方向測定與第一橫向邊緣重合的第一橫向切割線的位置；以選定的一金屬互連結構及與其對應的第二縱向距離Y2在減薄背面沿與第二方向相反的方向上測定與第二橫向邊緣重合的第二橫向切割線的位置，從而實現在減薄背面確定與多條橫向基準線一一對應重合的多條橫向切割線的位置，及在減薄背面確定與多條縱向基準線一一對應重合的多條縱向切割線的位置。
本發明還提供一種帶有晶片尺寸襯底的扇出型半導體裝置，包括：一正面設置有多個焊墊的晶片及設置在焊墊上的導電粘合材料；一覆蓋在晶片正面並圍繞在導電粘合材料側壁周圍的層間塑封層；一覆蓋在層間塑封層上的頂部保護層及形成在頂部保護層中並貫穿頂部保護層厚度的多個通孔；設置在通孔內的金屬互連結構，所述金屬互連結構均從該頂部保護層中外露，並且任意一個金屬互連結構均通過所述的導電粘合材料而電性連接到一個所述的焊墊上；以及 覆蓋在晶片背面的底部塑封層和覆蓋在晶片側面的側部塑封層。
上述的一種帶有晶片尺寸襯底的扇出型半導體裝置，所述頂部保護層的材質為玻璃或樹脂。
上述的一種帶有晶片尺寸襯底的扇出型半導體裝置，所述金屬互連結構包括覆蓋在所述通孔側壁上的一層金屬層及填充在通孔內的導電材料；其中橫截面呈環形狀的金屬層圍繞在呈柱狀的導電材料的側壁的周圍。
上述的一種帶有晶片尺寸襯底的扇出型半導體裝置，所述導電粘合材料包括塗覆在導電材料和金屬層上的第一粘合層，以及包括塗覆在焊墊上的第二粘合層，並且第一粘合層和第二粘合層焊接在一起構成所述的導電粘合材料。
上述的一種帶有晶片尺寸襯底的扇出型半導體裝置，所述金屬層為濺射在通孔側壁上的金屬鎢或Ni/Au合金，所述導電材料為金屬銅或焊錫膏，所述第一粘合層為焊錫膏，所述第二粘合層為Ni/Au合金或Ni/Pd/Au合金。
本領域的技術人員閱讀以下較佳實施例的詳細說明，並參照附圖之後，本發明的這些和其他方面的優勢無疑將顯而易見。
1f‧‧‧半導體裝置
10‧‧‧基板
11‧‧‧導電路徑
12‧‧‧焊接承接部
13‧‧‧金屬基底層
14‧‧‧聚醯亞胺層
15‧‧‧覆蓋層
17a‧‧‧開口
20、816、1034、1034a、1034b、1034c、2034、2034a、2034b、2034c‧‧‧粘合層
30‧‧‧剛性部分
40、120、203、831‧‧‧晶片
50‧‧‧引線
60‧‧‧封裝材料
64‧‧‧引腳
70‧‧‧焊接焊球
80‧‧‧蓋子
100‧‧‧虛設晶圓(Dummy wafer)
101、102‧‧‧基準線
101'-1、101'-2、102'-1、102'-2‧‧‧切割線
101a、101b、102a、102b‧‧‧邊緣
103‧‧‧晶片安裝區
103'‧‧‧殘缺區
105‧‧‧頂部保護層
110‧‧‧環形帶區域
126'、164‧‧‧散熱片
152‧‧‧絕緣層
158‧‧‧外部端子
190、300、301、302、303‧‧‧塑封層
200‧‧‧晶圓
201、202‧‧‧劃片道
400‧‧‧切割刀
500‧‧‧封裝體
810‧‧‧襯底
818‧‧‧重分佈層
820‧‧‧焊球
836‧‧‧焊盤
842‧‧‧填充金屬
1030、1030a、1030b、1030c‧‧‧通孔預製備區
1030'、1030'a、1030"a、1030'b、1030"b、1030'c、1030"c、1030'd‧‧‧金屬互連結構
1031、1031a、1031b、1031c‧‧‧通孔
1032、1032a、1032b、1032c‧‧‧金屬層
1033、1033a、1033b、1033c‧‧‧導電材料
1080‧‧‧粘貼膜
1100‧‧‧掩膜層
1100a、1100b、1100c‧‧‧開口圖形
2030、2030a、2030b、2030c‧‧‧焊墊
X、Y‧‧‧軸
X1、X'1、X2、X'2、Y1、Y'1、Y2、Y'2‧‧‧距離
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1A圖至第1C圖是背景技術中美國專利申請US2001/0022396A1、US7170167B2、US6462274B1分別所涉及到的半導體裝置。
第2A圖是在虛設晶圓的正面形成呈網格狀的多個晶片安裝區的示意圖。
第2B圖是在通孔預製備區形成通孔的示意圖。
第2C至2E圖是在通孔內形成金屬互連結構的流程示意圖。
第3圖是包含有多個晶片的晶圓的正面的俯視示意圖。
第4A圖是將多個晶片一一倒裝安裝到相應的多個晶片安裝區的示意圖。
第4B圖至第4C圖是在虛設晶圓正面形成一塑封層並研磨減薄虛設晶圓的示意圖。
第4D圖至第4E圖是對虛設晶圓、塑封層實施切割以獲得封裝體的示意圖。
第5A圖是切割虛設晶圓、塑封層的第一種實施方式。
第5B至5C圖是切割虛設晶圓、塑封層的第二種實施方式。
第5D至5E-3圖是執行切割虛設晶圓、塑封層的第三種實施方式。
第6A至6H圖是以MOSFET為例展示製備封裝體的流程示意圖。
參見第2A圖，虛設晶圓(Dummy wafer)100亦可稱之為支撐晶圓或支撐襯底，為玻璃或樹脂類材質，其除了在直觀上形似於通常所言的含有積體電路的正常晶圓之外並無獨特之處。先行將虛設晶圓100的正面劃分成多個晶片安裝區103，基於充分利用其正面的有效面積的考慮，可 按類似於在正常晶圓上形成劃片道來界定晶片單元的方式來定義晶片安裝區103。可在虛設晶圓100的正面形成多條彼此呈等距離平行排列的橫向基準線102，及多條彼此呈等距離平行排列的縱向基準線101，以這些基準線來界定出晶片安裝區103。基準線101、102可以是印刷線條，也可以是刻蝕出的條狀凹槽。因虛設晶圓100呈圓形狀，其正面除了被基準線101、102劃分成多個正方形或長方形的晶片安裝區103之外，還形成有靠近虛設晶圓100的邊緣處的殘缺區103'，殘缺區103'要麼為扇形、要麼為帶有一條弧形邊的四邊形或五邊形，皆不可以作為晶片安裝區。
在每個晶片安裝區103內均定義了一個或多個通孔預製備區1030(圖示的數量及形狀不構成限制)。通孔預製備區1030在晶片安裝區103的佈置方式需遵從一定的原則：假定第4A圖所示的晶片203的正面面向晶片安裝區103，從垂直於虛設晶圓100所在的平面的方向觀察，晶片安裝區103內的通孔預製備區1030的佈置與晶片203正面的焊墊2030的位置相重合，換言之，任意一個設置在晶片203正面的焊墊2030必定能在晶片安裝區103內找到一個與其具有唯一對應關係的通孔預製備區1030。該特徵將在本申請後續內容中詳細闡述。
第2B圖是虛設晶圓100的豎截面圖，在通孔預製備區1030處進行鑽孔形成位於虛設晶圓100內的深度小於晶圓100厚度的多個通孔1031，通孔1031的橫截面形狀隨通孔預製備區1030的形狀而變，如三角形、圓形、橢圓形、正(長)方形、任意多邊形等。在通孔1031的側壁和底部濺射或電鍍一層諸如鎢或Ni/Au合金等材質的金屬層1032(第2C圖)，隨後在通孔1031內填充諸如銅或焊錫膏等材質的導電材料1033(第2D圖)，金屬 層1032和導電材料1033構成位於通孔1031內的金屬互連結構。對位於虛設晶圓100正面上的多餘金屬層1032及導電材料1033進行回蝕或化學機械研磨已為本領域的技術人員所熟知，所以圖中對該些步驟有所省略。再如圖2E，在導電材料1033的頂面上塗覆一層諸如焊錫膏等的第一粘合層1034，第一粘合層1034同時還塗覆在金屬層1032的圍繞在導電材料1033頂面周圍的環形狀頂面上。
參見第3圖，在晶圓200的正面形成有界定晶片203的邊界的多條橫向劃片道201及縱向劃片道202，晶片203在起始階段均共同鑄造連接在該晶圓200之中，而且任一晶片203的正面均設置有作為電源、GND或信號I/0端子的一個或多個金屬焊墊2030(圖中焊墊數量及形狀僅作為參考不構成限制)。先在所有的焊墊2030上塗覆一層諸如Ni/Au合金或Ni/Pd/Au合金的第二粘合層2034，再將晶片203從晶圓200上切割分離下來，然後將晶片203倒裝安裝到第2A圖所示的晶片安裝區103。
在倒裝貼片的步驟中，晶片203面向晶片安裝區103，每個焊墊2030和與其對應的金屬互連結構1030'具有唯一的對準關係，從而每個焊墊2030可以和與該焊墊2030唯一對應的金屬互連結構1030'進行對準鍵合。在第4A圖中，鍵合是通過位於金屬互連結構1030'與焊盤2030之間的導電粘合材料實現的，第一粘合層1034和第二粘合層2034充當導電粘合材料的角色，這兩者直接接觸並焊接在一起。如第4B圖，待每個晶片安裝區103均安裝了一個晶片203之後，便利用環氧樹脂之類的塑封料形成一覆蓋在虛設晶圓100正面的塑封層300，將所有晶片203密封在內。要求晶片203正面的面積小於晶片安裝區103的面積，正是期望相鄰晶片203之間留有間隙以便塑 封料能經由這些縫隙填充在晶片203正面和晶片安裝區103之間的間隙中，和填充在相鄰晶片203之間的間隙中以將這些晶片完全密封。
由於塑封層300的物理支撐作用，極大的提高了虛設晶圓100的機械強度，所以虛設晶圓100可以減薄得足夠薄。如第4C圖所示，從虛設晶圓100的背面實施研磨直至將金屬互連結構1030'從其減薄背面予以外露。此步驟中因導電材料1033一併受到研磨作用，為避免焊錫膏類的導電材料1033粘附在研磨輪上，導電材料1033的優選材料可為銅。之後便利用切割刀400對減薄後的虛設晶圓100及塑封層300實施切割以獲得含有晶片203的封裝體500(第4D圖)。第4E圖是封裝體500放大的示意結構，塑封層300經切割後形成覆蓋在晶片203背面的底部塑封層301，及形成覆蓋在晶片203四個側面的側部塑封層302，和形成覆蓋在晶片203正面並圍繞在由第一粘合層1034、第二粘合層2034構成的導電粘合材料的側壁周圍的層間塑封層303，而減薄後的虛設晶圓100經切割後則形成覆蓋在層間塑封層303上的頂部保護層105，金屬互連結構1030'位於頂部保護層105中的通孔1031內並從該保護層中外露。
因虛設晶圓100本身並不包含作為切割參照線的劃片道，如何對塑封層300及虛設晶圓300實施切割需要一些周全的考慮。第5A圖展示了一種實施方式，如果虛設晶圓自身是透明物質，則可以從減薄背面直接透視虛設晶圓100觀察到縱向基準線101、橫向基準線102，圖中所示的粘貼膜1080粘貼到塑封層300上，只要在減薄背面沿著基準線101、102實施切割即可。
在第5B-5C圖所示的另一種實施方式中，為避免安裝在靠近 虛設晶圓100邊緣附近的晶片安裝區103上的晶片203的浪費，第5C圖中塑封層300的被製備成半徑盡可能大的圓形，前提條件是塑封層300的半徑要略小於虛設晶圓100的半徑，以便在虛設晶圓100的正面靠近其邊緣處形成一未被塑封層300覆蓋住的環形帶區域110，即可使得任意一條基準線101、102的兩端均從塑封層300下方延伸至該環形帶區域110內。故可以在虛設晶圓100的正面，沿每條基準線101、102延伸到環形帶區域110內的兩端所構成的直線來對塑封層300及虛設晶圓300實施切割，這種方法適用於透明或不透明材質的虛設晶圓。
在第5D圖所示的一種實施方式中，考慮到金屬互連結構1030'從減薄背面外露出來，所以可以在減薄背面以每個確定的晶片安裝區103內的一個或數個金屬互連結構作為參照目標，來在減薄背面確定所有橫向及縱向切割線的位置。第5D圖是減薄背面的俯視圖，對兩個不同的晶片安裝區103來說，它們中任意一個安裝區內的金屬互連結構1030'的佈置方式和另一個安裝區內的金屬互連結構1030'的佈置方式是完全相同的，所以在減薄背面很容易識別出每個晶片安裝區103內的所有金屬互連結構1030'。現以第5D圖中虛線所框定的一個被確定的晶片安裝區103(從減薄背面觀察)內的金屬互連結構1030'為例，來說明如何在減薄背面確定與虛設晶圓正面的橫向基準線、縱向基準線在垂直於虛設晶圓所在平面的方向上重合的橫向切割線、縱向切割線的位置。
第5E-1圖是將第5D圖中虛線方框的部分進行放大，第5E-2圖是其立體透視圖，在該晶片安裝區103內所有被確定的金屬互連結構中選定一個金屬互連結構1030'，並先行在虛設晶圓正面的一側即晶片安裝區103 內測量該金屬互連結構1030'到晶片安裝區103的四周的邊緣的距離，其中，界定該晶片安裝區103邊緣的兩條橫向基準線構成該其一組互為對邊的橫向邊緣，界定該晶片安裝區103邊界的兩條縱向基準線構成其另一組互為對邊的縱向邊緣。
如第5E-2圖，在晶片安裝區103內，借助各種測量儀器，在橫向上沿第一方向(X軸之正軸)測量該金屬互連結構1030'到晶片安裝區103的第一縱向邊緣101a的距離X1，測量時機可以在第2A-2E圖的任何一個步驟中實施。同樣，在橫向上沿與第一方向相反的方向(X軸之負軸)測量該金屬互連結構1030'到晶片安裝區103的與第一縱向邊緣101a相對的第二縱向邊緣101b的距離X2。此外，在縱向上沿第二方向(Y軸之正軸)測量該金屬互連結構1030'到晶片安裝區103的第一橫向邊緣102a的距離Y1；在縱向上沿與第二方向相反的方向(Y軸之負軸)測量該金屬互連結構1030'到晶片安裝區103的與第一橫向邊緣102a相對的第二橫向邊緣102b的距離Y2。
獲得第一、第二橫向距離X1、X2以及第一、第二縱向距離Y1、Y2之後，仍以該金屬互連結構1030'作為參照目標，在減薄底面上，在橫向上沿第一方向測定一個到該金屬互連結構1030'距離為X1的位置作為一條第一縱向切割線101'-1的位置；在橫向上沿與第一方向相反的方向上測定一個到該金屬互連結構1030'距離為X2的位置作為一條第二縱向切割線101'-2的位置；在縱向上沿第二方向測定一個到該金屬互連結構1030'距離為Y1的位置作為一條第一橫向切割線102'-1的位置；在縱向上沿與第二方向相反的方向上測定一個到該金屬互連結構1030'距離為Y2的位置作為一條第二橫向切割線102'-2的位置。顯然，在垂直於虛設晶圓100所在平面的方向上 觀察，切割線101'-1與第一縱向邊緣101a對準重合，切割線101'-2與第二縱向邊緣101b對準重合，切割線102'-1與第一橫向邊緣102a對準重合，切割線102'-2與第二橫向邊緣102b對準重合。
以該種方法，在減薄背面確定與每個晶片安裝區103的第一、第二縱向邊緣重合的第一、第二縱向切割線的位置，以及確定與每個晶片安裝區103的第一、第二橫向邊緣重合的第一、第二橫向切割線的位置之後，便可在減薄背面確定與多條橫向基準線一一對應重合的多條橫向切割線的位置，及確定與多條縱向基準線一一對應重合的多條縱向切割線的位置。實質上，對任意一橫排的所有晶片安裝區103而言，只要在減薄背面確定與其中某一個晶片安裝區103的一對橫向邊緣重合的兩條橫向切割線的位置，該被確定的兩條橫向切割線自然與這一橫排中其他任意一個晶片安裝區103的一組橫向邊緣相重合。同樣，對任意一縱排所有的晶片安裝區103而言，只要在減薄背面確定與其中某一個晶片安裝區103的一組縱向邊緣重合的兩條縱向切割線的位置，該被確定的兩條縱向切割線自然與這一縱排中其他任意一個晶片安裝區103的一組縱向邊緣相重合，這對減小工作量有極大的幫助。
第5E-3圖是另一種實施方式，不同於僅以一個金屬互連結構1030'作為參考目標，該方案是以多個金屬互連結構同時作為參考目標，所以在圖中刻意體現出了數個金屬互連結構1030'a~1030'd。晶片安裝區103及其各邊緣標記依然可參考第5E-2圖的立體圖，選取任意一個金屬互連結構1030'c並在橫向上沿第一方向測量其到第一縱向邊緣101a的距離X'1；選取任意一個金屬互連結構1030'a並在橫向沿與第一方向相反的方向上測量其到 第二縱向邊緣101b的距離X'2；以及選取任意一個金屬互連結構1030'd並在縱向上沿第二方向測量其到第一橫向邊緣102a的距離Y'1；選取任意一個金屬互連結構1030'b並在縱向上沿與第二方向相反的方向上測量其到第二橫向邊緣102b的距離Y'2。以選定的金屬互連結構1030'c、1030'a及與其各自對應的第一橫向距離X'1、第二橫向距離X'2，很容易在減薄背面沿第一方向測定一個到金屬互連結構1030'c距離為X'1的位置作為第一縱向切割線101'-1的位置，及沿與第一方向相反的方向測定一個到金屬互連結構1030'a距離為X'2的位置作為第二縱向切割線101'-2的位置。同樣，以選定的金屬互連結構1030'd、1030'b及與其各自對應的第一縱向距離Y'1、第二縱向距離Y'2，很容易在減薄背面沿第二方向測定一個到金屬互連結構1030'd距離為Y'1的位置作為第一橫向切割線102'-1的位置，沿與第二方向相反的方向測定一個到金屬互連結構1030'b距離為Y'2的位置作為第二橫向切割線102'-2的位置。
參見第6A至6H圖以MOSFET晶片203及設置在其正面的第一焊墊2030a、第二焊墊2030b和第三焊墊2030c(形狀及尺寸僅作示範不構成限制)為例，來進一步說明前述的製備流程，焊墊2030a、2030b、2030c分別構成MOSFET的柵極、源極和漏極接觸端。實現晶片安裝區內的多個通孔預製備區與晶片正面的多個焊墊的一一對應重合的方式有多種，在第6B-1圖所示的實施方式中，先在虛設晶圓100的正面覆蓋一掩膜層1100，圖中僅截取了一個晶片安裝區單元及掩膜層1100覆蓋在其上的區域作為示範。可將晶片203的焊墊的佈局圖案製作在一光刻掩膜板之上，然後利用光刻工藝將其精確轉移到硬掩模層1100上，譬如在掩膜層1100的位於每個晶片安裝區103之上的區域中形成帶有焊墊佈局圖案的開口圖形1100a、 1100b、1100c，即為圖案化的步驟。此時晶片安裝區103內暴露在開口圖形1100a、1100b、1100c中的區域1030a、1030b、1030c可作為通孔預製備區，然後利用該掩模層1100作為硬掩膜在通孔預製備區1030a、1030b、1030c處進行刻蝕以形成通孔，乾法或濕法刻蝕均適用，之後便可剝離掉掩模層1100。則通孔預製備區1030a、1030b、1030c具有與焊墊2030a、2030b、2030c相重合的佈置方式，可以這麼理解，任一一個通孔預製備區唯一地與一個對應的焊墊的位置重合。
第6B-2圖是另一種方式，以輔助的成像系統(未示出)或利用鑽孔設備自帶的成像系統來掃描並採集焊墊2030a、2030b、2030c的佈局圖案，將帶有焊墊佈局圖案的圖像直接投影到晶片安裝區103上以分別構成通孔預製備區1030a、1030b、1030c，之後利用鐳射鑽孔或超聲波鑽孔(Ultrasonic drill)等方式來形成通孔。
第6C圖是在通孔預製備區1030a、1030b、1030c處分別形成的通孔1031a、1031b、1031c。第6D圖是在通孔1031a、1031b、1031c各自的側壁及底部分別形成一層金屬層1032a、1032b、1032c後，再分別在這些通孔內填充導電材料1033a、1033b、1033c，金屬互連結構1030"a由導電材料1033a和金屬層1032a構成，金屬互連結構1030"b由導電材料1033b和金屬層1032b構成、金屬互連結構1030"c由導電材料1033c和金屬層1032c構成。第6E圖是將第一粘合層1034a塗覆在導電材料1033a的頂面上，同時還塗覆在金屬層1032a圍繞在導電材料1033a的頂面周圍的環形狀頂面上，第一粘合層1034b、1034c則分別塗覆在金屬互連結構1030"b、1030"c上。第6F圖是將晶片203從晶圓200上切割下來之前，先在第一焊墊2030a、第二焊墊2030b 和第三焊墊2030c上分別塗覆一層第二粘合層2034a、2034b、2034c。
因通孔預製備區具有與焊墊相重合的佈置方式，所以多個焊墊自然就和多個金屬互連結構具有一一對應的關係，從而可以將晶片的任一焊墊和晶片安裝區的與該焊墊唯一對應的金屬互連結構進行對準鍵合。在第6G圖的透視圖中，將晶片203翻轉後倒裝安裝到晶片安裝區103上，期間第一粘合層1034a和第二粘合層2034a直接接觸並焊接在一起以將第一焊墊2030a和與其唯一對應的金屬互連結構1030"a進行對準鍵合。同樣，第一、第二粘合層1034b、2034b直接接觸並焊接在一起以將第二焊墊2030b和與其唯一對應的金屬互連結構1030"b進行對準鍵合，第一、第二粘合層1034c、2034c直接接觸並焊接在一起以將第三焊墊2030c和與其唯一對應的金屬互連結構1030"c進行對準鍵合。第6H圖為最終所獲得的塑封體500。
以上，通過說明和附圖，給出了具體實施方式的特定結構的典型實施例，上述發明提出了現有的較佳實施例，但這些內容並不作為局限。對於本領域的技術人員而言，閱讀上述說明後，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
203‧‧‧晶片
301、302、303‧‧‧塑封層
500‧‧‧封裝體
1032‧‧‧金屬層
1033‧‧‧導電材料
1034、2034‧‧‧粘合層

Claims (22)

  1. 一種帶有晶片尺寸襯底的扇出型半導體裝置的製備方法，提供一包含有多個晶片的晶圓，且任一晶片的正面均形成有一個或多個焊墊，其特徵在於，包括以下步驟：在一虛設晶圓的正面界定呈網格狀的多個方形晶片安裝區並在每個晶片安裝區定義多個通孔預製備區，其中晶片安裝區內的通孔預製備區具有與晶片正面的焊墊相重合的佈置方式；在通孔預製備區進行鑽孔以形成位於虛設晶圓中的通孔；在通孔內形成金屬互連結構；將晶片從晶圓上切割分離，並利用導電粘合材料，將一個晶片的任一焊墊和一個晶片安裝區的與該焊墊唯一對應的金屬互連結構進行對準鍵合，以便將該一個晶片相應地倒裝安裝在該一個晶片安裝區；利用塑封料形成一覆蓋在虛設晶圓正面的塑封層以將安裝在虛設晶圓正面的多個晶片包覆在內，其中塑封料還填充在相鄰晶片之間的間隙中和填充在晶片的正面和虛設晶圓的正面之間的間隙中；在虛設晶圓的背面進行研磨以將其減薄直至將金屬互連結構從虛設晶圓的減薄背面予以外露； 對虛設晶圓及塑封層實施切割，其中，塑封層經切割後形成覆蓋在晶片背面的底部塑封層、覆蓋在晶片側面的側部塑封層、覆蓋在晶片正面並圍繞在導電粘合材料側壁周圍的層間塑封層，虛設晶圓經切割後形成覆蓋在層間塑封層上的頂部保護層且金屬互連結構均從該頂部保護層中外露。
  2. 如申請專利範圍第1項所述的方法，其中，所述虛設晶圓的材質為玻璃或樹脂。
  3. 如申請專利範圍第1項所述的方法，其中，所述通孔預製備區為三角形、圓形、橢圓形、正方形、長方形或任意多邊形。
  4. 如申請專利範圍第1項所述的方法，其中，所述通孔預製備區的面積大於晶片正面的面積。
  5. 如申請專利範圍第1項所述的方法，其中，定義多個所述通孔預製備區的步驟中，在所述虛設晶圓上覆蓋一掩膜層，將晶片焊墊的佈局圖案轉移到掩膜層的位於每個所述晶片安裝區之上的區域，形成該區域中的開口圖形，並以晶片安裝區的暴露在開口圖形中的區域作為通孔預製備區；然後再利用所述掩膜層在所述通孔預製備區進行刻蝕以形成通孔。
  6. 如申請專利範圍第1項所述的方法，其中，定義多個所述通孔預製備區的步驟中，利用一成像系統採集晶片焊墊的佈局圖案並將其投影到晶片安裝區，然後將該佈局圖案的投影區域作為通孔預製備區來形成通孔。
  7. 如申請專利範圍第5項所述的方法，其中，所述刻蝕為乾法刻蝕或濕法刻蝕。
  8. 如申請專利範圍第6項所述的方法，其中，在通孔預製備區鑽孔是通過鐳射鑽孔法或超聲波鑽孔法來實現的。
  9. 如申請專利範圍第1項所述的方法，其中，形成所述金屬互連結構的步驟包括：在所述通孔底部及側壁沉積一層金屬層之後再所述通孔內填充導電材料，所述金屬互連結構包括金屬層及導電材料。
  10. 如申請專利範圍第9項所述的方法，其中，所述導電粘合材料包括塗覆在導電材料頂面上及塗覆在金屬層的圍繞在導電材料頂面周圍的環形狀頂面上的第一粘合層，和塗覆在所述焊墊上的第二粘合層；在將任一焊墊和與其唯一對應的金屬互連結構進行鍵合的步驟中，所述第一粘合層和第二粘合層直接接觸並焊接在一起從而將晶片倒裝安裝到晶片安裝區。
  11. 如申請專利範圍第10項所述的方法，其中，先將所述第二粘合層塗覆在晶片的所述焊墊上，再將所述晶片從所述晶圓上切割分離下來。
  12. 如申請專利範圍第1項所述的方法，其中，在虛設晶圓的正面形成多條彼此呈等距離平行排列的橫向基準線，及多條彼此呈等距離平行排列的縱向基準線，以橫向及縱向的基準線界定出所述晶片安裝區。
  13. 如申請專利範圍第12項所述的方法，其中，所述虛設晶圓為透明材質，在對虛設晶圓及塑封層實施切割的步驟中，從虛設晶圓的減薄背面沿著所述橫向基準線及縱向基準線實施切割。
  14. 如申請專利範圍第12項所述的方法，其中，形成一圓形的所述塑封層，且塑封層的半徑小於虛設晶圓的半徑以便在虛設晶圓的正面形成一未被塑封層覆蓋住的環形帶區域；並且任意一條基準線的兩端均從塑封層下方延伸至該環形帶區域內；在對虛設晶圓及塑封層實施切割的步驟中，從虛設晶圓的正面沿著每條基準線兩端所構成的直線對塑封層、虛設晶圓實施切割。
  15. 如申請專利範圍第12項所述的方法，其中，對虛設晶圓及塑封層實施切割的步驟中，以每個晶片安裝區內的一個 或數個從虛設晶圓的減薄背面外露的金屬互連結構作為參照目標，在減薄背面確定與所述橫向基準線及縱向基準線在垂直於虛設晶圓所在平面的方向上分別重合的橫向切割線及縱向切割線的位置，從而沿著減薄背面上所有被確定的橫向切割線及縱向切割線來對虛設晶圓及塑封層實施切割。
  16. 一種帶有晶片尺寸襯底的扇出型半導體裝置，其特徵在於，包括：一正面設置有一個或多個焊墊的晶片及設置在焊墊上的導電粘合材料；一覆蓋在晶片正面並圍繞在導電粘合材料側壁周圍的層間塑封層；一覆蓋在層間塑封層上的頂部保護層及形成在頂部保護層中並貫穿頂部保護層厚度的多個通孔；設置在通孔內的金屬互連結構，所述金屬互連結構均從該頂部保護層中外露，並且任意一個金屬互連結構均通過所述的導電粘合材料而電性連接到一個所述的焊墊上；以及覆蓋在晶片背面的底部塑封層和覆蓋在晶片側面的側部塑封層，其中所述導電粘合材料包括粘附在所述金屬互連結構上的第一粘合層，以及包括粘附在所述焊墊上的第二粘合 層，並且所述第一粘合層和所述第二粘合層焊接在一起構成所述的導電粘合材料。
  17. 如申請專利範圍第16項所述的一種帶有晶片尺寸襯底的扇出型半導體裝置，其中，所述頂部保護層的材質為玻璃或樹脂。
  18. 如申請專利範圍第16項所述的一種帶有晶片尺寸襯底的扇出型半導體裝置，其中，所述金屬互連結構包括覆蓋在所述通孔側壁上的一層金屬層及填充在通孔內的導電材料；其中，橫截面呈環形狀的金屬層圍繞在呈柱狀的導電材料的側壁的周圍。
  19. 如申請專利範圍第18項所述的一種帶有晶片尺寸襯底的扇出型半導體裝置，其中，所述金屬層為形成在通孔側壁上的金屬鎢或Ni/Au合金。
  20. 如申請專利範圍第18項所述的一種帶有晶片尺寸襯底的扇出型半導體裝置，其中，所述導電材料為金屬銅或焊錫膏。
  21. 如申請專利範圍第16項所述的一種帶有晶片尺寸襯底的扇出型半導體裝置，其中，所述第一粘合層為焊錫膏。
  22. 如申請專利範圍第16項所述的一種帶有晶片尺寸襯底的扇出型半導體裝置，其中，所述第二粘合層為Ni/Au合金或Ni/Pd/Au合金。
TW101125852A 2012-07-18 2012-07-18 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法 TWI497671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101125852A TWI497671B (zh) 2012-07-18 2012-07-18 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101125852A TWI497671B (zh) 2012-07-18 2012-07-18 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法

Publications (2)

Publication Number Publication Date
TW201405748A TW201405748A (zh) 2014-02-01
TWI497671B true TWI497671B (zh) 2015-08-21

Family

ID=50550118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125852A TWI497671B (zh) 2012-07-18 2012-07-18 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法

Country Status (1)

Country Link
TW (1) TWI497671B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557813B (zh) * 2015-07-02 2016-11-11 萬國半導體（開曼）股份有限公司 超薄芯片的雙面暴露封裝結構及其製造方法
US9437528B1 (en) 2015-09-22 2016-09-06 Alpha And Omega Semiconductor (Cayman) Ltd. Dual-side exposed semiconductor package with ultra-thin die and manufacturing method thereof
CN115332185A (zh) * 2022-07-01 2022-11-11 西安电子科技大学 一种功率半导体晶圆及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
US20090166846A1 (en) * 2007-12-28 2009-07-02 Micron Technology, Inc. Pass-through 3d interconnect for microelectronic dies and associated systems and methods
CN101853819A (zh) * 2009-03-30 2010-10-06 日月光半导体制造股份有限公司 芯片结构、晶圆结构以及芯片制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050181540A1 (en) * 2002-03-06 2005-08-18 Farnworth Warren M. Semiconductor component and system having thinned, encapsulated dice
US20090166846A1 (en) * 2007-12-28 2009-07-02 Micron Technology, Inc. Pass-through 3d interconnect for microelectronic dies and associated systems and methods
CN101853819A (zh) * 2009-03-30 2010-10-06 日月光半导体制造股份有限公司 芯片结构、晶圆结构以及芯片制作工艺

Also Published As

Publication number Publication date
TW201405748A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
KR101890535B1 (ko) 반도체 장치 및 제조 방법
TWI475652B (zh) 晶片尺寸堆疊晶粒封裝
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
JP5714026B2 (ja) 半田拡散保護を伴う半導体チップデバイス
US10163807B2 (en) Alignment pattern for package singulation
TWI466250B (zh) 具有增大焊接接觸面的晶圓級封裝結構及製備方法
KR101918608B1 (ko) 반도체 패키지
TWI559473B (zh) 半導體邊界保護密封劑
TW201926488A (zh) 封裝體及其形成方法
TWI551199B (zh) 具電性連接結構之基板及其製法
KR101473093B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI493634B (zh) 晶片封裝體及其形成方法
KR20100065151A (ko) 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
JP2004342690A (ja) 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
CN103137632A (zh) 用于cmos图像传感器的内插板封装及其制造方法
US8178977B2 (en) Semiconductor device and method of manufacturing the same
TWI567894B (zh) 晶片封裝
KR20220154602A (ko) 방열 블록을 포함한 InFO 패키지
TWI497671B (zh) 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法
TW201935673A (zh) 影像感測器封裝體及其製造方法
JP7044653B2 (ja) 半導体装置および半導体装置の製造方法
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
CN103579081B (zh) 带有芯片尺寸衬底的扇出型半导体器件及制备方法
KR102303958B1 (ko) 패키징 공정에서의 에어 채널 형성
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法