CN103579081B - 带有芯片尺寸衬底的扇出型半导体器件及制备方法 - Google Patents

带有芯片尺寸衬底的扇出型半导体器件及制备方法 Download PDF

Info

Publication number
CN103579081B
CN103579081B CN201210248251.2A CN201210248251A CN103579081B CN 103579081 B CN103579081 B CN 103579081B CN 201210248251 A CN201210248251 A CN 201210248251A CN 103579081 B CN103579081 B CN 103579081B
Authority
CN
China
Prior art keywords
chip
plastic packaging
layer
hole
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210248251.2A
Other languages
English (en)
Other versions
CN103579081A (zh
Inventor
龚玉平
黄平
石磊
薛彦迅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Original Assignee
NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONS SEMICONDUCTOR (CAYMAN) Ltd filed Critical NATIONS SEMICONDUCTOR (CAYMAN) Ltd
Priority to CN201210248251.2A priority Critical patent/CN103579081B/zh
Publication of CN103579081A publication Critical patent/CN103579081A/zh
Application granted granted Critical
Publication of CN103579081B publication Critical patent/CN103579081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

本发明一般涉及一种半导体器件及其制备方法，更确切的说，本发明旨在提供一种在晶圆级芯片的封装步骤中弱化芯片崩裂的风险及获得较小封装尺寸的芯片的封装方法。提供以支持晶圆并在其多个芯片安装区内形成金属互连结构，从而将芯片倒装安装到芯片安装区，其中芯片的多个焊垫与多个金属互连结构一一对准焊接，之后将芯片塑封起来并从减薄的支撑晶圆上切割下来。

Description

带有芯片尺寸衬底的扇出型半导体器件及制备方法
技术领域
本发明一般涉及一种半导体器件及其制备方法，更确切的说，本发明旨在提供一种在晶圆级芯片的封装步骤中弱化芯片崩裂的风险及获得较小封装尺寸的芯片的封装方法。
背景技术
在晶圆级芯片尺寸封装技术中，最终获得的封装体的尺寸几乎等同于原晶粒的大小。但随着芯片愈来愈薄和小巧化的趋势，芯片在封装流程中极易崩裂这个问题又凸显出来。此外，在不过于增大最终封装体尺寸的前提下，如何将芯片进行全密封式的封装以抵御外界不利环境对芯片的侵蚀，并提高芯片的物理保护也是当前所要解决的问题之一。
参见图1A，美国专利申请US2001/0022396A1公开了一种半导体器件，芯片120被密封在塑封层190内，芯片120的背部接触作为散热途径的散热片126'，芯片120的正面接触作为另一散热途径的散热片164，并且芯片120正面的电极通过引脚64电性连接到设置在绝缘层152上的外部端子158上。该方案所涉及的半导体器件很好的解决了芯片的全密封和散热问题，但包含芯片120的封装体的尺寸并未获得实质性减小。
参见图1B所示，美国专利申请US7170167B2公开了一种较小尺寸并附带有支持衬底的半导体器件，芯片831的正面通过粘合层816粘接在一衬底810的一面上以加强芯片的机械强度，设置在芯片831正面的焊盘836通过通孔中的填充金属842电性连接到设置在衬底810另一面的重分布层818上的焊球820上。虽然衬底810极大的保障了芯片831在正常的封装流程中不易崩裂，但其裸露的芯片831却极易受到潮气或尘埃的直接侵害，这无疑将会牺牲芯片的可靠性，并且当芯片831一旦受到其他物体不可预料地碰撞之时，芯片也容易在外力的作用下发生碎裂。
参见图1C所示，美国专利申请US6462274B1公开了一种带有盖子80的半导体器件1f，组合有覆盖层15、聚酰亚胺层14的可弯曲基板10利用一粘合层20粘接到刚性部分30上，而该刚性部分30固定在一盖子80上，从而实现将芯片40密封在由基板10、刚性部分30和盖子80所围成的空腔之中。芯片40正面的焊盘暴露于形成在基板10、粘合层20中的开口17a之中，并通过引线50键合至焊接承接部12上，而焊接承接部12又通过导电路径11电性连接到用于焊接焊球70的金属基底层13上，其开口17a中进一步填充有封装材料60从而将引线50和芯片40暴露的部分予以密封。该申请案所揭示的方案很好的解决了散热问题和芯片的密封问题，但额外引入的盖子80却极大的增加了整个封装体的最终体积。
正是基于以上问题而提出了本申请的下述各种优选实施方式。
发明内容
本发明提供一种带有芯片尺寸衬底的扇出型半导体器件的制备方法，提供一包含有多个芯片的晶圆，且任一芯片的正面均形成有一个或多个焊垫，包括以下步骤：
在一虚设晶圆的正面界定呈网格状的多个方形芯片安装区并在每个芯片安装区定义多个通孔预制备区，其中芯片安装区内的通孔预制备区具有与芯片正面的焊垫相重合的布置方式；
在通孔预制备区进行钻孔以形成位于虚设晶圆中的通孔；
在通孔内形成金属互连结构；
将芯片从晶圆上切割分离，并利用导电粘合材料，将一个芯片的任一焊垫和一个芯片安装区的与该焊垫唯一对应的金属互连结构进行对准键合，以便将该一个芯片相应地倒装安装在该一个芯片安装区；
利用塑封料形成一覆盖在虚设晶圆正面的塑封层以将安装在虚设晶圆正面的多个芯片包覆在内，塑封料还填充在相邻芯片之间的间隙中和填充在芯片的正面和虚设晶圆的正面之间的间隙中；
在虚设晶圆的背面进行研磨以将其减薄直至将金属互连结构从虚设晶圆的减薄背面予以外露；
对虚设晶圆及塑封层实施切割，其中，塑封层经切割后分别形成覆盖在芯片背面的底部塑封层、覆盖在芯片侧面的侧部塑封层、覆盖在芯片正面并围绕在导电粘合材料侧壁周围的层间塑封层，虚设晶圆经切割后形成覆盖在层间塑封层上的顶部保护层且金属互连结构均从该顶部保护层中外露。
上述的方法，所述虚设晶圆的材质为玻璃或树脂。
上述的方法，所述通孔预制备区为三角形、圆形、椭圆形、正方形、长方形或任意多边形。
上述的方法，所述通孔预制备区的面积大于芯片正面的面积。
上述的方法，定义多个所述通孔预制备区的步骤中，在所述虚设晶圆上覆盖一掩膜层，将芯片焊垫的布局图案转移到掩膜层位于每个所述芯片安装区之上的区域，形成该区域中的开口图形，以芯片安装区内暴露在开口图形中的区域作为通孔预制备区；然后再利用所述掩膜层在所述通孔预制备区进行刻蚀以形成通孔。所述刻蚀为干法刻蚀或湿法刻蚀。
上述的方法，定义多个所述通孔预制备区的步骤中，利用一成像系统采集芯片焊垫的布局图案并将其投影到芯片安装区，然后将该布局图案的投影区域作为通孔预制备区来形成通孔。在通孔预制备区钻孔是通过激光钻孔法或超声波钻孔法来实现的。
上述的方法，形成所述金属互连结构的步骤包括：在所述通孔底部及侧壁沉积一层金属层之后再所述通孔内填充导电材料，所述金属互连结构包含该金属层及导电材料。
上述的方法，所述导电粘合材料包括涂覆在导电材料顶面上及涂覆在金属层的围绕在导电材料顶面周围的环形状顶面上的第一粘合层，和涂覆在所述焊垫上的第二粘合层；在将任一焊垫和与其唯一对应的金属互连结构进行键合的步骤中，所述第一粘合层和第二粘合层直接接触并焊接在一起从而将芯片倒装安装到芯片安装区。
上述的方法，先将所述第二粘合层涂覆在芯片的所述焊垫上，然后再将所述芯片从所述晶圆上切割分离下来。
上述的方法，在虚设晶圆的正面形成多条彼此呈等距离平行排列的横向基准线，及多条彼此呈等距离平行排列的纵向基准线，以横向及纵向的基准线界定出所述芯片安装区。
上述的方法，所述虚设晶圆为透明材质，在对虚设晶圆及塑封层实施切割的步骤中，从虚设晶圆的减薄背面沿着所述基准线实施切割。
上述的方法，形成一圆形的所述塑封层，且塑封层的半径小于虚设晶圆的半径以便在虚设晶圆的正面形成一未被塑封层覆盖住的环形带区域；并且任意一条基准线的两端均从塑封层下方延伸至该环形带区域内；在对虚设晶圆及塑封层实施切割的步骤中，从虚设晶圆的正面沿着每条基准线两端所构成的直线对塑封层、虚设晶圆实施切割。
上述的方法，对虚设晶圆及塑封层实施切割的步骤中，以每个芯片安装区内的一个或数个从虚设晶圆的减薄背面外露的金属互连结构作为参照目标，在减薄背面确定与所述横向基准线及纵向基准线在垂直于虚设晶圆所在平面的方向上分别重合的横向切割线及纵向切割线的位置，从而沿着减薄背面上所有被确定的横向切割线及纵向切割线来对虚设晶圆及塑封层实施切割。
上述的方法，在每个芯片安装区内，沿横向上的第一方向测定任意一个金属互连结构到该芯片安装区的第一纵向边缘的第一横向距离X1，并在横向上沿与第一方向相反的方向上测定任意一个金属互连结构到该芯片安装区的与第一纵向边缘相对的另一第二纵向边缘的第二横向距离X2；以及沿纵向上的第二方向测定任意一个金属互连结构到该芯片安装区的第一横向边缘的第一纵向距离Y1，并沿纵向上的与第二方向相反的方向上测定任意一个金属互连结构到该芯片安装区的与第一横向边缘相对的另一第二横向边缘的第二纵向距离Y2。
以选定的一金属互连结构及与其对应的第一横向距离X1在减薄背面沿第一方向测定与第一纵向边缘重合的第一纵向切割线的位置；以选定的一金属互连结构及与其对应的第二横向距离X2在减薄背面沿与第一方向相反的方向上测定与第二纵向边缘重合的第二纵向切割线的位置；以选定的一金属互连结构及与其对应的第一纵向距离Y1在减薄背面沿第二方向测定与第一横向边缘重合的第一横向切割线的位置；以选定的一金属互连结构及与其对应的第二纵向距离Y2在减薄背面沿与第二方向相反的方向上测定与第二横向边缘重合的第二横向切割线的位置，从而实现在减薄背面确定与多条横向基准线一一对应重合的多条横向切割线的位置，及在减薄背面确定与多条纵向基准线一一对应重合的多条纵向切割线的位置。
本发明还提供一种带有芯片尺寸衬底的扇出型半导体器件，包括：
一正面设置有多个焊垫的芯片及设置在焊垫上的导电粘合材料；
一覆盖在芯片正面并围绕在导电粘合材料侧壁周围的层间塑封层；
一覆盖在层间塑封层上的顶部保护层及形成在顶部保护层中并贯穿顶部保护层厚度的多个通孔；
设置在通孔内的金属互连结构，所述金属互连结构均从该顶部保护层中外露，并且任意一个金属互连结构均通过所述的导电粘合材料而电性连接到一个所述的焊垫上；以及
覆盖在芯片背面的底部塑封层和覆盖在芯片侧面的侧部塑封层。
上述的一种带有芯片尺寸衬底的扇出型半导体器件，所述顶部保护层的材质为玻璃或树脂。
上述的一种带有芯片尺寸衬底的扇出型半导体器件，所述金属互连结构包括覆盖在所述通孔侧壁上的一层金属层及填充在通孔内的导电材料；其中横截面呈环形状的金属层围绕在呈柱状的导电材料的侧壁的周围。
上述的一种带有芯片尺寸衬底的扇出型半导体器件，所述导电粘合材料包括涂覆在导电材料和金属层上的第一粘合层，以及包括涂覆在焊垫上的第二粘合层，并且第一粘合层和第二粘合层焊接在一起构成所述的导电粘合材料。
上述的一种带有芯片尺寸衬底的扇出型半导体器件，所述金属层为溅射在通孔侧壁上的金属钨或Ni/Au合金，所述导电材料为金属铜或焊锡膏，所述第一粘合层为焊锡膏，所述第二粘合层为Ni/Au合金或Ni/Pd/Au合金。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1A至图1C是背景技术中美国专利申请US2001/0022396A1、US7170167B2、US6462274B1分别所涉及到的半导体器件。
图2A是在虚设晶圆的正面形成呈网格状的多个芯片安装区的示意图。
图2B是在通孔预制备区形成通孔的示意图。
图2C至2E是在通孔内形成金属互连结构的流程示意图。
图3是包含有多个芯片的晶圆的正面的俯视示意图。
图4A是将多个芯片一一倒装安装到相应的多个芯片安装区的示意图。
图4B至图4C是在虚设晶圆正面形成一塑封层并研磨减薄虚设晶圆的示意图。
图4D至图4E是对虚设晶圆、塑封层实施切割以获得封装体的示意图。
图5A是切割虚设晶圆、塑封层的第一种实施方式。
图5B至5C是切割虚设晶圆、塑封层的第二种实施方式。
图5D至5E-3是执行切割虚设晶圆、塑封层的第三种实施方式。
图6A至6H是以MOSFET为例展示制备封装体的流程示意图。
具体实施方式
参见图2A，虚设晶圆（Dummywafer）100亦可称之为支撑晶圆或支撑衬底，为玻璃或树脂类材质，其除了在直观上形似于通常所言的含有集成电路的正常晶圆之外并无独特之处。先行将虚设晶圆100的正面划分成多个芯片安装区103，基于充分利用其正面的有效面积的考虑，可按类似于在正常晶圆上形成划片道来界定芯片单元的方式来定义芯片安装区103。可在虚设晶圆100的正面形成多条彼此呈等距离平行排列的横向基准线102，及多条彼此呈等距离平行排列的纵向基准线101，以这些基准线来界定出芯片安装区103。基准线101、102可以是印刷线条，也可以是刻蚀出的条状凹槽。因虚设晶圆100呈圆形状，其正面除了被基准线101、102划分成多个正方形或长方形的芯片安装区103之外，还形成有靠近虚设晶圆100的边缘处的残缺区103'，残缺区103'要么为扇形、要么为带有一条弧形边的四边形或五边形，皆不可以作为芯片安装区。
在每个芯片安装区103内均定义了一个或多个通孔预制备区1030（图示的数量及形状不构成限制）。通孔预制备区1030在芯片安装区103的布置方式需遵从一定的原则：假定图4A所示的芯片203的正面面向芯片安装区103，从垂直于虚设晶圆100所在的平面的方向观察，芯片安装区103内的通孔预制备区1030的布置与芯片203正面的焊垫2030的位置相重合，换言之，任意一个设置在芯片203正面的焊垫2030必定能在芯片安装区103内找到一个与其具有唯一对应关系的通孔预制备区1030。该特征将在本申请后续内容中详细阐述。
图2B是虚设晶圆100的竖截面图，在通孔预制备区1030处进行钻孔形成位于虚设晶圆100内的深度小于晶圆100厚度的多个通孔1031，通孔1031的横截面形状随通孔预制备区1030的形状而变，如三角形、圆形、椭圆形、正（长）方形、任意多边形等。在通孔1031的侧壁和底部溅射或电镀一层诸如钨或Ni/Au合金等材质的金属层1032（图2C），随后在通孔1031内填充诸如铜或焊锡膏等材质的导电材料1033（图2D），金属层1032和导电材料1033构成位于通孔1031内的金属互连结构。对位于虚设晶圆100正面上的多余金属层1032及导电材料1033进行回蚀或化学机械研磨已为本领域的技术人员所熟知，所以图中对该些步骤有所省略。再如图2E，在导电材料1033的顶面上涂覆一层诸如焊锡膏等的第一粘合层1034，第一粘合层1034同时还涂覆在金属层1032的围绕在导电材料1033顶面周围的环形状顶面上。
参见图3，在晶圆200的正面形成有界定芯片203的边界的多条横向划片道201及纵向划片道202，芯片203在起始阶段均共同铸造连接在该晶圆200之中，而且任一芯片203的正面均设置有作为电源、GND或信号I/O端子的一个或多个金属焊垫2030（图中焊垫数量及形状仅作为参考不构成限制）。先在所有的焊垫2030上涂覆一层诸如Ni/Au合金或Ni/Pd/Au合金的第二粘合层2034，再将芯片203从晶圆200上切割分离下来，然后将芯片203倒装安装到图2A所示的芯片安装区103。
在倒装贴片的步骤中，芯片203面向芯片安装区103，每个焊垫2030和与其对应的金属互连结构1030'具有唯一的对准关系，从而每个焊垫2030可以和与该焊垫2030唯一对应的金属互连结构1030'进行对准键合。在图4A中，键合是通过位于金属互连结构1030'与焊盘2030之间的导电粘合材料实现的，第一粘合层1034和第二粘合层2034充当导电粘合材料的角色，这两者直接接触并焊接在一起。如图4B，待每个芯片安装区103均安装了一个芯片203之后，便利用环氧树脂之类的塑封料形成一覆盖在虚设晶圆100正面的塑封层300，将所有芯片203密封在内。要求芯片203正面的面积小于芯片安装区103的面积，正是期望相邻芯片203之间留有间隙以便塑封料能经由这些缝隙填充在芯片203正面和芯片安装区103之间的间隙中，和填充在相邻芯片203之间的间隙中以将这些芯片完全密封。
由于塑封层300的物理支撑作用，极大的提高了虚设晶圆100的机械强度，所以虚设晶圆100可以减薄得足够薄。如图4C所示，从虚设晶圆100的背面实施研磨直至将金属互连结构1030'从其减薄背面予以外露。此步骤中因导电材料1033一并受到研磨作用，为避免焊锡膏类的导电材料1033粘附在研磨轮上，导电材料1033的优选材料可为铜。之后便利用切割刀400对减薄后的虚设晶圆100及塑封层300实施切割以获得含有芯片203的封装体500（图4D）。图4E是封装体500放大的示意结构，塑封层300经切割后形成覆盖在芯片203背面的底部塑封层301，及形成覆盖在芯片203四个侧面的侧部塑封层302，和形成覆盖在芯片203正面并围绕在由第一粘合层1034、第二粘合层2034构成的导电粘合材料的侧壁周围的层间塑封层303，而减薄后的虚设晶圆100经切割后则形成覆盖在层间塑封层303上的顶部保护层105，金属互连结构1030'位于顶部保护层105中的通孔1031内并从该保护层中外露。
因虚设晶圆100本身并不包含作为切割参照线的划片道，如何对塑封层300及虚设晶圆300实施切割需要一些周全的考虑。图5A展示了一种实施方式，如果虚设晶圆自身是透明物质，则可以从减薄背面直接透视虚设晶圆100观察到纵向基准线101、横向基准线102，图中所示的粘贴膜1080粘贴到塑封层300上，只要在减薄背面沿着基准线101、102实施切割即可。
在图5B-5C所示的另一种实施方式中，为避免安装在靠近虚设晶圆100边缘附近的芯片安装区103上的芯片203的浪费，图5C中塑封层300的被制备成半径尽可能大的圆形，前提条件是塑封层300的半径要略小于虚设晶圆100的半径，以便在虚设晶圆100的正面靠近其边缘处形成一未被塑封层300覆盖住的环形带区域110，即可使得任意一条基准线101、102的两端均从塑封层300下方延伸至该环形带区域110内。故可以在虚设晶圆100的正面，沿每条基准线101、102延伸到环形带区域110内的两端所构成的直线来对塑封层300及虚设晶圆300实施切割，这种方法适用于透明或不透明材质的虚设晶圆。
在图5D所示的一种实施方式中，考虑到金属互连结构1030'从减薄背面外露出来，所以可以在减薄背面以每个确定的芯片安装区103内的一个或数个金属互连结构作为参照目标，来在减薄背面确定所有横向及纵向切割线的位置。图5D是减薄背面的俯视图，对两个不同的芯片安装区103来说，它们中任意一个安装区内的金属互连结构1030'的布置方式和另一个安装区内的金属互连结构1030'的布置方式是完全相同的，所以在减薄背面佷容易识别出每个芯片安装区103内的所有金属互连结构1030'。现以图5D中虚线所框定的一个被确定的芯片安装区103（从减薄背面观察）内的金属互连结构1030'为例，来说明如何在减薄背面确定与虚设晶圆正面的横向基准线、纵向基准线在垂直于虚设晶圆所在平面的方向上重合的横向切割线、纵向切割线的位置。
图5E-1是将图5D中虚线方框的部分进行放大，图5E-2是其立体透视图，在该芯片安装区103内所有被确定的金属互连结构中选定一个金属互连结构1030'，并先行在虚设晶圆正面的一侧即芯片安装区103内测量该金属互连结构1030'到芯片安装区103的四周的边缘的距离，其中，界定该芯片安装区103边缘的两条横向基准线构成该其一组互为对边的横向边缘，界定该芯片安装区103边界的两条纵向基准线构成其另一组互为对边的纵向边缘。
如图5E-2，在芯片安装区103内，借助各种测量仪器，在横向上沿第一方向（X轴之正轴）测量该金属互连结构1030'到芯片安装区103的第一纵向边缘101a的距离X1，测量时机可以在图2A-2E的任何一个步骤中实施。同样，在横向上沿与第一方向相反的方向（X轴之负轴）测量该金属互连结构1030'到芯片安装区103的与第一纵向边缘101a相对的第二纵向边缘101b的距离X2。此外，在纵向上沿第二方向（Y轴之正轴）测量该金属互连结构1030'到芯片安装区103的第一横向边缘102a的距离Y1；在纵向上沿与第二方向相反的方向（Y轴之负轴）测量该金属互连结构1030'到芯片安装区103的与第一横向边缘102a相对的第二横向边缘102b的距离Y2。
获得第一、第二横向距离X1、X2以及第一、第二纵向距离Y1、Y2之后，仍以该金属互连结构1030'作为参照目标，在减薄底面上，在横向上沿第一方向测定一个到该金属互连结构1030'距离为X1的位置作为一条第一纵向切割线101'-1的位置；在横向上沿与第一方向相反的方向上测定一个到该金属互连结构1030'距离为X2的位置作为一条第二纵向切割线101'-2的位置；在纵向上沿第二方向测定一个到该金属互连结构1030'距离为Y1的位置作为一条第一横向切割线102'-1的位置；在纵向上沿与第二方向相反的方向上测定一个到该金属互连结构1030'距离为Y2的位置作为一条第二横向切割线102'-2的位置。显然，在垂直于虚设晶圆100所在平面的方向上观察，切割线101'-1与第一纵向边缘101a对准重合，切割线101'-2与第二纵向边缘101b对准重合，切割线102'-1与第一横向边缘102a对准重合，切割线102'-2与第二横向边缘102b对准重合。
以该种方法，在减薄背面确定与每个芯片安装区103的第一、第二纵向边缘重合的第一、第二纵向切割线的位置，以及确定与每个芯片安装区103的第一、第二横向边缘重合的第一、第二横向切割线的位置之后，便可在减薄背面确定与多条横向基准线一一对应重合的多条横向切割线的位置，及确定与多条纵向基准线一一对应重合的多条纵向切割线的位置。实质上，对任意一横排的所有芯片安装区103而言，只要在减薄背面确定与其中某一个芯片安装区103的一对横向边缘重合的两条横向切割线的位置，该被确定的两条横向切割线自然与这一横排中其它任意一个芯片安装区103的一组横向边缘相重合。同样，对任意一纵排所有的芯片安装区103而言，只要在减薄背面确定与其中某一个芯片安装区103的一组纵向边缘重合的两条纵向切割线的位置，该被确定的两条纵向切割线自然与这一纵排中其它任意一个芯片安装区103的一组纵向边缘相重合，这对减小工作量有极大的帮助。
图5E-3是另一种实施方式，不同于仅以一个金属互连结构1030'作为参考目标，该方案是以多个金属互连结构同时作为参考目标，所以在图中刻意体现出了数个金属互连结构1030'a~1030'd。芯片安装区103及其各边缘标记依然可参考图5E-2的立体图，选取任意一个金属互连结构1030'c并在横向上沿第一方向测量其到第一纵向边缘101a的距离X'1；选取任意一个金属互连结构1030'a并在横向沿与第一方向相反的方向上测量其到第二纵向边缘101b的距离X'2；以及选取任意一个金属互连结构1030'd并在纵向上沿第二方向测量其到第一横向边缘102a的距离Y'1；选取任意一个金属互连结构1030'b并在纵向上沿与第二方向相反的方向上测量其到第二横向边缘102b的距离Y'2。以选定的金属互连结构1030'c、1030'a及与其各自对应的第一横向距离X'1、第二横向距离X'2，很容易在减薄背面沿第一方向测定一个到金属互连结构1030'c距离为X'1的位置作为第一纵向切割线101'-1的位置，及沿与第一方向相反的方向测定一个到金属互连结构1030'a距离为X'2的位置作为第二纵向切割线101'-2的位置。同样，以选定的金属互连结构1030'd、1030'b及与其各自对应的第一纵向距离Y'1、第二纵向距离Y'2，很容易在减薄背面沿第二方向测定一个到金属互连结构1030'd距离为Y'1的位置作为第一横向切割线102'-1的位置，沿与第二方向相反的方向测定一个到金属互连结构1030'b距离为Y'2的位置作为第二横向切割线102'-2的位置。
参见图6A至6H以MOSFET芯片203及设置在其正面的第一焊垫2030a、第二焊垫2030b和第三焊垫2030c（形状及尺寸仅作示范不构成限制）为例，来进一步说明前述的制备流程，焊垫2030a、2030b、2030c分别构成MOSFET的栅极、源极和漏极接触端。实现芯片安装区内的多个通孔预制备区与芯片正面的多个焊垫的一一对应重合的方式有多种，在图6B-1所示的实施方式中，先在虚设晶圆100的正面覆盖一掩膜层1100，图中仅截取了一个芯片安装区单元及掩膜层1100覆盖在其上的区域作为示范。可将芯片203的焊垫的布局图案制作在一光刻掩膜板之上，然后利用光刻工艺将其精确转移到硬掩模层1100上，譬如在掩膜层1100的位于每个芯片安装区103之上的区域中形成带有焊垫布局图案的开口图形1100a、1100b、1100c，即为图案化的步骤。此时芯片安装区103内暴露在开口图形1100a、1100b、1100c中的区域1030a、1030b、1030c可作为通孔预制备区，然后利用该掩模层1100作为硬掩膜在通孔预制备区1030a、1030b、1030c处进行刻蚀以形成通孔，干法或湿法刻蚀均适用，之后便可剥离掉掩模层1100。则通孔预制备区1030a、1030b、1030c具有与焊垫2030a、2030b、2030c相重合的布置方式，可以这么理解，任一一个通孔预制备区唯一地与一个对应的焊垫的位置重合。
图6B-2是另一种方式，以辅助的成像系统（未示出）或利用钻孔设备自带的成像系统来扫描并采集焊垫2030a、2030b、2030c的布局图案，将带有焊垫布局图案的图像直接投影到芯片安装区103上以分别构成通孔预制备区1030a、1030b、1030c，之后利用激光钻孔或超声波钻孔（Ultrasonicdrill）等方式来形成通孔。
图6C是在通孔预制备区1030a、1030b、1030c处分别形成的通孔1031a、1031b、1031c。图6D是在通孔1031a、1031b、1031c各自的侧壁及底部分别形成一层金属层1032a、1032b、1032c后，再分别在这些通孔内填充导电材料1033a、1033b、1033c，金属互连结构1030"a由导电材料1033a和金属层1032a构成，金属互连结构1030"b由导电材料1033b和金属层1032b构成、金属互连结构1030"c由导电材料1033c和金属层1032c构成。图6E是将第一粘合层1034a涂覆在导电材料1033a的顶面上，同时还涂覆在金属层1032a围绕在导电材料1033a的顶面周围的环形状顶面上，第一粘合层1034b、1034c则分别涂覆在金属互连结构1030"b、1030"c上。图6F是将芯片203从晶圆200上切割下来之前，先在第一焊垫2030a、第二焊垫2030b和第三焊垫2030c上分别涂覆一层第二粘合层2034a、2034b、2034c。
因通孔预制备区具有与焊垫相重合的布置方式，所以多个焊垫自然就和多个金属互连结构具有一一对应的关系，从而可以将芯片的任一焊垫和芯片安装区的与该焊垫唯一对应的金属互连结构进行对准键合。在图6G的透视图中，将芯片203翻转后倒装安装到芯片安装区103上，期间第一粘合层1034a和第二粘合层2034a直接接触并焊接在一起以将第一焊垫2030a和与其唯一对应的金属互连结构1030"a进行对准键合。同样，第一、第二粘合层1034b、2034b直接接触并焊接在一起以将第二焊垫2030b和与其唯一对应的金属互连结构1030"b进行对准键合，第一、第二粘合层1034c、2034c直接接触并焊接在一起以将第三焊垫2030c和与其唯一对应的金属互连结构1030"c进行对准键合。图6H为最终所获得的塑封体500。
以上，通过说明和附图，给出了具体实施方式的特定结构的典型实施例，上述发明提出了现有的较佳实施例，但这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (23)

1.一种带有芯片尺寸衬底的扇出型半导体器件的制备方法，提供一包含有多个芯片的晶圆，且任一芯片的正面均形成有一个或多个焊垫，其特征在于，包括以下步骤：
在一虚设晶圆的正面界定呈网格状的多个方形芯片安装区并在每个芯片安装区定义多个通孔预制备区，其中芯片安装区内的通孔预制备区具有与芯片正面的焊垫相重合的布置方式；
在通孔预制备区进行钻孔以形成位于虚设晶圆中的通孔；
在通孔内形成金属互连结构；
将芯片从晶圆上切割分离，并利用导电粘合材料，将一个芯片的任一焊垫和一个芯片安装区的与该焊垫唯一对应的金属互连结构进行对准键合，以便将该一个芯片相应地倒装安装在该一个芯片安装区；
利用塑封料形成一覆盖在虚设晶圆正面的塑封层以将安装在虚设晶圆正面的多个芯片包覆在内，其中塑封料还填充在相邻芯片之间的间隙中和填充在芯片的正面和虚设晶圆的正面之间的间隙中；
在虚设晶圆的背面进行研磨以将其减薄直至将金属互连结构从虚设晶圆的减薄背面予以外露；
对虚设晶圆及塑封层实施切割，其中，塑封层经切割后形成覆盖在芯片背面的底部塑封层、覆盖在芯片侧面的侧部塑封层、覆盖在芯片正面并围绕在导电粘合材料侧壁周围的层间塑封层，虚设晶圆经切割后形成覆盖在层间塑封层上的顶部保护层且金属互连结构均从该顶部保护层中外露。
2.如权利要求1所述的方法，其特征在于，所述虚设晶圆的材质为玻璃或树脂。
3.如权利要求1所述的方法，其特征在于，所述通孔预制备区为三角形、圆形、椭圆形、正方形、长方形或任意多边形。
4.如权利要求1所述的方法，其特征在于，所述通孔预制备区的面积大于芯片正面的面积。
5.如权利要求1所述的方法，其特征在于，定义多个所述通孔预制备区的步骤中，在所述虚设晶圆上覆盖一掩膜层，将芯片焊垫的布局图案转移到掩膜层的位于每个所述芯片安装区之上的区域，形成该区域中的开口图形，并以芯片安装区的暴露在开口图形中的区域作为通孔预制备区；
然后再利用所述掩膜层在所述通孔预制备区进行刻蚀以形成通孔。
6.如权利要求1所述的方法，其特征在于，定义多个所述通孔预制备区的步骤中，利用一成像系统采集芯片焊垫的布局图案并将其投影到芯片安装区，然后将该布局图案的投影区域作为通孔预制备区来形成通孔。
7.如权利要求5所述的方法，其特征在于，所述刻蚀为干法刻蚀或湿法刻蚀。
8.如权利要求6所述的方法，其特征在于，在通孔预制备区钻孔是通过激光钻孔法或超声波钻孔法来实现的。
9.如权利要求1所述的方法，其特征在于，形成所述金属互连结构的步骤包括：在所述通孔底部及侧壁沉积一层金属层之后再所述通孔内填充导电材料，所述金属互连结构包括金属层及导电材料。
10.如权利要求9所述的方法，其特征在于，所述导电粘合材料包括涂覆在导电材料顶面上及涂覆在金属层的围绕在导电材料顶面周围的环形状顶面上的第一粘合层，和涂覆在所述焊垫上的第二粘合层；
在将任一焊垫和与其唯一对应的金属互连结构进行键合的步骤中，所述第一粘合层和第二粘合层直接接触并焊接在一起从而将芯片倒装安装到芯片安装区。
11.如权利要求10所述的方法，其特征在于，先将所述第二粘合层涂覆在芯片的所述焊垫上，再将所述芯片从所述晶圆上切割分离下来。
12.如权利要求1所述的方法，其特征在于，在虚设晶圆的正面形成多条彼此呈等距离平行排列的横向基准线，及多条彼此呈等距离平行排列的纵向基准线，以横向及纵向的基准线界定出所述芯片安装区。
13.如权利要求12所述的方法，其特征在于，所述虚设晶圆为透明材质，在对虚设晶圆及塑封层实施切割的步骤中，从虚设晶圆的减薄背面沿着所述横向基准线及纵向基准线实施切割。
14.如权利要求12所述的方法，其特征在于，形成一圆形的所述塑封层，且塑封层的半径小于虚设晶圆的半径以便在虚设晶圆的正面形成一未被塑封层覆盖住的环形带区域；并且
任意一条基准线的两端均从塑封层下方延伸至该环形带区域内；
在对虚设晶圆及塑封层实施切割的步骤中，从虚设晶圆的正面沿着每条基准线两端所构成的直线对塑封层、虚设晶圆实施切割。
15.如权利要求12所述的方法，其特征在于，对虚设晶圆及塑封层实施切割的步骤中，以每个芯片安装区内的一个或数个从虚设晶圆的减薄背面外露的金属互连结构作为参照目标，在减薄背面确定与所述横向基准线及纵向基准线在垂直于虚设晶圆所在平面的方向上分别重合的横向切割线及纵向切割线的位置，从而沿着减薄背面上所有被确定的横向切割线及纵向切割线来对虚设晶圆及塑封层实施切割。
16.一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，包括：
一正面设置有一个或多个焊垫的芯片及设置在焊垫上的导电粘合材料；
一覆盖在芯片正面并围绕在导电粘合材料侧壁周围的层间塑封层；
一覆盖在层间塑封层上的顶部保护层及形成在顶部保护层中并贯穿顶部保护层厚度的多个通孔；
设置在通孔内的金属互连结构，所述金属互连结构均从该顶部保护层中外露，其中该顶部保护层由一个虚设晶圆背面研磨和切割而成并且金属互连结构从虚设晶圆的减薄背面予以外露，并且任意一个金属互连结构均通过所述的导电粘合材料而电性连接到一个所述的焊垫上；以及
覆盖在芯片背面的底部塑封层和覆盖在芯片侧面的侧部塑封层。
17.如权利要求16所述的一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，所述顶部保护层的材质为玻璃或树脂。
18.如权利要求16所述的一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，所述金属互连结构包括覆盖在所述通孔侧壁上的一层金属层及填充在通孔内的导电材料；
其中，横截面呈环形状的金属层围绕在呈柱状的导电材料的侧壁的周围。
19.如权利要求18所述的一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，所述导电粘合材料包括粘附在导电材料和金属层上的第一粘合层，以及包括粘附在焊垫上的第二粘合层，并且第一粘合层和第二粘合层焊接在一起构成所述的导电粘合材料。
20.如权利要求18所述的一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，所述金属层为形成在通孔侧壁上的金属钨或Ni/Au合金。
21.如权利要求18所述的一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，所述导电材料为金属铜或焊锡膏。
22.如权利要求19所述的一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，所述第一粘合层为焊锡膏。
23.如权利要求19所述的一种带有芯片尺寸衬底的扇出型半导体器件，其特征在于，所述第二粘合层为Ni/Au合金或Ni/Pd/Au合金。
CN201210248251.2A 2012-07-18 2012-07-18 带有芯片尺寸衬底的扇出型半导体器件及制备方法 Active CN103579081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210248251.2A CN103579081B (zh) 2012-07-18 2012-07-18 带有芯片尺寸衬底的扇出型半导体器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210248251.2A CN103579081B (zh) 2012-07-18 2012-07-18 带有芯片尺寸衬底的扇出型半导体器件及制备方法

Publications (2)

Publication Number Publication Date
CN103579081A CN103579081A (zh) 2014-02-12
CN103579081B true CN103579081B (zh) 2016-03-02

Family

ID=50050570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210248251.2A Active CN103579081B (zh) 2012-07-18 2012-07-18 带有芯片尺寸衬底的扇出型半导体器件及制备方法

Country Status (1)

Country Link
CN (1) CN103579081B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190036264A (ko) * 2017-09-27 2019-04-04 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
CN108388735B (zh) * 2018-02-28 2022-04-22 深圳市恒凯微电子科技有限公司 一种设计具有多孔介质层的集成电路的方法
CN112117195B (zh) * 2019-12-16 2023-06-02 中芯集成电路（宁波）有限公司 封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875476A (zh) * 2003-09-26 2006-12-06 德塞拉股份有限公司 制造包括可流动导电介质的加盖芯片的结构和方法
EP1763295A2 (en) * 2005-09-13 2007-03-14 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
CN101548378A (zh) * 2007-08-08 2009-09-30 卡西欧计算机株式会社 半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875476A (zh) * 2003-09-26 2006-12-06 德塞拉股份有限公司 制造包括可流动导电介质的加盖芯片的结构和方法
EP1763295A2 (en) * 2005-09-13 2007-03-14 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
CN101548378A (zh) * 2007-08-08 2009-09-30 卡西欧计算机株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103579081A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
US8242615B2 (en) Semiconductor chip on film package with dummy patterns and manufacturing method thereof
JP4732824B2 (ja) 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法
CN103137632B (zh) 用于cmos图像传感器的内插板封装及其制造方法
TWI497687B (zh) 半導體裝置及其製造方法
US20020027290A1 (en) Semiconductor device and method of manufacturing the same
KR20100065151A (ko) 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
CN107230670A (zh) 使焊接材料重定向至视觉上可检查封装表面
JP2008072082A (ja) キャップウエハ、それを備えた半導体チップ、及びその製造方法
EP2924728B1 (en) Bond pad for a semiconductor device and respective method
TW201401460A (zh) 感測器陣列封裝
CN103579081B (zh) 带有芯片尺寸衬底的扇出型半导体器件及制备方法
CN104124176A (zh) 制备应用在倒装安装工艺上的半导体器件的方法
JP2010093228A (ja) 半導体装置およびその製造方法
JP4495916B2 (ja) 半導体チップの製造方法
TWI700789B (zh) 引線框架、半導體裝置及引線框架的製造方法
CN105845643A (zh) 一种嵌入硅基板芯片封装结构及其制作方法
CN107481980A (zh) 一种薄型指纹芯片封装方法及封装结构
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
CN106601634A (zh) 芯片封装工艺以及芯片封装结构
TWI417040B (zh) 形成雙面電磁遮蔽層之半導體封裝方法及構造
JP3466145B2 (ja) 半導体装置とその製造方法
TWI497671B (zh) 帶有晶片尺寸襯底的扇出型半導體裝置及製備方法
CN101261944A (zh) 感测式半导体封装件及其制法
TW200913092A (en) Semiconductor packaging process enabling completely performing non-stick test of wire-bonding on a substrate strip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant