CN114188228A - 金属结构的制作方法 - Google Patents

金属结构的制作方法 Download PDF

Info

Publication number
CN114188228A
CN114188228A CN202111068603.1A CN202111068603A CN114188228A CN 114188228 A CN114188228 A CN 114188228A CN 202111068603 A CN202111068603 A CN 202111068603A CN 114188228 A CN114188228 A CN 114188228A
Authority
CN
China
Prior art keywords
layer
patterned
metal
seed layer
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111068603.1A
Other languages
English (en)
Inventor
周学轩
林宜宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to US17/486,935 priority Critical patent/US11758666B2/en
Publication of CN114188228A publication Critical patent/CN114188228A/zh
Priority to US18/225,692 priority patent/US20230380071A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属结构的制作方法，其包括以下步骤：在基板上形成晶种层；在晶种层上形成图案化金属层，其中图案化金属层包括金属件；在晶种层上形成第一图案化光阻层，其中第一图案化光阻层的厚度小于图案化金属层的厚度；以及透过第一图案化光阻层对晶种层进行第一图案化制程以形成图案化晶种层，其中在第一图案化制程之后，金属件包括第一部分和第二部分，第一部分设置在图案化晶种层和第二部分之间，且第一部分的宽度大于第二部分的宽度。

Description

金属结构的制作方法
相关引用的交叉参考
本申请要求享有2020年9月14日提交的申请号为202010961983.0的中国专利申请的优先权，其公开内容通过引用并入本文中。
技术领域
本发明涉及一种金属结构的制作方法，且特别涉及一种利用晶种层制作的金属结构的方法。
背景技术
电子装置广泛应用于日常生活中，已成为现代社会不可或缺的必需品。电子装置内包括大量的线路，而这些线路通常是用金属材料制作。然而，以往在定义这些线路的图形时，使用图案化制程例如曝光、显影、蚀刻的制程，导致制程所花费的时间较长且所需的材料较多，使得整体制作成本偏高且效率偏低。因此，业界仍致力于缩短制程时间并减少材料的使用量以降低制作成本并提升效率。
发明内容
本发明的一个实施例提供一种金属结构的制作方法，其包括以下步骤：在基板上形成晶种层；在晶种层上形成图案化金属层，其中图案化金属层包括金属件；在晶种层上形成第一图案化光阻层，其中第一图案化光阻层的厚度小于图案化金属层的厚度；以及透过第一图案化光阻层对晶种层进行第一图案化制程以形成图案化晶种层，其中在第一图案化制程之后，金属件包括第一部分和第二部分，第一部分设置在图案化晶种层和第二部分之间，且第一部分的宽度大于第二部分的宽度。
其中，优选的，所述金属件的所述第一部分包括一第一侧面，所述金属件的所述第二部分包括一第二侧面，所述第一侧面和所述第二侧面之间包括一间距，其中所述间距对所述晶种层的一厚度的一比值是大于或等于1.1且小于或等于3。
其中，优选的，所述金属件的所述第一部分的一厚度和所述第一图案化光阻层的所述厚度相同。
其中，优选的，所述第一图案化光阻层接触于所述金属件的一侧面的一部分。
其中，优选的，还包括在所述基板上形成一离型层，且所述离型层设置在所述基板和所述晶种层之间。
其中，优选的，所述第一图案化光阻层的所述厚度是大于或等于1微米且小于或等于2微米。
其中，优选的，在所述第一图案化制程之后，所述图案化晶种层包括一金属图案，且所述金属图案的一宽度大于所述金属件的所述第一部分的所述宽度。
其中，优选的，还包括对所述图案化晶种层进行一第二图案化制程，在所述第二图案化制程之后，所述图案化晶种层包括一金属图案，且所述金属图案的一宽度和所述金属件的所述第一部分的所述宽度相同。
其中，优选的，在所述晶种层上形成所述图案化金属层的步骤包括：
在所述晶种层上形成一第二图案化光阻层，且所述第二图案化光阻层包括一凹槽；以及
在所述第二图案化光阻层的所述凹槽内形成所述图案化金属层的所述金属件。
其中，优选的，所述第一图案化光阻层的所述厚度小于所述第二图案化光阻层的一厚度。
附图说明
图1所示为本发明的一实施例的金属结构的剖面示意图。
图2所示为图1的金属结构的上视示意图。
图3至图6所示为本发明的一些实施例的金属结构的制作方法的示意图。
图7所示为图1的金属结构的制作方法的步骤流程图。
图8至图9所示为形成图1的金属结构后所进行的步骤的示意图。
图10至图12所示为本发明的一些实施例的金属结构的制作方法的示意图。
图13至图15所示为本发明的一些实施例的金属结构的制作方法的示意图。
其中，附图标记说明如下：
10 金属结构
100 基板
102 离型层
104 图案化晶种层
1041、1043、1045、1101、1103、1105 开口
104P、104Q 金属图案
104U 晶种层
106 图案化金属层
1061 金属件
1061S、1061R 部分
108、110 图案化光阻层
1081、1083、114R 凹槽
112、116 图案化制程
114 绝缘层
P1 第一部分
P2 第二部分
S1 第一侧面
S100-S106、S801-S802、S1101-S1102 步骤
S2 第二侧面
S3 表面
SP 间距
Ta、T1、T2、T3、T4 厚度
V 方向
W1、W2、W3、W4 宽度
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本发明，需注意的是，为了使本领域技术人员能容易了解及图式的简洁，本发明中的多张图式只绘出装置的一部分，且图式中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本发明的范围。
本发明通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求书中，「含有」与「包括」等词为开放式词语，因此其应被解释为「含有但不限定为…」之意。
应了解到，当元件或膜层被称为在另一个元件或膜层「上」、「设置」在另一个元件或膜层「上」或「连接到」另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为「直接」在另一个元件或膜层「上」、「直接设置」在另一个元件或膜层「上」或「直接连接到」另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
在本发明中，长度、厚度与宽度的量测方式可以是采用光学显微镜量测而得，厚度则可以由电子显微镜中的剖面影像量测而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。
本文中所提到的术语“大约”、“等于”、“相等”、“相同”、“实质上”或“大致上”通常代表落在给定数值或范围的15％范围内，或代表落在给定数值或范围的5％、3％、2％、1％或0.5％范围内。此外，用语“给定范围为第一数值至第二数值”、“给定范围落在第一数值至第二数值的范围内”表示所述给定范围包含第一数值、第二数值以及它们之间的其它数值。
需知悉的是，以下所举实施例可以在不脱离本发明的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
本发明的金属结构的制作方法可用于形成电子装置内的导线(conductiveline)、线路(circuit)或其他金属元件，但不以此为限。在一些实施例中，金属结构的制作方法也可用于形成记号，如对位记号(alignmentmark)，但不以此为限。电子装置可包括显示装置、天线装置、触控电子装置(touch display)、曲面电子装置(curved display)或非矩形电子装置(free shape display)，但不以此为限。此外，电子装置可为可弯折或可挠式电子装置。
显示装置可例如包括发光二极管、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、其它合适的显示介质或前述之组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light-emitting diode(OLED))、无机发光二极管(inorganiclight-emitting diode，LED)、次毫米发光二极管(mini-light-emitting diode(miniLED)，mini-meter sized LED)、微发光二极管(micro-light-emitting diode(micro-LED)，micro-meter sized LED)、量子点(quantum dots(QDs))发光二极管(可例如为QLED、QDLED)、其他适合的发光二极管或上述的任意排列组合，但不以此为限。在一些实施例中，显示装置可例如包括拼接显示装置，但不以此为限。
天线装置可例如是液晶天线或其他种类的天线类型，但不以此为限。天线装置可例如包括拼接天线装置，但不以此为限。需注意的是，电子装置亦可为前述装置的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等外围系统以支援显示装置、天线装置或拼接装置。
请参考图1和图2，图1所示为本发明的一实施例的金属结构的剖面示意图，图2所示为图1的金属结构在一方向V的上视示意图，其中图1是对应图2的剖线A-A’的剖面结构。在一些实施例中，金属结构10可包括一基板100、一离型层102、一图案化晶种层104以及一图案化金属层106，但不以此为限。图案化晶种层104可设置在基板100上，且离型层102可设置在图案化晶种层104和基板100之间。此外，图案化金属层106可设置在图案化晶种层104之上。
基板100的材料可包括玻璃、石英、蓝宝石、聚合物(如聚亚酰胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET))及/或其他适合的材料，以作为可挠基板或硬质基板，但不以此为限。在一些实施例中，基板100可以是用于形成图案化晶种层104及图案化金属层106的承载基板。此外，在一些实施例中，在形成完图案化金属层106之后，可透过离型层102将制作完成的图案化晶种层104及图案化金属层106从基板100上分离。离型层102的材质可包括聚对二甲基苯(parylene)，有机硅氧树脂(organicsilicone resin)或硅油(silicone oil)等，但不受限于此。
在一些实施例(如图1及图2)中，图案化晶种层104可包括开口1041、开口1043及开口1045，但不以此为限。举例而言，开口1041、开口1043及开口1045可作为对位记号，并可利用图案化晶种层104中的对位记号来与其他膜层或元件中的对位记号及/或对应的位置达到对准，以减少不同元件之间的位置偏差。开口1041、开口1043及开口1045可具有相同或不同的图案。举例而言(如图2)，开口1041可具有圆形图案，开口1043可具有矩形图案，以及开口1045可具有十字图案，但不以此为限。此外，如图1，图案化晶种层104的厚度Ta可以是约0.2微米，但不以此为限。此外，图案化晶种层104的材料可包括银、铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、铟、铋、上述的合金、上述的组合或其它导电性佳的金属材料，但不以此为限。
图案化金属层106可包括一或多个金属件1061，所述金属件1061可作为电子装置内的导线、线路或其他金属元件，但不以此为限。金属件1061可包括一第一部分P1和一第二部分P2，第一部分P1可设置在图案化晶种层104和第二部分P2之间，且第一部分P1的宽度W1可大于第二部分P2的宽度W2。此外，金属件1061可包括阶梯状并具有断差的侧面。举例而言，金属件1061的第一部分P1可包括一第一侧面S1，金属件1061的第二部分P2可包括一第二侧面S2，其中第一侧面S1与二侧面S2位于同侧，且金属件1061还可包括一表面S3，所述表面S3可连接第一侧面S1与第二侧面S2，且表面S3不平行于第一侧面S1及第二侧面S2。此外，第一侧面S1和第二侧面S2之间可包括一间距SP，其中间距SP对图案化晶种层104的厚度Ta的比值可以是大于或等于1.1且小于或等于3。此外，图案化金属层106的材料可包括银、铜、铝、钼、钨、金、铬、镍、铂、钛、铱、铑、铟、铋、上述的合金、上述的组合或其它导电性佳的金属材料，但不以此为限。
举例而言，在一些实施例中，当金属结构10是作为重布层(redistributionlayer；RDL)中的导线时，还可在基板100上形成一绝缘层(如图8或图11中的绝缘层114)覆盖金属件1061(或图案化金属层106)，此时，由于本实施例的金属件1061包括具有断差的侧面，因此可提升金属件1061和所述绝缘层之间的附着性，进而可提高电子装置的可靠度。
此外，如图1，图案化晶种层104还可包括一或多个金属图案104P，金属图案104P可设置在金属件1061的第一部分P1和离型层102之间，且金属图案104P的宽度W3可大于金属件1061的第一部分P1的宽度W1。
以下将继续介绍本实施例的金属结构10的制作方法。请参考图3至图6，其所示为本发明的一些实施例的金属结构的制作方法的示意图。如图3，提供基板100，并在基板100上依序形成离型层102、晶种层104U及图案化光阻层108。首先，在基板100上形成离型层102，举例而言，离型层102可全面涂布(coating)在基板100的表面上，但不以此为限。
接着，在基板100上形成晶种层104U。如图3，可在离型层102上形成晶种层104U，使离型层102设置在基板100和晶种层104U之间。举例而言，可透过溅镀(sputter)制程将晶种层104U全面形成在离型层102上，但不以此为限。在本实施例中，晶种层104U的厚度可以是约0.2微米，但不以此为限。此外，晶种层104U的材料可和图案化晶种层104的材料相同，在此不再赘述。
接着，如图3至图4，在晶种层104U上形成图案化金属层106，其可包括以下步骤。如图3，在晶种层104U上形成一图案化光阻层108(或称为第二图案化光阻层)，且图案化光阻层108可包括一或多个凹槽，如凹槽1081及凹槽1083。举例而言，图案化光阻层108的形成方式可包括以下步骤，首先在晶种层104U上全面形成一光阻层，之后透过光罩对所述光阻层进行曝光，并在显影后在所述光阻层中形成凹槽1081及凹槽1083，以得到图案化光阻层108。
在图案化光阻层108形成之后，如图4所示，在图案化光阻层108的凹槽1081及凹槽1083内形成图案化金属层106。举例而言，图案化金属层106可透过电镀或化学镀制程形成在图案化光阻层108的凹槽1081及凹槽1083内，但不以此为限。再者，如图4所示，图案化金属层106可包括多个金属件1061分别位在凹槽1081及凹槽1083内，其中，图案化光阻层108的厚度T1可大于图案化金属层106(或金属件1061)的厚度T2。此外，在图案化金属层106形成之后，可移除图4中的图案化光阻层108。
接着，如图5所示，在晶种层104U上形成一图案化光阻层110(或称为第一图案化光阻层)，且图案化光阻层110可包括一或多个开口，如开口1101、开口1103及开口1105。举例而言，图案化光阻层110的形成方式可包括以下步骤，首先在晶种层104U上全面形成一光阻层，之后透过光罩对所述光阻层进行曝光，并在显影后在所述光阻层中形成开口1101、开口1103及开口1105，以得到图案化光阻层110。
如图5所示，可透过控制所使用的光阻材料的量，使得图案化光阻层110的厚度T3可小于图案化金属层106(或金属件1061)的厚度T2与图案化光阻层108的厚度T1。换言之，图5中的图案化光阻层110的厚度T3可小于图4中的图案化光阻层108的厚度T1。如图5，图案化光阻层110可接触于金属件1061的侧面的一部分1061R，而金属件1061的侧面的另一部分1061S和顶面可以是暴露的。举例而言，图案化光阻层110的厚度T3可以是大于或等于约1微米且小于或等于约2微米，而图4中的图案化光阻层108的厚度T1可以是大于或等于约2.1微米且小于或等于约5微米，但不以此为限。在本发明中，使用厚度较薄的光阻层来制作图案化光阻层110可节省材料、缩短曝光时间及减小曝光的能量，进而可降低制作成本并提升效率。
此外，类似于图2中的开口1041、开口1043及开口1045，图案化光阻层110中的开口1101、开口1103及开口1105在上视图中也可具有相同或不同的图案。举例而言，类似于图2，开口1101可具有圆形图案，开口1103可具有矩形图案，以及开口1105可具有十字图案，但不以此为限。
接着，如图6所示，透过图案化光阻层110对图5的晶种层104U进行一图案化制程112(或称为第一图案化制程)以形成图案化晶种层104，其中图案化制程112可包括蚀刻制程，但不以此为限。图案化晶种层104的特征已于图1、图2及相关段落中介绍过，在此不再赘述。如图5，由于金属件1061的顶面和侧面的一部分1061S可以是暴露的，因此当进行图6的图案化制程112时，图5中的金属件1061的顶面和侧面的一部分1061S会被蚀刻，而被图案化光阻层110覆盖的金属件1061的侧面的另一部分1061R则不会受到蚀刻。藉此，在图案化制程112之后(如图6)，金属件1061可包括第一部分P1和第二部分P2，第一部分P1可设置在图案化晶种层104和第二部分P2之间，第一部分P1的宽度W1大于第二部分P2的宽度W2，且第一部分P1的厚度T4可和图案化光阻层110的厚度T3实质上相同。
因此，在图案化制程112之后，金属件1061可包括有断差的侧面。举例而言，金属件1061的第一部分P1可包括第一侧面S1，金属件1061的第二部分P2可包括第二侧面S2，且金属件1061还可包括表面S3，所述表面S3可连接第一侧面S1与第二侧面S2，其中第一侧面S1与二侧面S2位于同侧，且表面S3不平行于第一侧面S1及第二侧面S2。此外，第一侧面S1和第二侧面S2之间的间距SP对图案化晶种层104的厚度Ta的比值可以是大于或等于1.1且小于或等于3。此外，图案化晶种层104的金属图案104P的宽度W3可大于金属件1061的第一部分P1的宽度W1与第二部分P2的宽度W2。
接着，在图案化制程112之后，可移除图案化光阻层110，以得到图1和图2中的金属结构10。综合以上步骤，请参考图7，其所示为图1的金属结构10的制作方法的步骤流程图。本发明的金属结构10的制作方法主要可包括(但不限于)图7所示的步骤：
步骤S100：在基板100上形成晶种层104U；
步骤S102：在晶种层104U上形成图案化金属层106，其中图案化金属层106包括金属件1061；
步骤S104：在晶种层104U上形成第一图案化光阻层110，其中第一图案化光阻层110的厚度T3小于图案化金属层106的厚度T2；以及
步骤S106：透过第一图案化光阻层110对晶种层104U进行图案化制程以形成图案化晶种层104，其中在图案化制程之后，金属件1061包括第一部分P1和第二部分P2，第一部分P1设置在图案化晶种层104和第二部分P2之间，且第一部分P1的宽度W1大于第二部分P2的宽度W2。
要理解的是，上述金属结构10的制作方法所示的步骤可以不是完尽的，可以在任何所示步骤之前、之后或之间执行其它步骤。此外，某些步骤可以不同的顺序被执行。在形成图1和图2中的金属结构10之后，本实施例的金属结构的制作方法还可包括以下步骤。
在形成图1和图2中的金属结构10之后，可继续进行图8至图9中的步骤。请同时参考图8及图1，首先，在图1中的基板100上形成绝缘层114(绘示在图8)，且绝缘层114可覆盖图案化金属层106(如金属件1061)和图案化晶种层104(如金属图案104P)。换言之，图案化金属层106和图案化晶种层104可设置在离型层102和绝缘层114之间。绝缘层114的结构可以是单层或多层，但不以此为限。绝缘层114的材料可包括有机绝缘材料、无机绝缘材料或上述的组合，但不以此为限。此外，由于本实施例的金属件1061包括有断差的侧面，因此可提升金属件1061和绝缘层114之间的附着性。
在形成绝缘层114之后，进行移除基板100与离型层102的步骤，移除的步骤可以同时移除基板100与离型层102，也可分别移除基板100与离型层102，以分别移除为例，可将基板100自离型层102的表面上移除，如图8中的步骤S801。在移除基板100之后，可将离型层102自绝缘层114(及/或图案化晶种层104)的表面上移除，如图8中的步骤S802。在一些实施例中(如图9所示)可进行移除图案化晶种层104的步骤以得到包含图案化金属层106及绝缘层114的结构。移除图案化晶种层104的方法可包括蚀刻制程，但不以此为限。此外，在移除图案化晶种层104之后可在绝缘层114中形成多个凹槽114R，所述凹槽114R的位置可对应图8中图案化晶种层104的位置。
在一些实施例中，在形成绝缘层114之后，亦可进行第二层图案化金属层(未图示)及第二层绝缘层(未图示)的步骤，当然视产品需求，还可以进行第三层图案化金属层(未图示)及第三层绝缘层(未图示)的步骤，以此类推增加适当的图案化金属层数目与绝缘层数目。完成所需的图案化金属层数目与绝缘层数目后，再接续上述移除基板100与离型层102的步骤。本发明的金属结构的制作方法并不以上述实施例为限。下文将继续揭示本发明的一些实施例，然而为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重覆部分作赘述。
请参考图10至图12，其所示为本发明的一些实施例的金属结构的制作方法的示意图。在本实施例中，可先透过前述实施例中图3至图6中的步骤得到图1的结构，并接着进行图10至图12的步骤。如图10，在完成图1中的金属结构10之后，可对图1中的图案化晶种层104进行图案化制程116(绘示在图10)，以移除未被图案化金属层106(或金属件1061)覆盖的部分图案化晶种层104。举例而言，图案化制程116(或称为第二图案化制程)可包括蚀刻制程，但不以此为限。在图案化制程116之后，图案化晶种层104可包括金属图案104Q，且金属图案104Q的宽度W4可和金属件1061的第一部分P1的宽度W1实质上相同。
接着，请同时参考图10及图11，在图10中的基板100上形成绝缘层114(绘示在图11)，且绝缘层114可覆盖图案化金属层106(如金属件1061)和图案化晶种层104(如金属图案104Q)。换言之，图案化金属层106和图案化晶种层104可设置在离型层102和绝缘层114之间。
在形成绝缘层114之后，进行移除基板100与离型层102的步骤，移除的步骤可以同时移除基板100与离型层102，也可分别移除基板100与离型层102，以分别移除为例，可将基板100自离型层102的表面上移除，如图11中的步骤S1101。在移除基板100之后，可将离型层102自绝缘层114(及/或图案化晶种层104)的表面上移除，如图11中的步骤S1102。在基板100与移除离型层102之后，可得到包含图案化晶种层104(如金属图案104Q)、图案化金属层106(如金属件1061)及绝缘层114的结构，如图12所示。
在一些实施例中，在形成绝缘层114之后，亦可进行第二层图案化金属层(未图示)及第二层绝缘层(未图示)的步骤，当然视产品需求，还可以进行第三层图案化金属层(未图示)及第三层绝缘层(未图示)的步骤，以此类推增加适当的图案化金属层数目与绝缘层数目。完成所需的图案化金属层数目与绝缘层数目后，再接续上述移除基板100与离型层102的步骤。
以上图1至图6的金属结构及其制作方法例如可应用在封装元件的制程，例如可应用于重布层优先(RDL first)的结构及其制作方法，但本发明并不以此为限。以下请参考图13至图15，其所示为本发明的一些实施例的金属结构的制作方法的示意图，其中图13至图15的金属结构及其制作方法例如可应用在芯片优先(chip first)的结构及其制作方法，其中芯片优先的结构可包括芯片朝上(chip face up)制程及结构与芯片朝下(chip facedown)制程及结构，但不以此为限。
在芯片优先的结构及其制作方法中，图13至图15中的基板100可以是硅基板(silicon wafer)、系统单晶片(system on chip，SOC)或印刷电路板(printed circuitboard，PCB)中的至少一部分，但不以此为限。例如，基板100可包括晶圆或封装后的晶圆，但不以此为限。
如图13，晶种层104U可形成在基板100的表面上，并可在晶种层104U上依序形成图案化金属层106和图案化光阻层110。形成晶种层104U、图案化金属层106和图案化光阻层110的细节可参考图3至图5的相关段落。此外，相较于图5、图6和图1的结构，图13至图15的结构可未包括或未形成离型层102于基板100且远离晶种层104U的一侧，但不以此为限。根据一些实施例，基板100亦可选择性地被设置于一承载基板上，离型层102可设置于承载基板上与基板100之间。
接着，如图14所示，透过图案化光阻层110对图13的晶种层104U进行图案化制程112以形成图案化晶种层104。举例而言，开口1041、开口1043及开口1045可暴露出基板100的部分表面，但不以此为限。其中，开口1041、开口1043及开口1045可例如为切割线的一部分，但不以此为限。图案化制程112及金属件1061的第一部分P1和第二部分P2的细节可参考图6的相关段落。接着，在图案化制程112之后，可移除图14中的图案化光阻层110，以得到图15中的金属结构10。在一些实施例中，基板100(如晶圆)上可设置接触件，且这些接触件可和图案化晶种层104的金属图案104P电性连接，但不以此为限。
尽管图13至图15的结构可未包括或未形成离型层102，然而在一些实施例中，也可在芯片优先的结构及其制作方法中的基板100和晶种层104U之间形成离型层102，但不以此为限。
综上所述，在本发明的金属结构的制作方法中，在图案化晶种层时是使用厚度缩减的光阻层，可节省材料、缩短曝光时间及减小曝光的能量，进而可降低制作成本并提升效率。此外，在透过本发明的制作方法所制作出的金属结构中，金属件包括有断差的侧面，可提升金属件和绝缘层之间的附着性，进而可提高电子装置的可靠度。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种金属结构的制作方法，其特征在于，包括：
在一基板上形成一晶种层；
在所述晶种层上形成一图案化金属层，其中所述图案化金属层包括一金属件；
在所述晶种层上形成一第一图案化光阻层，其中所述第一图案化光阻层的一厚度小于所述图案化金属层的一厚度；以及
透过所述第一图案化光阻层对所述晶种层进行一第一图案化制程以形成一图案化晶种层，
其中在所述第一图案化制程之后，所述金属件包括一第一部分和一第二部分，所述第一部分设置在所述图案化晶种层和所述第二部分之间，且所述第一部分的一宽度大于所述第二部分的一宽度。
2.如权利要求1所述的金属结构的制作方法，其特征在于，所述金属件的所述第一部分包括一第一侧面，所述金属件的所述第二部分包括一第二侧面，所述第一侧面和所述第二侧面之间包括一间距，其中所述间距对所述晶种层的一厚度的一比值是大于或等于1.1且小于或等于3。
3.如权利要求1所述的金属结构的制作方法，其特征在于，所述金属件的所述第一部分的一厚度和所述第一图案化光阻层的所述厚度相同。
4.如权利要求1所述的金属结构的制作方法，其特征在于，所述第一图案化光阻层接触于所述金属件的一侧面的一部分。
5.如权利要求1所述的金属结构的制作方法，其特征在于，还包括在所述基板上形成一离型层，且所述离型层设置在所述基板和所述晶种层之间。
6.如权利要求1所述的金属结构的制作方法，其特征在于，所述第一图案化光阻层的所述厚度是大于或等于1微米且小于或等于2微米。
7.如权利要求1所述的金属结构的制作方法，其特征在于，在所述第一图案化制程之后，所述图案化晶种层包括一金属图案，且所述金属图案的一宽度大于所述金属件的所述第一部分的所述宽度。
8.如权利要求1所述的金属结构的制作方法，其特征在于，还包括对所述图案化晶种层进行一第二图案化制程，在所述第二图案化制程之后，所述图案化晶种层包括一金属图案，且所述金属图案的一宽度和所述金属件的所述第一部分的所述宽度相同。
9.如权利要求1所述的金属结构的制作方法，其特征在于，在所述晶种层上形成所述图案化金属层的步骤包括：
在所述晶种层上形成一第二图案化光阻层，且所述第二图案化光阻层包括一凹槽；以及
在所述第二图案化光阻层的所述凹槽内形成所述图案化金属层的所述金属件。
10.如权利要求9所述的金属结构的制作方法，其特征在于，所述第一图案化光阻层的所述厚度小于所述第二图案化光阻层的一厚度。
CN202111068603.1A 2020-09-14 2021-09-13 金属结构的制作方法 Pending CN114188228A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/486,935 US11758666B2 (en) 2020-09-14 2021-09-28 Manufacturing method of metal structure
US18/225,692 US20230380071A1 (en) 2020-09-14 2023-07-25 Electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2020109619830 2020-09-14
CN202010961983 2020-09-14

Publications (1)

Publication Number Publication Date
CN114188228A true CN114188228A (zh) 2022-03-15

Family

ID=80539427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111068603.1A Pending CN114188228A (zh) 2020-09-14 2021-09-13 金属结构的制作方法

Country Status (2)

Country Link
US (1) US11672081B2 (zh)
CN (1) CN114188228A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117784A (en) 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
EP2836800B1 (en) * 2012-04-11 2020-06-24 University Of Virginia Patent Foundation Gaseous flow sensor and related method thereof
KR101884430B1 (ko) * 2012-10-15 2018-08-01 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
KR101926187B1 (ko) * 2016-12-15 2018-12-06 스마트모듈러 테크놀러지스 엘엑스 에스에이알엘 반도체 패키지의 범프 형성방법
US11758666B2 (en) * 2020-09-14 2023-09-12 Innolux Corporation Manufacturing method of metal structure

Also Published As

Publication number Publication date
US11672081B2 (en) 2023-06-06
US20220087030A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN108987412B (zh) 显示设备及其形成方法
US9368683B1 (en) Printable inorganic semiconductor method
KR20070027596A (ko) 가요성 기판에 형성되는 전자 회로용 신규 도체 형상
US11430935B2 (en) Light emitting diode structure
CN111524927B (zh) 驱动基板及其制备方法和显示装置
US10950479B2 (en) Method for manufacturing light emitting device
CN110073495B (zh) 阵列基板及其制作方法、电子装置
JP2008141026A (ja) 電子機器及びその製造方法、並びに、発光ダイオード表示装置及びその製造方法
JP2009238957A (ja) 基板へのビアの形成方法
US20230380071A1 (en) Electronic device
US20210400819A1 (en) Circuit structure and fabrication method thereof
US20230253418A1 (en) Method of manufacturing an electronic device
CN114188228A (zh) 金属结构的制作方法
CN112420939A (zh) 电子装置及其制造方法
CN103872020A (zh) 具有标识标记的半导体器件
CN114255647A (zh) 电子装置的制造方法
CN115831923A (zh) 电子装置及其制作方法
KR101753217B1 (ko) 캐리어 디바이스, 그러한 캐리어 디바이스를 포함하는 장치, 및 적어도 하나의 세라믹 층을 포함하는 층 적층물을 패터닝하기 위한 방법
KR100907721B1 (ko) 회로 기판 및 이의 제조 방법
US20240274543A1 (en) Electronic device and manufacturing method thereof
TWI816254B (zh) 電子裝置的製造方法
EP4131373A2 (en) Package device
CN118335713A (zh) 电子装置与电子装置的制造方法
CN116153779A (zh) 导电结构及其制造方法
CN112420685A (zh) 一种led显示模块的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination