CN115831923A - 电子装置及其制作方法 - Google Patents

电子装置及其制作方法 Download PDF

Info

Publication number
CN115831923A
CN115831923A CN202111094921.5A CN202111094921A CN115831923A CN 115831923 A CN115831923 A CN 115831923A CN 202111094921 A CN202111094921 A CN 202111094921A CN 115831923 A CN115831923 A CN 115831923A
Authority
CN
China
Prior art keywords
insulating layer
layer
opening
metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111094921.5A
Other languages
English (en)
Inventor
高克毅
曾弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202111094921.5A priority Critical patent/CN115831923A/zh
Priority to TW111100531A priority patent/TW202315019A/zh
Priority to US17/736,067 priority patent/US20230089751A1/en
Priority to EP22191114.2A priority patent/EP4152364A1/en
Priority to KR1020220104302A priority patent/KR20230041598A/ko
Publication of CN115831923A publication Critical patent/CN115831923A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Abstract

本发明提供了一种电子装置，其包括一第一金属层、一第一绝缘层、一第二金属层以及一第二绝缘层。第一绝缘层设置在第一金属层上，第二金属层设置在第一绝缘层上，第二绝缘层设置在第二金属层与第一绝缘层之间。第二金属层透过第一绝缘层的一第一开口及第二绝缘层的一第二开口与第一金属层电性连接。

Description

电子装置及其制作方法
技术领域
本发明涉及一种电子装置及其制作方法，且特别有关于一种能够提升金属层和绝缘层之间的附着力的电子装置及其制作方法。
背景技术
近年来，随着电子装置变得越来越小，同时需要将更多元件整合至电子装置中，元件间的金属走线设计与质量将影响电子装置的可靠度。在金属走线结构中，金属层和绝缘层由于材料的特性不同，使得金属层和绝缘层之间的附着力较差，进而降低电子装置的可靠度。因此，如何提升金属走线的质量为亟需进一步改善的议题。
发明内容
本发明的一个实施例提供了一种电子装置，其包括一第一金属层、一第一绝缘层、一第二金属层以及一第二绝缘层。第一绝缘层设置在第一金属层上，第二金属层设置在第一绝缘层上，第二绝缘层设置在第二金属层与第一绝缘层之间。第二金属层透过第一绝缘层的一第一开口及第二绝缘层的一第二开口与第一金属层电性连接。
本发明的一个实施例提供了一种电子装置的制作方法，其包括以下步骤。在一基板上形成一第一金属层。在基板和第一金属层上形成一第一绝缘层，其中第一绝缘层包括一第一开口，且第一开口暴露第一金属层的一上表面。在第一绝缘层上形成一第二绝缘层，其中第二绝缘层延伸进第一开口，第二绝缘层包括一第二开口，且第二开口设置在第一开口内。在第二绝缘层上形成一晶种层，其中晶种层延伸进第二开口。在晶种层上形成一第二金属层，其中第二金属层透过第一绝缘层的第一开口及第二绝缘层的第二开口与第一金属层电性连接。
附图说明
图1至图6所示为本发明的第一实施例的电子装置的制作方法的示意图。
图7所示为第一实施例的电子装置的局部放大示意图。
图8所示为第一实施例的电子装置的制作方法的步骤流程图。
图9所示为本发明的第二实施例的电子装置的局部放大示意图。
图10所示为本发明的第三实施例的电子装置的局部放大示意图。
图11所示为绝缘层的开口的俯视示意图。
图12所示为本发明的第四实施例的电子装置的示意图。
附图标记说明：10-电子装置；20-堆叠结构；100-基板；102-离型层；104、1141、1143、132、136、140-晶种层；1061、1063、1161、1163、124、126、128、1421、1423-金属层；1081、1083、1101-上表面；110、1121、1123、118、120、122、130、134、138-绝缘层；1103-侧面；1131、1133、1135、1137、1151、1153、1155-部分；117-芯片；119-接合垫；121-封装层；OP11、OP13、OP21、OP23-开口；S101-S109-步骤；T1、T2-厚度；W1、W2、W3-宽度；X、Z-方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本发明，须注意的是，为了使读者能容易了解及图式的简洁，本发明中的多张图式只绘出电子装置或电子装置的一部分，且图式中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本发明的范围。
本发明通篇说明书与权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子设备制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求书中，「含有」与「包括」等词为开放式词语，因此其应被解释为「含有但不限定为…」之意。
应了解到，当元件或膜层被称为在另一个元件或膜层「上」、「设置」在另一个元件或膜层「上」或「连接到」另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为「直接」在另一个元件或膜层「上」、「直接设置」在另一个元件或膜层「上」或「直接连接到」另一个元件或膜层时，两者之间不存在有插入的元件或膜层。此外，不同元件之间的设置关系可依图式的内容来解释。
电性连接可以是直接连接或是间接连接。两个元件的电性连接可以是直接接触以传输电信号，两者之间未有其他元件。两个元件的电性连接亦可通过两者之间的元件中介桥接以传输电信号。电性连接亦可称为耦接。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
根据本发明实施例，可使用光学显微镜(optical microscopy，OM)、扫描式电子显微镜(scanning electron microscope，SEM)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪或其它合适的方式测量各元件的宽度、厚度、高度或面积、元件之间的距离或间距。详细而言，根据一些实施例，可使用扫描式电子显微镜取得包含欲测量的元件的剖面结构影像，并测量各元件的宽度、厚度、高度或面积、元件之间的距离或间距，并通过合适的方法(例如：积分)获得元件体积。
术语「大约」、「等于」、「相等」或「相同」、「实质上」或「大致上」一般解释为在所给定的值20％以内的范围，或解释为在所给定的值的10％、5％、3％、2％、1％或0.5％以内的范围。
须知悉的是，以下所举实施例可以在不脱离本发明的精神下，将数个不同实施例中的技术特征进行替换、重组、混合以完成其他实施例。
本发明的电子装置可包括封装元件、显示装置、天线装置、触控显示装置(touchdisplay)、曲面显示装置(curved display)或非矩形显示装置(free shape display)，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括发光二极管、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、其它合适的显示介质或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light-emittingdiode，OLED)、无机发光二极管(inorganic light-emitting diode，LED)、次毫米发光二极管(mini-light-emitting diode，mini LED)、微发光二极管(micro-light-emittingdiode，micro-LED)、量子点(quantum dots，QDs)发光二极管(可例如为QLED、QDLED)、其他适合的材料或上述的任意排列组合，但不以此为限。显示装置可例如包括拼接显示装置，但不以此为限。
天线装置可例如是液晶天线或其他种类的天线类型，但不以此为限。天线装置可例如包括拼接天线装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统…等外围系统以支持显示装置、天线装置或拼接装置。本发明的电子装置可例如是封装元件，但不以此为限。
以下图式中标出了一方向X和一方向Z。本发明的电子装置10可例如为封装元件，其中，电子装置10可包含多层绝缘层与多层金属层，而这些绝缘层与金属层可例如是封装元件中的重布线层，但不以此为限。于一剖视示意图中(例如本案图6)，电子装置10可为绝缘层与导电层一层一层沿着方向Z交错堆叠而形成。
方向Z可为电子装置10中的绝缘层与金属层的堆叠方向，但不以此为限。方向X可例如为绝缘层的延伸方向，但不以此为限。方向Z可垂直于方向X。方向Z也可称为一垂直投影方向或一俯视方向。以下图式可依据方向X和方向Z来描述结构的空间关系。
请参考图1至图8，图1至图6所示为本发明的第一实施例的电子装置的制作方法的示意图，而图8所示为第一实施例的电子装置的制作方法的步骤流程图。如图1及图8，可进行步骤S101，在一基板100上形成一第一金属层(如金属层1061)。首先，可提供一基板100，基板100的材料可包括玻璃、石英、蓝宝石、聚合物(如聚亚酰胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET))及/或其他适合的材料，以作为可挠基板或硬质基板，但不以此为限。
接着，可在基板100上形成一离型层102，并可在离型层102上形成一晶种层104。举例而言，离型层102可全面形成在基板100上，而晶种层104可全面形成在离型层102上，但不以此为限。在一些实施例中，离型层102的材料可包括氧化硅(silicon oxide，SiOx)、氮化硅(silicon nitride，SiNx)、氮氧化硅(silicon oxynitride，SiOxNy)、树脂(resin)、环氧树脂(epoxy)、压克力(acrylic acid)、聚酰亚胺(polyimide)、聚对苯二甲酸乙二酯(PET)类的聚合物材料或其他适合的材料，但不以此为限。在一些实施例中，晶种层104(或以下所提到的晶种层)的材料可包括铜、钛、铝、镍、钼、上述的组合或其他适合的金属材料，但不以此为限。举例而言，可通过电镀或其他适合的制程来形成晶种层104(或以下所提到的晶种层)，但不以此为限。
接着，可在晶种层104上形成一金属层1061(或可称为第一金属层)。如图1，一金属层1063也可和金属层1061共同地形成，但不以此为限。在一些实施例中，可分开地形成金属层1063和金属层1061，但不以此为限。金属层1061和金属层1063可以是图案化的金属层。在一些实施例中，可在晶种层104上全面形成一金属层，而所述金属层(或以下所提到的金属层)可通过电镀(electro-plating)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)、金属有机化学气相沉积(metalorganicchemical vapor deposition，MOCVD)或其他适合的制程来形成，但不以此为限。接着，可通过微影和蚀刻制程来形成金属层1061和金属层1063，或可通过激光移除不需要的金属部分来形成金属层1061和金属层1063，但不以此为限。在一些实施例中，可通过网印制程来形成金属层1061和金属层1063，但不以此为限。在一些实施例中，金属层1061和金属层1063(或以下所提到的金属层)的材料可包括铜(copper，Cu)、钛(titanium，Ti)、铝(aluminum，Al)、镍(Nickel，Ni)、钼(Molybdenum，Mo)、上述的组合、上述金属的合金、上述金属的合金的组合或其他适合的金属材料，但不以此为限。
如图2及图8，接着可进行步骤S103，在基板100和第一金属层(如金属层1061)上形成一绝缘层110(或可称为第一绝缘层)，其中绝缘层110包括一第一开口(如开口OP11)，且第一开口暴露第一金属层的一上表面(如上表面1081)。绝缘层110(或以下所提到的绝缘层)的材料可包括有机或无机的绝缘材料，但不以此为限。在一些实施例中，绝缘层110(或以下所提到的绝缘层)的材料可包括有机绝缘材料，如聚亚酰胺，但不以此为限。在一些实施例中，绝缘层110(或以下所提到的绝缘层)的材料可包括无机绝缘材料，如氧化硅(silicon oxide，SiOx)、氮化硅(silicon nitride，SiNx)、氮氧化硅(silicon oxynitride，SiOxNy)，但不以此为限。
在一些实施例中，可在晶种层104、金属层1061和金属层1063上全面形成一未图案化的绝缘层，而所述绝缘层可通过适合的涂布(coating)制程、贴合(laminating)制程、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)或其他合适的薄膜沉积制程来形成，但不以此为限。接着，可通过微影和蚀刻制程来形成一开口OP11及一开口OP13，但不以此为限。开口OP11可暴露出金属层1061的上表面1081的一部分，而开口OP13可暴露出金属层1063的上表面1083的一部分。
如图3及图8，接着可进行步骤S105，在绝缘层110上形成一绝缘层(如一绝缘层1121，或可称为第二绝缘层)，其中绝缘层延伸进第一开口(如开口OP11)，绝缘层包括一第二开口(如开口OP21)，且第二开口设置在第一开口内。如图3，一绝缘层1123也可和绝缘层1121共同地形成，但不以此为限。绝缘层1121和绝缘层1123可以是图案化的绝缘层。
在一些实施例中，可在绝缘层110上全面形成一未图案化的绝缘层，而所述绝缘层可通过狭缝涂布(slit coating)、旋转涂布(spin coating)、热气相沉积(thermal vapordeposition)或其他适合的薄膜生长制程来形成，但不以此为限。绝缘层1121和绝缘层1123可以是单层材料或复合材料的绝缘层。绝缘层1121和绝缘层1123可共同地形成在绝缘层110上，也就是说，对形成于绝缘层110上的全面未图案化的绝缘层进行图案化，例如通过微影和蚀刻制程来形成绝缘层1121和绝缘层1123，或可通过激光移除不需要的部分来形成绝缘层1121和绝缘层1123，但不以此为限。在一些实施例中，可通过网印制程来形成绝缘层1121和绝缘层1123，但不以此为限。在一些实施例中，可分开地形成绝缘层1121和绝缘层1123，但不以此为限。此外，绝缘层1121和绝缘层1123可彼此分开而未接触。
绝缘层1121可延伸进开口OP11，且绝缘层1121可包括一开口OP21。绝缘层1123可延伸进开口OP13，且绝缘层1123可包括一开口OP23。开口OP21设置在开口OP11内，且开口OP23设置在开口OP13内。开口OP21可暴露出金属层1061的上表面1081的一部分，而开口OP23可暴露出金属层1063的上表面1083的一部分。
绝缘层1121的开口OP21具有一宽度W1，绝缘层110的开口OP11具有一宽度W2，且宽度W1可和宽度W2不同。如图3，宽度W1可小于宽度W2。在一些实施例中，绝缘层1121的开口OP21的宽度W1对绝缘层110的开口OP11的宽度W2的比值(W1/W2)可大于或等于0.5并且小于1。开口OP23和开口OP13也可具有相同的宽度比值。举例而言，开口的宽度可以是通过测量开口的底部的宽度来得到，而所述开口的底部可暴露出底下膜层的上表面。
此外，请参考图11，其所示为绝缘层的开口的俯视示意图。如图11所示，绝缘层1121的开口OP21的面积可和绝缘层110的开口OP11的面积不同。例如，绝缘层1121的开口OP21的面积可小于绝缘层110的开口OP11的面积。在一些实施例中，绝缘层1121的开口OP21的面积对绝缘层110的开口OP11的面积的比值可大于或等于0.05并且小于1。开口OP23和开口OP13也可具有相同的面积比值。举例而言，开口的面积可以是通过测量开口的底部的面积来得到。此外，图11中的开口的形状仅为一种示例，且开口可具有任何适合的形状。
绝缘层1121和绝缘层1123(或以下所提到的绝缘层)的材料可包括能够和相邻膜层的材料形成硅键的材料，但不以此为限。举例而言，绝缘层1121和绝缘层1123(或以下所提到的绝缘层)的材料可包括硅烷偶合剂(silane coupling agent)、环氧树脂或其他合适的有机材料，但不以此为限。在一些实施例中，绝缘层1121和绝缘层1123的一厚度T1和绝缘层110的一厚度T2不同。如图2，绝缘层1121和绝缘层1123的厚度T1可小于绝缘层110的厚度T2，但不以此为限。举例而言，可沿方向Z测量绝缘层110的厚度T2，并可沿方向Z测量位于绝缘层110上的一部分的绝缘层1121(或绝缘层1123)的厚度T1。
如图4及图8，接着可进行步骤S107，在绝缘层(如绝缘层1121)上形成一晶种层(如一晶种层1141)，其中晶种层延伸进第二开口(如开口OP21)。如图4，一晶种层1143也可和晶种层1141共同地形成，也就是说，晶种层1141和晶种层1143可以是图案化的晶种层，但不以此为限。在一些实施例中，可分开地形成晶种层1143和晶种层1141，但不以此为限。
在一些实施例中，可在绝缘层110、绝缘层1121和绝缘层1123上通过溅镀制程、薄膜沉积制程或其他合适的制程方式于绝缘层上全面形成一未图案化的晶种层。接着，可通过微影和蚀刻制程来形成晶种层1141和晶种层1143，或可通过激光移除不需要的部分来形成晶种层1141和晶种层1143，但不以此为限。在一些实施例中，可通过网印制程来形成晶种层1141和晶种层1143，但不以此为限。
晶种层1141可形成在绝缘层1121上并延伸进开口OP21，且晶种层1141可和被开口OP21所暴露的金属层1061的上表面1081的一部分接触。晶种层1143可形成在绝缘层1123上并延伸进开口OP23，且晶种层1143可和被开口OP23所暴露的金属层1063的上表面1083的一部分接触。虽然晶种层1141和晶种层1143在图4中可彼此分开，但晶种层1141和晶种层1143可彼此电性连接或电性隔离。此外，绝缘层1121可被晶种层1141完全覆盖，而绝缘层1123可被晶种层1143完全覆盖，但不以此为限。
如图5及图8，接着可进行步骤S109，在晶种层(如晶种层1141)上形成一第二金属层(如一金属层1161)，其中第二金属层透过绝缘层110的第一开口(如开口OP11)及绝缘层(如绝缘层1121)的第二开口(如开口OP21)与第一金属层(如金属层1061)电性连接。金属层1161和一金属层1163可以是图案化的金属层。举例而言，可通过电镀或其他适合的制程在晶种层1141上形成金属层1161并在晶种层1143上形成金属层1163，但不以此为限。
金属层1161可透过绝缘层110的开口OP11、绝缘层1121的开口OP21及开口OP21内的晶种层1141电性连接至金属层1061。金属层1163可透过绝缘层110的开口OP13、绝缘层1121的开口OP23及开口OP23内的晶种层1143电性连接至金属层1063。举例而言，金属层1061、绝缘层110、绝缘层1121、晶种层1141以及金属层1161可形成一重布层(如图6的电子装置10)中的一部分，但不以此为限。金属层1061和金属层1161可以是重布层中的连接件，但不以此为限。
金属层(如无机材料)和绝缘层(如有机材料)由于材料的特性不同，使得金属层和绝缘层之间的附着力较差，进而降低电子装置的可靠度。在现有的技术中，可对绝缘层进行表面处理，使得绝缘层能和金属层产生良好的附着力。然而，表面处理需在真空环境下使用电浆，而真空设备复杂且昂贵。
在本发明中，可在绝缘层110和晶种层1141之间形成绝缘层1121，其中绝缘层1121包括硅烷偶合剂，可以提升晶种层1141(或金属层1161)和绝缘层110之间的附着力，还可省去电浆表面处理以及使用真空设备的需求。以此，可提高电子装置的可靠度，并可节省成本。
接着，可重复上述的步骤在金属层1161和金属层1163上继续形成多层金属层和多层绝缘层的堆叠结构20。如图6，可在基板100上形成多个金属层1161和多个金属层1163，并可在金属层1161和金属层1163上形成绝缘层118、120及122以及金属层124、126及128，但不以此为限。绝缘层118可设置在金属层124和金属层1161(或金属层1163)之间，且金属层124可电性连接至金属层1161。绝缘层120可设置在金属层126和金属层124之间，且金属层126可电性连接至金属层124。绝缘层122可设置在金属层128和金属层126之间，且金属层128可电性连接至金属层126。绝缘层118、120及122的材料可和绝缘层110的材料相同，但不以此为限。
此外，在金属层124和绝缘层118之间可形成一绝缘层130和一晶种层132，在金属层126和绝缘层120之间可形成一绝缘层134和一晶种层136，并且在金属层128和绝缘层122之间可形成一绝缘层138和一晶种层140。绝缘层130、134及138的材料可和绝缘层1121的材料相同，但不以此为限。
接着，可通过移除图1中的离型层102来移除基板100，并可对图1中的晶种层104进行图案化制程以形成一或多个金属层1421和一或多个金属层1423。金属层1421的图案可和金属层1061的图案大致相同，且金属层1423的图案可和金属层1063的图案大致相同，但不以此为限。
此外，一些实施例的电子装置10可以是重布层优先(RDL first)的封装结构。如图6，一芯片117可和上述的金属层及绝缘层的堆叠结构20接合。例如芯片117上的接触件可通过接合垫(bonding pad)119来与金属层128接合，但不以此为限。
请参考图7，其所示为第一实施例的电子装置的局部放大示意图。诚如以上的说明(如图6和图7)，本发明可提供一种电子装置10，其可包括金属层1061、绝缘层110、金属层1161以及绝缘层1121。绝缘层110可设置在金属层1061上，金属层1161可设置在绝缘层110上，绝缘层1121可设置在金属层1161与绝缘层110之间。金属层1161可通过绝缘层110的开口OP11及绝缘层1121的开口OP21与金属层1061电性连接。
如图7，绝缘层110可包括一上表面1101和一侧面1103，侧面1103可和上表面1101连接，上表面110可实质上沿方向X延伸，侧面1103的延伸方向不同于上表面110的延伸方向，且侧面1103可以是一斜面。
绝缘层1121可包括一部分1131和一部分1133，且部分1133可和部分1131连接。绝缘层1121的部分1131可设置在绝缘层110的上表面1101上，绝缘层1121的部分1131实质上沿方向X延伸，也就是说，绝缘层1121的部分1131的延伸方向与绝缘层110的上表面1101的延伸方向可相同，绝缘层1121的部分1133的延伸方向不同于绝缘层1121的部分1131的延伸方向，绝缘层1121的部分1133的延伸方向与绝缘层110的侧面1103的延伸方向可相同，且绝缘层1121的部分1133可设置在绝缘层110的侧面1103上。
晶种层1141可包括一部分1151、一部分1153和一部分1155，且部分1153可连接部分1151和部分1155。部分1153的一端可连接部分1151，且部分1153的另一端可连接部分1155。晶种层1141的部分1151可设置在绝缘层1121的部分1131上并可完全覆盖绝缘层1121的部分1131，但不以此为限。晶种层1141的部分1153可设置在绝缘层1121的部分1133上并可完全覆盖绝缘层1121的部分1133，但不以此为限。晶种层1141的部分1155可设置在开口OP21内的金属层1061的上表面1081的一部分上。其中，部分1151与部分1155可实质上沿方向X延伸，也就是说，部分1151与部分1155的延伸方向与绝缘层110的上表面1101的延伸方向可相同。部分1153的延伸方向不同于部分1151或部分1155的延伸方向，且部分1153的延伸方向与绝缘层110的侧面1103的延伸方向可相同。
此外，电子装置10(如图6和图7)可包括一封装结构，并可包括封装结构中的一重布层(如堆叠结构20)，但不以此为限。重布层(如电子装置10或其中的堆叠结构20)可至少包括金属层1061、绝缘层110、绝缘层1121以及金属层1161。此外，电子装置10中的金属层可例如是重布层中的连接件，但不以此为限。
本发明的电子装置及其制作方法并不以上述实施例为限。下文将继续揭示本发明的其他实施例，然而为了简化说明并突显各实施例之间的差异，下文中使用相同标号标注相同元件，并不再对重复部分作赘述。
请参考图9，其所示为本发明的第二实施例的电子装置的局部放大示意图。本实施例与第一实施例(如图7)不同的地方在于，绝缘层1121还可包括一部分1135，且部分1133可连接部分1131和部分1135。部分1133的一端可连接部分1131，且部分1133的另一端可连接部分1135。其中，部分1131与部分1135可实质上沿方向X延伸，也就是说，部分1131与部分1135的延伸方向与绝缘层110的上表面1101的延伸方向可相同。部分1133的延伸方向不同于部分1131或部分1135的延伸方向，且部分1133的延伸方向与绝缘层110的侧面1103的延伸方向可相同。
绝缘层1121的部分1135可设置在开口OP11内的金属层1061的上表面1081的一部分上，且部分1135可沿方向X延伸。再者，部分1135可被晶种层1141的部分1153及/或部分1155覆盖，且绝缘层1121中的至少一部分(如部分1135)可在开口OP11内和金属层1061重叠。
由于绝缘层1121还可包括部分1135，因此可进一步缩减开口OP21的宽度。本实施例(如图9)的开口OP21具有一宽度W3，且宽度W3小于第一实施例(如图7)的开口OP21的宽度W1。此外本实施例的开口OP21的面积也可小于第一实施例的开口OP21的面积。举例而言，当开口的形状为圆形，则绝缘层1121的开口OP21的宽度W3对绝缘层110的开口OP11的宽度W2的比值(W3/W2)可大于或等于0.5并且小于1。其中，开口OP21的面积和开口OP11的面积的比值可大于或等于0.05并且小于1。开口的形状可选择性的为其他合适的形状，并不以此为限。
请参考图10，其所示为本发明的第三实施例的电子装置的局部放大示意图。本实施例与第二实施例(如图9)不同的地方在于，绝缘层1121还可包括一部分1137，且部分1131可连接部分1137和部分1133。部分1131的一端可连接部分1137，且部分1131的另一端可连接部分1133。部分1137和部分1131可设置在绝缘层110的上表面1101上。此外，晶种层1141的部分1151可设置在绝缘层1121的部分1131上，且晶种层1141的部分1151可覆盖绝缘层1121的部分1131但并未覆盖部分1137。
请参考图12，其所示为本发明的第四实施例的电子装置的示意图。在一些实施例(如图12)中，电子装置10可以是芯片优先(chip first)的封装结构。如图12，金属层及绝缘层的堆叠结构20可设置在一封装层(molding layer)121及一芯片117上，或可在金属层及绝缘层的堆叠结构20上形成封装层121及芯片117，但不以此为限。芯片117可设置在封装层121内，且堆叠结构20可通过金属层1421和金属层1423来与芯片117上的接触件接合，但不以此为限。在一些实施例的芯片优先的封装结构(如图12)及其制作方法中，可不包括图1中的基板100和离型层102，但不以此为限。
另在一些实施例的芯片优先的封装结构及其制作方法中，可包括图1中的基板100和离型层102，但不以此为限。举例而言，基板100和离型层102可设置在封装层121及芯片117下，或离型层102可设置在芯片117和基板100之间以及封装层121和基板100之间，但不以此为限。
综上所述，在本发明的电子装置及其制作方法中，可在绝缘层和晶种层之间形成绝缘层，其中绝缘层包括硅烷偶合剂，可以提升晶种层(或金属层)和绝缘层之间的附着力，还可省去电浆表面处理以及使用真空设备的需求。以此，可提高电子装置的可靠度，并可节省成本。
以上所述仅为本发明的实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电子装置，其特征在于，包括：
一第一金属层；
一第一绝缘层，设置在所述第一金属层上；
一第二金属层，设置在所述第一绝缘层上；以及
一第二绝缘层，设置在所述第二金属层与所述第一绝缘层之间，
其中，所述第二金属层透过所述第一绝缘层的一第一开口及所述第二绝缘层的一第二开口与所述第一金属层电性连接。
2.如权利要求1所述的电子装置，其特征在于，所述第二绝缘层的一厚度和所述第一绝缘层的一厚度不同。
3.如权利要求1所述的电子装置，其特征在于，所述第二绝缘层的所述第二开口的一宽度对所述第一绝缘层的所述第一开口的一宽度的一比值大于或等于0.5并且小于1。
4.如权利要求1所述的电子装置，其特征在于，所述第二绝缘层中的至少一部分在所述第一开口内和所述第一金属层重叠。
5.如权利要求1所述的电子装置，其特征在于，还包括一重布层，且所述重布层包括所述第一金属层、所述第一绝缘层、所述第二绝缘层以及所述第二金属层。
6.一种电子装置的制作方法，其特征在于，包括：
在一基板上形成一第一金属层；
在所述基板和所述第一金属层上形成一第一绝缘层，其中所述第一绝缘层包括一第一开口，且所述第一开口暴露所述第一金属层的一上表面；
在所述第一绝缘层上形成一第二绝缘层，其中所述第二绝缘层延伸进所述第一开口，所述第二绝缘层包括一第二开口，且所述第二开口设置在所述第一开口内；
在所述第二绝缘层上形成一晶种层，其中所述晶种层延伸进所述第二开口；以及
在所述晶种层上形成一第二金属层，其中所述第二金属层透过所述第一绝缘层的所述第一开口及所述第二绝缘层的所述第二开口与所述第一金属层电性连接。
7.如权利要求6所述的电子装置的制作方法，其特征在于，所述第二绝缘层的一厚度和所述第一绝缘层的一厚度不同。
8.如权利要求6所述的电子装置的制作方法，其特征在于，所述第二绝缘层的所述第二开口的一宽度对所述第一绝缘层的所述第一开口的一宽度的一比值大于或等于0.5并且小于1。
9.如权利要求6所述的电子装置的制作方法，其特征在于，所述第二绝缘层中的至少一部分在所述第一开口内和所述第一金属层重叠。
10.如权利要求6所述的电子装置的制作方法，其特征在于，所述第一金属层、所述第一绝缘层、所述第二绝缘层以及所述第二金属层形成一重布层。
CN202111094921.5A 2021-09-17 2021-09-17 电子装置及其制作方法 Pending CN115831923A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111094921.5A CN115831923A (zh) 2021-09-17 2021-09-17 电子装置及其制作方法
TW111100531A TW202315019A (zh) 2021-09-17 2022-01-06 電子裝置及其製作方法
US17/736,067 US20230089751A1 (en) 2021-09-17 2022-05-03 Electronic device and manufacturing method thereof
EP22191114.2A EP4152364A1 (en) 2021-09-17 2022-08-19 Electronic device and manufacturing method thereof
KR1020220104302A KR20230041598A (ko) 2021-09-17 2022-08-19 전자 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111094921.5A CN115831923A (zh) 2021-09-17 2021-09-17 电子装置及其制作方法

Publications (1)

Publication Number Publication Date
CN115831923A true CN115831923A (zh) 2023-03-21

Family

ID=83004868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111094921.5A Pending CN115831923A (zh) 2021-09-17 2021-09-17 电子装置及其制作方法

Country Status (5)

Country Link
US (1) US20230089751A1 (zh)
EP (1) EP4152364A1 (zh)
KR (1) KR20230041598A (zh)
CN (1) CN115831923A (zh)
TW (1) TW202315019A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
KR102440119B1 (ko) * 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10867890B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Mutli-chip package with encapsulated conductor via

Also Published As

Publication number Publication date
US20230089751A1 (en) 2023-03-23
TW202315019A (zh) 2023-04-01
EP4152364A1 (en) 2023-03-22
KR20230041598A (ko) 2023-03-24

Similar Documents

Publication Publication Date Title
US8860217B1 (en) Electronic device package
CN111524927B (zh) 驱动基板及其制备方法和显示装置
TW200812448A (en) Flexible electronic assembly
US20170098740A1 (en) Semiconductor unit, semiconductor device, light-emitting apparatus, display apparatus, and method of manufacturing semiconductor device
US20230380071A1 (en) Electronic device
US20210400819A1 (en) Circuit structure and fabrication method thereof
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
CN115831923A (zh) 电子装置及其制作方法
TWI819692B (zh) 電子裝置
US20240038550A1 (en) Method for manufacturing electronic device
US20240128184A1 (en) Electronic device and manufacturing method thereof
US20230413433A1 (en) Electronic device and method of forming electronic device
US20240014116A1 (en) Electronic device
US20230411230A1 (en) Electronic device and manufacturing method thereof
US11830833B2 (en) Electronic substrate and electronic device
US20230178447A1 (en) Method for manufacturing composite layer circuit structure of electronic device
EP4131373A2 (en) Package device
TWI819653B (zh) 電子裝置與形成電子裝置的方法
US11864456B2 (en) Method for manufacturing electronic device
KR20230114162A (ko) 전자 장치의 패키지 구조 제조 방법
TW202401694A (zh) 電子裝置及其製造方法
CN114188228A (zh) 金属结构的制作方法
CN117936484A (zh) 电子装置及其制造方法
CN117913055A (zh) 电子装置及其制造方法
CN113972308A (zh) 电子基板以及电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination