KR20230041598A - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230041598A
KR20230041598A KR1020220104302A KR20220104302A KR20230041598A KR 20230041598 A KR20230041598 A KR 20230041598A KR 1020220104302 A KR1020220104302 A KR 1020220104302A KR 20220104302 A KR20220104302 A KR 20220104302A KR 20230041598 A KR20230041598 A KR 20230041598A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
opening
metal layer
metal
Prior art date
Application number
KR1020220104302A
Other languages
English (en)
Inventor
커이야 카오
헝이 쳉
Original Assignee
이노럭스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노럭스 코포레이션 filed Critical 이노럭스 코포레이션
Publication of KR20230041598A publication Critical patent/KR20230041598A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

전자 장치는 제1 금속층, 제1 절연층, 제2 금속층 및 제2 절연층을 포함한다. 제1 절연층은 제1 금속층 상에 배치되고, 제2 금속층은 제1 절연층 상에 배치되며, 및 제2 절연층은 제2 금속층과 제1 절연층 사이에 배치된다. 제2 금속층은 제1 절연층의 제1 개구부 및 제2 절연층의 제2 개구부를 통해 제1 금속층과 전기적으로 연결된다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시의 전자 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 금속층과 절연층의 접착력(adhesion)을 향상시키는 전자 장치 및 그 제조 방법에 관한 것이다.
최근, 전자 장치들이 소형화되고 전자 장치들에 더 많은 구성 요소들이 통합되어야 함에 따라, 구성 요소들 사이의 금속 트레이스들(metal traces)의 디자인 및 품질이 전자 장치들의 신뢰성에 영향을 미친다. 금속 트레이스 구조에서, 금속층과 절연층이 상이한 물질 속성들을 가지기 때문에, 금속층과 절연층 사이의 접착력이 좋지 않아(poor), 전자 장치의 신뢰성을 감소시킨다. 따라서, 금속 트레이스 품질을 개선하는 방법은 추가 개선이 필요한 이슈이다.
본 개시의 일 실시예는 제1 금속층, 제1 절연층, 제2 금속층 및 제2 절연층을 포함하는 전자 장치를 제공한다. 제1 절연층은 제1 금속층 상에 배치되고, 제2 금속층은 제1 절연층 상에 배치되며, 제2 절연층은 제2 금속층과 제1 절연층 사이에 배치된다. 제2 금속층은 제1 절연층의 제1 개구부 및 제2 절연층의 제2 개구부를 통해 제1 금속층과 전기적으로 연결된다.
본 개시의 일 실시예는 다음의 단계들을 포함하는 전자 장치의 제조 방법을 제공한다. 기판 상에 제1 금속층이 형성된다. 기판 및 제1 금속층 상에 제1 절연층이 형성되고, 제1 절연층은 제1 개구부를 포함하고, 제1 개구부는 제1 금속층의 상면을 노출시킨다. 제2 절연층이 제1 절연층 상에 형성되고, 제2 절연층이 제1 개구부 내로 연장되고, 제2 절연층이 제2 개구부를 포함하고, 제2 개구부는 제1 개구부에 배치된다. 시드층이 제2 절연층 상에 형성되고, 시드층이 제2 개구부 내로 연장된다. 시드층 상에 제2 금속층이 형성되고, 제2 금속층은 제1 절연층의 제1 개구부 및 제2 절연층의 제2 개구부를 통해 제1 금속층과 전기적으로 연결된다.
본 개시의 이러한 목적 및 다른 목적들은 다양한 도면들(figures) 및 드로잉들(drawings)에 예시된 실시예의 다음의 상세한 설명을 읽은 후 당업자에게 의심할 여지 없이 명백해질 것이다.
도 1, 도 2, 도 3, 도 4, 도 5 및 도 6은 본 발명의 제1 실시예에 따른 전자 장치의 제조 방법을 설명하는 개략적인 단면도들(cross-sectional diagrams)이다.
도 7은 본 발명의 제1 실시예에 따른 전자 장치의 부분적으로 확대된 개략 단면도이다.
도 8은 본 발명의 제1 실시예에 따른 전자 장치의 제조 방법의 단계들(steps)의 순서도이다.
도 9는 본 발명의 제2 실시예에 따른 전자 장치의 부분적으로 확대된 개략적인 단면도이다.
도 10은 본 발명의 제3 실시예에 따른 전자 장치의 부분적으로 확대된 개략도이다.
도 11은 본 발명의 일 실시예에 따른 절연층(insulating layer)의 개구부의 개략적인 상면도(top view)이다.
도 12는 본 발명의 제4 실시예에 따른 전자 장치의 개략적인 단면도이다.
이하, 본 개시의 컨텐츠들이 구체적인 실시예들 및 도면들을 참조하여 상세하게 설명될 것이다. 설명의 명확성의 목적들 및 독자들에 의해 쉽게 이해될 수 있도록 다음 도면들은 전자 장치들 또는 전자 장치들의 일부의 간략한(simplified) 개략도들일 수 있고, 그 안의 구성 요소들은 축적에 맞게 그려지지 않을 수 있다. 도면들에서 구성 요소들의 개수들 및 치수들(dimensions)은 예시에 불과하며, 본 개시의 범위를 한정하려는 의도가 아니다.
특정 구성 요소들을 지칭하기 위해 특정 용어들이 본 개시의 명세서 및 첨부된 청구항들 전체에 걸쳐 사용된다. 당업자는 전자 장비 제조업체들이 구성 요소를 상이한 이름들로 지칭할 수 있으며, 이 문서는 이름이 상이하지만 기능이 없는 구성 요소들을 서로 구별하려는 의도가 아님을 이해해야 한다. 다음의 설명 및 청구항들에서, "포함한다(comprise)", "포함한다(include)", 및 "가지다(have)"의 용어들은 개방형(open-ended) 패션(fashion)으로 사용되고, 따라서 "를 포함하지만 이에 한정되지는 않음…"으로 해석되어야 한다.
구성 요소 또는 층이 다른 구성 요소 또는 층 "위에" 또는 "~위에 배치된" 것으로 언급되거나, 다른 구성 요소 또는 층에 "연결된" 것으로 언급되는 경우, 이는 다른 구성 요소 또는 층에 직접 또는 다른 구성 요소 또는 층에 직접 연결되거나, 두 구성 요소들 또는 층들 사이에 삽입된 구성 요소 또는 층이 있을 수 있다(간접 경우(indirect case)). 반대로, 구성 요소가 다른 구성 요소 또는 층에 "직접(directly on)", 다른 구성 요소 또는 층에 "~ 위에 직접 배치된(directly disposed on)", 또는 다른 구성 요소 또는 층에 "~와 직접 연결된(directly connected to)" 것으로 언급되는 경우, 두 구성 요소들 또는 층들 사이에 삽입된 구성 요소들 또는 층들이 없다. 또한, 상이한 구성 요소들 사이의 배치 관계는 도면들의 내용에 의해 설명될 수 있다.
전기적 연결은 직접 연결 또는 간접 연결일 수 있다. 두 요소들이 전기적으로 연결되는 경우, 전기 신호들은 직접 접촉에 의해 전송될 수 있고, 두 요소들 사이에는 다른 요소들이 존재하지 않는다. 두 요소들이 전기적으로 연결되는 경우, 두 요소들을 브리징(bridging)하는 중간 요소를 통해 전기 신호들이 전송될 수 있다. 전기 연결은 커플링이라고도 지칭된다.
또한, "제1", "제2", "제3" 등의 용어들이 본 명세서에서 다양한 구성 요소들을 설명하기 위해 사용될 수 있으나, 이러한 구성 요소들은 이러한 용어들에 의해 제한되어서는 안 된다는 것을 이해해야 한다. 이러한 용어들은 다른 구성 요소들을 구별하는데 사용될 수 있다. 청구항들에서 동일한 용어들이 사용되지 않을 수 있고, 청구항들에 제시된 구성 요소들의 순서에 따라, "제1", "제2", "제3" 등의 용어들로 청구항들에서의 구성 요소들이 설명될 수 있다. 따라서, 아래에서 논의되는 제1 구성 요소는 본 개시를 벗어나지 않으면서 청구항들에서 제2 구성 요소로 명명될 수 있다.
본 개시의 실시예들에 따르면, 각 구성 요소의 너비, 두께, 높이 또는 면적, 또는 구성 요소들 간의 거리 또는 간격은 광학현미경(optical microscopy, OM), 주사전자현미경(scanning electron microscope, SEM), 막 두께 프로파일 측정기(film thickness profile measuring instrument)(α-단계), 엘립소미터(ellipsometer), 또는 다른 적절한 방법들을 이용하여 측정될 수 있다. 구체적으로, 일부 실시예들에 따르면, 주사전자현미경은 측정하고자 하는 구성 요소들을 함유하는 단면(cross-sectional) 구조 이미지의 획득에 이용될 수 있고, 각 구성 요소의 폭, 두께, 높이 또는 면적, 또는 구성 요소들 사이의 거리 또는 간격(spacing)을 측정하고, (통합과 같은) 적절한 방법들을 통해 구성 요소의 볼륨을 획득할 수 있다.
여기서, 용어들 "약(about)", "~와 동일한(equal to)", "동일한(equal)" 또는 "같은(the same)", "실질적으로(substantially)" 또는 "대략(approximately)"은 일반적으로 주어진 값의 20% 이내, 또는 주어진 값의 10%, 5%, 3%, 2%, 1% 또는 0.5% 이내를 의미한다.
다음의 실시예들에 따르면, 본 개시의 사상을 벗어나지 않으면서 다른 실시예들의 특징들을 대체, 재조합 또는 혼합하여 다른 실시예들을 구성할 수 있음을 이해해야 한다.
본 개시의 전자 장치들은, 예를 들어, 패키지 부품, 디스플레이 장치, 안테나 장치, 터치 디스플레이 장치, 곡면 디스플레이 장치, 또는 비사각형(non-rectangular) 디스플레이 장치(자유 형상의(free shaped) 디스플레이 장치)를 포함할 수 있으나, 이에 한정되지는 않는다. 전자 장치들은 구부릴 수 있거나(bendable) 유연한(flexible) 전자 장치들일 수 있다. 전자 장치들은, 예를 들어, 발광 다이오드(light-emitting diode, LED), 액정(liquid crystal), 형광(fluorescence), 인광체(phosphor), 다른 적절한 디스플레이 매체, 또는 이들의 조합을 포함할 수 있으나, 이에 한정되지는 않는다. 발광 다이오드는, 예를 들어, 유기발광 다이오드(organic light emitting diode, OLED), 무기발광 다이오드(inorganic light-emitting diode), 미니 발광 다이오드(mini light emitting diode, mini-LED), 마이크로 발광 다이오드(micro light emitting diode, micro-LED), 또는 (QLED, QDLED와 같은) 양자점들(quantum dots, QDs) 발광 다이오드, 다른 적합한 재료들, 또는 임의의 조합을 포함할 수 있으나, 이에 한정되지는 않는다. 디스플레이 장치들은, 예를 들어, 타일드 디스플레이 장치를 포함할 수 있으나, 이에 한정되지는 않는다.
안테나 장치는, 예를 들어, 액정(liquid crystal) 안테나, 또는 다른 종류의 안테나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 안테나 장치는, 예를 들어, 타일드(tiled) 안테나 장치를 포함할 수 있으나, 이에 한정되는 것은 아니다. 본 개시의 전자 장치들은 전술한 장치들의 임의의 조합일 수 있음에 유의해야 하나, 이에 한정되는 것은 아니다. 또한, 전자 장치들의 외관은 직사각형, 원형, 다각형, 구부러진 에지들을 갖는 모양, 또는 다른 적절한 모양들일 수 있다. 전자 장치들은 디스플레이 장치, 안테나 장치, 또는 타일드 장치를 지원하기 위해 구동 시스템(driving system), 제어 시스템, 광원 시스템, 선반 시스템(shelf system) 등과 같은 주변적인 시스템들을 가질 수 있다. 다음의 전자 장치들은 패키지 부품을 예로 들 수 있으나, 이에 한정되는 것은 아니다.
방향 X 및 방향 Z는 다음 도면들에 도시된다. 본 개시의 전자 장치(10)는, 예를 들어 패키지 부품(package component)일 수 있고, 전자 장치(10)는 복수의 절연층들 및 복수의 금속층들을 포함할 수 있고, 이러한 절연층들 및 이러한 금속층들은, 예를 들어, 패키지 부품에서 재배선층(redistribution layer, RDL)을 형성할 수 있으나, 이에 한정되는 것은 아니다. 개략적인 단면도(예를 들어, 본 발명의 도 6)에서, 전자 장치(10)는 Z 방향을 따라 하나씩 교대로 적층된(stacked) 절연층들 및 도전층들(conductive layers)로 형성될 수 있다.
Z 방향은 전자 장치(10)에서 절연층들과 금속층들의 적층 방향일 수 있으나, 이에 한정되는 것은 아니다. X 방향은, 예를 들어, 절연층의 연장 방향일 수 있으나, 이에 한정되는 것은 아니다. Z 방향은 X 방향에 수직일 수 있다. Z 방향은 수직 투영 방향(vertical projection direction) 또는 탑뷰(top-view) 방향으로도 지칭될 수 있다. 구조의 공간적 관계(spatial relationship)는 다음 도면들에서 X 방향 및 Z 방향에 따라 설명될 수 있다.
도 1 내지 도 8을 참조하면, 도 1 내지 도 6은 본 발명의 제1 실시예에 따른 전자 장치의 제조 방법을 설명하는 개략적인 단면도들이고, 도 8은 본 발명의 제1 실시예에 따른 전자 장치의 제조 방법의 단계들의 순서도이다. 도 1 및 도 8에 도시된 바와 같이, 단계(S101)은 기판(100) 상에 (금속층(1061)과 같은) 제1 금속층을 형성하기 위해 수행될 수 있다. 먼저, 기판(100)이 제공될 수 있고, 기판(100)의 재료는 유리, 석영(quartz), 사파이어(sapphire), (폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(PET)와 같은) 폴리머들(polymers), 및/또는 가요성 기판(flexible substrate) 또는 강성 기판(rigid substrate)으로 사용되기에 다른 적합한 재료들을 포함하나, 이에 제한되지는 않는다.
다음으로, 기판(100) 상에 이형층(release layer)(102)이 형성될 수 있고, 이형층(102) 상에 시드층(104)이 형성될 수 있다. 예를 들어, 기판(100) 상에 이형층(102)이 완전히 형성되고, 이형층(102) 상에 시드층(104)이 완전히(fully) 형성될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 이형층(102)의 물질은 실리콘 산화물(silicon oxide, SiOx), 실리콘 질화물(silicon nitride, SiNx), 실리콘 산질화물(silicon oxynitride, SiOxNy), (수지(resin), 에폭시 수지(epoxy resin), 아크릴산(acrylic acid), 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)와 같은) 폴리머들 또는 다른 적절한 물질들을 포함할 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 시드층(104)(또는 후술되는 시드층들)의 물질은 구리, 티타늄, 알루미늄, 니켈, 몰리브덴(molybdenum), 이들의 조합, 또는 다른 적절한 금속 물질들을 포함할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 시드층(104)(또는 후술되는 시드층들)은 전기도금(electroplating) 또는 다른 적절한 프로세스들에 의해 형성될 수 있으나, 이에 한정되지는 않는다.
다음으로, 금속층(1061)(또는 제1 금속층으로 지칭될 수 있음)이 시드층(104) 상에 형성될 수 있다. 도 1에 도시된 바와 같이, 금속층(1063)도 금속층(1061)과 함께 형성될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 금속층(1063) 및 금속층(1061)은 별도로 형성될 수 있으나, 이에 한정되지는 않는다. 금속층(1061) 및 금속층(1063)은 패턴화된(patterned) 금속층일 수 있다. 일부 실시예들에서, 금속층은 시드층(104)의 전체 표면에 걸쳐 형성될 수 있고, 금속층(또는 후술되는 금속층들)은 전기 도금, 물리 기상 증착(physical vapor deposition, PVD), 원자층 증착(atomic layer deposition, ALD), 금속 유기 화학 기상 증착(metal organic chemical vapor deposition, MOCVD) 또는 다른 적절한 프로세스들에 의해 형성될 수 있으나, 이에 한정되지는 않는다. 그런 다음, 금속층(1061) 및 금속층(1063)은 포토리소그래피 및 식각 프로세스들에 의해 형성될 수 있고, 금속층(1061) 및 금속층(1063)은 레이저를 통해 불필요한 금속 부분들을 제거함으로써 형성될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 금속층(1061) 및 금속층(1063)은 스크린 프린팅 프로세스에 의해 형성될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 금속층(1061)의 물질 및 금속층(1063) (또는 후술되는 금속층들)은 구리(copper, Cu), 티타늄(titanium, Ti), 알루미늄(aluminum, Al), 니켈(nickel, Ni), 몰리브덴(molybdenum, Mo), 이들의 조합, 이들의 합금, 전술한 금속들의 합금들의 조합, 또는 다른 적절한 금속 물질들을 포함할 수 있으나, 이에 한정되지는 않는다.
도 2 및 도 8에 도시된 바와 같이, 그 다음 단계(S103)이 기판(100) 및 (금속층(1061)과 같은) 제1 금속층 상에 절연층(110)(또는 제1 절연층으로 지칭될 수 있음)을 형성하도록 수행될 수 있고, 절연층(110)은 (개구부 OP11과 같은) 제1 개구부를 포함하고, 제1 개구부는 제1 금속층의 (상면(1081)과 같은) 상면을 노출시킨다. 절연층(110)(또는 후술되는 절연층들)의 물질은 유기 또는 무기 절연 물질들을 포함할 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 절연층(110)(또는 후술되는 절연층들)의 물질은 폴리이미드와 같은, 유기 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 절연층(110)(또는 후술되는 절연층들)의 물질은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 실리콘 산질화물(SiOxNy)과 같은 무기 절연 물질을 포함할 수 있으나, 이에 한정되지는 않는다.
일부 실시예들에서, 시드층(104), 금속층(1061) 및 금속층(1063) 상에 패턴화되지 않은 절연층이 완전히 형성될 수 있고, 패턴화되지 않은 절연층은 적절한 코팅 프로세스(coating process), 라미네이팅 프로세스(laminating process), 물리 기상 증착(physical vapor deposition, PVD), 원자층 증착(atomic layer deposition, ALD) 또는 다른 적절한 박막 증착 프로세스들에 의해 형성될 수 있으나, 이에 한정되지는 않는다. 다음으로, 개구부(OP11) 및 개구부(OP13)는 포토리소그래피(photolithography) 및 식각 프로세스들(etching processes)에 의해 형성될 수 있으나, 이에 한정되지는 않는다. 개구부(OP11)는 금속층(1061)의 상면(1081)의 일부를 노출시키고, 개구부(OP13)는 금속층(1063)의 상면(1083)의 일부를 노출시킬 수 있다.
도 3 및 도 8에 도시된 바와 같이, 그 다음 단계(S105)가 절연층(110) 위에 (절연층(1121)과 같은 또는 제2 절연층으로 지칭될 수 있는) 절연층을 형성하도록 수행될 수 있고, 절연층은 (개구부(OP11)와 같은) 제1 개구부 내로 연장되고, 절연층은 (개구부(OP21)와 같은) 제2 개구부를 포함하며, 제2 개구부는 제1 개구부에 배치된다. 도 3에 도시된 바와 같이, 절연층(1123)은 절연층(1121)과 함께 형성될 수 있으나, 이에 한정되지는 않는다. 절연층(1121) 및 절연층(1123)은 패터닝된 절연층일 수 있다.
일부 실시예들에서, 절연층(110) 상에 패턴화되지 않은 절연층이 완전히 형성될 수 있고, 슬릿 코팅(slit coating), 스핀 코팅, 열 기상 증착 또는 다른 적절한 박막 성장 프로세스들에 의해 패턴화되지 않은 절연층이 형성될 수 있으나, 이에 한정되지는 않는다. 절연층(1121) 및 절연층(1123)은 단층 물질(single-layered material) 또는 복합 물질(composite material)의 절연층들일 수 있다. 절연층(1121) 및 절연층(1123)은 절연층(110) 상에 함께 형성될 수 있다. 즉, 절연층(110) 상에 완전히 형성된 패턴화되지 않은 절연층은 포토리소그래피 및 에칭 프로세스들과 같은 프로세스들로 패턴화되어(patterned) 절연층(1121) 및 절연층(1123)을 형성하고, 또는 절연층(1121) 및 절연층(1123)은 레이저를 통해 불필요한 부분들을 제거함으로써 형성될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 절연층(1121) 및 절연층(1123)은 스크린 프린팅 프로세스(screen printing process)에 의해 형성될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 절연층(1121) 및 절연층(1123)은 별도로 형성될 수 있으나, 이에 한정되지는 않는다. 또한, 절연층(1121) 및 절연층(1123)은 접촉하지 않고 서로 분리될 수 있다.
절연층(1121)은 개구부(OP11) 내로 연장될 수 있고, 절연층(1121)은 개구부(OP21)를 포함할 수 있다. 절연층(1123)은 개구부(OP13) 내로 연장될 수 있고, 절연층(1123)은 개구부(OP23)을 포함할 수 있다. 개구부(OP21)는 개구부(OP11)에 배치되고, 개구부(OP23)는 개구부(OP13)에 배치된다. 개구부(OP21)는 금속층(1061)의 상면(1081)의 일부(portion)를 노출시킬 수 있고, 개구부(OP23)는 금속층(1063)의 상면(1083)의 일부를 노출시킬 수 있다.
절연층(1121)의 개구부(OP21)는 폭(W1)을 갖고, 절연층(110)의 개구부(OP11)는 폭(W2)을 가지며, 폭(W1)은 폭(W2)와 상이할 수 있다. 도 3에 도시된 바와 같이, 폭(W1)은 폭(W2) 보다 작을 수 있다. 일부 실시예들에서, 절연층(1121)의 개구부(OP21)의 폭(W1)과 절연층(110)의 개구부(OP11)의 폭(W2)의 비율(W1/W2)은 0.5 이상 1 미만일 수 있다. 개구부(OP23)와 개구부(OP13)도 동일한 폭 비율을 가질 수 있다. 예를 들어, 개구부의 폭은 개구부의 바닥(bottom)의 너비를 측정하여 얻을 수 있고, 개구부의 바닥은 하부층(underlying layer)의 상면을 노출시킬 수 있다.
또한, 절연층의 개구부의 개략적인 상면도(top view)인 도 11을 참조하라. 도 11에 도시된 바와 같이, 절연층(1121)의 개구부(OP21)의 면적(area)은 절연층(110)의 개구부(OP11)의 면적과 상이할 수 있다. 예를 들어, 절연층(1121)의 개구부(OP21)의 면적은 절연층(110)의 개구부(OP11)의 면적 보다 작을 수 있다. 일부 실시예들에서, 절연층(1121)의 개구부(OP21)의 면적에 대한 절연층(110)의 개구부(OP11)의 면적의 비율은 0.05 이상 1 미만일 수 있다. 개구부(OP23)와 개구부(OP13)도 동일한 면적 비율을 가질 수 있다. 예를 들어, 개구부의 면적은 개구부의 바닥의 면적을 측정하여 얻을 수 있다. 더욱이, 도 11에 도시된 바와 같은 개구부의 형상(shape)은 예시일 뿐이고, 개구부는 임의의 적절한 형상을 가질 수 있다.
절연층(1121) 및 절연층(1123) (또는 후술되는 절연층들)의 물질들은 인접층(adjacent layer)의 물질과 실리콘 본드(silicon bond)를 형성할 수 있는 물질들을 포함할 수 있으나, 이에 한정되지는 않는다. 예를 들어, 절연층(1121) 및 절연층(1123) (또는 후술되는 절연층들)의 물질들은 실란 커플링제(silane coupling agent), 에폭시 수지 또는 다른 적절한 유기 물질들을 포함할 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 절연층(1121) 및 절연층(1123)의 두께(T1)과 절연층(110)의 두께(T2)는 상이하다. 도 3에 도시된 바와 같이, 절연층(1121) 및 절연층(1123)의 두께(T1)은 절연층(110)의 두께(T2) 보다 얇을 수 있으나, 이에 한정되지는 않는다. 예를 들어, 절연층(110)의 두께(T2)는 Z 방향을 따라 측정될 수 있고, 절연층(110) 상에 위치되는 절연층(1121) (또는 절연층(1123))의 부분의 두께(T1)는 Z 방향을 따라 측정될 수 있다.
도 4 및 도 8에 도시된 바와 같이, 그 다음 단계(S107)가 (절연층(1121)과 같은) 절연층 위에 (시드층(1141)과 같은) 시드층을 형성되도록 수행될 수 있고, 시드층은 (개구부(OP21)과 같은) 제2 개구부 내로 연장된다. 도 4에 도시된 바와 같이, 시드층(1143)은 시드층(1141)과 함께 형성될 수 있다. 즉, 시드층(1141)과 시드층(1143)은 패턴화된 시드층일 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 시드층(1143) 및 시드층(1141)은 별도로 형성될 수 있으나, 이에 한정되지는 않는다.
일부 실시예들에서, 패턴화되지 않은 시드층이 스퍼터링(sputtering), 박막 증착 또는 다른 적절한 프로세스들에 의해 절연층(1121) 및 절연층(1123) 상에 완전히 형성될 수 있다. 그 다음, 시드층(1141) 및 시드층(1143)이 포토리소그래피 및 식각 프로세스들에 의해 형성될 수 있고, 시드층(1141) 및 시드층(1143)은 레이저를 통해 불필요한 부분들을 제거하여 형성될 수 있으나, 이에 한정되지는 않는다. 일부 실시예들에서, 시드층(1141) 및 시드층(1143)은 스크린 프린팅 프로세스들에 의해 형성될 수 있으나, 이에 한정되지는 않는다.
시드층(1141)은 절연층(1121) 상에 형성될 수 있고 개구부(OP21) 내로 연장되며, 시드층(1141)은 개구부(OP21)에 의해 노출된 금속층(1061)의 상면(1081)의 부분과 접할 수 있다. 시드층(1143)은 절연층(1123) 상에 형성될 수 있고 개구부(OP23) 내로 연장되며, 시드층(1143)은 개구부(OP23)에 의해 노출된 금속층(1063)의 상면(1083)의 부분과 접할 수 있다. 도 4에서 시드층(1141)과 시드층(1143)이 서로 분리될 수 있지만, 시드층(1141)과 시드층(1143)은 전기적으로 서로 연결되거나 전기적으로 서로 분리될(isolated) 수 있다. 또한, 절연층(1121)은 시드층(1141)에 의해 완전히 커버될 수 있고, 절연층(1123)은 시드층(1143)에 의해 완전히 커버될 수 있으나, 이에 한정되지는 않는다.
도 5 및 도 8에 도시된 바와 같이, 그 다음 단계(S109)가 (시드층(1141)과 같은) 시드층 상에 (금속층(1161)과 같은) 제2 금속층 상에 형성하도록 수행될 수 있고, 제2 금속층은 (절연층(1121)과 같은) 절연층(110)의 (개구부(OP11)와 같은) 제1 개구부 및 (절연층(1121)과 같은) 절연층의 (개구부(OP21)와 같은) 제2 개구부를 통해 (금속층(1061)과 같은) 제1 금속층에 전기적으로 연결될 수 있다. 금속층(1161) 및 금속층(1163)은 패턴화된 금속층일 수 있다. 예를 들어, 금속층(1061)은 시드층(1141) 상에 형성될 수 있고, 금속층(1163)은 시드층(1143) 상에 전기 도금 또는 다른 적절한 프로세스들에 의해 형성될 수 있으나, 이에 한정되지는 않는다.
금속층(1161)은 절연층(110)의 개구부(OP11), 절연층(1121)의 개구부(OP21), 개구부(OP21)에서 시드층(1141)을 통해 금속층(1061)과 전기적으로 연결될 수 있다. 금속층(1163)은 절연층(110)의 개구부(OP13), 절연층(1123)의 개구부(OP23), 개구부(OP23)에서 시드층(1143)을 통해 금속층(1163)과 전기적으로 연결될 수 있다. 예를 들어, 금속층(1061), 절연층(110), 절연층(1121), 시드층(1141) 및 금속층(1161)은 (도 6의 전자 장치(10)와 같은) 재배선층의 일부를 구성할 수 있으나, 이에 한정되지는 않는다. 금속층(1061) 및 금속층(1161)은 재배선층에서 연결 요소들일 수 있으나, 이에 한정되지는 않는다.
(무기물과 같은) 금속층과 (유기물과 같은) 절연층의 물질 속성들은 상이하여, 금속층과 절연층 사이의 접착력이 좋지 않고(poor), 그것 때문에 전자 장치의 신뢰성이 감소할 수 있다. 현재 기술에서는, 절연층과 금속층 사이의 우수한 접착력을 획득하기 위해 표면 처리에 의해 프로세스될(processed) 수 있다. 그러나, 표면 처리는 진공 환경에서 플라즈마 사용을 요구하고, 진공 장비는 복잡하고(complicated) 비싸다.
본 개시에서, 절연층(1121)은 절연층(110)과 시드층(1141) 사이에 형성될 수 있고, 절연층(1121)은 시드층(1141) (또는 금속층(1161))과 절연층(110) 사이의 접착력을 증가시키는 실란 커플링제를 포함하므로, 플라즈마 표면 처리(plasma surface treatment) 및 진공 장비(vacuum equipment)가 요구되지 않을 수 있다. 이런 식으로, 전자 장치의 신뢰성이 개선될 수 있고, 그의 비용도 절감될 수 있다.
다음으로, 전술된 단계들이 반복하여 금속층(1161) 및 금속층(1163) 상에 다중 금속층들 및 다중 절연층들의 적층 구조(stacked structure)(20)를 형성하기 위해 반복될 수 있다. 도 6에 도시된 바와 같이, 복수의 금속층들(1161) 및 복수의 금속층들(1163)은 기판(100) 상에 형성될 수 있고, 복수의 절연층들(118, 120, 및 122) 및 복수의 금속층들(124, 126, 및 128)은 금속층들(1161) 및 금속층들(1163) 상에 형성될 수 있으나, 이로 한정되지는 않는다. 절연층(118)은 금속층(124) 및 금속층(1161) (또는 금속층(1163)) 사이에 배치될 수 있고, 금속층(124)은 금속층(1161)과 전기적으로 연결될 수 있다. 절연층(120)은 금속층(126)과 금속층(124) 사이에 배치되고, 금속층(126)은 금속층(124)과 전기적으로 연결될 수 있다. 절연층(122)은 금속층(128)과 금속층(126) 사이에 배치될 수 있고, 금속층(128)은 금속층(126)과 전기적으로 연결될 수 있다. 절연층들(118, 120, 122)의 물질은 절연층(110)의 물질과 동일할 수 있으나, 이에 한정되지는 않는다.
또한, 금속층(124) 및 절연층(118) 사이에는 절연층(130)과 시드층(132)이 형성될 수 있고, 금속층(126) 및 절연층(120) 사이에 절연층(134) 및 시드층(136)이 형성될 수 있으며, 금속층(128) 및 절연층(122) 사이에 절연층(138) 및 시드층(140)이 형성될 수 있다. 절연층들(130, 134, 및 138)의 물질은 절연층(1121)의 물질과 동일할 수 있으나, 이에 한정되지는 않는다.
다음으로, 도 1에서 이형층(102)을 제거함으로써 기판(100)이 제거될 수 있고, 패터닝 프로세스가 하나 이상의 금속층들(1421) 및 하나 이상의 금속층들(1423)을 형성하기 위해 도 1에서 시드층(104) 상에 수행될 수 있다. 금속층(1421)의 패턴은, 금속층(1061)의 패턴과 실질적으로 동일할 수 있고, 금속층(1423)의 패턴은 금속층(1063)의 패턴과 실질적으로 동일할 수 있으나, 이에 한정되지는 않는다.
또한, 일부 실시예들의 전자 장치(10)는 재배선층 제1 (RDL 제1) 패키지 구조일 수 있다. 도 6에 도시된 바와 같이, 칩(117)은 전술된 절연층들 및 금속층들의 적층 구조(20)에 접합될 수 있다. 예를 들어, 칩(117) 상의 접촉은 본딩 패드들(bonding pads)(119)을 통해 금속층(128)에 접합될 수 있으나, 이에 한정되지는 않는다.
본 개시의 제1 실시예에 따른 전자 장치의 부분적으로 확대된 개략도인 도 7을 참조하라. 전술된 설명들과 같이 (도 6 및 도 7 참조), 본 개시는 금속층(1061), 절연층(110), 금속층(1161) 및 절연층(1121)을 포함하는 전자 장치(10)를 제공한다. 절연층(110)은 금속층(1061) 상에 배치될 수 있고, 금속층(1161)은 절연층(110) 상에 배치될 수 있으며, 절연층(1121)은 금속층(1161)과 절연층(110) 사이에 배치될 수 있다. 금속층(1161)은 절연층(110)의 개구부(OP11) 및 절연층(1121)의 개구부(OP21)를 통해 금속층(1061)과 전기적으로 연결될 수 있다.
도 7에 도시된 바와 같이, 절연층(110)은 상면(1101) 및 측면(1103)을 포함할 수 있고, 측면(1103)은 상면(1101)과 연결될 수 있다. 상면(1101)은 X 방향을 따라 실질적으로 연장될 수 있고, 측면(1103)의 연장 방향은 상면(1101)의 연장 방향과 상이하며, 측면(1103)은 경사면(inclined surface)일 수 있다.
절연층(1121)은 부분(1131) 및 부분(1133)을 포함할 수 있고, 부분(1133)은 부분(1131)과 연결될 수 있다. 절연층(1121)의 부분(1131)은 절연층(110)의 상면(1101) 상에 배치될 수 있고, 절연층(1121)의 부분(1131)은 실질적으로 X 방향을 따라 연장될 수 있다. 즉, 절연층(1121)의 부분(1131)의 연장 방향(extending direction)은 절연층(110)의 상면(1101)의 연장 방향과 동일할 수 있다. 절연층(1121)의 부분(1133)의 연장 방향은 절연층(1121)의 부분(1131)의 연장 방향과 상이할 수 있고, 절연층(1121)의 부분(1133)의 연장 방향은 절연층(110)의 측면(1103)의 연장 방향과 동일할 수 있으며, 절연층(1121)의 부분(1133)은 절연층(110)의 측면(1103) 상에 배치될 수 있다.
시드층(1141)은 부분(1151), 부분(1153), 및 부분(1155)을 포함할 수 있고, 부분(1153)은 부분(1151) 및 부분(1155)와 연결될 수 있다. 부분(1153)의 일단은 부분(1151)에 연결될 수 있고, 부분(1153)의 타단은 부분(1155)에 연결될 수 있다. 시드층(1141)의 부분(1151)은 절연층(1121)의 부분(1131) 상에 배치될 수 있고, 절연층(1121)의 부분(1131)을 완전히 커버할 수 있으나, 이에 한정되지는 않는다. 시드층(1141)의 부분(1153)은 절연층(1121)의 부분(1133) 상에 배치될 수 있고, 절연층(1121)의 부분(1133)을 완전히 커버할 수 있으나, 이에 한정되지는 않는다. 시드층(1141)의 부분(1155)은 개구부(OP21) 내의 금속층(1061)의 상면(1081)의 부분 상에 배치될 수 있다. 부분(1151) 및 부분(1155)은 실질적으로 X 방향을 따라 연장될 수 있다. 즉, 부분(1151) 및 부분(1155)의 연장 방향은 절연층(110)의 상면(1101)의 연장 방향과 동일할 수 있다. 부분(1153)의 연장 방향은 부분(1151) 또는 부분(1155)의 연장 방향과 상이할 수 있고, 부분(1153)의 연장 방향은 절연층(110)의 측면(1103)의 연장 방향과 동일할 수 있다.
또한, (도 6 및 도 7에 도시됨) 전자 장치(10)는 패키지 구조를 포함할 수 있고, 패키지 구조에서 (스택 구조(20)와 같은) 재배선층을 포함할 수 있으나, 이에 한정되지는 않는다. (전자 장치(10) 또는 그 안의(therein) 적층 구조(20)와 같은) 재배선층은 적어도 금속층(1061), 절연층(110), 절연층(1121) 및 금속층(1161)을 포함할 수 있다. 또한, 전자 장치(10)의 금속층들은, 예를 들어, 재배선층에서 연결 요소들일 수 있으나, 이에 한정되지는 않는다.
본 개시의 전자 장치들 및 그 제조 방법들은 전술된 실시예들에 한정되지는 않는다. 다음은 본 개시의 다른 실시예들을 계속해서 개시할 것이다. 그러나, 설명을 단순화하고 실시예들 사이의 차이점들을 강조하기 위해, 동일한 참조 번호들은 이하에서 동일한 요소들을 표시(denote)하는 데 사용되며 반복되는 부분들은 다시 설명되지 않을 것이다.
본 개시의 제2 실시예에 따른 전자 장치의 부분적으로 확대된 개략도인 도 9를 참조하라. 본 실시예와 (도 7에 도시된 바와 같은) 제1 실시예 사이의 차이점은 절연층(1121)이 부분(1135)을 더 포함할 수 있고, 부분(1133)이 부분(1131) 및 부분(1135)과 연결될 수 있다는 점이다. 부분(1133)의 일단은 부분(1131)에 연결될 수 있고, 부분(1133)의 타단은 부분(1135)에 연결될 수 있다. 부분(1131) 및 부분(1135)은 실질적으로 X 방향을 따라 연장될 수 있다. 즉, 부분(1131) 및 부분(1135)의 연장 방향은 절연층(110)의 상면(1101)의 연장 방향과 동일할 수 있다. 부분(1133)의 연장 방향은 부분(1131) 또는 부분(1135)의 연장 방향과 상이할 수 있고, 부분(1133)의 연장 방향은 절연층(110)의 측면(1103)의 연장 방향과 동일할 수 있다.
절연층(1121)의 부분(1135)은 개구부(OP11) 내의 금속층(1061)의 상면(1081)의 부분 상에 배치될 수 있고, 부분(1135)은 X 방향으로 연장될 수 있다. 더욱이, 부분(1135)은 시드층(1141)의 부분(1153) 및/또는 부분(1155)에 의해 커버될 수 있고, (부분(1135)과 같은) 절연층(1121)의 적어도 부분은 개구부(OP11) 내에서 금속층(1061)과 중첩될 수 있다.
절연층(1121)이 부분(1135)을 더 포함할 수 있기 때문에, 개구부(OP21)의 폭이 더 감소될 수 있다. (도 9에 도시된 바와 같이) 본 실시예의 개구부(OP21)는 폭(W3)를 갖고, 폭(W3)은 (도 7에 도시된 바와 같이) 제1 실시예의 개구부(OP21)의 폭(W1) 보다 작다. 또한, 본 실시예의 개구부(OP21)의 면적도 제1 실시예의 개구부(OP21)의 면적 보다 작을 수 있다. 예를 들어, 개구부의 형상이 원형(circular)인 경우, 절연층(110)의 개구부(OP11)의 폭(W2)에 대한 절연층(1121)의 개구부(OP21)의 폭(W3)의 비율(W3/W2)은 0.5 이상 1 미만일 수 있다. 개구부(OP11)의 면적에 대한 개구부(OP21)의 면적의 비는 0.05 이상 1 미만일 수 있다. 개구부의 형상은 선택적으로 다른 적절한 형상들일 수 있으나, 이에 한정되지는 않는다.
본 개시의 제3 실시예에 따른 전자 장치의 부분적으로 확대된 개략적인 단면도인 도 10을 참조하라. 본 실시예와 (도 9에 도시된 바와 같은) 제2 실시예 사이의 차이점은 절연층(1121)이 부분(1137)을 더 포함할 수 있고, 부분(1131)이 부분(1137)과 부분(1133)과 연결될 수 있다는 점이다. 부분(1131)의 일단은 부분(1137)에 연결될 수 있고, 부분(1131)의 타단은 부분(1133)에 연결될 수 있다. 부분(1137) 및 부분(1131)은 절연층(110)의 상면(1101) 상에 배치될 수 있다. 또한, 시드층(1141)의 부분(1151)은 절연층(1121)의 부분(1131) 상에 배치될 수 있고, 시드층(1141)의 부분(1151)은 절연층(1121)의 부분(1131)을 커버하지만, 절연층(1121)의 부분(1137)을 커버하지 않을 수 있다.
본 개시의 제4 실시예에 따른 전자 장치의 단면 개략도인 도 12를 참조하라. (도 12에 도시된 바와 같이) 일부 실시예들에서, 전자 장치(10)는 칩 퍼스트 패키지 구조(chip first package structure)일 수 있다. 도 12에 도시된 바와 같이, 절연층들과 금속층들의 적층 구조(20)가 몰딩층(121)과 칩(117) 상에 배치될 수 있거나, 또는 몰딩층(121)과 칩(117)은 절연층들과 금속층들의 적층 구조(20) 상에 형성될 수 있으나, 이에 한정되지는 않는다. 칩(117)은 몰딩층(121)에 배치될 수 있고, 적층 구조(20)는 금속층(1421)과 금속층(1423)을 통해 칩(117) 상의 콘텍트(contact)에 접합될 수 있으나, 이에 한정되지는 않는다. (도 12에 도시된 바와 같이) 칩 퍼스트 패키지 구조 및 이의 제조 방법의 일부 실시예들에서, 도 1에서 이형층(102) 및 기판(100)이 포함되지 않을 수 있으나, 이에 한정되지는 않는다.
또한, 칩 퍼스트 패키지 구조(chip first package structure) 및 그 제조 방법의 일부 실시예들에서, 도 1에서 기판(100) 및 이형층(102)이 포함될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 기판(100)과 이형층(102)은 몰딩층(121)과 칩(117) 아래에 배치될 수 있거나, 이형층(102)은 칩(117)과 기판(100) 사이에 및 몰딩층(121)과 기판(100) 사이에 배치될 수 있으나, 이에 한정되지는 않는다.
요약하면, 본 개시의 전자 장치들 및 그 제조 방법들에 있어서, 제1 절연층과 시드층 사이에 제2 절연층이 형성될 수 있고, 제2 절연층은 시드층(또는 금속층)과 제1 절연층 사이의 접착력을 향상시키는 실란 커플링제를 포함하며, 플라즈마 표면 처리 및 진공 장비가 요구되지 않을 수 있다. 이러한 방식으로, 전자 장치들의 신뢰성이 증가될 수 있고, 그 비용도 절감될 수 있다.
당업자는 본 개시의 교시들을 유지하면서 장치 및 방법의 수많은 수정들 및 변경들이 이루어질 수 있음을 쉽게 관찰할 것이다. 따라서, 개시는 첨부된 청구항들의 범위들 및 경계들에 의해서만 제한되는 것으로 해석되어야 한다.

Claims (10)

  1. 전자 장치에 있어서,
    제1 금속층;
    상기 제1 금속층 상에 배치된, 제1 절연층;
    상기 제1 절연층 상에 배치된, 제2 금속층; 및
    상기 제2 금속층 및 상기 제1 절연층 사이에 배치된, 제2 절연층
    을 포함하고,
    상기 제2 금속층은 상기 제1 절연층의 제1 개구부 및 상기 제2 절연층의 제2 개구부를 통해 상기 제1 금속층에 전기적으로 연결되는,
    전자 장치.
  2. 제1항에 있어서,
    상기 제2 절연층의 두께는 상기 제1 절연층의 두께와 상이한,
    전자 장치.
  3. 제1항에 있어서,
    상기 제1 절연층의 상기 제1 개구부의 폭에 대한 상기 제2 절연층의 상기 제2 개구부의 폭의 비율은 0.5 이상 1 미만인,
    전자 장치.
  4. 제1항에 있어서,
    상기 제2 절연층의 적어도 부분(portion)은 상기 제1 개구부 내에서 상기 제1 금속층과 중첩되는,
    전자 장치.
  5. 제1항에 있어서,
    상기 전자 장치는,
    재배선층(redistribution layer)을 더 포함하고,
    상기 재배선층은 상기 제1 금속층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제2 금속층을 포함하는,
    전자 장치.
  6. 전자 장치의 제조 방법에 있어서,
    기판 상에 제1 금속층을 형성하는 단계;
    상기 기판 및 상기 제1 금속층 상에 제1 절연층을 형성하는 단계 - 상기 제1 절연층은 제1 개구부를 포함하고, 상기 제1 개구부는 상기 제1 금속층의 상면(upper surface)을 노출함 - ;
    상기 제1 절연층 상에 제2 절연층을 형성하는 단계 - 상기 제2 절연층은 상기 제1 개구부 내로 연장되고, 상기 제2 절연층은 제2 개구부를 포함하며, 상기 제2 개구부는 상기 제1개구부 내에 배치됨 -;
    상기 제2 절연층 상에 시드층(seed layer)을 형성하는 단계 - 상기 시드층은 상기 제2 개구부 내로 연장됨 -; 및
    상기 시드층 상에 제2 금속층을 형성하는 단계 - 상기 제2 금속층은 상기 제1 절연층의 상기 제1 개구부 및 상기 제2 절연층의 상기 제2 개구부를 통해 상기 제1 금속층과 전기적으로 연결됨 -
    를 포함하는 방법.
  7. 제6항에 있어서,
    상기 제2 절연층의 두께는 상기 제1 절연층의 두께와 상이한,
    방법.
  8. 제6항에 있어서,
    상기 제1 절연층의 상기 제1 개구부의 폭에 대한 상기 제2 절연층의 상기 제2 개구부의 폭의 비율은 0.5 이상 1 미만인,
    방법.
  9. 제6항에 있어서,
    상기 제2 절연층의 적어도 부분(portion)은 상기 제1 개구부 내에서 상기 제1 금속층과 중첩되는,
    방법.
  10. 제6항에 있어서,
    상기 제1 금속층, 상기 제1 절연층, 상기 제2 절연층 및 상기 제2 금속층은 재분배층을 구성하는,
    방법.
KR1020220104302A 2021-09-17 2022-08-19 전자 장치 및 그 제조 방법 KR20230041598A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111094921.5 2021-09-17
CN202111094921.5A CN115831923A (zh) 2021-09-17 2021-09-17 电子装置及其制作方法

Publications (1)

Publication Number Publication Date
KR20230041598A true KR20230041598A (ko) 2023-03-24

Family

ID=83004868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220104302A KR20230041598A (ko) 2021-09-17 2022-08-19 전자 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20230089751A1 (ko)
EP (1) EP4152364A1 (ko)
KR (1) KR20230041598A (ko)
CN (1) CN115831923A (ko)
TW (1) TW202315019A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
KR102440119B1 (ko) * 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10867890B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Mutli-chip package with encapsulated conductor via

Also Published As

Publication number Publication date
TW202315019A (zh) 2023-04-01
EP4152364A1 (en) 2023-03-22
CN115831923A (zh) 2023-03-21
US20230089751A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US20100181589A1 (en) Chip package structure and method for fabricating the same
US10325892B2 (en) Light emitting device and manufacturing method thereof
EP3547368B1 (en) Electronic device
JP2009238957A (ja) 基板へのビアの形成方法
US20230238252A1 (en) Manufacturing method of package structure of electronic device
CN108281475A (zh) 显示面板及其制造方法、显示装置
US20200343271A1 (en) Electronic device
US20240243028A1 (en) Electronic device and manufacturing method of the same
US20230380071A1 (en) Electronic device
CN112997314B (zh) 显示背板及其制作方法、显示装置
CN113838760A (zh) 电路架构及其制作方法
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
KR20230041598A (ko) 전자 장치 및 그 제조 방법
US20200381363A1 (en) Electronic device
CN113851489A (zh) 驱动背板的制作方法、驱动背板及显示装置
CN208256674U (zh) 显示面板、显示装置
US20230038309A1 (en) Package device
US20240355985A1 (en) Electronic device
US20240014116A1 (en) Electronic device
US20230178447A1 (en) Method for manufacturing composite layer circuit structure of electronic device
US11672081B2 (en) Manufacturing method of metal structure
EP4164362A1 (en) Electronic device
US20220028809A1 (en) Electronic substrate and electronic device
US20240038550A1 (en) Method for manufacturing electronic device
US20240243108A1 (en) Electronic device and method for forming the same