KR20160006122A - 다층막 형성방법 및 패턴 형성방법 - Google Patents

다층막 형성방법 및 패턴 형성방법 Download PDF

Info

Publication number
KR20160006122A
KR20160006122A KR1020150096580A KR20150096580A KR20160006122A KR 20160006122 A KR20160006122 A KR 20160006122A KR 1020150096580 A KR1020150096580 A KR 1020150096580A KR 20150096580 A KR20150096580 A KR 20150096580A KR 20160006122 A KR20160006122 A KR 20160006122A
Authority
KR
South Korea
Prior art keywords
film
pattern
forming
silicon
silicon oxide
Prior art date
Application number
KR1020150096580A
Other languages
English (en)
Other versions
KR102038268B1 (ko
Inventor
준 하타케야마
타케시 나가타
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20160006122A publication Critical patent/KR20160006122A/ko
Application granted granted Critical
Publication of KR102038268B1 publication Critical patent/KR102038268B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist

Abstract

[과제] 반사율을 저감시킬 수 있고, 드라이에칭의 치수정도가 높은 패턴 형성방법에 유용한 다층막의 형성방법을 제공한다.
[해결수단] (1)기판 상에, 하기 일반식(1)로 표시되는 비스나프톨기를 갖는 화합물을 노볼락화한 수지를 함유하는 하층막 재료를 코팅하고, 300℃ 이상 700℃ 이하의 온도에서 10초~600초간의 범위로 열처리하여 경화시킴으로써 하층막을 형성하는 공정과, (2)하층막 상에 실리콘막을 형성하는 공정과, (3)실리콘막 상에 탄화수소막 재료를 코팅하여, 탄화수소막을 형성하는 공정과, (4)탄화수소막 상에 규소산화막 재료를 코팅하여, 규소산화막을 형성하는 공정을 포함하는 다층막 형성방법.
[화학식 1]
Figure pat00028

Description

다층막 형성방법 및 패턴 형성방법{METHOD FOR FORMING MULTILAYER FILM AND PATTERNING PROCESS}
본 발명은, 반도체 소자 등의 제조공정에 있어서의 미세가공에 이용되는 레지스트 하층막으로서 유용한 다층막의 형성방법, 및 이 다층막 형성방법으로 형성된 다층막을 이용한 패턴 형성방법에 관한 것이다.
최근, LSI의 고집적화와 고속도화에 수반하여, 패턴 룰의 미세화가 진행되고 있는 가운데, 현재 범용기술로서 이용되고 있는 광노광을 이용한 리소그래피에 있어서는, 광원의 파장에서 유래하는 본질적인 해상도의 한계에 가까워지고 있다.
레지스트 패턴 형성시에 사용하는 리소그래피용 광원으로서, 수은등의 g선(436nm), i선(365nm), KrF 엑시머 레이저(248nm), ArF 엑시머 레이저(193nm) 등이 널리 이용되고 있으며, 추가적인 미세화를 위해 더블패터닝이 검토되고 있다.
더블패터닝은, 레지스트의 해상도를 배가시킬 수 있는 기술로, 이에 따라 디바이스의 미세화가 점점 가속되고 있다. 미세화의 진척에 따라, 치수정도(精度)가 높은 드라이에칭 기술과 하드마스크 재료가 요구되고 있다. 또한, 3차원의 NAND메모리나 DRAM의 커패시터 제작 등, 깊은 구멍이나 홈을 드라이에칭으로 형성하는 요구가 높아지고 있다. 이러한 배경이 있어, 에칭내성이 우수한 하드마스크가 필요하게 되었다.
한편, 레지스트 패턴의 치수의 축소에 따른 패턴붕괴를 방지하기 위하여, 레지스트막 두께는 박막화되고, 이 박막화에 따른 드라이에칭내성의 저하를 방지하는 수단으로서, 다층 레지스트 프로세스가 이용되고 있다. 이 경우의 다층 프로세스란, 하층에 탄화수소막(탄화수소 하층막)을 형성하고 그 위에 규소를 함유하는 중간막(규소함유 중간막), 그 위에 레지스트막을 형성하는 3층(트리레이어) 프로세스가 일반적이다. 규소함유 중간막과 탄화수소 하층막 양방에 반사방지효과를 갖게 함으로써, 고도의 반사방지효과를 얻을 수 있다. 고NA렌즈와 조합한 액침 리소그래피 시대가 되어, 기판에 대한 광의 입사각도가 얕아짐에 따라 기판 반사가 증가했기 때문에, 반사방지효과가 높은 반사방지막이 필요해졌으며, 반사방지효과가 우수한 규소함유 중간막과 탄화수소 하층막을 이용한 트리레이어 프로세스가 단번에 확장되었다.
그러나, 탄화수소계의 하층막과 산화규소를 함유하는 중간막을 스핀코트에 의해 성막한 트리레이어 프로세스용 다층막에서는, 더블패터닝이나 깊은 구멍이나 홈을 뚫기 위한 드라이에칭내성이 부족하다. 한편, 스퍼터링이나 CVD로 형성한 금속계의 막은 하드마스크로서 드라이에칭내성이 우수하며, 특히 실리콘막이나 질화티탄막이 널리 이용되고 있다.
또한, 포커스 마진이 좁은 미세패턴의 리소그래피를 행하기 위해서는, 하지를 평탄하게 할 필요가 있으나, 스퍼터링이나 CVD로 형성한 하드마스크는, 하지의 요철을 평탄화할 수 없으므로, 막형성 후에 CMP로 막 표면을 깎아 평탄화할 필요가 있다. 한편, 스핀코트로 형성되는 막은, 매립특성이 우수한 재료를 적용함으로써, 스핀코트와 베이크만의 간편한 프로세스로 막 표면을 평탄화할 수 있는 메리트가 있다.
나아가, 규소함유 중간막을 스퍼터링이나 CVD로 형성하는 경우, 기판의 온도를 400℃ 정도까지 올릴 필요가 있다. 이때, 통상의 탄화수소막을 하층막으로 하여 적용하면 열분해되기 때문에, 하층막으로는 400℃의 고내열성의 탄화수소 재료가 필요하다. 이러한 재료로는, 플루오렌비스나프톨의 노볼락 수지나 카르바졸과 플루오레논과의 알데히드 축합물을 들 수 있다(특허문헌 1, 2 참조).
또한, 상기 서술한 바와 같은 트리레이어 프로세스에 있어서는, 유기용제 현상에 의한 네가티브 패턴의 형성이 제안되어 있다. 이 경우, 에칭내성을 갖는 환상의 보호기가 탈보호된 막이 남는 점과, 보호기의 탈보호에 의해 막두께가 감소한다는 점의 양방의 영향으로 레지스트막의 드라이에칭내성이 크게 저하되어, 레지스트 바로 아래의 규소함유 중간막을 드라이에칭 가공하기 위한 마진이 부족하다. 이에 따라, 규소함유 중간막의 박막화가 검토되고 있다. 현재, 규소함유 중간막의 막두께는 30~40nm의 범위에서 사용되고 있다. 이는, 이 범위에서 기판 반사가 최저가 된다는 점과, 레지스트막의 패턴을 전사하기 위한 에칭속도와, 규소함유 중간막의 패턴을 하층의 탄화수소막에 전사하기 위한 에칭속도와의 밸런스로 결정되고 있다. 한편, 상기 서술한 레지스트막의 드라이에칭내성 부족에 대응하기 위해서는, 규소함유 중간막의 두께를 10~20nm로 설정할 필요가 있다. 그러나, 규소함유 중간막을 박막화하면 두가지 문제가 발생한다. 하나는 기판 반사가 증대하는 점이고, 이에 따라 리소그래피의 마진이 축소된다. 다른 하나는, 규소함유 중간막의 패턴을 마스크로 하여 하층의 탄화수소막을 드라이에칭으로 가공하기 위한 충분한 내성을 확보할 수 없게 되는 점이다.
일본특허 5336306호 공보 재공표특허 WO2010/147155
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 리소그래피에 레지스트 하층막으로서 이용되는 다층막의 형성방법으로서, 반사율을 저감시킬 수 있고, 드라이에칭의 치수정도가 높은 패턴 형성방법에 유용한 다층막의 형성방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는, 기판 상에 다층막을 형성하는 방법으로서,
(1) 상기 기판 상에, 하기 일반식(1)로 표시되는 비스나프톨기를 갖는 화합물을 노볼락화한 수지를 함유하는 하층막 재료를 코팅하고, 300℃ 이상 700℃ 이하의 온도에서 10초~600초간의 범위로 열처리하여 경화시킴으로써 하층막을 형성하는 공정과,
(2) 상기 하층막 상에, 실리콘막을 형성하는 공정과,
(3) 상기 실리콘막 상에, 탄화수소막 재료를 코팅하여, 탄화수소막을 형성하는 공정과,
(4) 상기 탄화수소막 상에, 규소산화막 재료를 코팅하여, 규소산화막을 형성하는 공정,
을 포함하는 다층막 형성방법을 제공한다.
[화학식 1]
Figure pat00001
(식 중, R1, R2는 각각 독립적으로, 수소원자, 탄소수 1~10의 직쇄상, 분지상, 혹은 환상의 알킬기, 탄소수 6~20의 아릴기, 또는 탄소수 2~20의 알케닐기이다. R3, R4는 각각 독립적으로, 수소원자 또는 글리시딜기이다. R5는 탄소수 1~10의 직쇄상 또는 분지상의 알킬렌기이다. R6, R7은 각각 독립적으로, 벤젠환, 나프탈렌환 중 어느 하나이고, 벤젠환, 나프탈렌환 중의 수소원자는 탄소수 1~6의 탄화수소기로 치환되어 있을 수도 있다. p, q는 각각 독립적으로 1 또는 2이다.)
이러한 다층막 형성방법이면, 반사율을 저감시킬 수 있고, 드라이에칭의 치수정도가 높은 패턴 형성방법에 유용한 다층막을 형성할 수 있다.
또한 이때, 상기 (1)공정, 상기 (3)공정, 및 상기 (4)공정의 재료의 코팅을, 스핀코트법으로 행하는 것이 바람직하다.
스핀코트법이면, 간편한 프로세스로 막 표면의 평탄성이 높은 하층막, 탄화수소막, 및 규소산화막을 형성할 수 있다.
또한 이때, 상기 (2)공정을, 스퍼터링법 또는 기상성장법으로 행하는 것이 바람직하다.
스퍼터링법 또는 기상성장법이면, 드라이에칭내성이 우수한 실리콘막을 용이하게 형성할 수 있다.
또한 이때, 상기 (1)공정에 있어서 막두께 30~20,000nm의 하층막을 형성하고, 상기 (2)공정에 있어서 막두께 3~100nm의 실리콘막을 형성하고, 상기 (3)공정에 있어서 막두께 5~100nm의 탄화수소막을 형성하고, 상기 (4)공정에 있어서 막두께 10~20nm의 규소산화막을 형성하는 것이 바람직하다.
각 층을 이러한 막두께로 함으로써, 반사율을 더욱 저감시킬 수 있고, 드라이에칭의 치수정도를 더욱 높일 수 있다.
또한 본 발명에서는, 패턴 형성방법으로서,
(A) 상기 다층막 형성방법에 의해 기판 상에 형성된 다층막 상에, 포토레지스트막을 형성하는 공정과,
(B) 상기 포토레지스트막에 대하여 노광 및 현상을 행하여 포토레지스트 패턴을 형성하는 공정과,
(C) 상기 포토레지스트 패턴을 마스크로 하여 드라이에칭을 행하고, 상기 규소산화막에 패턴을 전사하는 공정과,
(D) 상기 패턴이 전사된 규소산화막을 마스크로 하여 드라이에칭을 행하고, 상기 탄화수소막에 패턴을 전사하는 공정과,
(E) 상기 패턴이 전사된 탄화수소막을 마스크로 하여 드라이에칭을 행하고, 상기 실리콘막에 패턴을 전사하는 공정과,
(F) 상기 패턴이 전사된 실리콘막을 마스크로 하여 드라이에칭을 행하고, 상기 하층막에 패턴을 전사하는 공정,
을 포함하는 패턴 형성방법을 제공한다.
이러한 패턴 형성방법이면, 반사율을 저감시킬 수 있고, 드라이에칭의 치수정도가 높은 패턴 형성방법이 된다.
또한 이때, 상기 (F)공정의 드라이에칭을, 산소가스, 수소가스, 암모니아가스, 이산화탄소가스, 일산화탄소가스, 이산화황가스로부터 선택되는 1종 이상의 에칭가스를 이용하여 행하는 것이 바람직하다.
이러한 에칭가스를 이용함으로써, 드라이에칭에 의한 하층막에 대한 패턴전사를 효율적으로 행할 수 있다.
이상과 같이, 본 발명의 다층막 형성방법이면, 리소그래피에 있어서 레지스트 하층막으로서 호적하게 이용할 수 있고, 반사방지막으로서의 최적의 n값, k값과 매립특성, 우수한 에칭내성을 갖는 다층막을 형성할 수 있다. 또한, 이러한 다층막을 이용한 본 발명의 패턴 형성방법이면, 예를 들어 상기 서술한 바와 같은 특성을 갖는 다층막과 포토레지스트막으로 5층(펜타레이어) 프로세스에 의해 패턴을 형성하기 때문에, 특히 드라이에칭내성이 취약하면서 박막인 유기용제 현상의 네가티브톤 레지스트 패턴이더라도 고정도(高精度)로 전사하는 것이 가능해진다.
나아가, 스핀코트법을 이용하여 형성하는 하층막을, 고내열성을 갖는 것으로 함으로써, 그 위에 실리콘막을 형성할 때의 스퍼터링이나 CVD에 의한 고온처리에도 견딜 수 있는 하층막으로 할 수 있으므로, 스핀코트법으로 얻어진 하층막과 스퍼터링이나 CVD으로 얻어진 실리콘막을 조합한 패턴 형성방법을 제공할 수 있다.
도 1은 본 발명의 다층막 형성방법의 일 예를 나타내는 플로우도이다.
도 2는 본 발명의 패턴 형성방법의 일 예를 나타내는 플로우도이다.
도 3a는 3층 프로세스에 있어서, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.4, k값=0.4)의, 각각의 막두께를 0~100nm의 범위에서 변화시켰을 때의 파장 193nm, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타내는 그래프이다.
도 3b는 5층 프로세스에 있어서, 하층막(n값=1.4, k값=0.4; 막두께 100nm), 실리콘막(막두께 10nm)으로 하고, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.5, k값=0.3)의, 각각의 막두께를 0~50nm의 범위에서 변화시켰을 때의 파장 193nm, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타내는 그래프이다.
도 3c는 5층 프로세스에 있어서, 하층막(n값=1.4, k값=0.4; 막두께 100nm), 실리콘막(막두께 10nm)으로 하고, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.6, k값=0.3)의, 각각의 막두께를 0~50nm의 범위에서 변화시켰을 때의 파장 193nm, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타내는 그래프이다.
도 3d는 5층 프로세스에 있어서, 하층막(n값=1.4, k값=0.4; 막두께 100nm), 실리콘막(막두께 10nm)로 하고, 규소산화막(n값=1.6, k값=0.2)과, 탄화수소막(n값=1.7, k값=0.3)의, 각각의 막두께를 0~50nm의 범위에서 변화시켰을 때의 파장 193nm, NA=1.35, 다이폴 조명에 있어서의 기판 반사율의 관계를 나타내는 그래프이다.
상기 서술한 바와 같이, 트리레이어를 갖는 다층 레지스트막에 의한 패턴 형성방법은, 단층 레지스트막이나 레지스트 하층에 유기 반사방지막을 까는 방법보다 우수한 패턴전사정도를 갖지만, 미세화의 진전에 따른 레지스트막의 박막화와 레지스트막의 드라이에칭내성의 저하로 인해, 트리레이어 프로세스를 이용하여도 패턴의 전사정도의 저하의 문제가 발생하였다. 이에, 패턴전사정도를 높일 수 있는 다층막의 형성방법과, 이를 이용한 패턴 형성방법의 구축이 요구되고 있었다.
여기서, 도 3a에, 레지스트막의 바로 아래가 규소산화막(n값=1.6, k값=0.2), 그 아래가 탄화수소막(n값=1.4, k값=0.4), 기판이 Si의 트리레이어용 기판에 있어서 탄화수소막과 규소산화막의 막두께를 변화시켰을 때의 기판 반사율을 나타낸다. 한편, 이때의 파장은 193nm, 광학조명은 NA=1.35, 다이폴 조명의 액침 리소그래피이다. 또한, 그래프 중 농담은 색이 짙은 부분일수록 기판 반사율이 낮은 것을 나타내고 있다. 도 3a로부터, 트리레이어의 경우에는, 규소산화막의 막두께가 35~60nm인 영역에서는 탄화수소막의 막두께를 변동시켜도 반사율이 1% 이하인 검은 영역이 존재하지만, 규소산화막을 35nm 이하로 설정하면 기판 반사가 증대하는 것을 알 수 있다. 이 점으로부터, 트리레이어에서는, 반사율의 저감과, 규소산화막의 박막화를 양립할 수 없음을 알 수 있다.
레지스트막과 규소산화막과 탄화수소막으로 이루어진 트리레이어의 경우, 기판의 요철을 구멍을 메워 탄화수소막의 막두께가 변화하여도 일정한 기판 반사가 되도록 할 필요가 있다. 그러므로, 탄화수소막의 막두께가 변화하여도 기판 반사가 일정해지는 후막영역을 사용해, 더욱 기판 반사가 일정해지도록, 흡수가 높은 즉 k값이 큰 재료를 선택한다. 반사를 억제하는 관점만으로는 탄화수소막의 k값의 최적값이 0.2~0.3이지만, 이러한 경우에는 흡수가 충분하지 않으며, 탄화수소막의 막두께 변동의 영향으로 기판 반사가 증감한다. 따라서, 트리레이어용으로는 상기 서술한 이유로 k값이 0.4 이상인 재료가 이용된다. 그러나, 이 경우 규소산화막의 막두께를 20nm 이하로 박막화하면 반사가 증대하는 문제가 발생한다.
또한, 네가티브 현상에 의한 레지스트 패턴은, 미세화의 진전에 따른 레지스트막 두께의 박막화나, 에칭내성을 향상시키는 환상의 보호기가 탈보호됨에 따른 막두께의 쉬링크의 영향으로, 에칭내성이 매우 낮다. 이러한 에칭내성이 매우 낮은 레지스트 패턴을 전사하기 위하여, 레지스트막 바로 아래의 규소산화막의 박막화가 검토되고 있는데, 트리레이어의 경우, 상기 서술한 바와 같이 규소산화막을 박막화하면 기판 반사가 증대하기 때문에, 리소그래피의 마진이 저하된다는 문제가 있다.
본 발명자들은 이러한 문제의 해결책으로서, 펜타레이어 프로세스에 의한 패턴 형성에 착안하였다.
여기서, 도 3b에, 레지스트막 바로 아래가 규소산화막(n값=1.6, k값=0.2), 그 아래가 탄화수소막(n값=1.5, k값=0.3), 그 아래가 폴리실리콘막(막두께 10nm), 그 아래가 하층막(n값=1.4, k값=0.4; 막두께 100nm), 기판이 Si인 펜타레이어용 기판에 있어서 탄화수소막과 규소산화막의 막두께를 변화시켰을 때의 기판 반사율을 나타낸다. 도 3b로부터, 펜타레이어의 경우에는, 규소산화막의 막두께를 20nm 정도로 박막화하여도 기판 반사가 1% 이하가 되는 영역이 존재하는 것을 알 수 있다. 이 점으로부터, 펜타레이어이면, 반사율의 저감과, 규소산화막의 박막화를 양립할 수 있는 것을 알 수 있다.
나아가, 도 3c에는 상기 서술한 펜타레이어용 기판에 있어서 탄화수소막의 n값을 높게 한 경우(n값=1.6, k값=0.3), 도 3d에는 상기 서술한 펜타레이어용 기판에 있어서 탄화수소막의 n값을 더욱 높게 한 경우(n값=1.7, k값=0.3)의 기판 반사율을 나타낸다. 도 3c, 도 3d로부터, 펜타레이어에 있어서 탄화수소막의 n값을 높게 하면, 규소산화막을 20nm 이하로 박막화하여도 기판 반사를 억제할 수 있는 영역이, 탄화수소막의 박막측으로 확장되는 것을 알 수 있다.
이 점으로부터, 본 발명자들은, 하층막에 의해 기판의 매립과 평탄화를 행하고, 그 위에 폴리실리콘막과 같은 실리콘막을 마련하면, 폴리실리콘막 상에서 광은 전반사되지만, 그 위에 코팅하는 반사방지막(탄화수소막, 규소산화막)은 하지가 이미 평탄하므로 막두께의 변동에 따라 반사율이 변화되는 경우는 없으며, 핀포인트의 최저 반사의 막두께를 선택할 수 있는 것을 발견하였다. 또한, 특히 탄화수소막으로서 n값이 높은 재료를 선택함으로써, 규소산화막의 막두께를 박막화하는 것이 가능한 것을 발견하였다.
또한, 종래의 트리레이어 프로세스에 의한 패턴 형성방법에 있어서, 하층에 아모퍼스 카본막을 형성하고, 그 위에 SiON 등의 반사방지막을 겸비한 하드마스크를 형성한 경우, SiON 하드마스크는 하층의 아모퍼스 카본막에 대하여 우수한 에칭내성을 나타내고, 아모퍼스 카본막은 그 아래의 피가공기판에 대하여 우수한 드라이에칭내성을 나타낸다. 이는 드라이에칭내성의 관점에서는 강고한 조합이다. 그러나, 아모퍼스 카본막의 성막에는 CVD법을 이용하는데, CVD법에서는 피가공기판이 되는 기판의 요철을 평탄하게 할 수는 없으므로, 기판면을 평탄하게 하기 위하여 CMP법으로 아모퍼스 카본막의 표면을 평탄하게 깎을 필요가 있다. 즉, CMP 프로세스가 부여됨에 따라 프로세스 비용이 증대하는 문제가 발생한다.
한편, 평탄한 카본막 표면을 형성하려면 스핀코트에 의한 도포가 효과적이다. 이 경우, 도포와 베이크의 간편한 프로세스에 의해 막 표면의 평탄한 카본막을 형성할 수 있기 때문에, 스루풋이 빠르고 저비용이다. 즉, 본 발명에 있어서 하층막에 의한 기판의 매립과 평탄화를 위해서는, 스핀코트에 의한 하층막의 형성이 효과적이다.
나아가, 상기 서술한 바와 같이 하층막 상에 실리콘막을 형성할 때에는, CVD법이나 스퍼터링법으로 형성하는 방법이 일반적인데, CVD법, 스퍼터링법 어떠한 방법이어도 기판온도를 400℃ 이상으로 올린 진공 중에서 실리콘막을 형성한다. 따라서, 본 발명에 있어서 실리콘막의 하지가 되는 도포형 하층막으로는, 400℃ 이상의 고내열성이 필요하다. 본 발명자들은, 이러한 고내열성을 갖는 하층막 재료로서, 특정 비스나프톨 화합물의 노볼락 수지를 이용하는 것에 상도(想到)하여, 본 발명을 완성시켰다.
즉, 본 발명은, 기판 상에 다층막을 형성하는 방법으로서,
(1) 상기 기판 상에, 하기 일반식(1)로 표시되는 비스나프톨기를 갖는 화합물을 노볼락화한 수지를 함유하는 하층막 재료를 코팅하고, 300℃ 이상 700℃ 이하의 온도에서 10초~600초간의 범위로 열처리하여 경화시킴으로써 하층막을 형성하는 공정과,
(2) 상기 하층막 상에, 실리콘막을 형성하는 공정과,
(3) 상기 실리콘막 상에, 탄화수소막 재료를 코팅하여, 탄화수소막을 형성하는 공정과,
(4) 상기 탄화수소막 상에, 규소산화막 재료를 코팅하여, 규소산화막을 형성하는 공정,
을 포함하는 다층막 형성방법이다.
[화학식 2]
Figure pat00002
(식 중, R1, R2는 각각 독립적으로, 수소원자, 탄소수 1~10의 직쇄상, 분지상, 혹은 환상의 알킬기, 탄소수 6~20의 아릴기, 또는 탄소수 2~20의 알케닐기이다. R3, R4는 각각 독립적으로, 수소원자 또는 글리시딜기이다. R5는 탄소수 1~10의 직쇄상 또는 분지상의 알킬렌기이다. R6, R7은 각각 독립적으로, 벤젠환, 나프탈렌환 중 어느 하나이고, 벤젠환, 나프탈렌환 중의 수소원자는 탄소수 1~6의 탄화수소기로 치환되어 있을 수도 있다. p, q는 각각 독립적으로 1 또는 2이다.)
이하, 본 발명의 다층막 형성방법에 대하여 상세하게 설명하는데, 본 발명은 이것으로 한정되는 것은 아니다.
<다층막 형성방법>
도 1은 본 발명의 다층막 형성방법의 일 예를 나타내는 플로우도이다. 도 1의 다층막 형성방법에서는, (1) 기판(1) 상에 성막된 피가공층(2) 상에 하층막 재료를 코팅하고, 300℃ 이상 700℃ 이하의 온도에서 10초~600초간의 범위로 열처리하여 경화시킴으로써 하층막(3)을 형성하고, (2) 하층막(3) 상에 스퍼터링이나 CVD에 의해 실리콘막(4)을 형성하고, (3) 실리콘막(4) 상에 탄화수소막 재료를 코팅하여, 탄화수소막(5)을 형성하고, (4) 탄화수소막(5) 상에 규소산화막 재료를 코팅하여, 규소산화막(6)을 형성함으로써, 기판(1)(피가공층(2)) 상에 다층막을 형성한다.
이하, 본 발명의 다층막 형성방법의 각 공정에 대하여 더욱 상세하게 설명한다.
[(1)공정]
본 발명의 다층막 형성방법의 (1)공정에서는, 기판 상에, 일반식(1)로 표시되는 비스나프톨기를 갖는 화합물을 노볼락화한 수지를 함유하는 하층막 재료를 코팅하고, 300℃ 이상 700℃ 이하의 온도에서 10초~600초간의 범위로 열처리하여 경화시킴으로써 하층막을 형성한다.
(기판(피가공기판))
본 발명의 다층막 형성방법에 이용되는 기판(피가공기판)으로는, 기판 상에 피가공층이 성막된 것이 바람직하다. 기판으로는, 특별히 한정되지 않고, Si, α-Si, p-Si, SiO2, SiN, SiON, W, TiN, Al 등으로 이루어진 것이며, 피가공층과 상이한 재질인 것이 호적하게 이용된다. 피가공층으로는, Si, SiO2, SiON, SiN, p-Si, α-Si, W, W-Si, Al, Cu, Al-Si 등 여러가지 Low-k막 및 그 스토퍼막이 호적하게 이용되며, 통상 50~10,000nm, 특히 100~5,000nm 두께로 형성할 수 있다.
(하층막)
본 발명의 다층막 형성방법에 이용되는 하층막 재료는, 하기 일반식(1)로 표시되는 비스나프톨기를 갖는 화합물(이하, 비스나프톨 화합물이라고도 함)을 노볼락화한 수지를 함유하는 것이며, 이러한 플루오렌이나 벤조플루오렌을 갖는 비스나프톨 화합물을 축합한 노볼락 수지를 함유함으로써, 에칭내성이 우수하고, 투명성이 높은 하층막을 형성할 수 있다.
[화학식 3]
Figure pat00003
(식 중, R1, R2는 각각 독립적으로, 수소원자, 탄소수 1~10의 직쇄상, 분지상, 혹은 환상의 알킬기, 탄소수 6~20의 아릴기, 또는 탄소수 2~20의 알케닐기이다. R3, R4는 각각 독립적으로, 수소원자 또는 글리시딜기이다. R5는 탄소수 1~10의 직쇄상 또는 분지상의 알킬렌기이다. R6, R7은 각각 독립적으로, 벤젠환, 나프탈렌환 중 어느 하나이고, 벤젠환, 나프탈렌환 중의 수소원자는 탄소수 1~6의 탄화수소기로 치환되어 있을 수도 있다. p, q는 각각 독립적으로 1 또는 2이다.)
한편, 하층막 재료로는,
(i) 상기 일반식(1)로 표시되는 노볼락 수지를 필수성분으로 하고, 통상 (ii) 유기용제를 포함하는 것인데, 스핀코트특성, 단차기판의 매립특성, 막의 강성이나 내용매성을 높이기 위하여, 필요에 따라
(iii) 상기 (i)의 수지 이외의 폴리머,
(iv) 가교제,
(v) 산발생제,
등을 첨가할 수도 있다.
일반식(1)로 표시되는 노볼락 수지를 얻기 위한 비스나프톨 화합물로는, 구체적으로는 하기에 예시되는 것을 들 수 있다.
[화학식 4]
Figure pat00004
[화학식 5]
Figure pat00005
(식 중, R3, R4는 상기와 동일하다)
플루오렌비스나프톨은 4급탄소의 카르도 구조를 가지며, 이에 따라 매우 높은 내열성을 갖는다. 하층막 상에 CVD 등으로 무기 하드마스크 중간막(실리콘막)을 형성하는 경우, 400℃를 초과하는 고온이 필요하고, 하층막으로서도 고내열성이 요구된다. 또한, 플루오렌비스나프톨은 나프탈렌에 의한 장파장측으로의 흡수 쉬프트로 인해 파장 193nm에서의 흡수가 비교적 작아, 다층 프로세스로 했을 때에 양호한 반사방지효과가 기대된다. 또한, 플루오렌비스페놀에 비해 플루오렌비스나프톨은, 방향족의 수가 증가한 만큼 수소원자가 감소되어 에칭내성을 가지고, 나아가 400℃를 초과하는 온도에서 베이크를 함으로써, 더욱 높은 에칭내성, 내용매성을 가지므로, 기판 에칭 중의 패턴 꼬임의 발생을 억제할 수 있다.
상기 화합물 중, R3, R4가 H인 플루오렌비스나프톨은, 나프톨과 대응하는 플루오레논을 상법(常法)에 따라 반응시킴으로써 얻을 수 있고, R3, R4가 글리시딜기인 것은, 상기 방법에 의해 얻어진 나프톨 화합물의 수산기를 상법에 따라 글리시딜화함으로써 얻을 수 있다.
본 발명의 다층막 형성방법에 이용되는 하층막 재료에는 상기 서술한 바와 같은 비스나프톨 화합물을 알데히드류와의 축합반응에 의해 노볼락화한 수지를 이용한다. 여기서 이용되는 알데히드류로는, 예를 들어 포름알데히드, 트리옥산, 파라포름알데히드, 벤즈알데히드, 아세트알데히드, 프로필알데히드, 페닐아세트알데히드, α-페닐프로필알데히드, β-페닐프로필알데히드, o-하이드록시벤즈알데히드, m-하이드록시벤즈알데히드, p-하이드록시벤즈알데히드, o-클로로벤즈알데히드, m-클로로벤즈알데히드, p-클로로벤즈알데히드, o-니트로벤즈알데히드, m-니트로벤즈알데히드, p-니트로벤즈알데히드, o-메틸벤즈알데히드, m-메틸벤즈알데히드, p-메틸벤즈알데히드, p-에틸벤즈알데히드, p-n-부틸벤즈알데히드, 1-나프타알데히드(1-ナフタアルデヒド), 2-나프타알데히드, 푸르푸랄 등을 들 수 있다.
이들 중, 특히 포름알데히드를 호적하게 이용할 수 있다. 또한, 이들 알데히드류는, 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 상기 알데히드류의 사용량은, 비스나프톨 화합물 1몰에 대하여 0.2~5몰이 바람직하고, 보다 바람직하게는 0.5~2몰이다.
비스나프톨 화합물과 알데히드류의 축합반응에 촉매를 이용할 수도 있다. 구체적으로는 염산, 질산, 황산, 포름산, 옥살산, 아세트산, 메탄설폰산, 캠퍼설폰산, 토실산, 트리플루오로메탄설폰산 등의 산성촉매를 들 수 있다.
이들 산성촉매의 사용량은, 비스나프톨 화합물 1몰에 대하여 1×10-5~5×10- 1몰이다. 스티렌, 하이드록시스티렌, 비닐나프탈렌, 하이드록시비닐나프탈렌, 카르바졸, 비닐카르바졸, 비닐안트라센, 인덴, 하이드록시인덴, 벤조퓨란, 하이드록시안트라센, 아세나프틸렌, 비페닐, 비스페놀, 트리스페놀, 디시클로펜타디엔, 테트라하이드로인덴, 4-비닐시클로헥센, 노보나디엔(ノルボルナジエン), 5-비닐노보나-2-엔, α-피넨, β-피넨, 리모넨 등의 비공역 2중결합을 갖는 화합물과의 공중합반응인 경우에는, 반드시 알데히드류일 필요는 없다.
중축합에 있어서의 반응용매로는, 물, 메탄올, 에탄올, 프로판올, 부탄올, 테트라하이드로퓨란, 디옥산, 또는 이들의 혼합용매를 호적하게 이용할 수 있다. 이들 용매는, 반응원료 100질량부에 대하여 0~2,000질량부의 범위에서 이용하는 것이 바람직하다.
반응온도는, 반응원료의 반응성에 따라 적당히 선택할 수 있는데, 통상 10~200℃의 범위이다.
중축합의 방법으로는, 비스나프톨 화합물, 알데히드류, 촉매를 일괄적으로 투입하는 방법이나, 촉매존재하에 비스나프톨 화합물, 알데히드류를 적하하는 방법이 있다. 중축합반응 종료 후, 계 내에 존재하는 미반응원료, 촉매 등을 제거하기 위해서는, 반응솥의 온도를 130~230℃까지 상승시키고, 1~50mmHg 정도에서 휘발분을 제거할 수 있다.
상기 일반식(1)로 표시되는 노볼락 수지를 얻기 위한 비스나프톨 화합물은 단독으로 중합할 수도 있는데, 다른 페놀류를 공중합할 수도 있다. 공중합 가능한 페놀류로는, 페놀, o-크레졸, m-크레졸, p-크레졸, 2,3-디메틸페놀, 2,5-디메틸페놀, 3,4-디메틸페놀, 3,5-디메틸페놀, 2,4-디메틸페놀, 2,6-디메틸페놀, 2,3,5-트리메틸페놀, 3,4,5-트리메틸페놀, 2-t-부틸페놀, 3-t-부틸페놀, 4-t-부틸페놀, 2-페닐페놀, 3-페닐페놀, 4-페닐페놀, 3,5-디페닐페놀, 2-나프틸페놀, 3-나프틸페놀, 4-나프틸페놀, 4-트리틸페놀, 레조르시놀, 2-메틸레조르시놀, 4-메틸레조르시놀, 5-메틸레조르시놀, 카테콜, 4-t-부틸카테콜, 2-메톡시페놀, 3-메톡시페놀, 2-프로필페놀, 3-프로필페놀, 4-프로필페놀, 2-이소프로필페놀, 3-이소프로필페놀, 4-이소프로필페놀, 2-메톡시-5-메틸페놀, 2-t-부틸-5-메틸페놀, 피로갈롤, 티몰, 이소티몰 등을 들 수 있다.
그 밖에, 공중합 가능한 모노머로는, 구체적으로는 1-나프톨, 2-나프톨, 2-메틸-1-나프톨, 4-메톡시-1-나프톨, 7-메톡시-2-나프톨 및 1,5-디하이드록시나프탈렌, 1,7-디하이드록시나프탈렌, 2,6-디하이드록시나프탈렌 등의 디하이드록시나프탈렌, 3-하이드록시-나프탈렌-2-카르본산메틸, 4-트리틸페놀, 인덴, 하이드록시인덴, 벤조퓨란, 하이드록시안트라센, 디하이드록시안트라센, 트리하이드록시안트라센, 하이드록시피렌, 아세나프틸렌, 비페닐, 비스페놀, 트리스페놀, 자일렌, 디시클로펜타디엔, 테트라하이드로인덴, 4-비닐시클로헥센, 노보나디엔, 5-비닐노보나-2-엔, α-피넨, β-피넨, 리모넨 등을 들 수 있고, 이들을 첨가한 3원 이상의 공중합체여도 무방하다.
또한, 방향족 화합물과 알데히드를 반응시켜, 하이드록시메틸기, 알콕시메틸기, 할로메틸기 등으로 치환된 방향족류와 공축합할 수도 있다. 하이드록시메틸기 등의 알코올로 치환된 방향족류는, 구체적으로는 디메탄올벤젠, 트리메탄올벤젠, 디메탄올톨루엔, 디메탄올에틸벤젠, 디메탄올프로필벤젠, 디메탄올부틸벤젠, 디메탄올시클로헥실벤젠, 디메탄올자일렌, 디메탄올메시틸렌(ジメタノ-ルメジチレン), 나프탈렌디메탄올, 나프탈렌트리메탄올, 메틸나프탈렌디메탄올, 에틸나프탈렌디메탄올, 프로필나프탈렌디메탄올, 부틸나프탈렌디메탄올, 디메틸나프탈렌디메탄올, 안트라센디메탄올, 페난트렌디메탄올, 피렌디메탄올, 펜타센디메탄올, 플루오렌디메탄올, 플루오렌디메탄올, 비페닐디메탄올, 비스나프탈렌디메탄올, 플루오란텐디메탄올, 인덴디메탄올, 아세나프틸렌디메탄올, 아세페난트릴렌디메탄올, 아세안트릴렌디메탄올을 들 수 있다. 알콕시메틸기로 치환된 방향족류는, 상기 화합물의 하이드록시메틸기를 알콕시메틸기로 치환한 화합물, 할로메틸기로 치환된 방향족류는, 상기 화합물의 하이드록시메틸기를 할로메틸기로 치환한 화합물이다. 이 경우, 공축합반응시에 알데히드가 반드시 필요한 것은 아니다.
상기 일반식(1)로 표시되는 노볼락 수지의 폴리스티렌 환산의 분자량은, 중량평균분자량(Mw)이 1,000~30,000, 특히 2,000~20,000인 것이 바람직하다. 분자량 분포는 1.2~7의 범위내가 바람직하게 이용되는데, 모노머성분, 올리고머성분, 또는 분자량(Mw) 1,000 이하의 저분자량체를 커트하여 분자량 분포를 좁히는 것이 가교효율이 높아지고, 또한 베이크 중의 휘발성분을 억제함으로써 베이크컵 주변의 오염을 방지할 수 있으므로, 바람직하다.
상기 일반식(1)로 표시되는 노볼락 수지는, 다른 폴리머와 블렌드할 수 있다. 블랜드용 폴리머로는, 상기 일반식(1)로 표시되는 노볼락 수지와 혼합하여, 스핀코팅의 성막성이나, 단차기판에서의 매립특성을 향상시키는 역할을 갖는 폴리머가 호적하다. 구체적으로는 폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리아크릴레이트, 폴리메타크릴레이트, 폴리아세탈, 폴리비닐에테르 등의 연화점을 저하시키는 폴리머가 호적하다.
또한, 탄소밀도가 높고 에칭내성이 높은 재료를 블렌드할 수도 있다. 이러한 재료로는, 후술하는 탄화수소막 재료로서 드는 것과 동일한 것을 들 수 있다.
상기 블랜드용 폴리머의 배합량은, 일반식(1)로 표시되는 노볼락 수지 100질량부에 대하여, 바람직하게는 0~1,000질량부, 보다 바람직하게는 0~500질량부이다.
또한, 본 발명의 다층막 형성방법에 이용되는 하층막 재료에는, 상기 서술한 일반식(1)로 표시되는 노볼락 수지의 축합에 이용하는 모노머성분을 첨가할 수도 있다. 모노머성분의 첨가는 광학상수를 변화시키지 않고 매립특성을 향상시키는 메리트가 있다. 첨가량은 노볼락 수지 100질량부에 대하여 바람직하게는 0~1,000질량부, 보다 바람직하게는 0~500질량부이고, 매립특성을 관찰하면서 적당히 첨가량을 조정할 수 있다. 모노머성분의 첨가량이 너무 많으면 베이크 중에 아웃가스가 되어 파티클이 발생하여, 베이크로를 오염시키는 경우가 있으므로, 모노머성분을 첨가하는 경우에는 매립특성을 확보할 수 있는 최소한의 첨가량 정도로만 하는 것이 바람직하다.
종래, 반사방지막 기능을 포함하는 레지스트 하층막에 요구되는 성능 중 하나로서, 레지스트 하층막 상에 형성되는, 규소를 함유하는 레지스트 중간층막 및 레지스트 상층막과의 인터믹싱이 없는 점, 레지스트 상층막 및 레지스트 중간층막에 대한 저분자성분의 확산이 없는 점을 들 수 있다(Proc. SPIE Vol.2195, p225-229(1994)). 이를 방지하기 위하여, 일반적으로 반사방지막의 스핀코트 후의 베이크로 열가교한다는 방법이 채용되고 있다.
이에 따라, 본 발명에 있어서도 다층막 형성재료(하층막 재료, 후술하는 규소산화막 재료, 후술하는 탄화수소막 재료 등)의 성분으로서 가교제를 첨가하는 경우, 재료가 되는 폴리머에 가교성의 치환기를 도입할 수도 있다. 가교제를 특별히 첨가하고 있지 않은 경우에도, 하층막 재료에 이용되는 상기 서술한 플루오렌비스나프톨노볼락 수지의 경우에는, 300℃를 초과하는 가열에 의해 후술하는 반응기구에 의해 가교시킬 수 있다.
(첨가제)
본 발명의 다층막 형성방법에 이용되는 다층막 형성재료에는, 가교제를 첨가할 수 있다. 가교제로는, 구체적으로는, 일본특허공개 2007-199653호 공보의 (0055)~(0060)단락에 기재되어 있는 재료를 들 수 있다.
또한, 본 발명의 다층막 형성방법에 이용되는 다층막 형성재료에는, 열에 의한 가교반응을 더욱 촉진시키기 위한 산발생제를 첨가할 수 있다. 산발생제는 열분해에 의해 산을 발생하는 것과, 광조사에 의해 산을 발생하는 것이 있는데, 어떠한 것이나 첨가할 수 있다. 산발생제로는, 구체적으로는, 일본특허공개 2007-199653호 공보의 (0061)~(0085)단락에 기재되어 있는 재료를 들 수 있다.
나아가, 본 발명의 다층막 형성방법에 이용되는 다층막 형성재료에는, 보존안정성을 향상시키기 위한 염기성 화합물을 첨가할 수 있다. 이 염기성 화합물은, 산발생제로부터 미량 발생한 산이 가교반응을 진행시키는 것을 방지하기 위한, 산에 대한 ?차의 역할을 한다. 이러한 염기성 화합물로는, 구체적으로는, 일본특허공개 2007-199653호 공보의 (0086)~(0090)단락에 기재되어 있는 재료를 들 수 있다.
또한, 본 발명의 다층막 형성방법에 이용되는 다층막 형성재료에는, 유기용제나 물 등의 용제를 첨가하는 것이 바람직하다. 사용가능한 유기용제로는, 재료에 이용하는 폴리머, 산발생제, 가교제, 기타 첨가제 등이 용해되는 것이라면 특별한 제한은 없다. 구체적으로는, 일본특허공개 2007-199653호 공보의 (0091)~(0092)단락에 기재되어 있는 용제를 들 수 있다.
또한, 본 발명의 다층막 형성방법에 이용되는 다층막 형성재료에는, 스핀코팅에 있어서의 도포성을 향상시키기 위하여 계면활성제를 첨가할 수도 있다. 계면활성제로는, 구체적으로는, 일본특허공개 2008-111103호 공보의 (0165)~(0166)단락에 기재되어 있는 재료를 들 수 있다.
본 발명의 다층막 형성방법에 이용되는 하층막 재료는, 후술하는 포토레지스트막 재료와 마찬가지로 스핀코트법 등으로 피가공기판 상에 코팅한다. 스핀코트법 등을 이용함으로써, 양호한 매립특성을 얻을 수 있다.
또한, 스핀코트 후, 용매를 증발시키고, 상층에 형성되는 실리콘막과의 믹싱을 방지하기 위하여, 가교반응을 촉진시키기 위한 베이크를 행한다. 베이크는 300℃ 이상 700℃ 이하, 바람직하게는 350℃ 이상 600℃ 이하, 보다 바람직하게는 400℃ 이상 600℃ 이하, 더욱 바람직하게는 500℃ 이상 600℃ 이하의 온도에서, 10~600초간, 바람직하게는 10~300초간의 범위로 행한다. 하층막 상에 실리콘막을 형성할 때의 온도가 400~600℃의 범위이므로, 실리콘막 형성시에 하층막으로부터 아웃가스가 발생하지 않도록 하기 위하여, 하층막을 상기 온도에서 미리 베이크해 둘 필요가 있다. 또한, 초고온의 베이크를 하층막에 행함으로써, 그 아래의 피가공기판을 드라이에칭 가공할 때의 에칭내성을 높일 수도 있다.
노볼락 수지는, 가열에 의해 페녹시 라디칼이 발생하고, 노볼락 결합의 메틸렌기가 활성화되어 메틸렌기끼리 결합하여 가교한다. 이 반응은 라디칼적 반응이므로, 탈리되는 분자가 발생하지 않기 때문에 내열성이 높은 재료이면 가교에 의한 막수축은 일어나지 않는다. 베이크 중에 산소가 존재하면, 산화 커플링에 의한 가교도 진행된다. 산화 커플링 가교를 진행시키기 위해서는, 대기 중의 베이크를 행한다.
베이크는 핫플레이트 상에서 행할 수도 있는데, 퍼니스 중에서 행할 수도 있다. 퍼니스를 사용하면 한번에 대량의 웨이퍼를 처리할 수 있으므로 스루풋을 높일 수 있다.
베이크는 대기 중에서 행할 수도 있고, 질소나 헬륨, 아르곤가스 등의 불활성가스 중에서 행할 수도 있고, 불활성가스 중에서 베이크를 행한 쪽이 막의 수축량이 적다. 또한, 불활성가스 중에서 베이크를 행함으로써 산화를 방지할 수 있으므로, 흡수가 증대하거나 에칭내성이 저하되거나 하는 것을 방지할 수 있다. 불활성가스 중의 베이크는, 가교 후의 베이크로 행하는 것이 바람직하다. 또한, 산화를 방지하기 위해서는 산소농도를 컨트롤하는 것이 바람직하고, 불활성가스 중의 산소농도로는 바람직하게는 1,000ppm 이하, 보다 바람직하게는 100ppm 이하이다.
하층막 재료의 도포 후에 가교를 위한 베이크를 행하고, 그 후에 실리콘막 형성 전의 베이크(고온 베이크)를 행할 수도 있다. 가교반응으로서 상기 서술한 산화 커플링반응을 이용하는 경우에는, 도포 후에 먼저 대기 중에서 가교를 위한 베이크를 행하고, 그 후에 불활성가스 중에서 고온 베이크를 행하는 것이 바람직하다.
또한, 종래, 피가공기판의 드라이에칭에 플로로카본계 가스를 이용한 경우, 드라이에칭 후의 하층막의 라인이 구부러지는 현상이 일어나는 경우가 있다. 이 라인의 구부러짐은, 드라이에칭 중에 하층막이 불소화되어 체적이 증대함에 따라 발생하는 것으로 생각된다. 이에 반해, 본 발명과 같이 고온 베이크한 하층막이라면, 치밀하고 강직한 하층막이 되기 때문에, 이러한 드라이에칭 후의 하층막의 라인의 구부러짐이 발생하기 어렵다는 메리트도 있다.
한편, 하층막의 두께는 적당히 선택되는데, 30~20,000nm로 하는 것이 바람직하고, 보다 바람직하게는 50~15,000nm, 더욱 바람직하게는 80~10,000nm이다.
[(2)공정]
본 발명의 다층막 형성방법의 (2)공정에서는, 상기 서술한 바와 같이 하여 형성한 하층막 상에, 실리콘막을 형성한다.
(실리콘막)
실리콘막의 형성은, 스퍼터링법 또는 CVD법 등의 기상성장법에 의해 행하는 것이 바람직하다. 실리콘막의 막두께는 3~100nm로 하는 것이 바람직하고, 보다 바람직하게는 5~50nm이다. 실리콘막은 매우 우수한 하드마스크이므로 박막이어도 무방하다.
또한, 실리콘막으로는 폴리실리콘막이 바람직한데, 텅스텐, 티탄, 탄탈과의 합금으로 이루어진 막이어도 무방하다.
실리콘막 상에는, 통상의 트리레이어용의 탄화수소막을 형성하고(공정(3)), 그 위에 규소산화막을 형성하고(공정(4)), 그 위에 포토레지스트막을 형성한다(후술하는 패턴 형성방법의 공정(A)). 노광광은 실리콘막 상에서 반사되고, 그 아래의 하층막에는 닿지 않는다. 실리콘막 상의 탄화수소막과 규소산화막의 2층을 반사방지막으로 하여 위상과 흡수를 제어함으로써 반사를 억제하는 것이 가능해진다. 탄화수소막의 굴절률의 n값이 포토레지스트막의 n값에 가까운 값이라면, 규소산화막의 막두께를 20nm 이하로 한 경우여도 기판 반사를 1% 이하로 할 수 있다. 상기 서술한 바와 같이, 기판 반사율의 저감과 규소산화막의 박막화의 양립은 본 발명의 목적 중 하나이며, 따라서 포토레지스트막 바로 아래의 규소산화막의 막두께를 20nm 이하의 박막으로 하기 위해서는, 규소산화막 아래의 탄화수소막의 n값이 높은 재료를 선택하는 것이 중요하다.
[(3)공정]
본 발명의 다층막 형성방법의 (3)공정에서는, 상기 서술한 바와 같이 하여 형성한 실리콘막 상에, 탄화수소막 재료를 코팅하여, 탄화수소막을 형성한다.
(탄화수소막)
본 발명의 다층막 형성방법에 이용되는 탄화수소막 재료로는, 탄소밀도가 높고 에칭내성이 높은 재료가 선택된다. 이러한 재료로는, 페놀, o-크레졸, m-크레졸, p-크레졸, 2,3-디메틸페놀, 2,5-디메틸페놀, 3,4-디메틸페놀, 3,5-디메틸페놀, 2,4-디메틸페놀, 2,6-디메틸페놀, 2,3,5-트리메틸페놀, 3,4,5-트리메틸페놀, 2-t-부틸페놀, 3-t-부틸페놀, 4-t-부틸페놀, 2-페닐페놀, 3-페닐페놀, 4-페닐페놀, 3,5-디페닐페놀, 2-나프틸페놀, 3-나프틸페놀, 4-나프틸페놀, 4-트리틸페놀, 레조르시놀, 2-메틸레조르시놀, 4-메틸레조르시놀, 5-메틸레조르시놀, 카테콜, 4-t-부틸카테콜, 2-메톡시페놀, 3-메톡시페놀, 2-프로필페놀, 3-프로필페놀, 4-프로필페놀, 2-이소프로필페놀, 3-이소프로필페놀, 4-이소프로필페놀, 2-메톡시-5-메틸페놀, 2-t-부틸-5-메틸페놀, 피로갈롤, 티몰, 이소티몰, 4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'디메틸-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'디알릴-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'디플루오로-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'디페닐-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,2'디메톡시-4,4'-(9H-플루오렌-9-일리덴)비스페놀, 2,3,2',3'-테트라하이드로-(1,1')-스피로비인덴-6,6'-디올, 3,3,3',3'-테트라메틸-2,3,2',3'-테트라하이드로-(1,1')-스피로비인덴-6,6'-디올, 3,3,3',3',4,4'-헥사메틸-2,3,2',3'-테트라하이드로-(1,1')-스피로비인덴-6,6'-디올, 2,3,2',3'-테트라하이드로-(1,1')-스피로비인덴-5,5'-디올, 5,5'-디메틸-3,3,3',3'-테트라메틸-2,3,2',3'-테트라하이드로-(1,1')-스피로비인덴-6,6'-디올, 1-나프톨, 2-나프톨, 2-메틸-1-나프톨, 4-메톡시-1-나프톨, 7-메톡시-2-나프톨 및 1,5-디하이드록시나프탈렌, 1,7-디하이드록시나프탈렌, 2,6-디하이드록시나프탈렌 등의 디하이드록시나프탈렌, 3-하이드록시-나프탈렌-2-카르본산메틸, 인덴, 하이드록시인덴, 벤조퓨란, 하이드록시안트라센, 아세나프틸렌, 비페닐, 비스페놀, 트리스페놀, 디시클로펜타디엔, 테트라하이드로인덴, 4-비닐시클로헥센, 노보나디엔, 5-비닐노보나-2-엔, α-피넨, β-피넨, 리모넨 등의 노볼락 수지, 폴리하이드록시스티렌, 폴리스티렌, 폴리비닐나프탈렌, 폴리비닐안트라센, 폴리비닐카르바졸, 폴리인덴, 폴리아세나프틸렌, 폴리노보넨, 폴리시클로데센, 폴리테트라시클로도데센, 폴리노트리시클렌, 폴리(메트)아크릴레이트, 및 이들의 공중합체 등을 들 수 있다.
또한, 일본특허공개 2004-205658호 공보에 기재된 노트리시클렌 공중합체, 일본특허공개 2004-205676호 공보에 기재된 수소첨가 나프톨노볼락 수지, 일본특허공개 2004-205685호 공보에 기재된 나프톨디시클로펜타디엔 공중합체, 일본특허공개 2004-354554호 공보, 일본특허공개 2005-10431호 공보에 기재된 페놀디시클로펜타디엔 공중합체, 일본특허공개 2005-128509호 공보에 기재된 플루오렌비스페놀노볼락 수지, 일본특허공개 2005-250434호 공보에 기재된 아세나프틸렌 공중합체, 일본특허공개 2006-53543호 공보에 기재된 인덴 공중합체, 일본특허공개 2006-227391호 공보에 기재된 페놀기를 갖는 플러렌, 일본특허공개 2006-259249호 공보, 일본특허공개 2006-293298호 공보, 일본특허공개 2007-316282호 공보에 기재된 비스페놀 화합물 및 이 노볼락 수지, 일본특허공개 2006-259482호 공보에 기재된 디비스페놀 화합물 및 이 노볼락 수지, 일본특허공개 2006-285095호 공보에 기재된 아다만탄페놀 화합물의 노볼락 수지, 일본특허공개 2007-171895호 공보에 기재된 하이드록시비닐나프탈렌 공중합체, 일본특허공개 2007-199653호 공보에 기재된 비스나프톨 화합물 및 이 노볼락 수지, 일본특허공개 2008-26600호 공보에 기재된 ROMP, 일본특허공개 2008-96684호 공보에 기재된 트리시클로펜타디엔 공중합물에 나타내어진 수지 화합물을 블렌드할 수도 있다.
이들 재료 중에서 n값이 높은 재료는, 방향족기의 함유율이 낮고 지환족기의 비율이 높은 재료이다. 예를 들어 노볼락계 재료보다, 디시클로펜타디엔, 트리시클로펜타디엔, 아세나프틸렌, 아다만탄, ROMP, 노트리시클렌계를 함유하는 수지가 호적하다. 이들 재료는 n값이 높으므로, 그 위의 규소산화막의 막두께를 20nm 이하로 박막화하여도, 기판 반사율을 1% 이하로 억제할 수 있다.
본 발명의 다층막 형성방법에 있어서, 탄화수소막의 형성은 스핀코트법으로 행하는 것이 바람직하다. 또한, 탄화수소막의 막두께로는, 5~100nm로 하는 것이 바람직하고, 보다 바람직하게는 10~80nm이다.
[(4)공정]
본 발명의 다층막 형성방법의 (4)공정에서는, 상기 서술한 바와 같이 하여 형성한 탄화수소막 상에, 규소산화막 재료를 코팅하여, 규소산화막을 형성한다.
(규소산화막)
본 발명의 다층막 형성방법에 이용되는 규소산화막 재료로는, 일본특허공개 2007-302873호 공보에 개시되는 노광파장에 흡수를 갖는 실세스퀴옥산계의 재료를 들 수 있다.
본 발명의 다층막 형성방법에 있어서, 규소산화막의 형성은 스핀코트법으로 행하는 것이 바람직하다. 또한, 규소산화막의 막두께로는, 10~20nm로 하는 것이 바람직하다.
이상 설명한 바와 같은 (1)~(4)공정을 포함하는 방법에 의해, 기판 상에, 하층막, 실리콘막, 탄화수소막, 규소산화막 순으로 적층된 다층막을 형성할 수 있다.
이러한 다층막 형성방법이면, 리소그래피에 있어서 레지스트 하층막으로서 호적하게 이용할 수 있고, 반사방지막으로서의 최적의 n값, k값과 매립특성, 우수한 에칭내성을 갖는 다층막을 형성할 수 있다.
<패턴 형성방법>
본 발명에서는, 상술한 바와 같이 하여 형성된 다층막을 이용한 패턴 형성방법으로서,
(A) 상술한 다층막 형성방법에 의해 기판 상에 형성된 다층막 상에, 포토레지스트막을 형성하는 공정과,
(B) 상기 포토레지스트막에 대하여 노광 및 현상을 행하여 포토레지스트 패턴을 형성하는 공정과,
(C) 상기 포토레지스트 패턴을 마스크로 하여 드라이에칭을 행하고, 상기 규소산화막에 패턴을 전사하는 공정과,
(D) 상기 패턴이 전사된 규소산화막을 마스크로 하여 드라이에칭을 행하고, 상기 탄화수소막에 패턴을 전사하는 공정과,
(E) 상기 패턴이 전사된 탄화수소막을 마스크로 하여 드라이에칭을 행하고, 상기 실리콘막에 패턴을 전사하는 공정과,
(F) 상기 패턴이 전사된 실리콘막을 마스크로 하여 드라이에칭을 행하고, 상기 하층막에 패턴을 전사하는 공정,
을 포함하는 패턴 형성방법을 제공한다.
이하, 본 발명의 패턴 형성방법의 일 예(펜타레이어(5층) 프로세스)에 대하여, 도 2를 참조하면서 설명하는데, 본 발명의 패턴 형성방법은 이것으로 한정되는 것은 아니다.
도 2의 패턴 형성방법에서는, 먼저 (A)공정으로서, 상술한 다층막 형성방법에 의해 기판 상에 형성된 다층막(최상층의 규소산화막(6)) 상에, 포토레지스트막(7)을 형성한다(도 2(A)).
포토레지스트막(7)으로는, 포지티브형, 네가티브형 중 어떠한 것이어도 좋으며, 통상 이용되고 있는 포토레지스트 조성물과 동일한 것을 이용할 수 있다. 또한, 포토레지스트 조성물에 의해 단층의 포토레지스트막을 형성하는 경우, 상술한 하층막 등을 형성하는 경우와 마찬가지로, 스핀코트법이 바람직하게 이용된다. 포토레지스트 조성물을 스핀코트 후, 60~180℃에서 10~300초의 조건으로 프리베이크를 행하는 것이 바람직하다. 한편, 포토레지스트막의 두께는 특별히 제한되지 않으나, 30~500nm로 하는 것이 바람직하고, 특히 50~400nm가 바람직하다.
다음에 (B)공정으로서, 포토레지스트막(7)의 소용(所用)부분(노광부분(8))을 노광하고(도 2(B-1)), 포스트익스포져베이크(PEB)를 행한 후, 현상을 행하여 포토레지스트 패턴을 형성한다(도 2(B-2)). 포지티브 패턴의 경우에는 도 2와 같이 노광부분(8)이 현상액에 용해되고, 네가티브 패턴의 경우에는 미노광부분이 현상액에 용해된다.
또한, 노광광으로는, 파장 300nm 이하의 고에너지선, 구체적으로는 원자외선, KrF 엑시머 레이저광(248nm), ArF 엑시머 레이저광(193nm), F2 레이저광(157nm), Kr2 레이저광(146nm), Ar2 레이저광(126nm), 3~20nm의 연X선(EUV(파장 13.5nm) 등), 전자선(EB), X선 등을 들 수 있다.
다음에 (C)공정으로서, 포토레지스트 패턴을 마스크로 하여 드라이에칭을 행하고, 규소산화막(6)에 패턴을 전사한다(도 2(C)).
(C)공정에 이용되는 에칭가스로는, 프론계의 가스가 호적하다.
다음에 (D)공정으로서, 패턴이 전사된 규소산화막(6)을 마스크로 하여 드라이에칭을 행하고, 탄화수소막(5)에 패턴을 전사한다(도 2(D)).
(D)공정에 이용되는 에칭가스로는, 산소가스, 수소가스, 암모니아가스, 이산화탄소가스, 일산화탄소가스, 이산화황가스로부터 선택되는 1종 이상의 가스가 호적하다.
또한, (D)공정의 드라이에칭은, 산소 플라즈마 에칭일 수도 있다.
다음에 (E)공정으로서, 패턴이 전사된 탄화수소막(5)을 마스크로 하여 드라이에칭을 행하고, 실리콘막(4)에 패턴을 전사한다(도 2(E)).
(E)공정에 이용되는 에칭가스로는, 브롬이나 염소를 포함하는 가스가 호적하다.
다음에 (F)공정으로서, 패턴이 전사된 실리콘막(4)을 마스크로 하여 드라이에칭을 행하고, 하층막(3)에 패턴을 전사한다(도 2(F)).
(F)공정에 이용되는 에칭가스로는, 산소가스, 수소가스, 암모니아가스, 이산화탄소가스, 일산화탄소가스, 이산화황가스로부터 선택되는 1종 이상의 가스가 호적하다.
또한 (G)공정으로서, 패턴이 전사된 실리콘막(4)과 패턴이 전사된 하층막(3)을 마스크로 하여 드라이에칭을 행하고, 기판(1)의 피가공층(2)에 패턴을 전사할 수도 있다(도 2(G)).
(G)공정에 이용되는 에칭가스로는, 피가공층(2)이 SiO2, SiN, 실리카계 저유전율 절연막이면 프론계 가스를 주체로 한 에칭가스가 호적하고, 피가공층(2)이 p-Si, Al, W이면 염소계, 브롬계 가스를 주체로 한 에칭가스가 호적하다.
한편, 본 발명에 있어서, 실리콘막(4)과 하층막(3)은, 상술한 피가공층(2)의 에칭가스에 대하여 내성을 갖는 것이다.
이상 설명한 바와 같은 본 발명의 패턴 형성방법이면, 반사방지막으로서의 최적의 n값, k값과 매립특성, 우수한 에칭내성을 갖는 다층막과 포토레지스트막으로 5층(펜타레이어) 프로세스에 의해 패턴을 형성하기 때문에, 특히 드라이에칭내성이 취약하면서 박막인 유기용제 현상의 네가티브톤 레지스트 패턴이더라도 고정도로 전사하는 것이 가능해진다.
[실시예]
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하는데, 본 발명은 이것으로 한정되는 것은 아니다.
한편, 폴리머의 분자량은, 겔 퍼미에이션 크로마토그래피(GPC)에 의한 폴리스티렌 환산의 중량평균분자량(Mw), 수평균분자량(Mn), 분산도(Mw/Mn)를 나타낸다.
하층막 재료에 이용한 하층막 폴리머 1~6, 비교 하층막 폴리머 1을 이하에 나타낸다.
하층막 폴리머 1 Mw=3,500, Mw/Mn=4.50
[화학식 6]
Figure pat00006

하층막 폴리머 2 Mw=3,100, Mw/Mn=4.80
[화학식 7]
Figure pat00007

하층막 폴리머 3 Mw=2,600, Mw/Mn=5.10
[화학식 8]
Figure pat00008

하층막 폴리머 4 Mw=3,600, Mw/Mn=4.80
[화학식 9]
Figure pat00009

하층막 폴리머 5 Mw=3,200, Mw/Mn=5.40
[화학식 10]
Figure pat00010

하층막 폴리머 6 Mw=6,200, Mw/Mn=6.40
[화학식 11]
Figure pat00011

비교 하층막 폴리머 1 Mw=6,500, Mw/Mn=5.20
[화학식 12]
Figure pat00012

탄화수소막 재료에 이용한 탄화수소막 폴리머 1~4를 이하에 나타낸다.
탄화수소막 폴리머 1 Mw=6,900, Mw/Mn=1.88
[화학식 13]
Figure pat00013

탄화수소막 폴리머 2 Mw=7,200, Mw/Mn=1.79
[화학식 14]
Figure pat00014

탄화수소막 폴리머 3 Mw=890, Mw/Mn=3.53
[화학식 15]
Figure pat00015

탄화수소막 폴리머 4 Mw=9,900, Mw/Mn=1.23
[화학식 16]
Figure pat00016

규소산화막 재료에 이용한 규소산화막 폴리머 1을 이하에 나타낸다.
[화학식 17]
Figure pat00017

탄화수소막 재료, 규소산화막 재료에 이용한 산발생제 AG1, AG2, 가교제 CR1을 이하에 나타낸다.
[화학식 18]
Figure pat00018

포토레지스트막 재료에 이용한 ArF 레지스트 폴리머 1, 산발생제 PAG1, Quencher, 발수성 폴리머 1을 이하에 나타낸다.
[화학식 19]
Figure pat00019

또한, 하층막 재료, 탄화수소막 재료, 규소산화막 재료, 포토레지스트막 재료에 이용한 용매를 이하에 나타낸다.
PGMEA: 프로필렌글리콜모노메틸에테르아세테이트
Cyclohexanone: 시클로헥사논
물
PGEE: 프로필렌글리콜모노에틸에테르
GBL: γ-부티로락톤
하층막 재료( UDL -1~6, 비교 UDL -1)의 조제
상기 하층막 폴리머 1~6, 비교 하층막 폴리머 1로 나타낸 수지를, FC-4430(Sumitomo 3M Ltd.제) 0.1질량%를 포함하는 용매 중에 표 1에 나타낸 비율로 용해시키고, 0.1μm의 불소 수지제 필터로 여과함으로써 하층막 재료(UDL-1~6, 비교 UDL-1)를 조제하였다.
[표 1]
Figure pat00020

탄화수소막 재료( HCL -1~3)의 조제
상기 탄화수소막 폴리머 1~4로 나타낸 수지, 산발생제 AG1, 가교제 CR1을, FC-4430(Sumitomo 3M Ltd.제) 0.1질량%를 포함하는 용매 중에 표 2에 나타낸 비율로 용해시키고, 0.1μm의 불소 수지제 필터로 여과함으로써 탄화수소막 재료(HCL-1~3)를 조제하였다.
[표 2]
Figure pat00021

규소산화막 재료( SOG -1)의 조제
상기 규소산화막 폴리머 1로 나타낸 수지, 산발생제 AG2를, FC-4430(Sumitomo 3M Ltd.제) 0.1질량%를 포함하는 용매 중에 표 3에 나타낸 비율로 용해시키고, 0.1μm의 불소 수지제 필터로 여과함으로써 규소산화막 재료(SOG-1)를 조제하였다.
[표 3]
Figure pat00022

포토레지스트막 재료( ArF 레지스트 1)의 조제
상기 ArF 레지스트 폴리머 1로 나타낸 수지, 산발생제 PAG1, Quencher, 발수성 폴리머 1을, FC-4430(Sumitomo 3M Ltd.제) 0.1질량%를 포함하는 용매 중에 표 4에 나타낸 비율로 용해시키고, 0.1μm의 불소 수지제 필터로 여과함으로써 포토레지스트막 재료(ArF 레지스트 1)를 조제하였다.
[표 4]
Figure pat00023

하층막의 굴절률과 고온 베이크 전후의 막두께 측정
상기 하층막 재료(UDL-1~6, 비교 UDL-1)를 실리콘기판(웨이퍼) 상에 도포하여, 350℃에서 60초간 베이크하여 각각 막두께 100nm의 하층막을 형성하고, 입사각도 가변의 분광 엘립소미터(VASE; J.A.Woollam Co., Inc.제)로 파장 193nm에서의 각 하층막의 굴절률(n값, k값)과 350℃ 베이크 후의 막두께 a를 구하였다. 이어서, 이 웨이퍼를 퍼니스(furnace) 중 질소기류하에서, 500℃에서 3분간 베이크하고, 500℃ 베이크 후의 막두께 b를 측정하여, 500℃ 베이크 전후의 막두께의 비율을 구하였다. 결과를 표 5에 나타낸다.
[표 5]
Figure pat00024

탄화수소막 , 규소산화막의 굴절률 측정
상기 탄화수소막 재료(HCL-1~3), 규소산화막 재료(SOG-1)를 실리콘기판 상에 도포하여, 200℃에서 60초간 베이크하여, 탄화수소막은 막두께 40nm, 규소산화막은 막두께 20nm인 막을 형성하고, 입사각도 가변의 분광 엘립소미터(VASE; J.A.Woollam Co., Inc.제)로 파장 193nm에서의 각 막의 굴절률(n값, k값)을 구하였다. 결과를 표 6에 나타낸다.
[표 6]
Figure pat00025

패턴에칭 시험
[다층막의 형성]
(실시예 1~8, 비교예 1)
막두께 200nm의 SiO2막(피가공층)이 형성된 직경 300mm의 Si 웨이퍼기판 상에, 표 1에 기재된 하층막 재료(UDL-1~6, 비교 UDL-1)를 스핀코트에 의해 도포하여, 대기하에서, 350℃에서 60초간 베이크하고, 막두께 100nm의 하층막을 형성하였다. 다시, 퍼니스에서 질소분위기하에서, 500℃에서 3분간 베이크하였다.
다음에, 상술한 바와 같이 하여 하층막을 형성한 기판에 대하여, 하기 조건의 스퍼터링으로 막두께 10nm의 폴리실리콘막(실리콘막)을 형성하였다.
(스퍼터링 조건)
타깃 실리콘
스퍼터가스 아르곤
챔버압력 0.5Pa
RF파워 1,000W
시간 120sec
기판온도 550℃
다음에, 상술한 바와 같이 하여 폴리실리콘막을 형성한 기판에 대하여, 표 2에 기재된 탄화수소막 재료(HCL-1~3)를 스핀코트에 의해 도포하여, 220℃에서 60초간 베이크하고, 막두께 40nm의 탄화수소막을 형성하였다. 다시, 그 위에 표 3에 기재된 규소산화막 재료(SOG-1)를 스핀코트에 의해 도포하여, 200℃에서 60초간 베이크하고, 막두께 20nm의 규소산화막을 형성하여, 다층막(4층)으로 하였다.
(비교예 2)
막두께 200nm의 SiO2막(피가공층)이 형성된 직경 300mm의 Si 웨이퍼기판 상에, 표 1에 기재된 하층막 재료(UDL-1)를 스핀코트에 의해 도포하여, 대기하, 350℃에서 60초간 베이크하고, 막두께 100nm의 하층막을 형성하였다. 비교예 2에서는, 실리콘막 및 탄화수소막을 형성하지 않고, 하층막 상의 규소산화막 재료(SOG-1)를 스핀코트에 의해 도포하여, 200℃에서 60초간 베이크하고, 막두께 20nm의 규소산화막을 형성하여, 다층막(2층)으로 하였다.
[패턴 형성]
상술한 바와 같이 하여 다층막을 형성한 실시예 1~8, 비교예 1~2의 기판 상에, 표 4에 기재된 ArF 레지스트를 스핀코트에 의해 도포하여, 100℃에서 60초간 베이크하고, 막두께 70nm의 포토레지스트막을 형성하였다. 이에 따라, 실시예 1~8 및 비교예 1은 펜타레이어(5층), 비교예 2는 트리레이어(3층)의 구조를 형성하였다.
이것을 ArF 엑시머 레이저 액침 스캐너(NSR-610C; Nikon Corporation제, NA=1.30, σ=0.98/0.78, 다이폴 개구 20도, Azimuthally 편광조명, 6% 하프톤 위상 쉬프트 마스크)를 이용하여, 노광량을 변화시키면서 노광을 행하고, 노광 후 80℃에서 60초간 베이크(PEB)하여, 2.38질량%의 테트라메틸암모늄하이드록사이드(TMAH) 수용액으로 30초간 현상하고, 순수로 린스 후 스핀드라이하여, 40nm의 라인앤스페이스 패턴을 형성하였다.
이어서, (a)상술한 바와 같이 하여 형성한 레지스트 패턴을 마스크로 하여 드라이에칭을 행하여 규소산화막에 패턴을 전사하고, (b) 얻어진 규소산화막 패턴을 마스크로 하여 드라이에칭을 행하여 탄화수소막에 패턴을 전사하고, (c) 얻어진 탄화수소막 패턴을 마스크로 하여 드라이에칭을 행하여 폴리실리콘막에 패턴을 전사하고, (d) 얻어진 폴리실리콘막 패턴을 마스크로 하여 드라이에칭을 행하여 하층막에 패턴을 전사하고, (e)폴리실리콘막 패턴과, 얻어진 하층막 패턴을 마스크로 하여 드라이에칭을 행하여 SiO2막에 패턴을 전사함으로써, 피가공층을 가공하였다.
에칭조건은 하기에 나타낸 바와 같다.
(a) 레지스트 패턴의 규소산화막에 대한 전사(에칭)조건
챔버압력 10.0Pa
RF파워 1,500W
CF4가스유량 75ml/min
O2가스유량 15ml/min
시간 12sec
(b) 규소산화막 패턴의 탄화수소막에 대한 전사(에칭)조건
챔버압력 2.0Pa
RF파워 500W
Ar가스유량 75ml/min
O2가스유량 45ml/min
시간 30sec
(c) 탄화수소막 패턴의 폴리실리콘막에 대한 전사(에칭)조건
챔버압력 40.0Pa
RF파워 300W
Cl2가스유량 30ml/min
BCl3가스유량 30ml/min
CHF3가스유량 100ml/min
O2가스유량 2ml/min
시간 30sec
(d) 폴리실리콘막 패턴의 하층막에 대한 전사(에칭)조건
챔버압력 2.0Pa
RF파워 500W
Ar가스유량 75ml/min
O2가스유량 45ml/min
시간 100sec
(e) 폴리실리콘막·하층막 패턴의 SiO2막에 대한 전사(에칭)조건
챔버압력 2.0Pa
RF파워 2,200W
C5F12가스유량 20ml/min
C2F6가스유량 10ml/min
Ar가스유량 300ml/min
O2가스유량 60ml/min
시간 90sec
한편, 비교예 2에서는, 상기 (a)의 조건으로 레지스트 패턴의 규소산화막에 대한 전사를 행한 후, 상기 (d)의 조건으로 규소산화막 패턴의 하층막에 대한 전사를 행하고, (e)의 조건으로 하층막 패턴의 SiO2막에 대한 전사를 행하여, 피가공층을 가공하였다.
상술한 바와 같이 하여 피가공층을 가공한 실시예 1~8, 비교예 1~2의 기판의 패턴단면을 전자현미경(S-4700; Hitachi, Ltd.제)으로 관찰하고, 형상을 비교하였다. 결과를 표 7에 나타낸다.
[표 7]
Figure pat00026

표 7에 나타낸 바와 같이, 본 발명의 다층막 형성방법에 의해 형성된 다층막을 레지스트 하층막으로서 이용한 펜타레이어 프로세스에 의해 패턴을 형성한 실시예 1~8에서는, 단면형상이 직사각형인 패턴을 얻을 수 있었다.
실시예 1~8에서는, 표 5에 나타낸 바와 같이 500℃의 고온에서 베이크하여도 막 수축이 적은 하층막 상에, 폴리실리콘막과 같은 실리콘막을 형성하고, 그 위에 표 6에 나타낸 바와 같은 굴절률(반사방지효과)을 갖는 탄화수소막, 규소산화막을 형성한다. 이에 따라, 폴리실리콘막 상에서 광이 전반사되기 때문에, 그 위의 탄화수소막과 규소산화막의 2층의 반사방지막에 의해 기판 반사를 저감시킬 수 있고, 또한 레지스트 바로 아래의 규소산화막의 막두께를 얇게 하여도 기판 반사를 억제할 수 있으므로, 레지스트 패턴을 원활하게 규소산화막에 드라이에칭 전사할 수 있다. 폴리실리콘막의 우수한 드라이에칭내성에 의해, 하지의 피가공기판을 드라이에칭한 후의 형상이 양호해진다.
한편, 하층막 재료로서 비교 UDL-1을 이용한 비교예 1에서는, 표 7에 나타나는 바와 같이, 패턴의 단면형상이 테이퍼였다. 또한, 실리콘막 및 탄화수소막을 형성하지 않았던(트리레이어 프로세스의) 비교예 2에서는, 표 7에 나타낸 바와 같이, 패턴붕괴가 발생하였다.
이상의 점으로부터, 본 발명의 다층막 형성방법에 의해 형성된 다층막을 이용하여 펜타레이어 프로세스로 패턴의 형성을 행하면, 종래의 트리레이어 프로세스보다 반사방지효과가 우수하고, 또한 드라이에칭의 선택성도 우수하므로, 형상이 양호한 패턴을 형성할 수 있다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
1... 기판
2... 피가공층
3... 하층막
4... 실리콘막
5... 탄화수소막
6... 규소산화막
7... 포토레지스트막
8... 노광부분

Claims (10)

  1. 기판 상에 다층막을 형성하는 방법으로서,
    (1) 상기 기판 상에, 하기 일반식(1)로 표시되는 비스나프톨기를 갖는 화합물을 노볼락화한 수지를 함유하는 하층막 재료를 코팅하고, 300℃ 이상 700℃ 이하의 온도에서 10초~600초간의 범위로 열처리하여 경화시킴으로써 하층막을 형성하는 공정과,
    (2) 상기 하층막 상에, 실리콘막을 형성하는 공정과,
    (3) 상기 실리콘막 상에, 탄화수소막 재료를 코팅하여, 탄화수소막을 형성하는 공정과,
    (4) 상기 탄화수소막 상에, 규소산화막 재료를 코팅하여, 규소산화막을 형성하는 공정,
    을 포함하는 것을 특징으로 하는 다층막 형성방법.
    [화학식 1]
    Figure pat00027

    (식 중, R1, R2는 각각 독립적으로, 수소원자, 탄소수 1~10의 직쇄상, 분지상, 혹은 환상의 알킬기, 탄소수 6~20의 아릴기, 또는 탄소수 2~20의 알케닐기이다. R3, R4는 각각 독립적으로, 수소원자 또는 글리시딜기이다. R5는 탄소수 1~10의 직쇄상 또는 분지상의 알킬렌기이다. R6, R7은 각각 독립적으로, 벤젠환, 나프탈렌환 중 어느 하나이고, 벤젠환, 나프탈렌환 중의 수소원자는 탄소수 1~6의 탄화수소기로 치환되어 있을 수도 있다. p, q는 각각 독립적으로 1 또는 2이다.)
  2. 제1항에 있어서,
    상기 (1)공정, 상기 (3)공정, 및 상기 (4)공정의 재료의 코팅을, 스핀코트법으로 행하는 것을 특징으로 하는 다층막 형성방법.
  3. 제1항에 있어서,
    상기 (2)공정을, 스퍼터링법 또는 기상성장법으로 행하는 것을 특징으로 하는 다층막 형성방법.
  4. 제2항에 있어서,
    상기 (2)공정을, 스퍼터링법 또는 기상성장법으로 행하는 것을 특징으로 하는 다층막 형성방법.
  5. 제1항에 있어서,
    상기 (1)공정에 있어서 막두께 30~20,000nm의 하층막을 형성하고, 상기 (2)공정에 있어서 막두께 3~100nm의 실리콘막을 형성하고, 상기 (3)공정에 있어서 막두께 5~100nm의 탄화수소막을 형성하고, 상기 (4)공정에 있어서 막두께 10~20nm의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성방법.
  6. 제2항에 있어서,
    상기 (1)공정에 있어서 막두께 30~20,000nm의 하층막을 형성하고, 상기 (2)공정에 있어서 막두께 3~100nm의 실리콘막을 형성하고, 상기 (3)공정에 있어서 막두께 5~100nm의 탄화수소막을 형성하고, 상기 (4)공정에 있어서 막두께 10~20nm의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성방법.
  7. 제3항에 있어서,
    상기 (1)공정에 있어서 막두께 30~20,000nm의 하층막을 형성하고, 상기 (2)공정에 있어서 막두께 3~100nm의 실리콘막을 형성하고, 상기 (3)공정에 있어서 막두께 5~100nm의 탄화수소막을 형성하고, 상기 (4)공정에 있어서 막두께 10~20nm의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성방법.
  8. 제4항에 있어서,
    상기 (1)공정에 있어서 막두께 30~20,000nm의 하층막을 형성하고, 상기 (2)공정에 있어서 막두께 3~100nm의 실리콘막을 형성하고, 상기 (3)공정에 있어서 막두께 5~100nm의 탄화수소막을 형성하고, 상기 (4)공정에 있어서 막두께 10~20nm의 규소산화막을 형성하는 것을 특징으로 하는 다층막 형성방법.
  9. 패턴 형성방법으로서,
    (A) 제1항 내지 제8항 중 어느 한 항에 기재된 다층막 형성방법에 의해 기판 상에 형성된 다층막 상에, 포토레지스트막을 형성하는 공정과,
    (B) 상기 포토레지스트막에 대하여 노광 및 현상을 행하여 포토레지스트 패턴을 형성하는 공정과,
    (C) 상기 포토레지스트 패턴을 마스크로 하여 드라이에칭을 행하고, 상기 규소산화막에 패턴을 전사하는 공정과,
    (D) 상기 패턴이 전사된 규소산화막을 마스크로 하여 드라이에칭을 행하고, 상기 탄화수소막에 패턴을 전사하는 공정과,
    (E) 상기 패턴이 전사된 탄화수소막을 마스크로 하여 드라이에칭을 행하고, 상기 실리콘막에 패턴을 전사하는 공정과,
    (F) 상기 패턴이 전사된 실리콘막을 마스크로 하여 드라이에칭을 행하고, 상기 하층막에 패턴을 전사하는 공정,
    을 포함하는 것을 특징으로 하는 패턴 형성방법.
  10. 제9항에 있어서,
    상기 (F)공정의 드라이에칭을, 산소가스, 수소가스, 암모니아가스, 이산화탄소가스, 일산화탄소가스, 이산화황가스로부터 선택되는 1종 이상의 에칭가스를 이용하여 행하는 것을 특징으로 하는 패턴 형성방법.
KR1020150096580A 2014-07-08 2015-07-07 다층막 형성방법 및 패턴 형성방법 KR102038268B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-140110 2014-07-08
JP2014140110A JP6196190B2 (ja) 2014-07-08 2014-07-08 多層膜形成方法及びパターン形成方法

Publications (2)

Publication Number Publication Date
KR20160006122A true KR20160006122A (ko) 2016-01-18
KR102038268B1 KR102038268B1 (ko) 2019-10-30

Family

ID=55066871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150096580A KR102038268B1 (ko) 2014-07-08 2015-07-07 다층막 형성방법 및 패턴 형성방법

Country Status (4)

Country Link
US (1) US9658530B2 (ko)
JP (1) JP6196190B2 (ko)
KR (1) KR102038268B1 (ko)
TW (1) TWI545149B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126779A1 (ko) * 2016-01-20 2017-07-27 삼성에스디아이 주식회사 중합체, 유기막 조성물, 및 패턴형성방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711104B2 (ja) * 2015-04-24 2020-06-17 Jsr株式会社 レジスト下層膜形成方法及びパターン形成方法
KR101770749B1 (ko) * 2016-01-11 2017-08-23 최상준 반사방지용 하드마스크 조성물
JP6462602B2 (ja) * 2016-01-12 2019-01-30 信越化学工業株式会社 多層膜形成方法及びパターン形成方法
WO2017199768A1 (ja) * 2016-05-20 2017-11-23 日産化学工業株式会社 レジスト下層膜形成組成物
WO2019198700A1 (ja) * 2018-04-13 2019-10-17 日産化学株式会社 半導体基板用プライマーおよびパターン形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5336306A (en) 1976-09-14 1978-04-04 Masonite Corp Printing roller
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
KR20100028544A (ko) * 2007-05-03 2010-03-12 램 리써치 코포레이션 하드마스크 개구 및 하드마스크 개구에 의한 에칭 프로파일 제어
KR20100044111A (ko) * 2008-10-20 2010-04-29 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 하층막 형성 방법, 이것을 이용한 패턴 형성 방법, 및 레지스트 하층막 재료
KR20100047156A (ko) * 2008-10-28 2010-05-07 신에쓰 가가꾸 고교 가부시끼가이샤 포토레지스트 하층막 형성 재료 및 패턴 형성 방법
WO2010147155A1 (ja) 2009-06-19 2010-12-23 日産化学工業株式会社 カルバゾールノボラック樹脂
KR20110139118A (ko) * 2010-06-21 2011-12-28 신에쓰 가가꾸 고교 가부시끼가이샤 나프탈렌 유도체, 레지스트 하층막 재료, 레지스트 하층막 형성 방법 및 패턴 형성 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02249226A (ja) * 1989-03-23 1990-10-05 Matsushita Electric Ind Co Ltd レジスト形成方法
JPH03184322A (ja) * 1989-12-13 1991-08-12 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
JPH03261129A (ja) * 1990-03-09 1991-11-21 Fujitsu Ltd 半導体装置の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP4013058B2 (ja) 2002-12-24 2007-11-28 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP3981825B2 (ja) 2002-12-24 2007-09-26 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP4013057B2 (ja) 2002-12-24 2007-11-28 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP4130778B2 (ja) * 2003-02-06 2008-08-06 三星電子株式会社 デュアルダマシン構造の形成方法、および半導体装置の製造方法
JP4105036B2 (ja) 2003-05-28 2008-06-18 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP4069025B2 (ja) 2003-06-18 2008-03-26 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
US7303855B2 (en) 2003-10-03 2007-12-04 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
JP4355943B2 (ja) 2003-10-03 2009-11-04 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4388429B2 (ja) 2004-02-04 2009-12-24 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP4482763B2 (ja) 2004-07-15 2010-06-16 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
US7416833B2 (en) 2004-07-15 2008-08-26 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
JP4496432B2 (ja) 2005-02-18 2010-07-07 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4662052B2 (ja) 2005-03-11 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
KR100938065B1 (ko) 2005-03-11 2010-01-21 신에쓰 가가꾸 고교 가부시끼가이샤 포토레지스트 하층막 형성 재료 및 패턴 형성 방법
JP4539845B2 (ja) 2005-03-17 2010-09-08 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4466854B2 (ja) 2005-03-18 2010-05-26 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4575214B2 (ja) 2005-04-04 2010-11-04 信越化学工業株式会社 レジスト下層膜材料およびパターン形成方法
US7829638B2 (en) * 2005-05-09 2010-11-09 Cheil Industries, Inc. Antireflective hardmask composition and methods for using same
JP4666166B2 (ja) 2005-11-28 2011-04-06 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
JP4659678B2 (ja) 2005-12-27 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4716037B2 (ja) 2006-04-11 2011-07-06 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
DE602007000498D1 (de) 2006-04-11 2009-03-12 Shinetsu Chemical Co Siliziumhaltige, folienbildende Zusammensetzung, siliziumhaltige Folie, siliziumhaltiges, folientragendes Substrat und Strukturierungsverfahren
JP4662063B2 (ja) 2006-05-25 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4573050B2 (ja) 2006-07-21 2010-11-04 信越化学工業株式会社 レジスト下層膜形成材料及びパターン形成方法
KR101116963B1 (ko) 2006-10-04 2012-03-14 신에쓰 가가꾸 고교 가부시끼가이샤 고분자 화합물, 레지스트 재료, 및 패턴 형성 방법
JP4858714B2 (ja) 2006-10-04 2012-01-18 信越化学工業株式会社 高分子化合物、レジスト材料、及びパターン形成方法
JP4671046B2 (ja) 2006-10-12 2011-04-13 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
KR101423058B1 (ko) * 2006-10-12 2014-07-25 닛산 가가쿠 고교 가부시키 가이샤 4층계 적층체에 의한 반도체장치의 제조방법
US8071485B2 (en) * 2009-06-29 2011-12-06 Globalfoundries Inc. Method of semiconductor manufacturing for small features
JP5336309B2 (ja) 2009-09-07 2013-11-06 三菱電機株式会社 直流電源装置
JP5579553B2 (ja) * 2010-09-17 2014-08-27 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
US20140246400A1 (en) * 2011-09-30 2014-09-04 Mitsubishi Gas Chemical Company, Inc. Resin having fluorene structure and material for forming underlayer film for lithography
JP5653880B2 (ja) 2011-10-11 2015-01-14 信越化学工業株式会社 レジスト下層膜形成材料及びパターン形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5336306A (en) 1976-09-14 1978-04-04 Masonite Corp Printing roller
KR20100028544A (ko) * 2007-05-03 2010-03-12 램 리써치 코포레이션 하드마스크 개구 및 하드마스크 개구에 의한 에칭 프로파일 제어
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
KR20100044111A (ko) * 2008-10-20 2010-04-29 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 하층막 형성 방법, 이것을 이용한 패턴 형성 방법, 및 레지스트 하층막 재료
KR20100047156A (ko) * 2008-10-28 2010-05-07 신에쓰 가가꾸 고교 가부시끼가이샤 포토레지스트 하층막 형성 재료 및 패턴 형성 방법
WO2010147155A1 (ja) 2009-06-19 2010-12-23 日産化学工業株式会社 カルバゾールノボラック樹脂
KR20110139118A (ko) * 2010-06-21 2011-12-28 신에쓰 가가꾸 고교 가부시끼가이샤 나프탈렌 유도체, 레지스트 하층막 재료, 레지스트 하층막 형성 방법 및 패턴 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017126779A1 (ko) * 2016-01-20 2017-07-27 삼성에스디아이 주식회사 중합체, 유기막 조성물, 및 패턴형성방법
KR20170087294A (ko) * 2016-01-20 2017-07-28 삼성에스디아이 주식회사 중합체, 유기막 조성물, 및 패턴형성방법

Also Published As

Publication number Publication date
TWI545149B (zh) 2016-08-11
US20160008844A1 (en) 2016-01-14
JP2016018051A (ja) 2016-02-01
US9658530B2 (en) 2017-05-23
TW201604224A (zh) 2016-02-01
JP6196190B2 (ja) 2017-09-13
KR102038268B1 (ko) 2019-10-30

Similar Documents

Publication Publication Date Title
KR101932832B1 (ko) 다층막 형성 방법 및 패턴 형성 방법
KR102004027B1 (ko) 레지스트 하층막 형성용 조성물 및 이것을 이용한 패턴 형성 방법
KR101425234B1 (ko) 레지스트 하층막 형성 방법, 이것을 이용한 패턴 형성 방법, 및 레지스트 하층막 재료
KR101961496B1 (ko) 레지스트 하층막 재료, 레지스트 하층막 재료용 중합체의 제조 방법, 및 상기 레지스트 하층막 재료를 사용한 패턴 형성 방법
JP5653880B2 (ja) レジスト下層膜形成材料及びパターン形成方法
JP5229278B2 (ja) ナフタレン誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
JP5118073B2 (ja) レジスト下層膜形成方法及びこれを用いたパターン形成方法
JP5385006B2 (ja) レジスト下層膜材料及びこれを用いたパターン形成方法
JP6378146B2 (ja) 多層膜形成方法及びパターン形成方法
KR101715952B1 (ko) 레지스트 하층막 재료 및 이를 이용한 패턴 형성 방법
KR101559191B1 (ko) 레지스트 하층막 재료 및 이것을 이용한 패턴 형성 방법
KR101535702B1 (ko) 레지스트 하층막 재료 및 이것을 이용한 패턴 형성 방법
KR20120082829A (ko) 레지스트 하층막 재료 및 이를 이용한 패턴 형성 방법
KR102038268B1 (ko) 다층막 형성방법 및 패턴 형성방법
JP2010160189A (ja) レジスト下層膜形成方法およびこれを用いたパターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant