TWI545149B - 多層膜形成方法及圖案形成方法 - Google Patents

多層膜形成方法及圖案形成方法 Download PDF

Info

Publication number
TWI545149B
TWI545149B TW104121786A TW104121786A TWI545149B TW I545149 B TWI545149 B TW I545149B TW 104121786 A TW104121786 A TW 104121786A TW 104121786 A TW104121786 A TW 104121786A TW I545149 B TWI545149 B TW I545149B
Authority
TW
Taiwan
Prior art keywords
film
pattern
forming
hydrocarbon
substrate
Prior art date
Application number
TW104121786A
Other languages
English (en)
Other versions
TW201604224A (zh
Inventor
畠山潤
永田岳志
Original Assignee
信越化學工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越化學工業股份有限公司 filed Critical 信越化學工業股份有限公司
Publication of TW201604224A publication Critical patent/TW201604224A/zh
Application granted granted Critical
Publication of TWI545149B publication Critical patent/TWI545149B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)

Description

多層膜形成方法及圖案形成方法
本發明係關於作為用於半導體元件等之製造步驟中之微細加工的光阻下層膜係有用的多層膜之形成方法、及使用了以該多層膜形成方法形成之多層膜的圖案形成方法。
近年來，伴隨LSI之高密集化與高速化，圖案規則之微細化持續進展中，使用現在作為泛用技術使用之光曝光的微影，逐漸逼近來自於光源波長的固有解像度之極限。
作為在光阻圖案形成時使用的微影用光源，水銀燈之g線(436nm)、i線(365nm)、KrF準分子雷射(248nm)、ArF準分子雷射(193nm)等已廣為使用，為了實現更進一步之微細化，已有人正在探討雙重圖案化。
雙重圖案化係能夠使光阻之解像度倍增的技術，藉此可越發加速裝置之微細化。伴隨微細化之進展，正需要尺寸精度高的乾蝕刻技術與硬遮罩材料。又，3維之NAND記憶體、DRAM之電容器製作等，以乾蝕刻形成深的孔洞或溝槽的需求增高。基於此背景，蝕刻耐性優異之硬遮罩已變得必要。
另一方面，為了防止因光阻圖案之尺寸縮小所致之圖案崩塌，光阻膜厚被薄膜化，作為防止因該薄膜化所致之乾蝕刻耐性降低的手段，有人採用多層光阻處理。此時之多層處理，一般為形成烴膜(烴下層膜)作為下層，於其上形成含有矽的中間膜(含矽中間膜)，並於該含矽中間膜上形成光阻膜的3層(tri-layer)處理。可藉由使含矽中間膜與烴下層膜之兩者具有抗反射效果以獲得高度的抗反射效果。進入與高NA透鏡組合而成之浸潤微影時代，由於光對基板之入射角度變淺致使基板反射增加，故抗反射效果高的抗反射膜變得必要，使用了抗反射效果優異之含矽中間膜與烴下層膜的3層處理很快地普及。
然而，以旋塗形成有烴系下層膜與含有氧化矽的中間膜的3層處理用多層膜，其進行雙重圖案化及形成深的孔洞或溝槽所需之乾蝕刻耐性不足。另一方面，以利用濺鍍或CVD形成的金屬系膜作為硬遮罩時乾蝕刻耐性優異，尤其矽膜、氮化鈦膜已廣為使用。
又，為了實施聚焦餘裕(focus margin)窄的微細圖案之微影，必須使基底平坦，但以濺鍍或CVD形成的硬遮罩無法將基底之凹凸平坦化，因此必須在膜形成後以CMP削平膜表面。另一方面，利用旋塗形成之膜，可使用填埋特性優異之材料，因此有可僅以旋塗與烘烤之簡便處理將膜表面平坦化的優點。
再者，以濺鍍或CVD形成含矽中間膜時，必須將基板之溫度升高至約400℃。此時，若使用一般之烴膜作為下層膜時會熱分解，因此下層膜須為400℃之高耐熱性之烴材料。如此之材料，可舉例茀雙萘酚之酚醛清漆樹脂、咔唑與茀酮之醛縮合物(參照專利文獻1、2)。
又，有人提案在如上述之3層處理中利用有機溶劑顯影形成負圖案。此時，受到具蝕刻耐性的環狀保護基脱保護而成之膜殘留、與因保護基之脱保護致使膜厚減少之兩方面之影響，光阻膜之乾蝕刻耐性大幅降低，乾蝕刻加工光阻下方之含矽中間膜所需之餘裕不足。因此，有人探討含矽中間膜之薄膜化。現在，所使用之含矽中間膜之膜厚為30~40nm之範圍。此範圍是基於在此範圍內基板反射會最低、及轉印光阻膜之圖案所需之蝕刻速度、及將含矽中間膜之圖案轉印至下層之烴膜所需之蝕刻速度之平衡而決定的。另一方面，為了因應上述光阻膜之乾蝕刻耐性不足，必須將含矽中間膜之厚度設定為10~20nm。然而，若將含矽中間膜薄膜化會產生2個問題。其中一問題為基板反射增大，從而致使微影之餘裕縮小。另一問題為無法確保以含矽中間膜之圖案作為遮罩並以乾蝕刻加工下層烴膜時所需之充分蝕刻耐性。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本專利5336306號公報 [專利文獻2] 日本再公表專利 WO2010/147155
[發明所欲解決之課題]
本發明係鑑於上述情事而成者，目的為提供一種多層膜之形成方法，其係在微影中作為光阻下層膜使用的多層膜之形成方法，該多層膜之形成方法能減低反射率且對於乾蝕刻之尺寸精度高的圖案形成方法係有用。 [解決課題之手段]
為解決上述課題，本發明提供一種多層膜形成方法，係於基板上形成多層膜之方法，包括: (1)於該基板上塗佈含有下列通式(1)表示之將具有雙萘酚基的化合物酚醛清漆化而成之樹脂的下層膜材料，於300℃以上700℃以下之溫度以10秒~600秒之範圍實施熱處理並使其硬化，從而形成下層膜之步驟，及 (2)於該下層膜上形成矽膜之步驟，及 (3)於該矽膜上塗佈烴膜材料並形成烴膜之步驟，及 (4)於該烴膜上塗佈矽氧化膜材料並形成矽氧化膜之步驟； 【化1】(式中，R1 、R2 各自獨立地為氫原子，碳數1~10之直鏈狀、分支狀、或環狀之烷基，碳數6~20之芳基，或碳數2~20之烯基；R3 、R4 各自獨立地為氫原子或環氧丙基；R5 為碳數1~10之直鏈狀或分支狀之伸烷基；R6 、R7 各自獨立地為苯環、萘環中之任一者，苯環、萘環中之氫原子亦可被取代成碳數1~6之烴基；p、q各自獨立地為1或2)。
若為如此之多層膜形成方法，可形成能減低反射率且對於乾蝕刻之尺寸精度高的圖案形成方法係有用的多層膜。
又此時，宜以旋塗法實施該步驟(1)、該步驟(3)、及該步驟(4)之材料之塗佈。
若為旋塗法，能以簡便的處理形成膜表面之平坦性高的下層膜、烴膜、及矽氧化膜。
又此時，宜以濺鍍法或氣相沉積法實施該步驟(2)。
若為濺鍍法或氣相沉積法，能容易地形成乾蝕刻耐性優異之矽膜。
又此時，宜於該步驟(1)形成膜厚30~20,000nm之下層膜，於該步驟(2)形成膜厚3~100nm之矽膜，於該步驟(3)形成膜厚5~100nm之烴膜，於該步驟(4)形成膜厚10~20nm之矽氧化膜。
藉由使各層成為如此之膜厚，能更減低反射率，能更提高乾蝕刻之尺寸精度。
又，本發明提供一種圖案形成方法，其包括: (A)在以上述多層膜形成方法形成於基板上的多層膜上形成光阻膜之步驟，及 (B)對該光阻膜實施曝光及顯影並形成光阻圖案之步驟，及 (C)以該光阻圖案作為遮罩並實施乾蝕刻，將圖案轉印至該矽氧化膜之步驟，及 (D)以該轉印有圖案的矽氧化膜作為遮罩並實施乾蝕刻，將圖案轉印至該烴膜之步驟，及 (E)以該轉印有圖案的烴膜作為遮罩並實施乾蝕刻，將圖案轉印至該矽膜之步驟，及 (F)以該轉印有圖案的矽膜作為遮罩並實施乾蝕刻，將圖案轉印至該下層膜之步驟。
若為如此之圖案形成方法，能減低反射率，成為乾蝕刻之尺寸精度高的圖案形成方法。
又此時，宜使用選自於氧氣、氫氣、氨氣、二氧化碳氣體、一氧化碳氣體、二氧化硫氣體中的1種以上之蝕刻氣體以實施該步驟(F)之乾蝕刻。
可藉由使用如此之蝕刻氣體，以有效率地透過乾蝕刻實行對下層膜之圖案轉印。 [發明之效果]
如上述，若為本發明之多層膜形成方法，可形成能在微影時理想地作為光阻下層膜使用，並具有作為抗反射膜之最適n值、k值與填埋特性、優異之蝕刻耐性的多層膜。又，若為使用如此之多層膜的本發明之圖案形成方法，由於係藉由例如具有如上述之特性的多層膜與光阻膜之5層(penta-layer)處理以形成圖案，故即使為乾蝕刻耐性脆弱且膜薄的有機溶劑顯影之負調光阻圖案，仍可實現高精度之轉印。 再者，藉由使以旋塗法形成的下層膜成為具有高耐熱性者，可形成亦能耐受於其上形成矽膜時所為之濺鍍或CVD之高溫處理的下層膜，因此能提供組合了以旋塗法獲得之下層膜與以濺鍍或CVD獲得之矽膜的圖案形成方法。
如上述，使用具有3層之多層光阻膜的圖案形成方法，雖較單層光阻膜或於光阻下層設置有機抗反射膜之方法具有更優異之圖案轉印精度，但由於微細化進展伴隨的光阻膜之薄膜化與光阻膜之乾蝕刻耐性降低，即使使用3層處理仍會發生圖案之轉印精度降低之問題。因此，須建構能提高圖案轉印精度的多層膜形成方法、及使用該多層膜形成方法的圖案形成方法。
在此，圖3-1表示改變光阻膜下方為矽氧化膜(n值=1.6，k值=0.2)、矽氧化膜之下方為烴膜(n值=1.4，k=值0.4)、基板為Si之3層用基板中的烴膜與矽氧化膜之膜厚時之基板反射率。又，此時係波長193nm、光學照明為NA=1.35、偶極照明之浸潤微影。又，圖表中之濃淡表示色階越濃之部分基板反射率越低。由圖3-1可知:3層之情況下，在矽氧化膜之膜厚為35~60nm之區域中存在即使變動烴膜之膜厚反射率仍為1%以下之黑色區域，但若將矽氧化膜設定為35nm以下，基板反射會增大。由此可知3層之情況下無法同時實現反射率之減低、與矽氧化膜之薄膜化。
由光阻膜與矽氧化膜與烴膜構成之3層之情況，即使填平基板之凹凸從而烴膜之膜厚有所變化，仍須使其形成一定之基板反射。因此，使用即使烴膜之膜厚改變基板反射仍為一定的厚膜區域，再者，為使基板反射為一定，選擇吸收高即k值大的材料。若僅就抑制反射之觀點，烴膜之k值之最適值為0.2~0.3，但若為此範圍之值吸收並不充分，基板反射會因烴膜之膜厚變動之影響而增減。因此，就3層用而言基於前述理由採用k值為0.4以上之材料。然而，此時將矽氧化膜之膜厚薄膜化至20nm以下時會產生反射增大之問題。
又，利用負顯影形成之光阻圖案，受到微細化之進展伴隨的光阻膜厚之薄膜化、及因提高蝕刻耐性的環狀保護基脱保護所致之膜厚收縮之影響，其蝕刻耐性極低。為了轉印如此蝕刻耐性極低的光阻圖案，有人探討將光阻膜下方之矽氧化膜薄膜化，但3層之情況下，若如上述將矽氧化膜薄膜化，基板反射會增大，故有微影之餘裕降低之問題。
本案發明人等就此問題之解決方法著眼於利用5層處理所為之圖案形成。 在此，圖3-2表示改變光阻膜之下方為矽氧化膜(n值=1.6，k值=0.2)、矽氧化膜之下方為烴膜(n值=1.5，k值=0.3)、烴膜之下方為多晶矽膜(膜厚10nm)、多晶矽膜之下方為下層膜(n值=1.4，k值=0.4;膜厚100nm)、基板為Si之5層用基板中之烴膜與矽氧化膜之膜厚時之基板反射率。由圖3-2可知:5層之情況，即使將矽氧化膜之膜厚薄膜化至約20nm仍存在基板反射為1%以下之區域。由此可知，若為5層時可同時實現反射率之減低、與矽氧化膜之薄膜化。
再者，圖3-3表示提高上述5層用基板中之烴膜之n值時(n值=1.6，k值=0.3) 之基板反射率，圖3-4表示又再提高上述5層用基板中之烴膜之n值時(n值=1.7，k值=0.3)之基板反射率。由圖3-3、圖3-4可知:若提高5層中之烴膜之n值，即使將矽氧化膜薄膜化至20nm以下仍可抑制基板反射之區域，朝烴膜之薄膜側擴展。
由此，本案發明人等發現:利用下層膜實施基板之填埋與平坦化並於下層膜之上設置如多晶矽膜之矽膜時，雖然光在多晶矽膜上全反射，但塗佈於多晶矽膜上之抗反射膜(烴膜、矽氧化膜)之基底已平坦，因此反射率不會因膜厚之變動而變化，能選擇精確之最低反射膜厚。又，發現尤其可藉由選擇n值高的材料作為烴膜以將矽氧化膜之膜厚薄膜化。
又，在以往利用3層處理所為之圖案形成方法中，形成非晶質碳膜作為下層並於其上形成SiON等兼當抗反射膜之硬遮罩之情況，SiON硬遮罩對於下層之非晶質碳膜展現優異之蝕刻耐性，非晶質碳膜對於其下方之被加工基板展現優異之乾蝕刻耐性。就乾蝕刻耐性之觀點此為堅固的組合。然而，非晶質碳膜之成膜係採用CVD法，但CVD法無法使成為被加工基板的基板之凹凸平坦，因此為使基板面平坦必須以CMP法將非晶質碳膜之表面削平。亦即，因多了CMP處理而導致處理成本增大。
另一方面，以旋塗進行之塗佈對於形成平坦之碳膜表面係有效率。此時，由於可藉由塗佈與烘烤之簡便處理以形成膜表面平坦之碳膜，故產能大且成本低。亦即，以旋塗形成下層膜，對於本發明中利用下層膜所為之基板之填埋與平坦化係有效率。
再者，如上述於下層膜上形成矽膜時，一般係以CVD法或濺鍍法形成，但不論是CVD法還是濺鍍法，皆在將基板溫度升高至400℃以上的真空中形成矽膜。因此，本發明中作為係矽膜之基底的塗佈型下層膜，須具備400℃以上之高耐熱性。本案發明人等想到使用特定之雙萘酚化合物之酚醛清漆樹脂作為具有如此之高耐熱性的下層膜材料，從而完成本發明。
亦即，本發明係一種多層膜形成方法，係於基板上形成多層膜之方法，包括: (1)於前述基板上塗佈含有下列通式(1)表示之將具有雙萘酚基的化合物酚醛清漆化而成之樹脂的下層膜材料，於300℃以上700℃以下之溫度以10秒~600秒之範圍實施熱處理並使其硬化，從而形成下層膜之步驟，及 (2)於前述下層膜上形成矽膜之步驟，及 (3)於前述矽膜上塗佈烴膜材料並形成烴膜之步驟，及 (4)於前述烴膜上塗佈矽氧化膜材料並形成矽氧化膜之步驟。 【化2】(式中，R1 、R2 各自獨立地為氫原子，碳數1~10之直鏈狀、分支狀、或環狀之烷基，碳數6~20之芳基，或碳數2~20之烯基。R3 、R4 各自獨立地為氫原子或環氧丙基。R5 為碳數1~10之直鏈狀或分支狀之伸烷基。R6 、R7 各自獨立地為苯環、萘環中之任一者，苯環、萘環中之氫原子亦可被取代成碳數1~6之烴基。p、q各自獨立地為1或2。)
以下，詳細説明本發明之多層膜形成方法，但本發明不限定於此。
＜多層膜形成方法＞ 圖1為顯示本發明之多層膜形成方法之一例的流程圖。圖1之多層膜形成方法為:(1)於已成膜於基板1上的被加工層2上塗佈下層膜材料，於300℃以上700℃以下之溫度以10秒~600秒之範圍實施熱處理並使其硬化，從而形成下層膜3，(2)於下層膜3上利用濺鍍或CVD形成矽膜4，(3)於矽膜4上塗佈烴膜材料並形成烴膜5，(4)於烴膜5上塗佈矽氧化膜材料並形成矽氧化膜6，從而於基板1(被加工層2)上形成多層膜。
以下，更詳細説明本發明之多層膜形成方法之各步驟。 [步驟(1)] 本發明之多層膜形成方法之步驟(1)為:於基板上塗佈含有通式(1)表示之將具有雙萘酚基之化合物酚醛清漆化而成之樹脂的下層膜材料，於300℃以上700℃以下之溫度以10秒~600秒之範圍實施熱處理並使其硬化，從而形成下層膜。
(基板(被加工基板)) 在本發明之多層膜形成方法中使用的基板(被加工基板)，宜為已於基板上成膜有被加工層者。基板不特別限定，係由Si、α-Si、p-Si、SiO2 、SiN、SiON、W、TiN、Al等構成者，宜使用與被加工層不同之材質者。被加工層，宜使用Si、SiO2 、SiON、SiN、p-Si、α-Si、W、W-Si、Al、Cu、Al-Si等各種Low-k膜及其阻擋膜，通常可形成50~10,000nm，尤其100~5,000nm之厚度。
(下層膜) 在本發明之多層膜形成方法中使用的下層膜材料，為含有下列通式(1)表示之將具有雙萘酚基的化合物(以下，亦稱雙萘酚化合物)酚醛清漆化而成之樹脂者，可藉由含有如此之將具有茀、苯并茀的雙萘酚化合物縮合而成之酚醛清漆樹脂，以形成蝕刻耐性優異、透明性高的下層膜。 【化3】(式中，R1 、R2 各自獨立地為氫原子，碳數1~10之直鏈狀、分支狀、或環狀之烷基，碳數6~20之芳基，或碳數2~20之烯基。R3 、R4 各自獨立地為氫原子或環氧丙基。R5 為碳數1~10之直鏈狀或分支狀之伸烷基。R6 、R7 各自獨立地為苯環、萘環中之任一者，苯環、萘環中之氫原子亦可被取代成碳數1~6之烴基。p、q各自獨立地為1或2。)
又，下層膜材料， 係以(i)上述通式(1)表示之酚醛清漆樹脂作為必要成分，且通常含有(ii)有機溶劑者，但為了提高旋塗特性、高低差基板之填埋特性、膜之剛性、耐溶劑性，亦可視需要添加 (iii)上述(i)之樹脂以外之聚合物、 (iv)交聯劑、 (v)酸產生劑。
獲得通式(1)表示之酚醛清漆樹脂所需之雙萘酚化合物，具體而言，可舉例下列所例示者。 【化4】【化5】(式中，R3 、R4 同上述)
茀雙萘酚具有4級碳之咔哚結構，因此具有非常高的耐熱性。於下層膜上利用CVD等形成無機硬遮罩中間膜(矽膜)時，超過400℃之高溫係必要，下層膜亦被要求高耐熱性。又，茀雙萘酚因萘所致之朝長波長側之吸收偏移，使其在波長193nm之吸收較小，採用多層處理時可期待良好之抗反射效果。又，茀雙萘酚相較於茀雙酚，芳香族之數目增多而氫原子數目相應減少，更具有蝕刻耐性，再藉由在超過400℃之溫度進行烘烤，可使其具有更高的蝕刻耐性、耐溶劑性，能在基板蝕刻中抑制圖案扭曲發生。
依常法使對應之茀酮與萘酚反應，藉此可獲得上述化合物中R3 、R4 為H之茀雙萘酚；依常法將以上述方法獲得之萘酚化合物之羥基予以環氧丙基化，藉此可獲得R3 、R4 為環氧丙基者。
本發明之多層膜形成方法中使用的下層膜材料，可使用將如上述之雙萘酚化合物藉由與醛類之縮合反應予以酚醛清漆化而成之樹脂。在此使用的醛類，例如可舉例:甲醛、三烷、多聚甲醛、苯甲醛、乙醛、丙醛、苯基乙醛、α-苯基丙醛、β-苯基丙醛、鄰羥基苯甲醛、間羥基苯甲醛、對羥基苯甲醛、鄰氯苯甲醛、間氯苯甲醛、對氯苯甲醛、鄰硝基苯甲醛、間硝基苯甲醛、對硝基苯甲醛、鄰甲基苯甲醛、間甲基苯甲醛、對甲基苯甲醛、對乙基苯甲醛、對正丁基苯甲醛、1-萘甲醛、2-萘甲醛、糠醛等。
該等中，尤可理想地使用甲醛。又，該等醛類可單獨使用或組合2種以上來使用。上述醛類之使用量，相對於雙萘酚化合物1莫耳宜為0.2~5莫耳，較佳為0.5~2莫耳。
亦可在雙萘酚化合物與醛類之縮合反應中使用觸媒。具體而言，可舉例鹽酸、硝酸、硫酸、甲酸、草酸、乙酸、甲烷磺酸、樟腦磺酸、對甲苯磺酸、三氟甲烷磺酸等酸性觸媒。
該等酸性觸媒之使用量，相對於雙萘酚化合物1莫耳為1×10-5 ~5×10-1 莫耳。與苯乙烯、羥基苯乙烯、乙烯基萘、羥基乙烯基萘、咔唑、乙烯基咔唑、乙烯基蒽、茚、羥基茚、苯并呋喃、羥基蒽、苊烯 、聯苯、雙酚、參酚、二環戊二烯、四氫茚、4-乙烯基環己烯、降莰二烯、5-乙烯基降莰-2-烯、α-蒎烯、β-蒎烯、檸檬烯等具有非共軛雙鍵的化合物之共聚合反應之情況，醛類並非必要。
縮聚時之反應溶劑，可理想地使用水、甲醇、乙醇、丙醇、丁醇、四氫呋喃、二烷、或該等之混合溶劑。該等溶劑之使用量，相對於反應原料100質量份宜為0~2,000質量份之範圍。
反應溫度可因應反應原料之反應性適當選擇，通常為10~200℃之範圍。
縮聚之方法，有將雙萘酚化合物、醛類、觸媒一併加入之方法、或在觸媒存在下持續滴加雙萘酚化合物、醛類之方法。縮聚反應結束後，為去除存在於反應系內的未反應原料、觸媒等，可使反應釜之溫度上升至130~230℃並在約1~50mmHg下去除揮發成分。
獲得上述通式(1)表示之酚醛清漆樹脂所需之雙萘酚化合物，可單獨聚合亦可共聚合其他苯酚類。可共聚合之苯酚類，可舉例:苯酚、鄰甲酚、間甲酚、對甲酚、2,3-二甲基苯酚、2,5-二甲基苯酚、3,4-二甲基苯酚、3,5-二甲基苯酚、2,4-二甲基苯酚、2,6-二甲基苯酚、2,3,5-三甲基苯酚、3,4,5-三甲基苯酚、2-三級丁基苯酚、3-三級丁基苯酚、4-三級丁基苯酚、2-苯基苯酚、3-苯基苯酚、4-苯基苯酚、3,5-二苯基苯酚、2-萘基苯酚、3-萘基苯酚、4-萘基苯酚、4-三苯甲基苯酚、間苯二酚、2-甲基間苯二酚、4-甲基間苯二酚、5-甲基間苯二酚、兒茶酚、4-三級丁基兒茶酚、2-甲氧基苯酚、3-甲氧基苯酚、2-丙基苯酚、3-丙基苯酚、4-丙基苯酚、2-異丙基苯酚、3-異丙基苯酚、4-異丙基苯酚、2-甲氧基-5-甲基苯酚、2-三級丁基-5-甲基苯酚、五倍子酚、百里酚、異百里酚等。
其他可共聚合之單體，具體而言可舉例1-萘酚、2-萘酚、2-甲基-1-萘酚、4-甲氧基-1-萘酚、7-甲氧基-2-萘酚及1,5-二羥基萘、1,7-二羥基萘、2,6-二羥基萘等二羥基萘、3-羥基-萘-2-羧酸甲酯、4-三苯甲基苯酚、茚、羥基茚、苯并呋喃、羥基蒽、二羥基蒽、三羥基蒽、羥基芘、苊烯 、聯苯、雙酚、參酚、二甲苯、二環戊二烯、四氫茚、4-乙烯基環己烯、降莰二烯、5-乙烯基降莰-2-烯、α-蒎烯、β-蒎烯、檸檬烯等，亦可為加入該等者的3元以上之共聚物。
又，亦可使芳香族化合物與醛反應，與經羥基甲基、烷氧基甲基、鹵甲基等取代之芳香族類共縮合。經羥基甲基等之醇取代的芳香族類，具體而言可舉例:苯二甲醇、苯三甲醇、甲苯二甲醇、乙基苯二甲醇、丙基苯二甲醇、丁基苯二甲醇、環己基苯二甲醇、二甲苯二甲醇、均三甲苯二甲醇、萘二甲醇、萘三甲醇、甲基萘二甲醇、乙基萘二甲醇、丙基萘二甲醇、丁基萘二甲醇、二甲基萘二甲醇、蒽二甲醇、菲二甲醇、芘二甲醇、并五苯二甲醇、茀二甲醇、茀二甲醇、聯苯二甲醇、雙萘二甲醇、丙二烯合茀( fluoranthene)二甲醇、茚二甲醇、苊烯二甲醇、乙烯合菲(acephenanthrylene)二甲醇、乙烯合蒽(aceanthrylene)二甲醇。經烷氧基甲基取代之芳香族類為將上述化合物之羥基甲基取代為烷氧基甲基而得之化合物，經鹵甲基取代之芳香族類為將上述化合物之羥基甲基取代為鹵甲基而得之化合物。此情況，於共縮合反應時醛並非必要。
上述通式(1)表示之酚醛清漆樹脂之聚苯乙烯換算之分子量，以重量平均分子量(Mw)為1,000~30,000為較佳，尤以2,000~20,000為更佳。分子量分布宜為1.2~7之範圍內，將單體成分、寡聚物成分、或分子量(Mw)1,000以下之低分子量體移除從而使分子量分布為窄，由於交聯效率增高，且可藉由抑制烘烤中之揮發成分以防止烤杯周邊之污染，故較佳。
上述通式(1)表示之酚醛清漆樹脂，亦可與其他聚合物混合。混合用聚合物，較佳為可與上述通式(1)表示之酚醛清漆樹脂混合，並具有提高旋塗之成膜性、於高低差基板之填埋特性之作用的聚合物。具體而言，較佳為聚乙二醇、聚丙二醇、聚丙烯酸酯、聚甲基丙烯酸酯、聚縮醛、聚乙烯基醚等使軟化點降低之聚合物。
又，亦可混合碳密度高且蝕刻耐性高的材料。如此之材料，可舉例與後述作為烴膜材料而列舉者同樣者。
上述混合用聚合物之摻合量，相對於通式(1)表示之酚醛清漆樹脂100質量份宜為0~1,000質量份，較佳為0~500質量份。 又，亦可對於在本發明之多層膜形成方法中使用的下層膜材料，添加上述用於通式(1)表示之酚醛清漆樹脂之縮合的單體成分。單體成分之添加有不改變光學常數而提高填埋特性之優點。添加量相對於酚醛清漆樹脂100質量份宜為0~1,000質量份，較佳為0~500質量份，可邊觀察填埋特性邊適當調整添加量。單體成分之添加量若過多，會有於烘烤中形成釋出氣體並產生微粒從而污染烘烤爐之情形，因此添加單體成分時宜止於能確保填埋特性的最小限度之添加量。
以往，含有抗反射膜機能的光阻下層膜被要求的性能之一，可舉例:與形成於光阻下層膜之上的含有矽的光阻中間層膜及光阻上層膜之間不會互混(intermixing)、低分子成分不會朝光阻上層膜及光阻中間層膜擴散(Proc. SPIE Vol.2195、p225-229(1994))。為防止該等情形，一般採用以抗反射膜之旋塗後之烘烤實施熱交聯之方法。 因此，本發明中，當添加交聯劑作為多層膜形成材料(下層膜材料、後述矽氧化膜材料、後述烴膜材料等)之成分時，亦可對於成為材料之聚合物導入交聯性取代基。即使是不特別添加交聯劑之情況，當採用上述茀雙萘酚酚醛清漆樹脂作為下層膜材料時，可藉由加熱至超過300℃使其依後述反應機構交聯。
(添加劑) 可對於在本發明之多層膜形成方法中使用的多層膜形成材料添加交聯劑。交聯劑，具體而言，可舉例記載於日本特開2007-199653號公報之第(0055)~(0060)段之材料。
又，可對於在本發明之多層膜形成方法中使用的多層膜形成材料，添加用以更促進因熱所致之交聯反應的酸產生劑。酸產生劑有藉由熱分解產生酸者、及藉由光照射產生酸者，皆可添加。酸產生劑，具體而言，可舉例記載於日本特開2007-199653號公報之第(0061)~(0085)段之材料。
再者，可對於在本發明之多層膜形成方法中使用的多層膜形成材料，添加用以提高保存安定性之鹼性化合物。此鹼性化合物會對酸發揮淬滅劑之作用，以防止由酸產生劑產生之微量酸使交聯反應進行。如此之鹼性化合物，具體而言，可舉例記載於日本特開2007-199653號公報之第(0086)~(0090)段之材料。
又，宜對於在本發明之多層膜形成方法中使用的多層膜形成材料，添加有機溶劑、水等溶劑。可使用之有機溶劑，只要為可溶解材料中使用的聚合物、酸產生劑、交聯劑、其他添加劑等者即可，不特別限制。具體而言，可舉例記載於日本特開2007-199653號公報之第(0091)~(0092)段之溶劑。
又，為了提高旋塗時之塗佈性，亦可對於在本發明之多層膜形成方法中使用的多層膜形成材料添加界面活性劑。界面活性劑，具體而言，可舉例記載於日本特開2008-111103號公報之第(0165)~(0166)段之材料。
在本發明之多層膜形成方法中使用的下層膜材料，與後述光阻膜材料同樣以旋塗法等將其塗佈於被加工基板上。可藉由使用旋塗法等以獲得良好的填埋特性。
又，旋塗後，使溶劑蒸發，實施用以促進交聯反應之烘烤，以防止與形成於上層的矽膜間的混合。烘烤宜在300℃以上700℃以下，較佳為350℃以上600℃以下，更佳為400℃以上600℃以下，又更佳為500℃以上600℃以下之溫度，以10~600秒，較佳為10~300秒之範圍實施。由於在下層膜上形成矽膜時之溫度為400~600℃之範圍，故須先將下層膜於上述溫度進行烘烤，以避免矽膜形成時自下層膜產生釋出氣體。又，亦可藉由對下層膜實施超高溫烘烤，以提高乾蝕刻加工其下方之被加工基板時之蝕刻耐性。
酚醛清漆樹脂因加熱而產生苯氧基自由基，酚醛清漆鍵之亞甲基被活化從而亞甲基彼此鍵結交聯。因為此反應為自由基反應，並不會產生脱離的分子，故若為耐熱性高的材料，不會發生因交聯所致之膜收縮。烘烤中若存在氧，亦會進行氧化偶聯所致之交聯。實施大氣中之烘烤，以俾使氧化偶聯交聯進行，。
烘烤可於熱板上實施，亦可於烘烤爐中實施。由於使用烘烤爐時可一次處理大量晶圓，故能謀得產能。 烘烤可於大氣中實施，亦可於氮氣、氦氣、氬氣等鈍性氣體中實施，若於鈍性氣體中實施烘烤，膜收縮量較少。又，可藉由在鈍性氣體中實施烘烤以防止氧化，因此可防止吸收增大或蝕刻耐性降低之情形。鈍性氣體中之烘烤宜作為交聯後之烘烤來實施。又，宜控制氧濃度以防止氧化，鈍性氣體中之氧濃度較佳為1,000ppm以下，更佳為100ppm以下。
在塗佈下層膜材料後實施交聯所需之烘烤，之後亦可實施矽膜形成前之烘烤(高溫烘烤)。採用上述氧化偶聯反應作為交聯反應時，較佳係在塗佈後先於大氣中實施交聯所需之烘烤，之後於鈍性氣體中實施高溫烘烤。
又，以往將氟碳系氣體用於被加工基板之乾蝕刻時，有時會發生乾蝕刻後之下層膜之線彎曲之現象。據認為會發生此線之彎曲係由於下層膜在乾蝕刻中被氟化而體積增大所致。相對於此，若為如本發明經高溫烘烤過的下層膜，由於會形成緻密且剛直的下層膜，故亦有乾蝕刻後之下層膜之線不易發生彎曲的優點。
又，可適當選定下層膜之厚度，宜定為30~20,000nm，較佳為50~15,000nm，更佳為80~10,000nm。
[步驟(2)] 本發明之多層膜形成方法之步驟(2)係在以上述方式形成之下層膜上形成矽膜。
(矽膜) 矽膜之形成宜利用濺鍍法或CVD法等氣相沉積法實施。矽膜之膜厚宜定為3~100nm，較佳為5~50nm。因矽膜為非常優異之硬遮罩故可為薄膜。 又，矽膜宜為多晶矽膜，亦可為由與鎢、鈦、鉭之合金構成之膜。
於矽膜上形成一般3層用之烴膜(步驟(3))，於烴膜上形成矽氧化膜(步驟(4))，於矽氧化膜上形成光阻膜(後述圖案形成方法之步驟(A))。曝光光於矽膜上反射，未到達其下方之下層膜。可藉由將矽膜上之烴膜與矽氧化膜之2層作為抗反射膜並控制位相與吸收以抑制反射。烴膜之折射率之n值若為與光阻膜之n值接近之值，即使為令矽氧化膜之膜厚為20nm以下之情況仍可使基板反射為1%以下。如上述，同時實現基板反射率之減低與矽氧化膜之薄膜化係本發明之目的之一，因此為使光阻膜下方之矽氧化膜成為膜厚20nm以下之薄膜，選擇矽氧化膜下之烴膜之n值為高的材料係重要。
[步驟(3)] 本發明之多層膜形成方法之步驟(3)係在以上述方式形成之矽膜上塗佈烴膜材料並形成烴膜。
(烴膜) 在本發明之多層膜形成方法中使用的烴膜材料，可選擇碳密度高且蝕刻耐性高的材料。如此之材料，可舉例:苯酚、鄰甲酚、間甲酚、對甲酚、2,3-二甲基苯酚、2,5-二甲基苯酚、3,4-二甲基苯酚、3,5-二甲基苯酚、2,4-二甲基苯酚、2,6-二甲基苯酚、2,3,5-三甲基苯酚、3,4,5-三甲基苯酚、2-三級丁基苯酚、3-三級丁基苯酚、4-三級丁基苯酚、2-苯基苯酚、3-苯基苯酚、4-苯基苯酚、3,5-二苯基苯酚、2-萘基苯酚、3-萘基苯酚、4-萘基苯酚、4-三苯甲基苯酚、間苯二酚、2-甲基間苯二酚、4-甲基間苯二酚、5-甲基間苯二酚、兒茶酚、4-三級丁基兒茶酚、2-甲氧基苯酚、3-甲氧基苯酚、2-丙基苯酚、3-丙基苯酚、4-丙基苯酚、2-異丙基苯酚、3-異丙基苯酚、4-異丙基苯酚、2-甲氧基-5-甲基苯酚、2-三級丁基-5-甲基苯酚、五倍子酚、百里酚、異百里酚、4,4’-(9H-茀-9-亞基)雙酚、2,2’二甲基-4,4’-(9H-茀-9-亞基)雙酚、2,2’二烯丙基-4,4’-(9H-茀-9-亞基)雙酚、2,2’二氟-4,4’-(9H-茀-9-亞基)雙酚、2,2’二苯基-4,4’-(9H-茀-9-亞基)雙酚、2,2’二甲氧基-4,4’-(9H-茀-9-亞基)雙酚、2,3,2’,3’-四氫-(1,1’)-螺聯茚-6,6’-二醇、3,3,3’,3’-四甲基-2,3,2’,3’-四氫-(1,1’)-螺聯茚-6,6’-二醇、3,3,3’,3’,4,4’-六甲基-2,3,2’,3’-四氫-(1,1’)-螺聯茚-6,6’-二醇、2,3,2’,3’-四氫-(1,1’)-螺聯茚-5,5’-二醇、5,5’-二甲基-3,3,3’,3’-四甲基-2,3,2’,3’-四氫-(1,1’)-螺聯茚-6,6’-二醇、1-萘酚、2-萘酚、2-甲基-1-萘酚、4-甲氧基-1-萘酚、7-甲氧基-2-萘酚及1,5-二羥基萘、1,7-二羥基萘、2,6-二羥基萘等二羥基萘、3-羥基-萘-2-羧酸甲酯、茚、羥基茚、苯并呋喃、羥基蒽、苊烯 、聯苯、雙酚、參酚、二環戊二烯、四氫茚、4-乙烯基環己烯、降莰二烯、5-乙烯基降莰-2-烯、α-蒎烯、β-蒎烯、檸檬烯等之酚醛清漆樹脂、聚羥基苯乙烯、聚苯乙烯、聚乙烯基萘、聚乙烯基蒽、聚乙烯基咔唑、聚茚、聚苊烯 、聚降莰烯、聚環癸烯、聚四環十二烯、聚三環[2.2.1.0(2,6)]庚烷(poly-nortricyclene)、聚(甲基)丙烯酸酯、及該等之共聚物等。
又，亦可混摻日本特開2004-205658號公報記載之降三環烯共聚物、日本特開2004-205676號公報記載之氫化萘酚酚醛清漆樹脂、日本特開2004-205685號公報記載之萘酚二環戊二烯共聚物、日本特開2004-354554號公報、日本特開2005-10431號公報記載之苯酚二環戊二烯共聚物、日本特開2005-128509號公報記載之茀雙酚酚醛清漆樹脂、日本特開2005-250434號公報記載之苊烯共聚合、日本特開2006-53543號公報記載之茚共聚物、日本特開2006-227391號公報記載之具有苯酚基之富勒烯、日本特開2006-259249號公報、日本特開2006-293298號公報、日本特開2007-316282號公報記載之雙酚化合物及其酚醛清漆樹脂、日本特開2006-259482號公報記載之二雙酚化合物及其酚醛清漆樹脂、日本特開2006-285095號公報記載之金剛烷苯酚化合物之酚醛清漆樹脂、日本特開2007-171895號公報記載之羥基乙烯基萘共聚物、日本特開2007-199653號公報記載之雙萘酚化合物及其酚醛清漆樹脂、日本特開2008-26600號公報記載之ROMP、日本特開2008-96684號公報記載之三環戊二烯共聚物代表之樹脂化合物。
該等材料中n值高的材料為芳香族基之含有率低且脂環族基之比例高的材料。例如比起酚醛清漆系材料，含有二環戊二烯、三環戊二烯、苊烯、金剛烷、ROMP、降三環烯系之樹脂為較佳。因該等材料之n值高，故即使將其上之矽氧化膜之膜厚薄膜化至20nm以下，仍可將基板反射率抑制在1%以下。
本發明之多層膜形成方法中，烴膜之形成宜以旋塗法實施。又，烴膜之膜厚宜定為5~100nm，較佳為10~80nm。
[步驟(4)] 本發明之多層膜形成方法之步驟(4)係在以上述方式形成之烴膜上塗佈矽氧化膜材料並形成矽氧化膜。 (矽氧化膜) 在本發明之多層膜形成方法中使用的矽氧化膜材料，可舉例日本特開2007-302873號公報揭示之對曝光波長有吸收之倍半矽氧烷系材料。 本發明之多層膜形成方法中，矽氧化膜之形成宜以旋塗法實施。又，矽氧化膜之膜厚宜定為10~20nm。
可利用包括如以上説明之步驟(1)~(4)之方法，於基板上形成依序疊層下層膜、矽膜、烴膜、矽氧化膜而成之多層膜。 若為如此之多層膜形成方法，可形成微影時可理想地作為光阻下層膜使用，且具有作為抗反射膜之最適n值、k值與填埋特性、優異之蝕刻耐性的多層膜。
＜圖案形成方法＞ 本發明提供一種圖案形成方法，係使用以上述方式形成之多層膜的圖案形成方法，包括: (A)在以上述多層膜形成方法形成於基板上之多層膜之上形成光阻膜之步驟，及 (B)對前述光阻膜實施曝光及顯影並形成光阻圖案之步驟，及 (C)以前述光阻圖案作為遮罩並實施乾蝕刻，將圖案轉印至前述矽氧化膜之步驟，及 (D)以前述轉印有圖案之矽氧化膜作為遮罩並實施乾蝕刻，將圖案轉印至前述烴膜之步驟，及 (E)以前述轉印有圖案之烴膜作為遮罩並實施乾蝕刻，將圖案轉印至前述矽膜之步驟，及 (F)以前述轉印有圖案之矽膜作為遮罩並實施乾蝕刻，將圖案轉印至前述下層膜之步驟。
以下，邊參照圖2邊説明本發明之圖案形成方法之一例(5層(penta-layer)處理)，但本發明之圖案形成方法不限定於此。
圖2之圖案形成方法中，首先步驟(A)為在以上述多層膜形成方法形成於基板上之多層膜(最上層之矽氧化膜6)上形成光阻膜7(圖2(A))。
光阻膜7，正型、負型皆可，可使用與通常使用之光阻組成物相同者。又，以光阻組成物形成單層之光阻膜時，與上述形成下層膜等之情形同樣，宜採用旋塗法。旋塗光阻組成物後，較佳係以60~180℃、10~300秒之條件實施預烤。又，光阻膜之厚度不特別限制，宜定為30~500nm，50~400nm尤佳。
其次，步驟(B)係對光阻膜7之既定部分(曝光部分8)曝光(圖2(B-1))並實施曝光後烘烤(PEB)後，實施顯影從而形成光阻圖案(圖2(B-2))。正圖案之情況，如圖2曝光部分8溶於顯影液；負圖案之情況，未曝光部分溶於顯影液。
又，曝光光為波長300nm以下之高能射線，具體而言可舉例:遠紫外線、KrF準分子雷射光(248nm)、ArF準分子雷射光(193nm)、F2 雷射光(157nm)、Kr2 雷射光(146nm)、Ar2 雷射光(126nm)、3~20nm之軟X射線(EUV(波長13.5nm)等)、電子束(EB)、X射線等。
其次，步驟(C)係以光阻圖案作為遮罩並實施乾蝕刻，將圖案轉印至矽氧化膜6(圖2(C))。 步驟(C)中使用之蝕刻氣體宜為氟龍(flon)系氣體。
其次，步驟(D)係以轉印有圖案之矽氧化膜6作為遮罩並實施乾蝕刻，將圖案轉印至烴膜5(圖2(D))。 步驟(D)中使用之蝕刻氣體，宜為選自於氧氣、氫氣、氨氣、二氧化碳氣體、一氧化碳氣體、二氧化硫氣體之1種以上之氣體。 又，步驟(D)之乾蝕刻亦可為氧電漿蝕刻。
其次，步驟(E)係以轉印有圖案之烴膜5作為遮罩並實施乾蝕刻，將圖案轉印至矽膜4(圖2(E))。 步驟(E)中使用之蝕刻氣體宜為含溴或氯之氣體。
其次，步驟(F)係以轉印有圖案之矽膜4作為遮罩並實施乾蝕刻，將圖案轉印至下層膜3(圖2(F))。 步驟(F)中使用之蝕刻氣體，宜為選自於氧氣、氫氣、氨氣、二氧化碳氣體、一氧化碳氣體、二氧化硫氣體之1種以上之氣體。
再者，步驟(G)亦可以轉印有圖案之矽膜4與轉印有圖案之下層膜3作為遮罩並實施乾蝕刻，將圖案轉印至基板1之被加工層2(圖2(G))。 步驟(G)中使用之蝕刻氣體，若被加工層2為SiO2 、SiN、氧化矽系低介電率絕緣膜時宜為以氟龍(flon)系氣體為主體之蝕刻氣體，若被加工層2為p-Si、Al、W時宜為以氯系、溴系氣體為主體之蝕刻氣體。 又，本發明中，矽膜4與下層膜3係對上述被加工層2之蝕刻氣體具有蝕刻耐性者。
若為如以上説明之本發明之圖案形成方法，由於可藉由具有作為抗反射膜之最適n值、k值與填埋特性、優異之蝕刻耐性之多層膜與光阻膜共5層(penta-layer)之5層處理形成圖案，故即使為乾蝕刻耐性脆弱且膜薄的有機溶劑顯影之負調光阻圖案仍可實現高精度之轉印。 [實施例]
以下，以實施例及比較例具體説明本發明，但本發明不限於該等。 又，聚合物之分子量代表利用凝膠滲透層析(GPC)獲得之聚苯乙烯換算之重量平均分子量(Mw)、數目平均分子量(Mn)、分散度(Mw/Mn)。
將使用作為下層膜材料之下層膜聚合物1~6、比較下層膜聚合物1表示於下。 下層膜聚合物1 Mw=3,500，Mw/Mn=4.50 【化6】
下層膜聚合物2 Mw=3,100，Mw/Mn=4.80 【化7】
下層膜聚合物3 Mw=2,600，Mw/Mn=5.10 【化8】
下層膜聚合物4 Mw=3,600，Mw/Mn=4.80 【化9】
下層膜聚合物5 Mw=3,200，Mw/Mn=5.40 【化10】
下層膜聚合物6 Mw=6,200，Mw/Mn=6.40 【化11】
比較下層膜聚合物1 Mw=6,500，Mw/Mn=5.20 【化12】
將使用作為烴膜材料之烴膜聚合物1~4表示於下。 烴膜聚合物1 Mw=6,900，Mw/Mn=1.88 【化13】
烴膜聚合物2 Mw=7,200，Mw/Mn=1.79 【化14】
烴膜聚合物3 Mw=890，Mw/Mn=3.53 【化15】
烴膜聚合物4 Mw=9,900，Mw/Mn=1.23 【化16】
將使用作為矽氧化膜材料之矽氧化膜聚合物1表示於下。 【化17】
將烴膜材料、矽氧化膜材料中使用的酸產生劑AG1、AG2、交聯劑CR1表示於下。 【化18】
將使用作為光阻膜材料之ArF光阻聚合物1、酸產生劑PAG1、淬滅劑、撥水性聚合物1表示於下。 【化19】
又，將下層膜材料、烴膜材料、矽氧化膜材料、光阻膜材料中使用之溶劑表示於下。 PGMEA:丙二醇單甲醚乙酸酯 Cyclohexanone:環己酮 水 PGEE:丙二醇單乙醚 GBL:γ-丁內酯
下層膜材料(UDL-1~6、比較UDL-1)之製備 依表1所示之比例使上述下層膜聚合物1~6、比較下層膜聚合物1代表之樹脂溶解於含有FC-4430(住友3M(股)製)0.1質量%之溶劑中，並以0.1μm之氟樹脂製之濾器加以過濾，藉此製備下層膜材料(UDL-1~6、比較UDL-1)。
【表1】
烴膜材料(HCL-1~3)之製備 依表2所示之比例使上述烴膜聚合物1~4代表之樹脂、酸產生劑AG1、交聯劑CR1溶解於含FC-4430(住友3M(股)製)0.1質量%之溶劑中，並以0.1μm之氟樹脂製之濾器加以過濾，藉此製備烴膜材料(HCL-1~3)。
【表2】
矽氧化膜材料(SOG-1)之製備 依表3所示之比例使上述矽氧化膜聚合物1代表之樹脂、酸產生劑AG2溶解於含FC-4430(住友3M(股)製)0.1質量%之溶劑中，並以0.1μm之氟樹脂製之濾器加以過濾，藉此製備矽氧化膜材料(SOG-1)。
【表3】
光阻膜材料(ArF光阻1)之製備 依表4所示之比例使上述ArF光阻聚合物1代表之樹脂、酸產生劑PAG1、淬滅劑、撥水性聚合物1溶解於含FC-4430(住友3M(股)製)0.1質量%之溶劑中，並以0.1μm之氟樹脂製之濾器加以過濾，藉此製備光阻膜材料(ArF光阻1)。
【表4】
下層膜之折射率與高溫烘烤前後之膜厚測定 將上述下層膜材料(UDL-1~6、比較UDL-1)塗佈於矽基板(晶圓)上，於350℃烘烤60秒而分別形成膜厚100nm之下層膜，以可改變入射角度之分光橢偏儀(VASE;J.A.WOOLLAM(股)公司製)求取波長193nm下之各下層膜之折射率(n值、k值)與350℃烘烤後之膜厚a。接著，在烘烤爐中氮氣流下將此晶圓於500℃烘烤3分鐘，測定500℃烘烤後之膜厚b，求取500℃烘烤前後之膜厚之比率。將結果表示於表5。 【表5】
烴膜、矽氧化膜之折射率測定 將上述烴膜材料(HCL-1~3)、矽氧化膜材料(SOG-1)塗佈於矽基板上，於200℃烘烤60秒，形成烴膜膜厚40nm、矽氧化膜膜厚20nm之膜，以可改變入射角度之分光橢偏儀(VASE;J.A.WOOLLAM(股)公司製)求取波長193nm下之各膜之折射率(n值、k值)。將結果表示於表6。 【表6】
圖案蝕刻試驗 [多層膜之形成] (實施例1~8、比較例1) 在形成有膜厚200nm之SiO2 膜(被加工層)的直徑300mm之Si晶圓基板上，以旋塗塗佈表1記載之下層膜材料(UDL-1~6、比較UDL-1)，在大氣下於350℃烘烤60秒，形成膜厚100nm之下層膜。再者，在烘烤爐中氮氣環境下，於500℃烘烤3分鐘。
接著，對以上述方式形成有下層膜之基板，以下列之濺鍍條件形成膜厚10nm之多晶矽膜(矽膜)。 (濺鍍條件) 靶材                  矽 濺鍍氣體          氬氣 腔室壓力          0.5Pa RF功率             1,000W 時間                  120sec 基板溫度          550℃
接著，對以上述方式形成有多晶矽膜之基板，以旋塗塗佈表2記載之烴膜材料(HCL-1~3)，於220℃烘烤60秒，形成膜厚40nm之烴膜。再者，於烴膜上以旋塗塗佈表3記載之矽氧化膜材料(SOG-1)，於200℃烘烤60秒，形成膜厚20nm之矽氧化膜，從而形成多層膜(4層)。
(比較例2) 在形成有膜厚200nm之SiO2 膜(被加工層)的直徑300mm之Si晶圓基板上，以旋塗塗佈表1記載之下層膜材料(UDL-1)，在大氣下於350℃烘烤60秒，形成膜厚100nm之下層膜。比較例2不形成矽膜及烴膜，在下層膜之上以旋塗塗佈矽氧化膜材料(SOG-1)，於200℃烘烤60秒，形成膜厚20nm之矽氧化膜，從而形成多層膜(2層)。
[圖案形成] 在以上述方式形成有多層膜之實施例1~8、比較例1~2之基板上，以旋塗塗佈表4記載之ArF光阻，於100℃烘烤60秒，形成膜厚70nm之光阻膜。藉此，實施例1~8及比較例1形成5層(penta-layer)之結構，比較例2形成3層(tri-layer)之結構。
對此使用ArF準分子雷射浸潤掃描曝光機台(NSR-610C;NIKON(股)製，NA=1.30，σ=0.98/0.78，偶極開口20度，Azimuthally偏光照明，6%半階調位相偏移遮罩)，邊使曝光量變化邊實施曝光，曝光後於80℃烘烤60秒(PEB)，以2.38質量%之氫氧化四甲基銨(TMAH)水溶液顯影30秒，以純水沖洗後旋乾，形成40nm之線與間距圖案。
接著，(a)將以上述方式形成之光阻圖案作為遮罩並實施乾蝕刻從而將圖案轉印至矽氧化膜，(b)以獲得之矽氧化膜圖案作為遮罩並實施乾蝕刻從而將圖案轉印至烴膜，(c)以獲得之烴膜圖案作為遮罩並實施乾蝕刻從而將圖案轉印至多晶矽膜，(d)以獲得之多晶矽膜圖案作為遮罩並實施乾蝕刻從而將圖案轉印至下層膜，(e)以多晶矽膜圖案與獲得之下層膜圖案作為遮罩並實施乾蝕刻從而將圖案轉印至SiO2 膜，藉此加工被加工層。
蝕刻條件如下列所示。 (a) 將光阻圖案轉印至矽氧化膜之轉印(蝕刻)條件 腔室壓力              10.0Pa RF功率                 1,500W CF4 氣體流量        75ml/min O2 氣體流量          15ml/min 時間                      12sec (b) 將矽氧化膜圖案轉印至烴膜之轉印(蝕刻)條件 腔室壓力              2.0Pa RF功率                 500W Ar氣體流量          75ml/min O2 氣體流量          45ml/min 時間                      30sec (c) 將烴膜圖案轉印至多晶矽膜之轉印(蝕刻)條件 腔室壓力              40.0Pa RF功率                 300W Cl2 氣體流量         30ml/min BCl3 氣體流量      30ml/min CHF3 氣體流量     100ml/min O2 氣體流量          2ml/min 時間                      30sec (d) 將多晶矽膜圖案轉印至下層膜之轉印(蝕刻)條件 腔室壓力              2.0Pa RF功率                 500W Ar氣體流量          75ml/min O2 氣體流量          45ml/min 時間                      100sec (e) 將多晶矽膜･下層膜圖案轉印至SiO2 膜之轉印(蝕刻)條件 腔室壓力              2.0Pa RF功率                 2,200W C5 F12 氣體流量     20ml/min C2 F6 氣體流量      10ml/min Ar氣體流量          300ml/min O2 氣體流量          60ml/min 時間                      90sec
又，比較例2係以上述(a)之條件將光阻圖案轉印至矽氧化膜後，以上述(d)之條件將矽氧化膜圖案轉印至下層膜，以(e)之條件將下層膜圖案轉印至SiO2 膜，從而加工被加工層。
利用電子顯微鏡(S-4700;日立製造所(股)製)觀察以上述方式加工被加工層而得之實施例1~8、比較例1~2之基板之圖案剖面，並比較形狀。將結果表示於表7。 【表7】
如表7所示，藉由使用依本發明之多層膜形成方法形成之多層膜作為光阻下層膜的5層處理以形成圖案之實施例1~8，可獲得剖面形狀為矩形之圖案。 實施例1~8，在如表5所示即使於500℃之高溫進行烘烤膜損失仍少的下層膜上，形成如多晶矽膜之矽膜，在矽膜上形成具有如表6所示之折射率(抗反射效果)之烴膜、矽氧化膜。藉此，由於光在多晶矽膜上全反射，故可藉由多晶矽膜上之烴膜與矽氧化膜之2層抗反射膜以減低基板反射，又由於即使將光阻下方之矽氧化膜之膜厚做薄仍可抑制基板反射，故可順利地將光阻圖案乾蝕刻轉印至矽氧化膜。由於多晶矽膜優異之乾蝕刻耐性，將基底之被加工基板乾蝕刻後之形狀為良好。
另一方面，使用比較UDL-1作為下層膜材料之比較例1，如表7所示，圖案之剖面形狀為推拔形狀。又，未形成矽膜及烴膜之(3層處理之)比較例2，如表7所示，發生圖案崩塌。
由以上，若使用依本發明之多層膜形成方法形成之多層膜以5層處理進行圖案之形成時，相較於以往之3層處理，抗反射效果更優異且乾蝕刻之選擇性亦更優異，因此能形成形狀良好之圖案。
又，本發明不限於上述實施形態。上述實施形態為例示，具有與本發明之專利請求範圍揭示之技術思想實質上相同之構成並發揮同樣之作用效果者，皆包含在本發明之技術範圍。
1‧‧‧基板
2‧‧‧被加工層
3‧‧‧下層膜
4‧‧‧矽膜
5‧‧‧烴膜
6‧‧‧矽氧化膜
7‧‧‧光阻膜
8‧‧‧曝光部分
圖1(1)~(4)係顯示本發明之多層膜形成方法之一例的流程圖。 圖2(A)~(G)係顯示本發明之圖案形成方法之一例的流程圖。 圖3-1係顯示在3層處理之情況下，令矽氧化膜(n值=1.6，k值=0.2)與烴膜(n值=1.4，k值=0.4)各自之膜厚在0~100nm之範圍內變化時之波長193nm、NA=1.35、偶極照明下的基板反射率之關係的圖表。 圖3-2係顯示在5層處理之情況下，令下層膜(n值=1.4，k值=0.4)之膜厚為100nm、矽膜之膜厚為10nm，且令矽氧化膜(n值=1.6，k值=0.2)、與烴膜(n值=1.5，k值=0.3)各自之膜厚在0~50nm之範圍內變化時之波長193nm、NA=1.35、偶極照明下的基板反射率之關係的圖表。 圖3-3係顯示在5層處理之情況下，令下層膜(n值=1.4，k值=0.4)之膜厚為100nm、矽膜之膜厚為10nm，且令矽氧化膜(n值=1.6，k值=0.2)、與烴膜(n值=1.6，k值=0.3)各自之膜厚在0~50nm之範圍內變化時之波長193nm、NA=1.35、偶極照明下的基板反射率之關係的圖表。 圖3-4係顯示在5層處理之情況下，令下層膜(n值=1.4，k值=0.4)之膜厚為100nm、矽膜之膜厚為10nm，且令矽氧化膜(n值=1.6，k值=0.2)、與烴膜(n值=1.7，k值=0.3)各自之膜厚在0~50nm之範圍內變化時之波長193nm、NA=1.35、偶極照明下之基板反射率之關係的圖表。
1‧‧‧基板
2‧‧‧被加工層
3‧‧‧下層膜
4‧‧‧矽膜
5‧‧‧烴膜
6‧‧‧矽氧化膜

Claims (6)

  1. 一種多層膜形成方法，係於基板上形成多層膜之方法，包括：(1)於該基板上塗佈含有下列通式(1)表示之將具有雙萘酚基的化合物酚醛清漆化而成之樹脂的下層膜材料，於300℃以上700℃以下之溫度以10秒~600秒之範圍實施熱處理並使其硬化，從而形成下層膜之步驟，及(2)於該下層膜上形成矽膜之步驟，及(3)於該矽膜上塗佈烴膜材料並形成烴膜之步驟，及(4)於該烴膜上塗佈矽氧化膜材料並形成矽氧化膜之步驟； 式中，R1、R2各自獨立地為氫原子，碳數1~10之直鏈狀、分支狀、或環狀之烷基、碳數6~20之芳基，或碳數2~20之烯基；R3、R4各自獨立地為氫原子或環氧丙基；R5為碳數1~10之直鏈狀或分支狀之伸烷基；R6、R7各自獨立地為苯環、萘環中之任一者，苯環、萘環中之氫原子亦可被取代成碳數1~6之烴基；p、q各自獨立地為1或2。
  2. 如申請專利範圍第1項之多層膜形成方法，其中，以旋塗法實施該步驟(1)、該步驟(3)、及該步驟(4)之材料之塗佈。
  3. 如申請專利範圍第1或2項之多層膜形成方法，其中，以濺鍍法或氣相沉積法實施該步驟(2)。
  4. 如申請專利範圍第1或2項之多層膜形成方法，其中，於該步驟(1)形成膜厚30~20,000nm之下層膜，於該步驟(2)形成膜厚3~100nm之矽膜，於該步驟(3)形成膜厚5~100nm之烴膜，於該步驟(4)形成膜厚10~20nm之矽氧化膜。
  5. 一種圖案形成方法，包括：(A)在以如申請專利範圍第1至4項中任一項之多層膜形成方法形成於基板上的多層膜上形成光阻膜之步驟，及(B)對該光阻膜實施曝光及顯影並形成光阻圖案之步驟，及(C)以該光阻圖案作為遮罩並實施乾蝕刻，將圖案轉印至該矽氧化膜之步驟，及(D)以該轉印有圖案的矽氧化膜作為遮罩並實施乾蝕刻，將圖案轉印至該烴膜之步驟，及(E)以該轉印有圖案的烴膜作為遮罩並實施乾蝕刻，將圖案轉印至該矽膜之步驟，及(F)以該轉印有圖案的矽膜作為遮罩並實施乾蝕刻，將圖案轉印至該下層膜之步驟。
  6. 如申請專利範圍第5項之圖案形成方法，其中，使用選自於氧氣、氫氣、氨氣、二氧化碳氣體、一氧化碳氣體、二氧化硫氣體中的1種以上之蝕刻氣體以實施該步驟(F)之乾蝕刻。
TW104121786A 2014-07-08 2015-07-06 多層膜形成方法及圖案形成方法 TWI545149B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014140110A JP6196190B2 (ja) 2014-07-08 2014-07-08 多層膜形成方法及びパターン形成方法

Publications (2)

Publication Number Publication Date
TW201604224A TW201604224A (zh) 2016-02-01
TWI545149B true TWI545149B (zh) 2016-08-11

Family

ID=55066871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121786A TWI545149B (zh) 2014-07-08 2015-07-06 多層膜形成方法及圖案形成方法

Country Status (4)

Country Link
US (1) US9658530B2 (zh)
JP (1) JP6196190B2 (zh)
KR (1) KR102038268B1 (zh)
TW (1) TWI545149B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6711104B2 (ja) * 2015-04-24 2020-06-17 Jsr株式会社 レジスト下層膜形成方法及びパターン形成方法
KR101770749B1 (ko) * 2016-01-11 2017-08-23 최상준 반사방지용 하드마스크 조성물
JP6462602B2 (ja) * 2016-01-12 2019-01-30 信越化学工業株式会社 多層膜形成方法及びパターン形成方法
KR101962419B1 (ko) * 2016-01-20 2019-03-26 삼성에스디아이 주식회사 중합체, 유기막 조성물, 및 패턴형성방법
US10585353B2 (en) * 2016-05-20 2020-03-10 Nissan Chemical Corporation Resist underlayer film forming composition
CN112041746A (zh) * 2018-04-13 2020-12-04 日产化学株式会社 半导体基板用底涂剂及图案形成方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5336306A (en) 1976-09-14 1978-04-04 Masonite Corp Printing roller
JPH02249226A (ja) * 1989-03-23 1990-10-05 Matsushita Electric Ind Co Ltd レジスト形成方法
JPH03184322A (ja) * 1989-12-13 1991-08-12 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
JPH03261129A (ja) * 1990-03-09 1991-11-21 Fujitsu Ltd 半導体装置の製造方法
JP2001358061A (ja) * 2000-04-12 2001-12-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP4013058B2 (ja) 2002-12-24 2007-11-28 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP4013057B2 (ja) 2002-12-24 2007-11-28 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP3981825B2 (ja) 2002-12-24 2007-09-26 信越化学工業株式会社 パターン形成方法及び下層膜形成材料
JP4130778B2 (ja) * 2003-02-06 2008-08-06 三星電子株式会社 デュアルダマシン構造の形成方法、および半導体装置の製造方法
JP4105036B2 (ja) 2003-05-28 2008-06-18 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP4069025B2 (ja) 2003-06-18 2008-03-26 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP4355943B2 (ja) 2003-10-03 2009-11-04 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
US7303855B2 (en) 2003-10-03 2007-12-04 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
JP4388429B2 (ja) 2004-02-04 2009-12-24 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
JP4482763B2 (ja) 2004-07-15 2010-06-16 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
US7416833B2 (en) 2004-07-15 2008-08-26 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
JP4496432B2 (ja) 2005-02-18 2010-07-07 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4662052B2 (ja) 2005-03-11 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
TWI338816B (en) 2005-03-11 2011-03-11 Shinetsu Chemical Co Photoresist undercoat-forming material and patterning process
JP4539845B2 (ja) 2005-03-17 2010-09-08 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4466854B2 (ja) 2005-03-18 2010-05-26 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4575214B2 (ja) 2005-04-04 2010-11-04 信越化学工業株式会社 レジスト下層膜材料およびパターン形成方法
US7829638B2 (en) * 2005-05-09 2010-11-09 Cheil Industries, Inc. Antireflective hardmask composition and methods for using same
JP4666166B2 (ja) 2005-11-28 2011-04-06 信越化学工業株式会社 レジスト下層膜材料及びパターン形成方法
JP4659678B2 (ja) 2005-12-27 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
EP1845132B8 (en) 2006-04-11 2009-04-01 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
JP4716037B2 (ja) 2006-04-11 2011-07-06 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
JP4662063B2 (ja) 2006-05-25 2011-03-30 信越化学工業株式会社 フォトレジスト下層膜形成材料及びパターン形成方法
JP4573050B2 (ja) 2006-07-21 2010-11-04 信越化学工業株式会社 レジスト下層膜形成材料及びパターン形成方法
KR101116963B1 (ko) 2006-10-04 2012-03-14 신에쓰 가가꾸 고교 가부시끼가이샤 고분자 화합물, 레지스트 재료, 및 패턴 형성 방법
JP4858714B2 (ja) 2006-10-04 2012-01-18 信越化学工業株式会社 高分子化合物、レジスト材料、及びパターン形成方法
WO2008047715A1 (fr) * 2006-10-12 2008-04-24 Nissan Chemical Industries, Ltd. procédé de fabrication d'un dispositif semi-conducteur à l'aide d'un stratifié à quatre couches
JP4671046B2 (ja) 2006-10-12 2011-04-13 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
TWI455203B (zh) * 2007-05-03 2014-10-01 Lam Res Corp 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
JP2009076661A (ja) * 2007-09-20 2009-04-09 Elpida Memory Inc 半導体装置の製造方法
JP5336306B2 (ja) * 2008-10-20 2013-11-06 信越化学工業株式会社 レジスト下層膜形成方法、これを用いたパターン形成方法、及びレジスト下層膜材料
TWI400575B (zh) * 2008-10-28 2013-07-01 Shinetsu Chemical Co 光阻劑下層膜形成材料及圖案形成方法
CN102803324B (zh) 2009-06-19 2015-09-16 日产化学工业株式会社 咔唑酚醛清漆树脂
US8071485B2 (en) * 2009-06-29 2011-12-06 Globalfoundries Inc. Method of semiconductor manufacturing for small features
JP5336309B2 (ja) 2009-09-07 2013-11-06 三菱電機株式会社 直流電源装置
JP5229278B2 (ja) 2010-06-21 2013-07-03 信越化学工業株式会社 ナフタレン誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
JP5579553B2 (ja) * 2010-09-17 2014-08-27 信越化学工業株式会社 レジスト下層膜材料、レジスト下層膜形成方法、パターン形成方法
JP6094947B2 (ja) * 2011-09-30 2017-03-15 三菱瓦斯化学株式会社 フルオレン構造を有する樹脂及びリソグラフィー用下層膜形成材料
JP5653880B2 (ja) 2011-10-11 2015-01-14 信越化学工業株式会社 レジスト下層膜形成材料及びパターン形成方法

Also Published As

Publication number Publication date
TW201604224A (zh) 2016-02-01
KR20160006122A (ko) 2016-01-18
KR102038268B1 (ko) 2019-10-30
JP2016018051A (ja) 2016-02-01
JP6196190B2 (ja) 2017-09-13
US9658530B2 (en) 2017-05-23
US20160008844A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
TWI606304B (zh) 多層膜形成方法及圖案形成方法
JP5336306B2 (ja) レジスト下層膜形成方法、これを用いたパターン形成方法、及びレジスト下層膜材料
JP5653880B2 (ja) レジスト下層膜形成材料及びパターン形成方法
JP5118073B2 (ja) レジスト下層膜形成方法及びこれを用いたパターン形成方法
TWI430037B (zh) 光阻下層膜材料及使用此材料之圖案形成方法
JP5385006B2 (ja) レジスト下層膜材料及びこれを用いたパターン形成方法
JP5229278B2 (ja) ナフタレン誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
JP5085569B2 (ja) レジスト下層膜形成方法およびこれを用いたパターン形成方法
JP6378146B2 (ja) 多層膜形成方法及びパターン形成方法
JP5598489B2 (ja) ビフェニル誘導体、レジスト下層膜材料、レジスト下層膜形成方法及びパターン形成方法
TWI545149B (zh) 多層膜形成方法及圖案形成方法
TWI442187B (zh) 光阻下層膜材料及使用此材料之圖案形成方法
TWI498678B (zh) 光阻下層膜形成方法及圖案形成方法
TWI451199B (zh) 光阻下層膜材料及使用此材料之圖案形成方法