KR20150067403A - 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술 - Google Patents

비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술 Download PDF

Info

Publication number
KR20150067403A
KR20150067403A KR1020157014872A KR20157014872A KR20150067403A KR 20150067403 A KR20150067403 A KR 20150067403A KR 1020157014872 A KR1020157014872 A KR 1020157014872A KR 20157014872 A KR20157014872 A KR 20157014872A KR 20150067403 A KR20150067403 A KR 20150067403A
Authority
KR
South Korea
Prior art keywords
base layer
conductive substrate
metal
conductive
circuit
Prior art date
Application number
KR1020157014872A
Other languages
English (en)
Inventor
쉥-훙 이
펜 이 리아오
Original Assignee
타이완 그린 포인트 엔터프라이지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 그린 포인트 엔터프라이지스 컴퍼니 리미티드 filed Critical 타이완 그린 포인트 엔터프라이지스 컴퍼니 리미티드
Publication of KR20150067403A publication Critical patent/KR20150067403A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술에 있어서, 비도전성 기판의 적어도 하나의 표면에 금속기층을 도포할 수 있다. 회로설계에 따라 상기 금속기층의 내부에 회로패턴을 구성한다. 상기 회로패턴을 포함하는 금속기층과 상기 비도전성 기판의 금속기층의 나머지 부분은 실체적으로 분리된다. 상기 회로패턴을 포함하는 상기 비도전성 표면의 영역은 코팅영역이다. 상기 비도전성 표면의 나머지 영역은 비코팅영역이다. 제1금속층은 상기 금속기층 상에 추가될 수 있다. 제2금속층은 상기 코팅영역의 제1금속층 상에 추가될 수 있다. 상기 제2금속층은 도전성을 구비할 수 있고 또한 제한을 받아 상기 비코팅영역의 제1금속층 상에 추가될 수 없다.

Description

비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술{A non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate}
본 발명은 전자회로의 제조기술에 관한 것으로, 특히 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술에 관한 것이다.
회로설계 및 제조는 많은 정밀한 절차의 어려운 제조공정과 관련된다. 비록 이러한 공정을 거쳐 정밀한 고품질의 회로를 구성하였지만, 설계/제조의 공정은 이미 고정되어 쉽게 변할 수 없다. 회로설계의 개변은 제조공정 상에서 대응되게 발생하는 변화량와 지수관계를 가진다.
예를들면, 집적회로칩의 제조공정 중에서 회로설계의 단일 개변은 일반적으로 복수개의 막층의 포토마스크 및/또는 특정 절차의 공정변수의 개변을 필요로 한다.
기존의 회로제조공정 중에 존재하는 융통성이 부족한 결점으로 인해, 업체에서 적시에 경제적인 원가로 회로설계의 개변을 실현할 수 없게 한다. 이 밖에, 기존의 회로제조공정에 의하면 비도전성 기판 상에서 작업을 함으로써 상기 회로를 형성한다. 회로요소는 상기 비도전성 기판의 내부에 삽입 설치되거나 형성된다.
본 발명의 일실시예는 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술 및 그 제조물을 포함할 수 있다. 상기 실시예의 시작단계에서 비도전성 기판의 적어도 하나의 표면에 금속기층(base layer)을 도포할 수 있다. 상기 금속기층은 팔라듐, 로듐, 백금, 이리듐, 오스뮴, 금, 니켈 및/또는 철을 포함할 수 있다. 회로설계에 따라 상기 금속기층의 내부에 회로패턴을 구성한다. 상기 회로패턴을 포함하는 금속기층과 상기 비도전성 기판의 금속기층의 나머지 부분은 실체적으로 분리된다. 상기 회로패턴을 포함하는 상기 비도전성 표면의 영역은 코팅영역이다. 상기 비도전성 표면의 나머지 영역은 비코팅영역이다. 다음, 제1금속층은 상기 금속기층 상에 추가될 수 있다. 제2금속층은 상기 코팅영역의 제1금속층 상에 추가될 수 있다. 상기 제2금속층은 도전성을 구비할 수 있고 또한 제한을 받아 상기 비코팅영역의 제1금속층 상에 추가될 수 없다.
본 발명의 다른 일실시예는 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술 및 그 제조물을 포함할 수 있다. 해당 실시예 중에서, 비도전성 기판은 소정시간동안 활성금속용액 내에 함침될 수 있다. 상기 활성금속용액은 금속입자를 포함할 수 있다. 상기 소정시간이 지난 후, 상기 활성금속용액 중에서 상기 비도전성 기판을 제거한다. 상기 활성금속용액 중에서 제거한 비도전성 기판은 금속입자로 구성된 금속기층을 포함할 수 있다. 상기 비도전성 기판에서 상기 금속기층을 국부적으로 제거함으로써 회로패턴을 형성할 수 있다. 상기 회로패턴을 구비하는 기판을 중간재로 할 수 있다. 상기 금속기층은 적어도 서로 분리된 2개의 상이한 연속영역을 포함함으로써 상기 2개의 상이한 연속영역이 서로 전기적으로 격리되도록 한다. 상기 중간재를 화학코팅액 내에 놓아둠으로써 상기 금속기층의 상방에 제1금속층을 형성한다. 상기 2개의 상이한 연속영역 중의 하나에만 전극을 조립한 제1도전층을 통해 상기 중간재에 대하여 전기도금을 함으로써 상기 연속영역 내의 제1도전층의 상방에 제2도전층을 형성한다. 전기도금 후에 상기 2개의 상이한 연속영역 중의 적어도 하나에 상기 제2도전층이 없다.
본 발명의 다른 일실시예는 비도전성 기판, 금속기층, 제1금속층 및 제2금속층을 포함하는 도전회로를 포함할 수 있다. 상기 비도전성 기판은 고분자량의 중합체, 유리, 도자기, 목재 및 직물 중의 적어도 하나로 구성될 수 있다. 상기 금속기층은 상기 비도전성 기판 상에 국부적으로 형성할 수 있다. 상기 금속기층은 상기 도전회로의 회로패턴을 형성할 수 있다. 상기 금속기층은 적어도 팔라듐, 로듐, 백금, 이리듐, 오스뮴, 금, 니켈 및 철을 포함한다. 상기 금속기층이 없는 일부 비도전성 기판은 복수개의 레이저 패턴을 포함하고, 이는 레이저를 사용하여 상기 금속기층 내에서 상기 회로패턴을 구성할 시 형성된다. 상기 제1금속층은 상기 금속기층의 상방에 존재하고 연결된다. 상기 금속기층이 없는 일부 비도전성 기판도 상기 제1금속층이 없다. 상기 제1금속층은 구조적 특징을 구비하는데 이는 상기 제1금속층이 화학코팅 공정을 사용하여 추가된 것임을 표시한다. 상기 제2금속층은 상기 제1금속층의 상방에 존재하고 연결된다. 상기 제2금속층은 구조적 특징을 구비하는데 이는 상기 제2금속층이 전기도금 공정을 사용하여 추가된 것임을 표시한다.
상기와 같이 본 발명의 기술특징 및 우점에 대하여 광범위하게 개술함으로써 하기 본 발명의 구체적인 설명에 대하여 더욱 명확히 이해하도록 하였다. 본 발명을 구성하는 특허청구범위의 목적의 기타 기술특징 및 이점은 아래에서 설명하기로 한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 아래에 게시되는 개념과 특정 실시예를 이용하여 기타 구조 혹은 공정으로 수정 혹은 설계함으로써 본 발명과 동일한 목적을 용이하게 달성할 수 있음을 이해해야 한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 이러한 등효의 구조는 본 발명의 특허청구범위에서 지정하는 본 발명의 사상과 범위를 벗어날 수 없음을 이해해야 한다.
하기의 설명 및 도면을 참조함으로써 본 발명의 기술특징 및 이점에 대하여 더욱 잘 이해할 수 있도록 한다.
도1은 본 발명의 실시예에 따른 방법의 흐름도로서, 본 발명의 무해기술에 대하여 개술함으로써 비도전성 기판의 표면에 연속도전회로를 구성하도록 한다.
도2는 본 발명의 실시예에 따른 방법의 흐름도로서, 본 발명의 무해기술에 대하여 상세하게 서술함으로써 비도전성 기판의 표면에 연속도전회로를 구성하도록 한다.
도3은 본 발명의 실시예에 따른 제조공정으로서, 비도전성 기판(305) 상에 무해방식으로 연속도전회로를 구성하는 것을 도시한다.
도3a는 본 발명의 실시예에 따른 무해기술을 통해 비도전성 기판의 표면에 연속도전회로를 형성한 최종적인 상태를 나타낸다.
본 발명은 무해기술에 관한 것으로서, 비도전성 기판의 표면에 연속도전회로를 구성한다. 금속기층은 상기 비도전성 기판의 하나의 표면 혹은 복수개의 표면에 도포될 수 있다. 상기 회로패턴의 유닛 부근의 금속기층을 제거함으로써 상기 금속기층 내부에서 회로패턴을 형성한다. 다음, 상기 금속기층 상에 제1금속층을 추가한다. 이어, 도전성 금속으로 구성된 제2금속층은 상기 회로패턴의 제1금속층 상에 추가될 수 있다.
도1은 본 발명의 실시예에 따른 방법(100)의 흐름도로서, 본 발명의 무해기술에 대하여 개술함으로써 비도전성 기판의 표면에 연속도전회로를 구성하도록 한다.
본문의 "비전도성 기판"은 전기를 전도하지 않거나 무시할 수 있는 량의 전기만 전도하는 각종 재료를 표시할 수 있다. 본 발명의 방법에 응용될 수 있는 비도전성 기판은 고분자량을 구비하는 중합체, 유리, 도자기, 목재, 직물 및 이들의 유사물을 포함하지만 이에 한하지 않는다. 이밖에 스테인레스를 포함하는 비전도성 기판은 본문에 공개된 방법에 응용될 수 있다.
본문의 "무해"는 상기 비도전성 기판의 전체성을 파괴하거나 파손하지 않는 공정을 표시할 수 있다. 다시 말해서, 본문에 따른 공정은 상기 비도전성 기판의 표면에 연속도전회로를 구성할 수 있으면서 상기 비도전성 기판의 특성 및/또는 원시적인 형상을 파손하지 않는다.
방법(100)은 단계(105)로부터 시작되는데, 금속기층을 비도전성 기판의 하나의 표면 혹은 복수개의 표면에 도포한다. 상기 금속기층을 구성하는데 사용되는 금속은 팔라듐, 로듐, 백금, 이리듐, 오스뮴, 금, 니켈 및 철 및 이들의 조합을 포함하지만 이에 한하지 않는다.
단계(110)에서, 회로패턴이 상기 금속기층 내부에 형성된다. 단계(115)에서, 화학코팅공정을 사용하여 상기 금속기층의 상방에 제1금속층을 형성한다. 단계(120)에서, 전기도금공정을 사용하여 상기 제1금속층의 상방에 제2금속층을 형성함으로써 연속도전회로가 상기 비도전성 기판의 하나의 표면 혹은 복수개의 표면에 구성되도록 한다.
단계(120)을 완성한 후, 상기 비도전성 기판 및/또는 상기 연속도전회로는 전자부품의 제조공정에 진일보로 사용될 수 있다(즉, 전자부품이 상기 연속도전회로와 연결되거나 및/또는 상기 비도전성 기판이 전자부품 내부에 장착될 수 있다).
도2는 본 발명의 실시예에 따른 방법(200)의 흐름도로서, 본 발명의 무해기술에 대하여 상세하게 서술함으로써 비도전성 기판의 표면에 연속도전회로를 구성하도록 한다. 방법(200)는 방법(100)의 특정 실시예를 대표할 수 있다.
방법(200)은 단계(205)로부터 시작될 수 있는데, 제조된 비도전성 기판을 활성금속용액 중에 놓아둔다. 필요한 무해공정 및/또는 사용하는 비도전성 기판의 종류에 따라, 상기 비도전성 기판의 제조는 청결, 오염제거 및 에칭 등 동작을 포함할 수 있다. 단계(210)에서, 상기 활성금속에 의해 상기 비도전성 기판의 하나의 표면 혹은 복수개의 표면에 금속기층이 형성된 후, 상기 비도전성 기판을 상기 활성금속용액 중에서 제거할 수 있다.
단계(210)의 효능은 함침시간 및/또는 상기 활성금속층의 두께 등 변수에 따라 평가할 수 있다. 이러한 변수는 사용되는 비도전성 기판의 종류, 상기 연속도전회로의 도포기술 및/또는 금속화 공정의 특성(예를들면, 용액농도, 활성금속 종류)에 따라 변화한다.
단계(215)에서, 상기 금속기층을 국부적으로 제거함으로써 상기 금속기층 내에 회로패턴을 실현한다. 상기 금속기층을 제거하여 상기 회로패턴을 실현하는 것은 회로요소와 상기 금속기층의 나머지 부분을 분리시킬 수 있다. 상기 비도전성 기판의 하나의 표면 혹은 복수개의 표면에 상기 회로패턴을 실현한 영역을 코팅층영역으로 간주할 수 있고, 상기 비도전성 기판의 하나의 표면 혹은 복수개의 표면의 나머지 영역을 비코팅영역으로 간주할 수 있다.
일실시예 중에서, 단계(205)의 상기 비도전성 기판의 제조는, 상기 비도전성 기판의 국부적 영역에 물질을 도포함으로써 상기 비도전성 기판을 상기 활성금속용액에 놓아둘 때 상기 금속기층의 본딩을 방지하거나 억제하도록 하는 것을 포함할 수 있다. 기타 가능한 방법에 비하여, 해당 본딩 억제제는 단계(215)에서 상기 금속기층을 국부적으로 제거함으로써 회로패턴을 실현하는 것이 비교적 쉽게 완성되도록 할 수 있다.
단계(220) 중에서, 패턴화된 비도전성 기판은 화학코팅용액 중에 놓아둘 수 있다. 단계(225)에서, 상기 금속기층 상에 상기 화학코팅용액의 금속에 의해 구성되는 제1금속층이 형성된 후, 상기 비도전성 기판을 상기 화학코팅용액에서 제거시킬 수 있다. 단계(215) 중에서, 상기 금속기층을 국부적으로 제거하여 노출된 비도전성 기판의 표면은 상기 화학코팅용액의 영향을 받지 않는다.
단계(230)에서, 상기 코팅영역은 전기도금공정처리를 진행하도록 더 조절(예를들면, 세척, 건조, 전극조립 등)될 수 있다. 단계(235) 중에서, 상기 코팅영역의 제1금속층 상에 제2금속층을 한층 더 전기도금한다.
특히, 상기 전기도금공정은 상기 코팅영역 상에서만 진행하고 또한 상기 코팅영역과 상기 비코팅영역은 전기적으로 분리된다. 따라서, 상기 제2금속층은 상기 비코팅영역의 제1금속층 상에 형성될 수 없다.
단계(240)에서, 상기 비코팅영역의 비도전성 기판의 하나의 표면 혹은 복수개의 표면에서 제1금속층 및 금속층을 제거한다. 이리하여, 연속도전회로패턴을 남기고, 상기 비도전성 기판의 하나의 표면 혹은 복수개의 표면 상에 포함되는 금속기층, 제1금속층, 및 제2금속층은 상기 비전도성 기판에 영향을 미치지 않는다.
도3은 본 발명의 실시예에 따른 제조공정(300)으로서, 비도전성 기판(305)에 무해방식으로 연속도전회로(380)를 구성하는 것을 도시한다. 제조공정(300)은 방법(100) 및/또는 방법(200)의 특정 실시예를 대표할 수 있다.
제조공정(300)의 시작단계에서, 상기 연속도전회로(380)를 형성하고자 하는 비도전성 기판(305)의 표면에 사전에 금속화 전처리를 진행할 수 있다. 특히, 상기 비도전성 기판(305)의 표면은 평탄한 윤곽에 제한될 필요가 없다. 즉, 본문에 따른 제조공정은 오목부 혹은 돌출부의 표면을 가지는 비도전성 기판(305)에 상기 연속도전회로(380)를 구성할 수 있다.
예를들면, 해당 제조공정은 원형물 혹은 원주물의 외표면(돌출부) 혹은 내표면(오목부)에 상기 연속도전회로(380)를 구성할 수 있다. 이 밖에, 상기 표면은 파도 혹은 물결과 같은 약간의 돌출 및/또는 오목을 구비할 수 있다.
이와 같이, 형상 외에, 본문에 따른 제조공정은 상기 비도전성 기판(305)의 형태 종류를 확장할 수 있고, 이를 상기 연속도전회로(380)의 기초로 할 수 있다. 기존의 기술은 표면이 완벽하지 못한 비도전성 기판(305)을 적용할 수 없지만 본문에 따른 제조공정은 표면이 완벽하지 못한 비도전성 기판(305)의 사용을 허용할 수 있고, 또한/혹은 표면 평탄성(예를들면, 화학기계연마)에 대한 요구를 감소한다. 다시 말해서, 본문에 따른 제조공정을 사용하면, 표면평탄 개선(광에칭)기술이 필요하지 않다.
제조공정(300)이 예시한 실시예에서, 상기 비도전성 기판(305)은 한장의 폴리카보네이트(polycarbonate)일 수 있다. 상기 비도전성 기판(305)은 활성금속용액(310) 중에 놓아둘 수 있다. 예를들면, 농도가 10-70ppm인 팔라듐 용액이다.
상기 비도전성 기판(305)을 상기 활성금속용액에 함침시키고 그 후 상기 활성금속용액으로부터 상기 비도전성 기판(305)을 제거하면 중간재(315)가 형성될 수 있다. 해당 실시예와 같이, 상기 중간재(315)는 상기 비도전성 기판(305)의 표면에 위치한 상기 활성금속용액(310)의 활성금속으로 구성된 금속기층(320)(회색 표시물)을 구비할 수 있다.
상기 금속기층(320)의 두께는 상기 활성금속의 종류, 상기 비도전성 기판(305)의 종류, 상기 도전회로(380)의 종류 및 기타 제조공정 변수에 따라 변화한다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상기 금속기층(320)은 상기 비도전성 기판(305)에 의해 나타나는 전부의 표면 영역에 형성될 수 있고 상기 제조공정(300)이 표시하는 막층은 단면도를 대표함으로써 막층의 차이를 강조하도록 하는 것을 이해해야 한다. 다시 말해서, 상기 활성금속용액(310) 중에 놓아둘 경우, 만약 상기 플랫 패널 형상의 비도전성 기판(305)의 표면이 노출되면, 상기 중간재(315)는 상기 비도전성 기판(305)을 전면적으로 커버하는 금속기층(320)을 구비하게 되며, 도면에 도시된 바와 같은 오직 "상층"에만 있는 것이 아니다.
회로패턴(330)은 상기 금속기층(320) 내에서 실현될 수 있는 바, 즉 상기 중간재(325) 내에 형성된다. 상기 회로패턴(330)을 실현하는 공정은 상기 회로패턴(330)을 포함하는 영역 부근의 비도전성 기판(305) 상에서 상기 금속기층(320)을 제거하는 것과 관련된다.
예를들면, YAG레이저를 사용하여 상기 금속기층(320)을 제거할 수 있다. 해당 공정 중에서, YAG레이저는 주파수 5-30kHz에서 1-7%의 출력밀도로 4-10W의 출력을 제공할 수 있다.
이 밖에, 상기 금속기층(320) 중에서 상기 회로패턴(330)을 실현하는 공정은 상기 금속기층(320)을 2개의 분리 영역으로 실체 분리시키실 수 있다. 상기 코팅영역(335)은 상기 회로패턴(330) 및 후속의 공정 중에서 전기도금하는 임의의 기타 보조 영역을 포함할 수 있다. 상기 코팅영역(335)에 포함되지 않은 금속기층(320)의 기타 영역은 비코팅영역(340) 일 수 있다.
상기 제조공정(300)의 다른 일실시예 중에서, 상기 비코팅영역(340)의 금속기층(320)도 제거되고, 상기 비도전성 기판(305)의 표면에 오직 상기 코팅영역(335)만 남는다.
이어, 상기 중간재(325)는 화학코팅액(345) 중에 놓아두어 중간재(350)를 구성할 수 있다. 상기 중간재(350)에 도시된 바와 같이, 상기 화학코팅액(345)은 상기 금속기층(320)(옅은 회색 표시물) 상에 제1금속층(355)(중간 회색 표시물)을 형성할 수 있다.
예를들면, 무전해 동도금 공정은 동으로 구성되는 제1금속층(355)를 형성할 수 있고 혹은 무전해 니켈도금 공정은 니켈로 구성되는 제1금속층(355)을 형성할 수 있다.
특히, 상기 제1금속층(355)은 상기 코팅영역(335) 및 상기 비코팅영역(340) 양자 중에 형성될 수 있다. 비록 상기 제1금속층(355)은 사실상 상기 회로패턴(330)의 금속기층(320) 상에만 형성되면 되지만, 상기 비도전성 기판(305)에 대하여 전처리를 진행함으로써 상기 제1금속층(355)이 상기 비코팅영역(340) 중에 형성되는 것을 억제하는 것에 비하여, 상기 코팅영역(335) 및 상기 비코팅영역(340) 양자 모두에 상기 제1금속층(355)을 구성하는 것이 원가 및 시간을 절감할 수 있다.
상기 중간재(350)의 코팅영역(335)에서 전기도금공정(360)을 사용하면 중간재(365)를 형성할 수 있다. 상기 전기도금공정(360)에서 사용하는 전극의 연결방식은 오직 상기 코팅영역(335)과 연결될 수 있다. 따라서, 상기 제2금속층(370)(진한 회색 표시물)은 오직 상기 코팅영역(335)내의 제1금속층(355) 상에 형성될 수 밖에 없다.
이 밖에, 상기 코팅영역(335)의 제1금속층(355)과 상기 비코팅영역(340)의 제1금속층(355)는 실체적으로 분리되어 있으므로, 상기 기판(305)의 비도전 특성은 추가적인 절연성을 제공할 수 있어 상기 전기도금공정(360)이 오직 상기 코팅영역(335) 내에서만 진행되도록 제한한다.
상기 중간재(365)는 후속의 기타 전자회로의 입력매개로 사용될 수 있다. 이 밖에, 상기 제1금속층(355) 및 상기 금속기층(320)은 상기 중간재(365) 상으로부터 제거되어, 도3a과 같이 최종 상태(375)로 만들 수 있다.
상기 최종 상태(375)는 상기 비도전성 기판(305)의 표면에 형성된 상기 도전회로(380)를 포함할 수 있다. 상기 도전회로(380)는 상기 제1금속층(355) 및 상기 제2금속층(370)을 상기 비도전성 기판(305)에 접합시키는 상기 금속기층(320)을 포함할 수 있다.
특히, 도3a과 같이, 상기 비도전성 기판(305)은 상기 도전회로(380)의 형성으로 인해 변화하지 않는다. 상기 제조공정(300)은 상기 도전회로(380)를 구성할 수 있으면서 상기 비도전성 기판(305)의 표면을 파괴하지 않으며, 기존의 기술에 의한 상기 비도전성 기판(305)에 한층 혹은 여러층의 도전회로(380)를 삽입 설치하는 것과 구별된다. 해당 효능은 상기 비도전성 기판(305)의 통합성이 파손되지 않도록 확보할 수 있다.
이 밖에, 상기 무해성 기술은 상기 비도전성 기판(305)의 개변이 상기 회로패턴(330) 혹은 설계에 적응하도록 하는 문제를 고려하지 않아도 되므로, 새로운 회로패턴(330)을 실현하거나 기존의 회로패턴(330)을 수정하는데 필요하는 시간을 대폭으로 감소시킬수 수 있다.
예를들면, 집적회로(예를들면, 마이크로 프로세서 혹은 칩)의 기존의 제조공정은 특정기판(즉, 규소를 첨가한 기판) 및 여러회의 리소그래피, 에칭, 및/또는 증착의 단계를 거쳐 상기 도전회로(380)를 형성할 수 있다. 이러한 기존의 제조공정의 단일 공정의 개변과 함께 반드시 상기 회로패턴(330)을 포함하는 각 포토마스크를 다시 수정 및/혹은 개변해야 할 뿐만 아니라, 또한 기계를 다시 조율함으로써 새로운 수정된 포트마스크에 적응하도록 해야 한다.
이러한 거대한 소비로 인해, 설계를 개변할 경우 상당히 많은 시간을 들여야만 실제 제조공정 상에서 실현할 수 있다. 따라서, 많은 집적회로 제조자들은 제조공정 중에서 설계를 개변하기보다 설계 변경을 정리하거나 고려함으로써 새로운 제품라인을 도출하는 것을 선호한다.
하지만, 본문에 따른 제조공정은 비교적 적시에 또한 상대적으로 쉬운 방식으로 회로설계를 실현할 수 있다. 상기 회로패턴(330)은 단일구조로 상기 비도전성 기판(305)의 표면에 도포되어 있기 때문에, 설계의 변화가 발생할 시 해당 공정 중에서 간단하게 상기 새로운 회로패턴(330)을 조정함으로써 실현될 수 있다.
예를들면, 상기 금속기층(320) 내의 회로패턴(330)에 대하여 개변시킴으로써 새로운 회로패턴(330)(즉, 레이저 조작자는 새로운 회로패턴(330)에 따른다)을 사용할 수 있다. 상기 새로운 회로패턴(330)도 전기도금공정의 전극의 위치 배치를 개변시켜야 할 것이다. 기존의 도전회로(380)의 제조공정에 비하여, 상기 개변은 상대적으로 경미하다.
본 발명의 기술내용 및 기술특점에 대하여 상기와 같이 게시한다. 하지만 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 특허청구범위에 의해 결정되는 본 발명의 사상 및 범위 내에서 본 발명의 전수 및 게시에 대하여 여러가지 대체 및 수식을 진행할 수 있음을 이해해야 한다. 예를들면, 상기와 같이 게시되는 많은 제조공정은 서로 다른 방법으로 실시되거나 기타 제조공정으로 대체되거나 또는 상기 2가지 방식의 조합으로 실시될 수 있다.
이 밖에, 본안의 권리범위는 상기 게시된 특정 실시예의 제조공정, 기계, 제조, 물질의 성분, 장치, 방법 혹은 단계에 한정되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 전수 및 게시하는 제조공정, 기계, 제조, 물질의 성분, 장치, 방법 혹은 단계에 기반하여, 지금 이미 존재하거나 향후 개발되는 본안의 실시예에 의해 게시되는 것과 실질적으로 동일한 방식으로 실질적으로 동일한 기능을 실행하여 실질적으로 동일한 결과를 달성하는 것도 본 발명에 사용될 수 있다. 따라서, 하기의 특허청구범위는 이러한 제조공정, 기계, 제조, 물질의 성분, 장치, 방법 혹은 단계를 포함한다.
110, 200: 방법
105, 110, 115, 120: 단계
205, 210, 215, 220, 225,230, 235, 240: 단계
300: 제조공정 305: 비도전성 기판 310: 활성금속용액
315, 325, 350, 365: 중간재 320: 금속기층 330: 회로패턴
335: 코팅영역 340: 비코팅영역 345: 화학코팅액
355: 제1금속층 360: 전기도금공정 370: 제2금속층
375: 최종상태 380: 도전회로 385: 레이저패턴

Claims (9)

  1. 비도전성 기판의 적어도 하나의 표면에 활성 금속을 포함하는 금속기층을 도포하는 단계와,
    회로설계에 따라 상기 비도전성 기판의 표면의 일부상의 상기 금속기층 내부에 회로패턴을 구성하기 위해 상기 금속기층의 부분을 제거하는 단계로, 이때 상기 금속기층은 상기 회로패턴으로부터 제거되며, 및
    화학적 도금 공정에 의해 상기 금속기층 상에 제1금속층을 추가하는 단계를 포함하는 비도전성 기판 상에서 연속도전회로를 제조하는 방법.
  2. 제1항에 있어서, 상기 비도전성 기판의 상기 적어도 하나의 표면을 미리 준비하여 상기 금속기층을 도포하도록 하는 단계를 더 포함하되, 상기 비도전성 기판의 상기 적어도 하나의 표면을 미리 준비하는 단계는 청결, 오염제거, 에칭, 세척, 건조 및 연마 중의 적어도 하나를 포함하는 비도전성 기판 상에서 연속도전회로를 제조하는 방법.
  3. 제1항에 있어서, 상기 금속기층의 도포는 화학기상 증착(CVD), 전기화학 증착, 원자층 증착, 코팅 및 화학용액 증착(CSD) 중의 하나를 사용하는 비도전성 기판 상에서 연속도전회로를 제조하는 방법.
  4. 제1항에 있어서, 상기 금속기층을 도포하는 단계는 액상 코팅 공정을 사용하되, 상기 방법은,
    상기 비도전성 기판을 소정시간동안 활성금속용액 내에 함침시키는 단계로, 이때 상기 활성금속용액은 금속입자를 포함함으로써 상기 금속기층을 형성하며, 및
    상기 소정시간이 지난 후, 상기 활성금속용액 중에서 상기 비도전성 기판을 제거하는 단계를 더 포함하는 비도전성 기판 상에서 연속도전회로를 제조하는 방법.
  5. 제1항에 있어서, 상기 금속기층 내부에 회로패턴을 구성하는 단계는,
    상기 회로패턴을 상기 비도전성 기판의 상기 적어도 하나의 표면의 소정위치에 놓아두는 단계, 및
    상기 비도전성 기판의 상기 적어도 하나의 표면에서 상기 회로패턴의 각 부분 부근의 상기 금속기층을 제거하는 단계를 더 포함하는 비도전성 기판 상에서 연속도전회로를 제조하는 방법.
  6. 제1항에 있어서, 상기 금속기층을 제거하는 단계는 이트륨 알루미늄 가닛(YAG) 레이저를 사용하는 비도전성 기판 상에서 연속도전회로를 제조하는 방법.
  7. 비도전성 기판과,
    상기 비도전성 기판 표면의 일부에 활성 금속을 포함하고, 도전회로의 회로패턴을 형성하는 금속기층, 및
    상기 금속기층의 상방에 설치되는 제1금속층을 포함하고,
    상기 금속기층이 없는 비도전성 기판의 일부는 상기 일부가 레이저에 가공되는 것임을 표시하는 구조적 특징을 구비하며,
    상기 금속기층이 없는 비도전성 기판의 일부에도 제1 금속층이 없으며, 상기 제1 금속층은 상기 제1금속층이 화학적 도금 공정을 사용하여 추가된 것임을 표시하는 구조적 특징을 구비하는 도전회로.
  8. 제7항에 있어서, 상기 도전회로는 비평면이고, 돌출형상, 오목형상, 복수개의 돌출부 및 복수개의 오목부 혹은 이들의 조합을 구비하는 도전회로.
  9. 제7항에 있어서, 상기 금속기층의 상방에 설치되는 제2금속층을 더 포함하고, 상기 금속기층이 없는 비도전성 기판의 일부에도 상기 제2금속층이 없 으며, 상기 제2금속층은 상기 제2금속층이 전기도금 공정을 사용하여 추가된 것임을 표시하는 구조적 특징을 구비하는 도전회로.
KR1020157014872A 2011-02-25 2012-02-22 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술 KR20150067403A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/035,531 2011-02-25
US13/035,531 US8621749B2 (en) 2010-03-12 2011-02-25 Non-deleterious technique for creating continuous conductive circuits
PCT/US2012/026182 WO2012116107A1 (en) 2011-02-25 2012-02-22 A non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022404A Division KR20130126977A (ko) 2011-02-25 2012-02-22 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술

Publications (1)

Publication Number Publication Date
KR20150067403A true KR20150067403A (ko) 2015-06-17

Family

ID=44910752

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157014872A KR20150067403A (ko) 2011-02-25 2012-02-22 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술
KR1020137022404A KR20130126977A (ko) 2011-02-25 2012-02-22 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137022404A KR20130126977A (ko) 2011-02-25 2012-02-22 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술

Country Status (8)

Country Link
US (3) US8621749B2 (ko)
JP (1) JP5850954B2 (ko)
KR (2) KR20150067403A (ko)
CN (2) CN106211611A (ko)
DE (1) DE112012000993B4 (ko)
GB (1) GB2502753B (ko)
TW (2) TWI475936B (ko)
WO (1) WO2012116107A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952919B2 (en) 2011-02-25 2015-02-10 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US8621749B2 (en) 2010-03-12 2014-01-07 Taiwan Green Point Enterprises Co., Ltd Non-deleterious technique for creating continuous conductive circuits
US20120273261A1 (en) 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
US8692790B2 (en) 2011-02-25 2014-04-08 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
TW201322835A (zh) * 2011-11-28 2013-06-01 Taiwan Green Point Entpr Co 導電線路的製備方法及具有導電線路的基材
US10098242B2 (en) 2012-03-29 2018-10-09 Taiwan Green Point Enterprises Co., Ltd. Double-sided circuit board and method for preparing the same
TWI531688B (zh) * 2013-09-16 2016-05-01 Taiwan Green Point Entpr Co Coating thickness uniform plating method
TW201614345A (en) * 2014-10-15 2016-04-16 Taiwan Green Point Entpr Co A method for manufacturing a light emitting assembly, the light emitting assembly and a backlight module comprising the light emitting assembly
TWI577257B (zh) * 2014-12-24 2017-04-01 綠點高新科技股份有限公司 於基材絕緣表面形成導電線路的方法
JP6265163B2 (ja) * 2015-04-02 2018-01-24 トヨタ自動車株式会社 配線パターンの形成方法および配線パターン形成用のエッチング処理装置
TWI580084B (zh) * 2015-12-31 2017-04-21 綠點高新科技股份有限公司 發光組件及其製作方法
US20200205295A1 (en) 2017-06-15 2020-06-25 Jabil Inc. System, Apparatus and Method for Utilizing Surface Mount Technology on Metal Substrates
CN112586092B (zh) * 2018-08-28 2024-10-25 京瓷株式会社 布线基板以及电子装置

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3853589A (en) 1970-11-09 1974-12-10 Ici Ltd Metal deposition process
US4066804A (en) 1969-11-26 1978-01-03 Imperial Chemical Industries Limited Metal deposition process
US3754939A (en) 1972-05-23 1973-08-28 Us Army Electroless deposition of palladium alloys
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
DE2418654A1 (de) 1974-04-18 1975-11-06 Langbein Pfanhauser Werke Ag Verfahren zum stromlosen oberflaechenmetallisieren von kunststoffgegenstaenden und fuer die durchfuehrung des verfahrens geeignetes aktivierungsbad
JPS608592B2 (ja) * 1977-11-07 1985-03-04 旭化成株式会社 コネクターの製造法
US4264646A (en) 1979-03-12 1981-04-28 Xerox Corporation Selectively electrolessly depositing a metal pattern on the surface of a laminar film
JPS616892A (ja) * 1984-06-20 1986-01-13 キヤノン株式会社 プリント回路の製造方法
US4574095A (en) 1984-11-19 1986-03-04 International Business Machines Corporation Selective deposition of copper
US4790912A (en) * 1985-06-06 1988-12-13 Techno-Instruments Investments Ltd. Selective plating process for the electrolytic coating of circuit boards without an electroless metal coating
US4865873A (en) 1986-09-15 1989-09-12 General Electric Company Electroless deposition employing laser-patterned masking layer
US4882200A (en) 1987-05-21 1989-11-21 General Electric Company Method for photopatterning metallization via UV-laser ablation of the activator
EP0326077B1 (en) * 1988-01-25 1995-04-12 Kabushiki Kaisha Toshiba Circuit board
US4877644A (en) 1988-04-12 1989-10-31 Amp Incorporated Selective plating by laser ablation
US4898648A (en) * 1988-11-15 1990-02-06 Pacific Bell Method for providing a strengthened conductive circuit pattern
US4946563A (en) * 1988-12-12 1990-08-07 General Electric Company Process for manufacturing a selective plated board for surface mount components
US4988412A (en) * 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
US5084299A (en) 1989-08-10 1992-01-28 Microelectronics And Computer Technology Corporation Method for patterning electroless plated metal on a polymer substrate
US4925522A (en) * 1989-08-21 1990-05-15 Gte Products Corporation Printed circuit assembly with contact dot
US5086966A (en) 1990-11-05 1992-02-11 Motorola Inc. Palladium-coated solder ball
EP0530564A1 (de) 1991-09-05 1993-03-10 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
JP2948366B2 (ja) 1991-09-05 1999-09-13 塚田理研工業株式会社 プラスチック成形体の部分めっき方法
JPH05109728A (ja) 1991-10-16 1993-04-30 Nec Corp 半導体装置の製造方法
ES2076447T3 (es) 1991-11-21 1995-11-01 Siemens Ag Procedimiento para la obtencion de placas conductoras.
JP3153682B2 (ja) * 1993-08-26 2001-04-09 松下電工株式会社 回路板の製造方法
BE1007610A3 (nl) * 1993-10-11 1995-08-22 Philips Electronics Nv Werkwijze voor het stroomloos aanbrengen van een metaalpatroon op een elektrisch isolerend substraat.
US6325910B1 (en) 1994-04-08 2001-12-04 Atotch Deutschland Gmbh Palladium colloid solution and its utilization
US5525204A (en) 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
JPH09107170A (ja) * 1995-10-13 1997-04-22 Toppan Printing Co Ltd プリント配線板の製造方法
JPH1018080A (ja) * 1996-06-27 1998-01-20 Totoku Electric Co Ltd 弗素樹脂体表面への金属導電層形成方法
US5924364A (en) 1997-01-17 1999-07-20 Agfa-Gevaert N.V. Laser-imagable recording material and printing plate produced therefrom for waterless offset printing
JPH10209609A (ja) * 1997-01-17 1998-08-07 Totoku Electric Co Ltd フレキシブルプリント回路の製造方法および該方法により得られたフレキシブルプリント回路
JPH10209607A (ja) * 1997-01-23 1998-08-07 Matsushita Electric Works Ltd 回路板の製造方法
JP3458648B2 (ja) * 1997-03-17 2003-10-20 松下電工株式会社 回路板
US6261671B1 (en) 1997-04-15 2001-07-17 Ibiden Co., Ltd. Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board
DE19731346C2 (de) 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
JPH1197824A (ja) 1997-09-22 1999-04-09 Matsushita Electric Works Ltd 回路板の製造方法
WO1999027590A1 (en) 1997-11-25 1999-06-03 California Institute Of Technology Fuel cell elements with improved water handling capacity
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
US6517894B1 (en) 1998-04-30 2003-02-11 Ebara Corporation Method for plating a first layer on a substrate and a second layer on the first layer
US6188391B1 (en) 1998-07-09 2001-02-13 Synaptics, Inc. Two-layer capacitive touchpad and method of making same
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000232269A (ja) 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
US6359233B1 (en) * 1999-10-26 2002-03-19 Intel Corporation Printed circuit board multipack structure having internal gold fingers and multipack and printed circuit board formed therefrom, and methods of manufacture thereof
US6242156B1 (en) 2000-06-28 2001-06-05 Gary Ganghui Teng Lithographic plate having a conformal radiation-sensitive layer on a rough substrate
US6515233B1 (en) * 2000-06-30 2003-02-04 Daniel P. Labzentis Method of producing flex circuit with selectively plated gold
US6801438B1 (en) 2000-10-24 2004-10-05 Touch Future Technolocy Ltd. Electrical circuit and method of formation
SG108820A1 (en) 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
KR20020071437A (ko) 2001-03-06 2002-09-12 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
DE10132092A1 (de) 2001-07-05 2003-01-23 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und Verfahren zu ihrer Herstellung
JP4208440B2 (ja) 2001-07-19 2009-01-14 富士フイルム株式会社 平版印刷版用原版の現像処理方法
AU2002325723A1 (en) 2001-09-10 2003-03-24 Microbridge Technologies Inc. Method for trimming resistors
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US20040149986A1 (en) 2002-04-16 2004-08-05 Dubowski Jan J. Multilayer microstructures and laser based method for precision and reduced damage patterning of such structures
US7176897B2 (en) 2002-05-17 2007-02-13 3M Innovative Properties Company Correction of memory effect errors in force-based touch panel systems
US7361313B2 (en) 2003-02-18 2008-04-22 Intel Corporation Methods for uniform metal impregnation into a nanoporous material
US7656393B2 (en) 2005-03-04 2010-02-02 Apple Inc. Electronic device having display and surrounding touch sensitive bezel for user interface and control
EP1383360B1 (de) 2002-07-18 2007-01-03 FESTO AG & Co Spritzgegossener Leiterträger und Verfahren zu seiner Herstellung
US20050112432A1 (en) * 2002-08-27 2005-05-26 Jonah Erlebacher Method of plating metal leafs and metal membranes
US6773760B1 (en) 2003-04-28 2004-08-10 Yuh Sung Method for metallizing surfaces of substrates
JP2005050965A (ja) * 2003-07-31 2005-02-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
WO2005054120A2 (en) 2003-12-05 2005-06-16 Idaho Research Foundation, Inc. Polymer-supported metal nanoparticles and method for their manufacture and use
US7145238B1 (en) * 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US7291380B2 (en) 2004-07-09 2007-11-06 Hewlett-Packard Development Company, L.P. Laser enhanced plating for forming wiring patterns
US7094669B2 (en) 2004-08-03 2006-08-22 Chartered Semiconductor Manufacturing Ltd Structure and method of liner air gap formation
US7279407B2 (en) 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
US7719522B2 (en) 2004-09-24 2010-05-18 Apple Inc. Raw data track pad device and system
US7517791B2 (en) 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7237334B2 (en) * 2005-08-18 2007-07-03 Intel Corporation Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate
US7630207B2 (en) 2005-09-15 2009-12-08 Fujifilm Corporation Wiring board, method of manufacturing wiring board, and liquid ejection head
US7913644B2 (en) 2005-09-30 2011-03-29 Lam Research Corporation Electroless deposition system
US20070148420A1 (en) 2005-12-28 2007-06-28 Intel Corporation Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
DE102006017630A1 (de) 2006-04-12 2007-10-18 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
JP4903479B2 (ja) 2006-04-18 2012-03-28 富士フイルム株式会社 金属パターン形成方法、金属パターン、及びプリント配線板
US7779522B2 (en) 2006-05-05 2010-08-24 Fujifilm Dimatix, Inc. Method for forming a MEMS
US20080001297A1 (en) 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
WO2008087172A1 (de) 2007-01-19 2008-07-24 Basf Se Verfahren zur herstellung strukturierter, elektrisch leitfähiger oberflächen
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
EP2124514A1 (en) 2008-05-23 2009-11-25 Nederlandse Centrale Organisatie Voor Toegepast Natuurwetenschappelijk Onderzoek TNO Providing a plastic substrate with a metallic pattern
US7754601B2 (en) 2008-06-03 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect air gap formation process
US9335868B2 (en) 2008-07-31 2016-05-10 Apple Inc. Capacitive sensor behind black mask
US7956548B2 (en) 2009-04-08 2011-06-07 Kanghong Zhang Electronic ballast protection
US20100258173A1 (en) * 2009-04-13 2010-10-14 Joseph Laia Polishing a thin metallic substrate for a solar cell
US8436473B2 (en) 2009-05-06 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including air gaps around interconnect structures, and fabrication methods thereof
CN201413834Y (zh) * 2009-05-18 2010-02-24 光宏精密股份有限公司 电子元件的承载结构
JP4996653B2 (ja) * 2009-07-10 2012-08-08 三共化成株式会社 成形回路部品の製造方法
FR2954580B1 (fr) * 2009-12-22 2011-12-09 Commissariat Energie Atomique Procede de realisation d'un composant microelectronique non plan
US8952919B2 (en) 2011-02-25 2015-02-10 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US20120273261A1 (en) 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
US8692790B2 (en) 2011-02-25 2014-04-08 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US8621749B2 (en) 2010-03-12 2014-01-07 Taiwan Green Point Enterprises Co., Ltd Non-deleterious technique for creating continuous conductive circuits
CN101873766B (zh) * 2010-06-02 2011-07-27 上海律图表面处理有限公司 导体轨道结构的制造方法
US20120278050A1 (en) 2011-04-29 2012-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Accelerated Generation of Circuit Parameter Distribution Using Monte Carlo Simulation

Also Published As

Publication number Publication date
GB2502753B (en) 2015-04-22
US20140116885A1 (en) 2014-05-01
CN103477725B (zh) 2016-10-12
US20110278050A1 (en) 2011-11-17
GB2502753A (en) 2013-12-04
JP5850954B2 (ja) 2016-02-03
TW201247065A (en) 2012-11-16
TWI475936B (zh) 2015-03-01
WO2012116107A1 (en) 2012-08-30
KR20130126977A (ko) 2013-11-21
US20140102775A1 (en) 2014-04-17
GB201316916D0 (en) 2013-11-06
JP2014506737A (ja) 2014-03-17
DE112012000993T5 (de) 2014-01-16
CN106211611A (zh) 2016-12-07
US9420699B2 (en) 2016-08-16
DE112012000993B4 (de) 2022-01-05
TWI604766B (zh) 2017-11-01
TW201517723A (zh) 2015-05-01
US8621749B2 (en) 2014-01-07
CN103477725A (zh) 2013-12-25
US9295162B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
KR20150067403A (ko) 비도전성 기판의 표면에 연속도전회로를 구성하는 무해기술
WO2013082054A1 (en) Fabricating a conductive trace structure and substrate having the structure
JP4312758B2 (ja) 配線基板の製造方法、配線基板の中間製品
CN106658977A (zh) 电路板的线路制作方法及利用该方法制作的电路板
JP2012212931A (ja) 電気ｐｔｃサーミスタ部品とその製造方法
KR20110056212A (ko) 세라믹 기판 제조 방법
TWI484874B (zh) 印刷電路板及其製造方法
JP2014197606A (ja) 配線基板及びその製造方法
TWI440407B (zh) 印刷電路板及其製造方法和製造印刷電路板之製作面板
JP2004025709A (ja) スクリーン印刷版およびその製造方法
CN109219253B (zh) 一种无悬镍无引线pcb制作工艺
US20100221412A1 (en) Method for manufacturing a substrate
US20140377477A1 (en) Method for forming metal layer on surface of insulating plastic
TWI504322B (zh) 雙面電路板及其製備方法
KR102166420B1 (ko) 타공 기재 제조방법
JP2017157592A (ja) 配線構造体の製造方法および配線構造体
JP2024011876A (ja) 物品の製造方法
JP2015207678A (ja) 配線基板の製造方法
TWI645756B (zh) 導電線路的製備方法及具有導電線路的基材
JP6477443B2 (ja) 電子部品の製造方法
JP2014096498A (ja) 積層コンデンサの製造方法、積層コンデンサ、回路基板および電子機器
KR101058353B1 (ko) 도전 콜로이드 구조의 개량방법 및 그 완성품
JP6763607B2 (ja) リードフレーム及びその製造方法
CN105463418A (zh) 金属图案的制造方法与基板结构
CN106033845B (zh) 超材料及超材料的导电微结构制作方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
E801 Decision on dismissal of amendment