JP5850954B2 - 非導電性基板の表面上に連続導電性回路を作製するための無害技法 - Google Patents

非導電性基板の表面上に連続導電性回路を作製するための無害技法 Download PDF

Info

Publication number
JP5850954B2
JP5850954B2 JP2013555533A JP2013555533A JP5850954B2 JP 5850954 B2 JP5850954 B2 JP 5850954B2 JP 2013555533 A JP2013555533 A JP 2013555533A JP 2013555533 A JP2013555533 A JP 2013555533A JP 5850954 B2 JP5850954 B2 JP 5850954B2
Authority
JP
Japan
Prior art keywords
metal
conductive substrate
layer
base layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013555533A
Other languages
English (en)
Other versions
JP2014506737A (ja
Inventor
イー,シォンホゥン
イー リアォ,ペン
イー リアォ,ペン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Green Point Enterprise Co Ltd
Original Assignee
Taiwan Green Point Enterprise Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Green Point Enterprise Co Ltd filed Critical Taiwan Green Point Enterprise Co Ltd
Publication of JP2014506737A publication Critical patent/JP2014506737A/ja
Application granted granted Critical
Publication of JP5850954B2 publication Critical patent/JP5850954B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

関連出願の説明
本出願は、ここにその全てを引用する、2011年2月25日に出願された、「非導電性基板の表面上に連続導電性回路を作製するための無害技法」と題する米国特許出願第13/035531号の恩恵を主張するものである。
本発明は、電子回路の製造分野に関し、より詳しくは、非導電性基板の表面上に連続導電性回路を作製するための無害技法に関する。
回路の設計と製造は、多くの精密工程を含む骨の折れるプロセスである。これらの工程により精密で高品質の回路構成が製造されるが、設計/製造プロセスは、決まったものとなり、変えることが極めて難しい。回路設計の変更は、製造プロセスの要素に対する指数関数的な数の変更へと増える。
例えば、集積回路(IC)チップの製造において、回路設計の変更には、たいてい、多層のマスクおよび/または特定の工程を実施するためのパラメータを変える必要がある。
従来の回路製造プロセスにおいて本質的となってきたこの融通の利かなさのために、費用効果の高い様式で設計変更を適時実施する企業の能力が発揮されない。さらに、従来の製造プロセスは、回路を収容するために使用される非導電性基板内の作業に依存している。回路素子は、非導電性基板内に埋め込まれるか形成される。
本発明の1つの態様は、非導電性基板上に連続導電性回路を作製するための無害技法およびその方法により製造された製品を含み得る。この態様は、非導電性基板の表面上に金属基層を施すことから始められる。この金属基層は、パラジウム、ロジウム、白金、イリジウム、オスミウム、金、ニッケル、および/または鉄から構成することができる。回路パターンは、回路設計に基づいて、金属基層内に作製することができる。回路パターンを備えた金属基層は、非導電性基板上の残りの金属基層から物理的に隔てることができる。回路パターンを囲む非導電性基板の表面領域は、メッキ領域と称することができる。非導電性基板の残りの表面は、非メッキ領域と称することができる。次いで、金属基層上に第1の金属層を加えることができる。メッキ領域の第1の金属層上に第2の金属層を加えることができる。この第2の金属層は、導電性であり得、非メッキ領域の第1の金属層上には加えることができない。
本発明の別の態様は、非導電性基板上に連続導電性回路を作製する方法およびその方法により製造された製品を含み得る。この態様は、非導電性基板を、所定の時間に亘り活性金属溶液中に浸漬することができる。この活性金属溶液は金属粒子を含有し得る。所定の時間が経過したときに、非導電性基板を活性材料溶液から取り出すことができる。取り出された非導電性基板は、前記金属粒子から形成された金属基層を備え得る。回路パターンは、非導電性基板から金属基層の一部を除去することによって形成することができる。回路パターンを備えた、得られた基板は、中間体と称することができる。金属基層は、互いから隔てられ、よって互いから電気的に隔離された少なくとも2つの別個の連続領域を備えることができる。この中間体を化学メッキ溶液中に入れ、その結果、金属基層の上に第1の金属層を形成することができる。中間体は、少なくとも2つの別個の連続領域の一方の第1の金属層のみに電極を取り付けて、その連続領域の第1の金属層の上に第2の金属層を形成することによって、電気メッキすることができる。少なくとも2つの別個の連続領域の少なくとも一方は、その電気メッキ後に、第2の金属層が欠如していて差し支えない。
本発明の別の態様は、非導電性基板、金属基層、第1の金属層、および第2の金属層を備えた導電性回路を含むことができる。非導電性基板は、以下の材料:高分子ポリマー、ガラス、セラミック、木材、および布地の内の少なくとも1つから形成することができる。金属基層は、非導電性基板の一部分の上に形成することができる。金属基層は、導電性回路上に回路パターンを形成できる。金属基層は、パラジウム、ロジウム、白金、イリジウム、オスミウム、金、ニッケル、および鉄の内の少なくとも1つから構成することができる。金属基層のない非導電性基板の一部分は、レーザを使用して金属基層内に回路パターンを形成したときに生じた複数のレーザパターンを含み得る。第1の金属層が、存在することができ、金属基層の上に結合することができる。金属基層のない非導電性基板の一部分は、第1の金属層も欠如している。第1の金属層は、化学メッキプロセスを使用して加えられた第1の金属層を示す構造的特徴を有し得る。第2の金属層が、存在することができ、金属基層の上に結合することができる。金属基層のない非導電性基板の一部分は、第2の金属層も欠如している。第2の金属層は、金属メッキプロセスを使用して加えられた第2の金属層を示す構造的特徴を有し得る。
ここに開示された本発明の配置の実施の形態による非導電性基板の表面上に連続導電性回路を作製するための無害プロセスの高レベル概要を提供する方法の流れ図 ここに開示された本発明の配置の実施の形態による、より詳しい、非導電性基板の表面上に連続導電性回路を作製するための無害プロセスを説明する方法の流れ図 ここに開示された本発明の配置の実施の形態による非導電性基板上に連続導電性回路380の無害作製を示すプロセスの流れ300 記載された無害プロセスを使用した非導電性基板の表面上の連続導電性回路の形成の最終状態を示す斜視図
本発明は、非導電性基板の表面上に連続導電性回路を作製する無害プロセスを開示する。非導電性基板の1つ以上の表面に金属基層を施すことができる。回路パターンは、その回路パターンの素子の周りの金属基層を除去することによって、金属基層に形成することができる。次いで、第1の金属層を金属基層に加えることができる。導電性金属の第2の金属層は、回路パターンの第1の金属層上に加えることができる。
図1は、ここに開示された本発明の配置の実施の形態による非導電性基板の表面上に連続導電性回路を作製するための無害プロセスの高レベル概要を提供する方法100の流れ図である。
ここに用いたように、「非導電性基板」という用語は、電気を全く通さないか、少量しか通さない様々な材料を称するために使用することができる。ここに記載されたプロセスに使用できる非導電性基板の例としては、以下に限られないが、高分子ポリマー、ガラス、セラミック、木材、布地などが挙げられる。また、ステンレス鋼を含む非導電性基板を、ここに開示された方法に適用することもできる。
ここに用いたように、「無害」という用語は、説明したプロセスが、非導電性基板の完全性に損傷を与えない、またはそれを損なわないことを示すために使用できる。すなわち、説明したプロセスを使用して作製された連続導電性回路は、非導電性基板の性質および/または元の形状を損なわずに、非導電性基板の表面上に存在できる。
方法100は、非導電性基板の表面に金属基層を施すことができる工程105で始まることができる。金属基層を形成するために使用される金属としては、以下に限られないが、パラジウム、ロジウム、白金、イリジウム、オスミウム、金、ニッケル、鉄、およびその組合せが挙げられる。
次いで、工程110において、金属基層内に回路パターンを形成することができる。工程115において、化学メッキプロセスを使用して、金属基層の上に第1の金属層を加えることができる。工程120において、電気メッキプロセスを使用して、第1の金属層の上に第2の金属層を形成して、非導電性基板の表面上に連続導電性回路を作製することができる。
工程120が完了した際に、非導電性基板および/または連続導電性回路は、電子機器製造プロセスにさらに使用することができる(すなわち、電子部品を、作製された導電性回路に接続することができるおよび/または非導電性基板をデバイス内に実装することができる)。
図2は、ここに開示された本発明の配置の実施の形態による、より詳しい、非導電性基板の表面上に連続導電性回路を作製するための無害プロセスを説明する方法200の流れ図である。方法200は、方法100のより詳しい実施の形態を表すことができる。
方法200は、調製された非導電性基板を活性金属溶液中に入れることのできる工程205で始まることができる。非導電性基板の調製は、無害プロセスの特定の実施および/または使用されている非導電性基板のタイプについて要求されるように、洗浄、脱脂、エッチングなどの行為を含み得る。非導電性基板の表面上に活性金属の金属基層を形成した後、工程210において、非導電性基板を活性金属溶液から取り出すことができる。
工程210の性能は、溶液中の時間および/または活性金属層の厚さなどの量的パラメータに基づき得る。これらのパラメータは、非導電性基板のタイプ、連続導電性回路の施用、および/または金属化プロセスの仕様(例えば、モル濃度、使用した特別な活性金属)に基づいて様々であり得る。
工程215において、金属基層の一部分を除去して、金属基層内に回路パターンを実現することができる。回路パターンを実現するための金属基層の除去により、回路素子を非導電性基板の残りの上の金属基層から隔てることができる。回路パターンが実現された非導電性基板の表面の領域はメッキ領域と称することができ、非導電性基板の残りの表面は非メッキ領域と称することができる。
1つの検討された実施の形態において、工程205の非導電性基板の調製は、非導電性基板が活性金属溶液中に入れられているときに、金属基層の結合を防ぐまたはある程度阻害する物質を非導電性基板の一部分に施す工程を含むことができる。この結合の阻害物質により、金属基層の一部分を除去して、そうでなければ可能であるよりも容易に、メッキ領域(工程215の)を作製することができる。
次いで、工程220において、パターンの形成された非導電性基板を化学メッキ溶液中に入れることができる。工程225において、化学メッキ溶液中に含まれる金属からなる第1の金属層を金属基層上に形成した後、非導電性基板を化学メッキ溶液から取り出すことができる。工程215において金属基層の除去により露出された非導電性基板の面積は、化学メッキ溶液により影響を受け得ない。
次いで、工程230において、電気メッキプロセスのために、メッキ領域を準備することができる(すなわち、濯ぎ、乾燥、電極取り付けなど)。工程235において、メッキ領域の第1の金属層上に第2の金属層を電気メッキすることができる。
電気メッキプロセスは、メッキ領域上のみに行われ、メッキ領域は非メッキ領域から導電的に隔てられており、よって第2の金属層は、非メッキ領域の第1の金属層上に形成され得ないことを強調すべきである。
工程240において、第1の金属層および金属基層は、非メッキ領域において非導電性基板の表面から除去することができる。それゆえ、非導電性基板に影響を与えずに、非導電性基板の表面上に、金属基層、第1の金属層、および第2の金属層からなる連続導電性回路のパターンが残される。
図3は、ここに開示された本発明の配置の実施の形態による非導電性基板305上に連続導電性回路380の無害作製を示すプロセスの流れ300である。このプロセスの流れ300は、方法100および/または200の特別な実施の形態を表すことができる。
プロセスの流れ300は、導電性回路380をその上に形成すべき表面が、金属化のために既に準備できている非導電性基板305で始めることができる。非導電性基板305の表面は、平らな輪郭に制限される必要はないことを強調すべきである。すなわち、記載されたプロセスは、受け入れる表面が凹面および/または凸面を含む非導電性基板305上に導電性回路380を形成することができる。
例えば、このプロセスにより、球状または円筒状物体の外面(凸状)または内面(凹状)上に導電性回路380を形成することができる。あるいは、表面は、波または波紋などの凸面および/または凹面を有しても差し支えない。
それゆえ、記載したプロセスは、導電性回路380の基礎として使用できる形状に加えて、非導電性基板305の表面的特徴の種類を広げることができる。記載されたプロセスにより、その表面の不完全さが従来の技法にとって許容できないと考えられる非導電性基板305を使用することが可能になるおよび/または化学機械平坦化(CMP)などの、表面の平坦度を改善するための工程の必要性を減少させることができる。すなわち、ここに記載されたプロセスを使用して、光化学加工(PCM)技法による表面平坦度の改善が必要ない。
プロセスの流れ300に示された実例において、非導電性基板305は、ポリカーボネートの一片であり得る。非導電性基板305は、10〜70ppmのモル濃度を有するパラジウム溶液などの、活性金属溶液310内に入れることができる。
非導電性基板305の活性金属溶液310中への浸漬と、そこからのその後の取出しにより、中間体315を得ることができる。この実例に示されるように、中間体315は、非導電性基板305の表面上に、活性金属溶液310により供給された活性金属から形成された、薄灰色により示された金属基層320を有することができる。
金属基層320の具体的な厚さは、活性金属の種類、非導電性基板305の種類、形成されている導電性回路380の種類、並びに他のプロセスに特異的な変量に基づいて、様々であり得る。
金属基層320は、非導電性基板305が示す全表面区域に形成することができ、プロセスの流れ300に示された層形成が、層の区別を強調するように断面図を表せることに留意すべきである。すなわち、活性金属溶液310中に入れられたときに、板状の非導電性基板305の全表面が露出される場合、その結果得られた中間体315は、この実例に示されるように、「上」層だけではなく、非導電性基板305の全表面を覆う金属基層320を有するであろう。
回路パターン330は、金属基層320において実現され、中間体325を得ることができる。回路パターン330の実現は、回路パターン330を含む区域の周りの非導電性基板305からの金属基層320の除去を含み得る。
例えば、イットリウム・アルミニウム・ガーネット(YAG)レーザを使用して、金属基層320を除去することができる。そのようなプロセスにおいて、YAGレーザは、1〜7%の出力密度で、5〜30kHzの周波数で、4〜10Wの出力を提供することができる。
さらに、金属基層320において回路パターン330を実現するためのプロセスは、金属基層320を2つの別々の領域に物理的に隔てることができる。メッキ領域335は、回路パターン330およびそのプロセスにおいて後に金属メッキすべき任意の他の補助区域を含み得る。メッキ領域335に含まれない金属基層320の残りは、非メッキ領域340と称することができる。
プロセスの流れ300の代わりの実施の形態において、非メッキ領域340の金属基層320を同様に除去して、非導電性基板305の表面上にメッキ領域335のみを残しても差し支えない。
次いで、中間体325を化学メッキ溶液345中に入れて、中間体350を形成することができる。中間体350により示されるように、化学メッキ溶液345は、金属基層320(薄灰色の層)上に第1の金属層355(中位の灰色により示される)を形成することができる。
例えば、無電解銅メッキプロセスにより、銅の第1の金属層355を形成しても、または無電解ニッケルメッキプロセスにより、ニッケル層355を製造しても差し支えない。
第1の金属層355が、メッキ領域335および非メッキ領域340の両方において金属基層320上に形成できることに留意することが重要である。第1の金属層355は、基本的に、回路パターン330の金属基層320上のみしか必要とされないが、両方の領域335および340の第1の金属層355を作製することは、非メッキ領域340における第1の金属層355の形成を阻害するために、非導電性基板305を加工するよりも、より費用効果が高く、時間が節約できる。すなわち、金属基層320の全体を第1の金属層355で被覆し、後に、非メッキ領域340から第1の金属層を除去することが、第1の金属層355の形成をメッキ領域335に制限する試みよりも容易かつより効率的であり得る。
電気メッキプロセス360を中間体350のメッキ領域335に使用して、中間体365を製造することができる。電気メッキプロセス360に使用される電極は、接触がメッキ領域335のみに行われるように接続することができる。したがって、濃灰色の層により示される第2の金属層370が、メッキ領域335内に含まれる第1の金属層355上のみに形成することができる。
さらに、メッキ領域335の第1の金属層355と非メッキ領域340の第1の金属層355は物理的に隔てられているので、追加の絶縁を提供することができ、電気メッキプロセス360をメッキ領域335のみに制限することができる。
次いで、中間体365を、他の電子回路プロセスのための入力媒体として使用することができる。あるいは、第1の金属層355と金属基層320を中間体365から除去して、図3Aに示された最終状態375を形成しても差し支えない。
最終状態375は、非導電性基板305の表面に形成された導電性回路380を含むことができる。導電性回路380は、第1の金属層355と第2の金属層370を非導電性基板305に結合させる金属基層320を含むことができる。
非導電性基板305が、最終状態375に示された導電性回路380の形成によって、変わっていないことに留意することが重要である。非導電性基板305内に導電性回路380の1つ以上の層を埋め込む他の従来の形成技法とは異なり、プロセスの流れ300により、非導電性基板305の表面を破壊せずに、導電性回路380を作製することができる。これにより、非導電性基板305の完全性を無傷のままにできる。
さらに、この無害プロセスは、設計すなわち回路パターン330を収容するための非導電性基板305の変更を考慮する必要がないので、新規の回路パターン330または既存の回路パターン330への変更を実施するために必要な時間を著しく減少させることができる。
例えば、集積回路(IC)(すなわち、マイクロプロセッサまたはマイクロチップ)のための典型的な製造プロセスは、特化した基板(すなわち、ドープトシリコンウェハー)および導電性回路380を形成するための多数のリソグラフィー工程、エッチング工程および/または、成膜工程を含み得る。この種類のプロセスに対して1つの設計変更を実施すると、新規/変更されたマスクと共に働く機械装置を再構成することは言うまでもなく、回路パターン330を含む各マスクを再加工するおよび/または変更することとなり得る。
この多量の諸経費のために、設計変更は、実際の製造に関して、実現するため多大な時間がかかり得る。それゆえ、多くのIC製造業者は、製造中に設計を変更する試みをする代わりに、設計変更または検討を新たな製造ラインに転じる傾向にある。
しかしながら、記載したプロセスにより、それほど難なく、より適時の様式で、設計を実施することができる。回路パターン330が1つの構造として非導電性基板305の表面に施されるので、設計への変更は、プロセスを新規の回路パターン330に単に調節することによって、このプロセス内で実現することができる。
例えば、新たな回路パターン330を使用するために、金属基層320内の回路パターン330の実現を変更することができる(すなわち、レーザのオペレータは、新規の回路パターン330に従うであろう)。新規の回路パターン330には、電気メッキプロセス360中の電極の配置を変更する必要があるかもしれない。これらのプロセスの変更は、従来の導電性回路380の形成プロセスにおいて遭遇する変更と比べた場合、比較的軽微であると考えることができる。
300 プロセスの流れ
305 非導電性基板
310 活性金属溶液
315,325,350,365 中間体
320 金属基層
330 回路パターン
335 メッキ領域
340 非メッキ領域
345 化学メッキ溶液
355 第1の金属層
360 連続導電性回路
370 第2の金属層
375 最終状態
380 導電性回路

Claims (9)

  1. 非導電性基板上に連続導電性回路を製造する無害作製方法において、
    非導電性基板の少なくとも1つの表面上に、活性金属の金属基層を形成する工程、
    回路設計に基づいて、前記金属基層内に回路パターンを作製する工程であって、該回路パターンの各素子の周りで、前記非導電性基板の前記少なくとも1つの表面の完全性および/または元の形状を損なわずに、前記非導電性基板の前記少なくとも1つの表面から前記金属基層を除去する工程を含み、前記回路パターンを含む前記金属基層が、前記非導電性基板の前記少なくとも1つの表面上に存在する前記金属基層の残りから物理的に隔てられており、前記回路パターンを囲む前記非導電性基板の前記少なくとも1つの表面の領域がメッキ領域と称され、前記残りを表す前記非導電性基板の前記少なくとも1つの表面の領域が非メッキ領域と称されるものである、工程、
    前記金属基層上に第1の金属層を加える工程、
    前記メッキ領域の前記第1の金属層上に第2の金属層を加える工程であって、該第2の金属層が、前記非メッキ領域の前記第1の金属層上には加えられない工程、および
    前記第2の金属層を加えた後、前記非メッキ領域から前記第1の金属層と前記金属基層を除去する工程であって、前記金属基層、前記第1の金属層、および前記第2の金属層からなる連続導電性回路のみが、前記非導電性基板の前記少なくとも1つの表面上に残っている工程、
    を有してなる方法。
  2. 前記金属基層を形成する工程が、液体を使用して施す工程を利用する場合、前記方法が、
    前記非導電性基板を所定の時間に亘り、前記金属基層を形成するための金属粒子を含有する活性金属溶液中に浸漬する工程、および
    前記所定の時間が経過したときに、前記非導電性基板を前記活性金属溶液から取り出す工程、
    を含む、請求項1記載の方法。
  3. 前記回路パターンを作製する工程が、
    前記非導電性基板の前記少なくとも1つの表面上に前記回路パターンを所望の位置に位置決めする工程をさらに含む、請求項1記載の方法。
  4. 前記回路パターンの全体の周りで、前記非導電性基板の前記少なくとも1つの表面上から所定の量の前記金属基層を必要に応じて除去し、それによって、前記メッキ領域が前記非メッキ領域から前記非導電性基板の露出表面により隔てられる工程、
    をさらに含む、請求項3記載の方法。
  5. 前記第1の金属層を加える工程が、
    前記非導電性基板を所定の時間に亘り、前記第1の金属層を形成するための金属粒子を含有する化学メッキ溶液中に入れる工程、および
    前記所定の時間が経過したときに、前記化学メッキ溶液から前記非導電性基板を取り出す工程であって、前記第1の金属層が前記金属基層上に形成されている工程、
    を含む、請求項1記載の方法。
  6. 前記第2の金属層を加える工程が、
    前記非導電性基板の前記メッキ領域を電気メッキプロセスの装置に取り付ける工程、および
    前記電気メッキプロセスを行って、前記非導電性基板の前記メッキ領域内の前記第1の金属層上に第2の金属層を形成する工程、
    をさらに含む、請求項1記載の方法。
  7. 導電性回路であって、
    非導電性基板、
    前記非導電性基板の一部分の上の、前記導電性回路上の回路パターンを形成する、活性金属の金属基層、
    前記金属基層の上の、無電解メッキ層である第1の金属層、および
    前記金属基層および前記第1の金属層の上の、電気メッキ層である第2の金属層、
    を有してなる、導電性回路において、
    前記回路パターンの各素子の周りの前記金属基層のない前記非導電性基板の部分が、複数のレーザパターンを含み、かつ、前記金属基層のない前記非導電性基板の前記部分において、前記非導電性基板の前記部分の完全性および/または元の形状が維持されており
    前記金属基層のない前記非導電性基板の前記部分が、前記第1の金属層も欠如しており、かつ、
    前記金属基層のない前記非導電性基板の前記部分が、前記第2の金属層も欠如している
    導電性回路。
  8. 前記導電性回路が、非平面であり、凸形状、凹形状、複数の凸部と凹部、およびその組合せの内の少なくとも1つを有する、請求項記載の導電性回路。
  9. 非導電性基板上に連続導電性回路を製造する無害作製方法において、
    非導電性基板を所定の時間に亘り、金属粒子を含有する活性金属溶液中に浸漬する工程、
    前記所定の時間が経過したときに、前記非導電性基板を前記活性金属溶液から取り出し、取り出された非導電性基板が、前記金属粒子から形成された活性金属の金属基層を備える工程、
    前記非導電性基板から、該非導電性基板の表面の完全性および/または元の形状を損なわずに前記金属基層の一部分を除去することによって、回路パターンを形成する工程であって、前記回路パターンを有する得られた基板が中間体と称され、前記金属基層が、互いから隔てられ、よって互いから電気的に隔離された少なくとも2つの別個の連続領域を備える、工程、
    前記中間体を化学メッキ溶液中に入れ、よって、前記金属基層の上に第1の金属層が形成される工程、および
    前記少なくとも2つの別個の連続領域の一方の前記第1の金属層のみに電極を取り付けて、その連続領域の該第1の金属層の上に第2の金属層を形成することによって、前記中間体を電気メッキする工程
    を有してなり、
    前記少なくとも2つの別個の連続領域の少なくとも1つが、前記電気メッキ後に前記第2の金属層を欠如している、
    方法。
JP2013555533A 2011-02-25 2012-02-22 非導電性基板の表面上に連続導電性回路を作製するための無害技法 Active JP5850954B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/035,531 2011-02-25
US13/035,531 US8621749B2 (en) 2010-03-12 2011-02-25 Non-deleterious technique for creating continuous conductive circuits
PCT/US2012/026182 WO2012116107A1 (en) 2011-02-25 2012-02-22 A non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate

Publications (2)

Publication Number Publication Date
JP2014506737A JP2014506737A (ja) 2014-03-17
JP5850954B2 true JP5850954B2 (ja) 2016-02-03

Family

ID=44910752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013555533A Active JP5850954B2 (ja) 2011-02-25 2012-02-22 非導電性基板の表面上に連続導電性回路を作製するための無害技法

Country Status (8)

Country Link
US (3) US8621749B2 (ja)
JP (1) JP5850954B2 (ja)
KR (2) KR20130126977A (ja)
CN (2) CN106211611A (ja)
DE (1) DE112012000993B4 (ja)
GB (1) GB2502753B (ja)
TW (2) TWI475936B (ja)
WO (1) WO2012116107A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952919B2 (en) 2011-02-25 2015-02-10 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US8621749B2 (en) 2010-03-12 2014-01-07 Taiwan Green Point Enterprises Co., Ltd Non-deleterious technique for creating continuous conductive circuits
US8692790B2 (en) 2011-02-25 2014-04-08 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US20120273261A1 (en) 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
TW201729654A (zh) * 2011-11-28 2017-08-16 綠點高新科技股份有限公司 導電線路的製備方法
DE112013001716B4 (de) 2012-03-29 2019-09-12 Taiwan Green Point Enterprises Co., Ltd. Verfahren zum Herstellen von doppelseitigen Leiterplatten
TWI531688B (zh) * 2013-09-16 2016-05-01 Taiwan Green Point Entpr Co Coating thickness uniform plating method
TW201614345A (en) * 2014-10-15 2016-04-16 Taiwan Green Point Entpr Co A method for manufacturing a light emitting assembly, the light emitting assembly and a backlight module comprising the light emitting assembly
TWI577257B (zh) * 2014-12-24 2017-04-01 綠點高新科技股份有限公司 於基材絕緣表面形成導電線路的方法
JP6265163B2 (ja) * 2015-04-02 2018-01-24 トヨタ自動車株式会社 配線パターンの形成方法および配線パターン形成用のエッチング処理装置
TWI580084B (zh) * 2015-12-31 2017-04-21 綠點高新科技股份有限公司 發光組件及其製作方法
WO2018231045A1 (en) 2017-06-15 2018-12-20 Jabil Inc. System, apparatus and method for utilizing surface mount technology on metal substrates
WO2020045436A1 (ja) * 2018-08-28 2020-03-05 京セラ株式会社 配線基板および電子装置

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066804A (en) 1969-11-26 1978-01-03 Imperial Chemical Industries Limited Metal deposition process
US3853589A (en) 1970-11-09 1974-12-10 Ici Ltd Metal deposition process
US3754939A (en) 1972-05-23 1973-08-28 Us Army Electroless deposition of palladium alloys
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
DE2418654A1 (de) 1974-04-18 1975-11-06 Langbein Pfanhauser Werke Ag Verfahren zum stromlosen oberflaechenmetallisieren von kunststoffgegenstaenden und fuer die durchfuehrung des verfahrens geeignetes aktivierungsbad
JPS608592B2 (ja) * 1977-11-07 1985-03-04 旭化成株式会社 コネクターの製造法
US4264646A (en) 1979-03-12 1981-04-28 Xerox Corporation Selectively electrolessly depositing a metal pattern on the surface of a laminar film
JPS616892A (ja) * 1984-06-20 1986-01-13 キヤノン株式会社 プリント回路の製造方法
US4574095A (en) 1984-11-19 1986-03-04 International Business Machines Corporation Selective deposition of copper
US4790912A (en) * 1985-06-06 1988-12-13 Techno-Instruments Investments Ltd. Selective plating process for the electrolytic coating of circuit boards without an electroless metal coating
US4865873A (en) 1986-09-15 1989-09-12 General Electric Company Electroless deposition employing laser-patterned masking layer
US4882200A (en) 1987-05-21 1989-11-21 General Electric Company Method for photopatterning metallization via UV-laser ablation of the activator
DE68922118T2 (de) * 1988-01-25 1995-10-12 Toshiba Kawasaki Kk Schaltungsplatte.
US4877644A (en) 1988-04-12 1989-10-31 Amp Incorporated Selective plating by laser ablation
US4898648A (en) * 1988-11-15 1990-02-06 Pacific Bell Method for providing a strengthened conductive circuit pattern
US4946563A (en) * 1988-12-12 1990-08-07 General Electric Company Process for manufacturing a selective plated board for surface mount components
US4988412A (en) * 1988-12-27 1991-01-29 General Electric Company Selective electrolytic desposition on conductive and non-conductive substrates
US5084299A (en) 1989-08-10 1992-01-28 Microelectronics And Computer Technology Corporation Method for patterning electroless plated metal on a polymer substrate
US4925522A (en) * 1989-08-21 1990-05-15 Gte Products Corporation Printed circuit assembly with contact dot
US5086966A (en) 1990-11-05 1992-02-11 Motorola Inc. Palladium-coated solder ball
JP2948366B2 (ja) 1991-09-05 1999-09-13 塚田理研工業株式会社 プラスチック成形体の部分めっき方法
EP0530564A1 (de) 1991-09-05 1993-03-10 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
JPH05109728A (ja) 1991-10-16 1993-04-30 Nec Corp 半導体装置の製造方法
DE59106557D1 (de) 1991-11-21 1995-10-26 Siemens Ag Verfahren zur Herstellung von Leiterplatten.
JP3153682B2 (ja) 1993-08-26 2001-04-09 松下電工株式会社 回路板の製造方法
BE1007610A3 (nl) * 1993-10-11 1995-08-22 Philips Electronics Nv Werkwijze voor het stroomloos aanbrengen van een metaalpatroon op een elektrisch isolerend substraat.
US6325910B1 (en) 1994-04-08 2001-12-04 Atotch Deutschland Gmbh Palladium colloid solution and its utilization
US5525204A (en) 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
JPH09107170A (ja) * 1995-10-13 1997-04-22 Toppan Printing Co Ltd プリント配線板の製造方法
JPH1018080A (ja) * 1996-06-27 1998-01-20 Totoku Electric Co Ltd 弗素樹脂体表面への金属導電層形成方法
JPH10209609A (ja) * 1997-01-17 1998-08-07 Totoku Electric Co Ltd フレキシブルプリント回路の製造方法および該方法により得られたフレキシブルプリント回路
US5924364A (en) 1997-01-17 1999-07-20 Agfa-Gevaert N.V. Laser-imagable recording material and printing plate produced therefrom for waterless offset printing
JPH10209607A (ja) * 1997-01-23 1998-08-07 Matsushita Electric Works Ltd 回路板の製造方法
JP3458648B2 (ja) * 1997-03-17 2003-10-20 松下電工株式会社 回路板
US6261671B1 (en) 1997-04-15 2001-07-17 Ibiden Co., Ltd. Adhesive for electroless plating, feedstock composition for preparing adhesive for electroless plating, and printed wiring board
DE19731346C2 (de) 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
JPH1197824A (ja) 1997-09-22 1999-04-09 Matsushita Electric Works Ltd 回路板の製造方法
US6291093B1 (en) 1997-11-25 2001-09-18 California Institute Of Technology Fuel cell elements with improved water handling capacity
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
EP1091024A4 (en) 1998-04-30 2006-03-22 Ebara Corp METHOD AND DEVICE FOR COATING SUBSTRATES
US6188391B1 (en) 1998-07-09 2001-02-13 Synaptics, Inc. Two-layer capacitive touchpad and method of making same
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2000232269A (ja) 1999-02-10 2000-08-22 Nec Toyama Ltd プリント配線板およびプリント配線板の製造方法
US6359233B1 (en) * 1999-10-26 2002-03-19 Intel Corporation Printed circuit board multipack structure having internal gold fingers and multipack and printed circuit board formed therefrom, and methods of manufacture thereof
US6242156B1 (en) 2000-06-28 2001-06-05 Gary Ganghui Teng Lithographic plate having a conformal radiation-sensitive layer on a rough substrate
US6515233B1 (en) * 2000-06-30 2003-02-04 Daniel P. Labzentis Method of producing flex circuit with selectively plated gold
US6801438B1 (en) 2000-10-24 2004-10-05 Touch Future Technolocy Ltd. Electrical circuit and method of formation
SG108820A1 (en) 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
KR20020071437A (ko) 2001-03-06 2002-09-12 유승균 고분자 소재 표면의 금속피막 도금방법 및 이를 이용한전자파 차폐방법
DE10132092A1 (de) 2001-07-05 2003-01-23 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und Verfahren zu ihrer Herstellung
JP4208440B2 (ja) 2001-07-19 2009-01-14 富士フイルム株式会社 平版印刷版用原版の現像処理方法
DE60222162T2 (de) 2001-09-10 2008-06-12 Microbridge Technologies Inc., Montreal Verfahren zum effektiven trimmen von widerständen durch wärmepulse
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US20040149986A1 (en) 2002-04-16 2004-08-05 Dubowski Jan J. Multilayer microstructures and laser based method for precision and reduced damage patterning of such structures
US7176897B2 (en) 2002-05-17 2007-02-13 3M Innovative Properties Company Correction of memory effect errors in force-based touch panel systems
US7361313B2 (en) 2003-02-18 2008-04-22 Intel Corporation Methods for uniform metal impregnation into a nanoporous material
US7656393B2 (en) 2005-03-04 2010-02-02 Apple Inc. Electronic device having display and surrounding touch sensitive bezel for user interface and control
ATE350884T1 (de) 2002-07-18 2007-01-15 Festo Ag & Co Spritzgegossener leiterträger und verfahren zu seiner herstellung
US20050112432A1 (en) * 2002-08-27 2005-05-26 Jonah Erlebacher Method of plating metal leafs and metal membranes
US6773760B1 (en) 2003-04-28 2004-08-10 Yuh Sung Method for metallizing surfaces of substrates
JP2005050965A (ja) * 2003-07-31 2005-02-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
WO2005054120A2 (en) 2003-12-05 2005-06-16 Idaho Research Foundation, Inc. Polymer-supported metal nanoparticles and method for their manufacture and use
US7145238B1 (en) * 2004-05-05 2006-12-05 Amkor Technology, Inc. Semiconductor package and substrate having multi-level vias
US7291380B2 (en) 2004-07-09 2007-11-06 Hewlett-Packard Development Company, L.P. Laser enhanced plating for forming wiring patterns
US7094669B2 (en) 2004-08-03 2006-08-22 Chartered Semiconductor Manufacturing Ltd Structure and method of liner air gap formation
US7279407B2 (en) 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
US7719522B2 (en) 2004-09-24 2010-05-18 Apple Inc. Raw data track pad device and system
US7517791B2 (en) 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7237334B2 (en) * 2005-08-18 2007-07-03 Intel Corporation Method of providing a printed circuit board using laser assisted metallization and patterning of a microelectronic substrate
US7630207B2 (en) 2005-09-15 2009-12-08 Fujifilm Corporation Wiring board, method of manufacturing wiring board, and liquid ejection head
US7913644B2 (en) 2005-09-30 2011-03-29 Lam Research Corporation Electroless deposition system
US20070148420A1 (en) 2005-12-28 2007-06-28 Intel Corporation Method of making a substrate using laser assisted metallization and patterning with electroless plating without electrolytic plating
DE102006017630A1 (de) 2006-04-12 2007-10-18 Lpkf Laser & Electronics Ag Verfahren zur Herstellung einer Leiterbahnstruktur sowie eine derart hergestellte Leiterbahnstruktur
JP4903479B2 (ja) 2006-04-18 2012-03-28 富士フイルム株式会社 金属パターン形成方法、金属パターン、及びプリント配線板
US7779522B2 (en) 2006-05-05 2010-08-24 Fujifilm Dimatix, Inc. Method for forming a MEMS
US20080001297A1 (en) 2006-06-30 2008-01-03 Stefanie Lotz Laser patterning and conductive interconnect/materials forming techniques for fine line and space features
RU2009131220A (ru) * 2007-01-19 2011-02-27 Басф Се (De) Способ изготовления структурированных токопроводящих повехностей
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
EP2124514A1 (en) 2008-05-23 2009-11-25 Nederlandse Centrale Organisatie Voor Toegepast Natuurwetenschappelijk Onderzoek TNO Providing a plastic substrate with a metallic pattern
US7754601B2 (en) 2008-06-03 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect air gap formation process
US9335868B2 (en) 2008-07-31 2016-05-10 Apple Inc. Capacitive sensor behind black mask
US7956548B2 (en) 2009-04-08 2011-06-07 Kanghong Zhang Electronic ballast protection
US20100258173A1 (en) * 2009-04-13 2010-10-14 Joseph Laia Polishing a thin metallic substrate for a solar cell
US8436473B2 (en) 2009-05-06 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including air gaps around interconnect structures, and fabrication methods thereof
CN201413834Y (zh) * 2009-05-18 2010-02-24 光宏精密股份有限公司 电子元件的承载结构
JP4996653B2 (ja) * 2009-07-10 2012-08-08 三共化成株式会社 成形回路部品の製造方法
FR2954580B1 (fr) * 2009-12-22 2011-12-09 Commissariat Energie Atomique Procede de realisation d'un composant microelectronique non plan
US20120273261A1 (en) 2010-10-20 2012-11-01 Taiwan Green Point Enterprises Co., Ltd. Circuit substrate having a circuit pattern and method for making the same
US8952919B2 (en) 2011-02-25 2015-02-10 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
US8621749B2 (en) 2010-03-12 2014-01-07 Taiwan Green Point Enterprises Co., Ltd Non-deleterious technique for creating continuous conductive circuits
US8692790B2 (en) 2011-02-25 2014-04-08 Taiwan Green Point Enterprises Co., Ltd. Capacitive touch sensitive housing and method for making the same
CN101873766B (zh) * 2010-06-02 2011-07-27 上海律图表面处理有限公司 导体轨道结构的制造方法
US20120278050A1 (en) 2011-04-29 2012-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Accelerated Generation of Circuit Parameter Distribution Using Monte Carlo Simulation

Also Published As

Publication number Publication date
US20110278050A1 (en) 2011-11-17
GB2502753A (en) 2013-12-04
GB2502753B (en) 2015-04-22
US8621749B2 (en) 2014-01-07
TW201517723A (zh) 2015-05-01
CN106211611A (zh) 2016-12-07
JP2014506737A (ja) 2014-03-17
TWI475936B (zh) 2015-03-01
CN103477725A (zh) 2013-12-25
US20140116885A1 (en) 2014-05-01
DE112012000993T5 (de) 2014-01-16
GB201316916D0 (en) 2013-11-06
KR20130126977A (ko) 2013-11-21
TW201247065A (en) 2012-11-16
US9295162B2 (en) 2016-03-22
DE112012000993B4 (de) 2022-01-05
US20140102775A1 (en) 2014-04-17
KR20150067403A (ko) 2015-06-17
US9420699B2 (en) 2016-08-16
WO2012116107A1 (en) 2012-08-30
TWI604766B (zh) 2017-11-01
CN103477725B (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
JP5850954B2 (ja) 非導電性基板の表面上に連続導電性回路を作製するための無害技法
US9826634B2 (en) Fabricating a conductive trace structure and substrate having the structure
EP1843383A3 (en) Patterns of conductive objects on a substrate and method of producing thereof
JP2008263125A5 (ja)
EP1755073A3 (en) RFID inlays and methods of their manufacture
JP2010129899A5 (ja)
KR100797720B1 (ko) 미세회로 형성을 위한 인쇄회로기판의 제조방법
KR100691336B1 (ko) 빌드업 방식에 의한 연성 반도체기판의 제조방법
JP2011109056A (ja) セラミック基板の製造方法
TWI484874B (zh) 印刷電路板及其製造方法
TW200644745A (en) Printed wiring board and method for making same
CN103813657A (zh) 形成有局部镀铜的柔性印刷基板的厚度最小化方法
KR100901017B1 (ko) 기판의 금속패턴 형성방법
KR20100102316A (ko) 인쇄회로기판 및 그 제조방법
TWI645756B (zh) 導電線路的製備方法及具有導電線路的基材
KR20150041357A (ko) 플라즈마 공정 부품용 고내산성 무전해 플레이팅 방법
TW201444433A (zh) 印刷電路板及其製造方法
JP2008028337A5 (ja)
JP2006032484A (ja) 配線基板の製造方法
JP2007242659A (ja) プリント配線板及びその製造方法
JP2008270265A (ja) 半導体装置用基板及びその製造方法
TWM484889U (zh) 電路板
KR20110017055A (ko) 도전 콜로이드 구조의 개량방법 및 그 완성품
JP2006032483A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130826

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151201

R150 Certificate of patent or registration of utility model

Ref document number: 5850954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250