KR100691336B1 - 빌드업 방식에 의한 연성 반도체기판의 제조방법 - Google Patents

Abstract

본 발명은 소재 위에 구리 합금을 스퍼터링으로 증착후 포토레지스트를 이용하여 선택적인 회로 패턴을 도금함으로써 극미세 회로기판을 제조하는 빌드업 방식에 의한 연성 반도체기판 제조방법에 대한 것으로서, 비전도성인 폴리이미드 필름 위에 전도성을 부여하기 위해 구리계 합금을 증착하며; 상기 증착된 구리층 위에 회로 패턴을 구현하도록 포토레지스트를 도포후, 노광 및 현상을 수행하며; 상기 표면 위에 소정 두께의 회로 패턴을 형성하도록 구리 도금을 진행하며; 상기 회로 형성을 위한 구리 도금층 위에 니켈 및 금 도금층을 형성하며; 이어서 상기 표면에 잔존하는 포토레지스트를 제거하며; 폴리이미드 필름 위에 전도성을 부여하도록 남아있는 구리증착층을 식각하는 것을 통하여 COF용 플렉시블 반도체기판을 제조하는 방법을 제공한다. 또한, 반도체 기판용 베어필름인 비전도성 폴리이미드 필름층; 상기 기저층 위에 스퍼터링을 통해 6~8 ㎛ 두께로 형성되는 구리계 합금의 증착층; 상기 증착층 위에 형성된 구리 도금층; 상기 구리 도금층 위에 형성된 니켈 도금층; 및 상기 니켈 도금층 위에 형성된 금 도금층을 포함하여 이루어지는 COF용 플렉시블 반도체 기판을 제공한다.

플렉시블, 칩온필름(COF), 반도체, 구리층, 니켈층, 친환경, 극미세회로

Description

빌드업 방식에 의한 연성 반도체기판의 제조방법{Manufacturing Method of a Flexible Semiconductor Board By Build-Up Process}

도 1은 본 발명의 COF용 플렉시블 반도체 기판 제조공정을 도시한 흐름도;

도 2는 본 발명에 따라 제조된 플렉시블 반도체 기판의 구조를 도시한 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

1:폴리이미드층 2:구리증착층

3:구리도금층 4:니켈 도금층

5:금도금층

본 발명은 극미세 회로 패턴을 형성할 수 있는 플렉시블 반도체 기판 소재의 제조방법에 관한 것으로서, 특히 소재 위에 구리 합금을 스퍼터링으로 증착후 포토레지스트를 이용하여 선택적인 회로 패턴을 도금함으로써 극미세 회로기판을 제조하는 빌드업 방식에 의한 연성 반도체기판 제조방법에 대한 것이다.

연성 반도체 기판은 특히 최근들어 수용가 급증하고 있는 테이프 캐리어형 반도체 패키지에 사용되는 기판의 일종으로서 서멀 헤드 프린터나 평판 모니터 혹은 휴대용 전화기 등의 액정 패널과 이의 구동회로의 전기적 연결에 사용되며, 연성 기판 상에 반도체 칩을 실장하는 방식에 따라 씨오에프(COF;Chip On Film) 방식과 티시피(TCP; Tape Carrier Package) 방식으로 구분될 수 있다.

이러한 연성 반도체기판은 구부러진 상태로 설치되는 것을 전제로 함으로써 연성이 큰 캅톤 유피렉스 등의 폴리이미드(Polyimide)계 소재로 이루어지는 베어필름(bear film)을 구비하여 서로 통전되어야 할 회로들을 서로 전기적으로 연결시킨 상태에서 상기 베어 필름 위에 반도체칩을 실장하고 이를 매개로 회로들을 연결시키는 배선 패턴을 취하고 있다.

이러한 연성 반도체 기판에서 각 회로들을 전기적으로 연결시키는 배선 패턴은 통상 구리 등의 전기 전도성이 큰 금속으로 형성되는 리드라인과 금 등의 재질로 이루어진 접합층을 포함함이 일반적이며, 회로 구성의 복잡화에 따라 배선 패턴의 미세화가 요구되는 실정이다.

그런데, 종래 COF(Chip On Film)용 플렉시블 반도체 기판의 제조에 있어서는 전기적인 회로를 형성하기 위하여 폴리이미드 필름 위에 캐스팅 타입, 라미네이션 타입, 스퍼터링 타입으로 구리도금을 실시한 소재를 이용하여 구리 식각에 의한 회로 형성을 진행하여 왔다.

그러나, 구리 식각에 의한 방법은 반도체 산업의 고집적화, 고밀도화를 추구하는 추세에서 한계점을 나타내고 있으며 많은 구리식각을 통하여 발생되는 폐수처 리에 따라 환경 오염의 문제를 야기하며, 비용이 증가하고 자원을 비효율적으로 사용하게 되는 등의 여러 문제가 발생하였다.

본 발명은 상기 설명한 종래 방식의 플렉시블 반도체 제조의 문제점을 해결하기 위하여 이루어진 것으로서, 반도체 기판 제조공정의 식각공정에서 발생하는 퍼들링 현상을 방지하여 극미세 회로 패턴을 형성할 수 있으며, 고신뢰성의 기판을 생산하고 선택적인 도금을 통하여 식각에 의하여 발생하는 폐수량을 감소시키고 친환경적인 문제를 해소할 수 있는 반도체 기판 제조 방법 및 그에 의해 제조된 반도체 기판을 제공함을 그 목적으로 한다.

이를 위해 본 발명에서는 우선, 비전도성인 베어필름인 폴리이미드 필름 위에 전도성을 부여하기 위해 구리계 합금을 증착하며;

상기 증착된 구리층 위에 회로 패턴을 구현하도록 포토레지스트를 도포후, 노광 및 현상을 수행하며;

상기 표면 위에 소정 두께의 회로 패턴을 형성하도록 구리 도금을 진행하며;

상기 회로 형성을 위한 구리 도금층 위에 니켈 및 금 도금층을 형성하며;

이어서 상기 표면에 잔존하는 포토레지스트를 제거하며;

폴리이미드 필름 위에 전도성을 부여하도록 남아있는 구리증착층을 식각하는 것을 통하여 COF용 플렉시블 반도체기판을 제조하는 방법을 제공한다.

이 경우, 상기 구리 도금층은 두께가 6~8㎛이며, 니켈도금층은 0.1~2.5㎛, 금 도금층은 0.1㎛ 두께로 형성됨이 바람직하며, 상기 구리 도금층은 두께가 6㎛이 며, 니켈도금층은 1.5㎛두께인 것이 가장 바람직하다.

또한, 본 발명의 다른 측면에 의하면, 반도체 기판용 베어필름인 비전도성 폴리이미드 필름층;

상기 기저층 위에 스퍼터링을 통해 6~8 ㎛ 두께로 형성되는 구리계 합금의 증착층;

상기 증착층 위에 형성된 구리 도금층;

상기 구리 도금층 위에 형성된 니켈도금층; 및

상기 니켈 도금층 위에 형성된 금 도금층을 포함하여 이루어지는 COF용 플렉시블 반도체 기판을 제공함으로써 상기 목적을 달성한다.

본 발명의 상기 목적과 다른 목적들 및 본 발명에 의하여 달성되는 양호한 효과는 실시예와 관련한 이하의 본 발명의 상세한 설명을 통하여 더욱 명확해질 것이다.

이하에서는 본 발명의 양호한 실시예를 도시한 첨부도면과 관련하여 본 발명을 상세하게 설명한다.

본 발명은 극미세 회로패턴을 형성할 수 있는 플렉시블 반도체기판의 제조에 관한 것으로서 기존의 식각 방식과는 다른 방법을 통하여 극미세 회로 패턴을 구현할 수 있으며 이로 인해 반도체 산업의 고집적화, 고밀도화를 추구하는 경향에 유리하며, 기존 구리의 과다 식각에 의해 발생되는 환경적인 문제 및 구리 자원의 효과적인 사용을 기대할 수 있는 COF용 플레시블 기판의 제조에 관한 것으로서, 이러 한 기판은 전자장치를 전기적으로 연결하는 매개수단으로 사용된다.

본 발명은 종래의 전면 식각 방식과 달리 빌드업 방식에 의하여 반도체 기판을 제조함이 제1 특징이며, 특히 포토레지스트를 도포한 후에 그 위에 구리 도금층과 니켈 도금층을 각각 소정 두께로 형성함으로써 퍼들링(puddling) 현상을 저감시키고 극미세 회로 패턴의 형성을 효과적으로 수행하며, 이로써 친환경적인 반도체 제조기술을 제공함이 다른 특징이다.

본 발명에서는 우선 도 1 및 도 2 도시와 같이, 두께 25㎛의 베어 필름으로서 비전도성 폴리이미드 소재(1)를 준비하고(S100), 전도성을 부여하기 위하여 그 위에 0.3㎛ 정도의 얇은 구리합금을 스퍼터링을 통하여 증착을 실시하여 구리증착층(2)을 형성하고(S200), 이어서 증착된 구리증착층(2) 위에 포토레지스트를 도포한다(S300).

포토레지스트(Photoresist)는 반도체 및 전자, 정보 산업의 중요한 소재이고 광경화 표면 코팅 재료로 널리 사용되는 감광성 고분자 재료로서 광조사에 의하여 단시간 내에 분자 구조의 화학적 변화가 일어나 어떤 용제에 대한 용해도 변화, 경화 등의 물성 변화가 발생하는 고분자 조성물계이다. 이러한 감광성 고분자는 광미세가공과 광가공 기술을 이용하는 고집적 반도체와 PCB 가공용 포토레지스트 재료로서 사용된다.

다음에, 상기 도포한 포토레지스트를 통상의 방식으로 노광시키고(S400), 현상하여(S500), 전기적인 연결을 형성하는 회로 패턴을 형성한다.

이어서, 상기 공정을 통하여 형성된 회로 패턴에 전기전도도가 우수한 구리 도금을 두께 6~8㎛의 두께로 실시하여 구리도금층(3)을 형성한다(S600). 상기 도금 두께 범위 외에서는 제조된 기판의 열충격, 내습성 및 내열성이 소정 정도를 달성하지 못한다.

다음에는 구리도금층(3)의 내식성을 향상시키기 위하여 두께 0.1~2.5㎛의 니켈 도금을 실시하여 니켈 도금층(4)을 형성하고, 이어서, 형성된 니켈 도금층(4)의 부식을 방지하기 위하여 구리 식각시 레지스트 역할을 수행하는 금 도금을 두께 0.1 ㎛의 두께로 실시하여 금 도금층(5)을 형성한다(S700).

니켈 도금층의 두께가 상기 범위를 벗어나면 내굴곡성이 기준치를 벗어나며, 열충격, 내습성 및 내열성에서도 소정의 기준치를 벗어나므로 니켈 도금층의 두께를 상기 범위 내로 한정하여 형성하는 것이다.

다음에는 상기와 같이 금 도금층을 형성후, 회로 패턴 사이에 잔류하는 포토레지스트를 제거하고(S800), 초기 스퍼터링 증착을 통해 형성하였던 구리 증착층(2)을 식각시 금 도금층의 레지스트를 이용하여 나머지 구리 증착층(2)을 식각한다(S900).

따라서, 상기와 같은 본 발명의 플렉시블 반도체기판 제조공정을 통하여 제조판 반도체 기판은 도 2 도시와 같은 구조를 갖게 된다.

즉, 기저층으로서 작용하는 대략 25㎛ 두께로 형성되는 비전도성 폴리이미드 필름층(1) 위에 통상의 경우와 같이, 약 0.3㎛ 두께의 얇은 구리계 합금의 증착층(2)이 형성된다. 즉, 통상의 스퍼터링 방식을 통해 구리 합금의 증착층이 형성되는 것이다.

다음에 상기와 같이 형성된 구리 증착층 위에 6~8㎛ 두께의 구리 도금층(3)이 형성된다.

이어서, 상기 구리 도금층(2) 위에 내식성을 향상시키기 위하여 0.1~1.5㎛ 두께의 니켈층(4)이 도금 형성된다.

다음에, 상기 니켈층(4) 위에 니켈층의 부식을 방지하고 구리 식각시 레지스트 역할을 수행하는 금(Au)을 0.1㎛ 두께로 형성하여 도금층(5)이 형성되는 것이다.

이하에서는 본 발명을 한정하는 것이 아닌 단지 예로서의 실시예와 관련하여 본 발명을 보다 구체적으로 설명한다.

실시예

표 1에 나타낸 바와 같이 각 도금층의 두께를 달리하여 플렉시블 반도체 기판을 제조하였다.

각각의 제조된 반도체 기판 시료에 대해 물성을 평가하였는 바, 그 시험 방법은 다음과 같다.

절연저항은 전기적으로 상호 독립된 회로 사이에 500V DC 전압을 1분간 인가한 후에 근접 회로 패턴 사이의 절연저항을 측정하였다. 평가기준으로서 100인 경우 양호한 것으로 평가하였다.

한편, 내전압 시험은 전기적으로 독립된 회로 사이에 AC 500V를 1분간 인가 하여 시험하였는 바, 단락이나 절연 파괴가 없으면 양호한 것으로 평가하였다.

내굴곡성 시험은 500g 세기에 135.5 ℃에서 R=0.38미리 조건으로 20번 회전시켜 시험하였고, 동박의 크랙이나 단절 현상이 없으며 기능 및 전기적으로 문제가 없으면 우수한 것으로 평가하였다.

내부식성 시험은 KS M 8012 중성염무분무시험법에 의거하여 시험하였는 바, 염화나트륨의 농도는 염화나트륨의 농도는 40g/ℓ이며, 압축공기 압력은 1.2㎏f/㎠, 분무량은 1.51㎖/80㎤/h, 공기 포화기 온도는 47℃, 염수탱크 온도는 35℃, 시험조 온도는 35℃이었다. 내크랙성은 저항변화율이 10% 이내, 단락, 절연파괴가 없으면 우수한 것으로 평가하였다.

다음에, 열충격 시험은 -55 ℃에서 상온(30분)까지, 그리고 재차 상온에서 120 ℃(30분)까지를 1사이클로 하여 5분 내에 10사이클을 행하는 온도변화로 시험을 수행하였으며, 저항변화율이 10% 이내이고 외관/구조상 이상이 없으면 양호한 것으로 평가하였다.

내습성은 온도 60 ℃, 습도 90~95% 중에 96시간 방치후에 실온(15~35 ℃)에서 1~2시간 방치후 측정하였으며, 외관/구조상 이상이 없으며 절연저항이 10옴이상, 저항변화율이 10% 이내이면 양호한 것으로 평가하였다.

내열성은 85 ℃ 전후 2 ℃ 범위에서 96시간 방치후에 실온에서 1~2시간 방치후에 측정하였으며, 외관/구조상 이상이 없고 절연저항이 10 이상이며 저항변화율이 10% 이내이면 양호한 것으로 평가하였다.

각각의 제조된 반도체 기판 시료에 대해 물성을 평가하였는 바, 그 시험 방 법은 다음과 같다.

실시예번호	Au 도금층	Ni 도금층	Cu 도금층	절연 저항	내전압	내굴 곡성	내부 식성	열충격	내습성	내열성
1	0.1 ㎛	0.1 ㎛	6㎛	⊙	⊙	⊙	△	○	△	△
2			8㎛	⊙	⊙	⊙	△	○	△	△
3			10㎛	⊙	⊙	⊙	△	○	△	△
4		0.5 ㎛	6㎛	⊙	⊙	⊙	○	○	△	○
5			8㎛	⊙	⊙	⊙	○	○	○	○
6			10㎛	⊙	⊙	⊙	○	○	○	○
7		1.5 ㎛	6㎛	⊙	⊙	⊙	⊙	⊙	⊙	⊙
8			8㎛	⊙	⊙	⊙	⊙	⊙	○	⊙
9			10㎛	⊙	⊙	⊙	⊙	○	○	○
10		2.5 ㎛	6㎛	⊙	⊙	○	⊙	⊙	⊙	⊙
11			8㎛	⊙	⊙	△	⊙	⊙	○	⊙
12			10㎛	⊙	⊙	△	⊙	○	○	○

⊙ : 우수 ○ : 양호 △ : 보통 × : 불량

이상의 평가기준에 기초하여 실시예들의 물성을 평가하면 표 1에 나타낸 바와 같이, 절연저항 및 내전압은 모든 조건에서 우수하였는 바, 이는 본 발명의 빌드업 방식에 의하면 퍼들링 현상이 발생하지 않으며 종래의 식각 공정에서 발생되던 여러 문제가 제거되기 때문에 우수한 결과가 얻어지는 것으로 판단된다.

또한, 부식방지 도금층인 니켈층의 두께가 증가할수록 내부식성은 우수한 결과를 보이나 내굴곡성은 니켈층의 두께가 증가할수록 저하하는 경향을 보이고 있다.

열충격, 내습성, 내열성 테스트 결과, 니켈층의 두께가 1.5㎛ 정도이거나 구리 도금층이 6㎛ 정도인 경우 가장 우수한 값을 나타내었다. 따라서, 니켈층의 두께가 1.5㎛, 구리 도금층의 두께가 6㎛인 경우가 여러 시험 결과가 가장 우수함을 알 수 있다.

따라서, 본 발명에 의하면 다음과 같은 효과가 달성된다.

첫째로, 식각 공정의 감소를 통하여 종래 방식의 경우 발생하는 퍼들링 현상을 해결할 수 있어서 극미세 회로 형성에 효과적이다.

또한, 본 발명에 의하면 구리 식각에서 발생하는 폐수처리 문제를 해결하여 친환경적인 공정을 제공하며, 비용을 절감할 수 있다.

Claims (4)

1. 비전도성인 폴리이미드 베어필름 위에 전도성을 부여하기 위해 구리계 합금을 증착하며;

   상기 증착된 구리층 위에 회로 패턴을 구현하도록 포토레지스트를 도포후, 노광 및 현상을 수행하며;

   상기 표면 위에 소정 두께의 회로 패턴을 형성하도록 구리 도금을 진행하며;

   상기 회로 형성을 위한 구리 도금층 위에 니켈 도금층 및 금 도금층을 순차적으로 형성하며;

   이어서 상기 표면에 잔존하는 포토레지스트를 제거하며;

   폴리이미드 필름 위에 전도성을 부여하도록 남아있는 구리증착층을 식각하는 것을 포함하여 이루어지는 COF용 플렉시블 반도체기판 제조방법.
2. 제 1항에 있어서, 상기 구리 도금층은 두께가 6~8㎛이며, 니켈도금층은 0.1~2.5㎛, 금 도금층은 0.1㎛ 두께로 형성되는 제조방법.
3. 제 2항에 있어서, 상기 구리 도금층은 두께가 6㎛이며, 니켈도금층은 1.5㎛두께인 제조방법.
4. 반도체 기판용 베어필름을 이루는 비전도성 폴리이미드 필름층;

   상기 기저층 위에 스퍼터링을 통해 6~8 ㎛ 두께로 형성되는 구리계 합금의 증착층;

   상기 증착층 위에 형성된 구리 도금층;

   상기 구리 도금층 위에 형성된 니켈 도금층; 및

   상기 니켈 도금층 위에 형성된 금 도금층을 포함하는 COF용 플렉시블 반도체 기판.

Images