KR100901017B1 - 기판의 금속패턴 형성방법 - Google Patents
기판의 금속패턴 형성방법 Download PDFInfo
- Publication number
- KR100901017B1 KR100901017B1 KR1020070102536A KR20070102536A KR100901017B1 KR 100901017 B1 KR100901017 B1 KR 100901017B1 KR 1020070102536 A KR1020070102536 A KR 1020070102536A KR 20070102536 A KR20070102536 A KR 20070102536A KR 100901017 B1 KR100901017 B1 KR 100901017B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- pattern
- forming
- metal pattern
- roughness
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
Abstract
본 발명에 의한 기판의 금속패턴 형성방법은, 기판의 표면에 패턴을 형성하는 패턴 형성단계; 상기 기판 표면의 거칠기를 높이는 거칠기 정도 증가 단계; 및 상기 거칠기 정도 증가 단계에 의해 거칠기가 향상된 기판의 표면에 금속재질을 도금하여 선택적인 금속패턴을 형성하는 선택적 금속패턴 형성단계를 포함한다.
금속패턴, 기판, 거칠기, 샌드, 패턴
Description
본 발명은 실리콘 기판 또는 유리 기판, 그 외 세라믹 또는 플라스틱 기판 등의 표면에 선택적인 금속패턴을 형성하는 방법에 관한 것이다.
주지된 바와 같이, 반도체, 디스플레이 등에 이용되는 유리 또는 실리콘 재질의 기판은 표면에 각종 패턴이 형성되고, 이러한 패턴에는 금속배선 또는 금속단자 등과 같은 선택적인 금속패턴이 형성된다.
기판의 표면에 선택적인 금속패턴을 형성하기 위한 방법은,
ⅰ) 기판의 표면에 금속층 패턴을 형성하고, 이 금속층 패턴에 선택적인 무전해 도금을 수행하는 방법,
ⅱ) 기판의 표면 전체에 금속막을 피복하고, 이 금속막 위에 사진공정을 통해 패턴을 형성한 후에 이 패턴에 전해도금에 의해 선택적인 금속패턴을 형성한 후에 나머지 필요 없는 금속막을 제거하는 방법 등이 있었다.
하지만, 이러한 종래의 금속패턴 형성방법은 고가의 증착장비를 이용하여 금속막을 피복하여야 하고, 또한 선택적인 금속패턴의 형성을 위한 별도의 사진공정 및 에칭공정(건식 또는 습식) 등이 수반됨으로써 그 제조공정이 매우 복잡할 뿐만 아니라 제조원가가 매우 높은 단점이 있었다.
또한, 종래의 패턴 형성방법은 높은 pH를 가진 도금액의 경우 포토레지스트층이 녹을 위험이 크므로 도금액의 사용에 큰 제약이 뒤따르는 단점이 있었다.
본 발명은 상기와 같은 점을 해결하기 위한 것으로서, 기판의 표면 거칠기를 높임으로써, 금속막의 피복 공정이 필요 없이 기판의 표면에 직접적으로 패턴을 형성함으로써, 제조공정을 간단하게 할 수 있고 도금액의 사용제한이 뒤따르지 않는 기판의 금속패턴 형성방법을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은,
기판의 표면에 패턴을 형성하는 패턴 형성단계;
상기 기판 표면의 거칠기를 높이는 거칠기 정도 증가 단계; 및
상기 기판의 표면에 금속재질을 도금하여 선택적인 금속패턴을 형성하는 선택적 금속패턴 형성단계를 포함한다.
상기 거칠기 정도 증가 단계에서 거칠기를 향상시키는 방법은 특히 한정되지 않는다. 예를 들어 에칭, 샌딩, 이온 밀링 등 작업 조건에 따라 적정한 방법을 선택하면 된다. 상기 선택적 금속패턴 형성단계는 무전해 도금공정에 의해 이루어지는 것이 바람직하다. 그리고 상기 거칠기 정도 증가 단계와 선택적 금속패턴 형성 단계 사이에는, 상기 기판의 표면에 형성된 패턴에서 포토레지스트를 제거하는 스트립단계를 더 포함한다.
이러한 본 발명의 방법에 따르면, 기판의 표면 거칠기를 높임으로써, 금속막의 피복 공정이 필요 없이 기판의 표면에 직접적으로 패턴을 형성함으로써 제조공정을 간단하게 할 수 있는 효과가 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 한 실시예에 따른 금속패턴 형성방법을 도시한 공정도이다. 본 발명의 금속패턴 형성방법은 기본적으로는 패턴 형성단계(S1), 거칠기 정도 증가 단계(S2), 금속패턴 형성단계(S3) 등으로 구성된다. 하지만 본 실시예의 바람직한 패턴형성방법에서는, 패턴 형성단계(S1)와 거칠기 정도 증가 단계(S2) 사이에 기판(1)의 패턴이 형성되지 않은 부분을 에칭하는 단계, 그리고 거칠기 정도 증가 단계(S2)와 금속패턴 형성단계(S3) 사이에 포토레지스트를 제거하는 단계를 더 실시하였다. 이하 각 공정을 구체적으로 설명한다.
먼저, 기판(1)의 표면에 사진공정을 통해 도 2에 도시된 바와 같이 소정의 패턴(3)을 형성하였다(S1). 구체적으로, 유리기판의 표면에 패터닝을 위해 음성(negative)의 AZ5214 재질로 이루어진 포토레지스트를 약 1.5㎛의 두께로 도포한 후에 UV(자외선)소스를 조사하여 소정의 패턴을 형성하였다. 그리고 도 3에 도시된 바와 같이 BOE(Buffered Oxide Echant) 등과 같은 에칭액을 이용하여 기판(4)의 포토레지스트가 도포되지 않은 부분을 400㎚ 깊이로 에칭하였다.
다음, 기판(1)의 에칭된 부분의 표면에 대해 거칠기를 향상시켰다(S2). 구체적으로, 도 4에 예시된 바와 같이 나노 샌드를 기판(1)의 표면에 약 3분간 스프레이하는 샌딩공정에 의해 기판(1)의 거칠기를 향상시켰다. 도 6은 유리기판의 표면 거칠기를 향상시킨 전자현미경사진인데, 기판(1)의 표면 거칠기가 향상되었음을 확인할 수 있었다. 상술한 샌딩 공정 대신에 에칭 공정, 이온 밀링 등에 의해 기판의 거칠기를 향상시킬 수도 있으며, 이러한 기판의 거칠기 향상공정은 샌딩, 에칭, 이온밀링 등에서 작업 조건에 따라 적정한 방법이 선택될 수 있을 것이다.
그런 다음 기판(1) 표면의 포토레지스트(2)를 제거하는 스트립단계를 수행하고, 이어서 무전해도금 공정을 니켈(Ni) 90초, 이어서 구리(Cu) 300초 동안 수행함으로써 도 5에 예시된 바와 같이 선택적인 금속패턴(5)을 형성하였다(S3). 이때 피도금물질은 본 실시예에서는 Ni와 Cu를 순차적으로 사용하였지만, Ni와 Cu 중 어느 하나를 사용하는 경우에도 본 발명은 동일하게 적용된다. 또 Ni나 Cu 외의 금속에도 적용될 수 있음은 물론이다. 이때 무전해도금 공정에 의해 금속패턴을 형성하기 전에 포토레지스트(2)를 미리 제거함으로써, 높은 pH를 가진 도금액에 의해 포토레지스트(2)가 녹는 현상을 고려할 필요가 없으므로 도금액 사용에 있어 제한이 따르지 않는 장점이 있다.
도 7은 유리기판의 표면 거칠기가 증가된 부분에 금속패턴이 직접적으로 형성된 것을 나타낸 전자현미경사진이고, 도 8은 무전해도금에 의해 금속패턴이 형성 된 부분의 EDS(Energy Dispersive Spectroscopy) 분석결과로서, 구리(Cu) 피크의 확인으로 구리의 무전해 도금이 이루어졌음 확인할 수 있었다.
이와 같이 본 발명은 기판 표면 거칠기 정도 증가에 의해, 금속패턴의 선택적인 형성을 위해 별도의 금속막을 피복시키는 공정을 생략할 수 있다. 따라서 제조공정을 단순하게 할 수 있어 제조원가를 대폭 감소시킬 수 있다. 또 패턴의 형성을 위해 요구되었던 포토레지스트를 무전해 도금에 의한 금속패턴 형성 전에 제거함으로써 도금액 사용에 제한이 발생되지 않는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 기판의 금속패턴 형성방법을 도시한 공정도,
도 2 내지 도 5는 본 발명에 의한 기판의 금속패턴 형성방법을 단계적으로 도시한 도면,
도 6은 유리기판의 표면 거칠기를 향상시킨 부분을 나타낸 전자현미경사진,
도 7은 유리기판의 표면 거칠기가 증가된 부분에 금속패턴이 직접적으로 형성된 것을 나타낸 전자현미경사진,
도 8은 무전해 도금에 의해 금속패턴이 형성된 부분의 EDS(Energy Dispersive Spectroscopy) 분석결과를 나타낸 그래프이다.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
1: 기판 2: 포토레지스트
3: 패턴 5: 금속패턴
Claims (7)
- 기판의 표면에 음각의 패턴을 형성하는 음각패턴 형성단계;상기 음각 패턴에 노출된 표면의 거칠기를 높이는 거칠기 정도 증가 단계; 및상기 음각 패턴에 금속재질을 도금하여 선택적인 금속패턴을 형성하는 선택적 금속패턴 형성단계를 포함하는 것을 특징으로 하는 기판의 금속패턴 형성방법.
- 제1항에 있어서,상기 음각패턴 형성단계에서 음각패턴을 형성하기 위하여 상기 기판의 표면에 포토레지스트패턴을 형성하는 단계를 포함하고,상기 거칠기 정도 증가 단계와 선택적 금속패턴 형성단계 사이에, 상기 포토레지스트패턴을 제거하는 스트립단계를 더 포함하는 것을 특징으로 하는 기판의 금속패턴 형성방법.
- 제1항 또는 제2항에 있어서,상기 음각패턴 형성단계에서 에칭을 통해서 음각의 패턴을 형성하는 것을 특징으로 하는 기판의 금속패턴 형성방법.
- 제1항 또는 제2항에 있어서,상기 선택적 금속패턴 형성단계가 무전해 도금공정에 의해 이루어지는 것을 특징으로 하는 기판의 금속패턴 형성방법.
- 제1항 또는 제2항에 있어서,상기 거칠기 형성단계가 에칭에 의해 이루어지는 것을 특징으로 하는 기판의 금속패턴 형성방법.
- 제1항 또는 제2항에 있어서,상기 거칠기 형성단계가 샌딩에 의해 이루어지는 것을 특징으로 하는 기판의 금속패턴 형성방법.
- 제1항 또는 제2항에 있어서,상기 거칠기 형성단계가 이온 밀링에 의해 이루어지는 것을 특징으로 하는 기판의 금속패턴 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070102536A KR100901017B1 (ko) | 2007-10-11 | 2007-10-11 | 기판의 금속패턴 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070102536A KR100901017B1 (ko) | 2007-10-11 | 2007-10-11 | 기판의 금속패턴 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090037101A KR20090037101A (ko) | 2009-04-15 |
KR100901017B1 true KR100901017B1 (ko) | 2009-06-04 |
Family
ID=40761908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070102536A KR100901017B1 (ko) | 2007-10-11 | 2007-10-11 | 기판의 금속패턴 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100901017B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023158274A1 (ko) * | 2022-02-17 | 2023-08-24 | 주식회사 루미디아 | 투명 안테나 기판 제조방법 및 이로부터 제조된 투명 안테나 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302936A (ja) * | 1993-04-14 | 1994-10-28 | Oki Electric Ind Co Ltd | ガラス基板の導体パターン形成方法 |
KR20050087706A (ko) * | 2004-02-27 | 2005-08-31 | 후지쯔 가부시끼가이샤 | 플랫 디스플레이 패널의 전극 형성 방법 |
-
2007
- 2007-10-11 KR KR1020070102536A patent/KR100901017B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302936A (ja) * | 1993-04-14 | 1994-10-28 | Oki Electric Ind Co Ltd | ガラス基板の導体パターン形成方法 |
KR20050087706A (ko) * | 2004-02-27 | 2005-08-31 | 후지쯔 가부시끼가이샤 | 플랫 디스플레이 패널의 전극 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090037101A (ko) | 2009-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012000993B4 (de) | Unschädliches Verfahren zur Herstellung von durchgehenden leitenden Leiterbahnen auf den Oberflächen eines nicht-leitenden Substrats | |
US20070017090A1 (en) | Method of forming metal plate pattern and circuit board | |
US20070042585A1 (en) | Method of forming metal plate pattern and circuit board | |
US9826634B2 (en) | Fabricating a conductive trace structure and substrate having the structure | |
JP7171059B2 (ja) | 電子部品の製造方法 | |
TWI278264B (en) | Wiring board manufacturing method | |
TW201212754A (en) | Printed substrate manufacturing method and printed substrate employing same | |
KR100901017B1 (ko) | 기판의 금속패턴 형성방법 | |
KR100678860B1 (ko) | 전극 패턴 형성방법 | |
TW201347626A (zh) | 印刷電路板及其製造方法 | |
JP2006206950A (ja) | 金属構造体及びその製造方法 | |
CN103813657B (zh) | 形成有局部镀铜的柔性印刷基板的厚度最小化方法 | |
CN103203964B (zh) | 一种台阶电铸模板的制作工艺 | |
JP2017123387A (ja) | 配線基板の製造方法、配線基板 | |
KR101777772B1 (ko) | 금속 마스터 몰드 제조방법 및 그 제조방법에 의해 제조된 마스터 몰드 | |
CN111065207A (zh) | 一种pcb的背钻不良板的处理方法 | |
US20180054899A1 (en) | Circuit board and method of forming same | |
JP2007317810A (ja) | 金属配線の製造方法 | |
JP2001345540A (ja) | 回路配線の形成法 | |
CN111491456A (zh) | 一种含有隐埋线路的印制电路板的制作方法 | |
CN105514019B (zh) | 埋入式导电配线的制作方法 | |
CN105513978B (zh) | 导电配线的制作方法 | |
KR20150041357A (ko) | 플라즈마 공정 부품용 고내산성 무전해 플레이팅 방법 | |
TW201341599A (zh) | 用於電鍍組件之方法 | |
JP2003133699A (ja) | 回路基板の表面保護層の形成法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130409 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150506 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |