KR20150066470A - 기판에 마이크로칩의 고정 방법 - Google Patents

기판에 마이크로칩의 고정 방법 Download PDF

Info

Publication number
KR20150066470A
KR20150066470A KR1020140172995A KR20140172995A KR20150066470A KR 20150066470 A KR20150066470 A KR 20150066470A KR 1020140172995 A KR1020140172995 A KR 1020140172995A KR 20140172995 A KR20140172995 A KR 20140172995A KR 20150066470 A KR20150066470 A KR 20150066470A
Authority
KR
South Korea
Prior art keywords
adhesive
microchip
thickness
substrate
substrate surface
Prior art date
Application number
KR1020140172995A
Other languages
English (en)
Inventor
미햐엘 크나우쓰
랄프 라이헨바흐
제바스티안 목
다니엘 하욱
하이코 쉐르
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20150066470A publication Critical patent/KR20150066470A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0054—Packages or encapsulation for reducing stress inside of the package structure between other parts not provided for in B81B7/0048 - B81B7/0051
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0522—Using an adhesive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Micromachines (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

본 발명은 제1 접착제(100)로 기판(10)에 마이크로칩(300)을 고정하기 위한 방법에 기초한다. 본 발명의 핵심은, 마이크로칩이 기판면(11)에 가압되기 전에, 제2 접착제(200)가 제1 접착제(100) 및/또는 기판(10)의 기판면(11)에 도포되는 데에 있다.

Description

기판에 마이크로칩의 고정 방법{METHOD FOR MOUNTING A MICROCHIP ON A SUBSTRATE}
본 발명은 제1 접착제로 기판에 마이크로칩을 고정하기 위한 방법에 기초한다.
종래 기술에서, 응력에 민감한 칩들은 우선 접착제가 규정된 패턴(점, X 또는 선) 내에서 상응하는 기판에 분배되면서 형성된다. 그리고 나서, 상기 칩은 표준 다이 부착 기계(Standard Die Attach Machine)를 통해 소잉 밴드(sawing band)로부터 떼어져, 경우에 따라 조정되고 규정되어 사전에 분배된 접착제에 가압된다. 이어지는 온도 처리 또는 UV-처리는 접착제를 경화시키고 추가 처리를 가능하게 한다. 상기 접착제의 분배는 가압 시간에 의해 조절되거나 체적에 의해 조절되어 이루어진다. 접착제에 상기 칩의 안착은 높이 및/또는 힘 조절 방식으로 이루어진다. 상기에 언급된 옵션들의 다양한 조합들이 알려져 있고 이용된다. 선택된 방법에 따라 해당되는 공정-오차에 의해 규정되어 도출되는 접착제 두께(영어로 Bond Line Thickness; BLT)가 얻어진다. 그러나, 대량 생산 중에는 이상적으로 설정되는 공정과 편차가 항시 발생하는데, 이러한 차이는 경우에 따라 너무 작은 BLT가 발생한다. 이로 인해, 응력에 민감한 반도체 칩들의 기능에 부정적인 영향을 끼쳐 고장 부품을 초래할 수 있다.
본 발명의 과제는 대량 생산 시에도 모든 상황에서 최소한의 BLT를 보장하여 상응하는 부품의 무한 기능을 보장하는 것이 이다.
본 발명은 제1 접착제로 기판에 마이크로칩을 고정하기 위한 방법으로부터 출발한다. 본 발명의 핵심은 마이크로칩이 기판면에 압착되기 전에, 제2 접착제가 제1 접착제에 및/또는 기판의 기판면에 도포되는 데에 있다. 바람직하게 제2 접착제의 도포에 의해 최소한의 접착제 층두께가 보장된다. 이를 통해, 특히 예컨대 마이크로 기계 소자(MEMS)와 같이 응력에 민감한 마이크로칩들이 충분한 응력 분리에 의해 기판에 바람직하게 고정될 수 있다.
본 발명의 바람직한 일 실시예에서, 제1 접착제의 도포 이후와 제2 접착제의 도포 이전에 제1 접착제가 경화되는 것이 제공된다. 바람직하게 이를 통해, 최소한의 접착제 층두께 또는 기판에 대한 마이크로칩의 최소한의 거리가 규정되고, 상기 최소한의 거리는 비교적 큰 힘에 의해 기판에 대해 마이크로칩을 압착할 시에도 미달되지 않는다.
본 발명의 바람직한 일 실시예에서, 제1 접착제는 제2 접착제와 동일한 것이 제공된다. 이를 통해, 제조 공정 시에 바람직하게 하나의 접착제만 가공하면 된다.
본 발명의 바람직한 일 실시예에서, 제1 접착제는 제2 접착제와 동일하지 않은 것이 제공된다. 바람직하게 두 부분의 접착제 공급 부분들에 의해, 즉 최소한의 접착제 층두께의 보장과, 각각 가장 적합한 접착제의 탄성 접착 연결과 같은 정도의 결고한 접착 연결의 제조가 선택될 수 있다. 바람직하게 본 발명에 따른 방법의 전체 실행 시간을 가급적 짧게 유지하기 위해, 예컨대 신속하게 경화되는 제1 접착제가 선택될 수 있다.
본 발명의 바람직한 일 실시예에서, 제1 접착제 및/또는 제2 접착제는 구조화되지 않게 도포되는 것이 제공된다. 접착제의 구조화되지 않은 도포는 기판측에 접착제를 도포할 시에 또는 마이크로칩의 위치를 적합하게 배치할 시에 별도의 비용을 필요로 하지 않는다.
본 발명의 다른 바람직한 일 실시예에서, 제1 접착제 및/또는 제2 접착제는 구조화되어, 특히 하나 이상의 접착제 비드(bead) 또는 하나 이상의 접착점의 형태로 도포되는 것이 제공된다. 바람직하게 이를 통해, 각각의 접착제는 의도한 대로 원하는 위치에 도포될 수 있다. 바람직하게 특히 접착점들의 도포 시에 모든 접착점들에 걸쳐 제어 가능한 균일한 접착제 두께가 달성될 수 있다.
본 발명의 바람직한 일 실시예에서, 제1 접착제는 제1 접착제 두께로 도포되고 제2 접착제는 제2 접착제 두께로 도포되며, 이때 제1 접착제 두께는 제2 접착제 두께와 동일한 것이 제공된다.
본 발명의 바람직한 일 실시예에서, 제1 접착제는 제1 접착제 두께로 도포되고, 제2 접착제는 제2 접착제 두께로 도포되며, 이때 제1 접착제 두께는 제2 접착제 두께와 동일하지 않은데, 특히 제1 접착제 두께가 제2 접착제 두께보다 얇은 것이 제공된다. 바람직하게 이를 통해, 더 두꺼운 접착제 두께를 갖는 접착제 베드(bed) 내에 마이크로칩을 압착할 시에, 더 얇은 접착제 두께를 갖는 접착제와 마이크로칩의 콘택이 최소한의 접착제 층두께를 보장할 때까지 압착될 수 있다. 이때 특히 바람직하게, 제1 접착제 두께는 제2 접착제 두께보다 얇고 제1 접착제는 이미 경화되는 것이다.
본 발명의 바람직한 일 구현예에서, 제1 접착제는 기판면에 대해 평행하게 제1 연장부로 기판면에 도포되고, 이때 제1 연장부는 마이크로칩의 제2 연장부 보다 더 크다. 바람직하게 이를 통해, 마이크로칩의 정확한 배치를 위한 비용이 감소되는데, 그 이유는 편차의 경우에도 마이크로칩은 제1 연장부 내에서 제1 접착제에 배치될 수 있고, 상기 마이크로칩의 제2 연장부 전체에서 제1 접착제와의 콘택을 갖기 때문이다. 이를 통해, 기판에 대한 마이크로칩의 편향과 최소 접착제 두께의 미달이 방지된다.
본 발명의 바람직한 일 실시예에서, 제1 접착제의 2개의 접착제 비드의 분배와 경화에 의해 규정된 두께와 길이로 최소한의 BLT가 보장되는 방식으로 상기 과제는 해결된다. 그리고 나서 해당되는 공정-오차를 갖는 최종적인 설정-BLT는 제2 접착제를 사용하는 추가의 분배 단계를 통해 SdT에 상응하게 설정된다. 바람직하게 추가의 제1 접착제를 제공하는 간단한 추가 조치에 의해 이러한 응력에 민감한 소자들에서 필드 고장(field failure)의 위험이 최대한 광범위하게 배제된다.
도 1a 내지 도 1d는 기판에 마이크로칩을 고정하기 위한 본 발명에 따른 방법을 도시한 도면이다.
도 1a 내지 도 1d에는 기판에 마이크로칩을 고정하기 위한 본 발명에 따른 방법이 도시되어 있다.
도 1a에는 방법 단계(A)에서 기판면(11)을 구비한 기판(10)이 제공되는 것이 도시된다.
도 1b에는 방법 단계(B)에서 기판면(11)에 제1 접착제(100)가 제공되는 것이 도시된다. 제1 접착제(100)는 분배에 의해 이른바 접착제 비드의 형태로 구조화되어 제공된다. 제1 접착제(100)는 제1 접착제 두께(110)를 갖는다.
그리고 나서 제1 접착제(100)는 경화된다(도시되지 않음).
도 1c에는 방법 단계(C)에서 기판면(11)에 제2 접착제(200)가 제공되는 것이 도시된다. 제2 접착제(200)는 마찬가지로 분배에 의해 접착제 비드의 형태로 구조화되어 제공된다. 제2 접착제(200)는 제1 접착제 두께(110)보다 더 두꺼운 제2 접착제 두께(210)를 갖는다.
대안의 일 실시예에서, 제2 접착제(200)는 기판면(11) 자체에 뿐만 아니라 제1 접착제(100)에도 제공된다. 따라서, 제1 접착제(100)와 제2 접착제(200)의 접착제 비드들은 특정 영역들에서 교차된다.
도 1d에는 방법 단계(D)에서 기판면(11)에 대한 마이크로칩(300)의 압착이 도시된다. 기판면(11)에 대한 마이크로칩(300)의 거리는 최소한의 접착제 두께에 의해 결정된다. 이러한 실시예에서, 최소한의 접착제 두께는 이미 경화된 제1 접착제(100)의 제1 접착제 두께(110)에 의해 결정된다. 그러므로, 마이크로칩(300)은 압착 시에 상기 마이크로칩이 사실상 제1 접착제(100)에 놓일 때까지 제2 접착제(200) 내로 가압되거나 매립된다. 도 1d의 우측에 도시된 것처럼, 단계(D)에서 제2 접착제(200)가 너무 큰 압착 압력에 의해 거의 완전히 마이크로칩(300) 아래에서 거의 완전히 밀리는 극단적인 경우에도, 최소 BLT는 제1 접착제 두께(110)에 의해 보장된다.
그러므로, 상술된 해결 방법은 본래의 분배와 다이 부착(Die Attach) 이전에 실행되는 추가의 분배 및 경화 단계가 중요하다. 이때 칩 크기, 칩 위치 및 원하는 최소 BLT에 상응하게 제1 접착제(100)의 하나 이상의 접착제 비드들로 이루어진 패턴이 상응하는 비드의 두께 및 길이로 기판(10)에 분배된다. 그러면, 가열 이후의 비드의 두께는 최소한의 가능한 BLT를 결정한다. 바람직하게, 불량으로 규정된 단부들에 의해 편향을 야기하지 않기 위해 접착제 비드는 칩 기초면적(+ 위치설정 오차) 내에서 시작 및 종료하지 않는다. 이에 연결해서, 지금까지 원하는 접착제 양이 상응하는 패턴에서 분배되듯이, 칩은 가압되고 나서 경화된다.
도 1a 내지 1d에서 설명되는 본 발명에 따른 제조 방법은 단지 가능한 일 실시예일 뿐이다. 제1 접착제(100)의 접착제 비드 수와 형태는 적용에 따라 각각 가변적으로 최적화될 수 있다. 마찬가지로 제2 접착제(200)(칩-접착제)는 제1 접착제(100)의 접착제 비드를 넘어 분배될 수도 있다. 또한 대안으로, 제1 접착제(100) 또는 제2 접착제(200)도 하나 이상의 접착점의 형태로 구조화되어 도포될 수 있다.

Claims (9)

  1. 기판에 마이크로칩을 고정하기 위한 방법이며,
    (A) 기판면(11)을 구비한 기판(10)을 제공하는 단계와,
    (B) 기판면(11)에 제1 접착제(100)를 도포하는 단계와,
    (C) 제1 접착제(100), 기판면(11), 또는 제1 접착제와 기판면에 제2 접착제(200)를 도포하는 단계와,
    (D) 제1 접착제(100)와 제2 접착제(200) 중 하나 또는 둘 다와 마이크로칩(300)이 적어도 콘택할 때까지 기판면(11)의 방향으로 마이크로칩(300)을 압착하는 단계를 갖는, 마이크로칩의 고정 방법.
  2. 제1항에 있어서, 단계(B) 이후와 단계(C) 이전에 제1 접착제(100)는 경화되는 것을 특징으로 하는, 마이크로칩의 고정 방법.
  3. 제1항에 있어서, 제1 접착제(100)는 제2 접착제(200)와 동일한 것을 특징으로 하는, 마이크로칩의 고정 방법.
  4. 제1항에 있어서, 제1 접착제(100)는 제2 접착제(200)와 동일하지 않은 것을 특징으로 하는, 마이크로칩의 고정 방법.
  5. 제1항에 있어서, 제1 접착제(100)와 제2 접착제(200) 중 하나 또는 둘 다는 구조화되지 않게 도포되는 것을 특징으로 하는, 마이크로칩의 고정 방법.
  6. 제1항에 있어서, 제1 접착제(100)와 제2 접착제(200) 중 하나 또는 둘 다는 구조화되어 도포되는 것을 특징으로 하는, 마이크로칩의 고정 방법.
  7. 제1항에 있어서, 제1 접착제(100)는 제1 접착제 두께(110)로 도포되고, 제2 접착제(200)는 제2 접착제 두께(210)로 도포되며, 이때 제1 접착제 두께(110)는 제2 접착제 두께(210)와 동일한 것을 특징으로 하는, 마이크로칩의 고정 방법.
  8. 제1항에 있어서, 제1 접착제(100)는 제1 접착제 두께(110)로 도포되고, 제2 접착제(200)는 제2 접착제 두께(210)로 도포되며, 이때 제1 접착제 두께(110)는 제2 접착제 두께(210)와 동일하지 않은 것을 특징으로 하는, 마이크로칩의 고정 방법.
  9. 제1항에 있어서, 제1 접착제(100)는 기판면(11)에 대해 평행하게 제1 연장부(111)로 기판면(11)에 도포되고, 이때 제1 연장부(111)는 마이크로칩(300)의 제2 연장부(311)보다 큰 것을 특징으로 하는, 마이크로칩의 고정 방법.
KR1020140172995A 2013-12-06 2014-12-04 기판에 마이크로칩의 고정 방법 KR20150066470A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013225109.2A DE102013225109A1 (de) 2013-12-06 2013-12-06 Verfahren zum Befestigen eines Mikrochips auf einem Substrat
DE102013225109.2 2013-12-06

Publications (1)

Publication Number Publication Date
KR20150066470A true KR20150066470A (ko) 2015-06-16

Family

ID=53185149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172995A KR20150066470A (ko) 2013-12-06 2014-12-04 기판에 마이크로칩의 고정 방법

Country Status (4)

Country Link
KR (1) KR20150066470A (ko)
CN (1) CN104692320A (ko)
DE (1) DE102013225109A1 (ko)
TW (1) TW201526129A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900014535A1 (it) 2019-08-09 2021-02-09 Modica Vincenzo Renato Di Chip sigillo con substrato ad ancoraggio irreversibile
TWI784661B (zh) * 2021-08-09 2022-11-21 頎邦科技股份有限公司 軟性電路板之佈線結構
DE102022128603A1 (de) 2022-10-28 2024-05-08 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zur Herstellung einer Klebeverbindung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
JP2000106264A (ja) * 1998-09-30 2000-04-11 Canon Inc ヒーター、像加熱装置、定着装置及び画像形成装置
US6414397B1 (en) * 1998-12-02 2002-07-02 Seiko Epson Corporation Anisotropic conductive film, method of mounting semiconductor chip, and semiconductor device
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
US6589625B1 (en) * 2001-08-01 2003-07-08 Iridigm Display Corporation Hermetic seal and method to create the same
US6651319B2 (en) * 2001-09-07 2003-11-25 Visteon Global Technologies, Inc. Compliant standoff for low pressure sensing device
JP2004043814A (ja) * 2002-07-15 2004-02-12 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、半導体チップと該チップ取付部の接着方法、および半導体装置
US9132594B2 (en) * 2008-11-04 2015-09-15 Essilor International (Compagnie Générale d'Optique) Bi-layer adhesive for lens lamination

Also Published As

Publication number Publication date
DE102013225109A1 (de) 2015-06-11
TW201526129A (zh) 2015-07-01
CN104692320A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
US10446446B2 (en) Method of separating electronic devices having a back layer and apparatus
US9448216B2 (en) Gas sensor device with frame passageways and related methods
WO2007075727A3 (en) Microelectronic packages and methods therefor
KR20150066470A (ko) 기판에 마이크로칩의 고정 방법
US6780682B2 (en) Process for precise encapsulation of flip chip interconnects
US20190295895A1 (en) Method of separating electronic devices having a back layer and apparatus
CN106847717B (zh) 一种共晶键合方法和半导体器件
TW201818482A (zh) 樹脂封裝裝置及樹脂封裝方法
JP2005303251A (ja) 集積回路のパッケージ方法
CN204136258U (zh) 一种切割机卡具
JP2009010294A (ja) 半導体製造装置
JP6266350B2 (ja) 電子部品およびその製造方法
US20150123291A1 (en) Method for manufacturing a flip-chip circuit configuration and the flip-chip circuit configuration
US20170366158A1 (en) Elastic wave device and method of manufacturing the same
JP6422296B2 (ja) 電子部品およびその製造方法
CN103219296A (zh) 用于半导体封装的多功能膜及其制造方法
JPS5950534A (ja) 半導体の樹脂封止方法
KR101354781B1 (ko) 반도체 디바이스의 제조 방법
WO2018097995A1 (en) Apparatus and method for connecting two substrates for an electric component
WO2024089880A1 (ja) 半導体装置の製造方法
JP2011054725A (ja) 半導体装置及びその製造方法
JP2007164058A (ja) 光学基材、金型、及び複合型光学部品の製造方法
US10889078B2 (en) Optical spacer including controlled located aperture and method of manufacturing the same
JP2005123456A (ja) 半導体装置の製造方法
JP2016141093A (ja) 樹脂成形方法、樹脂成形金型、および成形品の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination