KR20150050432A - 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치 - Google Patents

실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR20150050432A
KR20150050432A KR1020140147526A KR20140147526A KR20150050432A KR 20150050432 A KR20150050432 A KR 20150050432A KR 1020140147526 A KR1020140147526 A KR 1020140147526A KR 20140147526 A KR20140147526 A KR 20140147526A KR 20150050432 A KR20150050432 A KR 20150050432A
Authority
KR
South Korea
Prior art keywords
film
silicon
group
silicon oxynitride
processed
Prior art date
Application number
KR1020140147526A
Other languages
English (en)
Other versions
KR101874667B1 (ko
Inventor
아키라 시미즈
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150050432A publication Critical patent/KR20150050432A/ko
Application granted granted Critical
Publication of KR101874667B1 publication Critical patent/KR101874667B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

본 발명은, 산소 함유 활성종을 사용하지 않고 실리콘 산탄질화물막을 성막하는 것을 가능하게 하고, 또한, 카본 및/또는 질소를 고농도로 함유시키는 것이 가능한 실리콘 산탄질화물막의 성막 방법을 제공하는 것이다. 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 포함하는 가스를 공급하고(스텝 1), 피처리면 위에 카본 전구체를 포함하는 가스를 공급하고(스텝 3), 스텝 1 및 스텝 3을 거친 피처리면 위에 질화 가스를 공급하고(스텝 5), 스텝 1, 스텝 3, 스텝 5에 의해, 피처리면 위에 산화 공정을 거치지 않고 실리콘 산탄질화물막을 형성한다.

Description

실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치{METHOD AND APPARATUS FOR FORMING SILICON OXYCARBONITRIDE FILM, SILICON OXYCARBIDE FILM AND SILICON OXYNITRIDE FILM}
본 발명은, 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치에 관한 것이다.
반도체 집적 회로 장치의 미세화에 의해, 예를 들어 트랜지스터의 게이트간 기생 용량을 저감하기 위해서, SiO2보다 저유전율의 Low-k막을 사용한 Low-k 스페이서가 요구되고 있다. Low-k 스페이서에 사용되는 막으로서는, 일반적으로 SiOCN막이라고 불리는 실리콘 산탄질화물막이나, SiOC막이라고 불리는 실리콘 산탄화물막을 들 수 있다. 이들 SiOCN막이나 SiOC막을 CVD법이나 ALD법으로 성막하는 방법은, 예를 들어 특허문헌 1의 단락 0088 내지 0107에 기재되어 있다.
국제 공개 제2011/125395호
특허문헌 1에도 기재되어 있는 바와 같이, SiOCN막이나 SiOC막을 CVD법이나 ALD법을 사용하여 성막할 때에는, 카본 및 질소를 함유한 실리콘막을 형성하고, 이 카본 및 질소를 함유한 실리콘막을 산화함으로써 SiOCN막이나 SiOC막으로 한다. 산화에는 O2, O3, N2O, O2 플라즈마, O 라디칼과 같은 리액턴트(산소 함유 활성종)가 사용된다.
그러나, 산화에 사용되는 리액턴트(산소 함유 활성종)는, 산화력이 강하여, Si-C나, Si-N과 같은 결합을 산화시킨다. 이 때문에, 카본 및 질소를 고농도로 포함한 SiOCN막이나 카본을 고농도로 포함한 SiOC막을 성막하는 것이 어렵다.
예를 들어, 산소 함유 활성종을 사용하여 성막된 SiOCN막에 포함되는 카본 및 질소의 비율은 모두 10％ 미만의 수 ％ 정도에 그친다. 동일하게 산소 함유 활성종을 사용하여 성막된 SiOC막에 포함되는 카본의 비율은, 10％ 미만의 수 ％ 정도에 그친다.
본 발명은, 산소 함유 활성종을 사용하지 않고 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막을 성막하는 것을 가능하게 하고, 또한, 카본 및/또는 질소를, 고농도로 함유시키는 것이 가능한 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치를 제공한다.
본 발명의 제1 형태에 관한 실리콘 산탄질화물막의 성막 방법은, 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 포함하는 가스를 공급하는 제1 공정과, 상기 피처리면 위에 카본 전구체를 포함하는 가스를 공급하는 제2 공정과, 상기 제1 공정 및 상기 제2 공정을 거친 상기 피처리면 위에 질화 가스를 공급하는 제3 공정을 구비하고, 상기 제1 공정 내지 상기 제3 공정에 의해, 상기 피처리면 위에, 산화 공정을 거치지 않고 실리콘 산탄질화물막을 형성한다.
본 발명의 제2 형태에 관한 실리콘 산탄화물막의 성막 방법은, 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 포함하는 가스를 공급하는 제1 공정과, 상기 피처리면 위에 카본 전구체를 포함하는 가스를 공급하는 제2 공정과, 상기 제1 공정 및 상기 제2 공정에 의해, 상기 피처리면 위에 산화 공정을 거치지 않고, 실리콘 산탄화물막을 형성한다.
본 발명의 제3 형태에 관한 실리콘 산질화물막의 성막 방법은, 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 공급하는 제1 공정과, 상기 제1 공정을 거친 상기 피처리면 위에 질화 가스를 공급하는 제2 공정을 구비하고, 상기 제1 공정 및 상기 제2 공정에 의해, 상기 피처리면 위에 산화 공정을 거치지 않고 실리콘 산질화물막을 형성한다.
본 발명의 제4 형태에 관한 성막 장치는, 피처리체 위에 실리콘 산탄질화물막, 또는 실리콘 산탄화물막, 또는 실리콘 산질화물막을 성막하는 성막 장치로서, 상기 실리콘 산탄질화물막, 또는 상기 실리콘 산탄화물막, 또는 상기 실리콘 산질화물막이 형성되는 피처리면을 가진 상기 피처리체를 수용하는 처리실과, 상기 처리실 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구와, 상기 처리 가스 공급 기구를 제어하는 컨트롤러를 구비하고, 상기 컨트롤러가, 제1 형태에 관한 실리콘 산탄질화물막의 성막 방법, 또는 제2 형태에 관한 실리콘 산탄화물막의 성막 방법, 또는 제3 형태에 관한 실리콘 산질화물막의 성막 방법이 실시되도록 상기 처리 가스 공급 기구를 제어한다.
본 발명에 의하면, 산소 함유 활성종을 사용하지 않고 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막을 성막하는 것을 가능하게 하고, 또한, 카본 및/또는 질소를, 고농도로 함유시키는 것이 가능한 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법의 시퀀스의 일례를 도시하는 흐름도이다.
도 2는 처리 가스의 공급 예를 도시하는 타이밍 차트이다.
도 3a 내지 도 3c는 시퀀스 중의 피처리체의 상태를 모식적으로 도시하는 모식도이다.
도 4a 내지 도 4s는 산소를 포함한 기를 가진 실리콘 전구체의 화학식을 도시하는 도면이다.
도 5는 카르보닐기가 결합되어 있는 실리콘이 흡착, 또는 퇴적된 상태를 모식적으로 도시하는 도면이다.
도 6은 본 발명의 제2 실시 형태에 따른 실리콘 산탄화물막의 성막 방법에서의 처리 가스의 공급의 일례를 나타내는 타이밍 차트이다.
도 7은 본 발명의 제3 실시 형태에 따른 실리콘 산질화물막의 성막 방법에서의 처리 가스의 공급의 일례를 나타내는 타이밍 차트이다.
도 8은 본 발명의 제4 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법에서의 처리 가스의 공급의 일례를 나타내는 타이밍 차트이다.
도 9는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제1 변형예를 나타내는 타이밍 차트이다.
도 10은 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제2 변형예를 나타내는 타이밍 차트이다.
도 11은 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제3 변형예를 나타내는 타이밍 차트이다.
도 12a는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제4 변형예를 나타내는 타이밍 차트이다.
도 12b는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제5 변형예를 나타내는 타이밍 차트이다.
도 12c는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제6 변형예를 나타내는 타이밍 차트이다.
도 13은 본 발명의 제5 실시 형태에 따른 성막 장치의 제1 예를 개략적으로 도시하는 종단면도이다.
도 14는 본 발명의 제5 실시 형태에 따른 성막 장치의 제2 예를 개략적으로 나타내는 수평 단면도이다.
이하, 본 발명의 다양한 실시 형태를, 도면을 참조하여 설명한다. 또한, 전 도면에 걸쳐 공통의 부분에는 공통의 참조 부호를 붙인다.
(제1 실시 형태: 실리콘 산탄질화물(SiOCN)막의 성막 방법)
도 1은 본 발명의 제1 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법의 시퀀스의 일례를 도시하는 흐름도이고, 도 2는 처리 가스의 공급예를 도시하는 타이밍 차트, 도 3a 내지 도 3c는 시퀀스 중의 피처리체의 상태를 모식적으로 도시하는 모식도이다.
먼저, 피처리체를, 성막 처리를 실시하는 성막 장치의 처리실 내에 반입한다. 이어서, 처리실 내에서, 도 1 및 도 2의 스텝 1에 기재한 바와 같이, 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 포함하는 가스를 공급한다. 피처리체의 일례는, 도 3a에 도시한 바와 같이, 실리콘 웨이퍼(1)이다. 이에 의해, 실리콘 웨이퍼(1)의 피처리면 위에는, 산소(O)가 결합되어 있는 실리콘(Si)이 흡착, 또는 퇴적된다. 실리콘 웨이퍼(1)의 피처리면, 즉 실리콘 산탄질화물막이 성막되는 하지로서는, 실리콘 등의 도전체나 실리콘 산화물막 등의 절연체 중 어느 것이어도 상관없다.
제1 실시 형태에서는, 실리콘 전구체에, 산소를 포함한 기를 가진 것을 사용한다. 산소를 포함한 기를 가진 실리콘 전구체의 일례는, 디에틸아미노디메틸에톡시실란(DEADMEOS)이다. DEADMEOS는, 산소를 포함한 기로서 알콕시기(-OR)를 갖는다. DEADMEOS에서의 알콕시기는, 에톡시기(-OC2H5)이다.
스텝 1의 처리 조건의 일례는,
DEADMEOS 유량: 300sccm
처리 시간: 1min
처리 온도: 400℃
처리 압력: 133Pa(1Torr)
이다. 또한, 본 명세서에서는, 1Torr를 133 Pa이라 정의한다.
이어서, 도 1 및 도 2의 스텝 2에 기재한 바와 같이, 불활성 가스를 사용하여 처리실 내를 퍼지한다. 불활성 가스의 일례는 아르곤(Ar) 가스이다.
이어서, 도 1 및 도 2의 스텝 3에 기재한 바와 같이, 실리콘 전구체가 공급된 실리콘 웨이퍼(1)의 피처리면 위에 카본 전구체를 포함하는 가스를 공급한다. 카본 전구체의 일례는 헥산(C6H14)이다. 이에 의해, 도 3b에 도시한 바와 같이, 실리콘 웨이퍼(1)의 피처리면 위에서는, Si에 결합되어 있던 치환기의 일부가 탄화수소기(R)로 치환된다. 도 3a 및 도 3b에서는, Si에 결합되어 있던 치환기인 수소(H)가 탄화수소기(R)로 치환되는 예가 나타나 있다.
이와 같이, Si에 결합되어 있던 치환기가 탄화수소기(R)로 치환됨으로써, 실리콘 웨이퍼(1)의 피처리면 위에 흡착 또는 퇴적되어 있던 실리콘에는, 산소(O) 외에도 카본(C)이 결합된다.
스텝 3의 처리 조건의 일례는,
헥산 유량: 200sccm
처리 시간: 1min
처리 온도: 400℃
처리 압력: 133Pa(1Torr)
이다.
이어서, 도 1 및 도 2의 스텝 4에 기재한 바와 같이, 불활성 가스를 사용하여 처리실 내를 퍼지한다.
이어서, 도 1 및 도 2의 스텝 5에 기재한 바와 같이, 카본 전구체가 공급된 실리콘 웨이퍼(1)의 피처리면 위에 질화 가스를 공급한다. 질화 가스의 일례는 암모니아(NH3)이다. 이에 의해, 도 3c에 도시한 바와 같이, 실리콘 웨이퍼(1)의 피처리면 위에서는, Si에 결합되어 있던 탄화수소기(R)의 일부가, 아미노기(NH)로 치환된다.
이와 같이, Si에 결합되어 있던 탄화수소기(R)의 일부가, 아미노기(NH)로 치환됨으로써, 실리콘 웨이퍼(1)의 피처리면 위에 흡착 또는 퇴적되어 있던 실리콘에는, 산소(O), 카본(C) 외에, 질소(N)가 결합된다.
스텝 5의 처리 조건의 일례는,
NH3 유량: 1000sccm
처리 시간: 3min
처리 온도: 400℃
처리 압력: 133Pa(1Torr)
이다.
이어서, 도 1 및 도 2의 스텝 6에 기재한 바와 같이, 불활성 가스를 사용하여 처리실 내를 퍼지한다. 여기까지의 스텝 1부터 스텝 6까지가 1 사이클이다.
이어서, 도 1의 스텝 7에 기재한 바와 같이, 실리콘 산탄질화물막의 막 두께가 설계값에 도달했는지를 판단한다. 이것을 위해서는, 예를 들어 설계값의 막 두께에 도달하는 사이클 수, 즉 설정 사이클 수를 미리 설정해 두고, 사이클 수가 설정 사이클 수에 도달했는지를 판단하면 된다. 사이클 수가 설정 사이클 수에 도달하지 않은 경우("아니오")에는, 다시 스텝 1에 돌아가서, 스텝 1 내지 스텝 6을 반복한다. 설정 사이클 수에 도달한 경우("예")에는, 실리콘 산탄질화물막의 성막을 종료한다.
이러한 제1 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법에 의하면, 실리콘 전구체에 산소를 포함한 기를 가진 것을 사용한다. 이 때문에, 실리콘막을 성막할 때, 산소를 포함한 실리콘막을 피처리면 위에 성막할 수 있다(스텝 1). 이 후, 산소를 포함한 실리콘막에 카본(스텝 3)과 질소(스텝 5)를 포함시켜 나간다. 따라서, 실리콘 웨이퍼(1)의 피처리면을 산화하는 산화 공정을 거치지 않고, 실리콘 웨이퍼(1)의 피처리면 위에 실리콘 산탄질화물(SiOCN)막을 성막할 수 있다.
이와 같이, 산화 공정을 거치지 않고 SiOCN막을 성막할 수 있음으로써, 산화 공정을 거쳐서 SiOCN막을 성막하는 경우에 비해 Si-C나 Si-N과 같은 결합을 산화시키는 사정을 억제할 수 있다. 따라서, 산소 함유 활성종(O2, O3, N2O, O2 플라즈마, O 라디칼 등)을 사용하지 않고 SiOCN막을 성막하는 것이 가능하게 되어, 카본 및 질소를 고농도로 포함한 SiOCN막을 성막하는 것이 가능하게 된다는 이점을 얻을 수 있다.
이러한 제1 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법에 의하면, 예를 들어 산화 공정을 거쳐서 성막되는 SiOCN막에서는 어려웠던, SiOCN막에 포함되는 카본 및 질소의 비율이 모두 10％ 이상인 SiOCN막을 얻는 것도 가능하다.
<산소를 포함한 기를 가진 실리콘 전구체의 예>
이어서, 산소를 포함한 기를 가진 실리콘 전구체의 예에 대하여 설명한다.
도 4a 내지 도 4s는, 산소를 포함한 기를 가진 실리콘 전구체의 화학식을 도시하는 도면이다.
제1 실시 형태에서는, 산소를 포함한 기를 가진 실리콘 전구체로서, DEADMEOS를 사용하였다. DEADMEOS의 화학식을 도 4a에 도시한다.
도 4a에 도시한 바와 같이, DEADMEOS는, 4개의 실리콘의 결합수(結合手)에, 에톡시기, 아미노기, 2개의 메틸기가 각각 결합하고 있다. 산소를 포함한 기는, 에톡시기이다.
산소를 포함한 기를 가진 실리콘 전구체로서는, DEADMEOS 외에, 이하의 것을 사용할 수 있다.
디에틸아미노메틸에톡시실란(DEAMEOS: 도 4b)
디에틸아미노에틸에톡시실란(DEAEEOS: 도 4c)
디에틸아미노디에틸에톡시실란(DEADEEOS: 도 4d)
디에틸아미노에틸메틸에톡시실란(DEAEMEOS: 도 4e)
디에틸아미노에톡시실란(DEAEOS: 도 4f)
디이소프로필아미노메틸에톡시실란(DiPAMEOS: 도 4g)
디이소프로필아미노디메틸에톡시실란(DiPADMEOS: 도 4h)
디이소프로필아미노에틸에톡시실란(DiPAEEOS: 도 4i)
디이소프로필아미노디에틸에톡시실란(DiPADEEOS: 도 4j)
디이소프로필아미노에틸메틸에톡시실란(DiPAEMEOS: 도 4k)
디이소프로필아미노에톡시실란(DiPAEOS: 도 4l)
모노클로로메틸에톡시실란(MCMEOS: 도 4m)
모노클로로디메틸에톡시실란(MCDMEOS: 도 4n)
모노클로로에틸에톡시실란(MCEEOS: 도 4o)
모노클로로디에틸에톡시실란(MCDEEOS: 도 4p)
모노클로로에틸메틸에톡시실란(MCEMEOS: 도 4q)
모노클로로에톡시실란(MCEOS: 도 4r)
이 실리콘 전구체는, 실리콘의 결합수 중 적어도 하나에 산소를 포함한 기, 예를 들어 에톡시기가 결합하고 있다. 또한, 실리콘의 그 밖의 결합수에는, 수소, 탄화수소기, 아미노기 및 할로겐 중 적어도 하나가 결합하고 있다. 또한, 할로겐은, 상기의 예에서는 염소(Cl)이다.
<산소를 포함한 기의 예>
이어서, 산소를 포함한 기의 예에 대하여 설명한다.
제1 실시 형태에서는, 실리콘에 결합되는 산소를 포함한 기로서, -OR(R은 치환기)로 나타내는 알콕시기를 예시하였다. 알콕시기의 일례는, -OC2H5로 표기되는 에톡시기이었다.
그러나, 산소를 포함한 기는, 알콕시기에 한정되는 것은 아니다. 예를 들어, -C(=O)R(R은 치환기)로 표기되는 카르보닐기이어도 된다. 도 5에, 실리콘 웨이퍼(1)의 피처리면 위에 카르보닐기가 결합되어 있는 실리콘이 흡착, 또는 퇴적된 상태를 모식적으로 도시한다.
카르보닐기를 가진 실리콘 전구체의 예로서는, 도 4s에 도시하는 아세틸디에틸아미노실란을 들 수 있다. 아세틸디에틸아미노실란은 카르보닐기로서 아세틸기를 갖고 있다. 이와 같이, 산소를 포함한 기는 카르보닐기이어도 된다.
(제2 실시 형태: 실리콘 산탄화물(SiOC)막의 성막 방법)
제1 실시 형태에서는, 실리콘 산탄질화물(SiOCN)막을 성막하는 예를 설명하였다. 제2 실시 형태는, 실리콘 산탄화물(SiOC)막을 성막하는 예이다.
도 6은 본 발명의 제2 실시 형태에 따른 실리콘 산탄화물막의 성막 방법에서의 처리 가스의 공급의 일례를 도시하는 타이밍 차트이다.
도 6에 도시한 바와 같이, 예를 들어 도 1 및 도 2를 참조하여 설명한 제1 실시 형태에서의 스텝 5(질소 도입) 및 스텝 6(퍼지)을 생략하고, 스텝 1 내지 스텝 4를 1 사이클로 하여, 이 1 사이클을 설정 횟수 반복하면, 실리콘 산탄화물(SiOC)막을 성막할 수 있다.
이와 같이 하여 성막된 SiOC막이라면, 실리콘 전구체로 산소를 포함한 기를 가진 것을 사용한다. 이 때문에, 실리콘 웨이퍼(1)의 피처리면을 산화하는 산화 공정을 거치지 않고, 실리콘 웨이퍼(1)의 피처리면 위에 SiOC막을 성막할 수 있다.
따라서, 산화 공정을 거쳐서 SiOC막을 성막하는 경우에 비해 Si-C와 같은 결합을 산화시키는 것을 억제할 수 있어, 카본을 고농도로 포함한 SiOC막을 성막할 수 있다.
제2 실시 형태에 따른 실리콘 산탄화물막의 성막 방법에 의하면, 예를 들어 산화 공정을 거쳐서 성막되는 SiOC막에서는 어려웠던, SiOC막에 포함되는 카본의 비율이 10％ 이상인 SiOC막을 얻는 것도 가능하다.
(제3 실시 형태: 실리콘 산질화물(SiON)막의 성막 방법)
제3 실시 형태는, 실리콘 산질화물(SiON)막을 성막하는 예이다.
도 7은 본 발명의 제3 실시 형태에 따른 실리콘 산질화물막의 성막 방법에서의 처리 가스의 공급의 일례를 도시하는 타이밍 차트이다.
도 7에 도시한 바와 같이, 예를 들어 도 1 및 도 2를 참조하여 설명한 스텝 3(카본 도입) 및 스텝 4를 생략하고, 스텝 1, 스텝 2, 스텝 5 및 스텝 6을 1 사이클로 하여, 이 1 사이클을 설정 횟수 반복하면, 실리콘 산질화물(SiON)막을 성막할 수 있다.
이와 같이 하여 성막된 SiON막이라면, 실리콘 전구체로 산소를 포함한 기를 가진 것을 사용하므로, 실리콘 웨이퍼(1)의 피처리면을 산화하는 산화 공정을 거치지 않고, 실리콘 웨이퍼(1)의 피처리면 위에 SiON막을 성막할 수 있다.
따라서, 산화 공정을 거쳐서 SiON막을 성막하는 경우에 비해 Si-N과 같은 결합을 산화시키는 것을 억제할 수 있으므로, 질소를 고농도로 포함한 SiON막을 성막할 수 있다.
제3 실시 형태에 따른 실리콘 산질화물막의 성막 방법에 의하면, 예를 들어 산화 공정을 거쳐서 성막되는 SiON막에서는 어려웠던, SiON막에 포함되는 질소의 비율이 10％ 이상인 SiON막을 얻는 것도 가능하다.
(제4 실시 형태: 전구체의 공급 타이밍의 변형예)
제4 실시 형태는, 실리콘 전구체 및 카본 전구체의 공급 타이밍의 변형에 관한 것이다.
<실리콘 산탄질화물(SiOCN)막의 성막 방법>
도 8은 본 발명의 제4 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법에서의 처리 가스의 공급의 일례를 도시하는 타이밍 차트이다.
제4 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법이, 제1 실시 형태에 따른 실리콘 산탄질화물막의 성막 방법과 다른 점은, 스텝 3을 스텝 1 후에 실시하고 있었던 점을, 스텝 3을 스텝 1과 오버랩시켜서 실시하는 것이다.
이와 같이, 성막된 막에, 카본을 도입하는 것을 목적으로 하는 스텝 3은, 산소를 포함한 실리콘막의 성막을 목적으로 하는 스텝 1과 오버랩, 본 예에서는 동시에 행하는 것도 가능하다.
이러한 제4 실시 형태이면, 산소를 포함한 기를 가진 실리콘 전구체와, 카본 전구체를, 실리콘 웨이퍼(1)의 피처리면 위에 동시에 공급한다. 이 때문에, 실리콘 웨이퍼(1)의 피처리면 위에는, 산소와 카본을 포함한 실리콘막이 성막되게 된다.
이와 같이 산소와 카본을 포함한 실리콘막이 흡착, 또는 퇴적된 피처리면 위에 질화 가스를 공급하면, 산소, 카본 및 질소를 함유한 SiOCN막을 성막할 수 있다.
이와 같이 하여 성막된 SiOCN막이어도, 산화 공정을 거치지 않고 성막할 수 있으므로, 제1 실시 형태와 마찬가지로, 카본 및 질소를 고농도, 예를 들어 SiOCN막에 포함되는 카본 및 질소의 비율이 모두 10％ 이상인 SiOCN막을 얻을 수 있다는 이점을 얻을 수 있다.
또한, 제4 실시 형태에 의하면, 스텝 3을 스텝 1에 이어서 순차적으로 실시하는 제1 실시 형태와 비교하여, 스텝 3과 스텝 1을 오버랩시켜서 실시하므로, 1 사이클에 필요로 하는 시간을 단축할 수 있어, 스루풋의 향상에 유리하다는 이점을 더 얻을 수 있다.
<실리콘 산탄화물(SiOC)막의 성막 방법>
도 9는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제1 변형예를 도시하는 타이밍 차트이다.
도 9에 도시한 바와 같이, 제4 실시 형태에서, 도 7에 나타낸 스텝 5(질소 도입) 및 스텝 6(퍼지)을 생략하면, 제2 실시 형태와 마찬가지로, SiOC막을 성막할 수 있다.
이와 같이 제4 실시 형태에서도, SiOCN막뿐만 아니라, SiOC막을 성막하는 것이 가능하다.
<실리콘 산탄질화물(SiOCN)막의 성막 방법>
도 10은 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제2 변형예를 도시하는 타이밍 차트이다.
도 10에 도시한 바와 같이, 스텝 1과 스텝 3은, 완전히 오버랩시키지 않아도, 일부를 오버랩시키는 것도 가능하다. 본 변형예에서는, 산소를 포함한 기를 가진 실리콘 전구체의 공급을 개시한 후, 늦게 카본 전구체의 공급을 개시한다. 그리고, 실리콘 전구체의 공급과 카본 전구체의 공급을 동시에 행한 후, 실리콘 전구체의 공급을 정지하고, 카본 전구체만의 공급을 행한다. 이 후, 카본 전구체의 공급을 정지하고, 퍼지(스텝 4)를 행하고, 스텝 5에 기재된 질소를 도입하는 스텝으로 진행한다.
제4 실시 형태는, 본 제2 변형예와 같이 변형되는 것이 가능하다.
<실리콘 산탄화물(SiOC)막의 성막 방법>
도 11은 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제3 변형예를 도시하는 타이밍 차트이다.
도 11에 도시한 바와 같이, 도 10에 도시한 제2 변형예로부터, 스텝 5 및 스텝 6을 생략하면, 제2 실시 형태와 같이, SiOCN막이 아니라 SiOC막을 성막할 수 있다.
제4 실시 형태는, 본 제3 변형예와 같이 변형되는 것이 가능하다.
<스텝 1과 스텝 3의 오버랩에 대해서>
도 12a는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제4 변형예를 도시하는 타이밍 차트이다.
도 12a에 도시한 바와 같이, 스텝 1과 스텝 3의 오버랩 시에, 예를 들어 산소를 포함한 기를 가진 실리콘 전구체와, 카본 전구체를 동시에 공급하고, 카본 전구체에 대해서는, 실리콘 전구체보다 먼저 공급을 정지하도록 해도 된다.
도 12b는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제5 변형예를 도시하는 타이밍 차트이다.
또한, 도 12b에 도시한 바와 같이, 스텝 1과 스텝 3의 오버랩 시에, 예를 들어 산소를 포함한 기를 가진 실리콘 전구체를, 카본 전구체보다 먼저 공급을 개시하고, 도중에 카본 전구체의 공급을 공급하고, 공급의 정지 시에는, 실리콘 전구체와 카본 전구체에서 동시에 행하도록 해도 된다.
도 12c는 본 발명의 제4 실시 형태에서의 처리 가스의 공급의 제6 변형예를 도시하는 타이밍 차트이다.
또한, 도 12c에 도시한 바와 같이, 스텝 1과 스텝 3의 오버랩 시에, 예를 들어 산소를 포함한 기를 가진 실리콘 전구체를, 카본 전구체보다 먼저 공급을 개시하고, 도중에 카본 전구체의 공급을 개시하고, 카본 전구체에 대해서는 실리콘 전구체보다 먼저 공급을 정지하도록 해도 된다.
스텝 1과 스텝 3은, 완전히 오버랩시킬 필요는 없고, 예를 들어 함유시키는 카본의 농도에 따라, 카본 전구체의 공급 시간을 변경할 수 있다.
(제5 실시 형태: 성막 장치)
이어서, 본 발명의 제1 내지 제4 실시 형태에 따른 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법을 실시하는 성막 장치의 예를, 본 발명의 제5 실시 형태로서 설명한다.
<성막 장치: 제1 예>
도 13은 본 발명의 제5 실시 형태에 따른 성막 장치의 제1 예를 개략적으로 도시하는 종단면도이다.
도 13에 도시한 바와 같이, 성막 장치(100)는, 하단이 개구된 천장이 있는 원통체 형상의 처리실(101)을 갖고 있다. 처리실(101)의 전체는, 예를 들어 석영에 의해 형성되어 있다. 처리실(101) 내의 천장에는, 석영제의 천장판(102)이 설치되어 있다. 처리실(101)의 하단 개구부에는, 예를 들어 스테인레스 스틸에 의해 원통체 형상으로 성형된 매니폴드(103)가 O링 등의 시일 부재(104)를 통해 연결되어 있다.
매니폴드(103)는, 처리실(101)의 하단을 지지하고 있다. 매니폴드(103)의 하방으로부터는, 종형 웨이퍼 보트(105)가 처리실(101) 내에 삽입된다. 종형 웨이퍼 보트(105)는, 복수개의 도시하지 않은 지지 홈이 형성된 로드(106)를 복수개 갖고 있으며, 상기 지지 홈에 피처리체로서 복수매, 예를 들어 50 내지 100매의 반도체 기판, 본 예에서는, 실리콘 웨이퍼(1)의 주연부의 일부를 지지시킨다. 이에 의해, 종형 웨이퍼 보트(105)에는, 실리콘 웨이퍼(1)가 다단으로 적재된다.
종형 웨이퍼 보트(105)는, 석영제의 보온통(107)을 개재하여 테이블(108) 위에 적재된다. 테이블(108)은, 매니폴드(103)의 하단 개구부를 개폐하는, 예를 들어 스테인레스 스틸제의 덮개부(109)를 관통하는 회전축(110) 위에 지지된다. 회전축(110)의 관통부에는, 예를 들어 자성 유체 시일(111)이 설치되어, 회전축(110)을 기밀하게 시일하면서 회전 가능하게 지지하고 있다. 덮개부(109)의 주변부와 매니폴드(103)의 하단부의 사이에는, 예를 들어 O링으로 이루어지는 시일 부재(112)가 개재 설치되어 있다. 이에 의해 처리실(101) 내의 시일성이 유지되어 있다. 회전축(110)은, 예를 들어 보트 엘리베이터 등의 승강 기구(도시하지 않음)에 지지된 아암(113)의 선단에 설치되어 있다. 이에 의해, 웨이퍼 보트(105) 및 덮개부(109) 등은, 일체적으로 승강되어 처리실(101) 내에 대해 삽입 분리된다.
성막 장치(100)는, 처리실(101) 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구(114) 및 처리실(101) 내에, 불활성 가스를 공급하는 불활성 가스 공급 기구(115)를 갖고 있다.
본 예의 처리 가스 공급 기구(114)는, 질화 가스 공급원(117a), 실리콘 전구체를 포함하는 가스 공급원(117b) 및 카본 전구체를 포함하는 가스 공급원(117c)을 포함하고 있다.
또한, 불활성 가스 공급 기구(115)는, 불활성 가스 공급원(120)을 포함하고 있다. 질화 가스의 일례는 암모니아, 실리콘 전구체의 일례는 DEADMEOS, 카본 전구체의 일례는 헥산, 불활성 가스의 일례는 아르곤이다.
질화 가스 공급원(117a)은, 유량 제어기(121a) 및 개폐 밸브(122a)를 통해 분산 노즐(123a)에 접속되어 있다. 마찬가지로, 실리콘 전구체를 포함하는 가스 공급원(117b)은, 유량 제어기(121b) 및 개폐 밸브(122b)를 통해 분산 노즐(123b)(도 13에는 도시되어 있지 않음)에 접속되어 있다. 마찬가지로, 카본 전구체를 포함하는 가스 공급원(117c)은, 유량 제어기(121c) 및 개폐 밸브(122c)를 통해 분산 노즐(123c)에 접속되어 있다.
분산 노즐(123a 내지 123c)은, 석영관으로 이루어지고, 매니폴드(103)의 측벽을 내측으로 관통하여 상측 방향으로 굴곡되어 수직으로 연장된다. 분산 노즐(123a 내지 123c)의 수직 부분에는, 복수의 가스 토출 구멍(124)이 소정의 간격을 두고 형성되어 있다. 이에 의해, 각 가스는, 가스 토출 구멍(124)으로부터 수평 방향으로 처리실(101) 내를 향해 대략 균일하게 토출된다.
불활성 가스 공급원(120)은, 유량 제어기(121d) 및 개폐 밸브(122d)를 통해 노즐(128)에 접속되어 있다. 노즐(128)은 매니폴드(103)의 측벽을 관통하고, 그 선단으로부터 불활성 가스를, 수평 방향으로 처리실(101) 내를 향해 토출시킨다.
처리실(101) 내의, 분산 노즐(123a 내지 123c)에 대하여 반대측의 부분에는, 처리실(101) 내를 배기하기 위한 배기구(129)가 형성되어 있다. 배기구(129)는, 처리실(101)의 측벽을 상하 방향으로 깎아냄으로써 가늘고 길게 형성되어 있다. 처리실(101)의 배기구(129)에 대응하는 부분에는, 배기구(129)를 덮도록 단면이 역 ㄷ자 형상으로 성형된 배기구 커버 부재(130)가 용접에 의해 설치되어 있다. 배기구 커버 부재(130)는, 처리실(101)의 측벽을 따라 상방으로 연장되어 있고, 처리실(101)의 상방에 가스 출구(131)를 규정하고 있다. 가스 출구(131)에는, 진공 펌프 등을 포함하는 배기 기구(132)가 접속된다. 배기 기구(132)는, 처리실(101) 내를 배기함으로써 처리에 사용한 처리 가스의 배기 및 처리실(101) 내의 압력을 처리에 따른 처리 압력으로 한다.
처리실(101)의 외주에는 통체 형상의 가열 장치(133)가 설치되어 있다. 가열 장치(133)는, 처리실(101) 내에 공급된 가스를 활성화함과 함께, 처리실(101) 내에 수용된 피처리체, 본 예에서는 실리콘 웨이퍼(1)를 가열한다.
성막 장치(100)의 각 부의 제어는, 예를 들어 마이크로프로세서(컴퓨터)로 이루어지는 컨트롤러(150)에 의해 행하여진다. 컨트롤러(150)에는, 오퍼레이터가 성막 장치(100)를 관리하기 위해 커맨드의 입력 조작 등을 행하는 터치 패널이나, 성막 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(151)가 접속되어 있다.
컨트롤러(150)에는 기억부(152)가 접속되어 있다. 기억부(152)는, 성막 장치(100)에서 실행되는 각종 처리를 컨트롤러(150)의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 성막 장치(100)의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된다. 레시피는, 예를 들어 기억부(152) 내의 기억 매체에 기억된다. 기억 매체는, 하드 디스크나 반도체 메모리이어도 되고, CD-ROM, DVD, 플래시 메모리 등의 가반성인 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절히 전송시키도록 해도 된다. 레시피는, 필요에 따라, 유저 인터페이스(151)로부터의 지시 등으로 기억부(152)로부터 판독되고, 판독된 레시피에 따른 처리를 컨트롤러(150)가 실행함으로써, 성막 장치(100)는 컨트롤러(150)의 제어 하에 원하는 처리가 실시된다. 본 예에서는, 컨트롤러(150)의 제어 하에, 상기 제1 내지 제4 실시 형태에 따른 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법에 따른 처리가 실시된다.
본 발명의 실시 형태는, 도 13에 도시한 바와 같은 성막 장치(100)를 사용함으로써 실시할 수 있다.
<성막 장치: 제2 예>
도 14는 본 발명의 제5 실시 형태에 따른 성막 장치의 제2 예를 개략적으로 도시하는 수평 단면도이다.
성막 장치로서는 도 13에 도시된 바와 같은 종형 뱃치식에 한정되는 것은 아니다. 예를 들어, 도 14에 도시하는 바와 같은 수평형 뱃치식이어도 된다.
도 14에는 수평형 뱃치식의 성막 장치(200)의 처리실의 수평 단면이 개략적으로 도시되어 있다. 성막 장치(200)는, 턴테이블(201) 위에, 예를 들어 6매의 실리콘 웨이퍼(1)를 적재하고, 6매의 실리콘 웨이퍼(1)에 대하여 성막 처리를 행한다. 턴테이블(201)은 실리콘 웨이퍼(1)를 적재한 상태에서, 예를 들어 시계 방향으로 회전된다. 성막 장치(200)의 처리실은 7개의 처리 스테이지로 나뉘어져 있고, 턴테이블(201)이 회전함으로써, 실리콘 웨이퍼(1)는 7개의 처리 스테이지를 순서대로 돈다.
제1 처리 스테이지(PS0)는, 실리콘 웨이퍼(1)를 처리실 내에 반입, 반출하는 반입 반출 스테이지이다. 실리콘 웨이퍼(1)는, 제1 처리 스테이지(PS0)에서, 턴테이블(201) 위에 적재된다. 제1 처리 스테이지(PS0)의 다음은, 제2 처리 스테이지(PS1)이다.
제2 처리 스테이지(PS1)는, 도 1에 도시한 스텝 1, 즉, 산소를 포함하는 실리콘막을 성막하는 성막 스테이지이다. 제2 처리 스테이지(PS1)의 상방에는, 가스 도입관(202a)이 배치되어 있다. 가스 도입관(202a)은, 턴테이블(201)에 적재되어서 돌아 온 실리콘 웨이퍼(1)의 피처리면 위를 향해 처리 가스를 공급한다. 본 예에서는, 처리 가스는 산소를 포함한 기를 가진 실리콘 전구체를 포함하는 가스이다. 예를 들어, DEADMEOS를 포함하는 가스이다. 제2 처리 스테이지(PS1)의 하류측에는 배기구(203)가 형성되어 있다. 제2 처리 스테이지(PS1)의 다음은, 제3 처리 스테이지(PS2)이다.
제3 처리 스테이지(PS2)는, 도 1에 도시한 스텝 2, 즉, 퍼지 스테이지이다. 제3 처리 스테이지(PS2)는 협소한 공간으로 되어 있으며, 실리콘 웨이퍼(1)는 협소한 공간 속을 턴테이블에 적재된 상태에서 빠져나간다. 협소한 공간의 내부에는, 처리 가스 도입관(202b)으로부터 불활성 가스가 공급된다. 불활성 가스의 예는 아르곤 가스이다. 제3 처리 스테이지(PS2)의 다음은, 제4 처리 스테이지(PS3)이다.
제4 처리 스테이지(PS3)는, 도 1에 도시한 스텝 3, 즉 카본을 도입하는 카본 도입 스테이지이다. 제4 처리 스테이지(PS3)에서는, 가스 도입관(202c)으로부터, 턴테이블(201)에 적재되어서 돌아 온 실리콘 웨이퍼(1)의 피처리면 위를 향해 카본 전구체를 포함하는 가스가 공급된다. 카본 전구체는, 본 예에서는 헥산이다. 제4 처리 스테이지(PS3)의 하류측에는 배기구(203)가 형성되어 있다. 제4 처리 스테이지(PS3)의 다음은, 제5 처리 스테이지(PS4)이다.
제5 처리 스테이지(PS4)는, 도 1에 도시한 스텝 4, 즉, 퍼지 스테이지이다. 제5 처리 스테이지(PS4)에서, 실리콘 웨이퍼(1)는, 처리 가스 도입관(202d)으로부터 공급된 불활성 가스가 흐르는 협소한 공간 속을 턴테이블(201)에 적재된 상태에서 빠져나간다. 제5 처리 스테이지(PS4)의 다음은, 제6 처리 스테이지(PS5)이다.
제6 처리 스테이지(PS5)는, 도 1에 도시한 스텝 5, 즉 질소를 도입하는 질소 도입 스테이지이다. 제6 처리 스테이지(PS5)에서는, 가스 도입관(202e)으로부터 실리콘 웨이퍼(1)의 피처리면 위를 향해 질화 가스가 공급된다. 질화 가스의 예는, 암모니아 가스이다. 제6 처리 스테이지(PS5)의 하류측에도 배기구(203)가 형성되어 있다. 제6 처리 스테이지(PS5)의 다음은, 제7 처리 스테이지(PS6)이다.
제7 처리 스테이지(PS6)는, 도 1에 도시한 스텝 6, 즉, 퍼지 스테이지이다. 제7 처리 스테이지(PS6)에서도, 실리콘 웨이퍼(1)는, 처리 가스 도입관(202f)으로부터 공급된 불활성 가스가 흐르는 협소한 공간 속을 턴테이블(201)에 적재된 상태에서 빠져나간다. 제7 처리 스테이지(PS6)의 다음은, 제1 처리 스테이지(PS0)로 돌아간다.
이와 같이 성막 장치(200)에서는, 실리콘 웨이퍼(1)가 한바퀴 돌면, 도 1에 도시한 스텝 1 내지 스텝 6이 완료된다. 즉, 실리콘 웨이퍼(1)를 턴테이블(201)에 실어서 1회전시키면, 1 사이클이 완료된다. 설정 사이클 수에 도달하면, 실리콘 웨이퍼(1)는, 제1 처리 스테이지(PS0)에서, 처리실 내로부터 순차적으로 반출된다.
본 발명의 실시 형태는, 도 14에 도시하는 바와 같은 성막 장치(200)를 사용함으로써도 실시할 수 있다. 또한, 뱃치식에 한하지 않고, 매엽식의 성막 장치이어도, 본 발명의 실시 형태는 실시하는 것이 가능하다.
1 : 실리콘 웨이퍼 101 : 처리실
114 : 처리 가스 공급 기구 117a : 질화 가스 공급원
117a, 117b : 실리콘 전구체를 포함하는 가스 공급원
117c : 카본 전구체를 포함하는 가스 공급원
150 : 컨트롤러

Claims (20)

  1. 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 포함하는 가스를 공급하는 제1 공정과,
    상기 피처리면 위에 카본 전구체를 포함하는 가스를 공급하는 제2 공정과,
    상기 제1 공정 및 상기 제2 공정을 거친 상기 피처리면 위에 질화 가스를 공급하는 제3 공정을 구비하고,
    상기 제1 공정 내지 상기 제3 공정에 의해, 상기 피처리면 위에 산화 공정을 거치지 않고 실리콘 산탄질화물막을 형성하는, 실리콘 산탄질화물막의 성막 방법.
  2. 제1항에 있어서,
    상기 제2 공정은 상기 제1 공정의 후에 실시하는, 실리콘 산탄질화물막의 성막 방법.
  3. 제1항에 있어서,
    상기 제2 공정은 상기 제1 공정과 오버랩시켜서 실시하는, 실리콘 산탄질화물막의 성막 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산소를 포함한 기가 알콕시기 또는 카르보닐기인, 실리콘 산탄질화물막의 성막 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산소를 포함한 기를 가진 실리콘 전구체가 치환기를 더 갖고, 상기 치환기가 수소, 탄화수소기, 아미노기 및 할로겐 중 적어도 하나를 포함하는, 실리콘 산탄질화물막의 성막 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실리콘 산탄질화물막의 막 두께가 설계값에 도달할 때까지, 상기 제1 공정 내지 상기 제3 공정을 반복하는, 실리콘 산탄질화물막의 성막 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 실리콘 산탄질화물막에 포함되는 카본 및 질소의 비율이 모두 10％ 이상인, 실리콘 산탄질화물막의 성막 방법.
  8. 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 포함하는 가스를 공급하는 제1 공정과,
    상기 피처리면 위에 카본 전구체를 포함하는 가스를 공급하는 제2 공정을 구비하고,
    상기 제1 공정 및 상기 제2 공정에 의해, 상기 피처리면 위에 산화 공정을 거치지 않고 실리콘 산탄화물막을 형성하는, 실리콘 산탄화물막의 성막 방법.
  9. 제8항에 있어서,
    상기 제2 공정은 상기 제1 공정의 후에 실시하는, 실리콘 산탄화물막의 성막 방법.
  10. 제8항에 있어서,
    상기 제2 공정은 상기 제1 공정과 오버랩시켜서 실시하는, 실리콘 산탄화물막의 성막 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 산소를 포함한 기가 알콕시기 또는 카르보닐기인, 실리콘 산탄화물막의 성막 방법.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 산소를 포함한 기를 가진 실리콘 전구체가 치환기를 더 갖고, 상기 치환기가 수소, 탄화수소기, 아미노기 및 할로겐 중 적어도 하나를 포함하는, 실리콘 산탄화물막의 성막 방법.
  13. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 실리콘 산탄화물막의 막 두께가 설계값에 도달할 때까지, 상기 제1 공정 및 제2 공정을 반복하는, 실리콘 산탄화물막의 성막 방법.
  14. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 실리콘 산탄화물막에 포함되는 카본의 비율이 10％ 이상인, 실리콘 산탄화물막의 성막 방법.
  15. 피처리체의 피처리면 위에 산소를 포함한 기를 가진 실리콘 전구체를 공급하는 제1 공정과,
    상기 제1 공정을 거친 상기 피처리면 위에 질화 가스를 공급하는 제2 공정을 구비하고,
    상기 제1 공정 및 상기 제2 공정에 의해, 상기 피처리면 위에 산화 공정을 거치지 않고 실리콘 산질화물막을 형성하는, 실리콘 산질화물막의 성막 방법.
  16. 제15항에 있어서,
    상기 산소를 포함한 기가 알콕시기 또는 카르보닐기인, 실리콘 산질화물막의 성막 방법.
  17. 제15항 또는 제16항에 있어서,
    상기 산소를 포함한 기를 가진 실리콘 전구체가 치환기를 더 갖고, 상기 치환기가 수소, 탄화수소기, 아미노기 및 할로겐 중 적어도 하나를 포함하는, 실리콘 산질화물막의 성막 방법.
  18. 제15항 또는 제16항에 있어서,
    상기 실리콘 산질화물막의 막 두께가 설계값에 도달할 때까지, 상기 제1 공정 및 상기 제2 공정을 반복하는, 실리콘 산질화물막의 성막 방법.
  19. 제15항 또는 제16항에 있어서,
    상기 실리콘 산질화물막에 포함되는 질소의 비율이 10％ 이상인, 실리콘 산질화물막의 성막 방법.
  20. 피처리체 위에 실리콘 산탄질화물막, 실리콘 산탄화물막, 또는 실리콘 산질화물막을 성막하는 성막 장치로서,
    상기 실리콘 산탄질화물막, 상기 실리콘 산탄화물막, 또는 상기 실리콘 산질화물막이 형성되는 피처리면을 가진 상기 피처리체를 수용하는 처리실과,
    상기 처리실 내에, 처리에 사용하는 가스를 공급하는 처리 가스 공급 기구와,
    상기 처리 가스 공급 기구를 제어하는 컨트롤러를 구비하고,
    상기 컨트롤러가, 제1항에 기재된 실리콘 산탄질화물막의 성막 방법, 제8항에 기재된 실리콘 산탄화물막의 성막 방법, 또는 제15항에 기재된 실리콘 산질화물막의 성막 방법이 실시되도록 상기 처리 가스 공급 기구를 제어하는, 성막 장치.
KR1020140147526A 2013-10-29 2014-10-28 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치 KR101874667B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013224618A JP6246558B2 (ja) 2013-10-29 2013-10-29 シリコン酸炭窒化物膜、シリコン酸炭化物膜、シリコン酸窒化物膜の成膜方法および成膜装置
JPJP-P-2013-224618 2013-10-29

Publications (2)

Publication Number Publication Date
KR20150050432A true KR20150050432A (ko) 2015-05-08
KR101874667B1 KR101874667B1 (ko) 2018-07-04

Family

ID=52995913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140147526A KR101874667B1 (ko) 2013-10-29 2014-10-28 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치

Country Status (4)

Country Link
US (1) US9425038B2 (ko)
JP (1) JP6246558B2 (ko)
KR (1) KR101874667B1 (ko)
TW (1) TWI561667B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020131249A1 (en) * 2018-12-20 2020-06-25 Applied Materials, Inc. Oxidation reduction for sioc film
KR20220050854A (ko) * 2015-11-12 2022-04-25 에이에스엠 아이피 홀딩 비.브이. SiOCN 박막들의 형성

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016178991A1 (en) * 2015-05-02 2016-11-10 Applied Materials, Inc. Methods for depositing low k and low wet etch rate dielectric thin films
KR102412614B1 (ko) 2015-10-22 2022-06-23 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102458923B1 (ko) 2016-02-01 2022-10-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102378021B1 (ko) 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US10186420B2 (en) 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
CN110546302B (zh) * 2017-05-05 2022-05-27 Asm Ip 控股有限公司 用于受控形成含氧薄膜的等离子体增强沉积方法
CN115233183A (zh) 2017-05-16 2022-10-25 Asm Ip 控股有限公司 电介质上氧化物的选择性peald
JP6805347B2 (ja) * 2017-07-13 2020-12-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI761636B (zh) 2017-12-04 2022-04-21 荷蘭商Ａｓｍ Ｉｐ控股公司 電漿增強型原子層沉積製程及沉積碳氧化矽薄膜的方法
KR20200108248A (ko) * 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
US11186909B2 (en) * 2019-08-26 2021-11-30 Applied Materials, Inc. Methods of depositing low-K films
US20210225634A1 (en) * 2020-01-17 2021-07-22 Asm Ip Holding B.V. FORMATION OF SiCN THIN FILMS

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0360116A (ja) * 1989-07-28 1991-03-15 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
EP0605980A3 (en) * 1993-01-07 1995-08-02 Ramtron Int Corp Layering process for depositing silicon nitride and silicon oxynitride.
US6815332B2 (en) * 2002-10-30 2004-11-09 Asm Japan K.K. Method for forming integrated dielectric layers
JP2004288709A (ja) * 2003-03-19 2004-10-14 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
US8530361B2 (en) 2006-05-23 2013-09-10 Air Products And Chemicals, Inc. Process for producing silicon and oxide films from organoaminosilane precursors
US7939422B2 (en) * 2006-12-07 2011-05-10 Applied Materials, Inc. Methods of thin film process
JP4924437B2 (ja) * 2007-02-16 2012-04-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5575582B2 (ja) 2007-12-26 2014-08-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20100081293A1 (en) * 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
JP2011018718A (ja) * 2009-07-08 2011-01-27 Ube Industries Ltd ジアルキルアミノ基を有する気相成長用シリコン原料及び当該材料を用いたシリコン含有薄膜の製造方法
JP5011370B2 (ja) 2009-12-15 2012-08-29 株式会社コナミデジタルエンタテインメント データ再現プログラム、データ再現装置、データ再現方法
JP5374638B2 (ja) 2010-04-09 2013-12-25 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
CN103620745B (zh) * 2011-08-25 2016-09-21 株式会社日立国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP5806612B2 (ja) 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
JP5758829B2 (ja) 2012-03-27 2015-08-05 東京エレクトロン株式会社 ボロン含有シリコン酸炭窒化膜の形成方法およびシリコン酸炭窒化膜の形成方法
US9234276B2 (en) * 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220050854A (ko) * 2015-11-12 2022-04-25 에이에스엠 아이피 홀딩 비.브이. SiOCN 박막들의 형성
WO2020131249A1 (en) * 2018-12-20 2020-06-25 Applied Materials, Inc. Oxidation reduction for sioc film
US11133177B2 (en) 2018-12-20 2021-09-28 Applied Materials, Inc. Oxidation reduction for SiOC film

Also Published As

Publication number Publication date
TW201522700A (zh) 2015-06-16
JP6246558B2 (ja) 2017-12-13
KR101874667B1 (ko) 2018-07-04
US20150118865A1 (en) 2015-04-30
US9425038B2 (en) 2016-08-23
JP2015088562A (ja) 2015-05-07
TWI561667B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
KR101874667B1 (ko) 실리콘 산탄질화물막, 실리콘 산탄화물막, 실리콘 산질화물막의 성막 방법 및 성막 장치
JP6267080B2 (ja) シリコン窒化物膜の成膜方法および成膜装置
US7651730B2 (en) Method and apparatus for forming silicon oxide film
US8871655B2 (en) Method of forming silicon oxycarbonitride film
JP5689398B2 (ja) 窒化シリコン膜の成膜方法及び成膜装置
TWI535879B (zh) The method of manufacturing a semiconductor device, a substrate processing apparatus and a recording medium
JP5258229B2 (ja) 成膜方法および成膜装置
TWI508173B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
TWI591748B (zh) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9234275B2 (en) Method and apparatus of forming metal compound film, and electronic product
KR101577862B1 (ko) 붕소 함유 실리콘산탄질화막의 형성 방법 및 실리콘산탄질화막의 형성 방법
KR20150113865A (ko) ＴｉＳｉＮ막의 성막 방법 및 성막 장치
KR101888727B1 (ko) ＳｉＣＮ막의 성막 방법
KR102131487B1 (ko) 질화막의 형성 방법 및 기억 매체
JP6452787B2 (ja) シリコン酸炭窒化物膜の成膜方法および成膜装置
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6345136B2 (ja) 炭素含有シリコン窒化物膜の成膜方法および成膜装置
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant