KR20140059684A - 집적회로 및 메모리 장치 - Google Patents

집적회로 및 메모리 장치 Download PDF

Info

Publication number
KR20140059684A
KR20140059684A KR1020120147418A KR20120147418A KR20140059684A KR 20140059684 A KR20140059684 A KR 20140059684A KR 1020120147418 A KR1020120147418 A KR 1020120147418A KR 20120147418 A KR20120147418 A KR 20120147418A KR 20140059684 A KR20140059684 A KR 20140059684A
Authority
KR
South Korea
Prior art keywords
boot
signal
activation
registers
unit
Prior art date
Application number
KR1020120147418A
Other languages
English (en)
Other versions
KR102016573B1 (ko
Inventor
정정수
김윤철
윤현수
강용구
김귀동
황정태
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20140059684A publication Critical patent/KR20140059684A/ko
Application granted granted Critical
Publication of KR102016573B1 publication Critical patent/KR102016573B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/85—Active fault masking without idle spares
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 장치는, 초기화 신호가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 완료신호의 활성화 이후에는 상기 초기화 신호를 무시하는 부트-업 제어부; 리페어 데이터를 저장하고, 상기 부트-업 제어부에 의해 제어되는 부트-업 동작 구간 동안에 저장된 리페어 데이터를 출력하는 비휘발성 메모리부; 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터; 상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크; 및 부트-업 동작이 완료되었음을 알리는 완료신호를 생성하는 검증부를 포함한다.

Description

집적회로 및 메모리 장치{INTEGRATED CIRCUIT AND MEMORY DEVICE}
본 발명은 집적회로 및 메모리 장치에 관한 것으로, 집적회로 또는 메모리 장치 내부의 비휘발성 메모리에 저장된 데이터를 집적회로 또는 메모리 장치의 곳곳에 전달하는 기술에 관한 것이다.
도 1은 종래의 메모리장치에서의 리페어 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리장치는 다수의 메모리 셀을 포함하는 셀어레이(110)와, 로우 어드레스(R_ADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 회로(120), 컬럼 어드레스(C_ADD)에 의해 선택된 비트라인(bit line)의 데이터를 억세스(리드 또는 라이트)하기 위한 컬럼 회로(130)를 포함한다.
로우 퓨즈 회로(140)는 셀어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_R_ADD)로 저장한다. 로우 비교부(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)와 메모리장치 외부로부터 입력된 로우 어드레스(R_ADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)가 일치하면, 로우 비교부(150)는 로우 회로(120)가 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 대신해 리던던시 워드라인을 활성화하도록 제어한다.
컬럼 퓨즈 회로(160)는 셀어레이 내(110)에서 결함이 있는 메모리 셀에 대응하는 컬럼 어드레스를 리페어 컬럼 어드레스(REPAIR_C_ADD)로 저장한다. 컬럼 비교부(170)는 컬럼 퓨즈 회로(160)에 저장된 리페어 컬럼 어드레스(REPAIR_C_ADD)와 메모리장치 외부로부터 입력된 컬럼 어드레스(C_ADD)를 비교한다. 만약, 리페어 컬럼 어드레스(REPAIR_C_ADD)와 컬럼 어드레스(C_ADD)가 일치하면, 컬럼 비교부(170)는 컬럼 회로(130)가 컬럼 어드레스(C_ADD)에 의해 지정되는 비트라인을 대신해 리던던시 비트라인에 억세스하도록 제어한다.
도 1의 퓨즈 회로들(140, 160)에는 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작게 설계하는 것이 불가능하다. 이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(E-fuse)인데, 이-퓨즈는 트랜지스터로 형성하거나 캐패시터 저항 등으로 만들 수 있으며, 트랜지스터로 형성할 경우에 게이트와 드레인/소스간의 저항을 변경시켜 데이터를 저장하거나 퓨즈이다.
도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 2에 도시된 바와 같이, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인(D) 또는 소스(S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전압이 인가되면 트랜지스터(T)의 게이트 옥사이드가 파괴되면서 게이트(G)와 드레인(D)-소스(S)가 쇼트되어 이-퓨즈는 저항(R)으로 동작한다. 따라서, 게이트와 드레인-소스 간에 전류가 흐르게 된다.
이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인(D)-소스(S) 간의 저항값을 통해 이-퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
도 1의 퓨즈 회로들(140, 160)에 이-퓨즈를 적용하는 것은 앞서 논의한 면적상의 이슈들에 의해 쉽지 않다. 그래서, 미국 등록특허 US 6904751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같이, 이-퓨즈를 어레이로 구성하고(이 경우 증폭기 등의 공유가 가능해 전체 면적이 줄어들 수 있음), 이-퓨즈 어레이에 저장된 데이터를 이용해 리페어 동작을 수행하는 방안이 연구되고 있다.
이-퓨즈 어레이와 같은 비휘발성 메모리를 메모리 장치 내에 구비시키고, 이-퓨즈 어레이에 저장된 데이터(예, 리페어 정보 등)를 이용하기 위해서는, 이-퓨즈 어레이에 저장된 데이터가 메모리 장치 내의 각 영역(이-퓨즈 어레이에 저장된 데이터를 이용하는 영역)으로 전달되는 부트-업(boot-up) 동작이 수행되어야 한다. 본 발명의 실시예는 이-퓨즈 어레이에 저장된 데이터를 메모리 장치(또는 집적회로) 내부의 각 영역에 전송하는 효율적인 스킴을 제공한다.
또한, 본 발명의 실시예는 부트-업 동작의 수행구간을 결정하는 스킴을 제공한다.
상기한 목적을 달성하기 위한 본 발명에 따른 메모리 장치의 일실시예는, 초기화 신호가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 완료신호의 활성화 이후에는 상기 초기화 신호를 무시하는 부트-업 제어부; 리페어 데이터를 저장하고, 상기 부트-업 제어부에 의해 제어되는 부트-업 동작 구간 동안에 저장된 리페어 데이터를 출력하는 비휘발성 메모리부; 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터; 상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크; 및 부트-업 동작이 완료되었음을 알리는 완료신호를 생성하는 검증부를 포함할 수 있다.
또한, 본 발명에 따른 메모리 장치의 다른 실시예는, 초기화 신호가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 설정 명령의 활성화 이후에는 상기 초기화 신호를 무시하는 부트-업 제어부; 리페어 데이터를 저장하고, 상기 부트-업 제어부에 의해 제어되는 부트-업 동작 구간 동안에 저장된 리페어 데이터를 출력하는 비휘발성 메모리부; 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터; 및 상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크를 포함할 수 있다.
또한, 본 발명에 따른 집적회로의 일실시예는, 초기화 신호가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 완료신호의 활성화 이후에는 상기 초기화 신호를 무시하는 부트-업 제어부; 상기 부트-업 제어부에 의해 제어되는 부트-업 동작 구간 동안에 저장된 데이터를 출력하는 비휘발성 메모리부; 상기 비휘발성 메모리부로부터 출력되는 데이터를 저장하기 위한 다수의 레지스터; 상기 다수의 레지스터에 저장된 데이터를 이용하는 내부회로; 및 부트-업 동작이 완료되었음을 알리는 완료신호를 생성하는 검증부를 포함할 수 있다.
본 발명의 실시예에 따르면, 초기화 신호가 활성화될 때마다 부트-업 동작을 시작한다. 따라서, 부트-업 동작의 수행 구간을 정확히 설정할 수 있다. 또한, 일단 부트-업 동작이 완료되면 초기화 신호가 활성화되더라도 부트-업 동작이 시작되지 않도록 제어되므로, 초기화 신호가 잘못 활성화되는 것에 의해 부트-업 동작이 중복적으로 수행되는 오류가 발생하는 것을 방지할 수 있다.
도 1은 종래의 메모리장치에서의 리페어 동작을 설명하기 위한 도면.
도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 3은 메모리 장치에 리페어 정보를 저장하는 비휘발성 메모리부가 구비된 것을 도시한 도면.
도 4는 본 발명의 일실시예에 따른 메모리 장치의 구성도.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도.
도 6은 본 발명의 또 다른 실시예에 따른 메모리 장치의 구성도.
도 7은 도 4 및 도 6의 부트-업 제어부(400)의 일실시예 구성도.
도 8은 도 7의 부트-업 제어부(400)의 동작을 도시한 타이밍도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 메모리 장치에 리페어 정보를 저장하는 비휘발성 메모리부가 구비된 것을 도시한 도면이다.
도 3을 참조하면, 메모리 장치는, 다수의 메모리 뱅크(BK0~BK7), 각각의 메모리 뱅크마다 구비되어 리페어 어드레스를 저장하는 레지스터들(310_0~310_7), 및 비휘발성 메모리부(320)를 포함한다.
비휘발성 메모리부(320)는 종래의 퓨즈 회로들(140, 160)을 대체한 것이다. 여기에는 모든 뱅크(BK0~BK7)에 대응하는 리페어 정보, 즉 리페어 어드레스,가 저장된다. 비휘발성 메모리부(320)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다.
각각의 뱅크(BK0~BK_7)마다 구비되는 레지스터들(310_0~310_7)은 자신에 대응하는 메모리 뱅크(BK_0~BK_7)의 리페어 정보를 저장한다. 레지스터(310_0)들은 메모리 뱅크(BK_0)의 리페어 정보를 저장하고, 레지스터들(310_4)은 메모리 뱅크(BK_4)의 리페어 정보를 저장한다. 레지스터들(310_0~310_7)은 메모리 장치의 비휘발성 메모리부(320)로부터 리페어 정보를 전달받아서 저장한다.
비휘발성 메모리부(320)는 어레이 형태로 구성되므로, 내부에 저장된 데이터를 호출하기 위해서는 일정 시간이 소요된다. 따라서 비휘발성 메모리부(320)에 저장된 데이터를 바로 이용하여 리페어 동작을 수행하는 것은 대단히 어렵다. 따라서, 비휘발성 메모리부(320)에 저장된 정보는 각각의 레지스터들(310_0~310_7)로 전송되는 부트-업(boot-up) 동작이 반드시 필요하며, 부트-업 동작 이후에 레지스터들(310_0~310_7)에 저장된 데이터가 리페어 동작에 이용된다.
비휘발성 메모리부(320)로부터 레지스터들(310_0~310_7)로 데이터가 전송되기 위해서는 레지스터들(310_0~310_7)에 저장될 데이터와 함께 레지스터들(310_0~310_7) 중 데이터가 저장될 레지스터를 지정하는 어드레스가 전송되어야 한다. 이하에서는 이러한 데이터 전송을 간단하게 하는 스킴 및 언제 부트-업 동작을 시작하도록 할 것인지에 대해서 알아보기로 한다.
도 4는 본 발명의 일실시예에 따른 메모리 장치의 구성도이다.
도 4를 참조하면, 메모리 장치는, 부트-업 제어부(400), 비휘발성 메모리부(410), 다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N), 다수의 메모리 뱅크(BK0~BK7), 검증부(430)를 포함한다.
부트-업 제어부(400)는 초기화 신호(RSTB)가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 완료신호(COMPLETE)의 활성화 이후에는 초기화 신호(RSTB)를 무시한다. 상세하게, 부트-업 제어부(400)는 초기화 신호(RSTB)가 활성화될 때마다 비휘발성 메모리부(410)의 부트-업 동작이 시작되도록 부트-업 활성화 신호(BOOTEN)를 활성화한다. 그러나, 일단 부트-업 동작이 완료되면 초기화 신호(RSTB)가 활성화되더라도 이를 무시하고 부트-업 활성화 신호(BOOTEN)를 활성화시키지 않는다. 여기서는, 초기화 신호로 패드(401)를 통해 메모리 장치 외부로부터 입력되는 리셋 신호(RSTB)를 예시하였으나 리셋 신호(RSTB) 대신에 메모리의 초기 동작 구간에 활성화되는 그 어떤 신호도 초기화 신호로 사용될 수 있다.
펄스신호 생성부(440)는 부트-업 활성화 신호(BOOTEN)의 활성화 시점에 짧게 활성화되는 펄스 신호(BOOTEN_P)를 생성한다. 여기서 생성된 펄스 신호(BOOTEN_P)는 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)을 초기화하기 위해 사용될 수 있다.
비휘발성 메모리부(410)에는 메모리 뱅크들(BK0~BK7)의 리페어 데이터, 즉 결함이 있는 셀들의 어드레스, 가 저장된다. 비휘발성 메모리부(410)는 데이터 라인을 통해 데이터를 전송한다. 비휘발성 메모리부로부터는 내부의 오실레이터에서 생성된(또는 외부로부터 입력받은 클럭을 이용하여 생성한) 클럭이 출력되는데, 이 클럭은 데이터 라인(DATA LINE)의 데이터에 동기된다. 비휘발성 메모리부(410)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다. 비휘발성 메모리부(410)의 동작은 부트-업 활성화 신호(BOOTEN)이 활성화된 동안에 이루어진다. 즉, 비휘발성 메모리부(410)는 부트-업 활성화 신호(BOOTEN)가 활성화되면 미리 정해진 순서대로 내부에 저장된 데이터를 클럭(CLK)에 동기해 데이터 라인(DATA LINE)으로 전송한다.
다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N)는 자신에 대응하는 뱅크의 리페어 정보를 저장한다. 예를 들어, 레지스터들(420_1_0~420_1_N)은 제1메모리 뱅크(BK1)의 리페어 정보를 저장하고, 레지스터들(420_5_0~420_5_N)은 제5메모리 뱅크(BK5)의 리페어 정보를 저장한다. 다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N)는 서로 직렬로 연결되어 하나의 쉬프트 레지스터를 형성하고, 클럭(CLK)에 동기해 데이터 라인(DATA LINE)으로 전달되는 데이터를 쉬프트하며 저장한다. 예를 들어, 클럭(CLK)이 첫번째로 토글(toggle)하면 데이터 라인(DATA LINE)으로 첫번째로 전달된 데이터가 레지스터(420_0_0)에 저장되고, 클럭(CLK)이 두번째로 토클하면 데이터 라인(DATA LINE)으로 첫번째로 전달된 데이터(즉, 레지스터(420_0_0)에 저장되었던 데이터)는 레지스터(420_0_1)에 저장되고 데이터 라인(DATA LINE)으로 두번째로 전달된 데이터는 레지스터(420_0_0)에 저장된다. 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N) 각각은 D플립플롭으로 구성될 수 있다.
메모리 뱅크들(BK0~BK7)은 자신에 대응하는 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)에 저장된 리페어 데이터를 이용해, 노멀 셀을 리던던시 셀로 대체하는 리페어 동작을 수행한다. 메모리 뱅크들(BK0~BK7) 각각은 DRAM 셀 어레이로 구성되거나, FLASH 셀 어레이로 구성될 수 있다.
검증부(430)는 비휘발성 메모리부(410)로부터 출력된 데이터가 다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N) 모두에 저장되었는지의 여부를 검증하기 위한 구성이다. 검증부(430)는 비휘발성 메모리부(410)의 동작 개시 시점으로부터 일정한 시간, 즉 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 데이터가 전송되기 위해 필요한 시간, 이 경과하면 완료신호(COMPLETE)를 활성화한다. 검증부(430)는 부트-업 활성화 신호(BOOTEN)의 활성화 구간 동안에 클럭(CLK)의 활성화 회수를 카운팅하며 카운팅된 값이 미리 설정된 값에 도달하면 완료신호(COMPLETE)를 활성화하도록 설계될 수 있다. 검증부(430)의 카운팅 값은 펄스신호 생성부(440)에 의해 생성된 펄스신호(BOOTEN_P)에 의해 초기화되도록 설계될 수 있다. 또한, 검증부(430)는 완료신호(COMPLETE)를 비휘발성 메모리부(410)로 전달해 완료신호(COMPLETE)의 활성화 시점으로부터는 비휘발성 메모리부(410)로부터 출력되는 클럭(CLK)이 더 이상 토글하지 않도록 제어할 수도 있다.
도 4에 따르면, 비휘발성 메모리부(410)의 데이터가 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 전송되는 부트-업 동작시에, 어드레스를 대신하여 클럭(CLK)이 전달되며, 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)이 쉬프트 레지스터 형태로 연결되어 클럭(CLK)에 동기해 비휘발성 메모리부(410)로부터 출력되는 데이터를 쉬프트하며 저장한다. 따라서, 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 멀티 비트의 어드레스가 전달될 필요가 없으며, 이는 메모리 장치의 면적을 크게 줄여준다.
또한, 부트-업 동작이 초기화 신호(RSTB)가 활성화될 때마다 다시 수행되지만, 이미 부트-업 동작이 완료된 이후에는 초기화 신호(RSTB)가 잘못 활성화되더라도 초기화 신호(RSTB)를 무시하게되므로, 초기화 신호(RSTB)의 잘못된 활성화로 인해 부트-업 동작이 중복적으로 수행되거나 부트-업 동작이 불완전하게 수행되는 현상을 방지할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도이다.
도 5의 실시예는 부트-업 제어부(500)가 완료신호(COMPLETE) 대신에 커맨드 디코더(510)에서 생성되는 설정 명령(MRS)을 입력받는다는 점에서 도 4의 실시예와 다르다.
커맨드 디코더(510)는 커맨드 패드들(501)을 통해 메모리 외부로부터 인가되는 커맨드 신호들을 디코딩해 명령을 생성한다. 커맨드 디코더(510)가 생성하는 명령에는 액티브(active) 명령, 프리차지(precharge) 명령, 리드(read) 명령, 라이트(write) 명령, 리프레쉬(refresh) 명령 및 설정 명령(MRS: Mode Register Set) 등이 있을 수 있다. 본 발명과 직접적인 관련이 있는 명령은 설정 명령(MRS)이므로, 도 5에서는 여러 명령들 중에 설정 명령(MRS)만을 도시했다.
부트-업 제어부(500)는 완료신호(COMPLETE)를 대신하여 설정 명령(MRS)을 입력받는다는 점을 제외하고는 도 4에서 설명한 부트-업 제어부(400)와 동일하게 설계될 수 있다. 메모리 장치는 파워업 및 내부 회로들의 리셋 등의 초기화 과정이 완료된 이후에 메모리 장치의 각종 설정 동작을 수행하기 위한 설정 명령(MRS)이 활성화된다. 설정 명령(MRS)이 활성화된 이후에는 정상적인 메모리 장치의 동작이 수행되므로, 적어도 설정 명령(MRS)이 인가되기 전에는 부트-업 과정이 완료되어야 한다. 따라서, 부트-업 제어부(500)는 설정 명령(MRS)의 인가 이후에는 이미 부트-업 과정이 정상적으로 완료되었다고 가정하고, 초기화 신호(RSTB)가 잘못 활성화되더라도 부트-업 동작을 다시 수행하지 않도록 제어하는 것이다.
도 5에서 도 4와 동일한 부호를 가지는 구성들에 대해서는 이미 설명하였으므로, 여기서는 더 이상의 상세한 설명을 생략하기로 한다.
도 6은 본 발명의 또 다른 실시예에 따른 메모리 장치의 구성도이다.
도 6의 실시예에서는 검증부(630)가 완료신호(COMPLETE)를 생성하는 방식이 도 4의 실시예와 다르다.
도 6의 실시예에서, 부트-업 활성화 신호(BOOTEN)가 활성화되면 비휘발성 메모리부(410)로부터는 처음부터 다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N)에 저장될 데이터가 출력되지 않으며, 미리 정해진 데이터 패턴이 초기에 전송된다. 예를 들어, 4비트의 '1010'의 미리 정해진 데이터 패턴이 비휘발성 메모리부로부터 출력될 수 있다. 검증부(430)는 쉬프트 레지스터를 구성하는 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N) 중 마지막 레지스터(420_7_N)로부터 출력되는 데이터를 입력받는다. 검증부(630)는 마지막 레지스터로부터 미리 정해진 패턴이 전달되는지를 확인해, 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 데이터가 모두 전달되었다는 것을 확인한다.
도 6에서 설명한 검증부(610)와 펄스신호 생성부(610)는 도 5의 실시예에도 적용될 수 있다.
도 7은 도 4 및 도 6의 부트-업 제어부(400)의 일실시예 구성도이다.
도 7을 참조하면, 부트-업 제어부(400)는 라이징 에지 검출부(710), 폴링 에지 검출부(720), 인버터(730), 노아게이트(740), 및 SR 래치들(750, 760)을 포함한다.
라이징 에지 검출부(710)는 초기화 신호(RSTB)가 '로우'에서 '하이'로 천이하는 라이징 에지(rising edge)에서 라이징 검출신호(RD)를 '하이'로 활성화한다. 초기화 신호(RSTB)는 '로우'로 활성화되는 신호이므로, 라이징 에지 검출부(710)는 초기화 신호(RSTB)가 비활성화되는 순간에 라이징 검출신호(RD)를 활성화하게 된다.
폴링 에지 검출부(720)는 초기화 신호(RSTB)가 '하이'에서 '로우'로 천이하는 폴링 에지(falling edge)에서 폴링 검출신호(FD)를 '하이'로 활성화한다. 폴링 에지 검출부(720)는 초기화 신호(RSTB)가 활성화되는 순간에 폴링 검출신호(FD)를 활성화하게 된다.
SR래치(750)는 완료신호(COMPLETE)를 셋(set) 신호로 사용하고 파워업 신호(PWRUP)를 리셋(reset)신호로 사용한다. SR래치(750)는 완료신호(COMPLETE)의 활성화시에 이에 응답하여 제어신호(CONTROL)를 '하이'레벨로 활성화하고 파워업 신호(PWRUP)의 활성화시에 이에 응답하여 제어신호(CONTROL)를 '로우'레벨로 비활성화한다. 여기서, 파워업 신호(PWRUP)는 메모리 장치의 파워업 이후에 내부 전원들이 안정화되었을 때 활성화되는 신호이다. 제어신호(CONTROL)는 메모리 장치의 파워업 이후부터 비활성화 상태를 유지하고, 완료신호(COMPLETE)가 활성화된 이후부터는 활성화 상태를 유지하게 된다.
노아게이트(740)는 제어신호(CONTROL)가 비활성화된 구간 동안에는, 즉 부트-업 동작이 완료되기 전에는, 라이징 검출신호(RD)를 그대로 출력한다. 그리고, 제어신호(CONTROL)가 활성화된 구간 동안에는, 즉 부트-업 동작이 완료된 이후에는, 라이징 검출신호(RD)의 레벨과 관계없이 노아게이트(740)로부터 항상 '로우'로 비활성화된 신호만이 출력된다.
SR래치(760)는 노아게이트(740)의 출력신호가 '하이'로 활성화되면 부트-업 활성화 신호(BOOTEN)를 '하이'로 활성화한다. 그리고, 폴링 검출신호(FD)가 '하이'로 활성화되면 부트-업 활성화 신호(BOOTEN)를 '로우'로 비활성화한다.
도 5의 부트-업 제어부(500)는 완료신호 대신에 설정명령을 입력받는다는 것을 제외하면 도 7에 도시한 부트-업 제어부(400)와 동일하게 설계될 수 있다.
도 8은 도 7의 부트-업 제어부(400)의 동작을 도시한 타이밍도이다.
도 8을 참조하면, 먼저 메모리 장치의 시동과 함께 파워업 신호(PWRUP)가 활성화된다. 그러면 이에 응답하여 제어신호(CONTROL)가 '로우'로 비활성화된다.
이후에, 초기화 신호(RSTB)가 '로우' 레벨로 활성화되었다가 '하이'로 비활성화되면(801), 이에 응답하여 부트-업 활성화 신호(BOOTEN)가 '하이'로 활성화된다. 부트-업 동작이 완료되기 이전에 초기화 신호(RSTB)가 다시 '로우'로 활성화되면(802), 이에 응답하여 부트-업 활성화 신호(BOOTEN)가 '로우'로 비활성화된다. 초기화 신호(RSTB)가 '하이'로 비활성화되면(803), 이에 응답하여 부트-업 활성화 신호(BOOTEN)가 '하이'로 활성화된다. 부트-업 활성화 신호(BOOTEN)가 활성화된 구간이 부트-업 동작이 완료될 만큼 충분하게 확보되면 완료신호(COMPLETE)가 활성화된다(804). 완료신호(COMPLETE)가 활성화된 이후에는 부트-업 활성화 신호(BOOTEN)는 '로우'로 비활성화되고 초기화 신호(RSTB)의 활성화(805)와 관계없이 계속 '로우'로 비활성화된 상태를 유지한다.
본래, 리셋 신호(RSTB)와 같은 초기화 신호는 초기화 동작시에 한번만 활성화되어야 하는 신호이다. 그러나, 메모리 콘트롤러(memory controller)와 메모리 장치 사이의 노이즈 등에 의해 리셋 신호(RSTB)가 여러번 활성화되는 오류가 발생할 수 있다. 본 발명에 따르면 리셋 신호(RSTB)의 활성화시마다 부트-업 동작이 시작되지만, 일단 부트-업 동작이 완료되면 이후에 활성화되는 리셋 신호(RSTB)를 무시하게 된다. 따라서, 리셋 신호(RSTB)가 여러 번 잘못 활성화되더라도, 부트-업 동작이 중복적으로 수행되는 오류를 방지할 수 있다는 장점이 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 상기 실시예들에서는 메모리 장치에 본 발명이 적용된 것을 예시하였지만, 비휘발성 메모리부가 구비되고 비휘발성 메모리부에 저장된 데이터들을 레지스터로 전달하는 부트-업 동작이 필요한 모든 종류의 집적회로에 본 발명이 적용될 수 있음은 당연하다. 또한, 상기 실시예에서는 부트-업 과정을 통해 레지스터에 저장된 데이터들이 리페어 동작을 위해 사용되는 것을 예시하였지만, 레지스터에 저장된 데이터들이 여러 종류의 내부 회로에서 사용될 수 있음은 당연하다.
또한, 상기 실시예들에서는 부트-업 동작이 완료되거나 유효한 설정 명령이 인가된 이후에는 초기화 신호가 활성화되더라도 이를 무시하고 부트-업 동작이 수행되지 않는 것을 설명하였으나, 테스트 모드와 같은 특수한 상황에서는 부트-업 동작이 완료되거나 유효한 설정 명령이 인가된 이후에도 초기화 신호가 활성화되면 다시 부트-업 동작이 수행되도록 메모리 장치가 설계될 수도 있다.
400: 부트-업 제어부 410: 비휘발성 메모리부
420_0_0~420_0_N 내지 420_7_0~420_7_N: 레지스터들
430: 검증부

Claims (18)

  1. 초기화 신호가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 완료신호의 활성화 이후에는 상기 초기화 신호를 무시하는 부트-업 제어부;
    리페어 데이터를 저장하고, 상기 부트-업 제어부에 의해 제어되는 부트-업 동작 구간 동안에 저장된 리페어 데이터를 출력하는 비휘발성 메모리부;
    상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터;
    상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크; 및
    부트-업 동작이 완료되었음을 알리는 완료신호를 생성하는 검증부
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 초기화 신호는 리셋 신호인
    메모리 장치.
  3. 제 1항에 있어서,
    상기 부트-업 제어부는
    상기 초기화 신호가 활성화 상태에서 비활성화 상태로 천이하는 것에 응답하여 부트-업 활성화 신호를 활성화하고, 상기 초기화 신호가 비활성화 상태에서 활성화 상태로 천이하는 것에 응답하여 상기 부트-업 활성화 신호를 비활성화하며, 상기 완료 신호가 활성화된 이후에는 상기 초기화 신호와 관계없이 상기 부트-업 활성화 신호를 비활성화 상태로 유지하는
    메모리 장치.
  4. 제 3항에 있어서,
    상기 비휘발성 메모리부는
    상기 부트-업 활성화 신호의 활성화 구간 동안에 상기 저장된 리페어 데이터를 출력하는
    메모리 장치.
  5. 제 1항에 있어서,
    상기 다수의 레지스터는 쉬프트 레지스터 형태로 연결되고, 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 클럭에 동기해 쉬프트하며 저장하는
    메모리 장치.
  6. 제 5항에 있어서,
    상기 비휘발성 메모리부로부터는 미리 정해진 데이터 패턴이 초기에 전송되고,
    상기 검증부는 상기 쉬프트 레지스터 형태로 연결된 다수의 레지스터 중 마지막 레지스터로부터 상기 미리 정해진 데이터 패턴이 출력되는 것을 확인하여 상기 완료신호를 생성하는
    메모리 장치.
  7. 제 3항에 있어서,
    상기 검증부는
    상기 부트-업 활성화 신호의 활성화 시점으로부터 미리 정해진 시간이 지난 후에 상기 완료신호를 활성화하는
    메모리 장치.
  8. 초기화 신호가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 설정 명령의 활성화 이후에는 상기 초기화 신호를 무시하는 부트-업 제어부;
    리페어 데이터를 저장하고, 상기 부트-업 제어부에 의해 제어되는 부트-업 동작 구간 동안에 저장된 리페어 데이터를 출력하는 비휘발성 메모리부;
    상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터; 및
    상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크
    를 포함하는 메모리 장치.
  9. 제 8항에 있어서,
    상기 초기화 신호는 리셋 신호인
    메모리 장치.
  10. 제 8항에 있어서,
    상기 부트-업 제어부는
    상기 초기화 신호가 활성화 상태에서 비활성화 상태로 천이하는 것에 응답하여 부트-업 활성화 신호를 활성화하고, 상기 초기화 신호가 비활성화 상태에서 활성화 상태로 천이하는 것에 응답하여 상기 부트-업 활성화 신호를 비활성화하며, 상기 설정 명령이 활성화된 이후에는 상기 초기화 신호와 관계없이 상기 부트-업 활성화 신호를 비활성화 상태로 유지하는
    메모리 장치.
  11. 제 10항에 있어서,
    상기 비휘발성 메모리부는
    상기 부트-업 활성화 신호의 활성화 구간 동안에 상기 저장된 리페어 데이터를 출력하는
    메모리 장치.
  12. 제 8항에 있어서,
    상기 다수의 레지스터는 쉬프트 레지스터 형태로 연결되고, 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 클럭에 동기해 쉬프트하며 저장하는
    메모리 장치.
  13. 초기화 신호가 활성화될 때마다 부트-업 동작을 시작하도록 제어하되, 완료신호의 활성화 이후에는 상기 초기화 신호를 무시하는 부트-업 제어부;
    상기 부트-업 제어부에 의해 제어되는 부트-업 동작 구간 동안에 저장된 데이터를 출력하는 비휘발성 메모리부;
    상기 비휘발성 메모리부로부터 출력되는 데이터를 저장하기 위한 다수의 레지스터;
    상기 다수의 레지스터에 저장된 데이터를 이용하는 내부회로; 및
    부트-업 동작이 완료되었음을 알리는 완료신호를 생성하는 검증부
    를 포함하는 집적회로.
  14. 제 13항에 있어서,
    상기 부트-업 제어부는
    상기 초기화 신호가 활성화 상태에서 비활성화 상태로 천이하는 것에 응답하여 부트-업 활성화 신호를 활성화하고, 상기 초기화 신호가 비활성화 상태에서 활성화 상태로 천이하는 것에 응답하여 상기 부트-업 활성화 신호를 비활성화하며, 상기 완료 신호가 활성화된 이후에는 상기 초기화 신호와 관계없이 상기 부트-업 활성화 신호를 비활성화 상태로 유지하는
    집적회로.
  15. 제 14항에 있어서,
    상기 비휘발성 메모리부는
    상기 부트-업 활성화 신호의 활성화 구간 동안에 상기 저장된 데이터를 출력하는
    집적회로.
  16. 제 13항에 있어서,
    상기 다수의 레지스터는 쉬프트 레지스터 형태로 연결되고, 상기 비휘발성 멤리부로부터 출력되는 데이터를 클럭에 동기해 쉬프트하며 저장하는
    집적회로.
  17. 제 16항에 있어서,
    상기 비휘발성 메모리부로부터는 미리 정해진 데이터 패턴이 초기에 전송되고,
    상기 검증부는 상기 쉬프트 레지스터 형태로 연결된 다수의 레지스터 중 마지막 레지스터로부터 상기 미리 정해진 패턴이 출력되는 것을 확인하여 상기 완료신호를 생성하는
    집적회로.
  18. 제 14항에 있어서,
    상기 검증부는
    상기 부트-업 활성화 신호의 활성화 시점으로부터 미리 정해진 시간이 지난 후에 상기 완료신호를 활성화하는
    집적회로.
KR1020120147418A 2012-11-08 2012-12-17 집적회로 및 메모리 장치 KR102016573B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/672,140 US8885424B2 (en) 2012-11-08 2012-11-08 Integrated circuit and memory device
US13/672,140 2012-11-08

Publications (2)

Publication Number Publication Date
KR20140059684A true KR20140059684A (ko) 2014-05-16
KR102016573B1 KR102016573B1 (ko) 2019-09-02

Family

ID=50622233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147418A KR102016573B1 (ko) 2012-11-08 2012-12-17 집적회로 및 메모리 장치

Country Status (2)

Country Link
US (2) US8885424B2 (ko)
KR (1) KR102016573B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202556B1 (en) 2014-08-06 2015-12-01 SK Hynix Inc. Semiconductor devices
KR20160041320A (ko) * 2014-10-07 2016-04-18 에스케이하이닉스 주식회사 퓨즈 회로 및 그것을 포함하는 반도체 장치
KR20160041358A (ko) * 2014-10-07 2016-04-18 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
US9336905B2 (en) 2014-10-07 2016-05-10 SK Hynix Inc. Repair circuit and semiconductor apparatus using the same
KR20170011449A (ko) * 2015-07-23 2017-02-02 삼성전자주식회사 집적 회로의 리페어 정보 제공 장치
US10990281B2 (en) 2017-12-18 2021-04-27 Samsung Electronics Co., Ltd. RAM controller configured to selectively boot memory and method of operating the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160014976A (ko) * 2014-07-30 2016-02-12 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160030717A (ko) * 2014-09-11 2016-03-21 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160046502A (ko) * 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
US10736871B2 (en) 2015-04-01 2020-08-11 Cedars-Sinai Medical Center Anti-methanogenic lovastatin analogs or derivatives and uses thereof
KR20170036884A (ko) * 2015-09-18 2017-04-03 에스케이하이닉스 주식회사 리페어 회로, 이를 이용한 반도체 장치 및 반도체 시스템
KR20170075861A (ko) * 2015-12-23 2017-07-04 에스케이하이닉스 주식회사 집적 회로 및 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060008876A (ko) * 2005-10-10 2006-01-27 후지쯔 가부시끼가이샤 반도체 장치, 리셋 제어 시스템 및 메모리 리셋 방법
KR20060113490A (ko) * 2005-04-28 2006-11-02 가부시끼가이샤 도시바 반도체 기억 장치
JP2011044219A (ja) * 2009-08-24 2011-03-03 Toshiba Corp 不揮発性半導体記憶装置
JP2011146075A (ja) * 2002-11-28 2011-07-28 Renesas Electronics Corp メモリモジュール、メモリシステム、及び情報機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6904751B2 (en) 2003-06-04 2005-06-14 Ford Global Technologies, Llc Engine control and catalyst monitoring with downstream exhaust gas sensors
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
US7676683B2 (en) * 2006-08-24 2010-03-09 Sony Computer Entertainment Inc. Method and system for rebooting a processor in a multi-processor system
US8570820B2 (en) * 2011-03-08 2013-10-29 International Business Machines Corporation Selectable repair pass masking

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146075A (ja) * 2002-11-28 2011-07-28 Renesas Electronics Corp メモリモジュール、メモリシステム、及び情報機器
KR20060113490A (ko) * 2005-04-28 2006-11-02 가부시끼가이샤 도시바 반도체 기억 장치
KR20060008876A (ko) * 2005-10-10 2006-01-27 후지쯔 가부시끼가이샤 반도체 장치, 리셋 제어 시스템 및 메모리 리셋 방법
JP2011044219A (ja) * 2009-08-24 2011-03-03 Toshiba Corp 不揮発性半導体記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202556B1 (en) 2014-08-06 2015-12-01 SK Hynix Inc. Semiconductor devices
KR20160041320A (ko) * 2014-10-07 2016-04-18 에스케이하이닉스 주식회사 퓨즈 회로 및 그것을 포함하는 반도체 장치
KR20160041358A (ko) * 2014-10-07 2016-04-18 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
US9336905B2 (en) 2014-10-07 2016-05-10 SK Hynix Inc. Repair circuit and semiconductor apparatus using the same
KR20170011449A (ko) * 2015-07-23 2017-02-02 삼성전자주식회사 집적 회로의 리페어 정보 제공 장치
US10990281B2 (en) 2017-12-18 2021-04-27 Samsung Electronics Co., Ltd. RAM controller configured to selectively boot memory and method of operating the same

Also Published As

Publication number Publication date
KR102016573B1 (ko) 2019-09-02
US8885424B2 (en) 2014-11-11
US20150026512A1 (en) 2015-01-22
US9235487B2 (en) 2016-01-12
US20140126308A1 (en) 2014-05-08

Similar Documents

Publication Publication Date Title
KR20140059684A (ko) 집적회로 및 메모리 장치
KR102468251B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
CN106033684B (zh) 存储器件和包括存储器件的存储系统
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
JP4663274B2 (ja) メモリコントローラとそれを備えるスマートカード、およびメモリのデータ読出し動作制御方法
KR20130122260A (ko) 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
KR20130135038A (ko) 반도체 장치 및 반도체 메모리 장치
KR102031147B1 (ko) 메모리 장치, 메모리 장치 및 메모리 시스템의 동작방법
JP2008097715A (ja) 半導体メモリ及びメモリモジュール
US20140068321A1 (en) Memory device and integrated circuit
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20150072576A (ko) 집적회로 및 메모리 장치
KR102156276B1 (ko) 메모리 장치 및 이의 동작 방법
US8902685B2 (en) Memory device and method for operating the same
US10068662B2 (en) Semiconductor device including a roll call circuit for outputting addresses of defective memory cells
JP5592238B2 (ja) 半導体装置及びその制御方法
KR100368105B1 (ko) 반도체메모리장치
KR102011779B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20140011237A (ko) 반도체 장치 및 반도체 메모리 장치
JP2008541257A (ja) エラー注入によるアタックに対してメモリを保護する装置
KR20150072043A (ko) 반도체 장치
US7127598B2 (en) Semiconductor device comprising transition detecting circuit and method of activating the same
KR100924017B1 (ko) 오토 프리차지 회로 및 오토 프리차지 방법
KR20140059694A (ko) 메모리 시스템 및 이의 동작 방법
KR20160011475A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant