KR102011779B1 - 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR102011779B1
KR102011779B1 KR1020120147402A KR20120147402A KR102011779B1 KR 102011779 B1 KR102011779 B1 KR 102011779B1 KR 1020120147402 A KR1020120147402 A KR 1020120147402A KR 20120147402 A KR20120147402 A KR 20120147402A KR 102011779 B1 KR102011779 B1 KR 102011779B1
Authority
KR
South Korea
Prior art keywords
registers
memory
memory device
nonvolatile memory
repair data
Prior art date
Application number
KR1020120147402A
Other languages
English (en)
Other versions
KR20140029091A (ko
Inventor
정정수
김윤철
정광영
강복문
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Publication of KR20140029091A publication Critical patent/KR20140029091A/ko
Application granted granted Critical
Publication of KR102011779B1 publication Critical patent/KR102011779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

메모리 장치는, 리페어 데이터를 저장하고, 초기화 신호에 응답해 저장된 리페어 데이터를 출력하는 비휘발성 메모리부; 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터; 상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크; 상기 비휘발성 메모리부로부터 상기 다수의 레지스터로의 상기 리페어 데이터의 전송이 완료되었음을 알리는 완료신호를 생성하는 검증부; 및 상기 완료신호를 외부로 출력하기 위한 출력회로를 포함한다.

Description

메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY DEVICE, MEMORY SYSTEM INCLUDING THE SAME AND OPERATING METHOD OF THE MEMORY SYSTEM}
본 발명은 메모리 장치에 관한 것으로, 메모리 장치 내부의 비휘발성 메모리에 저장된 데이터를 메모리 장치의 곳곳에 전달하는 기술에 관한 것이다.
도 1은 종래의 메모리장치에서의 리페어 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리장치는 다수의 메모리 셀을 포함하는 셀어레이(110)와, 로우 어드레스(R_ADD)에 의해 선택된 워드라인(word line)을 활성화하기 위한 로우 회로(120), 컬럼 어드레스(C_ADD)에 의해 선택된 비트라인(bit line)의 데이터를 억세스(리드 또는 라이트)하기 위한 컬럼 회로(130)를 포함한다.
로우 퓨즈 회로(140)는 셀어레이(110) 내에서 결함이 있는 메모리 셀에 대응하는 로우 어드레스를 리페어 로우 어드레스(REPAIR_R_ADD)로 저장한다. 로우 비교부(150)는 로우 퓨즈 회로(140)에 저장된 리페어 로우 어드레스(REPAIR_R_ADD)와 메모리장치 외부로부터 입력된 로우 어드레스(R_ADD)를 비교한다. 만약, 리페어 로우 어드레스(REPAIR_R_ADD)와 로우 어드레스(R_ADD)가 일치하면, 로우 비교부(150)는 로우 회로(120)가 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 대신해 리던던시 워드라인을 활성화하도록 제어한다.
컬럼 퓨즈 회로(160)는 셀어레이 내(110)에서 결함이 있는 메모리 셀에 대응하는 컬럼 어드레스를 리페어 컬럼 어드레스(REPAIR_C_ADD)로 저장한다. 컬럼 비교부(170)는 컬럼 퓨즈 회로(160)에 저장된 리페어 컬럼 어드레스(REPAIR_C_ADD)와 메모리장치 외부로부터 입력된 컬럼 어드레스(C_ADD)를 비교한다. 만약, 리페어 컬럼 어드레스(REPAIR_C_ADD)와 컬럼 어드레스(C_ADD)가 일치하면, 컬럼 비교부(170)는 컬럼 회로(130)가 컬럼 어드레스(C_ADD)에 의해 지정되는 비트라인을 대신해 리던던시 비트라인에 억세스하도록 제어한다.
도 1의 퓨즈 회로들(140, 160)에는 레이저 퓨즈(laser fuse)가 사용된다. 레이저 퓨즈는 퓨즈의 컷팅 여부에 따라 '하이' 또는 '로우'의 데이터를 저장한다. 레이저 퓨즈의 프로그래밍은 웨이퍼 상태에서는 가능하지만, 웨이퍼가 패키지 내부에 실장된 이후에는 퓨즈를 프로그래밍하는 것이 불가능하다. 또한, 레이저 퓨즈는 피치(pitch)의 한계로 인해 작게 설계하는 것이 불가능하다. 이러한 단점을 극복하기 위해 사용되는 것이 이-퓨즈(E-fuse)인데, 이-퓨즈는 트랜지스터로 형성하거나 캐패시터 저항 등으로 만들 수 있으며, 트랜지스터로 형성할 경우에 게이트와 드레인/소스간의 저항을 변경시켜 데이터를 저장하거나 퓨즈이다.
도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면이다.
도 2에 도시된 바와 같이, 이-퓨즈는 트랜지스터(T)로 구성되며 게이트(G)에 트랜지스터(T)가 견딜 수 있는 보통의 전원전압이 인가되면 이-퓨즈는 캐패시터(C)로 동작한다. 따라서 게이트(G)와 드레인(D) 또는 소스(S) 간에 흐르는 전류가 없다. 그러나 게이트(G)에 트랜지스터(T)가 견딜 수 없는 높은 전압이 인가되면 트랜지스터(T)의 게이트 옥사이드가 파괴되면서 게이트(G)와 드레인(D)-소스(S)가 쇼트되어 이-퓨즈는 저항(R)으로 동작한다. 따라서, 게이트와 드레인-소스 간에 전류가 흐르게 된다.
이러한 현상을 이용하여 이-퓨즈의 게이트(G)와 드레인(D)-소스(S) 간의 저항값을 통해 이-퓨즈의 데이터를 인식하게 된다. 이때 이-퓨즈의 데이터를 인식하기 위해서는 (1)트랜지스터(T)의 사이즈를 크게 하여 별도의 센싱동작 없이 바로 데이터를 인식하도록 하거나, (2)트랜지스터(T)의 사이즈를 줄이는 대신에 증폭기를 이용하여 트랜지스터(T)에 흐르는 전류를 센싱하여 이-퓨즈의 데이터를 인식할 수 있다. 위의 2가지 방법은 이-퓨즈를 구성하는 트랜지스터(T)의 사이즈를 크게 설계하거나, 이-퓨즈마다 데이터의 증폭을 위한 증폭기를 구비하여야 하기에 면적 상의 제한을 가지게 된다.
도 1의 퓨즈 회로들(140, 160)에 이-퓨즈를 적용하는 것은 앞서 논의한 면적상의 이슈들에 의해 쉽지 않다. 그래서, 미국 등록특허 US 6904751, 6777757, 6667902, 7173851, 7269047에 개시된 것과 같이, 이-퓨즈를 어레이로 구성하고(이 경우 증폭기 등의 공유가 가능해 전체 면적이 줄어들 수 있음), 이-퓨즈 어레이에 저장된 데이터를 이용해 리페어 동작을 수행하는 방안이 연구되고 있다.
이-퓨즈 어레이와 같은 비휘발성 메모리를 메모리 장치 내에 구비시키고, 이-퓨즈 어레이에 저장된 데이터(예, 리페어 정보 등)를 이용하기 위해서는, 이-퓨즈 어레이에 저장된 데이터가 메모리 장치 내의 각 영역(이-퓨즈 어레이에 저장된 데이터를 이용하는 영역)으로 전달되어야 한다(이 동작을 부트-업 동작이라고 함). 본 발명의 실시예들은 메모리 장치 내에서 이-퓨즈 어레이에 저장된 데이터를 메모리 장치 내부의 각 영역에 전송하는 효율적인 스킴을 제공한다.
또한, 본 발명의 실시예들은 메모리 장치 내에서 이-퓨즈 어레이에 저장된 데이터가 메모리 장치 내부의 각 영역에 전송되었음을 메모리 콘트롤러에 알리는 기술을 제공한다.
상기한 목적을 달성하기 위한 본 발명에 따른 메모리 장치의 일실시예는, 리페어 데이터를 저장하고, 초기화 신호에 응답해 저장된 리페어 데이터를 출력하는 비휘발성 메모리부; 상기 비휘발성 메모리부로부터 전달되는 리페어 데이터를 저장하기 위한 다수의 레지스터; 상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크; 상기 비휘발성 메모리부로부터 상기 다수의 레지스터로의 상기 리페어 데이터의 전송이 완료되었음을 알리는 완료신호를 생성하는 검증부; 및 상기 완료신호를 외부로 출력하기 위한 출력회로를 포함한다.
또한, 본 발명에 따른 메모리 장치와 메모리 콘트롤러를 포함하는 메모리 시스템의 일실시예는, 상기 메모리 콘트롤러는 초기화 동작시에 상기 메모리 콘트롤러로 초기화 신호를 인가하고, 상기 메모리 장치는 리페어 데이터를 저장하고, 초기화 신호에 응답해 저장된 리페어 데이터를 출력하는 비휘발성 메모리부; 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터; 상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크; 상기 비휘발성 메모리부로부터 상기 다수의 레지스터로의 상기 리페어 데이터의 전송이 완료되었음을 알리는 완료신호를 생성하는 검증부; 및 상기 완료신호를 상기 메모리 콘트롤러로 출력하기 위한 출력회로를 포함한다.
또한, 본 발명에 따른 메모리 장치와 메모리 콘트롤러를 포함하는 메모리 시스템의 동작 방법은, 상기 메모리 콘트롤러로부터 상기 메모리 장치로 초기화 신호가 인가되는 단계; 상기 초기화 신호에 응답하여 상기 메모리 장치 내부의 비휘발성 메모리부로부터 상기 메모리 장치 내부의 레지스터들로 리페어 데이터를 전달하는 부트업 동작이 수행되는 단계; 상기 메모리 장치로부터 상기 메모리 콘트롤러로 상기 부트업 동작의 완료가 통보되는 단계; 및 상기 부트업 동작의 완료를 통지받은 이후에, 상기 메모리 콘트롤러로부터 상기 메모리 장치로 커맨드가 인가되는 단계를 포함한다.
본 발명의 실시예들에 따르면, 메모리 장치 내부의 비휘발성 메모리부로부터 비휘발성 메모리부의 데이터를 필요로 하는 메모리 장치 내부의 다른 회로까지의 데이터의 전송(부트-업 동작)이 효율적으로 이루어진다.
또한, 부트-업 동작의 완료 여부가 메모리 장치로부터 메모리 콘트롤러로 통보되므로 충분한 부트-업 시간의 확보 및 부트-업 시간의 낭비를 막을 수 있다.
도 1은 종래의 메모리장치에서의 리페어 동작을 설명하기 위한 도면.
도 2는 트랜지스터로 구성된 이-퓨즈가 저항 또는 캐패시터로 동작하는 것을 도시한 도면.
도 3은 메모리 장치에 리페어 정보를 저장하는 비휘발성 메모리부가 구비된 것을 도시한 도면.
도 4는 본 발명의 일실시예에 따른 메모리 장치의 구성도.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도.
도 6은 본 발명의 일실시예에 따른 메모리 시스템의 구성도.
도 7은 도 6의 동작을 도시한 순서도
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 메모리 장치에 리페어 정보를 저장하는 비휘발성 메모리부가 구비된 것을 도시한 도면이다.
도 3을 참조하면, 메모리 장치는, 다수의 메모리 뱅크(BK0~BK7), 각각의 메모리 뱅크마다 구비되어 리페어 어드레스를 저장하는 레지스터들(310_0~310_7), 및 비휘발성 메모리부(320)를 포함한다.
비휘발성 메모리부(320)는 종래의 퓨즈 회로들(140, 160)을 대체한 것이다. 여기에는 모든 뱅크(BK0~BK7)에 대응하는 리페어 정보, 즉 리페어 어드레스,가 저장된다. 비휘발성 메모리부(320)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다.
각각의 뱅크(BK0~BK_7)마다 구비되는 레지스터들(310_0~310_7)은 자신에 대응하는 메모리 뱅크(BK_0~BK_7)의 리페어 정보를 저장한다. 레지스터(310_0)들은 메모리 뱅크(BK_0)의 리페어 정보를 저장하고, 레지스터들(310_4)은 메모리 뱅크(BK_4)의 리페어 정보를 저장한다. 레지스터들(310_0~310_7)은 메모리 장치의 초기화 동작시에 비휘발성 메모리부(320)로부터 리페어 정보를 전달받아서 저장한다.
비휘발성 메모리부(320)는 어레이 형태로 구성되므로, 내부에 저장된 데이터를 호출하기 위해서는 일정 시간이 소요된다. 따라서 비휘발성 메모리부(320)에 저장된 데이터를 바로 이용하여 리페어 동작을 수행하는 것은 대단히 어렵다. 따라서, 비휘발성 메모리부(320)에 저장된 정보는 각각의 레지스터들(310_0~310_7)로 전송되고, 레지스터들(310_0~310_7)에 저장된 데이터가 리페어 동작에 이용된다.
비휘발성 메모리부(320)로부터 레지스터들(310_0~310_7)로 데이터가 전송되기 위해서는 레지스터들(310_0~310_7)에 저장될 데이터와 함께 레지스터들(310_0~310_7) 중 데이터가 저장될 레지스터를 지정하는 어드레스가 전송되어야 한다. 이하에서는 이러한 데이터 전송을 간단하게 하는 본 발명의 스킴에 대해서 알아보기로 한다.
도 4는 본 발명의 일실시예에 따른 메모리 장치의 구성도이다.
도 4를 참조하면, 메모리 장치는, 비휘발성 메모리부(410), 다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N), 다수의 메모리 뱅크(BK0~BK7), 검증부(430), 출력회로(440)를 포함한다.
비휘발성 메모리부(410)에는 메모리 뱅크들(BK0~BK7)의 리페어 데이터, 즉 결함이 있는 셀들의 어드레스, 가 저장된다. 비휘발성 메모리부(610)는 데이터 라인(DATA LINE)를 통해 데이터를 전송한다. 비휘발성 메모리부(610)로부터는 클럭(CLK)이 출력되는데, 이 클럭(CLK)은 데이터 라인(DATA LINE)의 데이터에 동기된다. 비휘발성 메모리부(410)는 이-퓨즈 어레이를 포함하여 구성되거나, 플래쉬 메모리, EEPROM 등 각종 비휘발성 메모리로 구성될 수 있다. 비휘발성 메모리부(410)의 동작은 초기화 신호(INI)에 시작된다. 초기화 신호(INI)는 패드(401)를 통해 메모리 장치 외부로부터 입력되며 메모리 장치의 초기 동작 구간에 활성화되는 신호이다. 이러한 초기화 신호(INI)의 예로는 리셋신호(RESET)가 있으며, 리셋신호(RESET) 뿐만이 아니라 메모리 장치의 초기 동작 구간에 활성화되는 그 어떤 신호도 초기화 신호(INI)로 사용할 수 있다.
다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N)는 자신에 대응하는 뱅크의 리페어 정보를 저장한다. 예를 들어, 레지스터들(420_1_0~420_1_N)은 제1메모리 뱅크(BK1)의 리페어 정보를 저장하고, 레지스터들(420_5_0~420_5_N)은 제5메모리 뱅크(BK5)의 리페어 정보를 저장한다. 다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N)는 서로 직렬로 연결되어 하나의 쉬프트 레지스터를 형성하고, 클럭(CLK)에 동기해 데이터 라인(DATA LINE)으로 전달되는 데이터를 쉬프트하며 저장한다. 예를 들어, 클럭(CLK)이 첫번째로 토글(toggle)하면 데이터 라인(DATA LINE)으로 첫번째로 전달된 데이터가 레지스터(420_0_0)에 저장되고, 클럭(CLK)이 두번째로 토클하면 데이터 라인(DATA LINE)으로 첫번째로 전달된 데이터(즉, 레지스터(420_0_0)에 저장되었던 데이터)는 레지스터(420_0_1)에 저장되고 데이터 라인(DATA LINE)으로 두번째로 전달된 데이터는 레지스터(420_0_0)에 저장된다. 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N) 각각은 D플립플롭으로 구성될 수 있다.
메모리 뱅크들(BK0~BK7)은 자신에 대응하는 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)에 저장된 리페어 데이터를 이용해, 노멀 셀을 리던던시 셀로 대체하는 리페어 동작을 수행한다. 메모리 뱅크들(BK0~BK7) 각각은 DRAM 셀 어레이로 구성되거나, FLASH 셀 어레이로 구성될 수 있다.
검증부(430)는 비휘발성 메모리부(410)로부터 출력된 데이터가 다수의 레지스터(420_0_0~420_0_N 내지 420_7_0~420_7_N) 모두에 저장되었는지의 여부를 검증하기 위한 구성이다. 비휘발성 메모리부(410)로부터는 처음부터 다수의 레지스터에 저장될 데이터가 출력되지 않으며, 미리 정해진 데이터 패턴이 초기에 전송된다. 예를 들어, 4비트의 '1010'의 미리 정해진 데이터 패턴이 비휘발성 메모리부(410)로부터 출력될 수 있다. 검증부(430)는 쉬프트 레지스터를 구성하는 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N) 중 마지막 레지스터(420_7_N)로부터 출력되는 데이터를 입력받는다. 검증부(430)는 마지막 레지스터(420_7_N)로부터 미리 정해진 데이터 패턴이 전달되는지를 확인해, 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 데이터가 모두 전달되었다는 것을 확인한다. 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 데이터가 모두 전달되었다는 것이 확인되면, 검증부(430)는 완료신호(COMPLETE)를 활성화하며, 출력회로(440)는 완료신호(COMPLETE)를 패드(402)를 통해 메모리 장치 외부(메모리 콘트롤러)로 출력된다. 또한, 검증부(430)는 완료신호(COMPLETE)를 비휘발성 메모리부(410)로 전달해 완료신호(COMPLETE)의 활성화 시점으로부터는 비휘발성 메모리부(410)로부터 출력되는 클럭(CLK)이 더 이상 토글하지 않도록 제어한다.
도 4에 따르면, 비휘발성 메모리부(410)의 데이터가 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 전송되는데 있어서, 어드레스를 대신하여 클럭(CLK)이 전달되며, 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)이 쉬프트 레지스터 형태로 연결되어 클럭(CLK)에 동기해 비휘발성 메모리부(410)로부터 출력되는 데이터를 쉬프트하며 저장한다. 따라서, 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 멀티 비트의 어드레스가 전달될 필요가 없으며, 이는 메모리 장치의 면적을 크게 줄여준다.
또한, 검증부(430)에 의해 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 데이터가 모두 전송되었다는 것을 알리는 완료신호(COMPLETE)가 생성되고, 완료신호(COMPLETE)가 메모리 콘트롤러로 전송되는데, 이를 통해 메모리 콘트롤러가 메모리 장치의 부트-업(boot-up) 동작(비휘발성 메모리부로부터 레지스터들로 데이터가 전송되는 동작)이 완료되었는지/아닌지를 알 수 있도록 한다.
도 5는 본 발명의 다른 실시예에 따른 메모리 장치의 구성도이다.
도 5에서는 도 4와 다른 방식으로 완료신호(COMPLETE)가 생성되는 경우의 실시예에 대해 알아보기로 한다.
도 5의 검증부(530)는 비휘발성 메모리부(410)의 동작 개시 시점으로부터 일정한 시간, 즉 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 데이터가 전송되기에 필요한 시간, 이 경과하면 완료신호(COMPLETE)를 활성화한다. 검증부(530)는 초기화 신호(INI)의 활성화 시점으로부터 클럭(CLK)의 활성화 회수를 카운팅하며 카운팅된 값이 미리 설정된 값에 도달하면 완료신호(COMPLETE)를 활성화하도록 설계될 수 있다.
도 6은 본 발명의 일실시예에 따른 메모리 시스템의 구성도이며, 도 7은 이의 동작을 도시한 순서도이다.
도 6을 참조하면, 메모리 시스템은 도 4 또는 도 5와 같이 설계된 메모리 장치(610)와 메모리 콘트롤러(620)를 포함한다. 이하에서는, 도 6과 도 7을 참조하여 메모리 시스템의 동작을 살펴보기로 한다.
메모리 콘트롤러(620)는 메모리 장치(610)의 리드/라이트 등의 주요 동작에 앞서 초기화 신호(INI, 이러한 신호의 예로 리셋신호가 있음)를 활성화하여 메모리 장치로 인가한다(S710).
메모리 장치(610)는 초기화 신호(INI)의 활성화 시점으로부터 부트-업 동작을 수행한다(S720). 부트-업 동작은 메모리 장치(610) 내부의 비휘발성 메모리부(410)로부터 레지스터들(420_0_0~420_0_N 내지 420_7_0~420_7_N)로 리페어 데이터가 전송되는 동작을 말한다.
메모리 장치(610)의 부트-업 동작이 완료되면 메모리 장치(610)는 완료신호(COMPLETE)를 활성화해 메모리 콘트롤러(620)로 전달한다(S730).
메모리 콘트롤러(620)는 메모리 장치(610)로부터 활성화된 완료신호(COMPLETE)를 전달받은 이후에, 커맨드(CMD) 및 어드레스(ADD)를 메모리 장치에 인가하고 메모리 장치(610)와 라이트 데이터(DQ) 또는 리드 데이터(DQ)를 주고 받는다(S740). 즉, 메모리 콘트롤러(620)는 메모리 장치로부터 활성화된 완료신호(COMPLETE)를 전달받은 시점 이후에 메모리 장치(610)가 리드/라이트 동작을 수행되도록 제어한다.
비휘발성 메모리부(410)를 사용하는 메모리 장치(610)는 부트-업 동작이 완료된 이후에 정상적인 리드/라이트 동작을 수행할 수 있다. 부트-업 동작이 완료되어야 내부 메모리 뱅크(BK0~BK7)의 결함 셀을 리던던시 셀로 대체하는 것이 가능하기 때문이다. 그런데, 메모리 장치(610)의 제조사는 매우 다양하며, 각각의 제조사마다 비휘발성 메모리부(410)에 저장되는 리페어 데이터의 양이 다르다. 즉, A사가 제조한 메모리 장치(610)의 리페어 데이터는 2Mb이고, B사가 제조한 메모리 장치(610)의 리페어 데이터는 3Mb일 수 있다. 그렇다면, B사가 제조한 메모리 장치(610)는 A사가 제조한 메모리 장치(610)보다 부트-업 동작에 더욱 많은 시간이 필요로 할 수 있다.
본 발명은 메모리 장치(610)의 부트-업이 완료된 시점, 즉 메모리 장치(610)가 정상적인 리드/라이트 동작을 수행할 수 있는 시점,을 메모리 콘트롤러(620)에 통보한다. 따라서, 메모리 장치(610)의 부트-업 시간이 길다면 메모리 콘트롤러(620)가 메모리 장치(610)에게 리드/라이트 동작 이전의 부트-업 시간을 충분히 배정하고, 메모리 장치(610)의 부트-업 시간이 짧다면 메모리 콘트롤러(620)가 메모리 장치(610)에게 부트-업 시간을 짧게 배정할 수 있다. 즉, 메모리 콘트롤러(620)가 메모리 장치(610)의 리드/라이트 동작을 시작하는 시점을 최적화할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
BK0~BK7: 메모리 뱅크들
420_0_0~420_0_N 내지 420_7_0~420_7_N: 레지스터들
430: 검증부 440: 출력회로

Claims (12)

  1. 리페어 데이터를 저장하고, 초기화 신호에 응답해 저장된 리페어 데이터를 출력하는 비휘발성 메모리부;
    상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터;
    상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크;
    상기 비휘발성 메모리부로부터 상기 다수의 레지스터로의 상기 리페어 데이터의 전송이 완료되었음을 알리는 완료신호를 생성하는 검증부; 및
    상기 완료신호를 외부로 출력하기 위한 출력회로를 포함하고,
    상기 다수의 레지스터는 쉬프트 레지스터 형태로 연결되고, 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 클럭에 동기해 쉬프트하며 저장하고,
    상기 비휘발성 메모리부로부터는 미리 정해진 데이터 패턴이 초기에 전송되고,
    상기 검증부는 상기 쉬프트 레지스터 형태로 연결된 다수의 레지스터 중 마지막 레지스터로부터 상기 미리 정해진 데이터 패턴이 상기 검증부로 출력되는 것을 확인하여 상기 완료신호를 생성하는
    메모리 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 메모리 장치와 메모리 콘트롤러를 포함하는 메모리 시스템에 있어서,
    상기 메모리 콘트롤러는 초기화 동작시에 상기 메모리 장치로 초기화 신호를 인가하고,
    상기 메모리 장치는
    리페어 데이터를 저장하고, 상기 초기화 신호에 응답해 저장된 리페어 데이터를 출력하는 비휘발성 메모리부;
    상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 저장하기 위한 다수의 레지스터;
    상기 다수의 레지스터 중 자신에 대응하는 레지스터들에 저장된 리페어 데이터를 이용해 노멀 셀을 리던던시 셀로 대체하는 다수의 메모리 뱅크;
    상기 비휘발성 메모리부로부터 상기 다수의 레지스터로의 상기 리페어 데이터의 전송이 완료되었음을 알리는 완료신호를 생성하는 검증부; 및
    상기 완료신호를 상기 메모리 콘트롤러로 출력하기 위한 출력회로를 포함하고,
    상기 다수의 레지스터는 쉬프트 레지스터 형태로 연결되고, 상기 비휘발성 메모리부로부터 출력되는 리페어 데이터를 클럭에 동기해 쉬프트하며 저장하고,
    상기 비휘발성 메모리부로부터는 미리 정해진 데이터 패턴이 초기에 전송되고,
    상기 검증부는 상기 쉬프트 레지스터 형태로 연결된 다수의 레지스터 중 마지막 레지스터로부터 상기 미리 정해진 데이터 패턴이 상기 검증부로 출력되는 것을 확인하여 상기 완료신호를 생성하는
    메모리 시스템.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 메모리 콘트롤러는
    상기 메모리 장치로부터 활성화된 완료신호를 수신한 이후에 상기 메모리 장치에 커맨드를 인가하는
    메모리 시스템.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020120147402A 2012-08-31 2012-12-17 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 KR102011779B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/601,629 US9015463B2 (en) 2012-08-31 2012-08-31 Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
US13/601,629 2012-08-31

Publications (2)

Publication Number Publication Date
KR20140029091A KR20140029091A (ko) 2014-03-10
KR102011779B1 true KR102011779B1 (ko) 2019-08-20

Family

ID=50189144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147402A KR102011779B1 (ko) 2012-08-31 2012-12-17 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (2)

Country Link
US (1) US9015463B2 (ko)
KR (1) KR102011779B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7197684B2 (ja) 2018-05-03 2022-12-27 バイオナット ラブス リミテッド マイクロナノスケールロボット、医療器具および埋め込み可能デバイスの遠隔制御のためのハイブリッド電磁デバイス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102298923B1 (ko) * 2017-05-24 2021-09-08 에스케이하이닉스 주식회사 반도체 장치, 테스트 방법 및 이를 포함하는 시스템
CN108647114B (zh) * 2018-03-30 2022-03-08 斑马网络技术有限公司 车机操作系统及其启动方法、系统分区更新和恢复方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011044219A (ja) * 2009-08-24 2011-03-03 Toshiba Corp 不揮発性半導体記憶装置
JP2011146075A (ja) * 2002-11-28 2011-07-28 Renesas Electronics Corp メモリモジュール、メモリシステム、及び情報機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181614B1 (en) * 1999-11-12 2001-01-30 International Business Machines Corporation Dynamic repair of redundant memory array
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6777757B2 (en) 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6904751B2 (en) 2003-06-04 2005-06-14 Ford Global Technologies, Llc Engine control and catalyst monitoring with downstream exhaust gas sensors
JP4664804B2 (ja) * 2005-04-28 2011-04-06 株式会社東芝 不揮発性半導体記憶装置
US7173851B1 (en) 2005-10-18 2007-02-06 Kilopass Technology, Inc. 3.5 transistor non-volatile memory cell using gate breakdown phenomena
US7269047B1 (en) 2006-03-06 2007-09-11 Kilopass Technology, Inc. Memory transistor gate oxide stress release and improved reliability
US7757135B2 (en) * 2006-09-11 2010-07-13 Mentor Graphics Corporation Method and apparatus for storing and distributing memory repair information
US7802133B2 (en) * 2007-06-29 2010-09-21 Qimonda North America Corp. System and method for addressing errors in a multiple-chip memory device
US8797808B2 (en) * 2012-05-30 2014-08-05 SK Hynix Inc. Semiconductor device and semiconductor memory device
US9728235B2 (en) * 2012-07-17 2017-08-08 SK Hynix Inc. Semiconductor device and semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146075A (ja) * 2002-11-28 2011-07-28 Renesas Electronics Corp メモリモジュール、メモリシステム、及び情報機器
JP2011044219A (ja) * 2009-08-24 2011-03-03 Toshiba Corp 不揮発性半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7197684B2 (ja) 2018-05-03 2022-12-27 バイオナット ラブス リミテッド マイクロナノスケールロボット、医療器具および埋め込み可能デバイスの遠隔制御のためのハイブリッド電磁デバイス

Also Published As

Publication number Publication date
US9015463B2 (en) 2015-04-21
US20140068241A1 (en) 2014-03-06
KR20140029091A (ko) 2014-03-10

Similar Documents

Publication Publication Date Title
US9235487B2 (en) Integrated circuit and memory device
KR101718458B1 (ko) 퓨즈 어레이를 갖는 반도체 장치 및 그 동작방법
US8743644B2 (en) Semiconductor integrated circuit having array E-fuse and driving method thereof
US8797808B2 (en) Semiconductor device and semiconductor memory device
US11581035B2 (en) Systems, devices, and methods for efficient usage of IO section breaks in memory devices
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
US10127999B2 (en) Nonvolatile memory and semiconductor device including the same
CN104183275B (zh) 半导体器件
CN112837735A (zh) 具有存储器修复机制的存储器装置及其操作方法
KR20160014976A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR102011779B1 (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR102079229B1 (ko) 반도체 장치 및 반도체 메모리 장치
JP2010146649A (ja) 半導体記憶装置
JP5592238B2 (ja) 半導体装置及びその制御方法
US9489147B2 (en) Semiconductor device, memory device, and system including the same
KR102122880B1 (ko) 반도체 장치
US8788893B2 (en) Semiconductor device and memory device
US9330793B2 (en) Memory device
KR102150477B1 (ko) 반도체 장치 및 이의 동작 방법
KR20140059694A (ko) 메모리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant