KR20140042063A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140042063A
KR20140042063A KR1020120108061A KR20120108061A KR20140042063A KR 20140042063 A KR20140042063 A KR 20140042063A KR 1020120108061 A KR1020120108061 A KR 1020120108061A KR 20120108061 A KR20120108061 A KR 20120108061A KR 20140042063 A KR20140042063 A KR 20140042063A
Authority
KR
South Korea
Prior art keywords
passivation film
semiconductor substrate
solar cell
conductive region
electrode
Prior art date
Application number
KR1020120108061A
Other languages
English (en)
Other versions
KR101889775B1 (ko
Inventor
이현호
이경수
박창서
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120108061A priority Critical patent/KR101889775B1/ko
Priority to EP13004584.2A priority patent/EP2713403B1/en
Priority to US14/038,159 priority patent/US9269839B2/en
Priority to JP2013199644A priority patent/JP2014072530A/ja
Priority to CN201310450083.XA priority patent/CN103700713B/zh
Publication of KR20140042063A publication Critical patent/KR20140042063A/ko
Application granted granted Critical
Publication of KR101889775B1 publication Critical patent/KR101889775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 형성되며, p형 불순물을 포함하는 p형의 도전형 영역; 및 상기 p형 도전형 영역 위에 형성되며 알루미늄 산화물을 포함하는 패시베이션 막을 포함한다. 상기 패시베이션 막의 두께가 7~17Å이다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SMAE}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는, 구조를 개선한 태양 전지 및 이의 제조 방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
태양 전지는 광전 변환을 일으킬 수 있도록 반도체 기판에 도전형 영역 및 이에 전기적으로 연결되는 전극을 형성하여 형성될 수 있다. 그리고 태양 전지에는 특성을 향상하기 위하여 도전형 영역을 패시베이션하는 패시베이션 막, 반사를 방지하기 위한 반사 방지막 등도 형성된다.
그런데 종래 태양 전지에서는 패시베이션 막의 형성 공정이나 그 이후 공정에서 패시베이션 막이 쉽게 변형 또는 손상될 수 있다. 이에 따라 패시베이션 효과가 저하되어 태양 전지의 특성이 저하될 수 있다.
본 발명은 향상된 특성 및 생산성을 가지는 태양 전지 및 이의 제조 방법을 제공하고자 한다.
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 형성되며, p형 불순물을 포함하는 p형의 도전형 영역; 및 상기 p형 도전형 영역 위에 형성되며 알루미늄 산화물을 포함하는 패시베이션 막을 포함한다. 상기 패시베이션 막의 두께가 7~17Å이다.
본 실시예에 따른 태양 전지는, 반도체 기판에 p형 불순물을 포함하는 p형의 도전형 영역을 형성하는 단계; 및 상기 p형의 도전형 영역 위에 알루미늄 산화물을 포함하는 패시베이션 막을 형성하는 단계를 포함한다. 상기 패시베이션 막의 두께가 7~17Å이다.
본 실시예에서는 p형의 도전형 영역을 패시베이션하는 패시베이션 막이 AlO1.5+X (여기서, x는 0<x≤0.5)의 알루미늄 산화물을 포함하며 7~17Å의 두께를 가지도록 형성된다. 이에 의하여 패시베이션의 효과를 우수하게 유지하면서도 제1 패시베이션 막의 형성을 위한 비용 및 공정 시간을 저감할 수 있고, 블리스터 현상을 방지할 수 있다. 이에 따라 태양 전지의 특성 및 생산성을 향상할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 3은 알루미늄을 포함하는 패시베이션 막에서 블리스터 현상이 발생한 경우를 보여주는 태양 전지의 단면 사진이다.
도 4은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 5은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 6는 본 발명의 일 실시예에 따른 태양 전지의 제1 및 제2 도전형 영역과 제1 및 제2 전극을 도시한 후면 평면도이다.
도 7은 실험예 및 비교예에 따라 제조된 태양 전지에서 제1 패시베이션 막의 두께에 따른 개방 전압(implied Voc)를 측정한 결과를 보여주는 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이고, 도 2는 도 1에 도시한 태양 전지의 평면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 반도체 기판(10)과, 반도체 기판(10)에 형성되며 불순물을 가지는 도전형 영역(20, 30)과, 도전형 영역(20, 30)에 전기적으로 연결되는 전극(24, 34)을 포함할 수 있다. 도전형 영역(20, 30)은 에미터층(20)과 후면 전계층(30)을 포함할 수 있고, 전극(24, 34)은 에미터층(20)에 전기적으로 연결되는 제1 전극(24)과 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 제1 패시베이션 막(21), 반사 방지막(22), 제2 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 다양한 반도체 물질을 포함할 수 있는데, 일례로 제2 도전형 불순물을 포함하는 실리콘을 포함할 수 있다. 실리콘으로는 단결정 실리콘 또는 다결정 실리콘이 사용될 수 있으며, 제2 도전형 불순물은 일례로 n형일 수 있다. 즉, 반도체 기판(10)은 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소가 도핑된 단결정 또는 다결정 실리콘으로 이루어질 수 있다.
이와 같이 n형의 불순물을 가지는 반도체 기판(10)을 사용하면, 반도체 기판(10)의 전면에 p형의 불순물을 가지는 에미터층(20)이 형성되어 pn 접합(junction)을 이루게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(10)의 후면 쪽으로 이동하여 제2 전극(34)에 의하여 수집되고, 정공이 반도체 기판(10)의 전면 쪽으로 이동하여 제1 전극(24)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(10)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다.
도면에 도시하지는 않았지만, 반도체 기판(10)의 전면 및/또는 후면은 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(10)의 전면 등에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(10)의 전면 등을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
반도체 기판(10)의 전면 쪽에는 제1 도전형 불순물을 가지는 에미터층(20)이 형성될 수 있다. 본 실시예에서 에미터층(20)은 제1 도전형 불순물로 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 p형 불순물을 사용할 수 있다.
이때, 본 실시예에서 에미터층(20)은, 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(20a)과, 제1 부분(20a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(20b)을 가질 수 있다. 제1 부분(20a)은 제1 전극(24)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 광이 입사되는 제1 전극(24) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(24)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(24)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 에미터층(20)은 선택적 에미터 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 에미터층(20)이 균일한 도핑 농도를 가지는 균일한 에미터(homogeneous emitter) 구조를 가질 수도 있다. 또한, 본 실시예에서는 에미터층(20)이 반도체 기판(10)의 전면 쪽에만 형성되지만 본 발명이 이에 한정되는 것은 아니다. 즉, 에미터층(20)이 후면으로 연장되어 태양 전지(100)가 후면 전극형 구조를 가질 수도 있다.
이러한 에미터층(20)은 열 확산법, 이온 주입법 등의 방법에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 변형이 가능하다.
반도체 기판(10) 위에, 좀더 정확하게는 반도체 기판(10)에 형성된 에미터층(20) 위에 제1 패시베이션 막(21), 반사 방지막(22) 및 제1 전극(24)이 형성된다.
제1 패시베이션 막(21) 및 반사 방지막(22)은 제1 전극(24)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 전면 전체에 형성될 수 있다.
본 실시예에서 제1 패시베이션 막(21)은 p형의 도전형 영역인 에미터층(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 따라 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.
본 실시예에서 제1 패시베이션 막(21)은 p형의 도전형 영역인 에미터층(20)의 패시베이션에 적합하도록 알루미늄 산화물을 포함할 수 있다. 즉, 알루미늄 산화물을 포함하는 제1 패시베이션 막(21)을 에미터층(20)과 반사 방지막(22) 사이에 형성하여, 반사 방지막(22)에 의한 양전하의 발생을 방지할 수 있다. 이에 의하여 p형의 도전형 영역인 에미터층(20)을 효과적으로 패시베이션 할 수 있다.
본 실시예에서 알루미늄 산화물을 포함하는 제1 패시베이션 막(21)의 두께는 7~17 Å일 수 있다. 이러한 제1 패시베이션 막(21)의 두께는 종래 패시베이션 막의 두께인 대략 100 Å보다 크게 작은 값이다. 알루미늄 산화물을 포함하는 패시베이션 막의 두께가 대략 100 Å 정도로 두꺼우면, 패시베이션 막 형성 시 알루미늄 산화물이 안정적인 원자 배열을 가질 수 있고, 이에 따라 알루미늄 산화물이 Al2O3의 화학식을 가지게 된다. 이러한 Al2O3은 그 자체로는 안정적인 배열을 가지지만, Al2O3의 알루미늄 산화물에서는 제1 패시베이션 막(21)을 형성하는 공정 또는 이후의 공정(특히, 열처리 공정)에서 부풀어오르는 블리스터(blister) 현상이 쉽게 발생될 수 있다. 이러한 블리스터 현상이 발생한 태양 전지의 단면 사진을 도 3에 나타내었다. 도 3의 오른쪽 부분에서 부풀어오른 부분이 발생한 것을 알 수 있다. 이러한 블리스터 형상이 발생하면 패시베이션 막이 부풀어올라 충분한 패시베이션 효과를 나타내기 어렵고, 이에 따라 태양 전지의 충밀도를 저하시킬 수 있다. 이에 따라 본 실시예에서는 제1 패시베이션 막(21)의 두께를 100 Å 보다 크게 작은 값으로 한다.
이때, 본 실시예에서와 같이 알루미늄 산화물을 포함하는 제1 패시베이션 막(21)의 두께를 7~17 Å로 작게 하면, 반도체 기판(10)을 구성하는 원자(일례로, 실리콘)과의 원자 차이에 의하여 알루미늄 산화물이 안정적인 원자 배열을 가지면서 형성되지 못한다. 이에 따라 알루미늄 산화물이 AlO1 .5+X (여기서, x는 0<x≤0.5, 좀더 상세하게는 0.001≤x≤0.5)의 화학식을 가지게 된다. 이와 같이 AlO1 .5+X (여기서, x는 0<x≤0.5, 좀더 상세하게는 0.001≤x≤0.5)의 화학식을 가지는 알루미늄 산화물을 포함하는 제1 패시베이션 막(21)에서는 블리스터 현상이 발생되기 어렵다. 이에 따라 제1 패시베이션 막(21)의 두께를 한정하여 블리스터 현상을 방지할 수 있다.
또한, 제1 패시베이션 막(21)의 두께가 7~17 Å일 때, 기존과 같이 대략 100 Å의 두께를 가지며 Al2O3의 포함하는 패시베이션 막과 동일 또는 유사한 패시베이션 효과를 가지게 된다. 이는 제1 패시베이션 막(21)의 상대적으로 얇은 두께를 가져 음전하를 발생하는 데 기여하지는 못하더라도, 제1 패시베이션 막(21) 위에 형성되는 반사 방지막(22)에 포함된 수소를 패시베이션 하여 양전하 발생을 방지하는 효과는 충분하게 구현하기 때문으로 예측된다.
상술한 알루미늄 산화물을 포함하는 제1 패시베이션 막(21)은 원자층 증착법(atomic layer deposition, ALD)에 의하여 형성될 수 있다. 원자층 증착법은 원자층을 한 층씩 늘려 알루미늄 산화물을 포함하는 막을 형성하는 기술로, 표면 결함 밀도가 높고 막 치밀도가 우수하며 안정성이 우수한 막을 형성할 수 있다. 반면, 원자층을 한 층씩 늘리는 공정에 의하여 두께가 늘어날 경우에는 공정 시간 또한 크게 늘어날 수 있다. 본 실시예에서는 제1 패시베이션 막(21)의 두께를 크게 줄여 원자층 증착법의 공정 횟수를 크게 줄일 수 있으며 재료(일례로, 트리메틸알루미늄(TMA))의 사용량 또한 크게 줄일 수 있다. 일례로, 제1 패시베이션 막(21)의 두께를 10 Å로 하면, 두께가 90% 줄어들게 되고 이에 따라 원자층 증착법의 사이클(cycle) 횟수, 재료 비용 또한 90% 만큼 저감시킬 수 있다.
일례로, 제1 패시베이션 막(21)을 형성하기 위한 원자층 증착법의 사이클 횟수는 5~15회로, 종래의 80회에 비하여 크게 낮은 수준일 수 있다. 그러나 구체적인 사이클 횟수 등은 원자층 증착법의 공정 조건에 따라 달라질 수 있으므로, 본 발명이 이에 한정되는 것은 아니다.
즉, 본 실시예에서는 제1 패시베이션 막(21)의 두께를 7~17 Å로 한정하여 블리스터 현상을 방지할 수 있고, 공정 시간을 줄이면서도 패시베이션 효과는 충분하게 구현할 수 있다. 따라서, 태양 전지(100)의 생산성 및 특성을 함께 향상할 수 있다.
반사 방지막(22)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(10)과 에미터층(20)의 계면에 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다.
방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막으로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다.
이러한 반사 방지막(22)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
제1 전극(24)은 제1 패시베이션 막(21) 및 반사 방지막(22)에 형성된 개구부를 통하여(즉, 반사 방지막(22)을 관통하여) 에미터층(20)에 전기적으로 연결된다. 이러한 제1 전극(24)은 다양한 형상을 가지도록 형성될 수 있는데 이에 대해서는 추후에 다시 설명한다.
제1 패시베이션 막(21) 및 반사 방지막(22)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제1 전극(24)을 형성할 수 있다. 또는, 제1 전극(24) 형성용 페이스트를 반사 방지막(22) 상에 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 제1 전극(24)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다.
반도체 기판(10)의 후면 쪽에는 반도체 기판(10)보다 높은 도핑 농도로 제2 도전형 불순물을 포함하는 후면 전계층(30)이 형성된다.
반도체 기판(10)의 후면 쪽에는 제2 도전형 불순물을 가지는 후면 전계층(30)이 형성될 수 있다. 본 실시예에서 후면 전계층(30)은 제2 도전형 불순물로 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 n형 불순물을 사용할 수 있다.
이때, 본 실시예에서 후면 전계층(30)은 높은 불순물 농도를 가져 상대적으로 낮은 저항을 가지는 제1 부분(30a)과, 제1 부분(30a)보다 낮은 불순물 농도를 가져 상대적으로 높은 저항을 가지는 제2 부분(30b)을 가질 수 있다. 제1 부분(30a)은 제1 전극(34)의 일부 또는 전체(즉, 적어도 일부)에 접촉 형성되도록 형성된다.
이와 같이, 본 실시예에서는 제2 전극(34) 사이에 대응하는 부분에 상대적으로 높은 저항의 제2 부분(30b)를 형성하여 정공과 전자의 재결합을 방지할 수 있다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제2 전극(34)과 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(30a)을 형성하여 제2 전극(34)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 후면 전계층(30)은 선택적 후면 전계 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 후면 전계층(30)이 균일한 도핑 농도를 가지는 균일한 후면 전계(homogeneous back surface field) 구조를 가질 수도 있다. 또는, 후면 전계층(30)이 반도체 기판(10)의 후면에서 국부적으로 형성되는 국부적 후면 전계(local back surface field) 구조를 가질 수도 있다. 국부적 후면 전계 구조를 가지는 후면 전계층(30)에 대해서는 도 4을 참조하여 후술한다.
이러한 후면 전계층(30)은 열 확산법, 이온 주입법 등의 방법에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 변형이 가능하다.
이와 함께 반도체 기판(10)의 후면에는 제2 패시베이션 막(32)과 제2 전극(34)이 형성될 수 있다.
제2 패시베이션 막(32)은 제2 전극(34)이 형성된 부분을 제외하고 실질적으로 반도체 기판(10)의 후면 전체에 형성될 수 있다. 이러한 제2 패시베이션 막(32)은 반도체 기판(10)의 후면에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(100)의 개방 전압을 증가시킬 수 있다.
이러한 제2 패시베이션 막(32)은 광이 투과될 수 있도록 투명한 절연 물질로 이루어질 수 있다. 따라서, 이러한 제2 패시베이션 막(32)을 통하여 반도체 기판(10)의 후면을 통해서도 광이 입사될 수 있도록 하여 태양 전지(100)의 효율을 향상할 수 있다. 일례로, 제2 패시베이션 막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 패시베이션 막(32)이 다양한 물질을 포함할 수 있음은 물론이다.
이러한 제2 패시베이션 막(32)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다.
제2 전극(34)은 제2 패시베이션 막(32)에 형성된 개구부를 통하여(즉, 제2 패시베이션 막(32)을 관통하여) 후면 전계층(30)에 전기적으로 연결된다. 이러한 제2 전극(34)은 다양한 형상을 가지도록 형성될 수 있다.
제2 패시베이션 막(32)에 개구부를 형성하고 개구부 내에 도금법, 증착법 등의 다양한 방법으로 제2 전극(34)을 형성할 수 있다. 또는, 제2 전극(34) 형성용 페이스트를 제1 패시베이션 막(32) 상에 스크린 인쇄 등으로 도포한 후에 파이어 스루(fire through) 또는 레이저 소성 컨택(laser firing contact) 등을 하여 제2 전극(34)을 형성하는 것도 가능하다. 이 경우에는 별도로 개구부를 형성하는 공정을 수행하지 않아도 된다. 상술한 바와 같이 본 실시예에 따른 제1 전극(24) 및/또는 제2 전극(34)은 다양한 평면 형상을 가질 수 있는데, 그 일 예를 도 2를 참조하여 설명한다. 제1 전극(24) 및 제2 전극(34)은 서로 다른 폭, 피치 등을 가질 수는 있지만, 그 기본 형상은 유사할 수 있다. 이에 따라 도 2에서는 제1 전극(24)을 위주로 설명하며, 제2 전극(34)에 대한 설명을 생략한다. 이하의 설명은 제1 및 제2 전극(24, 34)에 공통적으로 적용될 수 있다.
도 2를 참조하면, 제1 전극(24)은 제1 피치(P1)를 가지면서 서로 평행하게 배치되는 복수의 핑거 전극(24a)을 포함할 수 있다. 이와 함께 전극(24)은 핑거 전극들(24a)과 교차하는 방향으로 형성되어 핑거 전극(24a)을 연결하는 버스바 전극(24b)을 포함할 수 있다. 이러한 버스바 전극(24b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 제1 피치(P1)보다 더 큰 제2 피치(P2)를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(24a)의 폭(W1)보다 버스바 전극(24b)의 폭(W2)이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니며 동일한 폭을 가질 수 있다. 상술한 제1 전극(24)의 형상은 일례로 제시한 것에 불과하며, 본 발명이 이에 한정되는 것은 아니다.
단면 상으로 볼 때, 핑거 전극(24a) 및 버스바 전극(24b)이 모두 제1 패시베이션 막(21) 및 반사 방지막(22)(제2 전극(34)일 경우에는 제2 패시베이션 막(32), 이하 동일)을 관통하여 형성될 수도 있다. 또는, 핑거 전극(24a)이 제1 패시베이션 막(21) 및 반사 방지막(22)을 관통하고 버스바 전극(24b)은 반사 방지막(22) 상에서 형성될 수 있다.
상술한 바와 같이 본 실시예에서는 p형의 도전형 영역인 에미터층(20)을 패시베이션하는 제1 패시베이션 막(21)이 AlO1 .5+X (여기서, x는 0<x≤0.5) 상태의 알루미늄 산화물을 포함하며 7~17Å의 두께를 가진다. 이에 의하여 패시베이션 효과를 우수하게 유지하면서도 제1 패시베이션 막(21)의 형성을 위한 비용 및 공정 시간을 저감할 수 있고, 블리스터 현상을 방지할 수 있다. 이에 따라 태양 전지(100)의 특성 및 생산성을 향상할 수 있다.
상술한 실시예에서는 전면에 위치한 에미터층(20)을 패시베이션하는 제1 패시베이션 막(21)이 AlO1 .5+X (여기서, x는 0<x≤0.5)의 알루미늄 산화물을 포함하며 7~17Å의 두께를 가진다. 그러나 본 발명이 이에 한정되는 것은 아니다. 즉, 후면 전계층(30)을 패시베이션하는 제2 패시베이션 막(32)이 AlO1 .5+X (여기서, x는 0≤x≤0.5) 상태의 알루미늄 산화물을 포함하고 7~17Å의 두께를 가질 수 있다. 또는, 반도체 기판(10)의 후면에 위치한 p형의 도전형 영역을 패시베이션하는 패시베이션 막이 AlO1 .5+X (여기서, x는 0<x≤0.5)의 알루미늄 산화물을 포함하고 7~17Å의 두께를 가질 수 있다. 이러한 실시예들을 도 4 내지 도 6를 참조하여 설명한다.
도 4은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이다.
도 4을 참조하면, 본 실시예에 따른 태양 전지(102)는, 반도체 기판(10)과, 반도체 기판(10)에 형성되며 불순물을 가지는 에미터층(20) 및 후면 전계층(30)과, 이에 전기적으로 연결되는 제1 전극(24) 및 제2 전극(34)을 포함할 수 있다. 이와 함께 태양 전지(100)는 반사 방지막(22), 제2 패시베이션 막(32) 등을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
본 실시예에서는, 도 1의 실시예와 반대로, 반도체 기판(10) 및 후면 전계층(30)이 p형을 가지고, 에미터층(20)이 n형을 가진다. 이에 따라 후면 전계층(30)이 p형의 도전형 영역을 형성하고, 에미터층(20)이 n형의 도전형 영역을 형성한다. n형 또는 p형을 가지도록 하는 불순물의 종류 등은 상술한 바와 동일하므로 상세한 설명을 생략한다.
도면에 도시되지는 않았지만, 반도체 기판(10)의 전면에는 텍스쳐링에 의한 요철 구조가 형성될 수 있다.
반사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막으로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 반도체 기판(10)과 반사 방지막(22) 사이에 패시베이션을 위한 제1 패시베이션 막(도시하지 않음)을 더 구비할 수도 있다.
본 실시예에서의 후면 전계층(30)이 제2 전극(34)에 대응하는 부분에 형성되는 제1 부분(30a)만을 포함한다. 그리고 제2 전극(34)은 제2 패시베이션 막(32) 상에 전체적으로 형성되고 제2 패시베이션 막(32)에 형성된 개구부를 통하여 후면 전계층(30)의 제1 부분(30a)에 전기적으로 연결된다. 즉, 본 실시예에서는 제2 전극(34)이 후면 전계층(30)의 제1 부분(30a)이 점 컨택(point contact)되어 형성될 수 있다.
이때, 본 실시예에서는 p형의 도전형 영역인 후면 전계층(30)을 패시베이션 하는 제1 패시베이션 막(32)은 AlO1 .5+X (여기서, x는 0<x≤0.5, 좀더 상세하게는 0.001≤x≤0.5)의 화학식을 가지는 알루미늄 산화물을 포함하며 7~17Å의 두께를 가진다. 화학식, 두께 등에 대해서는 도 1의 실시예에서 상세하게 설명하였으므로 상세한 설명을 생략한다.
이와 같은 후면 전계층(30) 및 제2 전극(34) 구조에 의하여 후면 전계 효과를 향상하고 제2 전극(34)에 의한 반사율을 증가시켜 태양 전지(102)의 효율을 향상할 수 있다. 또한, p형의 도전형 영역인 후면 전계층(30)을 패시베이션하는 제2 패시베이션 막(32)이 AlO1.5+X (여기서, x는 0<x≤0.5, 좀더 상세하게는 0.001≤x≤0.5)의 화학식을 가지는 알루미늄 산화물을 포함하며 7~17Å의 두께를 가진다. 이에 따라 패시베이션의 효과를 우수하게 유지하면서도 제2 패시베이션 막(32)의 형성을 위한 비용 및 공정 시간을 저감할 수 있고, 블리스터 현상을 방지할 수 있다. 이에 따라 태양 전지(102)의 특성 및 생산성을 향상할 수 있다.
상술한 후면 전계층(30), 제2 패시베이션 막(32) 및 제2 전극(34)은 다양한 방법에 의하여 형성될 수 있다. 즉, 후면 전계층(30)이 형성되지 않은 반도체 기판(10)의 후면에 제2 패시베이션 막(32)을 형성하고, 제2 패시베이션 막(32) 위에 제2 전극용 페이스트(일례로, 알루미늄 페이스트)를 형성한 다음, 레이저 소성 컨택 등을 이용하여 후면 전계층(30)에 전기적으로 연결되는 제2 전극(34)을 형성할 수 있다. 이때, 제2 전극용 페이스트 내의 불순물(일례로, 알루미늄)이 반도체 기판(10)의 내부로 확산하여 제2 전극(34)과 인접한 부분에서 국부적으로 형성되는 후면 전계층(30)을 형성할 수 있다. 또는, 반도체 기판(10)의 후면에 다양한 방법에 의하여 불순물을 도핑하여 후면 전계층(30)을 형성하고, 제2 패시베이션 막(32)을 형성하고, 제2 패시베이션 막(32)에 개구부를 형성한 후에, 제2 패시베이션 막(32) 위에 제2 전극(34)을 형성할 수 있다. 이 외에도 다양한 방법이 사용될 수 있다.
도 5은 본 발명의 다른 실시예에 따른 태양 전지의 단면도이고, 도 6는 본 발명의 일 실시예에 따른 태양 전지의 제1 및 제2 도전형 영역과 제1 및 제2 전극을 도시한 후면 평면도이다. 도 6에서는 명확한 도시를 위하여 제1 및 제2 패시베이션 막의 도시를 생략하였다.
도 5를 참조하면, 본 실시예에 따른 태양 전지(104)는, 반도체 기판(10)과, 반도체 기판(10) 후면 쪽에 형성되는 제1 및 제2 도전형 영역(200, 300), 제1 및 제2 패시베이션막(202, 302) 및 전극(240, 340)을 포함한다. 또한, 반도체 기판(10)의 다른 전면 쪽에 형성되는 전면 전계층(50) 및 반사 방지막(22)을 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(10)은 일례로 n형일 수 있으나, 본 발명이 이에 한정되는 것은 아니며, p형을 가질 수도 있다. n형 또는 p형을 가지도록 하는 불순물의 종류 등은 상술한 바와 동일하므로 상세한 설명을 생략한다.
이러한 반도체 기판(10)의 전면은, 텍스쳐링(texturing)되어 피라미드 등의 형태의 요철을 가질 수 있다.
반도체 기판(10)의 전면(12)에는 전면 전계층(50)이 형성될 수 있다. 이러한 전면 전계층(50)은 반도체 기판(10)보다 높은 농도로 불순물이 도핑된 영역으로, 후면 전계층(back surface field, BSF)와 유사하게 작용한다. 즉, 입사되는 태양 광에 의해 분리된 전자와 정공이 반도체 기판(10)의 전면에서 재결합되어 소멸되는 것을 방지한다.
그리고 전면 전계층(50) 위에는 반사 방지막(22)이 형성될 수 있다. 반사 방지막(22)은 반도체 기판(10)의 전면(12)에 전체적으로 형성될 수 있다. 반사 방지막(22)은 반도체 기판(10)의 전면으로 입사되는 광의 반사율을 감소시키고, 전면 전계층(50)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다.
이러한 방사 방지막(22)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 반사 방지막(22)이 다양한 물질을 포함할 수 있음은 물론이다.
한편, 반도체 기판(10)의 후면 쪽에 서로 다른 도전형 도펀트를 가지는 p형의 제1 도전형 영역(200) 및 n형의 제2 도전형 영역(300)이 형성된다. 이러한 제1 도전형 영역(200)과 제2 도전형 영역(300)은 션트를 방지할 수 있도록 서로의 사이에 아이솔레이션 영역(210)을 두고 서로 이격될 수 있다. 아이솔레이션 영역(210)에 의하여 제1 도전형 영역(200)과 제2 도전형 영역(300)이 서로 일정 간격(일례로, 수십㎛~ 수백㎛)만큼 이격될 수 있다. 그리고 제1 도전형 영역(200)과 제2 도전형 영역(300)의 두께는 서로 동일할 수도 있고, 서로 다른 두께를 가질 수도 있다. 본 발명이 상술한 간격 또는 제1 및 제2 도전형 영역(200, 300)의 두께에 한정되는 것은 아니다.
이러한 제1 도전형 영역(200)은 p형 불순물을 이온 주입하여 형성될 수 있고, 제2 도전형 영역(300)은 n형의 불순물을 각기 이온 주입하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, p형 불순물을 가지는 비정질 실리콘으로 구성된 층 및 n형 불순물을 가지는 비정질 실리콘으로 구성된 층을 각기 반도체 기판(10)의 후면 상에 형성하여 제1 및 제2 도전형 영역(200, 300)을 형성할 수도 있다. 이 외에도 다양한 방법에 의하여 제1 및 제2 도전형 영역(200, 300)을 형성할 수 있음은 물론이다.
도 6을 참조하면, 제1 도전형 영역(200)은, 반도체 기판(10)의 제1 가장자리를 따라 형성되는 제1 줄기부(200a)와, 이 줄기부(200a)로부터 제1 가장자리와 반대되는 제2 가장자리를 향해 연장되는 복수의 제1 가지부(200b)를 포함할 수 있다. 그리고 제2 도전형 영역(300)은 반도체 기판(10)의 제2 가장자리를 따라 형성되는 제2 줄기부(300a)와, 이 제2 줄기부(300a)로부터 제1 가장자리를 향해 제1 가지부(200b) 사이로 연장되는 복수의 제2 가지부(300b)를 포함할 수 있다. 이러한 형상에 의하여 pn 접합되는 면적을 증가시킬 수 있다.
이때, p형인 제1 도전형 영역(200)의 면적은 n형인 제2 도전형 영역(300)의 면적보다 클 수 있다. 일례로, 제1 및 제2 도전형 영역(200, 300)의 면적은 제1 및 제2 도전형 영역(200, 24)의 제1 및 제2 줄기부(200a, 24a) 및/또는 제1 및 제2 가지부(200b, 24b)의 폭을 다르게 하여 조절될 수 있다.
본 실시예에서는 캐리어가 후면 쪽으로만 수집되어 반도체 기판(10)의 두께에 비하여 반도체 기판(10)의 수평 방향으로의 거리가 상대적으로 크다. 그런데, 전자보다 정공의 이동 속도가 상대적으로 낮기 때문에 이를 고려하여 p형인 제1 도전형 영역(200)의 면적을 n형인 제2 도전형 영역(300)보다 크게 할 수 있다. 이때, 전자의 이동 속도 : 정공의 이동 속도가 약 3 : 1임을 고려하여, 제1 도전형 영역(200)의 면적을 제2 도전형 영역(300)의 면적의 2배~6배로 할 수 있다. 즉, 이러한 면적 비율은 전자 및 정공의 이동 속도를 고려하여 제1 및 제2 도전형 영역(200, 300)의 설계를 최적화하기 위한 것이다.
다시 도 5을 참조하면, 제1 도전형 영역(200) 상에는 이에 직접 접촉하는 제1 패시베이션 막(202)이 형성될 수 있다. 즉, 본 실시예에서는 제1 도전형 영역(200)과 동일한 평면 형상을 가지면서 제1 도전형 영역(200)에만 접촉하는 제1 패시베이션 막(202)을 구비한다. 이에 따라 평면으로 볼 때 제1 패시베이션 막(202)도 제1 줄기부(도 6의 참조부호 200a, 이하 동일)에 대응하는 부분과, 복수의 제1 가지부(도 6의 참조부호 200b, 이하 동일)에 대응하는 부분을 가질 수 있다.
이와 같이 제1 패시베이션 막(202)이 제1 도전형 영역(200)과 동일한 평면 형상을 가지면, 제1 도전형 영역(200, 300)을 형성하는 데 이용한 마스크를 사용하여 제1 패시베이션 막(202)을 형성할 수 있다. 이에 따라 마스크에 의한 비용 등을 절감할 수 있는 장점이 있다.
이러한 제1 패시베이션 막(202)은 반도체 기판(10)의 후면(즉, 제1 도전형 영역(200)의 표면)에 존재하는 결함을 부동화하여 소수 캐리어의 재결합 사이트를 제거할 수 있다. 이에 의하여 태양 전지(104)의 개방 전압(Voc)을 증가시킬 수 있다. 이때, 본 실시예에서는 p형의 도전형 영역인 제1 도전형 영역(200)을 패시베이션 하는 제1 패시베이션 막(202)이 AlO1 .5+X (여기서, x는 0<x≤0.5, 좀더 상세하게는 0.001≤x≤0.5)의 화학식을 가지는 알루미늄 산화물을 포함하며 7~17Å의 두께를 가진다. 화학식, 두께 등에 대해서는 도 1의 실시예에서 상세하게 설명하였으므로 상세한 설명을 생략한다.
그리고 제2 도전형 영역(300) 상에는 이에 직접 접촉하는 제2 패시베이션 막(302)이 형성될 수 있다. 본 실시예에서 제2 패시베이션 막(302)은 제2 도전형 영역(300)뿐만 아니라 제1 패시베이션 막(202) 상에도 이에 직접 접촉 형성되어 반도체 기판(10)의 후면에 전체적으로 형성될 수 있다. 이와 같이 제2 패시베이션 막(302)을 전체적으로 형성하면 별도의 패터닝 공정 또는 별도의 마스크 없이 제2 패시베이션 막(302)을 형성할 수 있어 공정을 단순화할 수 있다.
제2 패시베이션 막(302)은 제1 패시베이션 막(202)과는 다른 물질, 즉 n형인 제2 도전형 영역(300)을 패시베이션 하기에 적합한 물질을 포함할 수 있다. 일례로, 제2 패시베이션 막(302)은 실리콘 산화물, 실리콘 질화물, 실리콘 산화 질화물, MgF2, ZnS, TiO2 및 CeO2으로 이루어진 군에서 선택된 물질을 적어도 하나 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 패시베이션 막(302)을 구비하지 않고 제1 패시베이션 막(202)이 제1 및 제2 도전형 영역(200, 300)을 모두 덮도록 형성될 수도 있다.
제1 패시베이션 막(202) 상에는 제1 도전형 영역(200)에 연결되는 제1 전극(240)이 형성되고, 제2 패시베이션 막(302) 상에는 제2 도전형 영역(300)에 연결되는 제2 전극(340)이 형성될 수 있다. 좀더 구체적으로, 제1 전극(240)은 제1 및 제2 패시베이션 막(202, 302)을 관통하는 제1 관통홀(202a)에 의하여 제1 도전형 영역(200)에 연결되고, 제2 전극(340)은 제2 패시베이션 막(302)을 관통하는 제2 관통홀(302a)에 의하여 상기 제2 도전형 영역(300)에 연결될 수 있다.
이때, 도 6에 도시한 바와 같이, 제1 전극(240)은 제1 도전형 영역(200)의 줄기부(200a)에 대응하여 형성되는 줄기부(240a)와, 제1 도전형 영역(200)의 가지부(200b)에 대응하여 형성되는 가지부(240b)를 구비할 수 있다. 유사하게, 제2 전극(340)은 제2 도전형 영역(300)의 줄기부(24a)에 대응하여 형성되는 줄기부(340a)와, 제2 도전형 영역(300)의 가지부(24b)에 대응하여 형성되는 가지부(340b)를 구비할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(240) 및 제2 전극(340)이 다양한 평면 형상을 가질 수 있음은 물론이다.
본 실시예에서는 태양 전지(104)의 전면 쪽에 제1 및 제2 전극(24, 34)이 위치하지 않아 광 손실을 최소화할 수 있어 태양 전지(104)의 효율을 향상할 수 있다. 또한, p형의 도전형 영역인 제1 도전형 영역(200)을 패시베이션하는 제1 패시베이션 막(202)이 AlO1 .5+X (여기서, x는 0<x≤0.5, 좀더 상세하게는 0.001≤x≤0.5)의 화학식을 가지는 알루미늄 산화물을 포함하며 7~17Å의 두께를 가진다. 이에 따라 패시베이션의 효과를 우수하게 유지하면서도 제1 패시베이션 막(202)의 형성을 위한 비용 및 공정 시간을 저감할 수 있고, 블리스터 현상을 방지할 수 있다. 이에 따라 태양 전지(104)의 특성 및 생산성을 향상할 수 있다.
이하에서는 본 발명의 실험예를 통하여 본 발명을 좀더 상세하게 설명한다. 그러나 아래의 실험예는 본 발명을 예시하는 것에 불과하며 본 발명이 아래 실험예에 한정되는 것은 아니다.
실험예
n형의 반도체 기판을 준비하였다. 반도체 기판의 전면에 보론(B)을 도핑하여 에미터층을 형성하였다. 그리고 반도체 기판의 후면에 인(P)을 도핑하여 후면 전계층을 형성하였다. 반도체 기판의 전면에 원자층 증착법을 이용하여 제1 패시베이션 막을 형성한 다음 실리콘 질화막을 포함하는 반사 방지막을 형성하였고, 반도체 기판의 후면에 실리콘 산화막 및 실리콘 질화막을 포함하는 제2 패시베이션막을 형성하였다. 그리고 에미터층에 전기적으로 연결되는 제1 전극, 후면 전계층에 전기적으로 연결되는 제2 전극을 형성하였다.
제1 패시베이션 막의 두께를 7Å, 10Å, 12Å, 14Å, 17Å로 서로 다르게 한 태양 전지를 각기 형성하였다.
비교예
제1 패시베이션 막의 두께를 0Å, 2Å, 5Å, 25Å, 100Å로 서로 다르게 한 태양 전지를 각기 형성하였다.
실험예 및 비교예에 따라 제조된 태양 전지에서 제1 패시베이션 막의 두께에 따른 개방 전압(implied Voc)를 측정하여 그 결과를 도 7에 나타내었다.
도 7을 참조하면, 실험예와 같이 제1 패시베이션 막의 두께가 7 내지 17Å일 경우에는 제1 패시베이션 막의 두께가 100Å인 경우와 유사하거나 높은 수준의 개방 전압을 가질 수 있음을 알 수 있다. 비교예에서 제1 패시베이션 막의 두께가 7Å 미만일 경우 및 17Å를 초과하는 경우에는 개방 전압 값이 낮아 태양 전지의 특성을 저하시킬 수 있다. 즉, 본 실험예에 따르면 제1 패시베이션 막의 두께를 줄여 공정 비용 및 시간을 줄이면서도 개방 전압 특성을 향상할 수 있다. 즉, 태양 전지의 생산성 및 효율을 향상할 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 102, 104: 태양 전지
10: 반도체 기판
20: 에미터층
30: 후면 전계층
200: 제1 도전형 영역
300: 제2 도전형 영역
21, 202: 제1 패시베이션 막
32, 302: 제2 패시베이션 막
24, 240: 제1 전극
34, 340: 제2 전극

Claims (14)

  1. 반도체 기판;
    상기 반도체 기판에 형성되며, p형 불순물을 포함하는 p형의 도전형 영역; 및
    상기 p형 도전형 영역 위에 형성되며 알루미늄 산화물을 포함하는 패시베이션 막
    을 포함하고,
    상기 패시베이션 막의 두께가 7~17Å인 태양 전지.
  2. 제1항에 있어서,
    상기 알루미늄 산화물의 화학식이 AlO1 .5+X (여기서, x는 0<x≤0.5)인 태양 전지.
  3. 제2항에 있어서,
    상기 알루미늄 산화물의 화학식이 AlO1 .5+X (여기서, x는 0.001≤x≤0.5)인 태양 전지.
  4. 제1항에 있어서,
    상기 p형의 도전형 영역이 상기 반도체 기판의 전면에 형성되는 에미터층을 포함하고,
    상기 패시베이션 막이 상기 에미터층 위에 형성되는 태양 전지.
  5. 제1항에 있어서,
    상기 p형의 도전형 영역이 상기 반도체 기판의 후면에 형성되는 후면 전계층을 포함하고,
    상기 패시베이션 막이 상기 후면 전계층 위에 형성되는 태양 전지.
  6. 제5항에 있어서,
    상기 패시베이션 막 위에 형성되며 상기 p형의 도전형 영역과 전기적으로 연결되는 전극을 더 포함하고,
    상기 전극은 상기 패시베이션 막 위에 전체적으로 형성되며, 상기 p형의 도전형 영역에 점 컨택(point contact)되는 태양 전지.
  7. 제6항에 있어서,
    상기 p형의 도전형 영역인 상기 후면 전계층이 상기 전극이 형성된 부분과 인접한 부분에서 국부적으로 형성되는 태양 전지.
  8. 제1항에 있어서,
    상기 p형의 도전형 영역과 이격되어 상기 반도체 기판의 후면에 n형의 도전형 영역이 형성되는 태양 전지.
  9. 제8항에 있어서,
    상기 패시베이션 막이 상기 p형의 도전형 영역 위에 형성되고,
    상기 패시베이션 막 및 상기 n형의 도전형 영역을 덮으면서 상기 반도체 기판의 후면에 형성되는 별도의 패시베이션 막이 형성되는 태양 전지.
  10. 제8항에 있어서,
    상기 반도체 기판의 전면에 전면 전계층이 더 형성되는 태양 전지.
  11. 반도체 기판에 p형 불순물을 포함하는 p형의 도전형 영역을 형성하는 단계; 및
    상기 p형의 도전형 영역 위에 알루미늄 산화물을 포함하는 패시베이션 막을 형성하는 단계
    을 포함하고,
    상기 패시베이션 막의 두께가 7~17Å인 태양 전지의 제조 방법.
  12. 제11항에 있어서,
    상기 알루미늄 산화물의 화학식이 AlO1 .5+X (여기서, x는 0<x≤0.5)인 태양 전지의 제조 방법.
  13. 제12항에 있어서,
    상기 알루미늄 산화물의 화학식이 AlO1 .5+X (여기서, x는 0.001≤x≤0.5)인 태양 전지의 제조 방법.
  14. 제11항에 있어서,
    상기 패시베이션 막이 원자층 증착법에 의하여 형성되는 태양 전지의 제조 방법.
KR1020120108061A 2012-09-27 2012-09-27 태양 전지 및 이의 제조 방법 KR101889775B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120108061A KR101889775B1 (ko) 2012-09-27 2012-09-27 태양 전지 및 이의 제조 방법
EP13004584.2A EP2713403B1 (en) 2012-09-27 2013-09-19 Solar cell and method of manufacturing the same
US14/038,159 US9269839B2 (en) 2012-09-27 2013-09-26 Solar cell and method of manufacturing the same
JP2013199644A JP2014072530A (ja) 2012-09-27 2013-09-26 太陽電池及びその製造方法
CN201310450083.XA CN103700713B (zh) 2012-09-27 2013-09-27 太阳能电池及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120108061A KR101889775B1 (ko) 2012-09-27 2012-09-27 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140042063A true KR20140042063A (ko) 2014-04-07
KR101889775B1 KR101889775B1 (ko) 2018-08-20

Family

ID=49223526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120108061A KR101889775B1 (ko) 2012-09-27 2012-09-27 태양 전지 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US9269839B2 (ko)
EP (1) EP2713403B1 (ko)
JP (1) JP2014072530A (ko)
KR (1) KR101889775B1 (ko)
CN (1) CN103700713B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020859A (ko) * 2014-08-14 2016-02-24 엘지전자 주식회사 태양 전지
AU2020200495B2 (en) * 2019-01-24 2023-10-19 Illinois Tool Works Inc. Coupler for threaded reinforcing bar

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8597970B2 (en) 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US9837576B2 (en) 2014-09-19 2017-12-05 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating dotted diffusion
US9520507B2 (en) 2014-12-22 2016-12-13 Sunpower Corporation Solar cells with improved lifetime, passivation and/or efficiency
US11355657B2 (en) 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
US9525083B2 (en) 2015-03-27 2016-12-20 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer
CN107851672B (zh) * 2015-06-30 2020-05-19 夏普株式会社 光电转换元件
JP6198996B1 (ja) * 2016-01-13 2017-09-20 三菱電機株式会社 太陽電池および太陽電池を生産する方法
US9502601B1 (en) 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
US20180138328A1 (en) * 2016-11-11 2018-05-17 Sunpower Corporation Uv-curing of light-receiving surfaces of solar cells
CN108336105B (zh) * 2018-04-04 2019-02-15 武汉新芯集成电路制造有限公司 一种图像传感器及其器件邻近结构
TWI688109B (zh) * 2018-10-26 2020-03-11 財團法人工業技術研究院 太陽能電池
CN110943146B (zh) * 2019-12-16 2021-12-17 通威太阳能（安徽）有限公司 一种perc太阳能电池的镀膜方法、制作方法及perc太阳能电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010746A (ja) * 2006-06-30 2008-01-17 Sharp Corp 太陽電池、および太陽電池の製造方法
WO2009062882A2 (de) * 2007-11-14 2009-05-22 Institut Für Solarenergieforschung Gmbh Verfahren zum herstellen einer solarzelle mit einer oberflächenpassivierenden dielektrikumdoppelschicht und entsprechende solarzelle
KR20120023987A (ko) * 2010-09-03 2012-03-14 엘지전자 주식회사 태양전지
KR20120083400A (ko) * 2009-09-18 2012-07-25 신에쓰 가가꾸 고교 가부시끼가이샤 태양전지, 그 제조방법 및 태양전지 모듈

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281044A (ja) * 2006-04-04 2007-10-25 Canon Inc 太陽電池
TWI320974B (en) * 2006-09-27 2010-02-21 Sino American Silicon Prod Inc Solar cell and method of fabircating the same
DE102009025977A1 (de) * 2009-06-16 2010-12-23 Q-Cells Se Solarzelle und Herstellungsverfahren einer Solarzelle
JP5307688B2 (ja) * 2009-10-27 2013-10-02 株式会社カネカ 結晶シリコン系太陽電池
KR101745683B1 (ko) * 2011-01-14 2017-06-09 엘지전자 주식회사 태양 전지 및 그 제조 방법
US20120255605A1 (en) * 2011-04-06 2012-10-11 E. I. Du Pont De Nemours And Company Method of manufacturing solar cell electrode
EP2533305A3 (en) * 2011-06-06 2014-05-21 Imec Method for blister-free passivation of a silicon surface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010746A (ja) * 2006-06-30 2008-01-17 Sharp Corp 太陽電池、および太陽電池の製造方法
WO2009062882A2 (de) * 2007-11-14 2009-05-22 Institut Für Solarenergieforschung Gmbh Verfahren zum herstellen einer solarzelle mit einer oberflächenpassivierenden dielektrikumdoppelschicht und entsprechende solarzelle
KR20120083400A (ko) * 2009-09-18 2012-07-25 신에쓰 가가꾸 고교 가부시끼가이샤 태양전지, 그 제조방법 및 태양전지 모듈
KR20120023987A (ko) * 2010-09-03 2012-03-14 엘지전자 주식회사 태양전지

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hyunju Lee et al., "Interface engineering for the passivation of c-Si with O3-based atomic layer deposited AlOx for solar cell application", Appl. Phys. Lett., Vol.100, 143901* *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020859A (ko) * 2014-08-14 2016-02-24 엘지전자 주식회사 태양 전지
AU2020200495B2 (en) * 2019-01-24 2023-10-19 Illinois Tool Works Inc. Coupler for threaded reinforcing bar

Also Published As

Publication number Publication date
EP2713403A2 (en) 2014-04-02
CN103700713A (zh) 2014-04-02
CN103700713B (zh) 2016-10-12
EP2713403B1 (en) 2016-11-02
JP2014072530A (ja) 2014-04-21
KR101889775B1 (ko) 2018-08-20
US20140083498A1 (en) 2014-03-27
EP2713403A3 (en) 2014-10-29
US9269839B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
KR101889775B1 (ko) 태양 전지 및 이의 제조 방법
JP6059173B2 (ja) 太陽電池
KR101613843B1 (ko) 태양 전지 및 이의 제조 방법
KR20140135881A (ko) 태양 전지 및 이의 제조 방법
US9608135B2 (en) Solar cell and method for manufacturing the same
KR101838278B1 (ko) 태양 전지
KR20130068410A (ko) 태양 전지 및 이의 제조 방법
KR101879781B1 (ko) 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법
KR20140143279A (ko) 태양 전지
EP2854182B1 (en) Solar cell
KR101863068B1 (ko) 태양전지 및 그 제조방법
JP5645734B2 (ja) 太陽電池素子
KR20150029202A (ko) 태양 전지
KR20140140200A (ko) 태양 전지 및 이의 제조 방법
KR101983361B1 (ko) 양면 수광형 태양전지
KR101975580B1 (ko) 태양전지
KR101889774B1 (ko) 태양 전지
KR101850326B1 (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR101979843B1 (ko) 태양전지
CN114744063B (zh) 太阳能电池及生产方法、光伏组件
KR20160063010A (ko) 태양 전지 및 이의 제조 방법
KR102132739B1 (ko) 태양 전지
KR20140020372A (ko) 선택적 에미터를 갖는 태양전지 및 이의 제조 방법
KR20150060416A (ko) 태양 전지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant