KR20140031190A - I-iii-vi2 재료층과 몰리브덴 기판 간의 향상된 인터페이스 - Google Patents

I-iii-vi2 재료층과 몰리브덴 기판 간의 향상된 인터페이스 Download PDF

Info

Publication number
KR20140031190A
KR20140031190A KR1020137019771A KR20137019771A KR20140031190A KR 20140031190 A KR20140031190 A KR 20140031190A KR 1020137019771 A KR1020137019771 A KR 1020137019771A KR 20137019771 A KR20137019771 A KR 20137019771A KR 20140031190 A KR20140031190 A KR 20140031190A
Authority
KR
South Korea
Prior art keywords
layer
iii
alloy
copper
adaptation
Prior art date
Application number
KR1020137019771A
Other languages
English (en)
Inventor
피에흐필립 그헝
페레르 헤수스 살바도르 하이메
엠마뉴엘 로슈
허리클리아 딜라이지아니
로만 바이디야나탄
캐슬린 비 로이터
치앙 황
루보마이어 로맨키우
모리스 메이슨
도너 에스 쥬판스키닐슨
Original Assignee
넥스시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넥스시스 filed Critical 넥스시스
Publication of KR20140031190A publication Critical patent/KR20140031190A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02568Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02614Transformation of metal, e.g. oxidation, nitridation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/032Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

본 발명은 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법에 관한 것이다. 본 발명에 따른 방법은 a) 기판(SUB)에 적응층(Mo)을 침착시키는 단계; 및 b) 상기 적응층에 적어도 원소 I 및/또는 III을 포함한 적어도 하나의 층(SEED)을 침착시키는 단계를 포함한다. 적응층은 거의 진공상태에서 침착되고 단계 b)는 상기 적응층을 공기에 노출시키지 않고 적응층의 침착과 동일한 조건하에서 원소 I 및/또는 III로 된 제 1 층을 증착시키는 제 1 공정을 포함한다.

Description

I-III-VI2 재료층과 몰리브덴 기판 간의 향상된 인터페이스{Improved interface between a I-III-VI2 material layer and a molybdenum substrate}
본 발명은 예컨대 광전지 애플리케이션용으로 얇은 층에 I-III-VI2 화합물을 제조하는 영역에 관한 것이다.
이런 화합물에서, 화학양론적 이웃 I-III-VI2에 따라,
- 원소 주기율표의 제 1 족의 원소 I는 구리(또는 은, 또는 심지어 이들 원소들의 혼합물)일 수 있다.
- 제 3 족의 원소 III는 인듐, 갈륨, 알루미늄 또는 이들 원소들의 혼합물일 수 있다.
- 6족의 원소 VI는 셀레늄, 황 또는 이들 원소들의 혼합물일 수 있다.
이런 화합물은 전체적으로 황동계 타입의 결정학적 구조를 갖는다.
이 화합물은 특히 우수한 광전속성들을 갖는다. 이는 광전지에서 특히 태양전지에서 활성적인 얇은 형태로 일체로 형성될 수 있다.
대형 기판(가령 30×60㎠)상에 이런 얇은 층을 증착하기 위한 비확장 기술은 종종 화학적 침착, 보다 상세하게는 전기분해에 의한 침착을 수반한다. 얇은 층의 침착을 받아들이는데 필요로 하는 기판(가령 유리에 얇은 몰리브덴층)이 원소 I 및/또는 원소 III 및/또는 원소 VI의 염으로 구성된 전해조에 침지된 전극면에 제공된다. 침착을 개시하기 위해 (기준 황산수은 전극과 관련 있는) 전극에 전압이 인가된다.
전체 태양전지 제품을 제조하기 위한 공정은 (투명 ZnO층, 접촉층 등과 같은) 추가 층들의 침착 단계들을 더 포함한다.
따라서, 소위 "CIGS"("CIGS"는 구리(Cu), 인듐(In) 및/또는 갈륨(Ga) 및 황(S) 및/또는 셀레늄(Se)을 나타냄)재료에 기반한 태양전지는 기판 또는 광전지 효과에 의해 발생된 전자 수집을 위한 기판 또는 후면접촉을 포함한다. 대표적인 기판은 유리 또는 금속호일, 및 그 표면에 침착되는 적어도 하나의 도전층으로 구성된다. 종래기술에서 가장 공통적인 도전층은 몰리브덴(Mo)이다.
하기에 더 상세히 기술된 바와 같이, 일실시예에서, 소정의 화학양론 I-III-VI2을 갖는 층을 얻기 위해 원소 VI(S 및/또는 Se)가 황 및/또는 셀레늄 분위기에서 열처리로 인해 I-III 재료로 된 하나 또는 다수의 층들에 추가될 수 있다. 이 단계를 이하 "황화" 또는 "셀렌화"라 한다.
I-III-VI2(또는 I-III)층의 전기침착을 수반하는 공정을 위한 종래 기술에서 관찰된 주요 문제들 중 하나는 Mo 기판과 이런 층들 간에 접착 결여다. 접착 결여는 후면 접촉시 전자 수집을 크게 저하시키고, 따라서 태양전지의 성능을 저하시킨다.
실제로, 몰리브덴 기판면은 어떤 위치들에서 고르지 못한 산화물을 나타내므로 상단에 전착된 Cu-In-Ga(S-Se)층은 몰리브덴이 산화되는 이들 영역들에 잘 부착되지 않는다.
예로서, CuInS2층을제조하기 위한 종래기술의 실시예는
- 몰리브덴 기판에 구리(Cu) 전기침착단계;
- 구리층에 인듐(In) 전기침착단계; 및
- 동일층에 구리 및 인듐을 서로 혼합시키고 황(S)을 추가해 최종적으로 단일 I-III-VI2 균일층을 형성하기 위해 열적 어닐링을 가하는 단계로 이루어질 수 있다.
몰리브덴 산화물(MoOx)의 영역들은 Cu층의 침착 후 Mo층과 Cu층 간의 인터페이스에 형성되는 것이 관찰되었다. 보다 상세하게, H2S 가스로 황화작용 동안, 이런 영역들은 황산구리 화합물(CuxS)을 형성할 가능성이 더 많다. 그 효과로 일어나는 문제는 구리가 많은 화합물이 밖으로 확산되고 황동계 재료들의 상단으로 이동하는 경향이 있어 큰 갭을 남긴다는 것이다. 이런 공극 영역들에서, 구리가 많은 황화합물이 외부로 확산되었다. 이는 구리가 많은 화합물의 입자들이 이들 영역들에서 뒤에 남아 있는 것으로 설명될 수 있다. 관찰될 수 있는 공극들을 커캔달 공극(Kirkendall voids)이라 하며 이들 영역들로부터 멀리 구리가 확산함으로 인해 발생한다.
인듐 또는 갈륨을 통한 구리의 외부 이동확산은 이런 재료들(인듐 또는 갈륨)이 황화공정 동안 액체 금속들인 사실로 인해 크다.
본 발명은 상기 상황을 향상시키기 위한 것이다.
이를 위해, 본 발명은 원소 I은 구리이고, 원소 III은 인듐 및/또는 갈륨이며, 원소 VI은 황 및/또는 셀레늄인 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법으로서,
a) 기판에 적응층을 침착시키는 단계; 및
b) 상기 적응층에 적어도 원소 I 및/또는 III을 포함한 적어도 하나의 층을 침착시키는 단계를 포함하는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법을 제안한다.
본 발명에 따르면, 상기 적응층은 거의 진공상태에서 침착되고 단계 b)는 상기 적응층을 공기에 노출시키지 않고 적응층의 침착과 동일한 조건하에서 원소 I 및/또는 III로 된 제 1 층을 증착시키는 제 1 공정을 포함한다.
따라서, 본 발명은 금속층구조 및 층의 황화 또는 셀렌화 동안 적응층(가령 몰리브덴)/I-III-VI2층 인터페이스에서 공극을 방지하는 방법을 만들도록 제안한다.
바람직하기로, 단계 b)는 그런 후 전기분해에 의해 원소 I 및/또는 III으로 된 적어도 하나의 제 2 층을 침착시키는 제 2 공정을 포함한다.
바람직하기로, 상기 제 1 및 제 2 층은 원소 I 및/또는 III을 포함하고,
c) 이점적으로 합금 I-III을 형성하기 위해 열처리에 의한 상기 제 1 및 제 2 층을 상호혼합하는 단계를 더 포함한다.
바람직하기로, 단계 c)는 적어도 하나의 원소 VI를 포함하는 분위기에서 어닐링 공정을 포함한다. 이런 종류의 공정은 "황화" 또는 "셀렌화"로 알려져 있다.
적응층은 바람직하게는 몰리브덴(또는 변형으로서 또한 백금)을 포함한다.
일실시예에서, 상술한 제 1 층은 구리를 포함한다.
그 두께는 바람직하게는 40nm보다 더 큰 반면 적응층은 가령 두께가 약 600nm이다.
이점적으로, 상기 제 2 층을 침착시키는 단계는 산성 전해조에서 수행된다. 전해조의 산도는 따라서 시드층 그 자체로 형성된 산화를 부식시킬 수 있다.
적응층과 제 1 층은 바람직하기로는 동일한 장치에서 가령 스퍼터링 및/또는 증발에 의해 침착될 수 있다.
실시예에서, 상기 제 1 및 제 2 층은 구리 및 인듐 모두를 포함하고 구리 대 인듐량 간의 원자비율은 1 내지 2이다. 이점적인 화학양론은 가령 하기에 언급된 바와 같이 Cu11In9이다.
제 3 층이 제 2 층에 침착되는 실시예에서, 상기 제 1, 제 2, 및 제 3 층은 구리, 인듐, 및 갈륨을 모두 포함하고 구리량 대 인듐 및 갈륨량의 합 사이의 원자비율은 0.6 내지 2이다.
본 발명은 원소 I은 구리이고, 원소 III은 인듐 및/또는 갈륨이며, 원소 VI은 황 및/또는 셀레늄인 적응층을 통해 기판에 침착되는 전기도금 I-III-VI 화합물층으로서, 적응층과 적어도 원소 I 및/또는 III을 포함한 적어도 하나의 층은 상기 적응층을 공기에 노출시키지 않는 거의 진공상태에서 침착되며,
거의 진공상태에서 적어도 원소 I 및 III를 포함한 적응층을 증착시키지 않은 상기 적응층에 침착된 전기도금 I-III-VI 화합물층의 구조에 비해 적응층과 I-III-VI 화합물층 간의 인터페이스에서 산화가 적도 10의 계수만큼 줄어드는 전기도금 I-III-VI 화합물층을 또한 목표로 한다.
아래에 언급된 도 6을 참조로 이런 10의 비율이 훨씬 더 클 수 있음이 나타날 것이다.
본 발명은 또한 본 발명에 따른 전기도금 I-III-VI 화합물층을 포함한 태양전지 디바이스를 목표로 한다.
본 발명의 내용에 포함됨.
본 발명의 다른 특징 및 이점은 하기의 상세한 설명과 첨부도면을 조사함으로써 더 명백해질 것이다.
도 1은 전기침착에 의해 층을 성장시키기 위한 전해조를 개략 도시한 것이다.
도 2는 I-III 전기침착층 아래의 시드층을 개략 도시한 것이다.
도 3은 구리 시드 대 두께의 비저항 특성을 나타낸 도면이다.
도 4는 반사율 안정성 대 구리 시드층 두께를 도시한 것이다.
도 5는 (산화와 관련된) 반사율에 대해 시드층의 침착 후 공기에 노출된 기판의 온도 제어효과를 도시한 것이다.
도 6은 구리 시드층이 침착된 몰리브덴층(실선)과 전혀 시드층이 침착되지 않은 몰리브덴층(점선)내 각각의 산소 원자들의 양을 나타낸 SIMS(Secondary Ion Mass Spectroscopy) 도표이다.
도 1을 참조하면, 전해조(BA)는 원소 I 및/또는 원소 III 및/또는 원소 VI의 염을 포함할 수 있다. 전압이 (기준 황화수은 전극(ME)에 대한) 전극 EL에 인가되어 침착을 개시한다.
그러나, 이런 전해조는 상기 전해조에서 원소 VI가 있으므로 인해 불안정할 수 있다고 판단된다. 따라서, 가령 전체 화학양론적 이웃 I-III 층을 성장시킨 다음 연이어 원소 VI를 제공해 최종 발생한 층을 처리하는 것이 고려될 수 있다. 그러나, 여기서 다시, 전기분해에 의한 I-III층의 성장은 불안정할 수 있는 것으로 판명될 수 있고 특히 최종 층에서 I-III 합금의 화학양론이 보장되지 않는다.
따라서, 일련의 원소층들(가령, 원소 I층 다음에 원소 III 층, 그 다음에 선택적으로 새로운 원소 I층 및 원소 III 층 등등)을 따라 다층 구조를 침착시키고 그런 다음 열처리(일반적으로 온도 상승, 유지, 하강의 선택된 순서에 따른 어닐링)를 가하여 전체 I-III 화학양론의 "상호혼합된", 이에 따라 믹스된 구조를 얻는 것이 현재 바람직하다.
원소 VI는 순차적으로 (셀렌화 및/또는 황화 열처리에 의해) 또는 소정의 I-III-VI2 화학양론을 얻기 위해 상술한 어닐링과 동시에 공급될 수 있다.
최종적으로 발생한 층들은 이로써 이런 얇은 층을 포함한 양호한 광전지 생산을 제공함으로써 만족스러운 광전특성을 갖는다.
보다 구체적으로, 도 2를 참조하면, 이런 I-III층들이 기판(SUB)과 I-III층(CI) 사이의 적응층(Mo)에 침착된다. 적응층은 일반적으로 몰리브덴과 같은 안정적인 금속재료로 제조된다.
적응층(Mo)의 산화를 막고 그 위에 장래의 I-III-VI층의 부착을 조장하기 위해, 본 발명은 (몰리브덴 또는 가령 몰리브덴을 포함한 합금으로 제조된) 적응층(Mo)의 상단에 얇은 Cu, In 또는 Ga "시드"층 또는 "스트라이크" 층(도 2에서 "SEED"라 함)을 침착시키도록 제안한다. 이 시드층은 (가령 물리적 침착기술(가령 매우 낮은 압력하에서 타겟을 스프레이함) 또는 임의의 등가의 기술에 의해) 진공하에서 또는 거의 진공상태에서 침착된다.
적응층(Mo)과 시드층(SEED) 모두가 특히 공기에 노출되지 않고 "진공" 상태에서 침착된다.
그 단계 후에, 다른 가능한 I-III층들(도 2에서 CI층이라 함)이 (Cu, In 및 Ga이 도전성 금속이므로 전기 전도적인) 시드층 위에 가령 전기분해에 의해 침착된다.
시드층과 다른 I-III층들 간의 강건한 인터페이스를 보장하기 위해, 구리 및/또는 인듐 및/또는 갈륨 및/또는 임의의 다른 I, III 재료의 염을 포함한 산성 도금 화학법이 가능한 산화물 오염물을 에칭하도록 시드층의 상단에 바람직하게 이용된다. 전기분해를 위한 대부분의 기존 Cu, In, Ga 전해질 용액들이 산성인 것을 주목하는 것이 여기서 가치있다.
시드층으로서 구리층이 몰리브덴층에 침착되게 테스트를 수행했다.
강건한 Mo/Cu 인터페이스는 커캔달 공극을 방지하는데 만족스러우나 인터페이스 형태를 더 향상시키기 위해, 원소 I 및 III 간의 비율이 최적화되어야 한다. 가령, Mo/Cu 인터페이스 위에 남겨진 구리(Cu)는 컨트롤되어야 한다. 보다 상세하게, 인듐(In)과 반응하고 Cu11ln9층을 형성하는데 필요한 최소량의 Cu가 Mo에 침착을 향상시키는데 기여하는 것이 확인되었다.
황화 작용동안 원소 III 액체(In 또는 Ga)에서 원소내 Cu의 확산을 늦추기 위해, 다른 제조공정이 본 명세서에 제안되며, CuIn2의 제 1 이원 합금이 먼저 전기도금된 후 2차 합금 Cu11ln9(및/또는 1차 합금이 Ga을 포함할 경우 CuGa2)로 변환된다. 이 2차 합금은 그런 후 황화 CuInS2(또는 셀렌화 CuInSe2) 황동계 구조를 형성하도록 황화(또는 셀렌화)된다.
Mo/Cu 인터페이스에 CuIn2 합금을 전기도금한 후 CuGa2 합금의 전기도금을 함으로써 CuInGaS(또는 Se) I-III-VI 재료를 얻을 수 있음에 주목해야 한다.
예시적인 실시예
전기화학을 이용해, 구리/인듐/갈륨 침착물들은 특히 소프트 어닐링 후에 높은 순도와 큰 그레인 구조를 나타낸다. Cu 및 In 그레인 구조는 황동계 재료용의 큰 그레인 구조가 되게 매치될 수 있다.
몰리브덴(Mo)의 산화를 방지하고 Mo과 CuInGaSeS의 접착을 향상시키기 위해, 얇은 Cu 또는 In 시드층이 진공상태에서 Mo의 상단에 침착된다. Mo과 시드 모두가 가령 이런 증기상태침착("PVD")과 같은 침착 기술을 이용해 공기에 노출없이 진공상태로 침착된다.
600nm Mo 인장 스트레스와 소다석회 유리에 40nm Cu 시드를 갖는 샘플을 제조하였다. 인장된 Mo을 갖는 전지들은 접착이 전혀 상실되지 않았고 9-10% 효율을 보였다.
기판(소다석회 유리)은 바람직하게는 세제 용액을 이용하는 와셔와 여러 단계들의 브러시들로 PVD 침착 전에 마련되었다. 유리는 매우 정화된 공기 기류로 건조시켰다. 이 오염 컨트롤은 건조 침착단계 동안 핀홀들이 발생되는 있을 법한 표면 결함들을 방지한다.
산업적 호환성과 공정 안정성을 위해, 그리고 특히 대형 기판들에 대해 시트 저항 균일성에 대해 Cu 시드층이 더 두꺼울수록 완전한 유리/Mo/Cu 스택의 전기 파라미터들의 컨트롤이 더 나아지는 것이 관찰되었다.
몰리브덴층은 동일하거나 다른 PVD 공정 조건들(전력, 가스비)로 행한 다수의 몰리브덴 서브층들로 제조된다. 비저항(specific resistivity)은 막 안정성 및 다른 CIGS 또는 CIGSSe 층 안정성을 보장하도록 최적화될 수 있다.
최소 Cu 시드 두께는 구리에서 전자평균경로의 두배인 74nm로 설정된다. 이 값 미만에서, 구리 시드층의 강한 비저항 증가가 관찰된다. 도 3을 참조하면, 코팅 동안 기판에 걸쳐 약간의 두께 변화(기판을 가로질러 3에서 5%의 불균일도를 갖는 흔한 코터들(coaters))에 대해, 저항 시트의 변화는 두꺼운 구리 시드층에 의해 낮아질 수 있다.
80nm의 두께로, Mo/Cu 후면 접촉의 시트 저항 균일도가 5% 보다 더 나아진 것이 발견되었다. 이 경우, Mo/Cu 스택은 Mo 층 두께가 약 600nm인 경우 비저항 아래(가령 12uOhm.cm)에 있을 수 있어, 이에 따라 전기침착에 의해 I-III 층들을 성장시키는 능력들을 제공한다.
도 4는 구리층의 산화가 40nm 대신 60 또는 80nm의 두께로 내려진 것을 도시한 것이다. 실제로, 산화는 층의 휘도 변화에 의해 감지된다. 도 4의 도면은 반사율이 (21℃ 온도에서 45%의 상대 습도를 갖는) 대기에 노출된 지 20분 후에 더 높아진 것을 나타낸다.
Mo/Cu 스택은 고온일 경우 대기 노출에 매우 민감한 것을 또한 관찰하였다. 하적 단계 동안 스퍼터링 공정 후 공기에 노출될 때 기판의 온도는 560nm의 파장에서 Mo/Cu 층에 측정된 반사율에 밀접한 관계가 있다. 보다 상세하게, 일반적으로, 코팅된 기판은 도 5에 도시된 바와 같이 바람직하게는 70℃ 이상의 온도에서 분위기를 체험하지 않아야 한다.
도 6은 PVD에 의해 침착된 Mo층(점선), PVD에 의해 침착된 구리층(실선) 아래에 (PVD에 의해 침착된) Mo층의 스택의 SIMS 분석도표이다.
Mo/Cu(PVD) 구조에서 산소는 Mo 보다는 구리에 의해 포집된 것이 나타나 있다. Mo/Cu(PVD) 시드 인터페이스는 거의 산소가 없다. 대안적으로, Mo/Cu(전기분해)층은 공기에 노출된 Cu 인터페이스에서 많은 산소를 갖는다. 보다 상세하게,
- Mo/Cu(PVD) 스택의 Mo층은 Mo층보다는 약 20배 적은 산소를 갖는다.
- Mo위에 Cu(PVD) 캡핑층은 보통의 Mo층보다 50배 적은 산소 내용물을 갖는다.
따라서, Cu 캡핑층은 산화로부터 Mo층을 보호한다. Cu 산화물은 대부분의 기존 전해조에 의해 제공될 수 있는 산성 pH용액에 의해 쉽게 제거될 수 있다.
마지막으로, 제조의 마지막에 적응층(Mo)과 I-III-VI 화합물 사이의 인터페이스에서 발견된 산소원자들의 환원량(즉, 산화)은 본 발명에 따른 공정의 실행의 증거이다.
그러므로, 본 발명은 또한 적응층을 통해 기판에 침착된 전기도금 I-III-VI 화합물층을 목표로 하며, 적응층과 적어도 원소 I 및 III을 포함한 적어도 하나의 층은 상기 적응층을 공기에 노출시키지 않으며 거의 진공상태에서 침착되고, 보다 상세하게, 산화는 거의 진공상태에서 적어도 원소 I 및 III을 포함한 상기 층을 침착시키지 않고 적응층에 침착된 전기도금 I-III-VI 화합물층의 구조에 비해 적응층과 I-III-VI 화합물층 간의 인터페이스에서 적어도 10의 계수만큼 줄어든다.
본 발명은 또한 이런 전기도금 I-III-VI 화합물층을 태양전지 디바이스를 목표로 한다.
보다 상세하게, 적응층과 I-III-VI 화합물층 간의 접착이 ISO-2409 테스트를 통과한 것을 관찰하였다(판매자 참고문헌 99C8705000 테스트). 더욱이, I-III-VI 화합물층과 적응층 간의 인터페이스는 거의 공극이 없다.
이런 특징들의 효과는 형성된 구조의 표면 전도도의 향상이다.
실시예
예 1: 유리/ 600nm Mo / 40nm Cu(진공)/ Cu 시트르산염(전기분해) / In 황산염(전기분해) / Cu 시트르산염(전기분해) / In 황산염(전기분해)
Cu 시트르산염층은 두께 110nm의 층을 성장시키기 위해 51초 동안 5mA/cm2의 전류밀도로 전해조에서 패들 전지를 교반시키면서 전기도금된다. In 황산염층은 (70% 효율로) 200nm 두께층들을 성장시키기 위해 1000초 동안 0.5mA/cm2의 전류밀도로 전기도금된다. 제 2 Cu 시트르산염층은 70초 동안 전기도금되고 그 두께는 150nm이다.
예 2: 유리/ 600nm Mo / 40nm Cu(진공)/ Cu Shipley® 전해용액(Layer 1) / In 황산염(Layer 2) / Cu Shipley® 전해용액(Layer 3) / In 황산염(Layer 4)
Layer 1: Cu Shipley 3001 화학, 15mA/cm2, 21초(110nm 두께)
Layer 2: In 황산염, 0.5mA/cm2, 1000초(70% 효율로 200nm 두께), Pt 양극
Layer 3: Cu Shipley 3001 화학, 15mA/cm2, 28초(150nm 두께)
Layer 4: In 황산염, 0.5mA/cm2, 1000초(70% 효율로 200nm 두께), Pt 양극
예 2가 예 1보다 선호되는데, 이는 Shipley 3001 화학으로부터 전기도금된 Cu층의 큰 그레인 구조가 인듐 화학과 매치되어, 황동계층에서 그레인이 커지기 때문이다. 더욱이, Shipley 3001 구리조의 산도는 진공하에서 침착된 Cu층의 표면이 산회되는 것을 방지한다.
예 3: 유리/ 600nm Mo / 80nm Cu(진공)/ Cu Enthone® (Layer 1) / In Enthone® (Layer 2)
Layer 1: Cu Microfab SC 화학, 15mA/cm2, 120초(340nm)
Layer 2: In Heliofab 390, 15mA/cm2, 180초(70% 효율로 450nm)
예 3이 구리 시드층의 효율적인 두께로 인해 본 발명의 이점에 따라 몰리브덴으로 인터페이스 산화를 방지하는 더 바람직한 실시예이다. 더욱이, Microfab SC 구리조의 산도는 진공하에서 침착된 Cu층의 표면이 산화되는 것을 방지한다.
예 4: 유리/ 600nm Mo / 80nm Cu(진공)/ Cu Enthone® (Layer 1) / In Enthone® (Layer 2) / Ga Enthone® (Layer 3)
Layer 1: Cu Microfab SC 화학, 10mA/cm2, 25초(70nm)
Layer 2: In Heliofab 390, 20mA/cm2, 60초(380nm)
Layer 2: Ga Heliofab 365, 20mA/cm2, 15초(160nm)
예 4는 인듐과는 다른 원소 III로서 갈륨을 도입한다.
이들 실시예들의 예에서, "Cu(진공)"라는 용어는 "거의 진공상태"에서 구리 침착에 관한 것이다. 이런 조건들은 스퍼터링에 의한 침착 동안 구리층의 남아 있는 산소, 물 등에 의한 가능한 오염의 모니터링을 목적으로 한다. 보다 상세하게, 스퍼터링 챔버에서의 압력은 1.10-7 내지 5.10-6 mbar 범위로 제한된다. (몰리브덴 또는 구리의) 스퍼터링 공정 그 자체 동안, 압력은 가령 1에서 10μbar 범위로 더 높을 수 있다.
더 일반적으로 몰리브덴 적응층의 침착이 (1.10-7 mbar 내지 10μbar 사이의 확장된 범위, 가령 10-10 bar 내지 10-5 bar로) 거의 진공상태에서 수행된 후, 유사한 조건에서 그리고 보다 상세하게는 2개 층들 증착 간에 공기에 노출되지 않고, 구리층 침착이 뒤이은 것임을 알아야 한다.
물론, 본 발명의 범위는 예로서 상술한 실시예들에 국한되는 것이 아니라 도한 다른 실시예들을 포함한다.
가령, 시드층이 구리 대신 은과 같은 또 다른 원소 I로 형성될 수 있다. 이는 인듐 또는 알루미늄 또는 또한 갈륨을 포함할 수 있는 이들 원소들의 합금과 같은 원소 III로 형성될 수 있다. 이는 보다 일반적으로, 원소 I 및/또는 III을 포함한 합금으로 형성될 수 있다. 시드층의 두께는 시드층용으로 선택된 재료의 평균자유경로에 따라 선택될 수 있다.
예와 같이, 시드층은 원소층(순수 구리층, 또는 순수 인듐층) 또는 CuIn, CuGa, CuInGa, 또는 InGa와 같은 합금층으로 형성될 수 있다.
그러나, 보다 일반적으로, 시드층은 "적어도" 원소 I 및/또는 III을 포함한다. 따라서, 또 다른 원소를 포함할 수 있다. 가령, 몰리브덴(Mo)을 포함할 수 있다. 보다 상세하게, 시드층은 MoCu, Moln, 또는 MoGa과 같은 합금을 포함할 수 있다.
더욱이, 전기도금 원소 I 및/또는 III이 단일 I-III층으로서 침착될 수 있다. 가령, 원소 I 및/또는 원소 III의 염들이 동일한 전해조에 제공될 수 있다.
적응층이 침착되는 기판은 유리(소다석회) 기판 또는 가령 스틸 시트와 같은 금속 기판일 수 있다.
더욱이, 본 발명은 공기에 산화되는 임의의 적응층 금속(가령, 몰리브덴 또는 임의의 다른 금속)에 적용된다.

Claims (14)

  1. 원소 I은 구리이고, 원소 III은 인듐 및/또는 갈륨이며, 원소 VI은 황 및/또는 셀레늄인 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법으로서,
    a) 기판에 적응층을 침착시키는 단계; 및
    b) 상기 적응층에 적어도 원소 I 및/또는 III을 포함한 적어도 하나의 층을 침착시키는 단계를 포함하고,
    상기 적응층은 거의 진공상태에서 침착되고 단계 b)는 상기 적응층을 공기에 노출시키지 않고 적응층의 침착과 동일한 조건하에서 원소 I 및/또는 III로 된 제 1 층을 증착시키는 제 1 공정을 포함하는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  2. 제 1 항에 있어서,
    단계 b)는 전기분해에 의해 원소 I 및/또는 III으로 된 적어도 하나의 제 2 층을 침착시키는 제 2 공정을 포함하는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 층은 원소 I 및/또는 III을 포함하고,
    c) 열처리에 의해 상기 제 1 및 제 2 층을 상호혼합하는 단계를 더 포함하는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  4. 제 3 항에 있어서,
    상기 단계 c)는 적어도 하나의 원소 VI를 포함하는 분위기에서 어닐링 공정을 포함하는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 적응층은 몰리브덴을 포함하는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 층은 구리를 포함하는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  7. 제 6 항에 있어서,
    상기 제 1 층은 두께가 40nm보다 더 큰 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    적응층은 두께가 약 600nm인 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  9. 제 2 항에 있어서,
    상기 제 2 층을 침착시키는 공정은 산성 전해조에서 수행되는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 적응층과 상기 제 1 층은 동일한 장치에서 스퍼터링 및/또는 증발에 의해 침착되는 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 층은 구리 및 인듐 모두를 포함하고, 구리량 대 인듐량 간의 원자비율이 1 내지 2인 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  12. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    제 2 층에 제 3 층의 침착을 더 포함하고, 상기 제 1, 제 2, 및 제 3 층은 모두 구리, 인듐, 및 갈륨을 포함하며,
    구리량 대 인듐 및 갈륨량의 합의 원자비율이 0.6 내지 2인 I-III-VI 합금으로 제조되고 광전속성을 갖는 얇은 층을 제조하는 방법.
  13. 원소 I은 구리이고, 원소 III은 인듐 및/또는 갈륨이며, 원소 VI은 황 및/또는 셀레늄인 적응층을 통해 기판에 침착되는 전기도금 I-III-VI 화합물층으로서,
    적응층과 적어도 원소 I 및/또는 III을 포함한 적어도 하나의 층은 상기 적응층을 공기에 노출시키지 않는 거의 진공상태에서 침착되며,
    산화가 거의 진공상태에서 적어도 원소 I 및 III를 포함한 상기 층을 증착시키지 않고 적응층에 침착된 전기도금 I-III-VI 화합물층의 구조에 비해 적응층과 I-III-VI 화합물층 간의 인터페이스에서 적어도 10의 계수만큼 줄어들는 전기도금 I-III-VI 화합물층.
  14. 제 13 항에 따른 전기도금 I-III-VI 화합물층을 포함하는 태양전지 디바이스.
KR1020137019771A 2010-12-27 2011-12-20 I-iii-vi2 재료층과 몰리브덴 기판 간의 향상된 인터페이스 KR20140031190A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10306519A EP2469580A1 (en) 2010-12-27 2010-12-27 Improved interface between a I-III-VI2 material layer and a molybdenum substrate
EP10306519.9 2010-12-27
PCT/EP2011/073401 WO2012089558A1 (en) 2010-12-27 2011-12-20 Improved interface between a i-iii-vi2 material layer and a molybdenum substrate

Publications (1)

Publication Number Publication Date
KR20140031190A true KR20140031190A (ko) 2014-03-12

Family

ID=43899614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137019771A KR20140031190A (ko) 2010-12-27 2011-12-20 I-iii-vi2 재료층과 몰리브덴 기판 간의 향상된 인터페이스

Country Status (11)

Country Link
US (1) US20130269780A1 (ko)
EP (2) EP2469580A1 (ko)
JP (1) JP2014502592A (ko)
KR (1) KR20140031190A (ko)
CN (1) CN103460337B (ko)
AU (1) AU2011351600B2 (ko)
BR (1) BR112013016541A2 (ko)
MA (1) MA34759B1 (ko)
TN (1) TN2013000258A1 (ko)
WO (1) WO2012089558A1 (ko)
ZA (1) ZA201304566B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246025B2 (en) 2012-04-25 2016-01-26 Guardian Industries Corp. Back contact for photovoltaic devices such as copper-indium-diselenide solar cells
US9419151B2 (en) 2012-04-25 2016-08-16 Guardian Industries Corp. High-reflectivity back contact for photovoltaic devices such as copper—indium-diselenide solar cells
US9935211B2 (en) 2012-04-25 2018-04-03 Guardian Glass, LLC Back contact structure for photovoltaic devices such as copper-indium-diselenide solar cells
US8809674B2 (en) 2012-04-25 2014-08-19 Guardian Industries Corp. Back electrode configuration for electroplated CIGS photovoltaic devices and methods of making same
KR101389832B1 (ko) * 2012-11-09 2014-04-30 한국과학기술연구원 구리인듐셀레늄(cigs) 또는 구리아연주석황(czts)계 박막형 태양전지 및 그의 제조방법
FR3028668B1 (fr) * 2014-11-13 2016-12-30 Nexcis Procede de fabrication d'une cellule photovoltaique
US10128237B2 (en) 2016-06-24 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of gate replacement in semiconductor devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480025A (en) * 1987-09-21 1989-03-24 Hitachi Ltd Apparatus for manufacturing semiconductor
JPH0877544A (ja) * 1994-06-30 1996-03-22 Fuji Electric Co Ltd 磁気記録媒体及びその製造方法
JPH0936408A (ja) * 1995-07-25 1997-02-07 Yazaki Corp 薄膜太陽電池の製造方法及びインジウム−セレン合金の製造方法
JP3804881B2 (ja) * 1996-04-29 2006-08-02 株式会社半導体エネルギー研究所 半導体装置の作製装置および半導体装置の作製方法
AU2001272899A1 (en) * 2000-04-10 2001-10-23 Davis, Joseph And Negley Preparation of cigs-based solar cells using a buffered electrodeposition bath
CN1151560C (zh) * 2002-03-08 2004-05-26 清华大学 一种铜铟镓硒薄膜太阳能电池及其制备方法
FR2849532B1 (fr) * 2002-12-26 2005-08-19 Electricite De France Procede de fabrication d'un compose i-iii-vi2 en couches minces, favorisant l'incorporation d'elements iii
US7736940B2 (en) * 2004-03-15 2010-06-15 Solopower, Inc. Technique and apparatus for depositing layers of semiconductors for solar cell and module fabrication
JP4676771B2 (ja) * 2004-05-20 2011-04-27 新光電気工業株式会社 化合物半導体太陽電池の製造方法
US7319190B2 (en) * 2004-11-10 2008-01-15 Daystar Technologies, Inc. Thermal process for creation of an in-situ junction layer in CIGS
EP2232576A2 (en) * 2007-12-06 2010-09-29 Craig Leidholm Methods and devices for processing a precursor layer in a group via environment
DE102009011496A1 (de) * 2009-03-06 2010-09-16 Centrotherm Photovoltaics Ag Verfahren und Vorrichtung zur thermischen Umsetzung metallischer Precursorschichten in halbleitende Schichten mit Chalkogenrückgewinnung
US20100255660A1 (en) * 2009-04-07 2010-10-07 Applied Materials, Inc. Sulfurization or selenization in molten (liquid) state for the photovoltaic applications
TW201042065A (en) * 2009-05-22 2010-12-01 Ind Tech Res Inst Methods for fabricating copper indium gallium diselenide (CIGS) compound thin films
EP2474044A4 (en) * 2009-09-02 2014-01-15 Brent Bollman METHODS AND DEVICES FOR PROCESSING A PRECURSOR LAYER IN A VIA GROUP ENVIRONMENT
CN101771105A (zh) * 2009-12-01 2010-07-07 郭玉钦 连续生产线制备铜铟镓硒软体薄膜太阳能光电池的方法

Also Published As

Publication number Publication date
AU2011351600B2 (en) 2015-09-17
BR112013016541A2 (pt) 2016-09-27
ZA201304566B (en) 2014-09-25
EP2666184A1 (en) 2013-11-27
US20130269780A1 (en) 2013-10-17
WO2012089558A1 (en) 2012-07-05
JP2014502592A (ja) 2014-02-03
CN103460337A (zh) 2013-12-18
MA34759B1 (fr) 2013-12-03
TN2013000258A1 (en) 2014-11-10
EP2469580A1 (en) 2012-06-27
CN103460337B (zh) 2016-09-14
AU2011351600A1 (en) 2013-07-04
EP2666184B1 (en) 2021-01-06

Similar Documents

Publication Publication Date Title
KR101115484B1 (ko) 태양 전지 제작용 반도체 박층의 증착을 위한 기술 및 장치
KR20140031190A (ko) I-iii-vi2 재료층과 몰리브덴 기판 간의 향상된 인터페이스
Lee et al. Fabrication of CuInS 2 films from electrodeposited Cu/In bilayers: effects of preheat treatment on their structural, photoelectrochemical and solar cell properties
TW200832732A (en) Roll-to-roll electroplating for photovoltaic film manufacturing
KR101170681B1 (ko) Cigs박막의 제조방법
JP4615067B1 (ja) 光電変換素子及びそれを備えた太陽電池
US20110189816A1 (en) Method of producing photoelectric conversion device
US20140020736A1 (en) Method for producing cis-based thin film, cis-based thin film produced by the method and thin-film solar cell including the thin film
Rohom et al. Rapid thermal processed CuInSe2 layers prepared by electrochemical route for photovoltaic applications
US20150059845A1 (en) Czts-based thin film solar cell and method of production of same
US8409418B2 (en) Enhanced plating chemistries and methods for preparation of group IBIIIAVIA thin film solar cell absorbers
JP4055064B2 (ja) 薄膜太陽電池の製造方法
WO2011075561A1 (en) Plating chemistries of group ib /iiia / via thin film solar absorbers
KR101507255B1 (ko) 광전 변환 소자 및 그것을 구비한 태양 전지
TW201427054A (zh) 光電變換元件及其製造方法、光電變換元件的緩衝層的製造方法與太陽電池
US20110005586A1 (en) Electrochemical Deposition Methods for Fabricating Group IBIIIAVIA Compound Absorber Based Solar Cells
JP2011165900A (ja) 光電変換素子の製造方法
Calixto et al. Electrodeposited CuInSe2-based thin films and post-deposition treatments for solar cells: feasibility to use them in space applications
CN107735867B (zh) 一种光伏电池及其制造方法
Ramasamy et al. Mo/CIGS/CdS Structures by E‐ALD
KR102284809B1 (ko) Cis 계 박막, 이를 포함하는 태양전지 및 그 제조 방법
Yoon et al. Compensation for Cracks Formed on an Electrochemically Deposited CuInSe 2 Absorption Layer
CN110957393B (zh) 薄膜太阳能电池的光吸收层的制备方法
KR101590512B1 (ko) 하이브리드 박막 태양전지의 제조방법 및 이를 통해 제조된 하이브리드 박막 태양전지
JP2017199873A (ja) 光電変換層の製造方法及び光電変換素子の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid