KR20140024248A

KR20140024248A - 워크피스를 노출할 조사 펄스의 형상을 결정하는 방법, 장치 및 매체

Info

Publication number: KR20140024248A
Application number: KR1020137012602A
Authority: KR
Inventors: 조셉 시베레; 데이비드 말콤 캄
Original assignee: 맛선 테크놀러지, 인코포레이티드
Priority date: 2010-10-15
Filing date: 2011-10-14
Publication date: 2014-02-28
Also published as: US20130306871A1; KR101733179B1; US9279727B2; WO2012048419A1

Abstract

열 사이클 동안 워크피스가 노출될 조사 펄스의 형상을 결정하는 방법 및 시스템이 개시된다. 상기 방법은 프로세서 회로에 의해, 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 단계와; 그리고 상기 프로세서 회로에 의해, 조사 펄스의 가열 부분의 형상을 결정하는 단계를 포함한다 상기 결정 단계는 워크피스가 조사 펄스에 노출될 때 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화하는 것을 포함한다.

Description

워크피스를 노출할 조사 펄스의 형상을 결정하는 방법, 장치 및 매체 {METHODS, APPARATUS AND MEDIA FOR DETERMINING A SHAPE OF AN IRRADIANCE PULSE TO WHICH A WORKPIECE IS TO BE EXPOSED}

관련 출원에 대한 상호 참조

이 출원은 참고로 여기에 통합된 2010 년 10 월 15일 출원된 미국 특허 출원 번호 61/393,836의 우선권을 주장하는 것이다.

본 출원은 반도체 웨이퍼 등의 워크피스들에 대한 열 처리에 관한 것으로, 특히 열 사이클 동안 반도체 웨이퍼 등의 워크피스가 노출될 조사 펄스의 형상을 결정하는 방법, 장치 및 컴퓨터 판독가능 매체에 관한 것이다.

많은 출원들이 워크피스를 열처리하는 것을 포함하고 있다. 예를 들어, 마이크로 프로세서 및 기타 컴퓨터 칩과 같은 반도체 칩의 제조에서, 실리콘 웨이퍼등의 반도체 웨이퍼에 웨이퍼의 디바이스 면의 표면 영역에 불순물 원자 즉, 도펀트들을 주입하는 이온 주입 공정이 가해진다. 이온 주입 공정은 웨이퍼의 표면 영역의 결정 격자 구조를 손상시켜, 주입된 도펀트 원자들을 전기적으로 비활성되게 하는 간입 사이트들에 두게 된다. 도펀트 원자들이 전기적으로 활성이 되게 하고, 이온 주입시 발생하는 결정 격자 구조의 손상을 복구하기 위해, 불순물 원자들을 격자의 치환 사이트들 내로 이동하기 위해서는 웨이퍼의 디바이스 면의 표면 영역을 높은 열처리 온도로 가열함으로써 어닐링할 필요가 있다

그러나, 디바이스 면을 어닐링하는데 필요한 높은 온도는 기존의 기술들을 사용하여서는 바람직하지 않은 효과를 가져오는 경향이 있다. 예를 들어, 실리콘 웨이퍼내로 깊게 도펀트 원자들을 확산시키는 것은 불순물들을 활성화하는 데 높은 어닐링 온도에 밀접한 온도에서 대부분의 확산이 발생함과 함께, 높은 온도에서 더 높은 속도도 발생하는 경향이 있다. 수십 년 전, 확산은 장벽으로서 크게 작용하지는 않았으며, 그 시대에 통용되던 비교적 크고 깊은 디바이스들이 열처리 온도에 등온으로 전체 웨이퍼를 단순히 가열한 후 비교적 긴 시간 (예를 들어, 몇 분 또는 몇 시간, 등)동안 어닐링 온도를 유지하여 제조할 수 있다.

그러나 높은 성능과 작은 장치 크기에 대한 지속적 수요 증가의 관점에서, 지금은 확산 깊이의 통제로, 점점 얕은 절형(abstract)의 접합을 생성할 필요가 있다. 그 결과, 최근 과거에 무시할만 한 것으로 고려될 수 있었던 확산 깊이는 현재는 더 이상 허용되지 않으며, 마찬가지로, 오늘날 허용되는 확산 깊이도 가까운 장래에는 용납되지 않을 것이다.

상기 난제들에 비추어, (참고로 여기에 포함된) 공동 소유의 미국 특허 번호 6594446, 6941063, 6963692, 7445382, 7501607 및 7616872는 예컨대 플래시-지원 급속 열처리(fRIP^TM)와 주기와 같은 그러한 반도체 웨이퍼를 열처리하는 다양한 방법들을 개시하고 있다.

fRIP^TM 주기의 한 예는 웨이퍼를 통한 열 전도 속도보다 느린 램프 속도로 중간 온도로 전체 웨이퍼 예열 포, (FRTP (TM))사이클. FRTP (TM)사이클의 예는 빠른 열전도보다 훨씬 속도로 전체 웨이퍼를 예열 한 후, 상기 열 전도 훨씬 빠른 속도보다 웨이퍼의 디바이스 면을 가열하는 것을 포함하는바, 이는 조사 플래시 디바이스의 측을 노출함으로써 달성될 수 있다. 예를 들어, 웨이퍼는 예컨대, 초당 150℃ 등의 비율로 전체 웨이퍼를 가열하는 아크 램프로 기판 측을 조사함으로써 예컨대 600℃ 등의 중간 온도로 미리 가열할 수 있다. 그 후, 이 디바이스 면은 예컨대, 1300℃ 등의 어닐링 온도로 상기 디바이스 면을 가열하도록 플래시 램프로부터의 고휘도 플래시(1-밀리 세컨드 플래시 등의)에 노출될 수 있다. 플래시 동안, 디바이스 면의 빠른 가열 속도(10⁵℃/s의 초과)로 인해, 웨이퍼의 벌크는 중간 온도로 유지 및 플래시 후의 디바이스 면을 급속 냉각하기 위한 히트 싱크로서 역할을 한다. 플래시 가열 단계 및 후속 냉각 단계의 신속성으로 인해, 웨이퍼의 디바이스 면은 전체 웨이퍼가 어닐링 온도로 가열되는 기존의 등온 가열 사이클에 비해 어닐링 온도 또는 그 근처 온도에서 훨씬 적은 시간을 소비한다. 그 결과, 도펀트 활성화 및 결정 격자의 보수가 기존의 등온 가열 사이클보다 훨씬 적은 원치 않는 불순물 확산과 함께 달성된다.

웨이퍼의 벌크보다 훨씬 높은 온도로 웨이퍼의 디바이스 면을 급속 가열하는 것을 수반하는 그러한 플래시-지원 어닐링 방법은 디바이스 면으로 하여금 웨이퍼의 나머지 부분보다 더 큰 속도로 열 확장하게 하는 경향이 있다. 웨이퍼의 벌크에 비해 디바이스 면의 이러한 급속한 확장은 웨이퍼가 신속하고도 크게 변형되게 하는 원인이 될 수 있다.

웨이퍼의 디바이스 면이 가열되는 극단적인 신속성 (예컨대, 웨이퍼의 일반적인 열 전도 시간보다 훨씬 빠른 1 밀리세컨드 플래시 과정에서)으로 인해, 웨이퍼의 변형(웨이퍼의 가장자리가 아래로 빠르게 이동하게 하는)이 충분히 신속하게 발생할 수 있다. 만일 웨이퍼가 그의 가장자리 근처의 기존의 지원 핀에 의해 지탱되는 경우, 웨이퍼의 열변형이 지지 핀에서 아래쪽으로 큰 힘을 가하여 잠정적으로 핀과 웨이퍼 모두 손상 또는 파괴될 수 있다. 이러한 힘은 웨이퍼로 하여금 지원 핀에서 위로 상승하게 하고 웨이퍼가 다시 아래로 하강하여 핀을 타격할 때 웨이퍼의 추가적인 손상을 초래할 수 있다. 만일 웨이퍼가 더 반경 방향으로 내측에 위치한 지지 핀에 의해 지지되는 경우, 웨이퍼의 가장자리가 빠르게 하향하여 웨이퍼를 지지하는 지지 플레이트를 타격하여 잠재적으로 웨이퍼를 손상 또는 파괴할 수 있다. 또한, 그러한 열 변형이 발생하는 신속성으로 인해, 웨이퍼의 여러 영역에 부여되는 초기 속도들이 웨이퍼로 하여금 평형 최소 응력 형상을 오버슈트하고 빠르게 발진 또는 진동하게 하여 결과적으로 웨이퍼에 추가적인 스트레스를 가하여 잠재적으로 웨이퍼를 파괴 또는 및 손상시킬 경향이 있다.

공동 소유된 미국 특허 번호 7501607은 웨이퍼의 그러한 움직임과 진동을 감쇠하기 위해 웨이퍼와 이 웨이퍼를 지지하는 지지판 사이에 가스 압력을 사용하는 것을 개시하고 있다. 그러한 움직임과 진동을 억제 또는 수용하기 위한 다른 방법들이 예컨대 참고로 여기에 통합된 공동 소유의 미국 특허 출원 공개 번호, 2004/0178553, 2008/0157452에 개시되어 있다.

본 발명자들은 위에서 언급한 fRTP 사이클의 이점을 달성하면서, 그러한 플래시-지원 급속 열 처리 (fRTP) 사이클로부터 기인하는 웨이퍼 진동을 크게 줄일 수 있는 방법을 창안하였다. 본 발명자들에 의해 공진 주파수 성분 감소로서 지칭되는 방법을 이용하여, 조사 펄스 혹은 플래시가 최소한의 또는 통제된 확산 양으로 그러나 기존의 조사 펄스 형상에 비해 웨이퍼의 관련 공진 진동 모드들의 감소된 여기로 필요한 도펀트 활성화를 달성하도록 형상(shape)될 수 있다.

하나의 예시적인 실시예는 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 방법에 관한 것이다. 이 방법은 프로세서 회로에 의해, 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하고 상기 프로세서 회로에 의해, 조사 펄스의 가열 부분의 형상을 결정하는 단계를 포함한다. 상기 결정 단계는 워크피스가 조사 펄스에 노출될 때 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화하는 것을 포함한다.

장점적으로, 이러한 방법은 워크피스 진동의 큰 감소 및 이에 따라 기존의 조사 펄스 형상에 비해, 이러한 진동으로 인한 워크피스의 손상이나 파괴를 크게 감소시킬 수 있는 가능성과 함께, 특정된 열 사이클 요건들을 달성할 수 있다.

이 워크피스는 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함할 수 있다.

또 다른 실시 예에 따르면, 열 사이클 동안 워크피스에 노출되는 조사 펄스의 형상을 결정하기 위한 장치가 제공된다. 이 장치는 열 사이클의 요건들을 특정하는 열 사이클 파라미터를 수신하도록 구성된 프로세서 회로를 포함한다. 이 프로세서 회로는 또한, 워크피스의 공진 주파수에서의 플럭스 프로파일 모델의 주파수 영역의 에너지 스펙트럼 밀도를 최소화하면서 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화함으로써, 조사 펄스의 가열 부분의 형상을 결정하고 워크피스가 조사 펄스에 노출될 때 공진 주파수에서 워크피스의 진동을 최소화하도록 구성된다.

프로세서 회로는 여기에 언급된 다양한 방법들을 수행하도록 프로그래밍하거나 구성될 수 있다. 이 장치는 또한 프로세서 회로와 통신하는 사용자 입력 장치, 조사 시스템 및 통신 모니터링 시스템과 같은 다른 요소를 포함할 수 있다. 이 프로세서 회로는 본 설명서에서 언급된 다양한 방법을 수행하기 위해 상기 요소들과 통신, 제어 또는 협력하도록 구성될 수 있다.

예를 들어, 이 장치는 또한 추가 프로세서 회로와 통신하는 조사 시스템을 포함할 수 있으며, 이 프로세서 회로는 웨이퍼에 입사되는 조사 펄스를 생성하도록 조사 시스템을 제어할 수 있다. 이 조사 시스템은 적어도 하나의 플래시 램프와 전기적으로 통신하는 전류 증폭기를 포함하고, 이 프로세서 회로는 전류 증폭기를 제어하여 조사 펄스를 생성하도록 구성될 수 있다. 이 전류 증폭기는 스위치 모드 전원 공급 장치를 포함할 수 있다. 이 전류 증폭기는 웨이퍼의 공진 주파수에서 무시할 수 있는 노이즈를 갖는다.

추가로, 예를 들어, 이 장치는 또한 프로세서 회로와 통신하는 모니터링 시스템을 포함하고, 이 프로세서 회로는 조사 동안 실시간으로 웨이퍼 상에서의 조사 펄스의 효과를 모니터링하는 모니터링 시스템과 협력하도록 구성될 수 있다 이 프로세서 회로는 모니터링된 효과에 응답하여 조사 펄스를 수정하기 위해 조사 시스템을 제어하도록 구성될 수 있다. 이 모니터링 시스템은 조사 펄스 동안 웨이퍼의 표면 온도를 측정하도록 구성된 온도 측정 시스템을 포함할 수 있다. 대안적으로 또는 추가적으로, 이 모니터링 시스템은 조사 펄스 동안 웨이퍼의 변형을 모니터링하도록 구성된 웨이퍼 변형 시스템을 포함할 수 있다.

또 다른 예시적인 실시예에 따르면, 워크피스 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하기 위한 장치가 제공된다. 이 장치는 열 사이클의 요건들을 특정하는 열 사이클의 파라미터를 수신하기 위한 수단 및 조사 펄스의 가열 부분의 형상을 결정하는 수단을 포함한다. 이 결정 수단은 워크피스의 공진 주파수에서 플럭스 프로파일 모델의 주파수-영역의 에너지 스펙트럼 밀도를 최소화하고 이에 따라 워크피스 조사 펄스에 노출될 때 공진 주파수에서 워크피스의 진동을 최소화함으로써 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화하기 위한 수단을 포함할 수 있다.

또 다른 실시 예에 따르면, 프로세서 회로로 하여금 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하도록 하는 비일시적인 컴퓨터 판독 가능 매체를 제공한다. 상기 컴퓨터 판독 가능 매체는 상기 프로세서 회로로 하여금, 열 사이클의 요건들을 특정하는 열 사이클 파라미터를 수신하도록 하는 명령어 코드들을 저장한다. 상기 컴퓨터 판독 가능 매체는 또한, 상기 프로세서 회로로 하여금, 워크피스가 조사 펄스에 노출될 때 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화함으로써 상기 조사 펄스의 가열 부분의 형상을 결정하도록 하는 명령어 코드들을 저장한다.

또 다른 실시 예에 따르면, 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 방법이 제공된다. 이 방법은 프로세서 회로로, 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 단계를 포함한다. 이 방법은 EH한, 상기 프로세서 회로로, 상기 조사 펄스의 가열 부분의 형상을 결정하는 단계를 포함한다. 상기 결정하는 단계는 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별하는 것을 포함하며, 상기 플럭스 프로파일 모델은 함수를 포함하며, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가한다.

또 다른 실시 예에 따르면, 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 장치가 제공된다. 이 장치는 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하도록 구성된 프로세서 회로를 포함한다. 상기 프로세서 회로는 또한, 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별함으로써 상기 조사 펄스의 가열 부분의 형상을 결정하도록 구성된다. 상기 플럭스 프로파일 모델은 함수를 포함하고, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가한다.

이 장치는 또한 프로세서 회로와 통신하는 사용자 입력 장치, 조사 시스템 및 모니터링 시스템과 같은 다른 요소를 포함할 수 있다. 이 프로세서 회로는 여기에 언급된 다양한 방법을 수행하도록 상기 요소들과 통신, 제어 및 협력하도록 구성될 수 있다.

또 다른 실시예에 따르면, 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 장치가 제공된다. 이 장치는 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 수단 및 상기 조사 펄스의 가열 부분의 형상을 결정하는 수단을 포함한다. 상기 결정 수단은 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별하는 수단을 포함하고, 여기서 상기 플럭스 프로파일 모델은 함수를 포함하고, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가한다.

또 다른 실시 예에 따르면, 프로세서 회로로 하여금 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하도록 하는 비일시적인 컴퓨터 판독가능 매체가 제공된다. 이 컴퓨터 판독가능 매체는 프로세서 회로로 하여금 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하도록 하는 명령어 코드들을 저장한다. 이 매체는 또한, 프로세서 회로로 하여금, 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별함으로써 상기 조사 펄스의 가열 부분의 형상을 결정하도록 하는 명령어 코드들을 저장한다. 상기 플럭스 프로파일 모델은 함수를 포함하고, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가한다.

또 다른 실시 예에 따르면, 열 사이클 동안 워크피스가 노출될 조사 펄스를 생성하는 방법이 제공되다. 이 방법은 조사 펄스를 생성하기 위해 아크 램프에 전기 펄스를 공급하도록 웨이퍼의 공진 주파수에서 무시할 수 있는 노이즈를 갖는 전류 증폭기를 포함하는 전원 공급 장치를 제어하는 단계를 포함한다.

또 다른 실시 예에 따르면, 열 사이클 동안 워크피스가 노출될 조사 펄스를 생성하는 장치가 제공된다. 이 장치는 프로세서 회로 및 상기 프로세서 회로와 통신하는 조사 시스템을 포함한다. 상기 조사 시스템은 적어도 하나의 아크 램프와 그리고 상기 워크피스의 공진 주파수에서 무시할 있는 노이즈를 갖는 전류 증폭기를 포함한다. 상기 프로세서 회로는 조사 펄스를 생성하기 위해 상기 아크 램프에 전기 펄스를 공급하도록 상기 전류 증폭기를 제어하도록 구성된다.

상기 장치는 상기 프로세서 회로와 통신하는 사용자 입력 장치 및 모니터링 시스템등과 같은 다른 요소들을 더 포함한다. 이 프로세서 회로는 여기에 언급된 다양한 방법을 수행하도록 상기 요소들과 통신, 제어 및 협력하도록 구성될 수 있다.

또 다른 실시 예에 따르면, 열 사이클 동안 워크피스가 노출될 조사 펄스를 생성하는 장치가 제공된다. 이 장치는 상기 워크피스를 조사하는 수단과, 조사 펄스를 생성하기 위해 상기 조사 수단에 전기 펄스를 공급하는 수단을 포함한다. 상기 전기 펄스 공급 수단은 상기 워크피스의 공진 주파수에서 무시할 수 있는 노이즈를 갖는다. 이 장치는 또한, 상기 조사 펄스를 생성하도록 상기 조사 수단에 전기 펄스를 공급하도록 상기 전기 펄스 공급 수단을 제어하기는 수단을 포함한다.

또 다른 실시 예에 따르면, 열 사이클 동안 워크피스의 조사 펄스에의 노출로부터 기인하는 워크피스의 시간적 온도 진화의 최적 형상을 결정하는 방법이 제공된다. 이 방법은 프로세서 회로로, 상기 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 단계를 포함한다. 이 방법은 또한 프로세서 회로로, 상기 워크피스의 시간적 진화의 최적 형상을 결정하는 단계를 포함한다. 상기 결정하는 단계는 상기 웨이퍼의 디바이스 면이 조사 펄스에 노출될 때 공진 주파수에서 웨이퍼의 진동을 최소화하기 위해 반도체 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하도록 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 상기 적어도 하나의 파라미터를 최적화하는 단계를 포함한다.

예시적인 실시예들의 다른 양상 및 특징들이 첨부된 도면과 연계한 다음의 그러한 실시예들에 대한 설명을 참조할 때 발명이 속하는 기술 분야에서 통상의 지식을 가진자이게 명백해질 것이다.

도면의 간단한 설명

도 1은 두 개의 수직 전면 벽이 제거된 상태로 보인 본 발명의 제 1 실시 예에 따른 플래시-지원 급속 열 처리(fRTP^TM) 장치의 사시도이다.

도 2는 도 1의 장치의 블록도이다.

도 3은 도 1의 장치의 프로세서 회로의 블록도이다.

도 4a 및 4b 도 3의 프로세서 회로에 의해 수행되는 조사 펄스의 형상을 결정하는 방법의 흐름도이다.

도 5는 본 발명의 제 1 실시 예에 따른 조사 펄스의 생성 등의 열 처리 루틴의 흐름도이다.

도 6은 시간 영역에서 조사 펄스의 그래픽 표현이다.

도 7은 도 6의 조사 펄스에 노출된 반도체 웨이퍼의 표면의 시간 영역에서의 온도 프로파일의 그래픽 표현이다.

도 8은 기존의 조사 펄스와 4개의 수정 조사 펄스에 노출되는 반도체 웨이퍼의 표면의 시간 영역에서 5개의 시뮬레이션 온도 곡선을 보인 것이다.

도 9는 도 8에 보인 5개의 각각의 온도 곡선을 경험할 때, 반도체 웨이퍼의 중앙의 진동 운동의 시간 영역에서 5개의 시뮬레이션된 그래픽 표현을 보인 것이다.

도 10은 도 8에 보인 5개의 각각의 온도 곡선을 경험할 때, 반도체 웨이퍼의 외곽의 진동 운동의 시간 영역에서 5개의 시뮬레이션된 그래픽 표현을 보인 것이다.

도 11은 도 8에 보인 5개의 각각의 온도 곡선을 경험할 때, 반도체 웨이퍼의 피크 스트레스 5개의 시뮬레이션된 그래픽 표현을 보인 것이다.

도 12는 도 8에 보인 온도 곡선들 중 3개에 대응하는 통상의 조사 펄스와 2개의 수정된 조사 펄스의 주파수 영역에서의 에너지 스펙트럼 밀도를 보인 것이다.

도 1을 참조하면, 워크피스가 본 발명의 제 1 실시 예에 따른 열 사이클 동안 노출되는 조사 펄스의 형상을 결정하기 위한 장치가 도면부호 100으로 표시되어있다. 이 실시 예에서, 이 장치는 열 사이클의 요건들을 특정하는 열 사이클 파라미터를 수신하도록 구성된 프로세서 회로 (110)를 포함한다. 이 실시 예에서, 프로세서 회로(110)는 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델 중 적어도 하나의 파라미터를 최적화하고, 워크피스(106)의 공진 주파수에서 플럭스 프로파일 모델의 주파수 도메인 에너지 스펙트럼 밀도를 최소화하여 워크피스가 조사 펄스에 노출될 때 공진 주파수에서 워크피스의 진동을 최소화함으로써 조사 펄스의 가열 부분의 형상을 결정하도록 더 구성된다.

워크피스

도 1을 참조하면, 본 실시 예에서, 워크피스(106)는 제 1면(104)과 제 2면 (118)을 구비한다. 특히, 본 발명의 일 실시 예에서 워크피스(106)은 반도체 웨이퍼(120)를 포함하며, 이의 제 1면(104)은 웨이퍼(120)의 위쪽 즉, 디바이스 면(122)을 포함하고, 이의 제 2면(118)은 웨이퍼(120)의 배면 즉, 기판 측(124)을 포함한다. 본 실시 예에서는, 열 사이클 동안 조사 펄스에 노출되는 것은 디바이스 면(122)이며, 프로세서 회로(10)는 요건들을 충족하도록 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화함과 아울러, 웨이퍼 (120)의 공진 주파수에서 플럭스 프로파일 모델의 주파수 영역의 에너지 스펙트럼 밀도를 최소화하여 웨이퍼의 디바이스 면(122)이 조사 펄스에 노출될 때 공진 주파수에서 웨이퍼 (120)의 진동을 최소화함으로써 조사 펄스의 가열 부분의 형상을 결정하도록 구성된다.

특히, 본 발명의 일 실시 예에서 웨이퍼(120)는 예를 들어, 마이크로 프로세서와 같은 반도체 칩의 제조에 사용을 위한 300mm 직경의 실리콘 반도체 웨이퍼를 포함한다. 본 실시 예에서, 장치(100)에 웨이퍼(120)를 삽입하기 전에, 웨이퍼의 디바이스 면(122)은 웨이퍼의 디바이스 면의 표면 영역내로 불순물 원자 즉, 도펀트 원자를 주입하는 이온 주입 공정이 가해진다. 이온 주입 공정은 웨이퍼의 결정 격자 표면 영역의 구조를 손상시켜 주입된 도펀트 원자를 전기적으로 비활성 간입 사이트에서 둔다. 이온 주입시 발생하는 결정 격자 구조의 손상을 복구하기 위해 결정 격자의 도펀트 원자를 치환 사이트에 이동시켜 전기적으로 활성이 되도록 하고, 웨이퍼의 디바이스 면의 표면 영역이 여기에 설명된 바와 같이 처리함으로써 어닐링된다.

일반적으로, 웨이퍼 (120)의 공진 주파수는 웨이퍼의 진동 모드를 참고로 하여 설명될 수 있는데, 진동 모드(m, n)은 m 마디 직경과 n 마디 원을 진동 모드를 나타낸다. 본 실시 예에서 특히 주목되는 것은 웨이퍼 (120)의 공진 주파수는 웨이퍼가 상온에 있을 때 약 113 Hz(모드 (0,1)), 476 Hz(모드 (0,2)), 1080 Hz(모드 (0,3))에서의 원형 진동 모드 주파수를 포함한다. 이들 공진 주파수는 온도에 따라 변화하는 경향이 있음을 알 수 있을 것이다.

본 실시 예에서, 웨이퍼의 공진 주파수는 또한 웨이퍼가 상온에 있을 때 대략 60 Hz (모드 (2,0))의 직경 모드 주파수를 포함한다. (비록 웨이퍼가 플래시에 의해 불균일하게 조사되더라도 이 직경 모드는 크게 여기될 것으로 예상되지는 않는다.) 위에서 언급 한 특정 진동 모드는 본 실시예의 목적을 위해 플래시에 의한 여기에 가장 취약들 것으로 생각되지만, 웨이퍼(120)의 공진 주파수는 이론적으로 무한 수의 추가적인 진동 모드들을 포함할 수 있음이 이해될 수 있을 것이다. 더 일반적으로, 다른 실시 예들에서, 특정 진동 모드와 웨이퍼 또는 기타 워크피스의 주파수는 워크피스의 재료의 특성 및 두께에 의존하며, 마찬가지로, 경계 조건 (웨이퍼 지원 방법 등) 또한 여기에 대한 도유 진동 모드의 감수성에 영향을 미칠 것이다. 그러나, 기본 원칙과 관련하여 아래에 설명된 바와 같이 사전에 워크피스 (106)의 공진 주파수를 알아야 할 필요는 없다. 따라서, 본 발명에 개시된 방법 및 시스템은 서로 다른 공진 주파수를 가진 반도체 웨이퍼들의 다양한 유형들에 적용할 수 있다.

더 일반적으로, 본 발명의 실시 예는 주입 도펀트의 단순한 활성화를 넘는 응용들을 가지며, 워크피스(106)는 다른 목적으로 어닐링될 웨이퍼를 포함할 수 있다. 예를 들어, 여기에 예시된 방법 및 시스템의 다른 실시 예는 웨이퍼의 영역들상에 열 금속, 산화물, 질화물, 규화물, 규산염 또는 하프니에이트(hafniates)의 층들을 열적으로 처리하기 위해 적용될 수 있다. 마찬가지로, 다른 실시 예는, 일부 예를 들면, 웨이퍼의 영역들을 열 산화 또는 열 질화하거나, 웨이퍼 층에서 화학 기상 증착법을 행하거나 웨이퍼의 벌크 및 표면 근처 지역에서 고체 상태 반응을 가하는데 사용할 수 있다

더 일반적으로, 복수의 다른 재료 층이 코팅된 기저 물질을 포함하는 많은 종류의 워크피스가 여기에 예시된 방법의 실시 예로부터 혜택을 누릴 수 있을 것으로 예상된다. 이 점에서, 이 기본 물질은 예컨대 실리콘, 실리콘 카바이드 또는 갈륨 비소와 같은 반도체를 포함할 수 있지만, 대안적으로, 메모리 매체나 자기 읽기/쓰기 헤드를 제조하는데 사용되는 자기 매체를 포함할 수 있거나, 또는 예를 들어, 평면 패널 디스플레이나 태양 전지를 제조하는 데 사용되는 광학적으로 투명 기판을 포함할 수 있다 이러한 워크피스들은 사전-비정질화 등의 표면 개질 공정에 노출되거나 노출되지 않았을 수 있으며, 이들 층은 기저 물질의 표면에 걸쳐 옆으로 연속 또는 불연속(의도적인 패터닝의 결과로)일 수 있거나 혹은 연속 및 불연속 층의 조합일 수 있다. 그러나, 더 넓게 볼 때, 상기 워크피스(106)는 상기 워크피스들의 유형들 중 하나로만 될 필요는 없다, 대안적으로, 여기에 예시된 방법과 시스템으로부터 혜택을 갖는 다른 타입의 워크피스를 포함할 수 있다.

방사조도 펄스 및 열 싸이클 파라미터

도 1, 6, 7을 참조하여, 본 발명에 따른 방사조도 펄스가 도 6에 도면부호 600에 개괄적으로 도시된다. 도 7은 방사조도 펄스(600)에 노출될 때 디바이스 면(122)의 온도

를 나타내는 상면 온도 곡선(702), 및 방사조도 펄스(600)에 노출될 때 기판 면(124)의 온도

를 나타내는 뒷면 온도 곡선(704)을 도시한다. 도 7은 또한 중간 온도 T_i, 피크 디바이스 면 온도 T_P, 온도에서의시간 t_atT, 및 최대 뒷면 온도 T_BMAX를 포함하는 사용자 특정 열 싸이클 파라미터들의 예시적인 세트를 도시한다.

이 실시예에서, 방사조도 펄스(600)가 시작되는 시간 t₀=0에, 웨이퍼(120)가 이미 중간 온도 T_i로 사전-가열되었음이 가정되며, 이는 도 7에 y-축 절편으로서 도시된다. 방사조도 펄스(600)는 가열 부분(602), 및 가열 부분(602) 바로 뒤에오는 유지 부분(604)을 포함한다.

이 실시예에서, 도 6의 시간 t₀와 t₁ 사이에 발생하는 가열 부분(602)은, 중간 온도 T_i로부터 요구되는 피크 디바이스 면 온도 T_P로 디바이스 면(122)의 온도를 증가시키는 기능을 한다. 실제로, 디바이스 면(122)의 온도는, 방사선처리되는 방사조도 플럭스를 지연 시간(lag time) L만큼 약간 지연시켜, 피크 방사조도 플럭스가 발생하는 시간 t₁보다 오히려 시간 t₁ _+L에 피크 디바이스 면 온도 T_P가 발생하게 할 것이다. 그러나, 지연 시간 L은 가열 부분(602)의 상승 시간 t₁에 비해 일반적으로 작고, 하기에서 논의되는 본 실시예의 펄스 형상 최적화 루틴에서 실질적으로 무시된다. 대안적으로, 지연 시간(L)이 다른 실시예들에서 고려될 수 있다.

본 실시예에서, 도 6의 시간 t=t₁과 시간 t=t₂ 사이에 발생하는 유지 부분(604)은 피크 디바이스 면 온도 T_P로부터 소정의 범위 내에서 디바이스 면(122)의 도착 후의 온도에서의시간 구간 t_atT에 대해, 피크 디바이스 면 온도 T_P로부터 소정의 범위 내에서, 디바이스 면(122)의 온도 T_T(t)를 유지하도록 기능한다. 보다 구체적으로, 이 실시예에서, 소정의 범위는 유지 부분(604)이 적어도 t_atT의 온도에서의시간 구간 동안, T_PL≤T_T(t)≤T_P의 범위 내에서 디바이스 면의 온도 T_T(t)를 유지하도록 하위 온도 경계 값 T_PL에 의해 정의된다. 온도에서의시간 구간 t_atT는 피크 온도 시간 t₁ _+L 에 선행하는 시간 t_S에서 시작하여 디바이스 면(122)이 유지 부분(604)의 시간(t₂)에 단절에 반응하기 시작하는 시간 t₂ _+L에 후속하는 시간 t_e에서 종료된다. 온도 드롭-오프 시간 구간 △t_e=t_e-(t₂ + L)은, 유지 부분(604)의 불연속부 다음에, 디바이스 면 온도가 피크 온도 T_P로부터 하위 온도 경계 값 T_PL로 떨어진 동안의 시간 구간을 표시한다.

이 실시예에서, 최대 뒷면 온도 T_BMAX는 기판 면(124)의 온도의 전역 최대를 지칭하지 않고, 오히려, 최대 뒷면 온도 T_BMAX가 방사조도 펄스(600)의 종료 후의 시간 t_BMAX에 기판 면(124)의 최대 허용 온도를 규정하며, 이 시간에 충분한 양의 열이 디바이스 면으로부터 웨이퍼의 벌크로 전도되어 디바이스 면 온도와 기판 면 온도 사이의 차가 도 7에 도시된 소정의 임계 값 T_TB과 동일하거나 그보다 작은 값으로 떨어지게 한다.

임의의 예로서, 예시적 열 싸이클은 중간 온도 T_i=700℃, 피크 온도 T_P=1,300℃, 온도에서의시간 t_atT=0.7 ms, 최대 뒷면 온도 T_BMAX=897℃를 요구할 수 있다.

본 실시예에서, 다수의 파라미터들이 방사조도 펄스(600)의 가열 부분(602)에 관련되는바 이는 가열 부분(602)의 상승 속도에 관련되는 대역폭 파라미터 a, 방사조도 펄스의 가열 부분의 피크 크기에 관련되는 스케일링 파라미터 c, 그리고 방사조도 펄스의 시작부와 상기 펄스의 피크치 사이의 시간 간격을 나타내는 상승 시간 파라미터 t₁을 포함한다. 일부 실시예들에서, 가열 부분에 관련된 파라미터들은 또한, 방사조도 펄스가 개시되기 직전의 웨이퍼(120)의 중간 혹은 초기 온도 T_i를 포함한다. 대안적으로는, 다른 개수 혹은 다른 유형들의 파라미터들이 이용될 수도 있다.

열처리 시스템

도1, 2, 3 및 6을 참조하면, 본 실시예에서, 방사조도 펄스(600)의 형상을 결정하는 것 이외에도, 상기 장치(100)는 또한 열 싸이클 동안 워크피스(106) 상에 입사되는 방사조도 펄스(600)를 생성한다. 하지만, 대안적으로는, 방사조도 펄스의 형상을 결정하는 것과 방사조도 펄스를 생성하는 것은 서로 다른 장치들에 의해서 수행될 수도 있다.

따라서, 본 실시예에서, 상기 장치(100)는 프로세서 회로(110)와 통신하는열처리 시스템을 더 포함한다. 좀더 상세하게는, 본 실시예에서, 열처리 시스템은 상부 방사조도 시스템(180)과 뒷면 방사조도 시스템(150)을 포함하며, 그리고 프로세서 회로(110)는 웨이퍼(120) 상에 입사하는 방사 조도 펄스(600)를 생성하기 위하여 상부 방사조도 시스템(180)을 제어하도록 구성된다.

일반적으로, 본 명세서에서 논의되는 바를 제외하고, 본 실시예의 상기 장치(100)의 하드웨어는 공통으로 소유된 PCT 국제특허출원 공개본(공개번호 WO 2009/137940 A1)에 개시된 열처리 장치와 동일하며, 이는 또한 공통으로 소유된 미국 특허출원공개본(공개번호 US 2007/0069161)에 개시된 열처리 장치와 유사하다. 상기 2개의 특허문헌들은 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다. 따라서, 간명함을 위하여, WO 2009/137940 및 US 2007/0069161에 개시된 장치(100)의 다양한 세부내용은 생략될 것이다.

US 2007/0069161에 더욱 상세히 서술된 바와 같이, 본 실시예에서 상기 장치(100)는 챔버(130)를 포함한다. 챔버(130)는 상부 및 하부 선택적 방사-흡수 벽들(132, 134)을 포함하며, 이들은 선택적으로 흡수하는 수냉식 윈도우들(186, 156)을 각각 포함한다. 챔버(130)는 또한, 정반사성(specularly reflective) 측벽들을 포함하며, 이들 중 2개가 도면부호 136 및 138로 도시되며, 다른 2개의 측벽들은 예시적인 목적으로 제거되었다. 워크피스(106)는 복수의 수정 핀들(미도시)에 의해서 챔버(130)의 내부 지지 플레이트(140)의 수정 윈도우 위에 지지되며, 그리고 추가적인 복수의 접어넣을 수 있는(retractable) 핀들(미도시)에 의해서 열 처리를 위해 상기 위치로부터 하강되거나 혹은 상승될 수 있다. 지지 플레이트(140)는 공통으로 소유된 미국 특허 US 7,501,607에 개시된 바와 같은 일반적으로 평탄한 지지 플레이트 혹은 공통으로 소유된 미국 특허 출원 공개본(US 2008/0157452)에 개시된 바와 같은 비-평탄한 지지 플레이트를 포함하는바, 이들 2개의 특허문헌들은 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다. 대안적으로, 워크피스는 미국 특허출원 공개본(US 2004/0178553)에 개시된 것들과 유사한 워크피스 지지 시스템(미도시)에 의해서 지지될 수도 있으며 혹은 다른 적절한 수단에 의해서 지지될 수도 있다. 상기 미국 특허출원 공개본(US 2004/0178553)은 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다. 본 실시예에서 순환형 물 냉각 시스템을 포함하는 냉각 시스템(144)은, 챔버(130)의 다양한 표면들을 냉각시키는 역할을 한다.

본 실시예에서, 상기 장치(100)의 가열 시스템은 웨이퍼(120)의 뒷면(124)을 가열하기 위한 뒷면 방사조도 시스템(150)을 포함한다. 뒷면 방사조도 시스템(150)은 고강도의 아크 램프(152)와 물로 냉각되는 윈도우(156) 아래에 배치되는 반사기 시스템(154)을 포함하는바, 이는 전술한 미국 특허출원공개본(공개번호 US 2007/0069161)에 상세히 설명된다. 본 실시예에서, 뒷면 방사조도 시스템(150)은 또한, 프로세서 회로(110)로부터 수신된 제어 신호들에 응답하여 아크 램프(152)에 전기 전력을 공급하기 위한 뒷면 방사조도 파워 서플라이 시스템(252)을 포함한다.

현 실시예에서, 장치(100)의 가열 시스템은 또한, 상면 방사조도 시스템(180)을 포함한다. 이 실시예에서, 상면 방사조도 시스템(180)은 플래시 램프 시스템을 포함한다. 특히, 이 실시예에서, 상면 방사조도 시스템(180)은 챔버(130)의 수냉각식 윈도우(186) 바로 위에 위치된 제1, 제2, 제3 및 제4 플래시 램프(182, 183, 185 및 187) 및 리플렉터 시스템(reflector system)(184)을 포함한다.

대안적으로, 예컨대, 단일 플래시 램프와 같이 네 개의 플래시 램프들보다 더 적은 램프가 이용될 수 있다. 반대로, 예컨대, 매우 많은 수의 플래시 램프들의 어레이와 같이 네 개의 플래시 램프보다 더 많은 램프가 이용될 수 있다.

이 실시예에서, 플래시 램프(182, 183, 185 및 187) 각각은, 본 명세서에 참조로서 포함된 미국 특허 제7,781,947호에 공통적으로 소유되어 기술된 램프들과 유사한, 캐나다 벤쿠버의 Mattson Technology Canada, Inc.에 의해 제조된 액상-냉각식 플래시 램프를 포함한다. 이 점에서, 이 특별한 타입의 플래시 램프가 종래의 플래시 램프들에 비해 수많은 장점들을 제공함이 발견되는바, 상기 장점들은 예컨대, 열 처리의 향상된 일관성 및 반복성을 포함한다. 대안적으로는, 다른 타입들의 플래시 램프들이 대체될 수 있다. 더욱 일반적으로는, 예컨대, 마이크로파 펄스 발생기, 또는 펄스 또는 스캐닝 레이저와 같은 다른 타입들의 방사조도 펄스 발생기들이 플래시 램프들에 대해 대체될 수 있다.

현 실시예에서, 리플렉터 시스템(184)은, 두 개의 외부 플래시 램프들 즉, 제1 및 제4 플래시 램프들(182) 및 (187)이 동시에 점화될 때, 웨이퍼(120)의 디바이스 면(122)에 균일하게 조사되도록 구성된다. 이 실시예에서, 리플렉터 시스템(184)은 또한, 각각의 두 개의 내부 플래시 램프 즉, 제2 플래시 램프(183) 또는 제3 플래시 램프(185) 중 어느 것이 별개로 점화될 때, 웨이퍼(120)의 디바이스 면(122)에 균일하게 조사되도록 구성된다. 이러한 리플렉터 시스템의 예가 플래시-보조 급속 열 처리(fRTP™) 시스템의 컴포넌트로서, 캐나다 벤쿠버의 Mattson Technology Canada, Inc.에 의해 제조된다.

현 실시예에서, 상면 방사조도 시스템(180)은 또한, 방사조도 플래시를 생성하기 위해 플래시 램프들(182, 183, 185 및 187)에 전력을 공급하기 위한 파워 서플라이 시스템(188)을 포함한다. 이 실시예에서, 파워 서플라이 시스템(188)은 개별 플래시 램프(182, 183, 185 및 187)에 파워를 각각 공급하기 위한 개별 파워 서플라이 시스템(189, 191, 193 및 195)을 포함한다. 예시의 편의를 위해, 오직 단일 플래시 램프(184) 및 상기 램프의 파워 서플라이 시스템(191)이 도 2에 도시되고 본 명세서에 상세히 논의되며, 다른 플래시 램프(182, 185 및 187) 및 상기 램프들 각각의 파워 서플라이 시스템(189, 193 및 195)이 유사함이 이해된다.

이 실시예에서, 파워 서플라이 시스템(191)은 주 파워 서플라이(290)를 포함하는바, 상기 주 파워 서플라이는 플래시 램프(183)로 하여금 요구된다면 직류에서 정상 상태 모드로 동작하도록 한다. 따라서, 하나 이상의 방사조도 플래시를 이용하여 웨이퍼(120)의 디바이스 면(122)을 급속하게 가열하는 것에 더하여, 플래시 램프들은 또한, (플래시 동안 상당히 적은 전력으로) 디바이스 면을 지속적으로 조사하기 위해 DC 아크 램프들로서 효과적이게 역할할 수 있다. 따라서, 추가의 대안적인 실시예들에서, 다른 타입들의 비-펄스 방사조도 소스들이 보충되거나 또는 하나 이상의 플래시 램프에 대해 대체될 수 있다.

본 실시예에서, 파워 서플라이 시스템(191)은 과도 에너지 파워 시스템(292)을 더 포함한다. 더 특별하게는, 본 실시예에서 상기 과도 에너지 파워 시스템(292)은 입력 파워를 바람직한 방사조도 플래시를 생성하는 자신의 해당 플래시 램프(183)에 공급하기 위해서 갑작스럽게 방전될 때 재충전될 수 있는 펄스 방전 유닛(pulsed discharge unit)을 포함한다. 또한 더 특별하게는, 본 실시예에서, 각각의 상기 펄스 방전 유닛들은 특정 응용에 대해서 자신의 해당 플래시 램프로부터 요구될 수 있는 가장 큰 전기 에너지량을 저장하기 위해서 고전압에서 충전될 수 있으며, 그리고 예를 들어, 비록 더 긴 방전 시간은 여기에 설명된 바와 같은 방전을 제어함으로써 성취될 수는 있지만, 0.5ms와 같은 시간의 짧은 기간 내에, 자신의 개별 플래시 램프로 그 저장된 에너지를 방전할 수 있는 커패시터 쌍(도시되지 않음)을 포함한다. 따라서, 본 발명에서, 상면 방사조도 시스템(180)은 워크피스(106)의 열 전도 시간 미만의 총 기간을 가지는 방사조도 펄스에서 플래시 램프들(182, 183, 185, 및 187)을 통해 자신의 저장된 에너지를 방전시킬 수 있다. 일반적으로, 특정 최적화된 방사조도 펄스에 대해 저장된 총 에너지는 사용자 지정 열 사이클 파라미터들에 따라 달라질 것이며, 일부 응용기기들에 대해 1000kJ을 초과할 수 있다. 용량성 에너지 저장 시스템(capacitive energy storag system)이 사용되는 본 실시예와 같은 실시예들에서, 커패시터 충전 전압은 최적화된 방사조도 펄스를 생성하는 플래시 램프들을 동작시키기 위해서, 그리고 특정 시스템에 내재된 비효율성을 처리하는 임의의 매개 전기 컴포넌드들(intervening electrical components)을 동작시키기 위해서 충분한 에너지를 저장하도록 설정된다. 대안적으로, 더 크거나 또는 더 작은 파워 서플라이들, 또는 다른 타입의 파워 서플라이들로 대체될 수 있다.

본 실시예에서, 상기 상면 방사조도 시스템(180), 또는 더 특별하게는 상기 파워 서플라이 시스템(191)은 플래시 램프(183)와 전기적으로 통신하는 전류 증폭기를 포함하며, 프로세서 회로(110)는 상기 전류 증폭기를 제어함으로써 방사조도 펄스(600)를 생성하도록 구성된다. 더 특별하게는, 본 실시예에서, 상기 전류 증폭기는 고속 파워 증폭기(294)를 포함한다. 또한 더 특별하게는, 본 실시예에서, 상기 고속 파워 증폭기(294)는 스위치 모드 파워 서플라이를 포함한다. 이 점에 있어서, 상기 커패시터들의 방전을 작동시키고, 그리고 상기 플래시의 실시간 피드백 제어를 성취하는 파워 제어 회로가 상기 고속 파워 증폭기(294)로 대체된 경우에 한해서, 상기 파워 서플라이 시스템(191)은 위에서 언급된 일반적으로 소유된 특허 출원 공개 번호 WO2009/137940 및 US2007/0069161에서 개시된 것과는 다르다. 장점적으로, 상기 고속 파워 증폭기(294)는 프로세서 회로(110)가 과도 에너지 파워 시스템에 의해서 플래시 램프(183)로 방전된 일시적인 형태의 전기 펄스를 제어 및 조절할 수 있고, 그럼으로써 상기 플래시 램프에 의해서 생성된 일시적인 형태의 방사조도 펄스를 제어 및 조절할 수 있다. 각 플래시 램프에 이러한 고속 파워 증폭기를 제공함으로써, 상기 플래시 램프들은 장점적으로 소정의 응용 기기를 위해 요구되는 것에 따라 제어될 수 있다: 예를 들어, 상기 플래시 램프들은 동일한 방사조도 펄스 형태들을 동시에 생성하도록 제어될 수 있으며, 또는 동일하거나 또는 다른 펄스 형태들을 동시에 또는 순차적으로 생성하도록 개별적으로 제어될 수 있어서, 상기 방사조도 펄스들의 중첩은 바람직한 시간적 방사조도 프로파일(temporal irradiance profile)을 나타낸다. 이런 피드백 제어가 소정의 응용기기에서 요구되는 경우, 상기 고속 파워 증폭기들은 또한 아래에 언급된 바와 같이 상기 방사조도 펄스의 실시간 피드백 제어가 용이하다.

본 실시예에서, 상기 전류 증폭기, 또는 더 특별하게는, 상기 고속 파워 증폭기는 병렬로 배열된 복수의 개별 제어기들을 포함한다. 더 특별하게는, 본 발명에서 각각의 개별 제어기들은 최대 375 볼트의 입력 전압에서 최대 2000개의 전류 증폭기들을 제어할 수 있고, 최대 640kW의 피크 파워 출력을 생성할 수 있는, Cafe Electric, LLC of Corvallis, Oregon에서 제조된 ZILLA^TM 모델 Z2K-HV 제어기를 포함한다. 본 실시예에서, 10개의 이러한 개별 제어기들이 각 플래시 램프에 이용된다. 대안적으로, 그러나, 상기 고속 파워 증폭기(294)는 특정 응용 기기에 대해 요구되는 전기 방전을 제어할 수 있는 임의의 다른 적합한 단일 디바이스, 또는 디바이스들의 조합을 포함할 수 있다. 또한 본 실시예에서, 상기 고속 파워 증폭기(294)는 위에서 언급된 웨이퍼(120)의 공진 주파수들에 무시할 만한 노이즈를 가진다. 마찬가지로, 본 실시예에서, 상기 과도 에너지 파워 시스템(292) 및 메인 파워 서플라이(290)도 역시 상기 웨이퍼의 공진 주파수들에 무시할 만한 노이즈를 가진다. 장점적으로, 따라서, 위에서 언급된 웨이퍼의 진동 모드들은 상기 파워 서플라이 시스템(191)에 의해 우연히 여기되지 않는다.

모니터링 시스템( MONITOR1NG SYSTEM )

도 1, 2, 3 및 6을 참조하면, 이러한 실시예에서, 장치(100)는 도면번호 230으로 전체적으로 제시된 모니터링 시스템을 더 포함하는바, 이 모니터링 시스템은 프로세서 회로(110)와 통신을 한다. 본 실시예에서, 프로세서 회로(110)는, 방사조도 펄스(irradiance pulse) 동안 실시간으로 웨이퍼 상에서의 방사조도 펄스(600)의 영향을 모니터링하기 위해 모니터링 시스템(230)과 협업하도록 구성되며, 프로세서 회로(110)는, 모니터링된 영향에 응답하여 방사조도 펄스(600)를 수정하기 위해 상면 방사조도 시스템(topside irradiance system)(180)을 제어하도록 구성된다.

더 구체적으로, 이러한 실시예에서, 모니터링 시스템(23)은 웨이퍼 변형 측정 시스템(wafer deformation measuring system)(232)을 포함하는바, 이러한 웨이퍼 변형 측정 시스템(232)은 방사조도 펄스(600)의 가열 부분(602) 동안 웨이퍼(120)의 변형을 모니터링하도록 구성된다.

이러한 실시예에서, 웨이퍼 변형 측정 시스템(232)은 본 출원인이 또한 공유하고 있는 앞서 언급된 PCT 공개번호 WO 2009/137940에 개시된 것과 동일한바, 이 특허문헌은 참조로 본 명세서에 통합된다. 따라서, 간결한 설명을 위해, 웨이퍼 변형 측정 시스템(232)의 구조, 구성 및 동작의 다수의 세부사항들은 본 명세서에 반복되지 않는다. 간단하게, 웨이퍼 변형 측정 시스템(232)은 이미지 소스(image source)를 포함하고, 그리고 웨이퍼의 표면에 의한 이미지 소스의 반사를 검출하도록 구성된 검출기를 포함한다. 더 구체적으로, 이러한 실시예에서, 이미지 소스는 진단 조명 소스(diagnostic illumination source)(160)를 포함하고, 검출기는, 웨이퍼(120)의 뒤쪽 표면(124)에 의한 진단 조명 소스(160)의 반사를 검출하도록 구성된 이미징 디바이스(imaging device)(162)를 포함한다. 보다 더 구체적으로, 이러한 실시예에서, 이미징 디바이스(162)는 12-비트 감도를 갖는 320x256 픽셀 InGaAs(Indium-Gallium-Arsenide) 포토다이오드 어레이(photodiode array)를 포함한다. 카메라는 또한, 집속 광학체(focussing optics)(미도시)를 포함하는바, 카메라는 중심이 약 1450 nm인 협대역 필터를 더 포함하고, 이에 따라 카메라는 단지 1450 nm의 진단 파장 및 이를 중심으로 한 매우 좁은 대역폭(예를 들어, ± 15 nm)에 대해서만 감응한다. 또한, 본 실시예에서, 진단 조명 소스(160)는 쇼트-아크 제논 아크 램프(short-arc xenon arc lamp)를 포함하는바, 이는 특허문헌 WO 2009/137940의 "다른 예시적 대안예들(Other Illustrative Alternatives)" 섹션에서 설명된 바와 같이, 웨이퍼(120)의 뒤쪽 표면(124) 상에 한 세트의 그리드 라인들(grid lines)과 같은 공지된 장면(known scene)을 연속적으로 투사(project)하도록 동작가능하다. 본 실시예에서, 디바이스들(160, 162 및 164)은 모두 수냉식 윈도우(water-cooled window)(156)를 바이패스(bypass)하도록 배치되는바, 이에 따라, 수냉식 윈도우(156)는 진단 조명 소스(160)에 의해 생성된 조명 방사선을 필터링하지 않으며 이미징 디바이스(162) 혹은 고속 방사계(fast radiometer)(164)에 의해 수신되는 방사선을 필터링하지 않는다. 미국 특허번호 제7,445,382호에서 더 상세히 기술되는 바와 같이, 진단 조명 소스(160)와 이미징 디바이스(162)의 동작을 동기화시키기 위해 동기화기(synchronizer)가 또한 제공된다. 이러한 실시예에서는, 앞서 언급된 PCT 공개번호 WO 2009/137940의 "다른 예시적 대안예들(Other Illustrative Alternatives)" 섹션에서 더 상세히 설명된 바와 같이, 진단 조명 소스(160) 및 이미징 디바이스(162)는, 뒤쪽 표면(124) 상에 공지된 장면(본 경우에 있어서는, 한 세트의 그리드 라인들)을 투사함으로써 그리고 뒤쪽 표면에 의한 그 공지된 장면의 반사를 측정함으로써, 뒤쪽 표면(124)에 대한 한 세트의 노멀들(normals)을 추정하기 위해 프로세서 회로(110)와 협업한다. (대안적으로, 만약 필요하다면, 진단 조명 소스(160)는 1450 nm의 진단 파장에서 진단 플래시(diagnostic flash)를 생성하도록 구성될 수 있고, 그리고 이미징 디바이스(162)는, WO 2009/139740의 주된 실시예와 연계되어 설명되는 바와 같이, 초기 비변형 상태에 있을 때 웨이퍼(120)의 뒷면(124)에 의해 반사된 진단 조명 소스의 이미지를, 후속의 변형 상태에 있을 때 뒷면(124)에 의해 반사된 진단 조명 소스의 이미지와 비교함으로써, 웨이퍼(120)의 곡률 반경(radius of curvature)을 측정하기 위해 프로세서 회로(110)와 협업할 수 있다.) 필요하다면, WO 2009/139740에서 더 상세히 설명되는 바와 같이, 프로세서 회로(110)는 웨이퍼의 반사도 측정에 적용될 변형 정정(deformation correction)을 발생시키기 위해 그 측정된 변형을 사용하도록 구성될 수 있다.

이러한 실시예에서, 모니터링 시스템(230)은 또한, 방사조도 펄스 동안 웨이퍼(120)의 표면 온도를 측정하도록 구성된 온도 측정 시스템을 포함한다. 더 구체적으로, 이러한 실시예에서, 모니터링 시스템은, 웨이퍼(120)의 디바이스 면(device side)(122)의 표면 온도를 측정하도록 구성된 상면 온도 측정 시스템(topside temperature measurement system)(234)을 포함한다. 보다 더 구체적으로, 이러한 실시예에서, 상면 온도 측정 시스템(234)은 앞서 언급된 미국 특허번호 제7,445,382호에서 개시된 초고속 방사계(ultrafast radiometer)와 동일한 초고속 방사계(102)를 포함한다. 이러한 실시예에서, 초고속 방사계(102)는, 디바이스 면 온도가 매 10 마이크로초(microseconds)마다 한 번씩 측정되도록, 100 kHz의 샘플링 속도에서 방사조도 펄스(600) 동안 웨이퍼(120)의 디바이스 면(122)의 실시간 온도 측정을 생성하기 위해 프로세서 회로(110)와 협업하도록 구성된다. 대안적으로, 예를 들어 앞서 언급된 미국 특허번호 제7,445,382호에서 개시된 1 MHz 샘플링 속도와 같이, 필요하다면, 더 빠른 샘플링 속도 혹은 더 느린 샘플링 속도가 이용될 수 있다.

이러한 실시예에서, 모니터링 시스템(230)은 또한, 웨이퍼(120)의 뒷면(124)의 온도를 측정하도록 구성된 뒷면 온도 측정 시스템(236)을 포함한다. 더 구체적으로, 이러한 실시예에서, 뒷면 온도 측정 시스템(236)은 앞서 언급된 미국 특허번호 제7,445,382호에서 더 상세히 개시된 바와 같이, 고속 방사계(164)를 포함한다. 이러한 실시예에서, 프로세서 회로(110)는, 1 kHz의 샘플링 속도에서 웨이퍼(120)의 뒷면(124)의 실시간 온도 측정을 생성하기 위해 고속 방사계(164)와 협업하도록 구성된다. 대안적으로, 더 빠른 샘플링 속도 혹은 더 느린 샘플링 속도로 대체될 수 있다.

대안적으로, 방사조도 펄스(600)의 폐루프 피드백 제어(closed-loop feedback control)가 요구되지 않는 실시예들에 있어서, 상면 온도 측정 시스템(234) 및 뒷면 온도 측정 시스템(236)은 생략될 수 있다.

RTP 시스템 컴퓨터( RTP SYSTEM COMPUTER , RSC )

도 1, 2 및 3을 참조하면, RTP 시스템 컴퓨터(RSC)(112)이 도 3에서 더 상세히 제시된다. 이러한 실시예에서, RSC는 프로세서 회로(110)를 포함하고, 이는 본 실시예에서 마이크로프로세서(300)를 포함한다. 그러나, 더 일반적으로는, 본 명세서에서, 용어 "프로세서 회로"는, (본 명세서 및 공통의 일반적인 지식이 본 발명의 기술분야에서 통상의 지식을 갖는 관념적 사람으로 하여금 마이크로프로세서(300)를 대신하여 본 명세서에서 설명되는 기능들을 수행할 수 있게 하는) 임의 타입의 디바이스 혹은 디바이스들의 조합을 광범위하게 포괄하도록 의도된 것이다. 이러한 디바이스들은, 다른 타입의 마이크로프로세서들, 마이크로제어기들, 다른 집적 회로들, 다른 타입의 회로들 혹은 회로들의 조합들, 로직 게이트들, 혹은 게이트 어레이들, 또는 임의 종류의 프로그래밍가능 디바이스들을 (예를 들어, 단독으로 혹은 서로 동일한 위치에 있거나 원격 위치에 있는 그러한 다른 디바이스들과 결합하여) 포함할 수 있다(이러한 것에만 한정되는 것은 아님).

본 실시예에서, 마이크로프로세서(300)는 저장 디바이스(320)와 통신을 하는바, 저장 디바이스(320)는 이러한 실시예에서, 하드 디스크 드라이브(hard disk drive)를 포함한다. 일반적으로, 이러한 실시예에서, 저장 디바이스(320)는 비일시적 컴퓨터-판독가능 매체(non-transitory computer-readable medium)로서 동작하는바, 본 명세서에서 개시되는 다양한 기능들이 수행될 수 있도록 프로세서 회로(110)에게 지시하기 위한 명령 코드들을 저장한다. 따라서, 이러한 실시예에서, 저장 디바이스(320)는 다양한 루틴들(routines)을 저장하고, 각각의 루틴은 본 명세서에서 설명되는 다양한 방법들이 수행될 수 있도록 프로세서 회로(110)를 프로그래밍하거나 구성하는 명령 코드들을 포함한다. 더 구체적으로, 이러한 실시예에서, 저장 디바이스(320)는, 아래에서 더 상세히 논의되는, 펄스 형상 최적화 루틴(pulse shape optimization routine)(322) 및 열처리 루틴(heat-treating routine)(324)을 저장한다. 이러한 실시예에서, 저장 디바이스(320)는 또한, 마이크로프로세서(300)에 의해 수신되거나 사용되는 다양한 타입의 데이터를 저장하기 위해 사용된다. 더 구체적으로, 이러한 실시예에서, 저장 디바이스(320)는 플럭스 프로파일 모델 저장소(flux profile models store)(326), 플럭스 프로파일 모델 파라미터 저장소(flux profile model parameters store)(328), 및 추정 영향 및 에러 측정 저장소(estimated effects and error measures store)(330)를 포함한다. 플럭스 프로파일 모델 저장소(326)는, 방사조도 펄스(600)의 가열 부분(602)을 성형할 때 사용될 하나 이상의 가능한 플럭스 프로파일 모델들을 저장하고, 플럭스 프로파일 모델 파라미터 저장소(328)는, 플럭스 프로파일 모델 저장소(326)에 저장된 플럭스 프로파일 모델들 각각에 대한 플럭스 프로파일 모델 파라미터들의 소정 세트의 초기 값들을 저장한다. 각각의 플럭스 프로파일 모델에 대해, 추정 영향 및 에러 측정 저장소(330)는, 전형적인 플럭스 프로파일 모델 파라미터 값들에 대해, 플럭스 프로파일 모델에 대응하는 가열 부분(602)을 포함하는 방사조도 펄스(600)가 웨이퍼(120)에 미치는 추정된 영향들을 나타내는 값들을 저장한다. 필요하다면, 저장 디바이스(320)는 또한, 예를 들어, 본 출원인이 공유하고 있는 특허공개문헌들, US 2007/0069161, US 2008/0273867, 및 WO 2009/137940에서 논의된 루틴들 및 데이터 중 임의의 것과 같은, 추가적인 기능들을 수행하기 위한 추가적인 루틴들 및 데이터를 저장할 수 있는바, 이러한 특허공개문헌들 모두는 참조로 본 명세서에 통합된다.

본 실시예에서, 마이크로프로세서(300)는 또한, 메모리 디바이스와 통신을 하는바, 메모리 디바이스는 이러한 실시예에서, 랜덤 액세스 메모리(Random Access Memory, RAM)(340)를 포함한다. 이러한 실시예에서, 저장 디바이스(320)에 저장된 다양한 루틴들은, 마이크로프로세서(300)에 의해 측정, 계산 혹은 사용된 다양한 속성들(properties) 및 파라미터들(parameters)을 저장하기 위해 RAM 내에 다양한 저장소 및 저장 영역들을 정의하도록 마이크로프로세서(300)를 구성하는바, 이러한 저장소 및 저장 영역들은, 열 싸이클(thermal cycle)의 요건들을 정의하는 파라미터들을 저장하기 위한 열 싸이클 파라미터들 저장소(thermal cycle parameters store)(342); 워크피스(workpiece)(106)의 물질 속성들을 저장하기 위한 워크피스 속성 저장소(workpiece properties store)(310); 가열 부분(602)의 플럭스 프로파일 모델의 표현(representation)을 저장하기 위한 플럭스 프로파일 모델 저장소(350); 플럭스 프로파일 모델 저장소(350)에 저장된 플럭스 프로파일 모델의 파라미터들의 현재 값들을 저장하기 위한 플럭스 프로파일 모델 파라미터 저장소(352); 최적화된 펄스 형상을 정의하거나 이와 관련된 플럭스 프로파일 모델의 파라미터들의 최적화된 값들 및 다른 값들을 저장하기 위한 최적화된 플럭스 프로파일 모델 저장소(optimized flux profile model store)(360); 최적화된 방사조도 펄스(600)를 나타내는 플럭스 값들의 타임 시퀀스(time sequence)(Q(t))를 저장하기 위한 최적화된 플럭스 타임 시퀀스 저장소(370); 최적화된 플럭스 값들(Q(t))을 발생시키기 위해 전기적 전류 값들(i(t))의 타임 시퀀스를 저장하기 위한 최적화된 전류 저장 영역(371); 그리고 플럭스 프로파일 모델 및 파라미터 저장소들(350 및 352)의 내용물들에 대응하는 가열 부분(602)을 포함하는 방사조도 펄스(600)가 웨이퍼(120)에 미치는 추정된 영향들을 저장하기 위한 추정된 영향 저장소(estimated effects store)(372); 추정된 영향 저장소(372)에 저장된 추정된 영향들과 열 싸이클 파라미터 저장소(342)에 저장된 열 싸이클 요건들 간의 에러들의 측정을 저장하기 위한 에러 측정 저장소(error measure store)(385); 다차원 에러 초곡면(multidimensional error hypersurface)의 좌표들(co-ordinates)을 저장하기 위한 에러 측정 초곡면 저장소(error measure hypersurface store)(387); 그리고 실제 방사조도 펄스(600)의 웨이퍼 상에서의 영향들의 실시간 측정들을 저장하기 위한 모니터링된 영향 저장소(monitored effects store)(390)를 포함한다. RAM(340)은 또한, 다른 저장소들 및/또는 저장 영역들(미도시)를 포함할 수 있다.

본 실시예의 마이크로프로세서(300)는, 도 1에 제시된 장치(100)의 다양한 디바이스들(여기에는, 예를 들어, 상면 온도 측정 시스템(234) 및 상면 방사조도 시스템(180), 뿐만 아니라 다른 시스템 컴포넌트들(예컨대, 후면 방사조도 시스템(150), 진단 조명 소스(160), 이미징 디바이스(162), 고속 방사계(164))이 포함되고, 아울러 다양한 사용자 입력/출력 디바이스들(미도시)(예컨대, 키보드, 마우스, 모니터, 하나 이상의 디스크 드라이브들(예를 들어, CD-RW 드라이브 및 플로피 디스켓 드라이브), 그리고 프린터)이 포함됨)과의 통신을 위해, 입력/출력(I/O) 인터페이스(302)와 또한 통신을 한다. 이러한 실시예에서, I/O 인터페이스(302)는, 뒷면 방사조도 시스템(150) 및 상면 방사조도 시스템(180)이 요구하는 큰 전기적 전류 및 급격한 전기적 방전으로부터 유발되는 전자기 간섭(electromagnetic interference) 및 전기적 노이즈(electrical noise)로 인해 생기는 어려운 상황을 피하기 위해, 광섬유망(fiber optic network)(미도시)을 통해 이러한 디바이스들 중 적어도 일부(예를 들어, 뒷면 측정 시스템(236)의 고속 방사계(164) 및 상면 온도 측정 시스템(234)의 초고속 방사계(102)와 같은 것)와 통신하기 위한 광-전기 변환기(optical-electrical converter)를 포함한다.

이러한 실시예에서, 펄스 형상 최적화 루틴(322) 및 열처리 루틴(324)은, 아래에서 표제어 "동작(Operation)" 이하에서 더 상세히 논의되는 바와 같이, 거의 등온의 예열 단계(near-isothermal pre-heating stage)을 제어하기 위한 벌크 가열 프로파일러(bulk heating profiler)(212) 및 최적의 방사조도 펄스 형상을 결정 및 발생시키기 위한 최적화 열 플럭스 프로파일러(optimizing heat flux profiler)(214)를 포함하는 공진 주파수 성분 감쇠기(Resonant Frequency Content)(210)로서 동작하도록 프로세서 회로(110)를 구성한다.

기반이 되는 윈리( UNDERLYING PRINCIPLES )

본 실시예는, 디바이스 면(122)이 방사조도 펄스(600)에 노출되는 초고속 웨이퍼 어닐링 프로세스 동안, 웨이퍼(120)의 디바이스 면(122)과 뒷면(124) 간의 온도 차로부터 발생하는 근원적인 열 응력(thermal stress)뿐만 아니라 방사조도 펄스(600)에 의해 유발되는 웨이퍼 진동의 크기를 제어 및 감소시키려고 한다. 방사조도 펄스에 의해 유발된 진동 및 열 응력의 크기를 제어 및 감소시키는 것은, 방사조도 펄스로 인해 발생하는 웨이퍼 손상 혹은 파손의 비율을 감소시키는 경향이 있다. 본 명세서에서, 열 응력의 언급이 의미하는 것은 웨이퍼(120)의 디바이스 면(122)과 기판 면(124) 간의 수직 온도 차로 인해 발생하는 응력을 의미한다.

본 실시예는, 본 발명자들에 의해 공진 주파수 성분 감쇠(Resonant Frequency Content Reduction) 혹은 니모닉(mnemonic) RFCR로서 지칭되는 방법을 사용함으로써 웨이퍼 변형 및 진동의 제어를 달성한다. 일반적으로, 열 플럭스의 RFCR은, 표면의 급속 냉각을 제공하기 위해 훨씬 더 차가운 벌크 온도를 갖는 피크 웨이퍼 표면 온도를 달성하면서, 웨이퍼의 관련된 공진 혹은 진동 모드들의 여기(excitation)를 감소시킨다. 일반적으로, RFCR이 웨이퍼의 공진 모드들의 여기를 감소시키기 위해서, 웨이퍼가 방사조도 펄스에 의해 가열되는 속도는 감소돼야만 한다. 이러한 요건은, 웨이퍼의 벌크가 그 요구된 어닐링 온도에 도달한 이후 디바이스 면(122)을 급속히 냉각시키기 위해 비교적 차갑게 유지되고 후속적으로 열 싱크(heat sink)로서 동작하도록, 플럭스 에너지가 웨이퍼의 벌크로 전도할 수 있는 것보다 훨씬 더 빠르게 플럭스 에너지를 디바이스 면(122)으로 전달함으로써 가능한한 빠르게 디바이스 면(122)을 가열하게 되는 종래에 있어서의 그러한 초고속 어닐링 프로세스의 주된 목적과 명백하게 충돌한다. RFCR은 사용자로 하여금 이러한 충돌하는 요건들을 균형(balance)이 맞게 조정할 수 있게 하는데, 이러한 조정은 빠른 속도의 가열을 달성하기 위해 열 플럭스를 최적화된 방식으로 조절함으로써 아울러 특정 어닐링 싸이클에 대한 특정 열 싸이클 요건들의 제약 하에서 웨이퍼 진동을 최소화시킴으로써 행해지는 바, 여기서 제약은 전형적으로는, 요구된 피크 온도(T_P), 최대 바닥면 온도(T_BMAX)(혹은 바닥면 온도에서의 최대 증가), 및 온도에서의시간(time-at-temperature)(t_atT)을 특정하며, 온도에서의시간(t_atT)은 시간 간격을 의미하고, 이러한 시간 간격 동안 디바이스 면(122)의 온도(T_T(t))는 피크 온도로부터 소정의 범위(T_PL≤T_T(t)≤T_P) 내에서 유지되게 된다.

예시적 실시예들에서, RFCR의 뚜렷한 시간 영역 특징은, 결과적인 열 플럭스가, 웨이퍼의 디바이스 면(122)에 대해, 열 플럭스의 전형적으로 빠른 하지만 연속적이며 비비약적(non-abrupt) 인가가 된다는 것인바, 이러한 인가는 피크 온도(peak temperature)에 도달할 때까지 계속된다. 시간의 함수로서 열 플럭스의 RFCR의 특정 형태는 웨이퍼의 공진 주파수들에서 에너지양을 제어함과 아울러 특정 온도 어닐링 요건들을 달성하도록 설계된다. 일반적으로, RFCR의 시간 영역 표현은 다음과 같은 식을 사용하여 설명될 수 있다.

여기서,

Q_h(t;c,a)는, 파라미터들(c 및 a)를 갖는, 시간의 함수로서의 웨이퍼(120)의 디바이스 면(122)에 가해진 열 플럭스를 나타내는 열 플럭스 모델이고; 그리고

f(t,a)는 연속하는 시간 영역 함수들의 클래스(class)로부터 선택된 플럭스 프로파일 모델인바, 이 경우 주파수 영역에서 주파수의 함수로서의 에너지 밀도 분포는 대역폭 파라미터(bandwidth parameter)(a)와 스케일링 파라미터(scaling parameter)(c)에 의존한다.

대역폭 파라미터(a)는 주파수 간격(frequency interval)을 변경시킴으로써 관측될 수 있는바, 이러한 주파수 간격에 걸쳐 f(t,a)의 에너지 분포는 제로 주파수에서의 그 최대값으로부터 소정의 최소값(예컨대 최대값의 10%)까지 변한다.

본 실시예에서는 단지 단일의 대역폭 파라미터(a)만이 주파수 간격을 제어하지만(이 경우, 에너지 밀도 분포는 소정의 최대값과 최소값 내에 있음), 다른 실시예들에서는, 이러한 주파수 간격이나, 혹은 열 플럭스 프로파일 모델의 다른 실제적 측면들을 제어하기 위해 임의 개수의 파라미터들이 사용될 수 있다. 열 플럭스 모델 파라미터들에 대한 최적의 값들을 추정하기 위해 요구된 프로세스를 용이하게 하기 위해 최소 세트의 파라미터들을 사용하는 것이 일반적으로 이롭다.

도 6 및 도 7을 참조하면, 예시적인 열 플럭스 프로파일 모델에 따른 방사조도 펄스의 예가 도 6에서 도면번호 600으로 전체적으로 제시되며, 디바이스 면(122) 및 후면(124)의 결과적인 온도 프로파일들이 도 7에서 도면번호 702 및 704로 전체적으로 제시되어, 열 플럭스 프로파일 모델 파라미터들의 최적화가 본 실시예에서 어떻게 달성되는지에 관한 이해에 중점을 둔 특정된 특징들이 예시된다. 도 7은 또한, 열 싸이클 파라미터들에 의해 특정된 온도 어닐링 요건들을 식별하는바, 이러한 파라미터들은, 피크 디바이스 면 온도(T_P), 방사조도 펄스(600)에 대한 디바이스 면(122)의 노출 직전의 중간 온도(T_i), 최대 후면 온도(T_BMAX), 및 온도에서의시간 간격(t_atT)을 포함한다. T_i가 방사조도 펄스에 대한 노출 직전의 후면(124)으로부터 측정되는 바와 같은 웨이퍼의 중간 온도를 표시하지만, 펄스 바로 전의 디바이스 면 중간 온도는 몇 도(degrees)의 T_i 내에 전형적으로 있는데, 이는 방사조도 펄스 이전의 예열 단계가, 대략 400 ℃/sec를 일반적으로 넘지 않는 램프 속도(ramp rates)에서 비교적 느린 거의 등온의 가열을 전형적으로 포함한다는 사실 때문이다. 디바이스 면 및 뒷면 온도가 대략 똑같은 이러한 거의 등온 상태는 사실상 웨이퍼의 벌크의 평균 온도가 또한 몇 도의 T_i 내에 있음을 시사한다. 이러한 상태에서 어떤 시점(t=t₀)에서, 도 6에 제시된 방사조도 펄스(600)가 웨이퍼(120)의 디바이스 면(122)에 가해진다. 본 실시예에서, 중간 온도(T_i)는 열 싸이클 파라미터들에 의해 정의된 어닐링 요건들 중 하나로서 특정된다. 그러나, 다른 실시예들에서, T_i는 어닐링 요건으로서 특정되지 않을 수 있는바, 이러한 경우 T_i는 웨이퍼 진동 및 열 응력을 최소화시키기 위해 최적 세트의 값들의 달성을 돕도록 조정될 수 있는 모델 파라미터가 된다. 최대 후면 온도(T_BMAX)는, 디바이스 면 및 후면 온도들이 서로의 특정 거리 내에 있는 시점(t_BMAX)과 관련되는바, 여기서 거리는 T_TB=|T_T-T_B|로서 정의되고 |

|는 절대 크기 연산자이다.

이러한 실시예에서, 도 6은 열 플럭스 프로파일 모델 파라미터들이 플럭스 프로파일에 미치는 영향을 예시하는바, 이러한 파라미터들은 대역폭 파라미터(a), 플럭스 스케일링 파라미터(c), 및 플럭스 상승 시간 파라미터(t₁)를 포함한다. 대역폭 파라미터(a)는 증가하는 플럭스의 속도의 특징적 "형상"을 효과적으로 제어하는바, 이것은 증가하는 플럭스의 더 빠른 속도를 제공하거나 혹은 더 느린 속도를 제공한다. 플럭스 스케일링 파라미터(c)는 플럭스의 피크 크기를 제어한다. 플럭스 상승 시간 간격(t₁)은 플럭스가 이제 더 이상 증가할 필요가 없는 시점을 결정하는바, 실질적으로, 시간(t₁)은 방사조도 펄스(600)의 가열 부분(602)과 유지 부분(sustaining portion)(604) 간의 전이(transition)를 정의한다. (도 6은 방사조도 펄스(600)가 시간(t₀=0)에서 시작함을 가정하는바, 이에 따라 시작부터 펄스(600)의 피크까지의 상승 시간 간격은 간단히 t₁이다. 그러나, 더 일반적으로는, 상승 시간 간격은 t₁-t₀이다.) 간격(t1) 이후, 즉 방사조도 펄스의 유지 부분(604) 동안, 열 플럭스는 도 7에 제시된 바와 같이 범위(T_PL≤T_T(t)≤T_P) 내에서 시각(t₂)까지 디바이스 면 온도(T_T(t))를 유지시키려는 방식으로 감소하는바, 여기서 시각(t₂) 이후 플럭스는 디바이스 면의 급속 냉각이 달성되도록 가능한한 빨리 제로(0)로 간다. 도 7에 제시된 바와 같이, 온도 간격(t_atT)에서의 시간은 범위(T_PL≤T_T(t)≤T_P) 내에 있는 디바이스 면 온도와 관련된다. 간격(t_atT)의 시작(t_s)과 끝(t_e)을 정의하는 시각들은 언제나 일정 범위에 있는 시각들(t₁ 및 t₂)인바, 즉 t₁ 및 t₂는 간격(t_atT) 내에 언제나 포함된다.

이러한 실시예에서, 아래에서 더 상세히 논의되는 바와 같이, 최적화 프로세스는 열 플럭스 프로파일 모델 파라미터들(c, a, 및 t₁)에 대한 최적의 값들을 결정하는바, 이는 결과적으로 웨이퍼 진동 및 열 응력을 최소화시키고 아울러 도 7에 제시되는 열 싸이클 파라미터들에 의해 특정된 온도 어닐링 요건들을 달성한다. 만약 필요하다면, 최적화 프로세스의 결과들은, 소정 세트의 온도 어닐링 요건들에 대해 웨이퍼 진동과 열 응력의 상대적인 정도의 추정을 사용자에게 제공하기 위해 유한 요소 분석(finite element analysis)에서 사용될 수 있다. 만약 사용자가 온도 어닐링 요건들을 변경시키는 옵션을 갖는다면, 사용자는 최소량의 웨이퍼 진동 및 열 응력을 제공하는(그럼으로써 웨이퍼 파손 혹은 손상의 위험이 최소가 되게 하는) 온도 어닐링 요건들을 선택하기 위해 상대적 웨이퍼 진동 및 열 응력의 추정들을 사용할 수 있다.

다음의 논의는 어떻게 RFCR이 웨이퍼 진동의 크기와 열 응력의 크기 모두의 제어를 달성할 수 있는지, 아울러 피크 온도까지 표면의 급속 가열 그리고 이후 표면의 급속 냉각을 달성할 수 있는지를 예시하는데 도움을 준다.

일반적으로, 기계적 물체 상에 유발된 진동의 정도는 다수의 인자들(예컨대, 물체의 벌크 물질 속성, 물체의 경계 조건, 물체의 초기 상태, 및 구동력의 공간적 및 시간적 분포와 같은 것)에 따라 달라진다. 이러한 인자들은, 물체의 동적 행태의 근사치를 계산하기 위해 사용되는 지배 미분 방정식들(governing differential equations)에 의해 정확하게 정의되며, 물체의 진동은 개별 공진 모드들의 중첩(superposition)으로서 관측될 수 있는바, 개별 공진 모드들 각각은 움직임의 개별적 영역들 및 진동의 주파수를 갖는다. 본 발명자들은, 여기의 정도가 지배 미분 방정식, 초기 조건, 경계 조건, 및 구동력을 주파수 영역으로 변환함으로써 추정될 수 있음을 알게 되었다. 주파수 영역으로 변환되는 경우, 특정 공진 모드의 여기의 정도는, 공진 모드의 주파수에서의 미분 방정식의 해와 구동력의 주파수 표현의 곱에 의해 주어진다. 일반적으로, 주파수 영역 해는 다음과 같이 표현될 수 있다.

여기서,

Z(r,θ,ω_mn)은 레이디얼 좌표(radial coordinates)(r 및 θ)에서 웨이퍼의 수평방향 움직임(transverse motion)의 주파수 표현이고;

ω_mn은 웨이퍼의 공진 주파수이며, 여기서 인덱스들(indices)(m 및 n)은 진동 모드들 (m,n)을 나타내는바, 이에 따라 m은 모달 직경 번호(nodal diameter number)가 되고 n은 모달 써클 번호(nodal circle number)가 되며;

H(r,θ,ω_mn)은 공진 주파수(ω_mn)에서 웨이퍼의 모달 형상(modal shape)의 주파수 표현이고;

S(r,θ,ω_mn)은 웨이퍼의 두께에 걸친 온도 구배(temperature gradient)로 인한 웨이퍼 내의 결과적인 응력들의 관계의 주파수 표현이고; 그리고

F(r,θ,ω_mn)은 웨이퍼(120)의 디바이스 면(122)에 가해진 열 플럭스의 주파수 표현인바, 이것은 대략 균일하게 가해진 플럭스에 대해서 F(ω_mn)이 된다.

본 발명자들은 또한, 웨이퍼가 지지(support)되는 방법에 의해 정의되는 특정 세트의 웨이퍼 벌크 물질 특성들, 물리적 차원들, 및 경계 조건들에 대해, 방정식 (2)에서의 항 H(r,θ,ω_mn)은 각각의 공진 주파수(ω_mn)에 대해 사실상 일정하다는 것을 알게 되었다(하지만, 이것은 ω_mn의 서로 다른 값들에 대해 서로 다른 일정한 값일 수 있음). 추가적으로, 웨이퍼(120)의 디바이스 면(122)에 대략 균일하게 가해진 플럭스에 대해, 방정식 (2)에서의 항 S(r,θ,ω_mn)은 또한, 각각의 ω_mn에 대해 사실상 일정하고, 이것도 역시 (r,θ,ω_mn)의 서로 다른 값들에 대해 서로 다른 일정한 값을 가질 수 있다. 웨이퍼 상의 고정된 위치에 대해, 방정식 (2)는 다음과 같이 간략하게 될 수 있다.

여기서, K_mn은 웨이퍼 상의 위치의 함수인 H(r,θ,ω_mn) 및 S(r,θ,ω_mn)의 일정한 값들을 나타낸다. 따라서, 본 발명자들은, 웨이퍼의 수평방향 진동의 감소가, 주파수 영역에서의 그 가해진 열 플럭스의 에너지 스펙트럼 분포를 나타내는 F(ω_mn)을 감소시킴으로써 달성될 수 있음을 알게 되었다. 더욱이, 대역폭 파라미터에서의 변화는, 웨이퍼의 공진 주파수들을 포함하는(하지만, 이러한 것에만 한정되는 것은 아님) 넓은 범위의 주파수들에 걸쳐 그 가해진 플럭스의 에너지 스펙트럼 분포를 증가시킬 수 있거나 혹은 감소시킬 수 있다. 따라서, 웨이퍼 진동의 정도를 감소시키기 위해 웨이퍼와 관련된 특정 공진 모드들 및 주파수들을 식별할 필요가 없다는 결론이 나온다. 오히려, 열 플럭스 모델의 대역폭 파라미터(a)에서의 변화가 공진 주파수들(이들이 무엇이 될 수 있건 간에)에서 그 가해진 열 플럭스의 에너지 스펙트럼 분포를 증가시키거나 혹은 감소시킬 수 있고, 이것은 그 다음에 웨이퍼 진동의 크기를 증가 혹은 감소시킨다는 것을 아는 것으로 충분하다.

본 발명자들은 또한, 가해진 열 플럭스의 에너지 스펙트럼 분포가, 웨이퍼의 공진 모드들이 여기되는 정도를 제어함을 알게 되었다. 이러한 맥락에서, 본 발명자들은, 피크 온도로의 가열 동안 가해진 열 플럭스는, 웨이퍼 진동을 감소시키기 위해, 다수의 중요한 기준들을 이상적으로 충족시켜야 함을 알게 되었다. 먼저, 열 플럭스의 주파수 표현은, 열 플럭스의 스텝 인가(step application)와 관련된 에너지 스펙트럼 밀도와 비교하여 상대적으로 작은, 관련 웨이퍼 공진 주파수들에서 에너지 스펙트럼 밀도를 보여줘야 한다. 이러한 특정 기준은, 피크 온도에 도달하게 되는 포인트까지 열 플럭스가 시간에 따라 부드러운 비비약적 변화를 보여줘야 함을 시사한다. 특히, 플럭스의 변화의 속도는 최소의 값에서 시작해야 하고, 그 다음에 피크 온도에 도달할 때까지 혹은 플럭스가 최대 증가 속도에 도달할 때까지(이러한 것 이후에 증가의 속도는 피크 온도에 도달할 때까지 감소될 수 있거나 혹은 일정하게 유지될 수 있음) 시간에 따라 증가해야 한다. 이러한 기준들은 그 가해진 열 플럭스의 시간 영역 프로파일을 설명하기 위해 사용되는 플럭스 프로파일 모델들이 아래와 같은 연속하는 시간 함수들을 사용하여 정의돼야 함을 제안한다.

또는

여기서,

Q(t;c,a)는 시간(t) 및 파라미터들(a 및 c)의 함수로서의 방사조도 플럭스이고;

a는 대역폭 파라미터인바, 이것은 주파수 간격을 제어하고, 주파수 간격에 걸쳐 에너지 스펙트럼 밀도 분포는 소정의 최대값과 최소값 내에 있으며;

c는 방사조도 펄스의 가열 부분(602)의 피크 크기와 관련된 스케일링 파라미터이고;

e는 오일러의 수(Euler number)이고; 그리고

k는 시간 간격(t₀≤t≤t₁)을 수용하기 위해 선택되는바, 이러한 시간 간격에 걸쳐 함수들이 사용되고, 여기서 t₁은 시작부터 피크 크기까지의 가열 부분의 상승 시간인바, 달리 말하면, 방정식 (4) 및 방정식 (5)는 펄스(600)의 가열 부분(602)만을 모델링하기 위해 사용된다. 방정식 (4)에 있어

이고, 방정식 (5)에 있어,

이며, 이 경우 모델의 증가하는 플럭스 영역만이 사용되도록 보장하기 위해 또 다른 제약은 t₁≤12/a이다.

방정식 (4)와 방정식 (5)는 공통적으로 다수의 속성들을 공유한다. 이들 모두는 비선형 함수들이고, 이들 모두는 지수 함수들을 사용하며, 이들 모두는 시간 영역에서 연속이고, 그리고 시간 영역에서의 각각의 함수의 변화 속도는, 함수의 값이 그 피크 값의 25%에 도달하게 되는 적어도 그 시간까지 시작으로부터 단조 증가한다. 따라서, 예시적 실시예들에서, 방사조도 펄스(600)의 가열 부분(602)의 플럭스 프로파일 모델은, 비선형 함수, 또는 지수 함수, 또는 시간 영역에서 연속인 함수, 또는 시간 영역에서의 그 변화 속도가 적어도 함수의 값이 그 피크 값의 25%에 도달할 때까지 시작으로 단조 증가하는 함수를 포함할 수 있다. (일부 애플리케이션들에 있어서, 함수의 값이 그 피크 값의 50%에 도달하게 되는 적어도 그 시간까지, 혹은 워크피스에서의 응력을 더 감소시키기 위해 심지어 함수의 값이 그 피크 값의 95%에 도달하게 되는 적어도 그 시간까지, 시간 영역에서의 변화 속도가 시작으로부터 단조 증가하는 함수를 플럭스 프로파일 모델이 포함하는 것은 이로울 수 있다.) 방정식 (4)와 방정식 (5) 모두는 t=0에서 무시가능한 초기 플럭스 값들을 산출한다. 방정식 (4)에 있어서, Q(t=0)=0이다. 시간 t=0에서 방정식 (5)의 플럭스 값이 정확하게 제로(0)와 동일하지 않을지라도, 본 실시예에서 사용되는 전형적인 파라미터 값들에 대해 시간 t=0에서의 그 값은, 방사조도 펄스의 피크 플럭스 출력의 작은 일부분이고, 그리고 방사조도 플래시(irradiance flash) 바로 앞에 오는 플래시 램프(flash lamp)(183)의 이상적인 현재 출력보다 전형적으로 더 작은바, 이는 앞서 언급된 미국 특허번호 제7,781,947호에 더 상세히 기술된 바와 같다. 따라서, 실제 목적에 있어서, 본 실시예에서는, 방정식 (5)에 대해

이다.

방정식 (5)는 또한 시그모이드 함수(sigmoidal function)로서 지칭되지만, 방정식 (4)는 그렇지 않다. 따라서, 방사조도 펄스의 가열 부분(602)의 플럭스 프로파일 모델은, 예를 들어, 방정식 (5)와 같은 시그모이드 함수들의 클래스로부터 함수, 혹은 방정식 (4)와 방정식 (5) 모두가 그 예가 되는 지수 함수들의 클래스로부터의 함수를 포함할 수 있다. 그러나, 대안적으로, 본 명세서에 포함된 논의로부터, 본 발명의 기술분야에서 숙련된 자들에게 명백해지는 것으로, 앞서 언급된 열 플럭스 기준들을 충족시키는 다른 함수들이 또한, 방정식 (4) 혹은 (5)에 대해 플럭스 프로파일 모델로서 대체될 수 있다는 것이다.

방정식 (3)을 참조하면, 본 발명자들은 또한, 웨이퍼 상의 특정 포인트 (r,θ)에서 웨이퍼의 수평방향 움직임이, 그 가해진 플럭스 F(ω_mn)의 스펙트럼 에너지 분포의 크기의 표시를 제공할 수 있음을 알게 되었다. 달리 말하면, 하나 이상의 특정 포인트들의 웨이퍼의 움직임의 측정은, 스펙트럼 에너지 밀도 분포가 원하는 세트의 값들로부터 증가하고 있는지 아니면 감소하고 있는지를 추정하기 위해 사용될 수 있다.

그 다음에, 이러한 정보는 그 가해진 플럭스를 제어 및 수정하기 위해 사용될 수 있고, 이에 따라 스펙트럼 에너지 밀도 분포는 특정 세트의 범위 내에 있게 된다. 예를 들어, (도 4에 제시된 펄스 형상 최적화 루틴과 연계되어 아래에서 설명되는 바와 같이) 열 플럭스 모델 파라미터들에 대한 최적 세트의 값들이 결정되었다고 가정한다. 그 다음에, 이러한 파라미터 값들은, F(ω_mn)에 대한 타겟 세트의 값들을 추정하기 위해, 그리고 온도 어닐링 요건들에서의 진동에 대한 사용자의 허용가능도(tolerance)에 근거하는 값들에 관한 일 세트의 범위들을 추정하기 위해 사용될 수 있다. 그 다음에, 웨이퍼의 움직임은 하나 이상의 선택된 포인트들에서 모니터링될 수 있고, 움직임의 n차 미분계수(예컨대, n=0,1,2,3)의 추정들이, 웨이퍼의 움직임을 추정 및 예측하기 위해 사용될 수 있는바, 이것은 그 다음에 Z(ω_mn)에서의 변화의 추정이 행해질 수 있게 한다. 이러한 변화의 추정은 Z(ω_mn)의 임의의 두 개의 추정들의 비율에 근거할 수 있다. 이상적으로, 이 비율은 1과 동일해야 한다. 그 다음에, Z(ω_mn)에서의 이러한 비율 변화는 F(ω_mn)에서의 비율 변화와 직접적으로 관련될 수 있다. 만약 그 변화가 F(ω_mn)에 대한 소정의 범위 밖에 있다면, 가해진 플럭스의 변화의 속도는 F(ω_mn)에서의 변화가 소정의 범위 내에 다시 오도록 조정돼야 한다. 더 일반적으로 말하면, 이것은 가해진 플럭스가 능동적으로 제어될 수 있게 하는바, 이에 따라 웨이퍼 진동의 정도를 최소로 달성하기 위해, 주파수 영역 혹은 대안적으로 시간 영역에서 타겟 세트의 값들을 유지시키게 된다. 달리 말하면, 이것은, 도 5에 제시된 열처리 루틴과 연계되어 아래에서 설명되는 바와 같이, 필요하다면, 플럭스의 능동적 폐루프 피드백 제어를 가능하게 한다. 웨이퍼의 수평방향 움직임을 모니터링하기 위한 포인트들의 선택은, 경계 조건 혹은 웨이퍼가 지지되는 방법에 따라 달라지는, H(r,θ,ω_mn)의 형태에 의존한다. 대략 자유롭게 지지되는 웨이퍼에 대해서, 웨이퍼의 에지(edge) 가까이 있는 포인트들은, 모든 관련된 공진 주파수들(ω_mn)에 대한 최대 값들 가까이 있는 k_mn의 값들을 제공하고, 그럼으로써 Z(ω_mn)에서의 변화들에 대한 F(ω_mn)에서의 검출된 변화들에 대해 가장 큰 감도를 제공하게 된다. 웨이퍼가 지지되는 방법을 변경하는 것은, 즉 그 경계 조건들을 변경하는 것은, K_mn의 값들이 그 최대값 가까이 있는 포인트들의 물리적 위치를 변경시킨다.

동작( OPERATION )

펄스 형상 최적화 루틴( PULSE SHAPE OPTIMIZATION ROUTINE )

도 3, 4, 6 및 7을 참조하면, 펄스 형상 최적화 루틴이 도 4에서 도면번호 322로 전체적으로 제시된다. 일반적으로, 이러한 실시예에서, 펄스 형상 최적화 루틴(322)은 방사조도 펄스(600)의 가열 부분(602)의 형상을 결정하도록 프로세서 회로(110)를 구성하는바, 이러한 결정은, 웨이퍼(120)의 디바이스 면(122)이 방사조도 펄스(600)에 노출되는 경우 공진 주파수들에서 웨이퍼(120)의 진동을 최소화하기 위해 웨이퍼(120)의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도들을 최소화시키면서 특정 열 싸이클 요건들을 만족시키기 위해, 방사조도 펄스(600)의 가열 부분(602)의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화함으로써 행해진다. 더 구체적으로, 이러한 실시예에서, 펄스 형상 최적화 루틴(322)이 프로세서 회로(110)에게 최적화하도록 지시하는 플럭스 프로파일 모델의 적어도 하나의 파라미터는 방사조도 펄스(600)의 가열 부분(602)의 상승 속도와 관련된 플럭스 프로파일 모델의 대역폭 파라미터(a)를 포함한다.

또 다른 실시형태의 경우, 이러한 실시예에서, 펄스 형상 최적화 루틴(322)은, 열 싸이클의 요건들을 특정하는 열 싸이클 파라미터들을 수신하도록 그리고 방사조도 펄스(600)의 가열 부분(602)의 형상을 결정하도록 프로세서 회로(110)를 구성하는바, 이것은 요건들을 만족시키기 위해 방사조도 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별함으로써 행해지고, 여기서 플럭스 프로파일 모델은 시간 영역에서의 함수의 변화의 속도가 함수의 값이 그 피크 값의 25%에 도달하게 되는 적어도 그 시간까지 시작으로부터 단조 증가하는 함수를 포함한다.

또 다른 실시형태의 경우, 이러한 실시예에서, 펄스 형상 최적화 루틴(322)은, 열 싸이클 동안 방사조도 펄스에 대한 워크피스의 노출로부터 발생하는 워크피스의 시간적 온도 변화의 최적의 형상을 결정하도록, 프로세서 회로(110)를 구성한다. 프로세서 회로는 열 싸이클의 요건들을 특정하는 열 싸이클 파라미터들을 수신하고, 그 다음에, 워크피스의 시간적 변화의 최적의 형상을 결정하는바, 이것은 워크피스가 방사조도 펄스에 노출되는 경우 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도들을 최소화시키면서 요건들을 만족시키기 위해, 방사조도 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화함으로써 행해진다.

이러한 실시예에서, 펄스 형상 최적화 루틴(322)은 코드들의 제 1 블록(405)에서 시작하는바, 이 블록(405)은 열 싸이클(이러한 열 싸이클 동안 웨이퍼(120)는 방사조도 펄스(600)에 노출되게 됨)의 요건들을 특정하는 열 싸이클 파라미터들을 수신하도록 프로세서 회로(110)에 지시한다. 더 구체적으로, 이러한 실시예에서, 블록(405)이 프로세서 회로(110)에게 수신하도록 지시하는 열 싸이클 파라미터들은, 웨이퍼에 대한 방사조도 펄스(600)의 인가로부터 발생하게 되는 다음과 같은 요건들을 포함하는바, 즉, 웨이퍼(120)의 디바이스 면(122)의 피크 온도(T_P), 웨이퍼(120)의 기판 면(124)의 최대 온도(T_BMAX), 및 온도에서의시간 간격(time-at-temperature interval)(t_atT)을 포함하며, 온도에서의시간 간격(t_atT)에서 디바이스 면(122)의 온도(T_T(t))는 피크 디바이스 면 온도(T_P)로부터 소정의 범위 내에서 유지돼야 한다. 본 실시예에서, 소정의 범위는 피크 온도와 피크 온도보다 50℃ 더 작은 온도 사이의 범위로서 자동으로 정의되고, 이에 따라 피크 디바이스 면 온도(T_P)가 수신되면, 블록(405)은 피크 온도 범위 하위 경계 파라미터(T_PL=T_P-50℃)를 정의하도록 프로세서 회로에 지시하고, 이에 따라 온도에서의시간 간격(t_atT)은 디바이스 면의 온도(T_T(t))가 일정 범위(T_PL≤T_T(t)≤T_P) 내에서 유지되게 되는 시간을 특정하게 된다. 대안적으로, 필요하다면, 소정의 범위(및 이에 따른 피크 온도 범위 하위 경계 파라미터)는 블록(405)이 프로세서 회로(110)에게 수신하도록 지시하는 열 싸이클 파라미터들 중 하나로서 사용자에 의해 특정될 수 있다.

이러한 실시예에서 또한, 최대 뒷면 온도(T_BMAX)는 기판 면(124)의 온도의 전체적인 최대치에 제약을 부과하도록 반드시 의도될 필요는 없고, 오히려 최대 뒷면 온도(T_BMAX)는 방사조도 펄스(600)의 끝 이후 시간(t_BMAX)에서 기판 면(124)의 최대 허용 온도를 특정하는바, 여기서 충분한 양의 열이 디바이스 면으로부터 웨이퍼의 벌크로 전도되어 디바이스 면 온도와 기판 면 온도 간의 차이가 도 7에 제시된 특정 임계 값(T_TB)보다 작거나 혹은 동일한 값이 되게 한다. 이러한 실시예에서, 특정된 임계치(T_TB)는 20℃의 소정의 디폴트 값이다. 그러나, 대안적으로, 다른 디폴트 값들로 대체될 수 있거나, 혹은 다른 대안으로서, 임계치(T_TB)는 추가의 사용자 정의 열 싸이클 파라미터일 수 있다.

이러한 실시예에서, 블록(405)이 프로세서 회로(110)에게 수신하도록 지시하는 열 싸이클 파라미터들은 또한, 방사조도 펄스(600)의 시작 바로 전의 기판 면(124)의 중간 온도(T_i)를 포함하는바, 그러나 대안적으로, 중간 온도(T_i)는 열 싸이클 파라미터들로부터 생략될 수 있는데, 이러한 경우, T_i는 플럭스 프로파일 모델 파라미터들의 최적화시 보조하도록 변경될 수 있는 조정가능한 파라미터가 된다. 더 구체적으로, 필요하다면, 서로 다른 열 싸이클 파라미터들 및/또는 열 싸이클 파라미터들의 서로 다른 조합이 서로 다른 타입의 열 싸이클 요건들을 특정하기 위해 수신될 수 있다.

이러한 실시예에서, 블록(405)은, 장치(100)의 사용자로 하여금 앞서 언급된 열 싸이클 파라미터들을 특정하게 촉구하도록 프로세서 회로(110)에 지시하는바, 이러한 특정은, 이러한 파라미터들이 저장 매체(320) 내의 열 싸이클 파라미터 저장소(323)에 이전에 저장되었던 복수의 소정의 열 싸이클들 중에서 선택을 행함으로써, 혹은 열 싸이클 파라미터들을 정의하는 사용자 입력을 제공함으로써, 혹은 파라미터들을 포함하는 열 싸이클 정의 파일의 저장 위치를 식별함으로써 행해진다. 블록(405)은 RAM(340) 내의 열 싸이클 파라미터 저장소(342) 내에 그 수신된 열 싸이클 파라미터들을 저장하도록 프로세서 회로(110)에 지시한다. 더 구체적으로, 블록(405)은, 피크 디바이스 면 온도 저장 영역(343), 온도에서의시간 저장 영역(344), 최대 뒷면 온도 저장 영역(345), 및 중간 온도 저장 영역(346) 내에 피크 디바이스 면 온도(T_P), 온도에서의시간(t_atT), 최대 뒷면 온도(T_BMAX), 및 중간 온도(T_i)를 저장하도록 프로세서 회로(110)에 지시한다.

이러한 실시예에서, 블록(405)은 또한, 워크피스(106)의 물질 속성들을 나타내는 데이터를 수신 및 저장하도록 프로세서 회로(110)에 지시한다. 더 구체적으로, 이러한 실시예에서, 블록(405)은, 온도의 함수로서의 웨이퍼(120)의 열전도도(thermal conductivity)(k(T)), 온도의 함수로서의 웨이퍼의 열용량(heat capacity)(c_P(T)), 웨이퍼의 밀도(ρ), 및 웨이퍼의 두께(z_B)를 타내는 데이터를 수신 및 저장하도록 프로세서 회로에 지시한다. 이러한 실시예에서, 블록(405)은 사용자로 하여금 복수의 소정의 웨이퍼 타입들 중 하나로부터 선택을 행하도록 촉구함으로써 이것을 달성하는바, 여기서 이러한 데이터는 저장 매체(320) 내의 워크피스 속성 저장소(321)에 저장되어 있다. 블록(405)은, 사용자 선택 웨이퍼 타입에 대응하는 워크피스 속성 저장소(321) 내의 저장 영역으로부터 웨이퍼 속성들(k(T), c_P(T), ρ, 및 z_B)을 판독하도록 프로세서 회로에 지시하고 아울러 이러한 속성들을 RAM(340) 내의 워크피스 속성 저장소(320)에서의 열 전도도 저장 영역(312), 열 용량 저장 영역(314), 밀도 저장 영역(316), 및 두께 저장 영역(318)에 각각 복사하도록 프로세서 회로에 지시한다. 더 구체적으로, 이러한 실시예의 경우, 온도 의존형 속성들(k(T) 및 c_P(T))에 있어서, 워크피스 속성 저장소(321)는 복수의 각각의 온도 값들(T)에 대해 k(T) 및 c_P(T)의 복수의 개별 값들을 저장한다. 블록(405)은, k(T)의 복수의 저장된 개별 값들을 판독하도록 프로세서 회로에 지시하고, 아울러 저장되지 않은 k(T)의 다른 값들을 원하는 온도 범위에 걸쳐 추정하기 위해 그 저장된 값들에 스플라인 보간(spline interpolation)(혹은 대안적으로 선형 보간(linear interpolation))을 적용하도록 프로세서 회로에 지시한다. 블록(405)은, c_P(T)에 대해 이러한 프로세스를 반복하도록 프로세서 회로에 지시하고, 그리고 k(T) 및 c_P(T)의 결과적으로 저장 및 보간된 값들을 열 전도도 저장 영역(312) 및 열 용량 저장 영역(314)에 각각 저장하도록 프로세서 회로에 지시한다. 본 실시예의 목적을 위해, 온도 의존형 물질 속성들은 실온에서 실리콘의 녹는점까지의 범위에 있는 온도들에 대해서만 단지 사전-저장 및 보간되는데, 왜냐하면 이러한 범위 밖에 있는 온도들은 기대되지 않기 때문이다. 그러나, 대안적으로, 다른 실시예들은 서로 다른 온도 범위들에 대한 온도 의존형 물질 속성들의 표현들을 사용할 수 있다. 이러한 실시예에서, 웨이퍼의 밀도(ρ) 및 웨이퍼의 두께(z_B)의 약간의 온도 의존성은 무시할 수 있는 것으로 고려되고, ρ 및 z_B는 상수로서 다루어질 수 있다. 대안적으로, 필요하다면, 이러한 속성들은 또한, k(T) 및 c_P(T)와 유사한 방식으로 온도 의존적 속성들로서 다루어질 수 있다. 또 다른 대안으로서, 블록(405)은 워크피스 물질 속성들을 수동으로 입력하거나 혹은 물질 속성들이 저장된 물질 속성 파일의 저장 위치를 수동으로 입력하는 옵션을 사용자에게 제공할 수 있다.

일반적으로, 블록들(410 내지 460)은 그 다음에, 피크 디바이스 면 온도(T_P)까지 디바이스 면(122)을 가열하기 위해 가열 부분 펄스 형상을 결정함으로써 방사조도 펄스(600)의 가열 부분(602)의 형상을 결정하도록 프로세서 회로(110)에 지시하고, 그리고 아래에서 더 상세히 설명되는 바와 같이, T_BMAX와 동일한 혹은 이보다 작은 뒷면 온도(T_B(t))를 적어도 관련 시간(t_BMAX)까지 유지시키면서 온도에서의시간 간격(t_atT) 동안 피크 디바이스 면 온도(T_P)로부터의 소정의 범위 내에 디바이스 면 온도(T_T(t))를 유지시키기 위해 유지 부분 펄스 형상을 결정함으로써 방사조도 펄스(600)의 유지 부분(604)의 형상을 결정하도록 프로세서 회로(110)에 지시한다.

이러한 실시예에서, 블록(410)은 플럭스 프로파일 모델과, 그리고 플럭스 프로파일 모델에 대한 플럭스 모델 파라미터들의 초기 세트의 값들을 확립하도록 프로세서 회로(110)에 지시한다.

플럭스 프로파일 모델을 확립하기 위해서, 본 실시예에서, 블록(410)은, 사용자로 하여금 저장 디바이스(320) 내의 플럭스 프로파일 모델 저장소(326)에 저장되어 있는 일 세트의 소정의 플럭스 프로파일 모델들 중에서 플럭스 프로파일 모델을 선택하게 촉구하도록 프로세서 회로(110)에 지시한다. 이러한 실시예에서, 플럭스 프로파일 모델 저장소(326)는, 앞서의 방정식 (4)에 의해 정의된 지수적 플럭스 프로파일 모델의 표현을 저장할 뿐만 아니라 앞서의 방정식 (5)에 의해 정의된 시그모이드 플럭스 프로파일 모델의 표현을 저장하는바, 사용자는 이 가운데 선택을 행할 수 있고, 여기서 방정식 (5)는 디폴트 플럭스 프로파일 모델이다. 대안적으로, 사용자는 더 큰 세트의 가능한 플럭스 프로파일 모델들 중에서 선택을 행하도록 허용될 수 있다. 또 다른 대안으로서, 이러한 선택 단계는 전체적으로 생략될 수 있는바, 예를 들어, 일부 실시예들에서, 프로세서 회로(110)는 초기에 디폴트 플럭스 프로파일 모델을 선택할 수 있지만, 만약 초기에 선택된 플럭스 프로파일 모델이 아래에서 논의되는 블록들(420 내지 435)에서 평가되는 바와 같이 허용가능한 에러들을 산출하지 못한다면, 다른 이용가능한 플럭스 프로파일 모델들을 연속적으로 선택하기 위해 이후 진행할 수 있다. 또 다른 예로서, 다른 실시예들에서, 단지 단일의 이용가능한 플럭스 프로파일 모델만이 정의될 수 있다. 블록(410)은 RAM(340) 내의 플럭스 프로파일 모델 저장소(350)에 그 확립된 플럭스 프로파일 모델을 저장하도록 프로세서 회로에 지시한다.

플럭스 프로파일 모델이 확립되면, 블록(410)은 그 확립된 플럭스 프로파일 모델에 대한 플럭스 프로파일 모델 파라미터들의 초기 세트 값들을 확립하도록 프로세서 회로(110)에 지시한다. 이와 관련하여, 본 실시예에서, 플럭스 프로파일 모델은 복수의 플럭스 프로파일 모델 파라미터들을 갖는바, 여기에는 프로세서 회로가 최적화하도록 구성된 적어도 하나의 파라미터가 포함된다. 더 구체적으로, 이러한 실시예에서, 플럭스 프로파일 모델 파라미터들은, 방사조도 펄스(600)의 가열 부분(602)의 상승 속도와 관련된 대역폭 파라미터(a), 가열 부분(602)의 피크 크기와 관련된 스케일링 파라미터(c), 그리고 가열 부분(602)의 시작과 가열 부분(602)의 피크 크기 간의 상승 시간 간격(t₁)을 포함한다.

이러한 실시예에서, 저장 디바이스(320) 내의 플럭스 모델 프로파일 파라미터 저장소(328)는, 플럭스 프로파일 모델 저장소(326) 내에 저장된 각각의 플럭스 프로파일 모델에 대한 소정의 "전형적인" 플럭스 모델 파라미터 값들의 복수의 세트들을 저장한다. 이러한 실시예에서, 주어진 플럭스 프로파일 모델에 대해, 전형적인 파라미터 값들의 각각이 세트(a,c,t₁)는 3개의 플럭스 프로파일 모델 파라미터들의 개별적 소정 값들의 유일한 조합인바, 각각의 파라미터에 대해서, 개별적 소정 값들은 파라미터의 최적의 값의 가능성 높은 최대 및 최소 가능 값을 포괄하는 범위에 걸쳐 있다. 따라서, 이러한 실시예에서, 블록(410)은, 플럭스 프로파일 모델 저장소(350)의 내용물들에 의해 식별된 플럭스 프로파일 모델에 대응하는 플럭스 프로파일 모델 파라미터 저장소(328)로부터 플럭스 프로파일 모델 파라미터 값들의 제1의 고유 세트(a,c,t₁)를 판독하도록 프로세서 회로(110)에 지시하고, 아울러, RAM(340) 내의 플럭스 프로파일 모델 파라미터 저장소(352)에서의 대역폭 파라미터 저장 영역(353), 스케일링 파라미터 저장 영역(354), 및 상승 시간 파라미터 저장 영역(355)에 이러한 초기 파라미터 값들(a,c,t₁)을 각각 복사하도록 프로세서 회로(110)에 지시한다. 대안적으로, 서로 다른 파라미터들 혹은 파라미터들의 서로 다른 조합으로 대체될 수 있다. 예를 들어, 만약 방사조도 펄스(600)의 시작 직전의 중간 온도(T_i)가 블록(405)에서 열 싸이클 요건 파라미터들 중 하나로서 특정되지 않았다면, 블록(410)은 중간 온도(T_i)의 초기 값을 또한 식별하도록 프로세서 회로(110)에 지시할 수 있고, 아울러 RAM(340) 내의 플럭스 프로파일 모델 파라미터 저장소(352)에서의 중간 온도 저장 영역(356)에 그 식별된 값을 복사하도록 프로세서 회로(110)에 지시할 수 있다.

이러한 실시예에서, 플럭스 프로파일 모델 및 그 초기 파라미터 값들이 블록(410)에서 확립되면, 블록(415)은, 플럭스 프로파일 모델 및 플럭스 프로파일 모델 파라미터들의 값들의 현재 세트에 대응하는 가열 부분(602)을 포함하는 방사조도 펄스(600)의 인가로 인해 발생하는 웨이퍼(120) 상에서의 영향들을 추정하도록 프로세서 회로(110)에 지시한다. 더 구체적으로, 이러한 실시예에서, 블록(415)은 가열 부분(602)과 유지 부분(604) 모두를 포함하는 방사조도 펄스(600)의 인가로 인해 발생하는 웨이퍼(120) 상에서의 영향들을 추정하도록 프로세서 회로에 지시한다. 또한 더 구체적으로, 이러한 실시예에서, 프로세서 회로(110)가 추정하도록 구성된 웨이퍼(120) 상에서의 이러한 영향들은, 디바이스 면 온도(

), 기판 면 온도(

), 피크 디바이스 면 온도(

), 최대 기판 면 온도(

), 디바이스 면 온도(

)가 피크 디바이스 면 온도(

)로부터 소정의 범위 내에서 유지되는 온도에서의시간 간격(

), 그리고 디바이스 면 온도(

)가 피크 디바이스 면 온도로부터 소정의 범위 내에 처음 진입하는 범위내 시작 시간(in-range start time)(

)을 포함한다.

이러한 것을 달성하기 위해, 본 실시예에서, 블록(415)은 먼저, 웨이퍼 상에서의 영향들이 추정되게 되는 시간 간격(t_x)을 설정하는바, 여기서 t_x는, 웨이퍼(120)의 기판 면(124)의 온도가 열 싸이클 파라미터 저장소(342) 내의 최대 뒷면 온도 저장 영역(345)에 저장된 값(T_BMAX)을 초과하도록 허용되지 않은 시간(t_BMAX)보다 더 늦도록 의도된 것이다. 이러한 실시예에서, 웨이퍼의 전체 벌크가 그 원하는 피크 온도(T_P)에 있는 경우 웨이퍼가 갖는 열 시상수(thermal time constant)(즉, 웨이퍼의 두께에 걸친 특징적인 열 전도 시간)와 대략 동일한 값으로 t_x가 초기에 설정되는데, 이해해야 하는 것은, 실리콘 웨이퍼의 열 시상수는 온도와 함께 증가하는 경향이 있고, 이에 따라 균일한 벌크 온도(T_P)를 갖는 열 시상수는, 더 차가운 중간 온도(T_i)에서 동일 웨이퍼의 열 시상수보다 훨씬 더 길어지는 경향이 있거나, 혹은 본 명세서에서 설명되는 비등온 플래시 유발 가열 및 냉각 과정에 걸친 평균 열 시상수보다 훨씬 더 길어지는 경향이 있다는 것이다. 블록(415)에서는 아래에서 논의되는 바와 같이, 만약 t_x의 초기에 선택된 값이 비의도적으로 너무 작고, 이에 따라 t_x<t_BMAX, 혹은 달리 말하면, 방사조도 펄스 이후의 디바이스 면 온도와 기판 면 온도 간의 차이가 시간(t_x) 이전에 그 특정된 최대 뒷면 온도(T_BMAX)와 관련된 임계 차이 값(T_TB) 아래로 떨어지지 않는다면, t_x의 값은 50%만큼 감소할 것이고, 모든 필요한 계산들은 t_x>t_BMAX이도록 t_x의 값이 획득될 때까지 반복될 것이다.

이러한 실시예에서, 그 다음에 블록(415)은, RAM(340) 내의 플럭스 프로파일 모델 저장소(350) 및 플럭스 프로파일 모델 파라미터 저장소(352)의 현재 내용물들에 따라, 방사조도 펄스(600)의 가열 부분(602)으로부터의 웨이퍼 상에서의 영향들을 추정하도록 프로세서 회로(110)에 지시한다. 이것을 달성하기 위해, 이러한 실시예에서, 블록(415)은, 아래에서 논의되는 바와 같이, 방사조도 펄스(600)의 가열 부분(602) 및 유지 부분(604)에 대응하는 그리고 그 이후의 시간 간격들에 걸쳐 미분 과도 열 전도 방정식(differential transient heat conduction equation)을 수치적으로 풀도록 프로세서 회로(110)에 지시한다.

더 구체적으로, 이러한 실시예에서, 블록(415)은 아래와 같이 주어지는 1차원 과도 열 전도 방정식을 수치적으로 풀도록 프로세서 회로(110)에 지시한다.

여기서,

k(T)는 열 전도도 저장 영역(213)에 저장된, 온도의 함수로서의 웨이퍼의 열 전도도이고;

c_P(T)는 열 용량 저장 영역(314)에 저장된, 온도의 함수로서의 웨이퍼의 열용량이고;

ρ는 밀도 저장 영역(316)에 저장된, 웨이퍼의 밀도이고; 그리고

θ=T(z,t)-T_i는 위치(z)와 시간(t)에서의 웨이퍼의 온도와 플래시 직전 웨이퍼의 중간 온도(T_i) 간의 차이이며, 여기서 z는 웨이퍼의 디바이스 면 아래의 수직 깊이를 나타내는바, 이에 따라 z₀=0은 디바이스 면을 나타내고, z=z_B는 웨이퍼의 바닥면을 나타내며, 두께(z_B)는 두께 저장 영역(318)에 저장된다.

이러한 실시예에서, 블록(415)은 먼저, 방사조도 펄스(600)의 가열 부분(602)에 대응하는 시간 간격(t₀≤t<t₁)에 걸쳐 θ(z,t)에 대해 앞서 언급된 방정식을 수치적으로 풀도록 프로세서 회로(110)에 지시하는바, 여기서

은 초기 조건을 특정하는바, 즉, 방사조도 펄스의 시작과 일치하는 시간(t=0)에서 웨이퍼의 전체 두께가 중간 온도(T_i)에 있도록 특정하고,

은 디바이스 면 경계 조건을 특정하는바, 여기서 Q(t;c,a)는, 대역폭 및 스케일링 파라미터 저장 영역들(353 및 354)에 저장된 대역폭 및 스케일링 파라미터들(a 및 c)을 갖는 플럭스 프로파일 모델 저장소(350)에 저장되는 플럭스 프로파일 모델이고; 그리고

는 뒷면 경계 조건을 특정한다.

블록(415)은, 시간 간격(t₀≤t<t₁)에 걸쳐 θ(z,t)에 대해 수치적으로 해가 구해진 값들을 추정 영향 저장소(372) 내에 정의된 온도 변화 저장 영역(379)에 저장하도록 프로세서 회로(110)에 지시한다.

이러한 실시예에서, 방사조도 펄스(600)의 가열 부분(602)에 대응하는 시간 간격(t₀≤t<t₁)에 대해 방정식 (6)이 풀어진다면, 블록(415)은, 방사조도 펄스(600)의 유지 부분(604)에 대응하는 시간 간격(t₁≤t<t₂)에 걸쳐 θ(z,t)에 대해 방정식 (6)을 수치적으로 풀도록 프로세서 회로(110)에 지시한다. 시간(t₂)을 식별하기 위해서, 본 명세서에서 앞서 더 상세히 논의된 바와 같이, (t₂+L)=t_s+t_atT-△t_e라는 것을 도 7로부터 알게 될 것이다. 그러나, 본 실시예의 목적을 위해, 웨이퍼의 열 지연 시간(thermal lag time)(L)은 무시되고, 이에 따라

이다. 이러한 실시예에서, 블록(415)은, t=0에서 t=t₁까지의 시간 동안 온도 차이 값 θ(z=0,t)를 조사하도록 프로세서 회로에 지시하고, 아울러 범위내 시작 시간(t_s)을 θ(0,t)=θ(0,t₁)-50℃인 시간(t)으로서 식별하도록 프로세서 회로에 지시한다. 본 실시예에서는, 시간(t₂)을 계산할 목적으로, 온도에서의시간 값(t_atT)은 온도에서의시간 파라미터 저장 영역(344)으로부터 판독되고, △t_e의 값은 100 마이크로초의 소정의 추정치와 동일하도록 초기에 설정된다. (일부 실시예들에서, 이러한 값은, 아래에서 더 설명되는 바와 같이, 블록(415)의 초기 여기 이후 후속적으로 조정될 수 있다.) 이러한 실시예에서, 웨이퍼 상에서의 방사조도 펄스의 유지 부분(604)의 영향들을 예측하기 위해서, 블록(415)의 각각의 반복에 대해, 유지 부분이 웨이퍼의 디바이스 면을 일정한 온도에서 유지시키는데 사용할 실제 플럭스를 계산할 필요가 없다. 오히려, 이러한 실시예에서, 방정식 (6)은, 가열 부분(602)이 시간(t₁)에 의해 디바이스 면을 가열하게 되는 온도에서 유지 부분(604)이 디바이스 면 온도를 일정하게 성공적으로 유지시키는 경계 조건을 부과함으로써 시간 간격(t₁≤t<t₂)에 걸쳐 온도 변화(θ(z,t))에 대해 수치적으로 풀린다. 이것을 달성하기 위해, 이러한 실시예에서, 블록(415)은, 시간(t'=t-t₁)에 관하여 초기 조건 및 경계 조건을 변경하도록 프로세서 회로에 지시하는바, 여기서

은 초기 조건들을 특정하고;

은 디바이스 면 경계 조건을 특정하는바, 즉, 디바이스 면 온도는, 가열 부분(602)에 대한 노출로부터 시간(t₁)에서 도달하게 되는 온도 값에서 일정하게 유지되고; 그리고

는 뒷면 경계 조건을 특정한다.

블록(415)은, 유지 부분(604)에 대응하는 시간 간격(t₁≤t≤t₂)에 걸쳐 θ(z,t)에 대해 수치적으로 해가 구해진 값들을 온도 변화 저장 영역(379)에 저장하도록 프로세서 회로(110)에 지시한다.

이러한 실시예의 경우, 그 다음에 블록(415)은, 유지 부분(604)의 끝에서 방사조도 플럭스의 시간(t₂)에서의 단절(discontinuance) 이후에 대응하는 시간 간격(t₂≤t≤t_x)에 걸쳐 θ(z,t)에 대해 방정식 (6)을 수치적으로 풀도록 프로세서 회로(110)에 지시한다. 이러한 것을 달성하기 위해, 블록(415)은 시간(t"=t-t₂)에 관한여 초기 조건 및 경계 조건을 변경하도록 프로세서 회로(110)에 지시하는바, 여기서,

은 초기 조건들을 특정하고;

는 디바이스 면 경계 조건을 특정하고; 그리고

는 뒷면 경계 조건을 특정한다.

블록(415)은, 시간 간격(t₂≤t<t_x)에 걸쳐 θ(z,t)에 대해 수치적으로 해가 구해진 값들을 온도 변화 저장 영역(379)에 저장하도록 프로세서 회로(110)에 지시한다.

이러한 실시예에서, 블록(415)은, 매스웍스(The MathWorks, Inc.)로부터 상업적으로 입수가능한 매트랩(MATLAB™) 소프트웨어를 사용하여 앞서 설명된 바와 같이 θ(z,t)에 대해 방정식 (6)을 수치적으로 풀도록 프로세서 회로(110)에 지시한다. 그러나, 대안적으로, 다른 적절한 수치적 방법들로 대체될 수 있다. 바람직하게는, 대안적인 수치적 해법들은, 안정적인 결과들(즉, 미분 방정식에 대한 파라미터들의 값들에서 작은 변화가 블록들(420 내지 445)과 연계하여 아래에서 논의되는 에러 측정 결과들에서의 커다란 변화를 일으키지 않아야 하는 것)을 갖는 해법을 보장하기 위해 충분한 시간적 및 공간적 분해능을 이상적으로 제공해야 한다. 이와 관련하여, 결과들의 불안정성은 아래에서 논의되는 에러 초곡면의 부드러움을 감소시키는 경향이 있는바, 에러 초곡면이 덜 부드러울수록, 최적화 프로세스가, 허용가능한 에러 범위들을 충족시키지 못하는 결과들을 산출할 가능성이 더 커지게 된다. 이에 따라, 고품질 수치 해법들이 전형적으로 계산 시간의 증가와 관련되어 있지만, 이들의 사용은 본 실시예의 목적을 위해 이롭다. 대안적으로, 필요하다면 더 빠른 하위 품질 수치 해법으로 대체될 수 있는바, 결과적으로 안정성과 에러 측면에서 이들 간에 트레이드-오프(trade-off)가 일어난다.

따라서, 이 실시예에서, 블록(415)은, 위에서 기술된 바와 같이, 모든 관련 시간 t₀ _≤t≤t_X 및 웨이퍼 깊이 0≤z≤z_B에 대해,

를 수치적으로 풀도록, 그리고 이 값들을 온도 변화 저장 영역(379)에 저장하도록 프로세서 회로에게 지시한다. 이 실시예에서, 블록(415)은, 하기와 같이,

에 대한 이들 수치적 해들을 사용하여 웨이퍼의 온도에 대한 추정치를 산출하도록 프로세서 회로에게 더 지시한다.

블록(415)은 추정 영향 저장소(372) 내의 온도 추정 저장 영역(380) 내에 결과적인 온도 추정치 값들을 저장하도록 프로세서 회로에게 지시한다. 이 실시예에서, 상면 및 뒷면 웨이퍼 온도가 특히 관심대상이고, 블록(415)은 하기와 같은 상면 및 뒷면 웨이퍼 온도 추정치 값들을,

추정 영향 저장소(372) 내의 상면 온도 추정 저장 영역(373) 및 뒷면 온도 추정 저장 영역(374)에 복사하도록 프로세서 회로에게 더 지시한다. 이 실시예에서, 블록(415)은 저장 영역(373) 내의 최고 상면 온도 추정치 값을 식별하고 그리고 그것을 피크 상면 온도 저장 영역(375)에 복사하도록 프로세서 회로에게 더 지시한다. 마찬가지로, 이 실시예에서, 블록(415)은 시간 t₂에 후속하는 시간들 동안 상면 및 뒷면 온도 추정 저장 영역(373, 374)의 내용물들을 비교하고, 상면 온도와 뒷면 온도 사이의 차가 처음으로 특정된 온도 차(T_TB)와 동일하거나 그 미만으로 떨어지는 t₂에 후속한 시간 t_BMAX를 식별하고, 그리고, 시간 t_BMAX에 대해 뒷면 온도 추정치 값을 피크 뒷면 온도 저장 영역(376)에 복사하도록 프로세서 회로에게 지시한다. 이와 관련하여, 도 7에 도시된 바와 같이, T_TB=20℃인 본 실시예의 목적을 위해, 뒷면 온도 T_B(t)는 구간 t₀≤t≤t_BMAX에 걸쳐 단조적으로 증가하는 함수일 것으로 예측되며, 그 결과 이 구간 동안 최대 뒷면 온도 T_B(t)는 정확히 시간 t_BMAX(즉, T_BMAX)= T_B(t_BMAX)에 발생할 것이다.

이와 관련하여, 피크 뒷면 온도 T_BMAX가 뒷면 온도의 전역 최대(global maximum)를 식별하려 의도된 것이 아니라, 오히려, 충분한 양의 열이 디바이스 면으로부터 웨이퍼의 벌크로 전도되어 상면-대-뒷면 온도 차가 특정 임계 값 T_TB(상기 T_TB는 이 실시예에서 20℃의 디폴트 차이 값임) 미만으로 떨어지게 하는, 방사조도 펄스 다음의 특정 시간 t_BMAX에 최대 뒷면 온도를 특정하려 의도된 것임이 상기될 것이다. 그러나, 그러한 시간 t_BMAX가 식별되지 않으면, 또는 달리 말하자면, t₂<t≤t_x의 범위 내의 모든 시간 t에 대해 상면 온도와 뒷면 온도 사이의 차가 특정 임계 값 T_TB를 초과한다면, 이는 웨이퍼 상의 방사조도 펄스(600)의 영향이 충분히 긴 시간 범위에 걸쳐 계산되지 않았음을 의미하며, 따라서, 그러한 경우에, 블록(415)은, 위에 기술된 것과 동일한 방식으로, 값 t_X를 50%만큼 증가시키고 그리고 t_X의 이전 값 및 t_X의 새로운 증가된 값 사이의 모든 시간들에 대해 경계 조건 (13), (14), 및 (15)를 갖고 위의 방정식 (6)을 수치적으로 풀도록 프로세서 회로(110)에게 지시한다. 필요하다면 t_X가 충분히 길어서 프로세서 회로가 상면 온도와 뒷면 온도 사이의 차가 임계 값 T_TB 미만 또는 임계 값 T_TB과 동일한 값으로 떨어진 시간 t_BMAX>t₂를 식별할 수 있을 때까지, t_X의 그러한 증가가 반복된다.

이 실시예에서, 블록(415)은 온도에서의시간 구간의 시작과 끝을 표시하는 범위내(in-range) 시작 시간

및 범위내 종료 시간

뿐만 아니라, 디바이스 면 온도

가 피크 디바이스 면 온도

로부터 미리 정의된 범위 내에 유지될 온도에서의시간 구간

을 추정할 것을 프로세서 회로(110)에게 더 지시한다. 이를 달성하기 위하여, 블록(415)은 상면 온도 추정 저장 영역(373)의 내용을 검사하고, 그리고 범위내 시작 시간

을 추정된 디바이스 면 온도

가

와 동일하거나

를 초과하는 가장 빠른 시간 값 t와 동일하게 설정하도록 프로세서 회로에게 지시하며, 여기서

은

로서 정의된 하위 온도 범위 경계이고, 여기서

는 피크 상면 온도 저장 영역(375) 내에 저장된 추정된 피크 디바이스 면 온도이다. 블록(415)은 상면 온도 추정 저장 영역(373)의 내용을 계속 검사하고, 그리고 추정된 디바이스 면 온도

가

와 동일하거나 그 미만인 시간

에 후속하는 가장 빠른 시간

을 식별하도록 프로세서 회로에게 더 지시한다. 블록(415)은 이들 두 시간

사이의 차를 추정된 온도에서의시간 저장 영역(estimated time-at-temperature storage area)(377) 내에 저장할 것을 프로세서 회로에게 지시한다. 블록(415)은 범위내 시간 저장 영역(378) 내에 식별된 범위내 시작 시간

및 범위내 종료 시간

을 저장하도록 프로세서 회로에게 더 지시한다.

원한다면, 일단 범위내 종료 시간

가 식별되면, 블록(415)은 또한 온도 드롭-오프 시간(temperature drop-off time)

를 추정하도록 프로세서 회로(110)에게 지시하는바, 상기

는 도 7에 도시된 것과 같이 유지 부분(604)의 단절(discontinuance) 다음에 디바이스 면 온도가 그 피크 값으로부터 하위 온도 경계 값 T_PL으로 떨어지는 시간 구간을 나타낸다. 이 시간 구간

이 초기에 시간 t2를 추정할 목적으로 미리 정해진 100μsec의 소정의 추정치로 설정되었음이 상기될 것이다. 본 실시예의 예시적인 변형에서, 블록(415)은 프로세서 회로에, 이 값을

로서 계산할 것을 지시한다(본 실시예에서, 지연 시간(lag time) L이 무시됨을 상기하도록 한다). 계산된 값

이 소정의 추정치(

)로부터 임계양보다 더 벗어나면, 블록(415)은 시간 t₂의 새로운 값을 결정하기 위하여 계산된 값

을 새로운 미리정해진 추정치로서 설정할 것을 프로세서 회로에게 지시할 수 있고, 블록(415)으로 되돌아가 모든 계산된 영향들을 t₂의 새로운 값을 사용하여 재계산할 것을 시작하도록 프로세서 회로(110)에게 지시할 수 있다. 대안적으로, 원한다면 본 단계가 생략될 수 있다.

블록(415)은 이후 현재 플럭스 모델 및 현재 플럭스 프로파일 모델 파라미터 값들과 함께 위의 추정 영향들 모두를 저장 매체(320) 내에 저장하도록 프로세서 회로(110)에게 지시한다. 보다 구체적으로, 이 실시예에서, 추정 영향 및 에러 측정 저장소(330)가 복수의 레코드(record)들을 정의하며, 각각의 레코드는 플럭스 프로파일 모델을 식별하는 각각의 필드들, 전형적인 플럭스 프로파일 모델 파라미터들의 유일한 세트, 블록(415)에서 위에서 논의된 추정 영향들 각각, 그리고 블록(420)에서 하기에서 논의되는 관련된 에러 측정을 포함한다. 주어진 플럭스 프로파일 모델에서, 복수의 그러한 레코드들(블록(415, 520)에서 추정 영향들 및 에러 측정이 계산되는 전형적인 플럭스 프로파일 모델 파라미터들의 각각의 유일한 조합에 대해 하나의 레코드)이 저장된다. 이 실시예에서, 블록(415)은 플럭스 프로파일 모델 저장소(350), 플럭스 프로파일 모델 파라미터 저장소(352), 및 추정 영향 저장소(372)의 전체 내용(이들 세 저장소의 개별 저장 영역들 전부의 내용을 포함함)을, 추정 영향 및 에러 측정 저장소(330) 내의 대응하는 레코드의 각각의 필드(field)들에 복사하도록 프로세서 회로에게 지시한다.

이 실시예에서, 블록들(420, 445)은 이후 추정 영향과 온도 싸이클 파라미터들에 의해 특정된 온도 싸이클 요건과의 사이의 에러들을 최소화하도록 프로세서 회로(110)에게 지시한다. 보다 구체적으로, 이 실시예에서, 블록(420 내지 445)은 추정 영향과 온도 싸이클 요건들과의 사이의 에러와 관련된 에러 항들(error terms)을 포함하는 에러 측정을 최소화하도록 프로세서 회로를 구성한다. 이 실시예에서, 에러 측정은 하기에서 논의되는 바와 같이, 방사조도 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터와 관련된 플럭스 프로파일 모델 파라미터 항을 더 포함한다.

이를 달성하기 위하여, 본 실시예에서, 블록(420)은 온도 싸이클 파라미터 저장소(342)에 저장된 온도 싸이클 파라미터들에 의해 특정된 온도 싸이클 요건들 및 추정 영향 저장소(372) 내에 저장된 추정 영향들 사이의 에러를 계산하도록 프로세서 회로(110)에게 지시한다. 보다 구체적으로, 이 실시예에서, 블록(420)은

형태의 에러 측정

을 계산할 것을 프로세서 회로에게 지시하며,

여기서, T_P, T_BMAX 및 t_atT는 RAM(340) 내의 온도 싸이클 파라미터 저장소(342)의 피크 디바이스 면 온도 저장 영역(343), 최대 뒷면 온도 저장 영역(345) 및 온도에서의시간 저장 영역(344)에 저장된 온도 싸이클 파라미터들이다.

,

및

는 RAM(340) 내의 추정 영향 저장소(372) 내의 피크 상면 온도 추정 저장 영역(375), 피크 뒷면 온도 추정 저장 영역(376), 및 온도에서의시간 추정 저장 영역(377)에 저장된 추정 영향 값들이다.

c, a 및 t ₁ 은 RAM(34) 내의 플럭스 프로파일 모델 파라미터 저장소(352) 내의 스케일링 파라미터 저장 영역(354), 대역폭 파라미터 저장 영역(353), 및 상승 시간 파라미터 저장 영역(355) 내에 저장된 플럭스 프로파일 모델 파라미터들의 현재 값들이고,

w₁, w₂, w₃ 및 w₄는 가중 계수들이다.

일반적으로, 가중 계수 w₁, w₂, w₃ 및 w₄는 에러 측정에 포함된 개별 항들 각각에 더 큰 또는 더 적은 가중치를 두도록 선택될 수 있다.

따라서, 이 실시예에서, 에러 측정은 특정 온도 싸이클 파라미터들과 방사조도 펄스(600)의 추정 영향 사이의 에러들과 관련된 에러 항들뿐만 아니라, 적어도 하나의 플럭스 프로파일 모델 파라미터와 관련된 추가의 플럭스 프로파일 모델 파라미터 항을 포함한다. 이 실시예에서, 서로 다른 플럭스 프로파일 모델 파라미터 항들이 서로 다른 플럭스 프로파일 모델들에 대해 적합할 수 있으나, 추가의 플럭스 프로파일 모델 파라미터 항은 대역폭 항 w₄a²이다.

일반적으로, 예시된 실시예에서, 에러 측정에 포함될 플럭스 프로파일 모델 파라미터 항 또는 항들은 시간 도메인에서 에러 측정의 최소화가 또한 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 주파수 도메인 표현의 에너지 스펙트럼 밀도의 최소화를 야기하게 하도록 선택되어야 한다. 이와 관련하여, 본 명세서에서 앞서 언급된 기본 원리에 대한 논의로부터, 웨이퍼(120)의 공진 주파수를 포함하는 주파수 범위에 걸친 플럭스 프로파일 모델의 주파수 도메인 표현의 에너지 스펙트럼 밀도를 감소시키기 위하여, 시간 도메인에서 플럭스의 변화 속도(기울기(slope))가 최소 값에서 시작하여 피크 온도에 도달하거나 또는 플럭스가 그 최대 증가 속도에 도달할 ?까지 시간에 따라 증가되어야 한다는 것이 상기될 것이다. 본 실시예에서, 위의 방정식 (5)는 기본 플럭스 프로파일 모델로서 선택되었으며, 대역폭 파라미터 a를 감소시키는 것은 플럭스 프로파일 모델로 하여금 감소된 초기 기울기 및 피크를 향한 더욱 점진적인 증가를 갖게하는 경향이 있다. 따라서, 이 실시예에서, 특정된 온도 싸이클 파라미터와 웨이퍼 상에의 결과적인 방사조도 펄스의 추정 영향 사이의 결과적인 에러를 최소화하는 한편 대역폭 파라미터 a의 값을 최소화하는 것은, 웨이퍼의 공진 주파수를 포함하는 광범위한 주파수에 걸쳐 플럭스 프로파일 모델의 에너지 스펙트럼 밀도를 최소화하는 경항이 있고, 그럼으로써, 웨이퍼가 방사조도 펄스에 노출될 때 공진 주파수에서 웨이퍼의 진동을 최소화한다. 최소화될 에러 측정에 플럭스 프로파일 모델 파라미터 항 w₄a²을 포함시키는 것은 대역폭 파라미터 a를 최소화시키도록 효과적으로 기능한다.

일반적으로, 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 에너지 스펙트럼 밀도를 감소시키기 위하여 대역폭 파라미터의 최소화를 요구하는 방식으로 임의의 대안적인 플럭스 프로파일 모델을 표현하는 것이 가능하여야 한다. 대안적으로, 이것은 필요하다면 플럭스 프로파일 모델의 표현 형태의 선택 문제이므로, 주어진 플럭스 프로파일 모델은, 에너지 스펙트럼 밀도를 감소시키기 위하여 대역폭 파라미터 a의 최소화보다는 최대화를 요구하는 형태로 표현될 수 있고, 이 경우에, 에러를 최소화하는 한편 대역폭 파라미터를 최대화하기 위하여, 최소화될 에러 측정은

형태의 항 또는 유사한 항을 포함할 수 있다.

보다 일반적으로, 필요하다면 다른 적합한 에러 측정으로 대체될 수 있다. 일반적으로, 전역 최소값 또는 수용가능한 국지적 최소값의 식별을 용이하게 하기 위하여, 블록(435) 내지 블록(445)과 관련하여 하기에서 논의되는 것과 같은 상대적으로 부드러운 에러 초곡면을 제공하는 에러 측정을 선택하는 것이 선호된다.

이 실시예에서, 블록(420)은 위에서 계산된 에러 측정을 에러 측정 저장소(385) 내에서 플럭스 프로파일 모델 파라미터, a, c, 및 t₁의 현재 값들에 대응하는 필드에, 저장하도록 프로세서 회로(110)에게 지시한다. 이 실시예에서, 에러 측정 저장소(385)는, 에러 측정 값이 플럭스 프로파일 모델 파라미터 a, c 및 t₁의 각각의 서로 다른 조합에 대해 저장될 수 있는 4차원 어레이를 효과적으로 정의한다. 그러나, 대안적으로, 서로 다른 수의 파라미터들이 서로 다른 실시예들에서 사용될 수 있다. 이 실시예에서, 블록(420)은 또한 저장 매체(320) 내에서, 현재의 플럭스 프로파일 모델 및 플럭스 프로파일 모델 파라미터 a, c 및 t₁의 현재 값들에 대응하는 추정 영향 및 에러 측정 저장소(330) 내의 레코드의 에러 측정 필드(도시되지 않음)에, 계산된 에러 특정을 저장하도록 프로세서 회로에게 지시한다.

이 실시예에서, 블록들(425, 430)은 이후 플럭스 프로파일 모델 파라미터들의 값들의 새로운 세트를 선택하고, 플럭스 프로파일 모델 파라미터들의 값들의 새로운 세트 및 플럭스 프로파일 모델에 대응하는 방사조도 펄스의 인가로부터 야기될 웨이퍼에 대한 영향을 추정하고, 추정 영향 및 온도 싸이클 파라미터에 의해 특정된 온도 싸이클 요건 사이의 에러에 대응하는 에러 측정을 계산하고, 그리고, 각각의 플럭스 프로파일 모델 파라미터에 대해 가능한 값들의 범위에 걸쳐, 값들의 새로운 세트를 선택하는 단계, 웨이퍼에 대한 영향을 추정하는 단계 및 에러 측정을 계산하는 단계를 반복하도록 프로세서 회로(110)에게 지시한다.

이와 관련하여, 본 실시예는 최적의 펄스 형상을 결정하기 위해 요구되는 계산 시간을 감소시키기 위하여 다수의 전략을 유익하게 이용한다. 개념상으로, 에러 측정을 최소화하기 위한 가장 간단한 방법은 플럭스 프로파일 모델 파라미터들 a, c, 및 t₁의 모든 가능한 조합에 대해 에러 측정을 계산하고, 그리고 파라미터들 a, c, 및 t₁의 어떤 조합이 최저의 에러 측정을 산출했는지 단순히 추적하는 것일 것이다. 따라서, 대안적인 실시예는 충분한 계산 자원이 사용가능하면 정확히 그 접근법을 취할 수 있다. 그러나, 실용적으로, 플럭스 프로파일 모델 파라미터 a, c 및 t₁의 모든 가능한 조합에 대해 에러 측정을 계산하는 것은 비효율적이다. 따라서, 본 실시예에서, 몇 개의 전략들이 이용되어 a, c, t₁의 서로 다른 조합의 수를 최소화하려 시도하는바, 상기 전략들은 최소 에러 측정을 산출하는 조합이 식별되기 전에 고려되어야 할 것이다. 보다 구체적으로, 이 실시예에서, 파라미터 a, c 및 t₁ 각각의 모든 가능한 증분 값의 모든 가능한 조합에 대해 추정 영향 및 에러 측정을 계산하기 보다는, 이 실시예에서 블록(410)에서 위에서 논의된 "전형적인" 파라미터 값들의 세트들에 대해 그러한 추정 영향이 단지 직접 계산된다. 각각의 파라미터에 대해, 추정 영향 및 에러 측정이 계산되는 전형적인 값들은, 가능성 높은 최대 및 최소 가능 값들(likely maximum and minimum possible values)을 포함하는 범위에 걸치되 인접해 있는 비조밀하게 이격된(coarely spaced) 개별적 값들의 각 쌍 사이에서 많은 가능한 조밀하게 이격된(finely spaced) 증분 값들이 생략된, 개별적인 크게 이격된(coarely spaced) 값들이다. 인접한 "일반" 값들의 각 쌍 사이의 생략된 조밀하게 이격된 증분 파라미터 값들에 대해, 블록(440)에서 하기에서 논의되는 것과 같이, 에러 측정이 평활 알고리즘(smoothing algorithm)에 의해 보간되며, 그럼으로써 그러한 조밀하게 이격된 값들의 모든 가능한 조합에 대한 추정 영향 및 에러 측정을 계산할 필요를 없애준다.

따라서, 이 실시예에서, 블록(425)은 먼저 비조밀하게 이격된 "전형적인" 플럭스 프로파일 모델 파라미터 값들의 모든 가능한 조합에 대해 추정 영향 및 에러 측정이 계산되어 추정 영향 및 에러 측정 저장소(330)에 저장되는지 여부를 결정하도록 프로세서 회로(110)에게 지시한다.

만약 그렇지 않다면, 블록(430)은 비조밀하게 이격된 "전형적인" 플럭스 프로파일 모델 파라미터 값들(a, c, t1)의 다음의 가능한 조합을 선택하고, 그리고 이 값들을 플럭스 프로파일 모델 파라미터 저장소(352) 내의 대역폭 파라미터 저장 영역(353), 스케일링 파라미터 저장 영역(354) 및 상승 시간 저장 영역(355)에 저장하도록 프로세서 회로(110)에게 지시한다. 블록(430)은 블록(415, 420)으로 되돌아가, 새로운 플럭스 프로파일 모델 파라미터 값들에 대응하는 추정 영향 및 에러 측정을 계산하고, 그리고 추정 영향 및 에러 측정 저장소(330) 내의 새로운 레코드에 새로운 플럭스 프로파일 모델 파라미터 값들과 함께 추정 영향 및 에러 측정을 저장하도록 프로세서 회로에게 지시한다.

블록 425에서, 비조밀하게 이격된(coarsely spaced) "전형적인(typical)" 플럭스 프로파일 모델 파라미터 값들의 가능한 모든 조합들에 대해서, 추정 영향들 및 에러 측정 값을 포함하는 레코드(record)가 추정 영향 및 에러 측정 저장소(330)에 저장되었다고 판별되면, 블록 435에서 프로세서 회로는, 계산된 최소 에러 측정값과 플럭스 모델 파라미터 값들의 그것의 관련 세트를 식별한다. 좀더 상세하게는, 상기 실시예의 블록 435에서 프로세서 회로(110)는, 최소 에러 측정 값을 포함하는 추정 영향 및 에러 측정 저장소(330) 내에 상기 레코드를 위치시킨다(locate). 다음으로, 블록 435에서 프로세서 회로는, 플럭스 프로파일 모델 파라미터 값들(a, c, t₁), 추정된 디바이스 면 피크 온도

, 추정된 기판 면 최대 온도

, 추정된 온도에서의시간(time-at-temperature) 구간

, 추정된 온도 값들의 완전 세트

, 및 에러 측정값

을 적어도 포함하는 상기 레코드의 내용물을 최적화된 플럭스 프로파일 모델 저장소(360) 내의 대응하는 저장영역 363, 364, 365, 367, 368, 369, 361, 362에 각각 복사한다. 비록, 이들 저장된 값들은 비조밀하게 이격된(coarsely spaced) "전형적인(typical)" 값들 중에서 플럭스 프로파일 모델 파라미터들의 최적 값들에 대응하지만, 보간된(interpolated) 에러 측정 초곡면(hypersurface) 상에 더 낮은 에러 측정값이 위치한다면 이들 값들은 블록 445에서 겹쳐쓰기될 것이다.

이러한 실시예에서, 블록 440에서 프로세서 회로는, 계산된 최소 에러 측정값에 관련된 플럭스 모델 파라미터 값들의 세트를 둘러싸는 플럭스 모델 파라미터 값들에 대한 계산된 최소 에러 측정값과 계산된 에러 측정값을 적어도 포함하는 부드러운 에러 초곡면을 생성하도록 에러 측정 값들을 보간한다.

이를 위해서, 본 실시예의 블록 440에서 먼저 프로세서 회로는, 최적화된 플럭스 프로파일 모델 저장소(360)를 어드레스하며 그리고 블록 435에서 위치 및 저장되었던 최소 에러 측정값 및 그것의 비조밀하게 이격된 플럭스 프로파일 모델 파라미터 값들의 관련 세트를 선택한다. 이들 파라미터 값들은 다차원 에러 측정 초곡면 상의 관련된 초기 혹은 중앙 에러 측정 포인트 e₀의 좌표(co-ordinate)(a₀, c₀, (t₁)₀) 처럼 행동한다. 상기 실시예의 블록 440에서 프로세서 회로는, 에러 초곡면 상의 둘러싸는 에러 측정 포인트들을 식별하게 하며, 이는 최소 에러 측정 값에 관련된 비조밀하게 이격된 "전형적인" 파라미터들의 이웃 값들에 관련된 에러 측정 값들에 대응한다. 만일, 최소 에러 측정값에 관련된 상기 좌표들이 (a₀, c₀, (t₁)₀)로 임의적으로 라벨링된다면, 블록 440에서 프로세서 회로는 비조밀하게 이격된 값들 중에서 상기 포인트(a₀, c₀, (t₁)₀) 로부터 가장 가까운 유클리드(euclidean) 거리들을 갖는 좌표들(a, c, t₁)의 27개의 최근접(nearest) 세트들 중 하나의 세트를 식별한다. 따라서, 좌표들의 이들 27개의 최근접 세트들은 플럭스 프로파일 모델 파라미터들의 27개의 유일한 조합들을 나타낸다. 상기 실시예에서, 플럭스 모델 파라미터 값들의 27개의 조합들 각각에 대하여, 블록 440에서 프로세서 회로는 대응 레코드를 추정 영향 및 에러 측정 저장소(330)에 위치시키며 그리고 플럭스 프로파일 모델 파라미터들과 그것의 관련된 에러 측정 값의 유일한 조합을 RAM(340) 내의 에러 측정 초곡면 저장소(387)에 복사한다. 따라서, 에러 측정 초곡면은 처음에는, 블록 420에서 에러 측정값들이 계산되었던 비조밀하게 이격된 "전형적인" 플럭스 프로파일 모델 파라미터 값들 중 임의의 것에 관련된 최소 에러 측정 값과, 그리고 이웃하는 플럭스 프로파일 모델 파라미터 좌표들에 관련된 26개의 에러 측정 값들을 포함하는, 27개의 에러 측정 값들로 채워진다. 에러 측정 값들과 이들의 관련된 플럭스 프로파일 모델 파라미터들의 이들 27개의 세트들은, 4차원 에러 초곡면 상의 27개의 비조밀하게 이격된 포인트들의 초기 세트를 효과적으로 정의하며, 각각의 포인트는 (a, c, t₁, e) 형태의 좌표들을 갖는다.

이러한 실시예의 블록 440에서 프로세서 회로(110)는 4차원 에러 초곡면 상의 추가의 에러 측정 값들 혹은 데이터 포인트들을 보간하는데, 이는 초곡면 상의 초기의 27개 포인트들에 대응하는 이웃한 비조밀하게 이격된 "전형적인" 값들 사이에 놓여있는 플럭스 프로파일 모델 파라미터들의 조밀하게 이격된 증분 값들에 대응한다(즉, a_-1 과 a₁ 사이의 조밀하게 이격된 대역폭 파라미터 값들의 추가 조합들에 대해서, c_-1 과 c₁ 사이의 파라미터 값들과 (t₁)_-1 과 (t₁)₁ 사이의 상승 시간 파라미터들을 스케일링한다). 좀더 상세하게는, 이러한 실시예의 블록 440에서 프로세서 회로는 다차원 보간 절차를 적용하는데, 이는 가령, 다-차원 다항식(polynomial) 혹은 다-차원 스플라인(spline)과 같은 에러 초곡면을 위한 모델을 가정한다. 상기 실시예에서는, 다-차원 보간 절차가 선택되어, 충분히 많은 개수의 조밀하게 이격된 포인트들(a, c, t₁, e)을 보간하는바, 따라서 비비약적 특징(non-abrupt nature)을 나타내는 즉, "부드러운(smooth)" 에러 초곡면을 얻을 수 있다. 좀더 상세하게는, 상기 실시예의 블록 440에서 프로세서 회로(110)는 산디아 국립 연구소(sandia national laboratory)의 SURFPACK™ 소프트웨어 라이브러리 내에 포함된 다차원 평활 기능을 실행한다. 대안적으로는, 적절한 다른 보간 및 평활 기법들이 이용될 수도 있다. 상기 실시예의 블록 440에서 프로세서 회로는 상기 평활 기능에 의해서 생성된 추가의 조밀하게 이격된 에러 초곡면 포인트들(a, c, t1, e)을, 전술한 27개의 비조밀하게 이격된 포인트들의 초기 세트와 함께, 에러 측정 초곡면 저장소(387)에 저장한다.

이러한 실시예의 블록 445에서, 프로세서 회로는, 최적의 플럭스 프로파일 모델 파라미터 값들로서, 에러 측정 초곡면 저장소(387)의 내용물에 의해 표현되는 평활화된 에러 초곡면 상의 최소 에러 측정 값에 관련된 플럭스 프로파일 모델 파라미터 값들의 세트를 식별한다. 이를 위하여, 상기 실시예의 블록 445에서 프로세서 회로는 MathWork Inc. 회사의 MATLAB™ 소프트웨어에 포함된 최소화 기능(minimization function)을 실행하고, 에러 측정 초곡면 저장소(387)의 내용물에 의해 표현되는 평활화된 에러 초곡면 상에 놓여있는 최소 에러 측정 값의 좌표들(a_M, c_M, t_1M, e_M)을 식별한다. 대안적으로는, 에러 측정 초곡면 상의 최소 에러 측정의 좌표들을 식별하기 위한 다른 적절한 방법들이 이용될 수도 있다. 예를 들어, 만일 바람직하다면, MATLAB™ 소프트웨어에 내장된 상기 최소화 기능을 채용하는 대신에, 블록 445에서 프로세서 회로는, 비조밀하게 이격된 전형적인 플럭스 프로파일 모델 파라미터 값들 중에서 최소 에러 측정에 대응하는 에러 초곡면 상의 중앙 포인트(a₀, c₀, (t₁)₀, e₀)에서의 구배(gradient) 혹은 헤시안(Hessian)을 식별하는 MATLAB™ 소프트웨어 혹은 임의의 적절한 대안예들을 사용하고, 파라미터들(a, c, t₁)에 대해 감소하는 에러 측정 값들 e의 방향을 결정한다. 상기 파라미터들은 식별된 방향으로 조정될 수 있으며 그리고 최소 에러 측정이 찾아질 때까지 상기 프로세스는 반복될 수 있다.

상기 실시예에서, 에러 측정 초곡면 상의 최소 에러 측정 값의 좌표들(a_M, c_M, t_1M, e_M)이 식별되면, 블록 445에서 프로세서 회로(110)는 좌표값들 a_M, c_M, 및 t_1M을 플럭스 프로파일 모델 파라미터 저장소(352)의 해당 저장 영역들(353, 354, 355)에 복사하고, 그리고 좌표들(a_M, c_M, t_1M, e_M)을 에러 측정 저장소(385)에 복사한다. 다음으로 블록 445에서 프로세서 회로는 플럭스 프로파일 모델 저장소(350)의 내용물과 그리고 저장 영역들(353, 354, 355)에 저장된 플럭스 프로파일 모델 파라미터들에 대응하는, 가열 부분(602)을 포함하는 방사조도 펄스(irradiance pulse)(600)의 워크피스에 대한 영향들을 블록 415에서 앞서 서술된 바와 동일한 방식으로 추정한다. 블록 445에서 프로세서 회로는, 결과적인 추정된 영향들을 추정 영향 저장소(372)의 적절한 저장영역들(373 내지 380)에 저장한다. 또한, 블록 445에서 프로세서 회로(110)는 좌표들(a_M, c_M, t_1M, e_M) 및 추정된 모든 영향들의 식별부(identifications)를 포함하는 기록을 추정 영향 및 에러 측정 저장소(330)에 생성한다.

본 실시예의 블록 450에서 프로세서 회로(110)는 최적화된 펄스 형상에 대한 추정된 영향들을 사용자에 의해 지정되는 열 싸이클 요건들과 비교하는바, 이는 상기 2개 값들 간의 에러들이 허용가능한 범위 내에 속하는지를 판별하기 위한 것이다. 본 실시예에서, 허용가능한 에러 범위들은 열 싸이클 파라미터들 각각에 대한 디폴트 차이값에 의해서 미리 정의된다. 대안적으로는, 디폴트 차이값들은 전술한 블록 405에서 사용자에 의해서 입력될 수도 있다. 좀더 일반적으로는, 허용가능한 에러 범위들을 정의하는 다른 적절한 방법들이 이용될 수도 있다. 본 실시예의 블록 450에서 프로세서 회로(110)는 최적화된 플럭스 프로파일 모델 저장소(360)의 각각의 저장 영역들(367, 368, 369)에 저장된 추정된 디바이스 면 피크 온도, 추정된 최대 뒷면 온도, 및 추정된 온도에서의시간(estimated time-at-temperature)과 열 싸이클 파라미터 저장소(342)의 저장 영역들(343, 345, 344)에 저장된 피크 온도, 최대 뒷면 온도, 및 온도에서의시간 값들을 비교하며, 그리고 각각의 요건 및 이에 대응하는 추정된 영향 사이의 에러가 그 특정 요건에 대해 허용가능하다고 여겨지는 에러 범위 내에 속하는지를 판별한다.

본 실시예에서, 만일 블록 450에서 추정된 영향들과 열 싸이클 파라미터들 간의 에러들 중 임의의 것이 당해 요건에 대한 허용가능한 에러 범위를 벗어난다라고 판별된다면, 블록 465에서 프로세서 회로(110)는, 추정된 영향들 및 에러 측정치들이 아직까지 결정되지 않는 다른 플럭스 프로파일 모델의 식별부를 저장 매체(320)의 플럭스 프로파일 모델 저장소(326)가 포함하고 있는지를 판별한다. 만일 그렇다면, 블록 470에서 프로세서 회로는 블록 410에 서술된 것과 동일한 방식으로, 새로운 플럭스 프로파일 모델 및 상기 새로운 플럭스 프로파일 모델에 대한 "전형적인" 플럭스 프로파일 모델 파라미터들의 초기 세트를 선택한다. 다음으로 프로세서 회로는 블록 415로 되돌아가, 새로운 플럭스 프로파일 모델에 대하여 블록 415 내지 블록 450을 실행한다.

이와 반대로, 만일 블록 465에서 이용가능한 다른 플럭스 프로파일 모델들이 존재하지 않는다고 판별되었다면, 블록 475에서 프로세서 회로(110)는 펄스 형상 최적화 루틴(322)이, 지정된 요건들을 총족시키는 이용가능한 임의의 플럭스 프로파일 모델을 위한 파라미터들을 식별할 수 없음을 사용자에게 경고한다. 바람직하게는, 블록 475에서 프로세서 회로는 사용자에게 추정된 영향들을 알려주며, 특히 어떤 추정된 영향(들)이 허용가능한 에러 범위를 벗어났는지를 알려준다. 바람직하다면, 블록 475는, 블록 410에서 새로은 플럭스 프로파일 모델을 지정하거나 혹은 블록 405에서 다른 열 싸이클 파라미터들을 입력함으로써, 다시한번 시도하도록 사용자에게 촉구할 수도 있다(초기에 지정된 열 싸이클 파라미터들이, 선택된 플럭스 프로파일 모델로는 물리적으로 실현불가능한 경우).

만일 블록 450에서 모든 에러들이 허용가능한 범위에 속한다고 판별된다면, 펄스 형상 최적화 루틴(322)이 허용가능한 에러 범위들 내에서 열 싸이클 요건들을 만족시키는 플럭스 프로파일 모델 파라미터들 a, c, 및 t₁ 의 세트를 성공적으로 최적화시켰다고 결론내릴 수 있으며 이와 동시에 웨이퍼(120)의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도들을 최소화시킨다. 이러한 것은 웨이퍼(120)가 방사조도 펄스(600)에 노출되는 때 공진 주파수들에서 웨이퍼(120)의 진동을 최소화하는 역할을 수행할 것이며, 여기서 방사조도 펄스(600)의 가열 부분(602)은 최적화된 플럭스 프로파일 모델 파라미터들에 의해서 모델링된다. 이러한 경우, 블록 455에서 프로세서 회로(110)는 에러 측정 초곡면 상의 최소 에러 값의 좌표들(a_M, c_M, t_1M, e_M)을 최적 플럭스 프로파일 모델 저장소(360) 내의 이들의 대응 저장 영역들(363, 364, 365, 362)에 복사한다.

또한, 블록 455에서 프로세서 회로(110)는, 추정 영향 저장소(372)의 저장 영역들(373, 374, 377, 380)로부터의 디바이스 면 피크 온도, 뒷면 피크 온도, 온도에서의시간, 온도 변화(temperature evolution)를 적어도 포함하는 관련된 추정 영향들을, 최적화된 플럭스 프로파일 모델 저장소(360)의 대응 저장 영역들(367, 368, 369, 361)로 복사한다. 이러한 실시예에서는 또한, 블록 455에서 프로세서 회로(110)는 열 싸이클 파라미터 저장소(340), 워크피스 속성 저장소(310), 플럭스 프로파일 모델 저장소(350) 및 최적화된 플럭스 프로파일 모델 저장소(360)의 내용물을 포함하여 최적 플럭스 프로파일 모델 저장소(334)에 레코드를 생성한다. 따라서, 펄스 형상 최적화 루틴(322)의 후속 실행들에서, 코드들의 추가 블록(미도시)이 즉시 블록 410 이후에 제공될 수 있는바, 최적 플럭스 프로파일 모델 저장소(334)가 블록 405 및 410에서 사용자에 의해 지정된 것들과 모두 동일한 열 싸이클 파라미터들, 워크피스 물질 속성들 및 플럭스 프로파일 모델을 구비한 레코드를 이미 포함하고 있는지가 판별될 수 있다. 만일 그렇다면, 프로세서 회로는 블록 415 내지 블록 475를 실행하는 대신에, 이전에 저장된 레코드로부터 최적화된 플럭스 프로파일 모델 파라미터들을 단순히 복사할 수도 있다.

따라서, 블록 455의 실행에 후속하여, 프로세서 회로(110)는 방사조도 펄스(600)의 최적 형상을 효과적으로 판별한다. 가열 부분(602)의 형상은 플럭스 프로파일 모델 및 최적화된 플럭스 프로파일 모델 파라미터들에 의해서 결정된다. 유지 부분(604)의 형상은 온도 추정 저장 영역(361)에 저장된 추정 온도 값들

의 세트에 의해서 결정된다. 예를 들면, 방사조도 펄스의 실시간 폐쇄-루프 피드백 제어가 채용되는 다음에 설명되는 대안적인 실시예에서, 유지 부분에 대응하는 시간들 (t₁+L) < t ≤ (t₂+L) 동안 디바이스 면에 대한 온도 추정 값들

은, 이러한 구간 동안의 실시간 디바이스 면 온도 측정값들과 비교될 수 있으며, 그리고 허용가능한 임계값 보다 큰 임의의 편차(deviation)가 있는 경우, 유지 부분을 생성하기 위해 플래시 램프로 공급되는 전류는, 상기 편차의 크기를 감소시키기 위하여 증가되거나 혹은 감소될 수 있다. 따라서, 온도 추정 값들

은, 유지 부분의 방사조도 플럭스를 직접 계산할 필요 없이, 유지 부분의 형상을 효과적으로 결정한다. 사실, 유사한 추론(reasoning)이 방사조도 펄스(600)의 가열 부분(602)에 적용된다. 원하는 디바이스 면 온도 추정치들

이 시간들 0 ≤ t ≤ (t₁+L)에 대해서 결정되면, 이들 추정치들은 가열 부분(602)의 형상을 효과적으로 결정한다. 가열 부분을 생성하기 위해 플래시 램프로 공급되는 전류는, 각각의 실시간 디바이스 면 온도 측정값으로 계속해서 조정될 수도 있는데, 이는 추정된 디바이스 면 온도와 측정된 디바이스 면 온도 사이의 임의의 편차를 감소시키기 위한 것이다. 따라서, 최적화된 방사조도 펄스(600)를 야기할 수 있는 온도 추정치들

의 결정은, 실제의 방사조도 플럭스 값들을 계산함이 없이도 유용하면서 산업상 이용가능한 결과를 제공한다.

하지만, 플래시 동안 실시간 폐쇄 루프 피드백 제어가 채용되지 않는 실시예들의 경우, 결과적인 온도들 보다는 방사조도 플럭스에 관하여 유지 부분(604)의 형상을 표현하는 것이 바람직할 수도 있다. 이와 유사하게, 몇몇 실시예들의 경우, 플럭스 프로파일 모델 및 최적화된 플럭스 프로파일 모델 파라미터들의 세트로 표현하는 대신에 데이터의 방사조도 플럭스 타임 시퀀스에 관하여 가열 부분(602)의 형상을 표현하는 것이 바람직할 수도 있다. 따라서, 이러한 실시예에서는 블록 460에서 프로세서 회로(110)는 플럭스 프로파일 모델 저장소(350)에 저장된 플럭스 프로파일 모델 방정식과 레지스터들(363, 364, 365)에 저장된 최적화된 플럭스 프로파일 모델 파라미터들을 이용하고, 방사조도 펄스(600)의 가열 부분(602)에 대해 플럭스 값들 Q(t)의 타임 시리즈를 생성하고, 그리고 이들 플럭스 값들을 시간들 t₀ ≤ t < t₁ 에 대응하는 최적화된 플럭스 타임 시퀀스 저장 영역(370)의 필드들에 저장한다. 이러한 실시예에서는 블록 460에서 프로세서 회로(110)는, 최적화된 플럭스 프로파일 모델(360)의 온도 추정 저장 영역(361)에 저장된 온도 추정치들

을 이용하고, 유지 부분(604)에 대응하는 시간 구간 t₁ ≤ t < t₂ 동안, 플럭스 값들 Q(t)의 타임 시리즈들을 생성한다. 이를 위해서 블록 460에서 프로세서 회로는 유지 부분을 위한 타임 시리즈(time series)를 생성한다. 이를 위해서, 블록 460에서 프로세서 회로는 유지 부분을 위한 타임 시리즈를 다음과 같이 생성한다.

여기서,

z₀ = 0은 웨이퍼의 디바이스 면 위치이며,

z₁은 블록 415에서 미분 방정식 (6)을 푸는데 이용되는 디바이스 면으로부터의 제1의 개별 스텝 다운(discrete step down)의 거리이며,

T_M _(t)는 시간 t에서 웨이퍼 두께인 모든 두께 값들 z=z₀에서 z=z_B까지에 대한 모든 온도 추정치들

의 평균이며, 그리고

k(T_M(t))는 온도 T_M(t)에서의 웨이퍼(120)의 열 용량이다.

본 실시예의 블록 460에서, 프로세서 회로(110)는 유지 부분(604)에 대응하는 시간 구간 t1 ≤ t < t2 에 대한 이들 플럭스 값들 Q(t)을 최적화된 플럭스 타임 시퀀스 저장소(370)에 저장한다. 또한, 블록 460에서 프로세서 회로는 웨이퍼(120)가 방사(irradiate)되지 않는 시간들 t₂ ≤ t < t_x에 대해 제로 플럭스 값들 Q(t)=0을 저장한다. 따라서, 블록 460의 수행에 이후에, 상기 최적화된 플럭스 타임 시퀀스 저장소(370)는, 방사조도 펄스(600)의 가열 부분(602)과 유지 부분(604) 둘다를 포함하는 완전한 수치적 표현(numeric representation)을 갖는다. 따라서, 상기 실시예에서 최적화 프로세스의 결과들은 2개의 서로 다른 형태들,

및 Q(t)로 표현되는바, 둘중 어느 하나는 그 자체로서 유용하며 그리고 산업적으로 적용가능하다. 바람직하다면, 또한 블록 460에서 프로세서 회로(110)는, 특정 방사조도 시스템이, 최적화된 플럭스 값들 Q(t)을 생성하는데 필요로 하는 전류 값들 i(t)을 결정할 수도 있는데, 이에 대해서는 열 처리 루틴에 대한 블록 510에서 상세히 후술될 것이다.

본 실시예에서 펄스 형상 최적화 루틴이 종료된다.

열처리 루틴( HEAT - TREATING ROUTINE )

도 1, 2, 3, 5, 및 6을 참조하면, 도 5의 324에서 열처리 루틴이 일반적으로 도시된다. 이러한 실시예에서, 펄스 형상 최적화 루틴(322)과 관련하여 전술한 바와 같이 최적의 펄스 형상을 결정하는 동일한 장치(100)는 또한, 열처리 루틴(324)의 지시하에서 웨이퍼(120)에 입사하는 방사조도 펄스(600)를 생성한다. 하지만, 대안적으로는 상기 방사조도 펄스(600)는 다른 장치에 의해서 생성될 수도 있다. 또 다른 대안예로서, 다른 실시예들은 펄스 자체를 생성함이 없이, 전술한 바와 같이 방사조도 펄스(600)의 최적 형상을 결정할 수도 있다. 이러한 실시예들은 다양한 목적들을 위한 유용성 및 산업상 적용가능성을 가질 수 있다. 예를 들면, 이러한 실시예들은 고가의 웨이퍼들을 희생하지 않고서도 펄스 형상들의 영향들을 테스트하기 위한 시뮬레이션을 위해 이용될 수 있으며, 혹은 또 다른 일례로서, 이러한 실시예들은 사용자의 특정한 열 싸이클 요건들을 충족시키도록 최적화된 펄스 형상들을 결정하고 이를 열처리 장비의 이용자들에게 판매하는, 과학 자문(consultancy) 서비스 혹은 엔지니어링 자문 서비스의 제공자에 의해서 이용될 수도 있다.

상기 실시예에서 장치(100)는 프로세서 회로(110)와 통신하는 방사조도 시스템 즉, 상면 방사조도 시스템(180)과 뒷면 방사조도 시스템(150)을 포함한다. 본 실시예에서, 상면 방사조도 시스템(180)은 적어도 하나의 아크 램프를 포함하고, 워크피스의 공진 주파수들에서 무시가능한 노이즈를 갖는 전류 증폭기를 포함하는 파워 서플라이를 포함한다. 그리고 프로세서 회로는, 방사조도 펄스를 생성하기 위해 전기적 펄스를 아크 램프에 공급하는 전류 증폭기를 제어하도록 구성된다. 좀더 상세하게는, 본 실시예에서 적어도 하나의 아크 램프는 플래시 램프(183)를 포함하고, 파워 서플라이는 상면 가열 파워 서플라이 시스템(191)을 포함하고, 그리고 전류 증폭기는 고속 전력 증폭기(294)를 포함한다. 상기 고속 전력 증폭기(294)는 워크피스의 공진 주파수들에서 무시가능한 노이즈를 갖도록 선택되며, 본 실시예에서 공진 주파수들은, 웨이퍼가 상온에 있을 때, 대략 113 Hz(모드(0,1)), 476 Hz(모드(0,2)), 및 1080 Hz(모드(0,3))인 원형 진동 모드 주파수들(circular vibration mode frequencies)을 포함하며, 뿐만 아니라 대략 60 Hz(모드(2,0))인 직경 모드 주파수(diameter mode frequency)를 포함한다. 본 실시예에서, 프로세서 회로(110)는 전류 증폭기 혹은 좀더 상세하게는 상기 고속 전력 증폭기(294)를 제어하도록 구성되는바, 이는 웨이퍼(120)의 디바이스 면(122) 상에 입사하는 방사조도 펄스를 생성하기 위한 것이다.

이 실시예에서, 열처리 루틴(324)은 코드들(510) 중 제1 블록(510)으로 시작하는 바, 상기 제1 블록은 열 싸이클의 요건들을 정의하는 열 싸이클 파라미터들을 인식하고, 이러한 요건들을 만족시키도록 의도된 최적화된 펄스 형상을 인식하도록 프로세서 회로(110)에 지시한다. 이 실시예에서, 펄스 형상 최적화 루틴(322)과 관련하여 전술된 바와 같이, 상기 열 싸이클 파라미터들은 열 싸이클 파라미터 저장소(342)에 이미 저장되어 있고, 최적화된 방사조도 펄스 형상의 타임 시퀀스 표현 Q(t)는 최적화된 플럭스 타임 시퀀스 저장 영역(370)에 이미 저장되어 있으며, 웨이퍼

의 추정된 시간적 온도 변화는 온도 추정 저장 영역(361)에 저장되어 있다. 대안으로서, 만약 이러한 값들이 미리 계산되고 저장되어 있지 않다면, 블록(510)은 상기 서브루틴으로서 펼스형 최적화 루틴(322)을 실행하도록 프로세서 회로(110)에 지시할 수 있다.

이 실시예에서, 블록(510)은 또한, 최적화된 방사조도 펄스 형상의 타임 시퀀스 표현 Q(t)를, 전류를 제어하기 위한 전류 값들 i(t)로 변환하도록 상기 프로세서 회로(110)에 지시하는바, 상기 전류는 최적화된 방사조도 펄스를 발생시키기 위해 상면 방사조도 시스템(180)에 공급되기 위한 것이다. 예시의 편이를 위해, 다음은, 비록 필요한 경우 동일한 접근법이, 방사조도 펄스를 발생시키는데 둘 이상의 플래시 램프(182, 183, 185 및 187)에 적용될 수 있지만, 오직 단일 플래시 램프(183) 및 상기 램프의 파워 서플라이 시스템(191)이 방사조도 펄스(600)를 발생시키는데 사용됨을 가정한다. 이 실시예에서, 블록(510)은 다음과 같이 최적화된 플럭스 값들 Q(t)을 전류 값들 i(t)로 변환시키도록 프로세서 회로(110)에 지시한다.

여기서,

V_L(i(t))는 소정의 램프 전류에 대한 플래시 램프의 측정되거나 또는 추정된 비-선형 전압 관계이며,

ε_TW는 상기 플래시 램프와 상기 웨이퍼 사이의 파워 커플링 효율이고,

A_W는 상기 웨이퍼의 면적이다.

이 실시예에서, 블록(510)은 매트랩에서 제공되는 수치 해법을 이용하거나 또는 대안적으로 임의의 다른 적절한 수치 해법을 이용하여 i(t)에 대한 앞서의 비선형 방정식을 수적으로 풀도록 상기 프로세서 회로(110)에 지시한다. 블록(510)은 RAM(340) 내의 최적화된 전류 저장 영역(371)에 결과적인 전류 값들 i(t)을 저장하도록 상기 프로세서 회로에 지시한다.

이 실시예에서, 블록(520)은 그 다음에, 상기 중간 온도 T_i까지 기판 면(124)을 예열하기 위해서, 웨이퍼(120)의 기판 면(124)에 방사하는 것을 시작하기 위해 뒷면 방사조도 시스템(150)을 제어하도록 프로세서 회로(110)에 지시하며, 상기 중간 온도는 열 싸이클 파라미터 저장소(342) 내의 중간 온도 저장 영역(346)에 저장된 것이다. 이 실시예에서, 예열은 예컨대, 약 50 내지 400℃/sec의 속도와 같은, 웨이퍼(120)의 열 시상수에 비해 느린 속도에서 발생한다. 이 실시예에서, 블록(520)은 뒷면 온도 측정 시스템(236)으로부터 수신된 온도 측정 신호들을 모니터링하도록 상기 프로세서 회로(110)에 지시하고, 이에 의해, 열 싸이클 동안 실시간으로 기판 면(124)의 온도를 모니터링한다. 대안적으로, 요구되는 경우, 뒷면 온도 측정 시스템(236)은 생략될 수 있고, 프로세서 회로는 측정된 온도보다는 예측되는 온도에 근거하여 웨이퍼를 예열하도록 뒷면 방사조도 시스템을 제어할 수 있다.

이 실시예에서, 웨이퍼의 기판 면(124)이 중간 온도 T_i에 도달하자마자 예열하는 단계가 중단되고 방사조도 펄스가 즉시 시작된다. 그러나, 대안적으로 다른 실시예들에서, 서로 다른 예열 온도-시간 프로파일들이 대체될 수 있는 바, 한가지 예만 들면, 일부 실시예들은 방사조도 펄스의 시작에 선행하여 시간 주기 동안 일정한 중간 온도 T_i에서 웨이퍼(120)를 유지하는 예열 단계를 수반할 수 있다. 이 실시예에서, 예열 단계가 완료되는 즉시, 블록(530)은 웨이퍼(120)의 기판 면(124)의 방사조도를 중단하기 위해 뒷면 방사조도 시스템(150)을 제어하도록 상기 프로세서 회로(110)에 지시하고, 또한, 웨이퍼(120)의 디바이스 면(122) 상에 입사하는 방사조도 펄스(600)를 발생시키는 것을 시작하기 위해 상면 방사조도 시스템(180)을 제어하도록 상기 프로세서 회로에 지시한다. 특히, 이 실시예에서, 블록(530)은, 전류 증폭기 또는 특히, 고속 파워 증폭기(294)를 제어하고, 과도 에너지 파워 시스템(292)에 저장된 전기 에너지로 하여금 제어된 방식으로 플래시 램프(183)를 통해 방전되도록 하고, 방사조도 펄스(600)의 가열 부분(602) 및 유지 부분(604) 둘 모두에 대해 플럭스 값들 Q(t)에 따라 방사조도 펄스(600)를 발생시키도록 상기 프로세서 회로(110)에 지시한다. 더욱더 특히, 이 실시예에서, 블록(530)은, 고속 파워 증폭기(294)로 하여금 상기 블록(510)에서의 최적화된 전류 저장 영역(371)에 저장된 최적화된 전류 값들 i(t)에 따라 플래시 램프(183)에 전류를 공급하도록 하기 위해 상기 고속 파워 증폭기를 제어하도록 상기 프로세서 회로에 지시한다. 이 실시예에서, 비록, 단일 플래시 램프(183)의 사용이 예시의 편의를 위해 기술되지만, 대안적으로는, 둘, 셋 또는 네 개 모두의 플래시 램프(182, 183, 185 및 187)가 요구된다면 동시에 방전될 수 있거나 또는, 대안적인 실시예와 관련하여 하기에 기술된 바와 같이 순차적인 시간적 중첩 방식으로 방전될 수 있다. 더 일반적으로, 방사조도 펄스(600)를 발생시키는 다른 적합한 방식들이 대체될 수 있다.

이 실시예에서, 열처리 루틴은 전체 방사조도 펄스(600)가 발생될때까지 블록(530)에서 계속되고 그 이후, 상기 열처리 루틴(324)은 종료된다. 그러나, 대안적으로는 요구되는 경우, "대안들"이라는 표제 하에 하기에 논의된 바와 같이, 방사조도 펄스(600)의 실시간 폐루프 피드백 제어가 제공될 수 있다. 일부 이러한 실시예들에서, 방사조도 펄스의 유지 부분(604)을 발생시키기 위해 플럭스 값들 Q(t)을 사용하는 대신, 실시간 피드백 제어가 가열 부분(602)에 의해 달성되는 피크 온도에 디바이스 면의 온도를 유지시키기 위해 유지 부분(604) 동안 사용될 수 있다.

시뮬레이션 된 예

도 8, 9, 10 및 11을 참조하여, 방사조도 펄스에 노출될 때 웨이퍼(120)의 진동을 감소시키는데 있어서 예시적인 실시예의 효과를 증명하기 위해 유한 요소 모델링이 사용된다.

도 8은 5개의 서로 다른 방사조도 펄스들에 노출될 때, 디바이스 면(122)의 온도를 나타내는 5개의 디바이스 면 온도 곡선들을 도시한다. 특히, 도 8은 다음의 온도 프로파일들: 디바이스 면(122)에 종래의 비-최적화된 펄스의 인가에 기인한 종래의 온도 곡선(802); 제1 수정된 펄스의 인가에 기인한 제1 수정된 온도 곡선(804); 제2 수정된 펄스의 인가에 기인한 제2 수정된 온도 곡선(806); 제3 수정된 펄스의 인가에 기인한 제3수정된 온도 곡선(806); 및 제4 수정된 펄스의 인가에 기인한 제4 수정된 온도 곡선(806)을 도시한다.

이 예에서, 네 개의 사용자-특정화된 열 싸이클 파라미터들 중 세 개가 도 8에 도시된 5개의 모든 온도 곡선들에 대해 동일한 바, 5개의 모든 온도 곡선들은 T_i= 700℃의 중간 온도로부터 T_P = 1300℃의 피크 디바이스 면 온도까지 디바이스 면(122)을 가열하고, t_atT = 0.7ms의 온도에서의 시간(time-at-temperature) 간격에 대해 피크 온도의 50℃ 이내로 디바이스 면을 유지하도록 설계된다. 그러나, 최대의 바닥면 온도 열 싸이클 파라미터 T_BMAX는 종래의 온도 곡선(802) 및 제1 수정된 온도 곡선(804)에 대해서만 T_BMAX= 823℃의 동일한 사용자 특정 값을 가지고, 열 싸이클 파라미터 T_BMAX의 값은 제2, 제3 및 제4 수정된 온도 곡선들(806, 808 및 810) 각각에 대해 다양화된다. 특히, 이 예에서, 종래의 온도 곡선(802)은 종래의 방사조도 펄스(이 펄스에서 커패시터 쌍이 30μΗ의 인덕터를 통해 방전됨)에 대응한다. 상기 제1, 제2, 제3, 제4 수정된 온도 곡선들(804, 806, 808 및 810)은 수정된 방사조도 펄스들(이 펄스들의 가열 부분들(602)은 상기의 방정식(5)에 의해 모델링됨)에 대응한다. 상기 제1 수정된 온도 곡선(804)에 대응하는 상기 제1 수정된 펄스는 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 에너지 스펙트럼 밀도들에 있어서의 감소를 반영하는 바, 이는 펄스 형상 최적화 루틴(322)과 관련하여 전술된 방식으로, 동일한 특정 열 싸이클 파라미터들 T_i = 700℃, T_P = 1300℃, t_atT = 0.7ms 및 T_BMAX = 823℃에 대한 플럭스 프로파일 모델 파라미터들 a, c 및 t₁를 최적화함으로써 얻어진다. 온도 곡선들(806, 808 및 810)에 대응하는 상기 제2, 제3 및 제4 수정된 펄스들은 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 에너지 스펙트럼 밀도들에 있어서의 추가의 감소들을 반영하는 바, 이는 최대의 뒷면 온도 파라미터 T_BMAX의 값을 848℃, 884℃ 및 897℃까지 각각 증가시키고 다른 열 싸이클 파라미터들을 변경시키지 않음으로써, 그리고 펄스 형상 최적화 루틴(322)과 관련하여 전술된 방식으로 열 싸이클 파라미터들의 각 개별 세트에 대해 플럭스 프로파일 모델 파라미터들 a, c 및 t₁을 최적화함으로써 얻어진다.

따라서, 이 예에서, 종래의 온도 곡선(802)과 관련된 도 9 내지 도 11에 도시된 웨이퍼 편향(deflection) 및 피크 응력 값들과 제1 수정된 온도 곡선(804)과 관련된 웨이퍼 편향 및 피크 응력 값들의 비교는, 파라미터 T_BMAX의 비교적 낮은 값을 포함하는 열 싸이클 파라미터들의 고정된 세트에 대해 플럭스 프로파일 모델 파라미터들을 최적화함으로써 얻어지는 웨이퍼 움직임(motion) 및 응력에 있어서의 감소들을 예시한다. 또한, 제2, 제3 및 제4 수정된 온도 곡선들(806, 808 및 810)과 관련된 도 9 내지 11에 도시된 웨이퍼 편향 및 응력 값들과의 비교들이 플럭스 프로파일 모델 파라미터들의 최적화에 앞서 파라미터 T_BMAX의 값을 증가시킴으로써 달성될 수 있는 웨이퍼 움직임 및 응력에서의 추가적 감소들을 도시한다.

도 9는, 도 8에 도시된 온도 곡선들을 경험할 때, 웨이퍼(120)의 중심의 열적으로 유발된 움직임을 도시한다. 종래의 중심의 움직임 곡선(902)은 종래의 펄스에 노출될 때 웨이퍼의 중심의 움직임을 도시하는바, 상기 펄스는 결과적으로, 종래의 온도 곡선(802)을 만들어 내고; 제1 수정된 중심의 움직임 곡선(904)은 제1 수정된 펄스에 노출될 때 웨이퍼의 중심의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 제1 수정된 온도 곡선(804)을 만들어 내며; 제2 수정된 중심의 움직임 곡선(906)은 제2 수정된 펄스에 노출될 때 웨이퍼의 중심의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 제2 수정된 온도 곡선(806)을 만들어 내고; 제3 수정된 중심의 움직임 곡선(908)은 제3 수정된 펄스에 노출될 때 웨이퍼의 중심의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 제3 수정된 온도 곡선(808)을 만들어 내며; 그리고 제4 수정된 중심의 움직임 곡선(910)은 제4 수정된 펄스에 노출될 때 웨이퍼의 중심의 움직임을 도시하는바, 상기 펄스는 결과적으로, 제4 수정된 온도 곡선(810)을 만들어 낸다.

종래의 중심의 움직임 곡선(902)에서, 웨이퍼는 (0,2) 진동 모드에서 강하게 진동하는 것으로 보여질 수 있고, 상기 진동 모드는 약 700℃의 상승된 벌크 온도에서, 약 2.5ms의 주기에 해당하는 약 400Hz의 주파수를 가진다. 이 동일한 주파수에서의 진동은 제1 수정된 중심의 움직임 곡선(904)에서 감소된 진폭에서 보여지고, 제2 수정된 중심의 움직임 곡선(906)에서 더 감소된 진폭에서 보여지고, 그리고 제3 수정된 중심의 움직임 곡선(908)에서 더욱더 감소된 진폭에서 보여진다. 제4 수정된 중심의 움직임 곡선(910)에서, 이 주파수에서의 진동의 진폭은 거의 제거되어, 도 9의 육안 검사로 쉽게 보여지지 않는다. 전반적으로, 종래의 중심의 움직임 곡선(902)과의 비교에 있어서, 웨이퍼의 중심의 움직임의 진폭 및 속도가 제1 수정된 중심의 움직임 곡선(904)에서 인지가능하게 감소되었고, 제4 수정된 중심의 움직임 곡선(910)에서 크게 감소되었음이 보여질 수 있다.

유사하게, 도 10은 도 8에 도시된 방사조도 펄스들에 노출될 때 웨이퍼의 외부 둘레 또는 에지(edge)의 열적으로 유발된 움직임을 도시한다. 종래의 에지 움직임 곡선(1002)은 종래의 펄스에 노출될 때 웨이퍼의 에지의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 종래의 온도 곡선(802)을 만들어내고; 제1 수정된 에지 움직임 곡선(1004)은 제1 수정된 펄스에 노출될 때 웨이퍼의 에지의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 제1 수정된 온도 곡선(804)을 만들어내며; 제2 수정된 에지 움직임 곡선(1006)은 제2 수정된 펄스에 노출될 때 웨이퍼의 에지의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 제2 수정된 온도 곡선(806)을 만들어내고; 제3 수정된 에지 움직임 곡선(1008)은 제3 수정된 펄스에 노출될 때 웨이퍼의 에지의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 제3 수정된 온도 곡선(808)을 만들어내며; 그리고 제4 수정된 에지 움직임 곡선(1010)은 제4 수정된 펄스에 노출될 때 웨이퍼의 에지의 움직임을 도시하는 바, 상기 펄스는 결과적으로, 제4 수정된 온도 곡선(810)을 만들어 낸다.

종래의 에지 움직임 곡선(1002)과의 비교에 있어서, 웨이퍼의 에지의 움직임의 진폭 및 속도가 제1 수정된 에지 움직임 곡선(1004)에서 인지가능하게 감소되고, 더 높은 주파수 진동에서의 눈에 띄는 감소와 함께 제4 수정된 에지 움직임 곡선(1010)에서 크게 감소된다.

도 11은 도 8에 도시된 디바이스 면 온도 곡선들에 대응하는 방사조도 펄스들에 노출될 때 웨이퍼(120)에서의 피크 최대 주응력(principal stress)을 도시한다. 종래의 응력 레벨(1102)은 종래의 온도 곡선(802)을 생성하는 종래의 방사조도 펄스에 디바이스 면(122)이 노출됨에 기인하고; 제1 수정된 응력 레벨(1104)은 제1 수정된 온도 곡선(804)을 생성하는 제1 수정된 펄스에 노출됨에 기인하며; 제2 수정된 응력 레벨(1106)은 제2 수정된 온도 곡선(806)을 생성하는 제2 수정된 펄스에 노출됨에 기인하고; 제3 수정된 응력 레벨(1108)은 제3 수정된 온도 곡선(808)을 생성하는 제3 수정된 펄스에 노출됨에 기인하며; 그리고 제4 수정된 응력 레벨(1110)은 제4 수정된 온도 곡선(810)을 생성하는 제4 수정된 펄스에 노출에 기인한다. 이 예에서, 종래의 응력 레벨(1102)과의 비교에 있어서, 제1 수정된 응력 레벨(1104)은 상당히 낮춰졌으며, 제4 수정된 응력 레벨(1110)은 크게 낮춰졌다.

따라서, 종래의 중심의 움직임 곡선(902), 종래의 에지 움직임 곡선(1002) 및 종래의 응력 레벨(1102)과 제1 수정된 중심의 움직임 곡선(904), 제1 수정된 에지 움직임 곡선(1004) 및 제1 수정된 응력 레벨(1104)의 각 비교들은, 열 싸이클 파라미터들의 소정의 고정된 세트에 대해, 웨이퍼 응력 및 진동에 있어서의 감소들이 전술된 방식으로 펄스 형상 최적화 루틴(322)에 의해 결정된 최적화된 방사조도 펄스 형상과 종래의 방사조도 펄스 형상을 교체함으로써 얻어짐을 예시한다. 또한, 제2, 제3 및 제4 수정된 온도 곡선들(806, 808 및 810)을 생성하는데 사용되는 제2, 제3 및 제4 수정된 방사조도 펄스들과 관련된 움직임 곡선들 및 응력 레벨들과 종래의 움직임 곡선들 및 종래의 응력 레벨의 각각의 비교들은, 웨이퍼 응력 및 진동에 있어서의 추가적 감소들이 전술된 방식으로 열 싸이클 파라미터 T_BMAX를 증가시킴으로써 그리고 열 싸이클 파라미터들의 수정된 세트에 대해 최적의 펄스 형상을 결정하기 위해 펄스 형상 최적화 루틴을 사용함으로써 얻어짐을 예시한다.

도 12는 종래의 방사조도 펄스 및 최적화된 방사조도 펄스의 주파수 도메인에서의 에너지 스펙트럼 밀도들을 도시한다. 종래의 에너지 스펙트럼 밀도 곡선(1202)은 주파수의 함수로서, 종래의 디바이스 면 온도 곡선(802)을 생성하는데 사용되는 종래의 방사조도 펄스의 에너지 스펙트럼 밀도를 도시한다. 수정된 에너지 스펙트럼 밀도 곡선(1204)은 주파수의 함수로서, 제1 수정된 온도 곡선(804)을 생성하는데 사용되는 제1 수정된 방사조도 펄스의 에너지 스펙트럼 밀도를 도시한다. 다른 수정된 에너지 스펙트럼 밀도 곡선(1210)은 주파수의 함수로서, 제4 수정된 온도 곡선(810)을 생성하는데 사용되는 제4 수정된 방사조도 펄스의 에너지 스펙트럼 밀도를 도시한다. 종래의 에너지 스펙트럼 밀도 곡선(1202)과 수정된 에너지 스펙트럼 밀도 곡선(1024)의 비교는 제1 수정된 펄스가 넓은 주파수 범위에 걸쳐 종래의 펄스보다 더 낮은 에너지 스펙트럼 밀도를 가짐을 보여주며, 상기 주파수의 범위는 적어도, 상기에 언급했던 웨이퍼(120)의 근본적인 원형 진동 모드 및 제2 원형 진동 모드(모드들(0,1) 및 (0,2))의 주파수들을 포함한다. 따라서, 열 싸이클 파라미터들의 소정의 고정된 세트에 대해, 웨이퍼의 진동 모드들의 여기(excitation)는 종래의 펄스를 최적화된 펄스로 대체함으로써 감소될 수 있다. 유사하게, 곡선들(1202) 및 (1210)의 비교는 제4 수정된 펄스가 상기에 언급된 모든 특정 진동 모드들을 포함하는 주파수의 넓은 범위에 걸쳐 종래의 펄스보다 훨씬 더 낮은 에너지 스펙트럼 밀도들을 가짐을 보여주며, 웨이퍼의 진동 모드들의 여기에 있어서 추가적 감소들이 열 싸이클 파라미터 T_BMAX를 증가시킴으로써 달성될 수 있음을 예시한다.

대안들:

도 3 및 4로 돌아가서 참조하며, 대안적인 실시예들에서, 블록들(415 내지 425)은, 방사조도 펄스가 워크피스(workpiece) 상에 미치는, 추정된 영향들을 계산하기보다는 미리 계산된 추정된 영향 값들에 의존함으로써 수정될 수 있다. 하나의 이러한 실시예에서, 추정 영향 및 에러 측정 저장소(330)는 각각의 미리 정의된 플럭스 프로파일 모델에 대해 추정된 영향들의 복수의 세트로 미리 채워진다. 특히, 이 실시예에서, (예컨대, 방정식(5)과 같이) 각각의 미리 정의된 플럭스 프로파일 모델에 대해, 추정된 영향 및 에러 측정 저장소(330)는, 플럭스 프로파일 모델 파라미터들 a, c 및 t₁, 열 싸이클 파라미터들 T_P, t_atT, T_BMAX 및 T₁ 그리고 웨이퍼 속성들 k(T), c_P(T), ρ 및 z_B의 복수의 허용가능한 조합들의 각각에 대해 추정된 영향 및 에러 측정의 세트를 저장한다. 이러한 실시예의 일 변경에서, 이러한 추정된 영향 및 에러 측정은 모든 허용가능한 값들보다는 블록(415)에서 전술된 바와 같이 플럭스 프로파일 모델 파라미터들의 동일한 비조밀하게 이격된 값들에 대해서만 저장되는바, 이러한 경우에 있어서, 펄스 형상 최적화 루틴(322)은 특정 열 싸이클 파라미터들 및 웨이퍼 속성들에 대응하는 미리 계산된 레코드들로부터 플럭스 프로파일 모델 파라미터들의 현재 제시된 조합 각각에 대해 추정된 영향 및 에러 측정에 대한 간단한 검색(search)과 블록들(415) 및 (420)을 교체함으로써 수정될 수 있다. 이러한 실시예의 다른 변경에서, 추정된 영향 및 에러 측정은 플럭스 프로파일 모델 파라미터 값들의 모든 허용가능한 증분값(incremental value)들에 대해 미리 계산되고 저장될 수 있는 바, 상기 증분값은 조밀하게 이격된 값들(이 값들에 대해 추정된 영향 및 에러 측정 값들이 블록(440)에서 계산되기보다는 보간(interpolate)됨)을 포함하며, 이 경우, 펄스 형상 최적화 루틴은 또한, 특정 열 싸이클 파라미터 값들 및 웨이퍼 속성들에 대응하는 레코드들로부터 가장 적은 에러 측정을 포함하는 레코드에 대한 간단한 검색과 블록들(435, 440 및 445)을 교체함으로써 수정될 수 있다.

대안적으로, 미리 산출된 값들은 다른 방법들에서 이용될 수 있으며, 상기 펄스 형상 최적화 루틴(pulse shape optimization routine)은 사용자 상호작용(interaction)의 다양한 방법들을 포함하도록 수정될 수 있다. 하나의 다른 실시예에서, 전형적인 플럭스 모델 파라미터 값들 및 전형적인 온도에서의시간(time-at-temperature) 열 싸이클 파라미터 t_AtT의 값들은 소정의 웨이퍼 타입에 대한 전형적인 펄스들의 추정(estimate)된 영향들을 미리 산출하기 위해 이용된다. 상기 플럭스 모델 파라미터들(예를 들어, (a,c,t₁))은 가열 부분(heating portion)(시간 t₀에서 t₁)에 대한 온도 솔루션을 제공하기 위해 이용되며, 그리고 상기 t_AtT값들은 유지 부분(sustaining portion) 및 상기 플래시 램프가 꺼지는 그 이후의 간격에 대한 온도 솔루션을 제공하기 위해 이용된다. 예를 들어, 방정식 (5)에 의해서 설명된 플럭스 모델을 사용하여, t₁의 전형적인 값들은 {1, 2, 5, 10, 20}ms 값들을 포함할 수 있으며, 대역폭 파라미터 a의 전형적인 값들은 {250, 500, 1000, 2000, 5000}/sec를 포함할 수 있으며, 스케일링 파라미터 c의 전형적인 값들은 {80, 100, 120, 150, 180}×10⁶W/m²을 포함할 수 있으며, 그리고 온도에서의시간 파라미터 t_AtT의 전형적인 값들을 {1, 2, 3, 5, 10}ms를 포함할 수 있다. 이 값들의 각 625개 조합들에 대해서, 추정된 영향들 T(z,t)의 완전한 솔루션이 결정되며, 그리고 도 7에 도시된 상기 추정된 영향 파라미터들은 저장된다. 사용자가 열 싸이클 파라미터들을 지정하는 경우, 에러 측정(error measure)은 파라미터들의 각 625개 조합들에 대해 산출된다. 사용자 지정 요구 중 하나가 t_AtT이므로, 사용자 지정 t_AtT 값에 가장 가까운 모델 파라미터들에 대한 에러값은 빠르게 결정되며, 이러한 가장 낮은 에러값 및 그와 관련된 파라미터 값들이 사용자에게 표시된다. 이 표시된 에러값이 허용될 수 있는 경우, 상기 표시된 플럭스 프로파일 모델 파라미터 값들은 충분히 최적화됨으로써 식별될 수 있고, 상기 최적화 프로세스는 종료될 수 있다. 선택적으로, 상기 표시된 에러값이 사용자에 의해 허용될 수는 없지만 거의 허용될 수 있는 경우, 사용자는 상기 시스템이 허용될 수 있는 에러값을 제공하는 플럭스 모델 파라미터들(거의 최적화된 모델 파라미터 세트 값들에 대응함)에 대한 세트 값들을 검색하기 위해서, 상기 실제 사용자 지정 값 t_AtT를 이용하도록 할 수 있다. 이러한 검색은 상기 펄스 형상 최적화 루틴과 관련하여 위에서 설명된 것과 유사한 방식으로 실행될 수 있다. 사용자는 또한 상기 열 싸이클 요구들의 변경을 결정할 수 있으며, 이 경우에 가능한 새로운 모델 파라미터들의 세트 값들 및 에러 측정이 빠르게 표시된다.

도 1, 2, 3, 4 및 5를 다시 참조하여, 다른 실시예에서, 도 5에서 도시된 상기 열처리 루틴(324)은 방사조도 펄스의 실시간 폐루프 피드백 제어를 포함한다. 이것을 성취하기 위해, 본 실시예에서, 장치(100)는 프로세서 회로(110)와 통신하는 모니터링 시스템(monitoring system)(230)을 더 포함하며, 상기 프로세서 회로는 방사조도 펄스(600) 동안에 실시간으로 웨이퍼(120) 상의 상기 방사조도 펄스(600)의 영향을 모니터링하기 위해서 상기 모니터링 시스템과 협력하도록 구성되고, 상기 모니터링된 영향에 응답하여 상기 방사조도 펄스를 수정하기 위해서 상기 방사조도 시스템을 제어하도록 구성된다.

본 실시예에서, 상기 모니터링 시스템(230)은 두 개의 모니터링 시스템, 즉, 상기 방사조도 펄스 동안에 웨이퍼(120)의 표면 온도를 측정하도록 구성된 온도 측정 시스템, 및 상기 방사 조도 펄스 동안에 상기 웨이퍼의 변형(deformation)을 모니터링하도록 구성된 웨이퍼 변형 시스템을 포함한다. 더 특별하게는, 본 실시예에서, 상기 온도 측정 시스템은 상면 온도 측정 시스템(234)을 포함하며, 웨이퍼 변형 시스템은 상기 웨이퍼 움직임 측정 시스템(232)을 포함한다.

또한, 본 실시예에서, 상기 상면 온도 측정 시스템(234)은 샘플링 비율 100kHz에서 방사조도 펄스(600) 동안에 상기 웨이퍼(120)의 디바이스 면(device side)(122)의 실시간 온도를 측정하도록 구성된 통합 U.S 특허 No. 7,445,382에서 개시된 것과 동일한 초고속 방사계(ultrafast radiometer)(102)를 포함하며, 그래서 상기 디바이스 면 온도는 매 10 ㎲에 한번 측정된다. (본 실시예에서, 뒷면 온도 측정 시스템(236)은 또한 상기 방사조도 펄스(600) 전에, 그 동안에, 그리고 그 후에 계속해서 웨이퍼의 기판면(124) 온도를 측정한다. 본 실시예에서, 뒷면 온도 측정은 방사조도 펄스(600)의 실시간 피드백 제어에 이용되지 않기 때문에, 상기 뒷면 온도 측정 시스템은 더 느린 샘플링 비율 1kHz에서 기판 면 온도를 측정한다.)

본 실시예에서, 열처리 루틴(324)의 블록(530)은 방사조도 펄스(600)의 유지 부분(604)을 생성하기 위해서, 방사조도 플럭스 값들 또는 전류 값들의 임의의 사용을 생략함으로써 수정된다. 더 정확히 말하면, 본 실시예에서, 가열 부분(602)은 제 1 실시예와 관련하여 위에서 설명된 바와 같은 동일한 방법으로 생성되지만, 아래에 논의된 바와 같이, 상기 유지 부분(604)은 유지 부분 중에, 상기 추정된 디바이스면 온도

에서 디바이스 면 온도를 유지하기 위해 상면 플래시 램프에 공급되는 전류의 폐루프 피드백 제어에 의해서 단독으로 생성된다.

본 실시예에서, 도 5에서 도시된 열처리 루틴(324)은 코드들(codes)의 추가 블록(540)을 포함하도록 더 수정된다. 블록(530)에서 방사조도 펄스의 시작 직후에, 블록(540)은 프로세서 회로(110)가 펄스(600) 동안에 10㎲ 간격에서 측정된 디바이스 면 온도 T_T(t)를 포함하여, 실시간으로 웨이퍼 상에 방사조도 펄스의 실제 온도 영향들을 모니터링하기 위해서, 상면 온도 측정 시스템(234)과 협력하도록 한다. 블록(540)은 상기 프로세서 회로(110)가 이 측정된 디바이스면 온도 궤적 T_T(t)를, 최적화된 방사조도 펄스(600)에 대한 온도 추정 저장 영역(361)에 저장된 추정된 디바이스 면 온도 궤적

와 비교하도록 하며, 그리고 상기 측정된 온도 궤적이 임계량 이상으로 상기 추정된 온도 궤적으로부터 이탈했는지를 결정하도록 한다. 그러한 경우, 블록(540)은 상기 프로세서 회로(110)가 상기 이탈을 감소시키는 것을 시도하기 위해 상면 방사조도 시스템(180)을 제어하도록 한다. 예를 들어, 상기 펄스의 초기 구간 이후에 상기 측정된 상면 온도 궤적이 상기 추정된 상면 온도 궤적보다 더 뜨거운(또는 더 차가운) 경우, 블록(540)은 프로세서 회로(110)가 상기 추정된 궤적

와 더 가까운 상기 측정된 궤적 T_T(t)를 가져오도록 하기 위해서, 전기 에너지가 과도 에너지 파워 시스템(292)에 의해서 상기 플래시 램프(183)를 통해 재충전되는 속도를 감소(또는 증가)시키는 고속 파워 증폭기(294)를 제어함으로써 상기 펄스의 나머지 구간을 수정하도록 한다. 더 특별하게는, 본 일실시예에서, 블록(540)은 상기 프로세서 회로(110)가 비례-적분-미분(Proportional-Intergral-Derivative, PID) 제어 방식을 이용하여 이 제어를 성취하도록 한다. 대안적으로, 지연된 동적 시스템에 대한 예측 제어 기법, 또는 더 일반적인 다양한 제어 방법들로 대체될 수 있다.

대안적으로 또는 추가하여, 블록(540)은 상기 프로세서 회로(110)가 방사조도 펄스(600) 동안에 웨이퍼(120)의 변형을 모니터링하기 위해서, 웨이퍼 움직임 측정 시스템(232)과 협력하도록 하며, 그리고 상기 측정된 변형에 응답하여 상기 펄스를 수정하기 위해서, 상면 방사조도 시스템(180)을 제어하도록 한다. 더 특별하게는, 위에서 언급된 바와 같이, 본 실시예에서, 웨이퍼 변형 측정 시스템(232)은 통합된 PCT 출원 번호 WO 2009/137940의 "다른 예시적인 대안들" 섹션에서 설명된 바와 같은 웨이퍼의 뒷면 표면(124)의 노말(normal)들의 세트를 추정함으로써 웨이퍼(120)의 변형을 측정하도록 구성된다. 본 실시예에서, 수정된 블록(540)은 상기 프로세서 회로가 직접 상기 추정된 표면 노말들을 웨이퍼 모서리 및 중앙 편향 측정(deflection measurements)으로 변환하도록 한다.

따라서, 웨이퍼 움직임의 결과 측정은 방사조도 펄스의 폐루프 피드백 제어를 성취하기 위한 다수의 방법들에서 이용될 수 있다. 예를 들어, "기반이 되는 원리(Underlying Principle)"란 표제로 위에서 논의된 바와 같이, 웨이퍼의 수평방향 움직임의 시간 영역 측정, 및 웨이퍼 움직임의 n차 미분계수(derivative)의 추정치는 임의의 두 Z(ω_mn)의 추정치들의 적어도 하나의 세트를 기반으로, 웨이퍼 수평방향 움직임의 주파수 영역 표시 Z(ω_mn)에서의 변화를 추정하기 위해서 이용될 수 있으며, 관련된 Z(ω_mn)에서의 비율 변화는 플럭스의 주파수 영역 표시 F(ω_mn)에서의 비율 변화와 직접적으로 관련될 수 있다. 후자의 변화가 F(ω_mn)에 대한 설정된 범위의 세트를 벗어나는 경우, 시간 영역에서의 플럭스의 변화율은 설정된 범위 내에서 뒤로 F(ω_mn)에서의 변화를 가져오도록 조절된다.

대안적으로, 상기 웨이퍼 움직임 측정은 방사조도 펄스(600)의 유사한 피드백 제어에 대한 시간 영역에서 이용된다. 예를 들어, 하나의 실시예에서, 웨이퍼(12)의 모서리 및 중앙의 움직임 추정은 도 9 및 10과 관련하여 위에서 논의된 웨이퍼 중앙 및 모서리 편향과 같은 동일한 방법으로, 유한 요소 분석(finite element analysis)을 이용하여 획득될 수 있다. 상기 측정된 웨이퍼 또는 모서리 편향이 상기 추정된 편향을 초과하는 경우, 수정된 블록(540)은 더 높은 주파수 모드의 여기(excitation)를 감소시키도록 하기 위해서, 상기 프로세서 회로(110)는 전기 에너지가 과도 에너지 파워 시스템으로부터 플래시 램프(183)를 통해 방전되는 속도를 조절하는 고속 파워 증폭기(294)를 제어하도록 한다. 다른 실시예에서, 이러한 변형 피드백 제어는 위에서 설명된 바와 같이 온도 피드백 제어와 함께 조합될 수 있으며, 변형-구동 피드백 제어(deformation-driven feedback control)는 설정된 임계량 이상으로 상기 측정된 디바이스면 온도 T_T(t)가 상기 추정된 온도

로부터 이탈하는 것이 발생되지 않도록 조절하는 것으로 제한될 수 있다.

추가적인 예에 따른, 다른 예시적 실시예에서, 변형 프로파일은 목표 피크 온도 T_P 및 온도에서의시간 t_atT를 포함하는 감소된 열 싸이클 파라미터들의 세트에 근거하여, 웨이퍼의 적어도 하나의 지점에 대한 가열 부분(602) 및 유지 부분(604)에 걸쳐 정의된다. 더 특별하게는, 가열 부분(602)에 대한 상기 변형 프로파일은 최소의 진동을 제공하는 유한 요소 예측(finite element predictions)에 근거하는 일반적인 프로파일을 따르며, 유지 부분의 상기 변형 프로파일은 상기 피크 온도가 도달되는 시점에 존재하는 웨이퍼 변형을 지속한다. 전기 에너지가 과도 에너지 파워 시스템(292)으로부터 플래시 램프(183)를 통해 방전되는 속도는 상기 피크 온도가 도달되어 상기 온도에서의시간 간격이 성취될 때까지 사용자 정의 범주 또는 설정된 범주 내에서 상기 예측된 변형 및 측정된 변형 프로파일 사이에서 상기 이탈을 유지하도록 조절된다.

도 1 및 2를 다시 참조하여, 비록 오직 단일의 플래시 램프(183)가 예시적인 목적으로 위에서 설명되었지만, 필요하다면, 상기 상면 방사조도 시스템(180)은 4개의 개별 제어가능한 플래시 램프들(182, 183, 185, 및 187)을 포함할 수 있으며, 여기서 각각은 개별 제어가능한 상면 가열 파워 서플라이 시스템들(189, 191, 193, 및 195)을 구비한다. 상기 개별 제어가능한 상면 가열 파워 서플라이 시스템들(189, 193, 및 195)은 위에서 설명된 상면 가열 파워 서플라이 시스템(191)과 동일할 수 있다.

대안적으로, 다른 실시예에서, 자신의 고속 파워 증폭기를 포함하는 각각의 상면 가열 파워 서플라이 시스템들(189, 191, 193, 및 195)은 생략될 수 있으며, 통합된 PCT 공개 번호 WO 2008/131513 또는 초기에 통합된 US 특허 출원 공개 번호 US 2007/0069161에서 개시된 파워 제어 회로들과 동일한 파워 제어 회로로 대체될 수 있다. 이러한 대안은 고전압 파워 서플라이 회로의 하드웨어 수정을 요구함이 없이, 장점적으로 상기 PCT 또는 US 설명들에 따라 구성될 수 있는 기존의 열처리 장치의 소프트웨어 또는 펌웨어 개조가 용이할 수 있다.

도 1, 2, 및 5와 관련하여, 그러한 실시예에서, 상기 열처리 루틴(324)의 블록(530)은 결정된 형상의 방사조도 펄스에 근접하도록 복수의 방사조도 펄스들을 중첩시킴으로써 방사조도 펄스(600)를 생성하기 위해서 상면 방사조도 시스템(080)을 제어하는 프로세서 회로(110)를 구성하도록 수정될 수 있다. 통합된 PCT 공개 번호 WO 2008/131513에서 개시된 상면 방사조도 시스템은 바람직한 펄스 형상에 근접하기 위해 다수의 펄스들을 중첩하도록 이미 구조적으로 구성되지만, 이 PCT 공개에서 개시된 상기 바람직한 펄스 형상은 본 실시예의 바람직한 펄스 형상과는 다르다. WO 2008/131513에서 개시된 바와 같이, 프로세서 회로는 4개의 파워 서플라이 시스템들(189, 191, 193, 및 195)의 각각에 대한 개별 커패시터 뱅크 충전 전압, 및 각각의 상기 파워 서플라이들이 자신의 개별 플래시 램프를 통해 방전을 시작하는 개별 방전 시간을 저장할 수 있다. 각각의 상기 파워 서플라이들은 필요시, 각 커패시터 뱅크 방전에서 파워 비율을 수정하는 가장 기본적인 파워 감소 회로 및 파워 부스트 회로(power boost circuit)를 또한 포함한다. 그러나 WO 2008/131513에서, 모든 커패시터 뱅크들은 통상적으로 2700V의 동일한 전압에서 충전되어, 각 플래시 램프에 의해 효과적으로 생성되는 방사조도 펄스는 동일한 크기를 가지며, 상기 파워 감소 및 파워 부스트 회로들은 오직 폐루프 실시간 피드백 제어를 위해 이용된다. WO 2008/131513의 주요 실시예에서, 플래시 램프들(182 및 187)은 격리된 상기 플래시 램프들의 어떤 하나의 펄스보다 두 배 큰 방사조도 펄스를 공동으로 생성하기 위해서 시간 t=0에 동시에 방전된다; 그 다음, 플래시 램프(183)는 시간 t=0.8ms 후에 방전되고, 플래시 램프(185)는 시간 t=1.8ms 후에 방전된다. 대조적으로, 본 실시예에서, 충전 전압들 및 방전 시간들은 변경된다. 특히, 플래시 램프(182)에 대한 커패시터 뱅크는 제 1 전압 V₁<<V_MAX으로 충전된다, 여기서 V_MAX는 상기 커패시터 뱅크의 최대 충전 전압(이 경우, 2700V)이다; 플래시 램프(187)에 대한 커패시터 뱅크는 V₁<V₂<<V_MAX와 같은 제 2 전압 V₂으로 충전된다; 플래시 램프(183)에 대한 커패시터 뱅크는 V_MAX으로 충전된다; 그리고 플래시 램프(185)에 대한 커패시터 뱅크는 V₁<V₂<V₃<<V_MAX와 같은 제 3 전압 V₃으로 충전된다. 시간 t₀에서 플래시 램프(182)의 방전은 비교적 작은 방사조도 펄스를 생성하기 위해 시작된다. 시간 t_a > t₀에서, 제 1 방사조도 펄스가 자신의 방전을 완료되기 전에, 상기 플래시 램프(187)의 방전은 그 크기가 상기 제 1 펄스의 크기보다 약간 큰 제 2 펄스를 생성하기 위해 시작되지만, 각 플래시 램프가 생성할 수 있는 최대 크기보다는 여전히 더 작다. 시간 t_b>t_a에서, 제 2 방사조도 펄스가 자신의 방전을 완료하기 전에, 플래시 램프(183)의 방전은 그 크기가 제 1 펄스 또는 제 2 펄스의 크기보다 상당히 큰 제 3 펄스를 생성하기 위해 시작된다. 시간 t_c>t_b에서, 제 3 방사조도 펄스가 자신의 방전을 완료하기 전에, 플래시 램프(185)의 방전은 그 크기가 제 1 펄스 또는 제 2 펄스의 크기보다 약간 큰 제 4 펄스를 생성하기 위해 시작되지만, 상기 제 3 펄스의 크기보다 작다. 상기 4개의 펄스들 중 각 하나는 다른 4개의 펄스들 중 적어도 하나와 일시적으로 중첩하여, 상기 4개의 펄스들은 단일 방사조도 펄스를 형성하도록 효과적으로 중첩한다. 제 1 및 제 2 펄스들, 및 제 3 펄스의 리딩 엣지(leading edge)는 방사조도 펄스(600)의 가열 부분(602)에 근접하도록 중첩하며, 반면, 제 3 펄스의 테일링 엣지(trailing edge)는 방사조도 펄스의 유지 부분(604)에 근접하도록 제 4 펄스와 중첩한다.

다른 유사한 실시예에서, 플래시 램프(183)에 대한 커패시터 뱅크는 제 1 전압 V₁<<V_MAX로 충전된다, 여기서 V_MAX는 상기 커패시터 뱅크의 최대 충전 전압(이 경우, 2700V)이다; 플래시 램프(185)에 대한 커패시터 뱅크는 V₁<V₂<<V_MAX 와 같은 제 2 전압 V₂으로 충전된다; 그리고 플래시 램프(182 및 187)에 대한 커패시터 뱅크들은 V₁<V₂<V₃<<V_MAX 와 같은 동일한 제 3 전압 V₃에 모두 충전된다. 시간 t₀에서 플래시 램프(183)의 방전은 비교적 작은 방사조도 펄스를 생성하기 위해 시작된다. 시간 t_a > t₀에서, 제 1 방사조도 펄스가 자신의 방전을 완료되기 전에, 상기 플래시 램프(185)의 방전은 그 크기가 상기 제 1 펄스의 크기보다 약간 큰 제 2 펄스를 생성하기 위해 시작되지만, 각 플래시 램프가 생성할 수 있는 최대 크기보다는 여전히 더 작다. 시간 t_b>t_a에서, 제 2 방사조도 펄스가 자신의 방전을 완료하기 전에, 플래시 램프들(182 및 187)의 동시 방전은 그 크기가 제 1 펄스 또는 제 2 펄스의 크기보다 상당히 큰 제 3 펄스를 생성하기 위해 시작된다. 방사조도 펄스(600)의 가열 부분(602) 및 유지 부분(604)에 근접하기 위해서, 상기 3개의 펄스들 중 각 하나는 다른 3개의 펄스들 중 적어도 하나와 일시적으로 중첩하여, 상기 3개의 펄스들은 단일 방사조도 펄스를 형성하도록 효과적으로 중첩한다.

바로 위에서 설명된 두 유사한 실시예들에서, 프로세서 회로(110)는 각각의 개별 웨이퍼 공진 주파수의 각 주기와 동일하지 않은 복수의 방사조도 펄스의 임의의 두 시작(commencement) 사이의 개별 간격을 발생시키는 방사조도 시스템을 제어하도록 구성된다.

필요하다면, 상기 파워 서플라이 시스템들(189, 191, 193, 및 195)의 파워 감소 및 부스트 회로들은 저항을 통해 자신의 공급된 전기적 방전의 일부를 발산(dissipate)함으로써 펄스를 약화시키거나, 또는 자신의 주요 방전 경로보다, 더 낮은 인덕턴스 전기적 경로를 통해서 자신의 공급된 전기적 방전의 방향을 바꿈으로써 펄스의 상승률을 부스트(boost)시키는 프로세서 회로(110)에 의해서 또한 제어될 수 있다. 비록 WO 2008/131513이 방사조도 펄스의 실시간 폐루프 피드백 제어를 위해 이러한 펄스 수정을 개시하지만, 본 실시예에서, 상기 파워 감소 및 부스트 회로들은 오직 4개의 플래시 램프들(182, 183, 185, 및 187)을 이용하여 쉽게 형성될 수 있는 펄스 형상들의 범위를 확대하기 위해서, 중첩하게 될 펄스들의 초기 형성을 위해 전략적으로 사용될 수 있다. 대안적으로, 더 많은 수의 작은 플래시 램프들은 더 많은 수의 더 작은 펄스들을 바람직한 펄스 형상으로 더 쉽게 중첩하기 위해서 대체될 수 있다. 이러한 실시예들은 바람직하게는 웨이퍼가 방사되는 방사조도 플럭스에서 임의의 공간적 비-균일성(spatial non-uniformity)을 회피하거나 또는 최소화하기 위해 설계될 수 있다. 공동으로 소유된 U.S. 특허 번호 6,303,411에서 더 상세히 논의된 바와 같이, 공간적으로 비-균일한 방사조도는 웨이퍼의 디바이스면에 걸쳐 있는 측면 온도 구배(lateral thermal gradients)를 유발하는데, 그것은 결정면 저하(crystal plane slippage) 또는 결정 격자 파손(crystal lattice breakage), 휨(warpage), 결함 발생, 또는 비-균일한 성능-관련 특성들과 같은 다수의 문제들을 일으키는 경향이 있을 수 있다. 추가로, 디바이스면의 비-균일한 방사조도는 웨이퍼의 직경-모드(diameter-mode) 공진 주파수들을 불필요하게 자극하는 경향이 있을 수 있다.

도 6을 다시 참조하여, 다른 예시적인 실시예에서, 프로세서 회로(110)는 웨이퍼의 근본적인 진동 모드(fundamental vibrational mode) 주기의 약 1/8과 약 1/2 사이의 기간을 갖는 가열 부분(602)을 발생하도록 구성될 수 있다. 본 실시예에서, 근본적인 원형 진동 모드(0,1)는 약 8.8ms 주기에 해당하는 약 113Hz의 공진 주파수를 가지며, 따라서 위 범위는 약 1.1ms와 약 4.4ms 사이의 가열 부분 기간에 해당한다는 것을 되짚어 본다. 따라서, 본 실시예에서, 상기 프로세서 회로(110)는 약 1.2ms와 약 4.2ms 사이 기간을 갖는 가열 부분을 발생하도록 구성된다.

마찬가지로, 다른 대안적 실시예에서, 프로세서 회로(110)는 웨이퍼의 열 시상수의 약 1/10 배와 약 4 배 사이의 기간을 갖는 가열 부분(602)을 발생하도록 구성된다. 본 실시예에서, 웨이퍼의 열 전도 시간으로도 지칭되는 상기 웨이퍼의 열 시상수는 열이 디바이스 면(122)으로부터 웨이퍼의 두께를 통해 이동하는데 필요한 시간을 의미하며, 실온에서 실리콘 반도체 웨이퍼에 대해 통상적으로 약 15ms이다 (비록, 열 시간 "상수"는 실제로 온도에 따라 변할 수 있지만). 따라서 본 실시예에서, 프로세서 회로는 약 1.5ms와 60ms 사이의 기간을 갖는 가열 부분(602)을 발생하도록 구성된다.

더 일반적으로는, 특정 실시예들이 설명되고 예시되었지만, 그 실시예들은 오직 본 발명의 예시적인 것으로 간주되어야 하며, 본 발명을 한정하고자 함이 아니라 첨부된 청구항들에 따라 이해되어야 한다.

Claims

열 사이클 동안 워크피스가 노출될 조사 펄스의 형상을 결정하는 방법으로서,
a) 프로세서 회로에 의해, 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 단계와; 그리고
b) 상기 프로세서 회로에 의해, 조사 펄스의 가열 부분의 형상을 결정하는 단계를 포함하며,
상기 결정 단계는 워크피스가 조사 펄스에 노출될 때 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화하는 것을 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,
상기 워크피스는 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하고, 상기 조사 펄스의 가열 부분의 형상을 결정하는 단계는 디바이스 면이 조사 펄스에 노출될 때 공진 주파수에서 웨이퍼의 진동을 최소화하기 위해 반도체 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 주파수-영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하도록 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 상기 적어도 하나의 파라미터를 최적화하는 단계를 포함하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
상기 최적화하는 단계는 가열 부분이 상기 웨이퍼의 기본 진동의 주기의 약 1/8 및 1/2 사이의 기간을 갖도록 하는 것을 특징으로 하는 방법.
제 3 항에 있어서,
상기 최적화하는 단계는 상기 가열 부분이 약 1.2ms와 4.2ms 사이의 기간을 갖도록 하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
상기 최적화하는 단계는 상기 가열 부분이 상기 웨이퍼의 열적 시정수의 약 1/10과 4배 사이의 기간을 갖도록 하는 것을 특징으로 하는 방법.
제 5 항에 있어서,
상기 최적화하는 단계는 상기 가열 부분이 약 1.5ms와 약 60ms 사이의 기간을 갖도록 하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
상기 최적화하는 단계는 상기 조사 펄스의 가열 부분의 상승 속도와 관련된 플럭스 프로파일 모델의 대역폭 파라미터를 최적화하는 것을 포함하는 것을 특징으로 하는 방법.
제 7 항에 있어서,
상기 플럭스 프로파일 모델은 비선형 함수를 포함하는 것을 특징으로 하는 방법.
제 8 항에 있어서,
상기 플럭스 프로파일 모델은 지수 함수의 클래스로부터의 함수를 포함하는 것을 특징으로 하는 방법.
제 8 항에 있어서,
상기 플럭스 프로파일 모델은 S 자형 함수의 클래스로부터의 함수를 포함하는 것을 특징으로 하는 방법.
제 7 항에 있어서,
상기 플럭스 프로파일 모델은 함수를 포함하며, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 방법.
제 7 항에 있어서,
상기 플럭스 프로파일 모델은 함수를 포함하며, 시간 도메인에서 이 함수의 변화 속도는 적어도, 이 함수의 값이 그의 피크 값의 95%에 도달하는 때까지 시작으로부터 단조 증가하는 것을 포함하는 것을 특징으로 하는 방법.
제 7 항에 있어서,
상기 플럭스 프로파일 모델은 다음 형태의 함수를 포함하는 것을 특징으로 방법.

여기서,
Q (t, c, a)는 시간 t 및 파라미터 a와 c의 함수로 조사 플럭스이다;
a 는 대역폭 파라미터이다;
c는 가열 부분의 피크 크기와 관련된 스케일링 파라미터이다;
e는 오일러 수이다, 그리고
K는
로 정의되며,
은 위치, 시작에서 피크 규모로의 가열 부분의 상승 시간이다.
제 7 항에 있어서,
상기 플럭스 프로파일 모델은 다음 형태의 함수를 포함하는 것을 특징으로 하는 방법.

여기서,
Q (t, c, a)는 시간 t와 파라미터 a 및 c의 함수로 조사 플럭스이다.
a 는 폭 파라미터이다.
c는 가열 부분의 피크 크기와 관련된 스케일링 파라미터이다.
e는 오일러 수이다.
K는
로 정의된다.
제 7 항에 있어서,
상기 조사 펄스의 가열 부분의 피크 크기와 관련된 플럭스 프로파일 모델의 스케일링 파라미터의 값을 확인하는 것을 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,
상기 조사 펄스의 개시와 피크 크기 사이의 시간 간격을 나타내는 플럭스 프로파일 모델의 상승 시간 파라미터의 값을 확인하는 것을 포함하는 것을 특징으로 하는 방법.
제 15 항에 있어서,
플럭스 프로파일 모델은 적어도 하나의 파라미터를 포함하는 복수의 플럭스 프로파일 모델 파라미터를 가지며, 상기 최적화하는 것은 프로파일 모델과 플럭스 프로파일 모델 파라미터값의 초기 설정에 대응하는 가열 부분을 포함하는 조사 펄스의 적용에서 발생할 웨이퍼에서의 효과를 추정하는 것을 포함하는 것을 특징으로 하는 방법.
제 17 항에 있어서,
상기 효과를 추정하는 것은 웨이퍼 깊이 Z와 시간 t의 함수로서 웨이퍼의 온도
를 추정하는 것을 포함하는 것을 특징으로 하는 방법.
제 17 항에 있어서,
상기 효과를 추정하는 것은 디바이스 면 온도
와 웨이퍼의 기판 측 온도
를 추정하는 것을 포함하는 것을 특징으로 하는 방법.
제 19 항에 있어서,
상기 효과를 추정하는 것은 디바이스 면 피크 온도
와 웨이퍼의 기판 측 최대 온도
를 추정하는 것을 포함하는 것을 특징으로 하는 방법.
제 19 항에 있어서,
상기 효과를 추정하는 것은 온도에서의 시간 간격
을 추정하는 것을 포함하며, 상기 간격에서 디바이스 면 온도
는 디바이스 면 피크 온도
, 상기 온도에서의 시간 간격의 시작 시간 Ts및 종료 시간 Te로부터 소정 범위 내에 있게 되는 것을 특징으로 하는 방법.
제 17 항에 있어서,
상기 최적화하는 것은 추정된 효과와 열 사이클 파라미터에 의해 특정된 열 사이클 요건들과의 사이의 오류를 최소화하는 것을 포함하는 것을 특징으로 하는 방법.
제 22 항에 있어서,
상기 최소화하는 것은 추정된 효과와 열 사이클 요건들 사이의 오류 항목 및 조사 펄스의 가열 부분의 모델의 플럭스 프로파일의 적어도 하나의 파라미터와 관련된 플럭스 프로파일 모델 파라미터 항목을 포함하는 오류 측정을 최소화하는 것을 특징으로 하는 방법.
제 23 항에 있어서,
상기 최소화하는 것은 추정된 효과와 열 사이클 파라미터에 의해 특정된 열 사이클 요건들 사이의 오류를 계산하는 것을 포함하는 것을 특징으로 하는 방법.
제 24 항에 있어서,
상기 효과를 추정하는 것은:
적어도 디바이스 면 피크 온도
, 웨이퍼의 기판 측 최대 온도
및 디바이스 면 온도
가 디바이스 면 피크 온도
로부터 소정 범위 내에 있게 될 온도에서의 시간 간격
을 추정하는 것과,
상기 열 사이클 파라미터들을 수신 - 이는 적어도 웨이퍼의 디바이스 면 피크 온도
, 웨이퍼의 기판측 최대 온도
및 디바이스 면 온도
가 웨이퍼에 대한 조사 펄스의 적용으로부터 기인할 디바이스 면 피크 온도
로부터 소정 범위 내에 있어야만 하는 온도에서의 시간 간격
를 수신하는 것을 함한다 - 하는 것과;
상기 플럭스 프로파일 모델 파라미터의 초기값은 적어도 조사 펄스의 가열 부분의 상승 속도와 관련된 대역폭 파라미터 a와, 가열 부분의 피크 크기와 관련된 스케일링 파라미터 c 와, 가열 부분의 시작과 가열 부분의 피크 크기 사이의 시간 간격
를 포함하며;
상기 오류 측정을 계산하는 것을 포함하며, 상기 계산은 오류 측정

을

로서 계산하며, 여기서 상기 W_I, W₂, W₃ 및 W₄는 가중 계수인 것을 특징으로 하는 방법.
제 24 항에 있어서,
상기 플럭스 프로파일 모델 파라미터 값의 새로운 세트를 선택하는 것과;
상기 플럭스 프로파일 모델과 플럭스 프로파일 모델 파라미터 값의 새로운 세트를에 대응하는 조사 펄스의 적용으로부터 기인하는 상기 웨이퍼에서의 효과를 추정하는 것과;
상기 추정된 효과와 상기 열 사이클 파라미터에 의해 특정된 열 사이클 요건들 사이의 오류에 해당하는 오류 측정을 계산하는 것과;
상기 플럭스 프로파일 모델 파라미터 값의 새로운 세트를 선택, 상기 웨이퍼 에서의 효과의 추정 및 각 플럭스 프로파일 모델 파라미터에 대한 가능한 값들의 범위에 걸친 오류 측정을 반복하는 것과;
상기 최소의 계산된 오류 측정 및 플럭스 프로파일 모델 파라미터 값의 그의 관련 세트를 식별하는 것을 포함하는 것을 특징으로 하는 방법.
제 26 항에 있어서,
적어도 상기 최소의 계산된 오류 측정 및 상기 최소의 계산된 오류 측정과 관련된 플럭스 모델 파라미터의 세트를 둘러싼 플럭스 모델 파라미터 값들에 대한 계산된 오류 측정들을 포함하는 완만한 오류 하이퍼 표면를 생성하기 위해 오류 측정값들을 보간하는 것과; 그리고
최적의 플럭스 프로파일 모델 파라미터값들로서, 상기 완만한 오류 하이퍼 표면에 최소 오류 측정값과 관련된 플럭스 프로파일 모델 파라미터 값들의 세트를 식별하는 것을 더 포함하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
프로세서 회로로, 상기 펄스의 가열 부분을 바로 따르는 조사 펄스의 유지 부분의 형상을 결정하는 것을 더 포함하는
제 28 항에 있어서,
상기 열 사이클 파라미터들을 수신하는 것은 적어도 웨이퍼의 디바이스 면 피크 온도
및 디바이스 면 온도
가 디바이스 면 피크 온도
로 부터 미리 정의된 범위 내에서 유지해야하는 시간에서의 온도 간격
을 수신하는 것을 포함하며, 여기서 상기 조사 펄스의 가열 부분의 형상을 결정하는 것은 피크 디바이스 면 온도
로 디바이스 면을 가열하는 가열하기 위해 가열부분 펄스 형상을 결정하는 것을 포함하고, 상기 유지 부분의 형상을 결정하는 것은 시간에서의 온도 간격
에 대한 디바이스 면 피크 온도
로 부터 미리 정의된 범위 내에서 디바이스 면 온도
를 유지하기 위한 유지 부분 펄스 형상을 결정하는 것을 포함하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
상기 웨이퍼에 입사되는 조사 펄스를 생성하는 것을 더 포함하는 것을 특징으로 하는 방법.
제 30 항에 있어서,
상기 조사 펄스를 생성하는 것은 상기 조사 펄스의 결정된 형상을 근사화 하기 위해 복수의 조사 펄스들을 중첩(superposing) 시키는 것을 포함하는 것을 특징으로 하는 방법.
제 31 항에 있어서,
상기 복수의 조사 펄스중 2개의 시작 사이에서의 각 간격은 웨이퍼의 공진 주파수들중 각 하나의 각 기간과 같지 않은 것을 특징으로 하는 방법.
제 30 항에 있어서,
상기 조사 펄스를 생성하는 것은 적어도 하나의 플래시 램프와 전기적으로 통신하는 전류 증폭기를 제어하는 것을 포함하는 것을 특징으로 하는 방법.
제 33 항에 있어서,
상기 전류 증폭기를 제어하는 것은 스위치 모드 전원 공급 장치를 제어하는 것을 포함하는 것을 특징으로 하는 방법.
제 33 항에 있어서,
상기 제어하는 것은 웨이퍼의 공진 주파수에서 무시할 노이즈을 갖는 전류 증폭기를 제어하는 것을 포함하는 것을 특징으로 하는 방법.
제 30 항에 있어서,
더 포함하는 조사 펄스 동안 실시간으로 웨이퍼 상에서의 조사 펄스의 효과를 모니터링하고, 모니터링된 효과에 응답하여 조사 펄스를 수정하는 것을 더 포함하는 것을 특징으로 하는 방법.
제 36 항에 있어서,
상기 모니터링은 조사 펄스 동안 웨이퍼의 표면 온도를 모니터링하는 것을 포함하는 것을 특징으로 하는 방법.
제 36 항에 있어서,
상기 모니터링은 조사 펄스 동안 웨이퍼의 변형을 모니터링하는 것을 포함하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
상기 웨이퍼는 300 mm 직경 반도체 웨이퍼를 포함하고, 상기 웨이퍼의 공진 주파수들은 약 113 Hz (모드 (0,1)), 476 Hz에서 (모드 (0,2)), 1080 Hz (모드 (0,3))의 원형 진동 모드 주파수들을 포함하는 것을 특징으로 하는 방법.
열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 장치로서, 상기 장치는 프로세서 회로를 포함하며,
상기 프로세서는:
a) 열 사이클의 요건들을 특정하는 열 사이클 파라미터를 수신하고; 그리고
b) 워크피스가 조사 펄스에 노출될 때 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화하도록 구성된 것을 특징으로 장치.
제 40 항에 있어서,
상기 워크피스는 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하고,
상기 프로세서 회로는 상기 조사 펄스의 가열 부분의 형상을 결정하는 단계는 디바이스 면 이 조사 펄스에 노출될 때 공진 주파수에서 웨이퍼의 진동을 최소화하기 위해 반도체 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하도록 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 상기 적어도 하나의 파라미터를 최적화하도록 구성된 것을 특징으로 하는 장치.
제 41 항에 있어서,
상기 프로세서 회로는 가열 부분이 상기 웨이퍼의 기본 진동의 주기의 약 1/8 및 1/2 사이의 기간을 갖도록 구성된 것을 특징으로 하는 장치.
제 42 항에 있어서,
상기 프로세서 회로는 상기 가열 부분이 약 1.2ms와 4.2ms 사이의 기간을 갖도록 하는 것을 특징으로 하는 장치.
제 41 항에 있어서,
상기 프로세서 회로는 상기 가열 부분이 상기 웨이퍼의 열적 시정수의 약 1/10과 4배 사이의 기간을 갖도록 하는 것을 특징으로 하는 장치.
제 44 항에 있어서,
상기 프로세서 회로는 상기 가열 부분이 약 1.5ms와 약 60ms 사이의 기간을 갖도록 하는 것을 특징으로 하는 장치.
제 41 항에 있어서,
상기 프로세서 회로는 상기 조사 펄스의 가열 부분의 상승 속도와 관련된 플럭스 프로파일 모델의 대역폭 파라미터를 최적화하도록 구성된 것을 특징으로 하는장치.
제 46 항에 있어서,
상기 플럭스 프로파일 모델은 비선형 함수를 포함하는 것을 특징으로 하는 장치.
제 47 항에 있어서,
상기 플럭스 프로파일 모델은 지수 함수의 클래스로부터의 함수를 포함하는 것을 특징으로 하는 장치.
제 47 항에 있어서,
상기 플럭스 프로파일 모델은 S 자형 함수의 클래스로부터의 함수를 포함하는 것을 특징으로 하는 장치.
제 46 항에 있어서,
상기 플럭스 프로파일 모델은 함수를 포함하며, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 장치.
제 46 항에 있어서,
상기 플럭스 프로파일 모델은 함수를 포함하며, 시간 도메인에서 이 함수의 변화 속도는 적어도, 이 함수의 값이 그의 피크 값의 95%에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 장치.
제 46 항에 있어서,
상기 플럭스 프로파일 모델은 다음 형태의 함수를 포함하는 것을 특징으로 하는 장치.

여기서,
Q (t, c, a)는 시간 t 및 파라미터 a와 c의 함수로 조사 플럭스 이다.
a 는 대역폭 파라미터이다.
c는 가열 부분의 피크 크기와 관련된 스케일링 파라미터이다.
e는 오일러 수이다.
K는
로 정의되며,
은 위치, 시작에서 피크 규모로의 가열 부분의 상승 시간이다.
제 46 항에 있어서,
상기 플럭스 프로파일 모델은 다음 형태의 함수를 포함하는 것을 특징으로 하는 장치.

여기서,
Q (t, c, a)는 시간 t와 파라미터 a 및 c의 함수로 조사 플럭스이다.
a 는 폭 파라미터이다.
c는 가열 부분의 피크 크기와 관련된 스케일링 파라미터이다.
e는 오일러 수이다.
K는
로 정의된다.
제 46 항에 있어서,
상기 프로세서 회로는 상기 조사 펄스의 가열 부분의 피크 크기와 관련된 플럭스 프로파일 모델의 스케일링 파라미터의 값을 확인하도록 구성된 것을 특징으로 하는 장치.
제 54 항에 있어서,
상기 프로세서 회로는 상기 조사 펄스의 개시와 피크 크기 사이의 시간 간격을 나타내는 플럭스 프로파일 모델의 상승 시간 파라미터의 값을 확인하도록 구성된 것을 특징으로 하는 장치.
제 41 항에 있어서,
플럭스 프로파일 모델은 적어도 하나의 파라미터를 포함하는 복수의 플럭스 프로파일 모델 파라미터를 가지며,
상기 프로세서 회로는 프로파일 모델과 플럭스 프로파일 모델 파라미터값의 초기 설정에 대응하는 가열 부분을 포함하는 조사 펄스의 적용에서 발생할 웨이퍼에서의 효과를 추정하도록 구성된 것을 특징으로 하는 장치.
제 56 항에 있어서,
상기 프로세서 회로가 추정하는 상기 웨이퍼 상에서의 상기 효과는 웨이퍼 깊이 z와 시간 t의 함수로서 웨이퍼의 온도
를 포함하는 것을 특징으로 하는 장치.
제 56 항에 있어서,
상기 프로세서 회로가 추정하는 상기 웨이퍼 상에서의 상기 효과는 디바이스 면 온도
와 웨이퍼의 기판 측 온도
를 포함하는 것을 특징으로 하는 장치.
제 58 항에 있어서,
상기 프로세서 회로가 추정하는 상기 웨이퍼 상에서의 상기 효과는 디바이스 면 피크 온도
와 웨이퍼의 기판 측 최대 온도
를 포함하는 것을 특징으로 하는 장치.
제 59 항에 있어서,
상기 프로세서 회로가 추정하는 상기 웨이퍼 상에서의 상기 효과는 온도에서의 시간 간격
을 더 포함하며, 상기 간격에서 디바이스 면 온도
는 디바이스 면 피크 온도
, 상기 온도에서의 시간 간격의 시작 시간 Ts및 종료 시간 Te로부터 소정 범위 내에 있게 되는 것을 특징으로 하는 장치.
제 56 항에 있어서,
상기 프로세서 회로는 상기 추정된 효과와 열 사이클 파라미터에 의해 특정된 열 사이클 요건들과의 사이의 오류를 최소화하도록 구성된 것을 특징으로 하는 장치.
제 56 항에 있어서,
상기 프로세서 회로는 상기 추정된 효과와 열 사이클 요건들 사이의 오류 항목 및 조사 펄스의 가열 부분의 모델의 플럭스 프로파일의 적어도 하나의 파라미터와 관련된 플럭스 프로파일 모델 파라미터 항목을 포함하는 오류 측정을 최소화하도록 구성된 것을 특징으로 하는 장치.
제 62 항에 있어서,
상기 프로세서 회로는 상기 추정된 효과와 열 사이클 파라미터에 의해 특정된 열 사이클 요건들 사이의 오류를 계산하도록 구성된 것을 특징으로 하는 장치.
제 63 항에 있어서,
상기 프로세서 회로가 추정하는 상기 웨이퍼 상에서의 상기 효과는:
적어도 디바이스 면 피크 온도
, 웨이퍼의 기판 측 최대 온도
및 디바이스 면 온도
가 디바이스 면 피크 온도
로부터 소정 범위 내에 있게 될 온도에서의 시간 간격
을 포함하고;
상기 프로세서가 수신할 열 사이클 파라미터들은 적어도 웨이퍼의 디바이스 면 피크 온도
, 웨이퍼의 기판측 최대 온도
및 디바이스 면 온도
가 웨이퍼에 대한 조사 펄스의 적용으로부터 기인할 디바이스 면 피크 온도
로부터 소정 범위 내에 있어야만 하는 온도에서의 시간 간격
을 포함하며;
상기 플럭스 프로파일 모델 파라미터의 초기값은 적어도 조사 펄스의 가열 부분의 상승 속도와 관련된 대역폭 파라미터 a와, 가열 부분의 피크 크기와 관련된 스케일링 파라미터 c 와, 가열 부분의 시작과 가열 부분의 피크 크기 사이의 시간 간격
를 포함하며;
상기 오류 측정을 계산하는 것을 포함하며, 상기 계산은 오류 측정

을

로서 계산하며, 여기서 상기 W_I, W₂, W₃ 및 W₄는 가중 계수인 것을 특징으로 하는 장치.
제 63 항에 있어서,
상기 프로세서 회로는:
상기 플럭스 프로파일 모델 파라미터 값의 새로운 세트를 선택하고;
상기 플럭스 프로파일 모델과 플럭스 프로파일 모델 파라미터 값의 새로운 세트들에 대응하는 조사 펄스의 적용으로부터 기인하는 상기 웨이퍼에서의 효과를 추정하고;
상기 추정된 효과와 상기 열 사이클 파라미터에 의해 특정된 열 사이클 요건들 사이의 오류에 해당하는 오류 측정을 계산하고;
상기 플럭스 프로파일 모델 파라미터 값의 새로운 세트를 선택, 상기 웨이퍼 에서의 효과의 추정 및 각 플럭스 프로파일 모델 파라미터에 대한 가능한 값들의 범위에 걸친 오류 측정을 반복하고; 그리고
상기 최소의 계산된 오류 측정 및 플럭스 모델 파라미터 값의 그의 관련 세트를 식별하도록 더 구성된 것을 특징으로 하는 장치.
제 65 항에 있어서,
상기 프로세서 회로는:
적어도 상기 최소의 계산된 오류 측정 및 상기 최소의 계산된 오류 측정과 관련된 플럭스 모델 파라미터의 세트를 둘러싼 플럭스 모델 파라미터 값들에 대한 계산된 오류 측정들을 포함하는 완만한 오류 하이퍼 표면를 생성하기 위해 오류 측정값들을 보간하고; 그리고
최적의 플럭스 프로파일 모델 파라미터값들로서, 상기 완만한 오류 하이퍼 표면에 최소 오류 측정값과 관련된 플럭스 프로파일 모델 파라미터 값들의 세트를 식별하도록 더 구성된 것을 특징으로 하는 장치.
제 41 항에 있어서,
상기 프로세서 회로는 상기 펄스의 가열 부분을 바로 따르는 조사 펄스의 유지 부분의 형상을 결정하도록 더 구성된 것을 특징으로 하는 장치.
제 67 항에 있어서,
상기 프로세서 회로가 수신하는 열 사이클 파라미터들은 적어도 웨이퍼의 디바이스 면 피크 온도
및 디바이스 면 온도
가 디바이스 면 피크 온도
로 부터 미리 정의된 범위 내에서 유지해야하는 시간에서의 온도 간격
을 포함하며,
상기 프로세서 회로는 피크 디바이스 면 온도
로 디바이스 면을 가열하기 위해 가열부분 펄스 형상을 결정함으로써 상기 조사 펄스의 가열 부분의 형상을 결정하며;
상기 프로세서 회로는 시간에서의 온도 간격
에 대한 디바이스 면 피크 온도
로 부터 미리 정의된 범위 내에서 디바이스 면 온도
를 유지하기 위한 유지 부분 펄스 형상을 결정함으로써 상기 유지 부분의 형상을 결정하는 것을 특징으로 하는 장치.
제 41 항에 있어서,
상기 프로세서 회로와 통신하는 조사 시스템을 더 포함하며, 상기 프로세서 회로는 상기 조사 시스템을 제어하여 상기 웨이퍼에 입사되는 조사 펄스를 생성하도록 하는 것을 특징으로 하는 장치.
제 69 항에 있어서,
상기 프로세서 회로는 상기 조사 시스템을 제어하여 상기 조사 펄스의 결정된 형상을 근사화하기 위해 복수의 조사 펄스들을 중첩(superposing)시키도록 하는 것을 특징으로 하는 장치.
제 70 항에 있어서,
상기 프로세서 회로는 상기 조사 시스템을 제어하여 상기 복수의 조사 펄스중 2개의 시작 사이에서의 각 간격이 웨이퍼의 공진 주파수들중 각 하나의 각 기간과 같지 않게 하는 것을 특징으로 하는 장치.
제 69 항에 있어서,
상기 조사 시스템은 적어도 하나의 플래시 램프와 전기적으로 통신하는 전류 증폭기를 포함하며, 상기 프로세서 회로는 조사 펄스를 생성하도록 전류 증폭기를 제어하는 것을 특징으로 하는 장치.
제 72 항에 있어서,
상기 전류 증폭기는 스위치 모드 전원 공급 장치를 포함하는 것을 특징으로 하는 장치.
제 72 항에 있어서,
상기 전류 증폭기는 웨이퍼의 공진 주파수에서 무시할 노이즈을 갖는 특징으로 하는 장치.
제 69 항에 있어서,
상기 프로세서 회로와 통신하는 모니터링 시스템을 더 포함하며,
상기 프로세서는 상기 조사 펄스 동안 실시간으로 웨이퍼 상에서의 조사 펄스의 효과를 모니터링하도록 상기 모니터링 시스템과 협력하며, 상기 프로세서 회로는 상기 모니터링된 효과에 응답하여 조사 펄스를 수정하는 것을 특징으로 하는 장치.
제 75 항에 있어서,
상기 모니터링 시스템은 조사 펄스 동안 웨이퍼의 표면 온도를 측정하는 오도 측정 시스템을 포함하는 것을 특징으로 하는 장치.
제 75 항에 있어서,
상기 모니터링 시스템은 조사 펄스 동안 웨이퍼의 변형을 모니터링하는 웨이퍼 변형 시스템을 포함하는 것을 특징으로 하는 장치.
제 41항에 있어서,
상기 웨이퍼는 300 mm 직경 반도체 웨이퍼를 포함하고, 상기 웨이퍼의 공진 주파수들은 약 113 Hz (모드 (0,1)), 476 Hz에서 (모드 (0,2)),1080 Hz (모드 (0,3))의 원형 진동 모드 주파수들을 포함하는 것을 특징으로 하는 장치.
열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 장치로서,
a) 열 사이클의 요건들을 특정하는 열 사이클 파라미터를 수신하는 수단과; 그리고
b) 조사 펄스의 가열 부분의 형상을 결정하는 수단을 포함하며, 상기 결정 하는 수단은 워크피스가 조사 펄스에 노출될 때 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화하는 수단을 포함하는 것을 특징으로 장치.
제 79 항에 있어서,
상기 워크피스는 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하고,
상기 최적화하는 수단은 디바이스 면이 조사 펄스에 노출될 때 공진 주파수에서 웨이퍼의 진동을 최소화하기 위해 반도체 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하도록 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 상기 적어도 하나의 파라미터를 최적화하는 수단을 포함하는 것을 특징으로 하는 장치.
프로세서 회로로 하여금 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하도록 하는 비일시적인 컴퓨터 판독 가능 매체로서,
상기 비일시적인 컴퓨터 판독 가능 매체는:
a) 상기 프로세서 회로로 하여금, 열 사이클의 요건들을 특정하는 열 사이클 파라미터를 수신하도록 하는 명령어 코드들과; 그리고
b) 상기 프로세서 회로로 하여금, 워크피스가 조사 펄스에 노출될 때 공진 주파수들에서 워크피스의 진동을 최소화하기 위해 워크피스의 공진 주파수들에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하기 위해 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 최적화함으로써 상기 조사 펄스의 가열 부분의 형상을 결정하도록 하는 명령어 코드들을 저장하고 있는 것을 특징으로 하는 비일시적인 컴퓨터 판독 가능 매체.
제 81 항에 있어서,
상기 워크피스는 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하고,
상기 프로세서 회로로 하여금 상기 조사 펄스의 가열 부분의 형상을 결정하도록 하는 명령어 코드들은 상기 프로세서 회로로 하여금, 웨이퍼의 디바이스 면이 조사 펄스에 노출될 때 공진 주파수에서 웨이퍼의 진동을 최소화하기 위해 반도체 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하도록 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 상기 적어도 하나의 파라미터를 최적화하도록 하는 명령어 코드들을 포함하는 것을 특징으로 하는 비일시적인 컴퓨터 판독 가능 매체.
열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 방법으로서,
a) 프로세서 회로로, 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 단계와; 그리고
b) 상기 프로세서 회로로, 상기 조사 펄스의 가열 부분의 형상을 결정하는 단계를 포함하며, 상기 결정하는 단계는 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별하는 것을 포함하며, 상기 플럭스 프로파일 모델은 함수를 포함하며, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 방법.
제 83 항에 있어서,
상기 함수의 시간 영역에서의 변화의 속도는 적어도 이 함수의 값이 그의 피크 값의 95%에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 방법.
제 83 항에 있어서,
상기 워크피스는 상기 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하며, 상기 결정하는 단계는 상기 열 사이클 동안 상기 디바이스 면이 노출될 조사 펄스의 가열 부분의 형상을 결정하는 것을 포함하는 것을 특징으로 하는 방법.
제 83 항에 있어서,
상기 가열 부분은 웨이퍼의 기본 진동 모드 주기의 약 1/8과 1/2 사이의 기간을 갖는 것을 특징으로 하는 방법.
제 86 항에 있어서,
상기 가열 부분은 약 1.2ms와 4.2ms 사이의 기간을 갖는 것을 특징으로 하는 방법.
제 86 항에 있어서,
상기 가열 부분은 상기 웨이퍼의 열적 시정수의 약 1/10과 4배 사이의 기간을 갖도록 구성된 것을 특징으로 하는 방법.
제 88 항에 있어서,
상기 가열 부분은 약 1.5ms와 약 60ms 사이의 기간을 갖는 것을 특징으로 하는 방법.
열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 장치로서, 상기 장치는 프로세서를 포함하며,
상기 프로세서는:
a) 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하고; 그리고
b) 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별함으로써 상기 조사 펄스의 가열 부분의 형상을 결정하며,
상기 플럭스 프로파일 모델은 함수를 포함하고, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 장치.
제 90 항에 있어서,
상기 함수의 시간 도메인에서의 변화 속도는 적어도 이 함수의 값이 그의 피크 값의 95%에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 장치.
제 90 항에 있어서,
상기 워크피스는 상기 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하며, 상기 프로세서 회로는 상기 열 사이클 동안 상기 디바이스 면이 노출될 조사 펄스의 가열 부분의 형상을 결정하는 것을 특징으로 하는 장치.
제 92 항에 있어서,
상기 가열 부분은 웨이퍼의 기본 진동 모드 주기의 약 1/8과 1/2 사이의 기간을 갖는 것을 특징으로 하는 장치.
제 93 항에 있어서,
상기 가열 부분은 약 1.2ms와 4.2ms 사이의 기간을 갖는 것을 특징으로 하는 장치.
제 93 항에 있어서,
상기 가열 부분은 상기 웨이퍼의 열적 시정수의 약 1/10과 4배 사이의 기간을 갖도록 구성된 것을 특징으로 하는 장치.
제 95 항에 있어서,
상기 가열 부분은 약 1.5ms와 약 60ms 사이의 기간을 갖는 것을 특징으로 하는 방법.
열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하는 장치로서,
a) 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 수단과; 그리고
b) 상기 조사 펄스의 가열 부분의 형상을 결정하는 수단은 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별하는 수단을 포함하며,
상기 플럭스 프로파일 모델은 함수를 포함하고, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 장치.
제 97 항에 있어서,
상기 함수의 시간 도메인에서의 변화 속도는 적어도 이 함수의 값이 그의 피크 값의 95%에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 장치.
제 97 항에 있어서,
상기 워크피스는 상기 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하며, 상기 결정하는 수단은 상기 열 사이클 동안 상기 디바이스 면이 노출될 조사 펄스의 가열 부분의 형상을 결정하는 수단을 포함하는 것을 특징으로 하는 장치.
프로세서 회로로 하여금 열 사이클 동안 워크피스가 노출되는 조사 펄스의 형상을 결정하도록 하는 비일시적인 컴퓨터 판독가능 매체로서, 상기 비일시적인 컴퓨터 판독가능 매체는,
a) 프로세서 회로로 하여금 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하도록 하는 명령어 코드들과; 그리고
b) 프로세서 회로로 하여금, 상기 요건들을 만족하도록 상기 조사 펄스의 플럭스 프로파일 모델의 적어도 하나의 파라미터를 식별함으로써 상기 조사 펄스의 가열 부분의 형상을 결정하도록 하는 명령어 코드들을 저장하며,
상기 플럭스 프로파일 모델은 함수를 포함하고, 시간 도메인에서의 이 함수의 변화 속도는 적어도, 함수의 값이 그 피크 값의 25 %에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체.
제 100 항에 있어서,
상기 함수의 변화 속도는 적어도 이 함수의 값이 그의 피크 값의 95%에 도달하는 때까지 시작으로부터 단조 증가하는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체.
제 101 항에 있어서,
상기 워크피스는 상기 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하며,
상기 프로세서 회로로 하여금 가열 부분의 형상을 결정하도록 하는 명령어 코드들은 상기 프로세서 회로로 하여금 상기 열 사이클 동안 상기 디바이스 면이 노출될 조사 펄스의 가열 부분의 형상을 결정하도록 하는 명령어 코드들을 포함하는 것을 특징으로 하는 비일시적인 컴퓨터 판독가능 매체.
열 사이클 동안 워크피스가 노출될 조사 펄스를 생성하는 방법으로서,
조사 펄스를 생성하기 위해 아크 램프에 전기 펄스를 공급하도록 웨이퍼의 공진 주파수에서 무시할 수 있는 노이즈를 갖는 전류 증폭기를 포함하는 전원 공급 장치를 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
제 103 항에 있어서,
상기 워크피스는 디바이스 면을 갖는 반도체 웨이퍼를 포함하고, 상기 제어 단계는 웨이퍼의 디바이스 면에 입사되는 조사 펄스를 생성하도록 상기 전원 공급 장치를 제어하는 것을 포함하는 것을 특징으로 하는 방법.
열 사이클 동안 워크피스가 노출될 조사 펄스를 생성하는 장치로서,
프로세서 회로 및 상기 프로세서 회로와 통신하는 조사 시스템을 포함하며,
상기 조사 시스템은 적어도 하나의 아크 램프와 그리고 상기 워크피스의 공진 주파수에서 무시할 있는 노이즈을 갖는 전류 증폭기를 포함하고, 상기 프로세서 회로는 조사 펄스를 생성하기 위해 상기 아크 램프에 전기 펄스를 공급하도록 상기 전류 증폭기를 제어하도록 구성된 것을 특징으로 하는 장치.
제 105 항에 있어서,
상기 워크피스는 디바이스 면을 가지며,
상기 프로세서 회로는 상기 웨이퍼의 디바이스 면에 입사되는 조사 펄스를 생성하도록 상기 전류 증폭기를 제어하도록 구성된 것을 특징으로 하는 장치.
열 사이클 동안 워크피스가 노출될 조사 펄스를 생성하는 장치로서,
상기 워크피스를 조사하는 수단과;
조사 펄스를 생성하기 위해 상기 조사 수단에 전기 펄스를 공급하는 수단과, 상기 전기 펄스 공급 수단은 상기 워크피스의 공진 주파수에서 무시할 수 있는 노이즈를 가지며; 그리고
상기 조사 펄스를 생성하도록 상기 조사 수단에 전기 펄스를 공급하도록 상기 전기 펄스 공급 수단을 제어하는 수단을 포함하는 것을 특징으로 하는 장치.
제 107 항에 있어서
상기 워크피스는 열 사이클 동안 조사 펄스에 노출될 디바이스 면을 갖는 반도체 웨이퍼를 포함하며,
상기 조사 수단은 상기 디바이스 면을 조사하는 수단을 포함하며, 상기 제어 수단은 상기 웨이퍼의 디바이스 면에 입사되는 조사 펄스를 생성하도록 상기 조사 수단에 전기 펄스를 공급하는 수단을 제어하는 수단을 포함하는 것을 특징으로 하는 장치.
열 사이클 동안 워크피스의 조사 펄스로의 노출로부터 기인하는 워크피스의 시간적 온도 진화의 최적 형상을 결정하는 방법으로서,
a) 프로세서 회로로, 상기 열 사이클의 요건들을 특정하는 열 사이클 파라미터들을 수신하는 단계와;
b) 프로세서 회로로, 상기 워크피스의 시간적 진화의 최적 형상을 결정하는 단계를 포함하며,
상기 결정하는 단계는 상기 웨이퍼의 디바이스 면이 조사 펄스에 노출될 때 공진 주파수에서 웨이퍼의 진동을 최소화하기 위해 반도체 웨이퍼의 공진 주파수에서 플럭스 프로파일 모델의 주파수 영역 에너지 스펙트럼 밀도를 최소화하면서, 상기 요건들을 충족하도록 조사 펄스의 가열 부분의 플럭스 프로파일 모델의 상기 적어도 하나의 파라미터를 최적화하는 단계를 포함하는 것을 특징으로 하는 방법.