KR20140002984A - 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법 - Google Patents

표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법 Download PDF

Info

Publication number
KR20140002984A
KR20140002984A KR20120070129A KR20120070129A KR20140002984A KR 20140002984 A KR20140002984 A KR 20140002984A KR 20120070129 A KR20120070129 A KR 20120070129A KR 20120070129 A KR20120070129 A KR 20120070129A KR 20140002984 A KR20140002984 A KR 20140002984A
Authority
KR
South Korea
Prior art keywords
layer
reflective
semiconductor layer
conductive barrier
reflective metal
Prior art date
Application number
KR20120070129A
Other languages
English (en)
Other versions
KR101669641B1 (ko
Inventor
채종현
장종민
노원영
서대웅
강민우
이준섭
김현아
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49783438&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20140002984(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority to KR1020120070129A priority Critical patent/KR101669641B1/ko
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to CN201710165552.1A priority patent/CN107134520B/zh
Priority to CN201710165974.9A priority patent/CN107134519B/zh
Priority to CN201710166369.3A priority patent/CN107452848B/zh
Priority to PCT/KR2013/005254 priority patent/WO2014003346A1/en
Priority to CN201380034938.9A priority patent/CN104412397B/zh
Priority to CN201710165664.7A priority patent/CN107134518B/zh
Publication of KR20140002984A publication Critical patent/KR20140002984A/ko
Priority to US14/585,125 priority patent/US9293660B2/en
Priority to US14/677,904 priority patent/US9397269B2/en
Priority to US15/171,431 priority patent/US9530939B2/en
Publication of KR101669641B1 publication Critical patent/KR101669641B1/ko
Application granted granted Critical
Priority to US15/367,464 priority patent/US9859469B2/en
Priority to US15/685,888 priority patent/US9997673B2/en
Priority to US16/003,782 priority patent/US10355171B2/en
Priority to US16/511,921 priority patent/US10672952B2/en
Priority to US16/889,525 priority patent/US10991851B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

반사 금속층을 감싸는 도전성 장벽층이 보호 절연막에 의해 정의되는 발광 다이오드 및 이의 제조방법이 개시된다. 제1 반도체층, 활성층 및 제2 반도체층이 형성된 발광 구조체 상에 반사 금속층 및 도전성 장벽층을 포함하는 반사 패턴이 형성된다. 도전성 장벽층은 반사 금속층의 확산을 방지하되, 제조과정에서 오버행 구조의 포토레지스트 패턴 하부에 리세스되어 형성된 보호 절연막까지 신장되어 형성된다. 따라서, 오버행 구조의 측벽에 접하여 형성되어 반사 금속층이 첨두를 형성하는 현상은 방지된다. 이를 통해 다양한 형태의 발광 다이오드 모듈을 형성할 수 있다.

Description

표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법{Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module}
본 발명은 발광다이오드에 관한 것으로, 더욱 자세하게는 표면 실장용 발광 다이오드 및 그 제조방법에 관한 것이다.
발광 다이오드는 n형 반도체층, p형 반도체층 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, 상기 n형 및 p형 반도체층들에 순방향 전계가 인가되었을 때 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
또한, 발광 다이오드는 칩의 형태에 따라 반사층이 포함되기도 한다. 즉, 플립칩 타입의 경우, 기판을 관통하여 광이 배출되는 특징을 가진다. 따라서, 기판 상에 반도체층이 형성된 후, 반도체층 또는 전류확산층의 상부에 금속 재질의 반사층이 도입되고, 반사층으로부터 광이 반사된다. 또한, 반사층 상부에는 장벽층이 구비된다. 장벽층은 반사층을 형성하는 금속의 확산을 방지하기 위해 구비된다.
도 1 및 도 2는 종래 기술에 따라 반사층 및 장벽층이 도입된 발광 다이오드를 도시한 단면도들이다.
도 1을 참조하면, 기판(10) 상에 제1 반도체층(20), 활성층(30), 제2 반도체층(40), 반사층(50) 및 장벽층(60)이 형성된다.
상기 기판(10)은 통상 사파이어 재질로 구성되고, 제1 반도체층(20)은 n형의 도전형을 가진다. 제1 반도체층(20) 상부에는 통상의 다중 양자 우물 구조를 가지는 활성층(30)이 형성된다. 또한, 활성층(30) 상부에는 p형의 제2 반도체층(40)이 형성된다.
상술한 구조의 발광 다이오드는 제1 반도체층(20) 상부 표면이 노출되도록 메사 식각된다. 또한, 메사식각에 의해 노출된 제1 반도체층(20) 표면 상에는 오버행 구조의 포토레지스트 패턴(70)이 형성된다.
포토레지스트 패턴들(70) 사이의 이격공간에는 제2 반도체층(40)이 노출되며, 노출된 제2 반도체층(40) 표면에는 반사층(50)이 형성된다. 상기 반사층(50)은 스퍼터링 등의 통상의 공정을 통해 수행되며, 포토레지스트 패턴(70)에 의해 이격된 공간을 통해 제2 반도체층(40) 표면 상에 형성된다. 또한, 상기 반사층(50) 하부에는 오믹 접합층이 별도로 형성될 수 있다. 상기 오믹 접합층은 반사층(50)과 제2 반도체층(40) 사이의 오믹 접합을 달성할 수 있는 물질로 선택된다.
이어서, 반사층(50)의 상부와 측면을 감싸는 장벽층(60)이 형성된다. 장벽층(60)의 형성은 스퍼터링 공정을 통해 형성될 수 있다. 장벽층(60)은 반사층(50)을 형성하는 금속 원자의 확산을 방지하는 역할을 수행하며, 도전성 금속물의 재질을 가진다. 스퍼터링 등을 통해 일정한 확산성 또는 등방성 확산의 특성을 가지므로 장벽층(60)은 반사층(50)의 상부 및 측면을 감싸면서, 노출된 제2 반도체층(40)의 표면 상에도 형성된다. 또한, 오버행 구조를 가지는 포토레지스트 패턴(70)의 에지 부위에 축적되고, 포토레지스트 패턴(70)의 측벽에 부착되어 에지 부위에서 뾰쪽한 형상으로 증착되는 특성을 가진다.
도 2를 참조하면, 이후의 공정 진행을 위해 도 1에서 개시된 포토레지스트 패턴은 제거된다. 포토레지스트 패턴의 제거를 통해 뾰쪽한 형상을 가지는 장벽층(60)의 첨두(80)는 노출된다. 노출된 장벽층(60)의 첨두(80)는 이후의 공정에서 미세한 파티클을 형성하며, 금속 재질의 파티클은 이후의 공정에서 오염을 가중시키며, 수율을 감소시키는 요인이 된다.
따라서, 장벽층(60)의 형성 공정에서 이를 제거하고, 수율을 향상할 수 있는 기술은 요청된다 할 것이다.
본 발명이 해결하고자 하는 제1 과제는 보호 절연막에 의해 정의되는 도전성 장벽층을 가지는 발광 다이오드를 제공함에 있다.
또한, 본 발명이 해결하고자 하는 제2 과제는 상기 제1 과제를 달성하기 위해 사용되는 발광 다이오드의 형성방법을 제공함에 있다.
또한, 본 발명이 해결하고자 하는 제3 과제는 상기 제1 과제의 달성에 의해 제공되는 발광 다이오드를 이용한 발광 다이오드 모듈의 제조방법을 제공하는데 있다.
상기 제1 과제를 이루기 위하여 본 발명은, 기판; 상기 기판 상에 형성된 제1 반도체층; 상기 제1 반도체층 상에 형성되고 광을 형성하는 활성층; 상기 활성층 상에 형성되고, 상기 제1 반도체층과 상보적인 도전형을 가지는 제2 반도체층; 및 상기 제2 반도체층 상에 형성된 보호 절연막 사이에 형성되고, 상기 활성층에서 형성된 광을 반사하며, 상기 보호 절연막과 접촉하는 도전성 장벽층을 가지는 반사 패턴을 포함하는 발광 다이오드를 제공한다.
상기 제2 과제를 이루기 위한 본 발명은, 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 보호 절연막을 순차적으로 형성하는 단계; 상기 보호 절연막, 상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계; 상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계; 상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및 상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 포함하는 발광 다이오드의 형성방법을 제공한다.
또한, 본 발명의 상기 제2 과제는, 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 형성하는 단계; 상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계; 상기 메사 영역 및 노출된 상기 제2 반도체층 상에 보호 절연막을 형성하는 단계; 상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계; 상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및 상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 포함하는 발광 다이오드의 형성방법의 제공을 통해서도 달성될 수 있다.
또한, 상기 제3 과제를 이루기 위한 본 발명은, 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 반사 패턴이 형성된 구조물에 제1 절연층을 도포하고, 상기 반사 패턴과 상기 제1 반도체층을 노출시키는 단계; 상기 제1 절연층 상에 도전성 반사층 및 반사 장벽층을 형성하고, 상기 반사 장벽층은 상기 도전성 반사층을 통해 상기 제1 반도체층과 전기적으로 연결시키고, 상기 반사 패턴을 노출시키는 단계; 상기 반사 장벽층 상에 제2 절연층을 도포하여 상기 반사 패턴을 노출시키고, 상기 제1 반도체층과 전기적으로 연결된 상기 반사 장벽층을 노출시키는 단계; 및 상기 반사 장벽층 상에 제1 패드를 형성하고, 상기 반사 패턴 상에 제2 패드를 형성하는 단계를 포함하는 발광 다이오드 모듈의 제조방법을 제공한다.
본 발명에 따르면, 제1 반도체층, 활성층 및 제2 반도체층으로 구성된 발광 구조체 상에 보호 절연막이 형성되고, 보호 절연막 사이에는 도전성 장벽층이 포함된 반사 패턴이 형성된다.
반사 패턴은 반사 금속층, 응력 완화층 및 도전성 장벽층을 포함한다. 도전성 장벽층은 형성과정에서 오버행 구조의 포토레지스트 패턴 하부까지 침투되어 형성된다. 따라서, 리세스되고, 포토레지스트 패턴 하부의 일부까지 형성된 보호 절연막과 접하며 형성된다. 이를 통해 도전성 장벽층이 돌출되는 현상은 방지된다. 이를 통해 금속 파티클의 발생에 따른 공정의 오염 및 수율의 저하는 방지될 수 있다.
또한, 발광 다이오드 모듈의 제조과정에서 도전성 반사층 상부에는 금속물의 확산을 방지하기 위한 반사 장벽층이 형성된다. 반사 장벽층은 제1 반도체층과 전기적으로 연결되며, 이후에 형성되는 제1 패드와 전기적으로 연결된다.
또한, 각각이 패드 상부에는 패드 장벽층이 형성된다. 따라서, 솔더링 또는 본딩 과정에서 침투되거나 확산되는 금속 원자의 이동은 차단되고, 패드는 높은 도전성을 확보할 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1 및 도 2는 종래 기술에 따라 반사층 및 장벽층이 도입된 발광 다이오드를 도시한 단면도들이다.
도 3은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 4 내지 도 9는 본 발명의 제1 실시예에 따라 상기 도 3의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 11 내지 도 16는 본 발명의 제2 실시예에 따라 상기 도 10의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 23 내지 도 27은 본 발명의 제4 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.
도 28 내지 도 30는 본 발명의 제5 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다.
본 실시예들에서 "제1", "제2", 또는 "제3"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
제1 실시예
도 3은 본 발명의 제1 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 3을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 반사 패턴(140)이 형성된다.
상기 기판(100)은 제1 반도체층(110)의 성장을 유도할 수 있는 구조를 가진다면, 여하한 재질이라도 가능할 것이다. 따라서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘일 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다.
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다.
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다.
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 Si, GaN, AlN, InGaN 또는 AlInGaN을 포함할 수 있다. 만일, 제1 반도체층(110)이 GaN을 포함하는 경우, 활성층(120) 및 제2 반도체층(130)도 GaN을 포함함이 바람직하다. 다만, 제2 반도체층(130)의 경우, 제1 반도체층(110)과 상보적인 도전형을 가지므로, 제1 반도체층(110)과 다른 도판트가 도입된다. 즉, 제1 반도체층(110)에 도우너(donor) 기능을 가지는 도판트가 도입된다면, 제2 반도체층(130)에는 억셉터(acceptor) 기능을 가지는 도판트가 도입된다. 또한, 활성층(120)에는 장벽층과 우물층의 형성을 위해 밴드갭 엔지니어링이 수행되는 물질이 포함됨이 바람직하다.
상기 제2 반도체층(130) 상에는 반사 패턴(140)이 형성된다.
반사 패턴(140)은 오믹 접합층(141), 반사 금속층(142), 응력 완화층(143) 또는 도전성 장벽층(144)을 가진다.
오믹 접합층(141)은 반사 금속층(142)과 제2 반도체층(130)의 오믹 접합을 달성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 따라서, 상기 오믹 접합층(141)은 Ni 또는 Pt를 포함하는 금속물을 포함할 수 있으며, ITO 또는 ZnO 등의 도전성 산화물을 포함할 수 있다. 다만, 상기 오믹 접합층(141)은 실시의 형태에 따라 생략될 수 있다.
상기 오믹 접합층(141) 상에는 반사 금속층(142)이 형성된다. 상기 반사 금속층(142)은 활성층(120)에서 형성된 광을 반사한다. 따라서 도전성을 가지면서 광에 대한 높은 반사도를 가진 물질로 선택된다. 상기 반사 금속층(142)은 Ag, Ag합금, Al 또는 Al합금을 가진다.
또한, 상기 반사 금속층(142) 상에는 응력 완화층(143)이 형성될 수 있다. 상기 응력 완화층(143)의 열팽창계수는 도전성 장벽층(144)의 열팽창계수 이상이고, 반사 금속층(142)의 열팽창계수 이하의 값을 가짐이 바람직하다. 이를 통해 반사 금속층(142)과 도전성 장벽층(144)이 가지는 열팽창계수의 차이에 의해 발생되는 응력은 완화될 수 있다. 따라서, 상기 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택된다.
다만, 상기 오믹 접합층(141) 또는 응력 완화층(143)의 실시의 형태에 따라 생략될 수 있다.
상기 반사 금속층(142) 또는 응력 완화층(143) 상에는 도전성 장벽층(144)이 형성된다. 예컨대, 응력 완화층(143)이 생략된 경우, 도전성 장벽층(144)은 반사 금속층(142) 상에 형성되고, 응력 완화층(143)이 형성된 경우, 도전성 장벽층(144)은 응력 완화층(143) 상에 형성된다. 상기 도전성 장벽층(144)은 적어도 반사 금속층(142)의 측면을 감싸고, 응력 완화층(143)의 상부와 측면을 감싸면서 형성된다. 따라서, 반사 금속층(142)을 구성하는 금속 원자 또는 이온의 확산은 방지된다. 또한, 도전성 장벽층(144)과 반사 금속층(142)의 열팽창계수의 차이에서 발생되는 응력은 응력 완화층(143)에서 흡수될 수 있다.
예컨대, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Cr, Pt, Rh, Pd 또는 Ni인 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.
또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Cr 또는 Ni인 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 상기 도전성 장벽층(144)은 제2 반도체층(130)의 표면을 도포하고, 측면의 보호 절연막(145)까지 신장되게 형성된다. 다만, 상기 도전성 장벽층(144)은 보호 절연막(145)의 측면과 접하면서 형성되되, 보호 절연막(145)의 상부를 도포하는 형상을 가지지 않음이 바람직하다.
도 4 내지 도 9는 본 발명의 제1 실시예에 따라 상기 도 3의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 보호 절연막(145)이 순차적으로 형성된다.
상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘을 가질 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다. 또한, 상기 기판(100)은 패턴화된 기판일 수 있다.
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다.
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 재질 및 구성은 상기 도 3에서 설명된 바와 동일하다. 따라서, 이를 원용한다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 에피텍셜 성장을 통해 형성된다. 따라서, MOCVD 공정을 통해 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)이 형성됨이 바람직하다.
또한, 제2 반도체층 상에는 보호 절연막(145)이 형성된다. 상기 보호 절연막은 절연성 재질이라면 어느 것이나 가능할 것이다. 따라서, 실리콘 산화물 또는 실리콘 질화물 등이 사용될 수 있다. 이외에도 하부의 제2 반도체층(130), 활성층(120) 또는 제1 반도체층(110)과 식각 선택비를 가질 수 있는 물질이면서, 절연성의 특징을 가진 물질이라면 보호 절연막(145)으로 사용가능할 것이다.
또한, 상기 보호 절연막(145)은 스핀 코팅, 물리적 기상 증착, 화학적 기상 증착 또는 원자층 증착 등의 다양한 방법을 통해 형성될 수 있다.
도 5를 참조하면, 통상의 식각 공정에 따라 활성층(120), 제2 반도체층(130) 및 보호 절연막(145)의 일부가 제거된다. 이를 통해 제1 반도체층(110)의 일부가 노출된다. 식각 공정을 통해 제1 반도체층(110)의 상부 표면이 노출되고, 활성층(120) 및 제2 반도체층(130)의 측면이 노출되며, 보호 절연막(145)의 상부 표면 및 측면이 노출된다. 따라서, 상기 식각을 통해 활성층(120), 제2 반도체층(130) 및 보호 절연막(145)의 일부가 제거된 트렌치가 형성될 수 있으며, 홀이 형성될 수 있다. 즉, 상기 도 5의 보호 절연막(145) 표면으로부터 제1 반도체층(110) 표면까지 식각된 메사 영역(150)은 트렌치 형태의 스트라이프 타입을 가질 수 있으며, 홀 타입일 수 있다.
또한, 메사 영역(150)이 스트라이프 타입의 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 또한, 메사 영역(150)이 대략 원형의 홀 타입인 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 만일, 프로파일이 20도 미만이면, 메사 영역(150)은 상부로 갈수록 간격이 매우 넓어진다. 따라서, 발광구조상 발생되는 광의 집중도가 저하되는 문제가 발생한다. 또한, 프로파일이 70도를 상회하는 경우, 메사 영역(150)은 수직에 가까운 프로파일을 가진다. 따라서, 발생되는 광을 막질들의 측벽에서 반사하는 효과가 미미해진다.
도 6을 참조하면, 메사 영역(150)의 저면을 형성하면서 노출된 제1 반도체층(110) 상에 포토레지스트 패턴(160)이 형성된다. 상기 포토레지스트 패턴(160)은 제1 반도체층(110)의 표면으로부터 수직한 프로파일을 가질 수 있으며, 실시의 형태에 따라 저면의 폭이 상면의 폭보다 좁은 오버행 구조로 형성될 수 있다. 상기 포토레지스트 패턴(160)은 네거티브 타입임이 바람직하다. 따라서, 노광된 부위는 가교결합되는 특성을 가진다. 오버행 구조의 형성을 위해 포토레지스트 패턴(160)은 소정의 기울기를 가진 상태로 노광됨이 바람직하다. 오버행 구조인 경우, 포토레지스트 패턴(160) 사이의 저면들 사이의 이격거리가 상면들 사이의 이격거리에 비해 1um 이상이 되도록 설정됨이 바람직하다.
또한, 상기 포토레지스트 패턴(160)은 보호 절연막(145)의 표면 일부를 덮는 형태로 제공됨이 바람직하다. 따라서, 보호 절연막(145)의 상부 표면의 일부는 포토레지스트 패턴(160)에 의해 차폐된 형태를 유지할 수 있다.
도 7을 참조하면, 포토레지스트 패턴(160)의 이격공간에 의해 노출된 보호 절연막(145)에 대한 식각 공정이 수행된다. 상기 식각 공정은 습식 또는 건식으로 수행될 수 있겠으나, 습식식각을 통해 수행됨이 바람직하다. 또한, 식각을 통해 제2 반도체층(130) 표면 상에 형성된 보호 절연막(145)의 상당 부분은 제거되고, 제2 반도체층(130) 표면의 일부는 노출된다. 다만, 포토레지스터 패턴(160) 하부의 코너 부위에 형성된 보호 절연막(145)은 잔류한다. 따라서, 식각을 통해 포토레지스트 패턴(160) 하부와 제2 반도체층(130) 사이에는 이격 공간이 형성되고, 이격 공간의 말단에는 보호 절연막(145)이 잔류한다. 이는 습식 식각 등의 공정이 등방성 식각이라는 특성을 가지므로, 포토레지스트 패턴(160) 하부의 코너 상에 형성된 보호 절연막(145)을 식각하기에 상당한 시간이 소모되거나 곤란함을 의미한다. 따라서, 이방성 식각 등을 통해 포토레지스 패턴(160)에 의해 노출된 보호 절연막(145)은 대부분 제거되고, 포토레지스트 패턴(160) 하부로부터 리세스된 보호 절연막(145) 만이 잔류한다.
도 8을 참조하면, 제2 반도체층(130) 상에 반사 금속층(142) 및 응력 완화층(143)이 순차적으로 적층된다.
상기 반사 금속층(142)은 Al, Al합금, Ag 또는 Ag합금을 포함한다. 반사 금속층(142)은 통상의 금속물 증착법을 통해 형성될 수 있다. 다만, 제2 반도체층(130) 표면 상으로 대부분의 금속 원자 또는 이온이 수직한 방향으로 이동될 수 있는 전자빔 증착법(e-beam evaporation)이 사용됨이 바람직하다. 이를 통해 금속 원자 또는 이온은 포토레지스트 패턴(160) 사이의 이격 공간 내로 이방성의 특성을 가지며 진입하여 반사 금속층(142)이 형성될 수 있다.
상기 반사 금속층(142)의 두께는 100nm 내지 1um임이 바람직하다. 반사 금속층(142)의 두께가 100nm 미만이면, 활성층(120)에서 형성된 광의 반사가 원활하지 못하는 문제가 발생된다. 또한, 반사 금속층(142)의 두께가 1um 를 상회하면, 과도한 공정시간으로 인한 공정상의 손실이 발생된다.
필요에 따라서는 반사 금속층(142)의 형성 이전에 오믹 접합층(141)이 형성될 수 있다. 상기 오믹 접합층(141)은 Ni, Pt, ITO 또는 ZnO를 포함할 수 있다. 또한, 상기 오믹 접합층(141)의 두께는 0.1nm 내지 20nm로 설정됨이 바람직하다. 오믹 접합층(141)의 두께가 0.1nm 미만이면, 매우 얇은 박막으로 인해 충분한 오믹 특성을 확보할 수 없다. 또한, 두께가 20nm 를 상회하면, 광의 투과량이 감소하여 상부의 반사 금속층(142)에서 반사되는 광량이 감소하는 문제가 발생된다.
반사 금속층(142) 상부에는 응력 완화층(143)이 형성된다.
응력 완화층(143)은 통상의 금속 증착법을 통하여 형성될 수 있다. 다만, 증착 공정에서 높은 방향성을 가지는 전자빔 증착법이 사용됨이 바람직하다. 즉, 전자빔에 의해 증발되는 금속 원자 또는 이온은 방향성을 가지고, 포토레지스트 패턴(160) 사이의 이격공간 내부에서 이방성을 가지며, 금속 막질로 형성될 수 있다. 또한, 응력 완화층(143)은 상기 반사 금속층(142)보다 낮은 열팽창계수를 가지며, 도 3의 도전성 장벽층(144)보다 높은 열팽창계수를 가진다. 따라서, 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택될 수 있다. 응력 완화층(143)의 재질은 후술키로 한다.
반사 금속층(142) 및 응력 완화층(143)이 전자빔 증착법에 의해 형성되는 경우, 반사 금속층(142)의 측면과 응력 완화층(143)의 측면이 노출된다. 또한, 이방성 증착에 의해 포토레지스트 패턴(160) 상부의 개방된 영역에 상응하는 반사 금속층(142) 및 응력 완화층(143)이 형성된다.
계속해서, 포토레지스트 패턴(160)의 개방된 영역을 통해 도전성 장벽층(144)이 형성된다.
상기 도전성 장벽층(144)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd 또는 Ti를 포함한다. 특히, 상기 도전성 장벽층(144)을 구성하는 물질은 반사 금속층(142) 및 응력 완화층(143)의 물질의 선택에 따라 변경가능해진다.
상기 도전성 장벽층(144)은 응력 완화층(143) 상에 형성되며, 반사 금속층(142) 및 응력 완화층(143)의 측면을 차폐한다. 따라서, 반사 금속층(142)을 구성하는 금속이 측면 확산을 통해 제2 반도체층(130)으로 확산되는 현상은 방지된다. 도전성 장벽층(144)의 형성은 통상의 금속 증착 공정을 통해 실현된다. 다만, 상기 도전성 장벽층(144)은 등방성 증착을 통해 형성됨이 바람직하다. 이는 도전성 장벽층(144)이 응력 완화층(143) 및 반사 금속층(142)의 측면을 감싸는 구성을 가지기 때문이다. 예컨대, 상기 도전성 장벽층(144)은 스퍼터링을 통해 형성될 수 있다.
또한, 상기 도전성 장벽층(144)은 특정의 금속을 선택하여 100nm 이상의 단일층으로 형성될 수 있다. 또한, 상기 도전성 장벽층(144)은 2 이상 금속물이 번갈아가며 선택되고, 각각의 층의 두께는 20nm 이상으로 설정될 수도 있다. 예컨대, 상기 도전성 장벽층(144)은 50nm 두께를 가지는 TiW와 50nm 두께를 가지는 Ni층 또는 Ti층이 교대로 증착되어 형성될 수 있다.
또한, 상기 도전성 장벽층(144) 상에는 이후의 물질과의 안정적인 접촉을 위해 Ni/Au/Ti 층이 추가로 형성될 수 있다.
전술한 바대로, 응력 완화층(143)의 재질은 반사 금속층(142) 및 도전성 장벽층(144)의 재질에 따라 선택된다. 이는 응력 완화층(143)의 열팽창계수가 도전성 장벽층(144)보다 높고, 반사 금속층(142)보다 낮은 값을 가지기 때문이다. 따라서, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나 Ni, Au, Cu 또는 Ag의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti 의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 도전성 장벽층(144)은 스퍼터링 등의 증착법을 통해 형성되므로, 포토레지스트 패턴(160)의 에지 영역을 매립하며 형성된다. 즉, 포토레지스트 패턴(160)과 제2 반도체층(130) 사이의 이격 공간을 매립하며 형성된다. 이격 공간의 매립을 통해 보호 절연층(145)과 도전성 장벽층(144)은 물리적으로 접촉된다. 또한, 이러한 증착을 통해 제2 반도체층(130), 반사 금속층(142) 및 응력 완화층(143)의 표면 형상을 따르는 도전성 장벽층(144)이 형성될 수 있다.
상기 오믹 접합층(141), 상기 반사 금속층(142), 상기 응력 완화층(143), 및 상기 도전성 장벽층(144)은 상기 포토레지스트 패턴(160)의 상부에도 형성될 수 있다.
도 9를 참조하면, 포토레지스트 패턴(160)의 리프트-오프를 통해 포토레지스트 패턴(160) 및 그 상부의 층들은 제거된다. 따라서, 하부의 제1 반도체층(130) 및 상부의 반사 패턴(140)이 노출된다. 또한, 포토레지스트 패턴(160)의 제거를 통해 메사 영역(150)이 노출된다. 기 설명된 바와 같이 메사 영역(150)은 스트라이프 타입일 수 있으며, 홀 타입일 수 있다. 또한, 반사 패턴(140)의 측면에는 보호 절연막(145)이 구비된다. 상기 보호 절연막(145)에 의해 반사 패턴(140)의 도전성 장벽층(144)은 정의될 수 있다.
상술한 과정을 통해 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다. 반사 패턴(140)은 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(144)을 포함한다. 응력 완화층(143)은 반사 금속층(142)보다 작은 열팽창계수를 가지고, 도전성 장벽층(143)보다 큰 열팽창계수를 가진다. 따라서, 반사 금속층(142)과 도전성 장벽층(144)의 열팽창계수의 차이에 의해 발생되는 응력은 응력 완화층(143)에서 흡수된다.
또한, 반사 금속층(142) 또는 응력 완화층(143) 상에 형성된 도전성 장벽층(144)은 상기 도 1 및 도 2와 같이 돌출된 첨부의 형성이 배제된다. 따라서, 이후의 공정에서 금속 파티클의 발생이 억제되어 높은 수율을 유지할 수 있다.
제2 실시예
도 10은 본 발명의 제2 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 10을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130), 반사 패턴(140) 및 보호 절연막(145)이 형성된다.
상기 기판(100)은 제1 반도체층(110)의 성장을 유도할 수 있는 구조를 가진다면, 여하한 재질이라도 가능할 것이다. 따라서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘일 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다.
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다.
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다.
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 Si, GaN, AlN, InGaN 또는 AlInGaN을 포함할 수 있다. 만일, 제1 반도체층(110)이 GaN을 포함하는 경우, 활성층(120) 및 제2 반도체층(130)도 GaN을 포함함이 바람직하다. 다만, 제2 반도체층(130)의 경우, 제1 반도체층(110)과 상보적인 도전형을 가지므로, 제1 반도체층(110)과 다른 도판트가 도입된다. 즉, 제1 반도체층(110)에 도우너(donor) 기능을 가지는 도판트가 도입된다면, 제2 반도체층(130)에는 억셉터(acceptor) 기능을 가지는 도판트가 도입된다. 또한, 활성층(120)에는 장벽층과 우물층의 형성을 위해 밴드갭 엔지니어링이 수행되는 물질이 포함됨이 바람직하다.
상기 제2 반도체층(130) 상에는 반사 패턴(140)이 형성된다.
반사 패턴(140)은 오믹 접합층(141), 반사 금속층(142), 응력 완화층(143) 또는 도전성 장벽층(144)을 가진다.
오믹 접합층(141)은 반사 금속층(142)과 제2 반도체층(130)의 오믹 접합을 달성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 따라서, 상기 오믹 접합층(141)은 Ni 또는 Pt를 포함하는 금속물을 포함할 수 있으며, ITO 또는 ZnO 등의 도전성 산화물을 포함할 수 있다. 다만, 상기 오믹 접합층(141)은 실시의 형태에 따라 생략될 수 있다.
상기 오믹 접합층(141) 상에는 반사 금속층(142)이 형성된다. 상기 반사 금속층(142)은 활성층(120)에서 형성된 광을 반사한다. 따라서 도전성을 가지면서 광에 대한 높은 반사도를 가진 물질로 선택된다. 상기 반사 금속층(142)은 Ag, Ag합금, Al 또는 Al합금을 가진다.
또한, 상기 반사 금속층(142) 상에는 응력 완화층(143)이 형성될 수 있다. 상기 응력 완화층(143)의 열팽창계수는 도전성 장벽층(144)의 열팽창계수 이상이고, 반사 금속층(142)의 열팽창계수 이하의 값을 가짐이 바람직하다. 이를 통해 반사 금속층(142)과 도전성 장벽층(144)이 가지는 열팽창계수의 차이에 의해 발생되는 응력은 완화될 수 있다. 따라서, 상기 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택된다.
다만, 상기 오믹 접합층(141) 또는 응력 완화층(143)의 실시의 형태에 따라 생략될 수 있다.
상기 반사 금속층(142) 또는 응력 완화층(143) 상에는 도전성 장벽층(144)이 형성된다. 예컨대, 응력 완화층(143)이 생략된 경우, 도전성 장벽층(144)은 반사 금속층(142) 상에 형성되고, 응력 완화층(143)이 형성된 경우, 도전성 장벽층(144)은 응력 완화층(143) 상에 형성된다. 상기 도전성 장벽층(144)은 적어도 반사 금속층(142)의 측면을 감싸고, 응력 완화층(142)의 상부와 측면을 감싸면서 형성된다. 따라서, 반사 금속층(142)을 구성하는 금속 원자 또는 이온의 확산은 방지된다. 또한, 도전성 장벽층(144)과 반사 금속층(142)의 열팽창계수의 차이에서 발생되는 응력은 응력 완화층(143)에서 흡수된다.
예컨대, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Cr, Pt, Rh, Pd 또는 Ni인 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.
또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Cr 또는 Ni인 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 상기 도전성 장벽층(144)은 제2 반도체층(130)의 표면을 도포하고, 측면의 보호 절연막(145)까지 신장되게 형성된다. 다만, 상기 도전성 장벽층(145)은 보호 절연막(145)의 측면과 접하면서 형성되되, 보호 절연막(145)의 상부를 도포하는 형상을 가지지 않음이 바람직하다.
상기 도 10에서 보호 절연막(145)은 제2 반도체층(130)의 상부 표면의 일부 및 메사 영역(150)을 완전히 도포하며 형성된다. 즉, 메사 식각에 의해 노출된 제1 반도체층(110) 표면, 활성층(120)과 제2 반도체층(130)의 측면과 표면의 일부를 도포한다.
도 11 내지 도 16는 본 발명의 제2 실시예에 따라 상기 도 10의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 11을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)이 순차적으로 형성된다.
상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 재질 및 형성법은 제1 실시예에서 설명된 바와 동일하다. 따라서, 이를 원용한다.
도 12를 참조하면, 통상의 식각 공정에 따라 활성층(120) 및 제2 반도체층(130)의 일부가 제거된다. 이를 통해 제1 반도체층(110)의 일부가 노출된다. 식각 공정을 통해 제1 반도체층(110)의 상부 표면이 노출되고, 활성층(120) 및 제2 반도체층(130)의 측면이 노출된다. 따라서, 상기 식각을 통해 활성층(120) 및 제2 반도체층(130)의 일부가 제거된 메사 영역(150)이 형성될 수 있으며, 홀이 형성될 수 있다. 즉, 상기 도 11의 제2 반도체층(130) 표면으로부터 제1 반도체층(110) 표면까지 식각된 메사 영역(150)은 트렌치 형태의 스트라이프 타입을 가질 수 있으며, 홀 타입일 수 있다.
또한, 메사 영역(150)이 스트라이프 타입의 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 또한, 메사 영역(150)이 대략 원형의 홀 타입인 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 만일, 프로파일이 20도 미만이면, 메사 영역(150)은 상부로 갈수록 간격이 매우 넓어진다. 따라서, 발광구조상 발생되는 광의 집중도가 저하되는 문제가 발생한다. 또한, 프로파일이 70도를 상회하는 경우, 메사 영역(150)은 수직에 가까운 프로파일을 가진다. 따라서, 발생되는 광을 막질들의 측벽에서 반사하는 효과가 미미해진다.
도 13을 참조하면, 상기 도 12에 도시된 구조물에 전면 상에 보호 절연막(145)이 형성된다.
상기 보호 절연막(145)은 절연성 재질이라면 어느 것이나 가능할 것이다. 따라서, 실리콘 산화물 또는 실리콘 질화물 등이 사용될 수 있다. 이외에도 하부의 제2 반도체층(130), 활성층(120) 또는 제1 반도체층(110)과 식각 선택비를 가질 수 있는 물질이면서, 절연성의 특징을 가진 물질이라면 보호 절연막(145)으로 사용가능할 것이다.
상기 보호 절연막(145)은 도입되는 재질에 따라, 스핀 코팅, 물리적 기상 증착, 화학적 기상 증착 또는 원자층 증착을 통해 형성될 수 있다.
도 14를 참조하면, 메사 영역(150)의 저면을 형성하면서 노출된 보호 절연막(145) 상에 포토레지스트 패턴(160)이 형성된다. 상기 포토레지스트 패턴(160)은 메사 영역 상의 보호 절연막(145) 표면으로부터 수직한 프로파일을 가질 수 있으며, 실시의 형태에 따라 저면의 폭이 상면의 폭보다 좁은 오버행 구조로 형성될 수 있다. 상기 포토레지스트 패턴(160)은 네거티브 타입임이 바람직하다. 따라서, 노광된 부위는 가교결합되는 특성을 가진다. 오버행 구조의 형성을 위해 포토레지스트 패턴(160)은 소정의 기울기를 가진 상태로 노광됨이 바람직하다. 오버행 구조인 경우, 포토레지스트 패턴(160) 사이의 저면들 사이의 이격거리가 상면들 사이의 이격거리에 비해 1um 이상이 되도록 설정됨이 바람직하다.
또한, 포토레지스트 패턴들(160) 사이의 이격공간을 통해 제2 반도체층 상의 보호 절연막(145)은 노출된다. 계속해서 포토레지스트 패턴(160) 사이의 이격공간을 통해 노출된 보호 절연막(145)에 대한 식각공정이 수행된다.
상기 식각 공정은 습식 또는 건식으로 수행될 수 있겠으나, 습식식각을 통해 수행됨이 바람직하다. 또한, 식각을 통해 제2 반도체층(130) 표면 상에 형성된 보호 절연막(145)의 상당 부분은 제거되고, 제2 반도체층(130) 표면의 일부는 노출된다. 다만, 포토레지스터 패턴(160) 하부의 코너 부위에 형성된 보호 절연막(145)은 잔류한다. 따라서, 식각을 통해 포토레지스트 패턴(160) 하부와 제2 반도체층(130) 사이에는 이격 공간이 형성되고, 이격 공간의 말단에는 보호 절연막(145)이 잔류한다. 이는 습식 식각 등의 공정이 등방성 식각이라는 특성을 가지므로, 포토레지스트 패턴(160) 하부의 코너 상에 형성된 보호 절연막(145)을 식각하기에 상당한 시간이 소모됨을 의미한다. 따라서, 등방성 식각 등을 통해 포토레지스 패턴(160)에 의해 노출된 보호 절연막(145)은 대부분 제거되고, 포토레지스트 패턴(160) 하부로부터 리세스된 보호 절연막(145) 만이 잔류한다.
도 15를 참조하면, 식각에 의해 노출된 제2 반도체층(130) 상에 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(145)이 순차적으로 적층된다.
상기 반사 금속층(142)은 Al, Al합금, Ag 또는 Ag합금을 포함한다. 반사 금속층(142)은 통상의 금속물 증착법을 통해 형성될 수 있다. 다만, 제2 반도체층(130) 표면 상으로 대부분의 금속 원자 또는 이온이 수직한 방향으로 이동될 수 있는 전자빔 증착법(e-beam evaporation)이 사용됨이 바람직하다. 이를 통해 금속 원자 또는 이온은 포토레지스트 패턴(160) 사이의 이격 공간 내로 이방성의 특성을 가지며 진입하여 반사 금속층(142)이 형성될 수 있다.
상기 반사 금속층(142)의 두께는 100nm 내지 1um임이 바람직하다. 반사 금속층(142)의 두께가 100nm 미만이면, 활성층(120)에서 형성된 광의 반사가 원활하지 못하는 문제가 발생된다. 또한, 반사 금속층(142)의 두께가 1um 를 상회하면, 과도한 공정시간으로 인한 공정상의 손실이 발생된다.
필요에 따라서는 반사 금속층(142)의 형성 이전에 오믹 접합층(141)이 형성될 수 있다. 상기 오믹 접합층(141)은 Ni, Pt, ITO 또는 ZnO를 포함할 수 있다. 또한, 상기 오믹 접합층(141)의 두께는 0.1nm 내지 20nm로 설정됨이 바람직하다. 오믹 접합층(141)의 두께가 0.1nm 미만이면, 매우 얇은 박막으로 인해 충분한 오믹 특성을 확보할 수 없다. 또한, 두께가 20nm 를 상회하면, 광의 투과량이 감소하여 상부의 반사 금속층(142)에서 반사되는 광량이 감소하는 문제가 발생된다.
반사 금속층(142) 상부에는 응력 완화층(143)이 형성된다.
응력 완화층(143)은 통상의 금속 증착법을 통하여 형성될 수 있다. 다만, 증착 공정에서 높은 방향성을 가지는 전자빔 증착법이 사용됨이 바람직하다. 즉, 전자빔에 의해 증발되는 금속 원자 또는 이온은 방향성을 가지고, 포토레지스트 패턴(160) 사이의 이격공간 내부에서 이방성을 가지며, 금속 막질로 형성될 수 있다. 또한, 응력 완화층(143)은 상기 반사 금속층(142)보다 낮은 열팽창계수를 가지며, 도 3의 도전성 장벽층(144)보다 높은 열팽창계수를 가진다. 따라서, 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택될 수 있다. 응력 완화층(143)의 재질은 후술키로 한다.
반사 금속층(142) 및 응력 완화층(143)이 전자빔 증착법에 의해 형성되는 경우, 반사 금속층(142)의 측면과 응력 완화층(143)의 측면이 노출된다. 또한, 이방성 증착에 의해 포토레지스트 패턴(160) 상부의 개방된 영역에 상응하는 반사 금속층(142) 및 응력 완화층(143)이 형성된다.
계속해서, 포토레지스트 패턴(160)의 개방된 영역을 통해 도전성 장벽층(144)이 형성된다.
상기 도전성 장벽층(144)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd 또는 Ti를 포함한다. 특히, 상기 도전성 장벽층(144)을 구성하는 물질은 반사 금속층(142) 및 응력 완화층(143)의 물질의 선택에 따라 변경가능해진다.
상기 도전성 장벽층(144)은 응력 완화층(143) 상에 형성되며, 반사 금속층(142) 및 응력 완화층(143)의 측면을 차폐한다. 따라서, 반사 금속층(142)을 구성하는 금속이 측면 확산을 통해 제2 반도체층(130)으로 확산되는 현상은 방지된다. 도전성 장벽층(144)의 형성은 통상의 금속 증착 공정을 통해 실현된다. 다만, 상기 도전성 장벽층(144)은 등방성 증착을 통해 형성됨이 바람직하다. 이는 도전성 장벽층(144)이 응력 완화층(143) 및 반사 금속층(142)의 측면을 감싸는 구성을 가지기 때문이다. 예컨대, 상기 도전성 장벽층(144)은 스퍼터링을 통해 형성될 수 있다.
또한, 상기 도전성 장벽층(144)은 특정의 금속을 선택하여 100nm 이상의 단일층으로 형성될 수 있다. 또한, 상기 도전성 장벽층(144)은 2 이상 금속물이 번갈아가며 선택되고, 각각의 층의 두께는 20nm 이상으로 설정될 수도 있다. 예컨대, 상기 도전성 장벽층(144)은 50nm 두께를 가지는 TiW와 50nm 두께를 가지는 Ni층 또는 Ti층이 교대로 증착되어 형성될 수 있다.
또한, 상기 도전성 장벽층(144) 상에는 이후의 물질과의 안정적인 접촉을 위해 Ni/Au/Ti 층이 추가로 형성될 수 있다.
전술한 바대로, 응력 완화층(143)의 재질은 반사 금속층(142) 및 도전성 장벽층(144)의 재질에 따라 선택된다. 이는 응력 완화층(143)의 열팽창계수가 도전성 장벽층(144)보다 높고, 반사 금속층(142)보다 낮은 값을 가지기 때문이다. 따라서, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나 Ni, Au, Cu 또는 Ag의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti 의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 도전성 장벽층(145)은 스퍼터링 등의 증착법을 통해 형성되므로, 포토레지스트 패턴(160)의 에지 영역을 매립하며 형성된다. 즉, 포토레지스트 패턴(160)과 제2 반도체층(130) 사이의 이격 공간을 매립하며 형성된다. 이격 공간의 매립을 통해 보호 절연층(145)과 도전성 장벽층(144)은 물리적으로 접촉된다. 또한, 이러한 증착을 통해 제2 반도체층(130), 반사 금속층(142) 및 응력 완화층(143)의 표면 형상을 따르는 도전성 장벽층(144)이 형성될 수 있다.
상기 오믹 접합층(141), 상기 반사 금속층(142), 상기 응력 완화층(143), 및 상기 도전성 장벽층(144)은 상기 포토레지스트 패턴(160)의 상부에도 형성될 수 있다.
도 16를 참조하면, 포토레지스트 패턴(160)의 리프트-오프를 통해 포토레지스트 패턴 및 그 상부의 층들은 제거된다. 따라서, 메사 영역 상에 도포된 보호 절연막(145) 및 상부의 반사 패턴(140)이 노출된다. 기 설명된 바와 같이 메사 영역(150)은 스트라이프 타입일 수 있으며, 홀 타입일 수 있다. 또한, 반사 패턴(140)의 측면과 메사 영역(150)에는 보호 절연막(145)이 구비된다. 상기 보호 절연막(145)에 의해 반사 패턴(140)의 도전성 장벽층(144)은 정의될 수 있다.
상술한 과정을 통해 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다. 반사 패턴(140)은 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(144)을 포함한다. 응력 완화층(143)은 반사 금속층(142)보다 작은 열팽창계수를 가지고, 도전성 장벽층(143)보다 큰 열팽창계수를 가진다. 따라서, 반사 금속층(142)과 도전성 장벽층(144)의 열팽창계수의 차이에 의해 발생되는 응력은 응력 완화층(143)에서 흡수된다.
또한, 반사 금속층(142) 또는 응력 완화층(143) 상에 형성된 도전성 장벽층(144)은 상기 도 1 및 도 2와 같이 돌출된 첨부의 형성이 배제된다. 따라서, 이후의 공정에서 금속 파티클의 발생이 억제되어 높은 수율을 유지할 수 있다.
제3 실시예
도 17은 본 발명의 제3 실시예에 따른 발광 다이오드를 도시한 단면도이다.
도 17을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120), 제2 반도체층(130) 및 반사 패턴(140)이 형성된다.
상기 기판(100)은 제1 반도체층(110)의 성장을 유도할 수 있는 구조를 가진다면, 여하한 재질이라도 가능할 것이다. 따라서, 상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘일 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다.
또한, 상기 기판(100)은 표면처리가 되지 않은 기판일 수 있으며, 패턴화된 기판일 수 있다. 또한, 상기 기판은 표면이 나방눈 구조를 가진 형태일 수 있다. 예컨대, 상기 기판은 대략 반구형으로 돌출된 돌출부가 형성되고, 돌출부 상에는 뾰쪽한 침상의 구조가 치밀하게 배치된 형태가 제공될 수 있다.
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다.
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 Si, GaN, AlN, InGaN 또는 AlInGaN을 포함할 수 있다. 만일, 제1 반도체층(110)이 GaN을 포함하는 경우, 활성층(120) 및 제2 반도체층(130)도 GaN을 포함함이 바람직하다. 다만, 제2 반도체층(130)의 경우, 제1 반도체층(110)과 상보적인 도전형을 가지므로, 제1 반도체층(110)과 다른 도판트가 도입된다. 즉, 제1 반도체층(110)에 도우너(donor) 기능을 가지는 도판트가 도입된다면, 제2 반도체층(130)에는 억셉터(acceptor) 기능을 가지는 도판트가 도입된다. 또한, 활성층(120)에는 장벽층과 우물층의 형성을 위해 밴드갭 엔지니어링이 수행되는 물질이 포함됨이 바람직하다.
상기 제2 반도체층(130) 상에는 반사 패턴(140)이 형성된다.
반사 패턴(140)은 반사 금속층(142) 및 도전성 장벽층(144)을 가진다. 또한, 실시의 형태에 따라서, 반사 금속층(142) 하부에는 오믹 접합층(미도시)이 형성될 수 있으며, 반사 금속층(142)과 도전성 장벽층(144) 사이에는 응력 완화층(미도시)이 추가적으로 형성될 수 있다.
오믹 접합층은 반사 금속층(142)과 제2 반도체층(130)의 오믹 접합을 달성할 수 있는 물질이라면 어느 것이나 가능할 것이다. 따라서, 상기 오믹 접합층은 Ni 또는 Pt를 포함하는 금속물을 포함할 수 있으며, ITO 또는 ZnO 등의 도전성 산화물을 포함할 수 있다. 다만, 상기 오믹 접합층은 실시의 형태에 따라 생략될 수 있다.
상기 오믹 접합층 상에는 반사 금속층(142)이 형성된다. 상기 반사 금속층(142)은 활성층(120)에서 형성된 광을 반사한다. 따라서 도전성을 가지면서 광에 대한 높은 반사도를 가진 물질로 선택된다. 상기 반사 금속층(142)은 Ag, Ag합금, Al 또는 Al합금을 가진다.
또한, 상기 반사 금속층(142) 상에는 응력 완화층이 형성될 수 있다. 상기 응력 완화층의 열팽창계수는 도전성 장벽층(144)의 열팽창계수 이상이고, 반사 금속층(142)의 열팽창계수 이하의 값을 가짐이 바람직하다. 이를 통해 반사 금속층(142)과 도전성 장벽층(144)이 가지는 열팽창계수의 차이에 의해 발생되는 응력은 완화될 수 있다. 따라서, 상기 응력 완화층의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택된다.
다만, 상기 오믹 접합층 또는 응력 완화층의 실시의 형태에 따라 생략될 수 있다.
또한, 반사 금속층(142)과 하부의 제2 반도체층(130)의 평면이 이루는 각도 α는 5도 내지 45도 이하임이 바람직하다. 만일, 반사 금속층(142)의 측면이 이루는 각도 α가 5도 미만이면, 반사 금속층(142)의 충분한 두께를 확보하기 곤란하며, α가 45도를 상회하면 상부에 형성되는 도전성 장벽층(144)의 측면 프로파일에서 균열이 발생한다. 만일, 오믹 접합층이 도입되는 경우, 오믹 접합층 및 반사 금속층(142)의 측면이 형성하는 경사각도 상술한 각도의 범위 내에 포함되어야 할 것이다.
상기 반사 금속층(142) 또는 응력 완화층(143) 상에는 도전성 장벽층(144)이 형성된다. 예컨대, 응력 완화층이 생략된 경우, 도전성 장벽층(144)은 반사 금속층(142) 상에 형성되고, 응력 완화층이 형성된 경우, 도전성 장벽층(144)은 응력 완화층 상에 형성된다. 상기 도전성 장벽층(144)은 적어도 반사 금속층(142)의 측면을 감싸고, 응력 완화층의 상부와 측면을 감싸면서 형성된다. 따라서, 반사 금속층(142)을 구성하는 금속 원자 또는 이온의 확산은 방지된다. 또한, 도전성 장벽층(144)과 반사 금속층(142)의 열팽창계수의 차이에서 발생되는 응력은 응력 완화층에서 흡수될 수 있다. 특히, 상기 도전성 장벽층(144)의 두께는 하부의 반사 금속층 또는 응력 완화층의 표면 상태에 따라 달리 설정될 수 있다. 예컨대, 반사 금속층(142)의 상부 표면 상에 형성되는 도전성 장벽층(144)의 두께를 t1이라 하고, 반사 금속층(142)의 측면 상에 형성되는 도전성 장벽층(144)의 두께를 t2라 하며, 제2 반도체층(130) 표면 상에 형성되는 도전성 장벽층(144)의 두께를 t3이라 한다면, t1>t3>t2의 관계가 설정됨이 바람직하다.
또한, 상기 도전성 장벽층(144)은 반사 금속층(142) 또는 응력 완화층을 완전히 차폐하고, 제2 반도체층(130)의 표면까지 신장되어 형성된다.
또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Cr, Pt, Rh, Pd 또는 Ni인 경우, 상기 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층일 수 있다.
또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 상기 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Cr 또는 Ni인 경우, 상기 응력 완화층은 Cu, Cr, Rh, Pd, TiW 또는 Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
또한, 상기 도전성 장벽층(144)은 제2 반도체층(130)의 표면을 도포한다.
도 18 내지 도 22는 본 발명의 제3 실시예에 따라 상기 도 17의 발광 다이오드의 형성방법을 설명하기 위한 단면도들이다.
도 18을 참조하면, 기판(100) 상에 제1 반도체층(110), 활성층(120) 및 제2 반도체층(130)이 순차적으로 형성된다.
상기 기판(100)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨 산화물(Ga2O3) 또는 실리콘을 가질 수 있다. 구체적으로 상기 기판(100)은 사파이어 기판일 수 있다. 또한, 상기 기판(100)은 패턴화된 기판 또는 표면이 나방눈 구조를 가진 기판일 수 있다.
또한, 상기 기판(100) 상에는 제1 반도체층(110)이 구비된다. 제1 반도체층(110)은 n형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110) 상에 형성되는 활성층(120)은 우물층과 장벽층이 적층된 단일 양자 우물 구조이거나, 우물층과 장벽층이 교대로 적층된 다중 양자 우물 구조일 수 있다.
활성층(120) 상에는 제2 반도체층(130)이 구비된다. 제2 반도체층(130)은 p형의 도전형을 가짐이 바람직하다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 재질 및 구성은 상기 도 3에서 설명된 바와 동일하다. 따라서, 이를 원용한다.
또한, 상기 제1 반도체층(110), 활성층(120), 제2 반도체층(130)은 에피텍셜 성장을 통해 형성된다. 따라서, MOCVD 공정을 통해 (110), 활성층(120), 제2 반도체층(130)이 형성됨이 바람직하다.
도 19를 참조하면, 통상의 식각 공정에 따라 활성층(120) 및 제2 반도체층(130)의 일부가 제거된다. 이를 통해 제1 반도체층(110)의 일부가 노출된다. 식각 공정을 통해 제1 반도체층(110)의 상부 표면이 노출되고, 활성층(120) 및 제2 반도체층(130)의 측면이 노출된다. 따라서, 상기 식각을 통해 활성층(120) 및 제2 반도체층(130)의 일부가 제거된 트렌치가 형성될 수 있으며, 홀이 형성될 수 있다. 즉, 상기 도 5의 제2 반도체층(130) 표면으로부터 제1 반도체층(110) 표면까지 식각된 메사 영역(150)은 트렌치 형태의 스트라이프 타입을 가질 수 있으며, 홀 타입일 수 있다.
또한, 메사 영역이 스트라이프 타입의 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 또한, 메사 영역(150)이 대략 원형의 홀 타입인 경우, 제1 반도체층(110) 표면으로부터 수직 프로파일 또는 경사진 프로파일을 가질 수 있겠으나, 제1 반도체층(110) 표면으로부터 20도 내지 70도의 각도로 기울어진 경사진 프로파일을 가짐이 바람직하다. 만일, 프로파일이 20도 미만이면, 메사 영역(150)은 상부로 갈수록 간격이 매우 넓어진다. 따라서, 발광구조상 발생되는 광의 집중도가 저하되는 문제가 발생한다. 또한, 프로파일이 70도를 상회하는 경우, 메사 영역(150)은 수직에 가까운 프로파일을 가진다. 따라서, 발생되는 광을 막질들의 측벽에서 반사하는 효과가 미미해진다.
도 20을 참조하면, 메사 영역의 저면을 형성하고, 노출된 제1 반도체층(110) 상에 포토레지스트 패턴(160)이 형성된다. 상기 포토레지스트 패턴(160)은 제1 반도체층(110)의 표면으로부터 수직한 프로파일을 가질 수 있으며, 실시의 형태에 따라 저면의 폭이 상면의 폭보다 좁은 오버행 구조로 형성될 수 있다. 상기 포토레지스트 패턴(160)은 네거티브 타입임이 바람직하다. 따라서, 노광된 부위는 가교결합되는 특성을 가진다. 오버행 구조의 형성을 위해 포토레지스트 패턴(160)은 소정의 기울기를 가진 상태로 노광됨이 바람직하다. 오버행 구조인 경우, 포토레지스트 패턴(160) 사이의 저면들 사이의 이격거리가 상면들 사이의 이격거리에 비해 1um 이상이 되도록 설정됨이 바람직하다.
또한, 상기 포토레지스트 패턴(160)은 제2 반도체층(130)의 표면 일부를 덮는 형태로 제공됨이 바람직하다. 따라서, 제2 반도체층(130)의 상부 표면의 일부는 포토레지스트 패턴(160)에 의해 차폐된 형태를 유지할 수 있다.
도 21을 참조하면, 제2 반도체층(130) 상에 반사 금속층(142) 및 도전성 장벽층(144)이 순차적으로 적층되어 반사 패턴(140)이 형성된다. 또한, 실시의 형태에 따라 반사 금속층(142) 하부에는 오믹 접합층(141)이 형성될 수 있으며, 반사 금속층(142)과 도전성 장벽층(144) 사이에는 응력 완화층(143)이 추가적으로 형성될 수 있다.
상기 반사 금속층(142)은 Al, Al합금, Ag 또는 Ag합금을 포함한다. 반사 금속층(142)은 통상의 금속물 증착법을 통해 형성될 수 있다. 다만, 제2 반도체층(130) 표면 상으로 대부분의 금속 원자 또는 이온이 수직한 방향으로 이동될 수 있는 전자빔 증착법(e-beam evaporation)이 사용됨이 바람직하다. 이를 통해 금속 원자 또는 이온은 포토레지스트 패턴(160) 사이의 이격 공간 내로 이방성의 특성을 가지며 진입하여 반사 금속층(142)이 형성될 수 있다.
상기 반사 금속층(142)의 두께는 100nm 내지 1um임이 바람직하다. 반사 금속층(142)의 두께가 100nm 미만이면, 활성층(120)에서 형성된 광의 반사가 원활하지 못하는 문제가 발생된다. 또한, 반사 금속층(142)의 두께가 1um 를 상회하면, 과도한 공정시간으로 인한 공정상의 손실이 발생된다.
필요에 따라서는 반사 금속층(142)의 형성 이전에 오믹 접합층(141)이 형성될 수 있다. 상기 오믹 접합층(141)은 Ni, Pt, ITO 또는 ZnO를 포함할 수 있다. 또한, 상기 오믹 접합층(141)의 두께는 0.1nm 내지 20nm로 설정됨이 바람직하다. 오믹 접합층(141)의 두께가 0.1nm 미만이면, 매우 얇은 박막으로 인해 충분한 오믹 특성을 확보할 수 없다. 또한, 두께가 20nm 를 상회하면, 광의 투과량이 감소하여 상부의 반사 금속층(142)에서 반사되는 광량이 감소하는 문제가 발생된다.
반사 금속층(142) 상부에는 응력 완화층(143)이 형성된다.
응력 완화층(143)은 통상의 금속 증착법을 통하여 형성될 수 있다. 다만, 증착 공정에서 높은 방향성을 가지는 전자빔 증착법이 사용됨이 바람직하다. 즉, 전자빔에 의해 증발되는 금속 원자 또는 이온은 방향성을 가지고, 포토레지스트 패턴(160) 사이의 이격공간 내부에서 이방성을 가지며, 금속 막질로 형성될 수 있다. 또한, 응력 완화층(143)은 상기 반사 금속층(142)보다 낮은 열팽창계수를 가지며, 도 3의 도전성 장벽층(144)보다 높은 열팽창계수를 가진다. 따라서, 응력 완화층(143)의 재질은 반사 금속층(142)과 도전성 장벽층(144)의 재질의 선택에 따라 달리 선택될 수 있다.
반사 금속층(142) 및 응력 완화층(143)이 전자빔 증착법에 의해 형성되는 경우, 반사 금속층(142)의 측면 또는 응력 완화층(143)의 측면이 노출될 수 있다. 또한, 이방성 증착에 의해 포토레지스트 패턴(160) 상부의 개방된 영역에 상응하는 반사 금속층(142) 및 응력 완화층(143)이 형성된다.
또한, 전자빔 증착법에 의할 경우, 응력 완화층(143)의 측면 프로파일을 따라 상부의 층들이 형성된다. 다만, 하부에 형성된 층을 상부에 형성된 층이 덮거나 차폐하는 형태로 제공된다. 전자빔 증착법에 의해 형성된 응력 완화층(143) 또는 반사 금속층(142)으로 구성된 구조물의 측면 각도 α는 5도 내지 45도의 경사각을 가짐이 바람직하다. 이러한 측면 각도를 구현하기 위해, 전자빔 증착법에 의한 증착과정에서, 전자빔 소오스에 대해 기판(100)은 기울어진 방향으로 배치될 수 있다. 증착과정에서 상기 기판(100)은 상기 전자빔 소오스를 기준으로 회전 즉, 공전할 수 있으며, 또한 상기 기판(100)은 자체 회전 즉, 자전할 수 있다.
계속해서, 포토레지스트 패턴(160)의 개방된 영역을 통해 도전성 장벽층(144)이 형성된다.
상기 도전성 장벽층(144)은 W, TiW, Mo, Cr, Ni, Pt, Rh, Pd 또는 Ti를 포함한다. 특히, 상기 도전성 장벽층(144)을 구성하는 물질은 반사 금속층(142) 및 응력 완화층(143)의 물질의 선택에 따라 변경가능해진다.
상기 도전성 장벽층(144)은 응력 완화층(143) 상에 형성되며, 반사 금속층(142) 또는 응력 완화층(143)의 측면을 차폐한다. 따라서, 반사 금속층(142)을 구성하는 금속이 측면 확산을 통해 제2 반도체층(130)으로 확산되는 현상은 방지된다. 도전성 장벽층(144)의 형성은 통상의 금속 증착 공정을 통해 실현된다. 다만, 상기 도전성 장벽층(144)은 등방성 증착을 통해 형성됨이 바람직하다. 이는 도전성 장벽층(144)이 응력 완화층(143) 및 반사 금속층(142)의 측면을 감싸는 구성을 가지기 때문이다. 예컨대, 상기 도전성 장벽층(144)은 스퍼터링을 통해 형성될 수 있다.
또한, 상기 도전성 장벽층(144)은 특정의 금속을 선택하여 100nm 이상의 단일층으로 형성될 수 있다. 또한, 상기 도전성 장벽층(144)은 2 이상 금속물이 번갈아가며 선택되고, 각각의 층의 두께는 20nm 이상으로 설정될 수도 있다. 예컨대, 상기 도전성 장벽층(144)은 50nm 두께를 가지는 TiW와 50nm 두께를 가지는 Ni층 또는 Ti층이 교대로 증착되어 형성될 수 있다.
특히, 상기 도전성 장벽층(144)은 하부 막질의 상태 또는 경사도에 따라 다른 두께를 가지며, 제2 반도체층(130) 상부까지 신장되어 형성된다. 하부 막질의 측면 경사도 α가 45도 이하의 각도를 가지므로, 급격한 경사도에 따른 도전성 장벽층(144)의 균열 현상은 방지된다.
또한, 상기 도전성 장벽층(144) 상에는 이후의 물질과의 안정적인 접촉을 위해 Ni/Au/Ti 층이 추가로 형성될 수 있다.
전술한 바대로, 응력 완화층(143)의 재질은 반사 금속층(142) 및 도전성 장벽층(144)의 재질에 따라 선택된다. 이는 응력 완화층(143)의 열팽창계수가 도전성 장벽층(144)보다 높고, 반사 금속층(142)보다 낮은 값을 가지기 때문이다. 따라서, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Al 또는 Al합금이고, 도전성 장벽층(144)이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Ag 또는 Cu의 단일층이거나 Ni, Au, Cu 또는 Ag의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층(143)은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층일 수 있다. 또한, 반사 금속층(142)이 Ag 또는 Ag합금이고, 도전성 장벽층(144)이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층(143)은 Cu, Cr, Rh, Pd, TiW 또는 Ti 의 단일층이거나, Ni, Au 또는 Cu의 복합층일 수 있다.
상기 오믹 접합층(141), 상기 반사 금속층(142), 상기 응력 완화층(143), 및 상기 도전성 장벽층(144)은 상기 포토레지스트 패턴(160)의 상부에도 형성될 수 있다.
도 22를 참조하면, 포토레지스트 패턴(160) 및 그 상부의 층들은 제거된다. 따라서, 하부의 제1 반도체층(130) 및 상부의 반사 패턴(140)이 노출된다. 또한, 포토레지스트 패턴(160)의 제거를 통해 메사 영역(150)이 노출된다. 이는 상기 도 17에 설명된 바와 동일하다.
상술한 과정을 통해 제2 반도체층(130) 상에 반사 패턴(140)이 형성된다. 반사 패턴(140)은 반사 금속층(142), 응력 완화층(143) 및 도전성 장벽층(144)을 포함한다. 응력 완화층(143)은 반사 금속층(142)보다 작은 열팽창계수를 가지고, 도전성 장벽층(143)보다 큰 열팽창계수를 가진다. 따라서, 반사 금속층(142)과 도전성 장벽층(144)의 열팽창계수의 차이에 의해 발생되는 응력은 응력 완화층(143)에서 흡수된다.
또한, 반사 금속층(142) 또는 응력 완화층(143) 상에 형성된 도전성 장벽층(144)은 하부 막질의 형태 및 종류에 따라 다른 두께를 가진다. 예컨대, 반사 금속층(142) 또는 응력 완화층(143)의 표면 상부에 형성되는 도전성 장벽층(144)의 두께 t1은 제2 반도체층(130)의 표면 상에 형성된 도전성 장벽층(144)의 두께 t3보다 높은 값을 가진다. 또한, 두께 t3은 반사 금속층(142) 또는 응력 완화층(143)의 측면 상에 형성된 도전성 장벽층(144)의 두께 t2보다 높은 값을 가진다.
이러한 두께의 차이는 오버행 구조의 포토레지스트 패턴이 형성된 상태에서 등방성 증착을 수행한 결과이다. 즉, 포토레지스트 패턴에 의해 오픈된 영역인 반사 금속층(142) 또는 응력 완화층(144)의 상부 표면 상에는 증착이 상대적으로 가장 많이 수행되며, 제2 반도체층(130) 표면 상에도 평면 구조이므로 상대적으로 많은 증착이 수행될 수 있다. 반면, 반사 금속층(142) 또는 응력 완화층(143)의 측면은 소정의 경사도를 가지고, 증착되는 금속이 측벽에 부착되어야 하는 한계를 가지므로 상대적으로 낮은 증착이 수행된다.
또한, 반사 금속층(142) 또는 응력 완화층(143)의 측면 경사각 α는 5도 내지 45도의 각도를 형성한다. 필요한 각도의 형성은 전자빔 증착 공정시 기판의 각도의 조절을 통해 수행될 수 있다. 즉, 진행이 예측되는 금속 이온 또는 입자의 가상의 진행 방향에 일정한 각도로 기판을 배향함을 통해 반사 금속층(142) 또는 응력 완화층(143)의 측면 경사각α의 조절은 수행될 수 있다. 측면 경사각의 설정을 통해 이후에 형성되는 도전성 장벽층(144)의 균열 현상은 방지된다.
제4 실시예
도 23 내지 도 27은 본 발명의 제4 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.
도 23을 참조하면, 상기 도 3 또는 도 10에서 메사 영역(150)은 스트라이프 형태로 식각된 영역이라 가정한다. 계속해서 도 3 또는 도 10의 구조물 전면에 제1 절연층(200)이 형성된다. 제1 절연층(200)은 상기 반사 패턴(140)의 상부 표면의 일부를 노출하고, 제1 반도체층(110)의 표면을 노출한다. 따라서, 도전성 반사층(144)의 표면은 노출된다.
또한, 상기 제1 절연층(200)의 도포는 도 3 및 도 10의 구조물 전면에 절연물을 도포하는 것으로 수행된다. 다만, 도포되는 절연물과 상기 도 3 및 도 10의 보호 절연막(145)에 대해서는 제1 절연층(200)으로 명기한다. 이는 절연막과 보호 절연막(145)은 동일 또는 유사한 전기적 특성을 가진다. 즉, 절연물이라는 동일한 특성을 가진다. 따라서, 설명의 편의를 위해 도포되는 절연층과 보호 절연막(145)을 하나의 제1 절연층(200)으로 명기한다. 따라서, 제1 절연층(200)의 식각을 통해 제1 반도체층(110)의 표면을 노출되고, 상부의 반사 패턴(140)은 노출된다.
제1 절연층(200)의 형성을 위해 SiO2 등의 산화막, SiN 등의 질화막, MgF2 등의 절연막 또는 SiO2/TiO2 등의 DBR층이(De-Bragg Reflector) 도 23의 구조물 상에 형성된다. 이어서, 통상의 포토리소그래피 공정을 통하여 반사 패턴(140)의 일부 및 제1 반도체층(110)의 표면이 노출된다.
도 23의 평면도 하부의 도면은 도 13의 평면도를 A-A' 방향을 따라 절단한 단면도이다. 상기 단면도에서 A-A' 라인은 불연속하며, 점선으로 표시된 부분은 단면도 상에 반영되지 않는다. 다만, 불연속선은 단면도 상에서는 연속하는 것으로 기술된다. 이하, 동일하게 적용된다.
또한, 본 실시예에서는 반사 패턴(140)이 3개 노출된 것으로 기술되나, 이는 예시에 불과한 것으로 노출되는 반사 패턴(140)의 개수는 충분히 변경가능하다 할 것이다.
일부 영역에서 반사 패턴(140)이 노출되고, 메사 영역(150)에서는 제1 반도체층(110)이 노출된다. 또한, 반사 패턴(140)이 노출되지 않은 영역에서는 제1 절연층(200)이 반사 패턴(140)을 완전히 차폐한다.
도 24을 참조하면, 도전성 반사층(210) 및 반사 장벽층(220)이 제1 절연층(200) 상에 형성된다.
도전성 반사층(210)은 도전성 재질로 형성된다. 또한, 도전성 반사층(210)은 반사 패턴(140)의 일부를 노출한다.
상기 도전성 반사층(210)은 Al을 포함할 수 있다. 따라서, 제1 반도체층(110)과 도전성 반사층(210)은 전기적으로 연결되며, 반사 패턴(140)은 제1 절연층(200)에 의해 도전성 반사층(210)과 전기적으로 절연된다.
또한, 도전성 반사층(210) 상부에는 반사 장벽층(220)이 형성된다. 상기 반사 장벽층(220)은 도전성 반사층(210)을 구성하는 금속물의 확산을 방지한다. Ni, Cr 또는 Au의 단일층이거나, 이들의 복합층일 수 있다. 상기 반사 장벽층(220)은 Ti/Al/Ti/Ni/Au의 복합층임이 바람직하다. 또한, 상기 도전성 반사층(210) 하부에는 접착층(미도시)이 더 구비될 수 있다. 상기 접착층은 Ti, Cr 또는 Ni을 포함할 수 있다.
상기 도전성 반사층(210)과 반사 장벽층(220)의 형성은 도전성 반사층(210)과 반사 장벽층(220)의 순차적인 적층과 패터닝을 통한 식각을 통해 수행될 수 있다. 이외에 상기 도전성 반사층(210)과 반사 장벽층(220)은 리프트 오프 공정을 통해 형성될 수 있다. 즉, 반사 패턴(140) 상에 포토레지스트를 도포하고, 통상의 증착 공정을 통해 도전성 반사층과(210) 반사 장벽층(220)을 형성한다. 이후에 반사 패턴(140) 상의 포토레지스트를 제거하면, 반사 패턴(140)을 노출시키는 도전성 반사층(210)과 반사 장벽층(220)이 형성된다.
이는 하부 단면도를 통해 알 수 있다. 즉, A-A' 라인에서 2개의 노출된 반사 패턴(140)을 가로지르는 단면에서는 반사 패턴(140)이 노출되고, 도전성 반사층(210) 및 반사 장벽층(220)으로만 매립된 영역을 가로지르는 단면에서는 반사 패턴(140) 상에 제1 절연층(200)이 형성되고, 제1 절연층(200) 상에 도전성 반사층(210) 및 반사 장벽층(220)이 형성된 상태가 된다.
상기 도전성 반사층(210)은 Al 재질을 포함하므로 활성층에서 형성된 광을 반사할 수 있다. 따라서, 도전성 반사층(210)은 제1 반도체층(110)과의 전기적 접촉을 달성하면서 광을 반사하는 반사층으로의 기능을 가진다. 또한, 도전성 반사층(210) 상부에 형성되는 반사 장벽층(220)은 도전성 반사층(210)을 구성하는 금속 입자의 확산을 방지한다.
또한, 접합층의 게재를 통해 도전성 반사층(210)과 제1 반도체층(110) 사이의 오믹 접합이 용이하게 형성된다.
도 25를 참조하면, 도 24의 구조물 상에 제2 절연층(230)이 형성된다. 제2 절연층(230)을 통해 반사 장벽층(220)의 일부는 노출되고, 반사 패턴(140)의 일부도 노출된다. 반사 패턴(140)은 제2 반도체층(130)과 전기적으로 연결된 상태이며, 반사 장벽층(220)은 도전성 반사층(210)을 통해 제1 반도체층(110)과 전기적으로 연결된 상태이다.
상기 제2 절연층(230)은 절연성 재질이라면 어느 것이나 가능할 것이다. 따라서, 산화물계 절연물, 질화물계 절연물, 고분자 계열인 폴리이미드(polyimide), 테프론(Teflon) 또는 파릴렌(parylene) 등이 사용가능하다 할 것이다.
도 26을 참조하면, 상기 도 25의 구조물 상에 제1 패드(240) 및 제2 패드(250)가 형성된다. 상기 제1 패드(240)는 상기 도 25에서 노출된 반사 장벽층(220)을 통해 도전성 반사층(210)과 전기적으로 연결된다. 따라서, 제1 패드(240)와 제1 반도체층(110)은 전기적으로 연결된다. 이는 제1 반도체층(110)이 제1 패드(240)를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다. 또한, 상기 제2 패드(250)는 상기 도 25에서 노출된 반사 패턴(140)과 전기적으로 연결된다. 따라서, 제2 패드(250)와 제2 반도체층(130)은 전기적으로 연결된다. 이는 제2 반도체층(130)이 제2 패드(250)를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다.
상기 제1 패드(240) 및 제2 패드(250)는 Ti, Cr 또는 Ni을 포함하는 층과 Al, Cu, Ag 또는 Au의 2중층 구조로 형성될 수 있다. 또한, 제1 패드(240) 및 제2 패드(250)는 포토레지스트의 패터닝 및 패터닝된 이격 공간 사이를 금속물로 증착한 다음, 이를 제거하는 리프트-오프 공정을 이용하여 형성될 수 있다. 또한, 이중층 또는 단일층의 금속막을 형성한 다음, 통상의 포토리소그래피 공정을 통한 패턴을 형성하고, 이를 식각 마스크로 이용한 건식 식각 또는 습식 식각을 통해 형성될 수 있다. 다만, 건식 식각 및 습식 식각 시의 에천트는 식각되는 금속물의 재질에 따라 달리 설정될 수 있다.
또한, 상기 제1 패드(240) 또는 제2 패드(250) 상부에는 도전성 재질의 패드 장벽층(260, 270)이 형성될 수 있다. 패드 장벽층(260, 270)은 패드들(240, 250)에 대한 본딩 또는 솔더링 작업시 발생할 수 있는 금속의 확산을 방지하기 위해 구비된다. 예컨대, 본딩 또는 솔더링 작업시, 본딩 금속 또는 솔더링 재질에 포함된 주석 원자 등이 패드(240, 250)로 확산하여 패드의 저항률을 증가시키는 현상은 방지된다. 이를 위해 상기 패드 장벽층(260, 270)은 Cr, Ni, Ti W, TiW, Mo, Pt 또는 이들의 복합층으로 구성될 수 있다.
도 27은 상기 도 26을 B-B' 라인을 따라 절단한 단면도 및 C-C' 라인을 따라 절단한 단면도이다.
먼저, B-B' 라인은 제1 패드(240)가 형성된 영역을 절단한다. 제1 패드(240)는 노출된 반사 장벽층(220)과 전기적으로 연결된다. 또한, 제1 패드(240) 상부에는 제1 패드 장벽층(260)이 형성된다.
또한, C-C' 라인은 제2 패드(250)가 형성된 영역을 절단한다. 제2 패드(250)는 노출된 반사 패턴(140)과 전기적으로 연결된다. 또한, 제2 패드 상부에는 제2 패드 장벽층(270)이 형성된다.
상기 제1 패드 장벽층(260) 및 제2 패드 장벽층(270)은 상호간에 전기적으로 분리된 양상을 가진다.
결국, 제1 패드(240)는 제1 반도체층(110)과 전기적으로 연결되고, 제2 패드(250)는 제2 반도체층(130)과 전기적으로 연결됨을 알 수 있다.
상술한 과정을 통해 반사 패턴(140)의 도전성 장벽층(144)은 보호 절연막(145)을 통해 정의된다. 따라서, 도전성 장벽층(144)은 보호 절연막(145) 사이의 이격공간에 도포되며, 반사 금속층(142) 또는 응력 완화층(143) 상부와 측면을 감싸며 형성된다. 따라서, 스퍼터링 공정을 통해 도전성 장벽층(144)이 포토레지스트 패턴의 측벽에 형성되어 뾰쪽한 첨두를 형성하는 현상은 방지된다. 또한, 이를 이용한 발광 다이오드 모듈에서 스트라이프 타입으로 제1 반도체층(110)이 노출되어, 도전성 반사층(210) 및 반사 장벽층(220)을 통해 제1 패드(240)와 전기적 접촉이 달성된다. 도전성 반사층(210)과 제1 패드(240) 사이에 구비된 반사 장벽층(220)을 통해 금속물의 확산은 방지된다. 예컨대, 도전성 반사층(210)을 구성하는 금속이 제1 패드(240)로 이동하여 제1 패드(240)의 저항률을 상승시키는 현상은 방지된다. 또한, 제2 반도체층(130)은 제2 패드(250)와 전기적으로 연결된다. 각각의 패드 상부에는 패드 장벽층(260, 270)이 형성된다. 패드 장벽층(260, 270)은 본딩 또는 솔더링 과정에서 발생되는 금속물의 확산을 방지하여 제1 패드(240) 또는 제2 패드(250)가 높은 도전율을 가지고, 외부와의 전기적 접촉의 달성을 달성하게 한다.
제5 실시예
도 28 내지 도 30는 본 발명의 제5 실시예에 따라 상기 도 3 또는 도 10의 구조가 적용된 발광 다이오드 모듈을 도시한 평면도들 및 단면도들이다.
도 28을 참조하면, 도 3 및 도 10에서 메사 영역(150)은 홀 타입으로 형성된다. 따라서, 대략 원형으로 제1 반도체층(110)이 노출된다.
계속해서, 도 28의 구조물 전면에 대해 제1 절연층(200)이 형성된다. 제1 절연층(200)은 상기 반사 패턴(140)의 상부 표면의 일부를 노출하고, 제1 반도체층(110)의 표면을 노출한다. 상기 제1 절연층(200)의 형성은 제4 실시예의 상기 도 23에서 설명된 바와 동일하다. 따라서 이를 원용한다.
도 28의 평면도 하부의 도면은 도 28의 평면도를 D-D' 방향을 따라 절단한 단면도이다. 상기 단면도에서 D-D' 라인은 점선 상에서는 불연속이며, 실선을 연결하여 구성한 것이다. 따라서, 점선 부분은 단면도에 반영되지 않고, 실선 부분만 단면도에 반영된다.
일부 영역에서 반사 패턴(140)이 노출되고, 메사 영역(150)에서는 제1 반도체층(110)이 노출된다. 또한, 반사 패턴(140)이 노출되지 않은 영역에서는 제1 절연층(200)이 반사 패턴(140)을 완전히 차폐한다.
또한, 상기 도 28에서 홀 타입의 메사 영역(150)은 설명의 편의를 위하여 과장되게 기술된다. 따라서, 실시의 형태에 따라 홀 타입의 메사 영역(150)의 개수 및 형태는 충분히 변경가능하다 할 것이다.
도 29을 참조하면, 도전성 반사층(210) 및 반사 장벽층이 제1 절연층(200) 상에 형성된다. 도전성 반사층(210) 및 반사 장벽층(220)의 재질 및 형성법은 상기 도 24에서 설명된 바와 동일하다. 또한, 도전성 반사층(210) 및 반사 장벽층(220)은 반사 패턴(140)의 일부를 노출한다.
따라서, 제1 반도체층(110)과 반사 장벽층(220)은 도전성 반사층(210)을 통해 전기적으로 연결되며, 반사 패턴(140)은 제1 절연층(200)에 의해 도전성 반사층(210)과 전기적으로 절연된다.
이는 하부 단면도를 통해 알 수 있다. 즉, D-D' 라인에서 2개의 노출된 반사 패턴(140)을 가로지르는 단면에서는 반사 패턴(140)이 노출되고, 도전성 반사층(210) 및 반사 장벽층(220)으로만 매립된 영역을 가로지르는 단면에서는 반사 패턴(140) 상에 제1 절연층(200)이 형성되고, 제1 절연층(200) 상에 도전성 반사층(210) 및 반사 장벽층(220)이 형성된 상태가 된다. 또한, 상기 도 29에서 홀 형태로 노출된 제1 반도체층(110) 표면에서는 도전성 반사층(210) 및 반사 장벽층(220)이 형성된다.
상기 도전성 반사층(210)은 Al 재질을 포함하므로 활성층(120)에서 형성된 광을 반사할 수 있다. 따라서, 도전성 반사층(210)은 제1 반도체층(110)과의 전기적 접촉을 달성하면서 광을 반사하는 반사층으로의 기능을 가진다.
상기 도전성 반사층(210)의 형성 이전에, 상기 도전성 반사층(210)과 동일한 형상을 가지는 접합층이 별도로 형성될 수 있다. 접합층은 Ti, Cr 또는 Ni을 포함한다. 접합층의 게재를 통해 도전성 반사층(210)과 제1 반도체층(110) 사이에는 오믹 접합이 용이하게 형성된다.
또한, 도전성 반사층(210)의 상부에 형성되는 반사 장벽층(220)은 Ni, Cr 또는 Au의 단일층이거나, 이들의 복합층일 수 있다. 상기 반사 장벽층(220)은 Ti/Al/Ti/Ni/Au의 복합층임이 바람직하다.
도 30를 참조하면, 제2 절연층(230)이 형성된다. 제2 절연층(230)을 통해 반사 장벽층(220)의 일부는 노출되고, 반사 패턴(140)의 일부도 노출된다. 반사 패턴(140)은 제2 반도체층(130)과 전기적으로 연결된 상태이며, 도전성 반사층(210)은 제1 반도체층(110)과 전기적으로 연결된 상태이다. 따라서, 제2 절연층(230)을 통해 제1 반도체층(110)과 제2 반도체층(130)의 전기적 경로는 오픈된다.
상기 제2 절연층(230)의 재질 및 형성은 상기 도 25에서 설명된 바와 동일하다. 따라서, 이를 원용한다.
계속해서, 상기 도 26에서 설명된 바와 같이 제1 패드(미도시) 및 제2 패드(미도시)가 형성된다. 상기 제1 패드는 상기 도 30에서 노출된 도전성 반사층(220)과 전기적으로 연결된다. 따라서, 제1 패드와 제1 반도체층(110)은 전기적으로 연결된다. 이는 제1 반도체층(110)이 제1 패드를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다. 또한, 상기 제2 패드는 상기 도 30에서 노출된 반사 패턴(140)과 전기적으로 연결된다. 따라서, 제2 패드와 제2 반도체층(130)은 전기적으로 연결된다. 이는 제2 반도체층(130)이 제2 패드를 통해 외부의 전원 또는 전력 공급선과 전기적으로 연결됨을 의미한다.
또한, 상기 제1 패드 또는 제2 패드 상부에는 도전성 재질의 패드 장벽층이 형성될 수 있다. 패드 장벽층은 패드들에 대한 본딩 또는 솔더링 작업시 발생할 수 있는 금속의 확산을 방지하기 위해 구비된다. 예컨대, 본딩 또는 솔더링 작업시, 본딩 금속 또는 솔더링 재질에 포함된 주석 원자 등이 패드로 확산하여 패드의 저항률을 증가시키는 현상은 방지된다. 이를 위해 상기 패드 장벽층은 Cr, Ni, Ti W, TiW, Mo, Pt 또는 이들의 복합층으로 구성될 수 있다.
상술한 과정을 통해 반사 패턴(140)의 도전성 장벽층(144)은 보호 절연막(145)을 통해 정의된다. 따라서, 도전성 장벽층(144)은 보호 절연막(145) 사이의 이격공간에 도포되며, 반사 금속층(142) 또는 응력 완화층(143) 상부와 측면을 감싸며 형성된다. 따라서, 스퍼터링 공정을 통해 도전성 장벽층(144)이 포토레지스트 패턴의 측벽에 형성되어 뾰쪽한 첨두를 형성하는 현상은 방지된다. 또한, 이를 이용한 발광 다이오드 모듈에서 홀 타입으로 제1 반도체층(110)이 노출되어, 도전성 반사층(210) 및 반사 장벽층(220)을 통해 제1 패드와 전기적 접촉이 달성된다. 도전성 반사층(210)과 제1 패드 사이에 구비된 반사 장벽층(220)을 통해 금속물의 확산은 방지된다. 예컨대, 도전성 반사층(210)을 구성하는 금속이 제1 패드로 이동하여 제1 패드의 저항률을 상승시키는 현상은 방지된다. 또한, 제2 반도체층(130)은 제2 패드와 전기적으로 연결된다. 각각의 패드 상부에는 패드 장벽층이 형성된다. 패드 장벽층은 본딩 또는 솔더링 과정에서 발생되는 금속물의 확산을 방지하여 제1 패드 또는 제2 패드가 높은 도전율을 가지고, 외부와의 전기적 접촉의 달성을 달성하게 한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100 : 기판 110 : 제1 반도체층
120 : 활성층 130 : 제2 반도체층
140 : 반사 패턴 141 : 오믹 접합층
142 : 반사 금속층 143 : 응력 완화층
144 : 도전성 장벽층 145 : 보호 절연막
150 : 메사 영역 200 : 제1 절연층
210 : 도전성 반사층 220 : 반사 장벽층
230 : 제2 절연층 240 : 제1 패드
250 : 제2 패드 260 : 제1 패드 장벽층
270 : 제2 패드 장벽층

Claims (31)

  1. 기판;
    상기 기판 상에 형성된 제1 반도체층;
    상기 제1 반도체층 상에 형성되고 광을 형성하는 활성층;
    상기 활성층 상에 형성되고, 상기 제1 반도체층과 상보적인 도전형을 가지는 제2 반도체층; 및
    상기 제2 반도체층 상에 형성된 보호 절연막 사이에 형성되고, 상기 활성층에서 형성된 광을 반사하며, 상기 보호 절연막과 접촉하는 도전성 장벽층을 가지는 반사 패턴을 포함하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 반사 패턴은 상기 제2 반도체층 상에 형성되고 광을 반사하는 반사 금속층을 더 포함하고, 상기 도전성 장벽층은 상기 반사 금속층의 상부와 측면을 차폐하는 것을 특징으로 하는 발광 다이오드.
  3. 제2항에 있어서,
    상기 반사 패턴은 상기 반사 금속층과 상기 도전성 장벽층 사이에 상기 반사 금속층과 상기 도전성 장벽층의 열팽창 계수들의 차이에서 발생되는 응력을 흡수하기 위한 응력 완화층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  4. 제3항에 있어서,
    상기 응력 완화층의 열팽창 계수는 상기 도전성 장벽층의 열팽창 계수 이상이고, 상기 반사 금속층의 열팽창계수 이하인 것을 특징으로 하는 발광 다이오드.
  5. 제3항에 있어서,
    상기 반사 금속층은 Al, Al합금, Ag 또는 Ag의 합금을 포함하는 것을 특징으로 하는 발광 다이오드.
  6. 제5항에 있어서,
    상기 도전성 장벽층은 W, TiW, Mo, Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 것을 특징으로 하는 발광 다이오드.
  7. 제6항에 있어서,
    상기 반사 금속층이 Al 또는 Al합금을 포함하고, 상기 도전성 장벽층이 W, TiW 또는 Mo을 포함하는 경우, 상기 응력 완화층은 Ag, Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd 또는 Au의 복합층인 것을 특징으로 하는 발광 다이오드.
  8. 제6항에 있어서,
    상기 반사 금속층이 Al 또는 Al합금을 포함하고, 상기 도전성 장벽층이 Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 경우, 상기 응력 완화층은 Ag 또는 Cu의 단일층이거나, Ni, Au, Cu 또는 Ag의 복합층인 것을 특징으로 하는 발광 다이오드.
  9. 제6항에 있어서,
    상기 반사 금속층이 Ag 또는 Ag합금을 포함하고, 상기 도전성 장벽층이 W, TiW 또는 Mo를 포함하는 경우, 상기 응력 완화층은 Cu, Ni, Pt, Ti, Rh, Pd 또는 Cr의 단일층이거나, Cu, Ni, Pt, Ti, Rh, Pd, Cr 또는 Au의 복합층인 것을 특징으로 하는 발광 다이오드.
  10. 제6항에 있어서,
    상기 반사 금속층이 Ag 또는 Ag합금을 포함하고, 상기 도전성 장벽층이 Pt 또는 Ni을 포함하는 경우, 상기 응력 완화층은 Cu, Cr, Rh, Pd, TiW 또는 Ti의 단일층이거나, Ni, Au 또는 Cu의 복합층인 것을 특징으로 하는 발광 다이오드.
  11. 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 보호 절연막을 순차적으로 형성하는 단계;
    상기 보호 절연막, 상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계;
    상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계;
    상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및
    상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 포함하는 발광 다이오드의 형성방법.
  12. 제11항에 있어서,
    상기 보호 절연막의 식각은, 상기 포토레지스트 패턴에 의해 개방된 영역을 식각하고, 상기 포토레지스트 패턴 하부에 의해 차폐된 일부 영역까지 식각하여 상기 포토레지스트 패턴 하부에 상기 보호 절연막의 일부를 잔류시키는 것을 특징으로 하는 발광 다이오드의 형성방법.
  13. 제11항에 있어서, 상기 반사 금속층을 형성하는 단계 이후에,
    상기 반사 금속층 상에 열팽창계수의 차이에서 발생되는 응력을 흡수하는 응력 완화층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드의 형성방법.
  14. 제11항에 있어서,
    상기 보호 절연막의 식각은 등방성 습식 식각인 것을 특징으로 하는 발광 다이오드의 형성방법.
  15. 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 형성하는 단계;
    상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계;
    상기 메사 영역 및 노출된 상기 제2 반도체층 상에 보호 절연막을 형성하는 단계;
    상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계;
    상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및
    상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 포함하는 발광 다이오드의 형성방법.
  16. 기판 상에 제1 반도체층, 활성층, 제2 반도체층 및 반사 패턴이 형성된 구조물에 제1 절연층을 도포하고, 상기 반사 패턴과 상기 제1 반도체층을 노출시키는 단계;
    상기 제1 절연층 상에 도전성 반사층 및 반사 장벽층을 형성하고, 상기 반사 장벽층은 상기 도전성 반사층을 통해 상기 제1 반도체층과 전기적으로 연결시키고, 상기 반사 패턴을 노출시키는 단계;
    상기 반사 장벽층 상에 제2 절연층을 도포하여 상기 반사 패턴을 노출시키고, 상기 제1 반도체층과 전기적으로 연결된 상기 반사 장벽층을 노출시키는 단계; 및
    상기 반사 장벽층 상에 제1 패드를 형성하고, 상기 반사 패턴 상에 제2 패드를 형성하는 단계를 포함하는 발광 다이오드 모듈의 제조방법.
  17. 제16항에 있어서,
    상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 반사 패턴이 형성된 구조물은,
    상기 기판 상에 상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 보호 절연막을 순차적으로 형성하는 단계;
    상기 보호 절연막, 상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계;
    상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계;
    상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및
    상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 통하여 형성되는 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
  18. 제16항에 있어서,
    상기 제1 반도체층, 상기 활성층, 상기 제2 반도체층 및 상기 반사 패턴이 형성된 구조물은,
    상기 기판 상에 상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층을 순차적으로 형성하는 단계;
    상기 제2 반도체층 및 상기 활성층을 식각하여 상기 제1 반도체층의 표면을 노출시키는 메사 영역을 형성하는 단계;
    상기 메사 영역 및 노출된 상기 제2 반도체층 상에 보호 절연막을 형성하는 단계;
    상기 메사 영역 상에 오버행 구조의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴들 사이의 이격공간을 통해 노출된 상기 보호 절연막을 식각하는 단계;
    상기 보호 절연막의 식각을 통해 노출된 상기 제2 반도체층 표면에 반사 금속층을 형성하는 단계; 및
    상기 반사 금속층 상에 도전성 장벽층을 형성하되, 상기 도전성 장벽층은 상기 포토레지스트 패턴 하부에 잔류하는 상기 보호 절연막까지 신장되어 형성되는 단계를 포함하는 발광 다이오드 모듈의 제조방법.
  19. 제16항에 있어서,
    상기 반사 장벽층은 Ni, Cr 또는 Au의 단일층이거나, 이들의 복합층인 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
  20. 제16항에 있어서, 상기 반사 장벽층은 Ti/Al/Ti/Ni/Au의 복합층인 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
  21. 제16항에 있어서,
    상기 제1 패드 및 상기 제2 패드를 형성하는 단계 이후에,
    상기 적어도 하나의 패드 상에 본딩 또는 솔더링 시의 금속 원자의 확산을 방지하기 위한 패드 장벽층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
  22. 제21항에 있어서,
    상기 패드 장벽층은 Cr, Ni, Ti W, TiW, Mo, Pt 또는 이들의 복합층인 것을 특징으로 하는 발광 다이오드 모듈의 제조방법.
  23. 기판;
    상기 기판 상에 형성된 제1 반도체층;
    상기 제1 반도체층 상에 형성되고 광을 형성하는 활성층;
    상기 활성층 상에 형성되고, 상기 제1 반도체층과 상보적인 도전형을 가지는 제2 반도체층; 및
    상기 제2 반도체층 상에 형성되고, 하부의 막질에 따라 다른 두께를 가지는 도전성 장벽층을 가지는 반사 패턴을 포함하는 발광 다이오드.
  24. 제23항에 있어서,
    상기 반사 패턴은 상기 제2 반도체층 상에 형성되고 광을 반사하는 반사 금속층을 더 포함하고, 상기 도전성 장벽층은 상기 반사 금속층의 상부와 측면을 차폐하는 것을 특징으로 하는 발광 다이오드.
  25. 제24항에 있어서,
    상기 반사 금속층은 상기 제2 반도체층의 표면에 대해 5도 내지 45도의 측면 경사각을 가지는 것을 특징으로 하는 발광 다이오드.
  26. 제25항에 있어서,
    상기 반사 패턴은 상기 반사 금속층과 상기 도전성 장벽층 사이에 상기 반사 금속층과 상기 도전성 장벽층의 열팽창 계수들의 차이에서 발생되는 응력을 흡수하기 위한 응력 완화층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  27. 제26항에 있어서,
    상기 응력 완화층의 열팽창 계수는 상기 도전성 장벽층의 열팽창 계수 이상이고, 상기 반사 금속층의 열팽창계수 이하인 것을 특징으로 하는 발광 다이오드.
  28. 제26항에 있어서,
    상기 반사 금속층은 Al, Al합금, Ag 또는 Ag의 합금을 포함하는 것을 특징으로 하는 발광 다이오드.
  29. 제28항에 있어서,
    상기 도전성 장벽층은 W, TiW, Mo, Ti, Cr, Pt, Rh, Pd 또는 Ni을 포함하는 것을 특징으로 하는 발광 다이오드.
  30. 제25항에 있어서,
    상기 도전성 장벽층은 상기 반사 금속층을 차폐하면서, 상기 제2 반도체층 표면까지 연속으로 신장되어 형성되는 것을 특징으로 하는 발광 다이오드.
  31. 제30항에 있어서,
    상기 반사 금속층 상부에 형성된 상기 도전성 장벽층의 두께는 상기 제2 반도체층 상에 형성된 상기 도전성 장벽층의 두께보다 크며, 상기 제2 반도체층 상에 형성된 상기 도전성 장벽층의 두께는 상기 반사 금속층의 측면 상에 형성된 상기 도전성 장벽층의 두께보다 큰 것을 특징으로 하는 발광 다이오드.
KR1020120070129A 2012-06-28 2012-06-28 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법 KR101669641B1 (ko)

Priority Applications (15)

Application Number Priority Date Filing Date Title
KR1020120070129A KR101669641B1 (ko) 2012-06-28 2012-06-28 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
CN201710165552.1A CN107134520B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165974.9A CN107134519B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710166369.3A CN107452848B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
PCT/KR2013/005254 WO2014003346A1 (en) 2012-06-28 2013-06-14 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
CN201380034938.9A CN104412397B (zh) 2012-06-28 2013-06-14 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165664.7A CN107134518B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
US14/585,125 US9293660B2 (en) 2012-06-28 2014-12-29 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US14/677,904 US9397269B2 (en) 2012-06-28 2015-04-02 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US15/171,431 US9530939B2 (en) 2012-06-28 2016-06-02 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US15/367,464 US9859469B2 (en) 2012-06-28 2016-12-02 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US15/685,888 US9997673B2 (en) 2012-06-28 2017-08-24 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US16/003,782 US10355171B2 (en) 2012-06-28 2018-06-08 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US16/511,921 US10672952B2 (en) 2012-06-28 2019-07-15 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
US16/889,525 US10991851B2 (en) 2012-06-28 2020-06-01 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070129A KR101669641B1 (ko) 2012-06-28 2012-06-28 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160112057A Division KR101894047B1 (ko) 2016-08-31 2016-08-31 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법

Publications (2)

Publication Number Publication Date
KR20140002984A true KR20140002984A (ko) 2014-01-09
KR101669641B1 KR101669641B1 (ko) 2016-10-26

Family

ID=49783438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070129A KR101669641B1 (ko) 2012-06-28 2012-06-28 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법

Country Status (4)

Country Link
US (8) US9293660B2 (ko)
KR (1) KR101669641B1 (ko)
CN (5) CN107134520B (ko)
WO (1) WO2014003346A1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021760A (ko) * 2015-08-18 2017-02-28 엘지이노텍 주식회사 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2017057978A1 (ko) * 2015-09-30 2017-04-06 엘지이노텍 주식회사 발광소자
US10411162B2 (en) 2013-08-27 2019-09-10 Epistar Corporation Semiconductor light-emitting device including penetrating trenches
TWI672837B (zh) * 2014-07-11 2019-09-21 晶元光電股份有限公司 半導體發光元件
WO2020138842A1 (en) * 2018-12-24 2020-07-02 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode
KR20200112410A (ko) * 2019-03-22 2020-10-05 서울바이오시스 주식회사 발광 다이오드
US11329195B2 (en) 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101669641B1 (ko) 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR101740531B1 (ko) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US9461212B2 (en) 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
TWI618268B (zh) 2012-12-07 2018-03-11 晶元光電股份有限公司 發光裝置
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR102122358B1 (ko) * 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
CN104952991B (zh) * 2014-03-25 2018-01-09 茂邦电子有限公司 覆晶式发光二极管及其制造方法以及其覆晶式封装结构
KR102318317B1 (ko) 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
CN104362239B (zh) * 2014-11-19 2017-02-08 湘能华磊光电股份有限公司 一种led电极结构及其制作方法
US20160329461A1 (en) * 2015-02-17 2016-11-10 Genesis Photonics Inc. Light emitting diode
CN107408606B (zh) * 2015-03-30 2019-12-13 索尼半导体解决方案公司 发光元件、发光单元、发光面板装置及驱动发光面板装置的方法
JP6701628B2 (ja) * 2015-05-29 2020-05-27 日亜化学工業株式会社 半導体装置及びその製造方法
KR102471670B1 (ko) * 2016-02-11 2022-11-29 서울바이오시스 주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US10418517B2 (en) 2016-02-23 2019-09-17 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
KR102530760B1 (ko) 2016-07-18 2023-05-11 삼성전자주식회사 반도체 발광소자
CN106299085B (zh) * 2016-09-21 2019-04-30 海迪科（南通）光电科技有限公司 一种偏振发光二极管芯片
JP6627728B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
JP6627727B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
CN114388674B (zh) * 2016-12-21 2024-07-12 首尔伟傲世有限公司 高可靠性发光二极管
PL3580015T3 (pl) 2017-01-12 2022-05-02 Oetiker Tool Corporation Narzędzie do mocowania zacisku
CN111684611B (zh) * 2017-12-14 2024-02-06 亮锐有限责任公司 防止led管芯污染的方法
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
DE102018118355A1 (de) * 2018-07-30 2020-01-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
US11038085B2 (en) 2018-08-01 2021-06-15 Epistar Corporation Light-emitting device with a plurality of electrodes on a semiconductor stack
US10622514B1 (en) 2018-10-15 2020-04-14 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
EP3667720B1 (en) * 2018-12-10 2022-09-21 IMEC vzw Apex angle reduction in a led device with a led array
CN109713103B (zh) * 2018-12-28 2021-03-02 映瑞光电科技(上海)有限公司 一种led芯片
US11295982B2 (en) * 2019-06-11 2022-04-05 International Business Machines Corporation Forming ultra-thin chips for flexible electronics applications
CN113497077A (zh) * 2020-04-03 2021-10-12 京东方科技集团股份有限公司 无机发光二极管基板及其制备方法
TWI751809B (zh) 2020-11-18 2022-01-01 隆達電子股份有限公司 增進接合良率的發光二極體結構
CN113078245A (zh) * 2021-03-25 2021-07-06 南昌凯迅光电有限公司 一种led铝电极及其制备方法
WO2022222042A1 (zh) * 2021-04-20 2022-10-27 厦门三安光电有限公司 发光二极管芯片
CN113571622B (zh) * 2021-07-22 2022-08-23 厦门三安光电有限公司 发光二极管及其制备方法
JP7339994B2 (ja) * 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN114141920B (zh) * 2021-11-19 2023-08-11 厦门市三安光电科技有限公司 发光二极管及其制备方法
CN115498088B (zh) * 2022-11-16 2023-01-31 镭昱光电科技(苏州)有限公司 微型发光二极管及制备方法
CN117393680B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN118326330B (zh) * 2024-06-13 2024-08-16 天水天光半导体有限责任公司 一种半导体金属层的制备方法及其应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609117B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20100036618A (ko) * 2008-09-30 2010-04-08 서울옵토디바이스주식회사 교류용 발광 소자 및 그것을 제조하는 방법
JP2011187556A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
KR20120027318A (ko) * 2009-05-11 2012-03-21 크리 인코포레이티드 반사 구조를 갖는 반도체 발광 다이오드 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
JP4992282B2 (ja) * 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
WO2006137711A1 (en) * 2005-06-22 2006-12-28 Seoul Opto-Device Co., Ltd. Light emitting device and method of manufacturing the same
JP2007234918A (ja) * 2006-03-02 2007-09-13 Toyoda Gosei Co Ltd 半導体発光素子
US20080042145A1 (en) * 2006-08-18 2008-02-21 Helmut Hagleitner Diffusion barrier for light emitting diodes
CN100580965C (zh) * 2007-12-12 2010-01-13 厦门市三安光电科技有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
JP5021693B2 (ja) * 2009-04-14 2012-09-12 スタンレー電気株式会社 半導体発光素子
JP5332882B2 (ja) * 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
JP5310371B2 (ja) * 2009-08-10 2013-10-09 ソニー株式会社 半導体発光素子及びその製造方法
KR20110139909A (ko) * 2010-06-24 2011-12-30 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
CN201773864U (zh) * 2010-09-08 2011-03-23 厦门市三安光电科技有限公司 具有高反射镜的氮化镓基倒装发光二极管
KR101669641B1 (ko) 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR101958419B1 (ko) * 2013-01-29 2019-03-14 삼성전자 주식회사 반도체 발광 소자
KR20140103397A (ko) * 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
US20190034152A1 (en) 2017-07-25 2019-01-31 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Automatic configuration of display settings based on a detected layout of multiple display devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609117B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20100036618A (ko) * 2008-09-30 2010-04-08 서울옵토디바이스주식회사 교류용 발광 소자 및 그것을 제조하는 방법
KR20120027318A (ko) * 2009-05-11 2012-03-21 크리 인코포레이티드 반사 구조를 갖는 반도체 발광 다이오드 및 그 제조 방법
JP2011187556A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329195B2 (en) 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
US10411162B2 (en) 2013-08-27 2019-09-10 Epistar Corporation Semiconductor light-emitting device including penetrating trenches
US10749075B2 (en) 2013-08-27 2020-08-18 Epistar Corporation Semiconductor light-emitting device
US11764332B2 (en) 2013-08-27 2023-09-19 Epistar Corporation Semiconductor light-emitting device
US11894491B2 (en) 2013-08-27 2024-02-06 Epistar Corporation Semiconductor light-emitting device
TWI672837B (zh) * 2014-07-11 2019-09-21 晶元光電股份有限公司 半導體發光元件
KR20170021760A (ko) * 2015-08-18 2017-02-28 엘지이노텍 주식회사 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
WO2017057978A1 (ko) * 2015-09-30 2017-04-06 엘지이노텍 주식회사 발광소자
KR20170038440A (ko) * 2015-09-30 2017-04-07 엘지이노텍 주식회사 발광소자
US10475960B2 (en) 2015-09-30 2019-11-12 Lg Innotek Co., Ltd. Light emitting device having gallium nitrade substrate
WO2020138842A1 (en) * 2018-12-24 2020-07-02 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode
US11329204B2 (en) 2018-12-24 2022-05-10 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode
KR20200112410A (ko) * 2019-03-22 2020-10-05 서울바이오시스 주식회사 발광 다이오드

Also Published As

Publication number Publication date
CN107134520A (zh) 2017-09-05
US9859469B2 (en) 2018-01-02
US9397269B2 (en) 2016-07-19
US9997673B2 (en) 2018-06-12
CN107134519B (zh) 2019-02-15
US20190341527A1 (en) 2019-11-07
WO2014003346A1 (en) 2014-01-03
US20150214440A1 (en) 2015-07-30
US20170084790A1 (en) 2017-03-23
CN107134520B (zh) 2019-02-15
US9530939B2 (en) 2016-12-27
CN104412397A (zh) 2015-03-11
CN107134519A (zh) 2017-09-05
CN107134518A (zh) 2017-09-05
US20170352786A1 (en) 2017-12-07
US20160276542A1 (en) 2016-09-22
US10991851B2 (en) 2021-04-27
CN107452848B (zh) 2019-03-22
KR101669641B1 (ko) 2016-10-26
US20150108525A1 (en) 2015-04-23
US9293660B2 (en) 2016-03-22
US20200295232A1 (en) 2020-09-17
CN107134518B (zh) 2018-11-30
CN107452848A (zh) 2017-12-08
CN104412397B (zh) 2017-04-12
US20180294382A1 (en) 2018-10-11
US10355171B2 (en) 2019-07-16
US10672952B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
US10672952B2 (en) Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module
KR101740531B1 (ko) 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US10516083B2 (en) Light emitting diode module for surface mount technology and method of manufacturing the same
WO2013039344A2 (ko) 발광 다이오드 및 그것을 제조하는 방법
US10573780B2 (en) Ultraviolet light-emitting device
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
KR101843512B1 (ko) 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
KR101894047B1 (ko) 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR101843508B1 (ko) 응력 완화층을 가지는 발광 다이오드 및 그 형성방법
KR20130128747A (ko) 응력 완화층을 가지는 발광 다이오드 및 그 형성방법
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
KR20160001209A (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 4