CN118326330B - 一种半导体金属层的制备方法及其应用 - Google Patents

一种半导体金属层的制备方法及其应用 Download PDF

Info

Publication number
CN118326330B
CN118326330B CN202410757399.1A CN202410757399A CN118326330B CN 118326330 B CN118326330 B CN 118326330B CN 202410757399 A CN202410757399 A CN 202410757399A CN 118326330 B CN118326330 B CN 118326330B
Authority
CN
China
Prior art keywords
layer
silicon
aluminum
silicon wafer
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410757399.1A
Other languages
English (en)
Other versions
CN118326330A (zh
Inventor
马美玲
卢宇
庄立强
阎肃
白川川
王卫军
张锦春
张晓情
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd
Original Assignee
TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd filed Critical TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd
Priority to CN202410757399.1A priority Critical patent/CN118326330B/zh
Publication of CN118326330A publication Critical patent/CN118326330A/zh
Application granted granted Critical
Publication of CN118326330B publication Critical patent/CN118326330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体金属层的制备方法及其应用,属于半导体技术领域。该制备方法包括:将硅片进行清洗和干燥,采用磁控溅射方式于干燥后的硅片表面依次制备铂层、钼层和硅铝层;硅铝层中含有的硅与铝的质量比大于0.8:100且小于1.2:100。通过在金属铝层中增加部分硅以形成硅铝层,一方面能够有效防止金属铝与硅片中的硅互溶,另一方能够防止形成结尖刺破坏器件。并且,本发明提供的方法在铂层和硅铝层之间设置钼层,既能起到阻挡层的作用,同时也能形成电接触界面。该方法能够用于改善金属铝层与硅片粘附性,也可用于改善半导体结尖刺的产生,具有通过该方法得到的金属层的半导体器件具有较高的可靠性和稳定性。

Description

一种半导体金属层的制备方法及其应用
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种半导体金属层的制备方法及其应用。
背景技术
在半导体器件的制造中,传统上会使用金属铝来作为互连金属线,因为其成本低,容易在生产中进行制备。但是,金属铝和半导体材料硅容易发生互溶,产生结尖刺,导致器件失效。
鉴于此,特提出本发明。
发明内容
本发明的目的在于提供一种半导体金属层的制备方法及其应用,以改善或解决上述技术问题。
本发明可这样实现:
第一方面,本发明提供一种半导体金属层的制备方法,其包括以下步骤:将硅片进行和干燥,采用磁控溅射方式于干燥后的硅片表面依次制备铂层、钼层和硅铝层;
硅铝层中含有的硅与铝的质量比大于0.8:100且小于1.2:100;
铂层的厚度为50nm~100nm;钼层的厚度为100nm~200nm,硅铝层的厚度为900nm~1600nm。
在可选的实施方式中,铂层的溅射条件包括:靶材为铂靶,电流为0.7A~0.9A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min。
在可选的实施方式中,钼层的溅射条件包括:靶材为钼靶,电流为1.3A~1.7A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min。
在可选的实施方式中,硅铝层的溅射条件包括:靶材为硅铝合金靶,电流为2.6A~2.9A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min。
在可选的实施方式中,上述介质气体为惰性气体。
在可选的实施方式中,清洗过程包括:
采用温度为125℃~135℃的第一清洗液对硅片进行第一次清洗8min~12min,随后用去离子水进行第一次冲洗;其中,第一清洗液包括体积比为1.5:1至1.7:1的硫酸和双氧水;
采用温度为105℃~115℃的第二清洗液进行第二次清洗8min~12min,随后用去离子水进行第二次冲洗;其中,第二清洗液包括体积比为2:1:5.5至2:1:6.5的盐酸、双氧水和水;
采用漂洗液进行漂洗120s~200s,随后鼓氮冲水4min~6min,再用去离子水进行第三次冲洗8min~12min;其中,漂洗液包括体积比为100:0.5至100:1.5的水和氢氟酸。
在可选的实施方式中,干燥过程包括:将清洗结束后的硅片于小于或等于8×10- 4Pa的真空度下进行升温烘烤直至温度为150℃~200℃。
第二方面,本发明提供一种如前述实施方式任一项的制备方法在改善金属铝层与硅片粘附性中的应用。
第三方面,本发明提供一种如前述实施方式任一项的制备方法在改善半导体结尖刺中的应用。
第四方面,本发明提供一种半导体器件,其包括前述实施方式任一项的制备方法制备得到的金属层。
本发明的有益效果包括:
本发明通过在现有技术的单层金属铝层中增加特定含量的硅以形成硅铝层,一方面能够有效防止金属铝与硅片中的硅互溶,另一方能够防止形成结尖刺破坏器件。并且,本发明提供的方法在铂层和硅铝层之间设置有钼层,其既能起到阻挡层的作用,同时也能形成电接触界面,也就是欧姆接触。该方法能够用于改善金属铝层与硅片粘附性,也可用于改善半导体结尖刺的产生,具有通过该方法得到的金属层的半导体器件具有较高的可靠性和稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为试验例中实施例1对应的镜检结果;
图2为试验例中对比例1对应的镜检结果。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
下面对本发明提供的半导体金属层的制备方法及其应用进行具体说明。
现有技术中,通常仅使用一层金属,有的采用铝层,有的通过以铝硅铜合金代替金属铝,但发明人创造性地发现,如果简单地将单层金属和半导体连在一起,往往会出现整流效应。因为硅等共价键半导体在表面处断裂的键可以形成表面态,而且密度很大,分布在禁带的中部。与金属接触时,将影响接触势垒,所以该类半导体与单层金属配合后会形成整流接触。在集成电路生产中,往往需要的高质量的金属连线,不仅需要使得金属与半导体接触形成良好的欧姆接触,还要获得良好的粘附性,也就是金属层的键合拉力达到一定的数值,同时,还要考虑各层金属之间在制作成连线时工艺的兼容性,以及金属层在器件使用中的稳定性。
基于此,本发明在制作金属层的时候,将一层金属分成三层金属来进行淀积,上述三层金属各有各的功能,在一起整体形成金属连线。
可参考地,本申请发明的半导体金属层的制备方法包括以下步骤:将硅片进行清洗和干燥,采用磁控溅射方式于干燥后的硅片表面依次制备铂层、钼层和硅铝层;
硅铝层中含有的硅与铝的质量比大于0.8:100且小于1.2:100。
其中,铂层主要用作接触层。目前常用的晶体管管芯或者集成电路管芯制成后,需在基区和发射区上制备欧姆接触电极,有利于防止出现整流接触,形成低阻的欧姆接触。
钼层主要用作阻挡层。本发明以金属钼层作为铝层的下层,其一,钼与硅有良好的粘附性,其二,钼的电阻与铝的电阻值接近,与铝的粘附性也比较好,从而可使两层互联金属结构稳定,并有利于防止出现硅铝互溶的结尖刺。此外,通过将钼层设置在铂层以及硅铝层之间,可在将金属层刻蚀或者腐蚀成线条的时候,钼层和铝硅层可以同时进行,减少生产成本。
硅铝层主要作用连线层。本发明通过在铝的材料中掺杂入适量的硅,而不再使用纯铝作为最上层金属,有利于防止出现结尖刺。
作为列举地,硅铝层中含有的硅与铝的质量比可以为0.82:100、0.85:100、0.9:100、0.95:100、1:100、1.05:100、1.1:100、1.15:100或1.18:100等,也可以为大于0.8:100且小于1.2:100范围内的其它任意值。
通过在金属铝材料中添加上述比例的硅,一方面可以增加铝的硬度,另一方面有利于避免硅片中的硅与金属铝材中的铝互溶,此外,纯铝在淀积过程中,容易发生氧化,而含有一定量硅的铝,可大大降低上述可能,淀积出来的硅铝层质量明显更好。
本发明中,铂层的厚度可以为50nm~100nm,如50nm、55nm、60nm、65nm、70nm、75nm、80nm、85nm、90nm、95nm或100nm等,也可以为50nm~100nm范围内的其它任意值。
若铂层的厚度小于50nm,容易导致形成的肖特基二极管特性不好;铂层的厚度大于100nm,容易导致多余铂层处理不净。
钼层的厚度可以为100nm~200nm,如100nm、110nm、120nm、130nm、140nm、150nm、160nm、170nm、180nm、190nm或200nm等,也可以为100nm~200nm范围内的其它任意值。
若钼层的厚度小于100nm,容易导致粘附性差、硅铝互溶形成结尖刺;若钼层的厚度大于200nm,容易导致二极管正向小电流偏大。
硅铝层的厚度可以为900nm~1600nm,如900nm、950nm、1000nm、1050nm、1100nm、1150nm、1200nm、1250nm、1300nm、1350nm、1400nm、1450nm或1500nm等,也可以为900nm~1500nm范围内的其它任意值。
若硅铝层的厚度小于900nm,容易导致在电路在使用中出现电迁移现象,导致电路失效;若硅铝层的厚度大于1600nm,容易导致金属层与其他台阶层的不匹配。
本发明中,溅射过程包括:
待真空度抽到目标值(≤2.0×10-4Pa),开始准备进行溅射;向真空室充入足够的介质气体(如惰性气体);根据要溅射金属的次序,挨个进行溅射。溅射完后,关闭电源,真空室放气。
具体的,铂层的溅射条件包括:靶材为铂靶,电流为0.7A~0.9A(如0.7A、0.75A、0.8A、0.85A或0.9A等),充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min(如10r/min、11r/min、12r/min、13r/min或14r/min等)。
钼层的溅射条件包括:靶材为钼靶,电流为1.3A~1.7A(如1.3A、1.4A、1.5A、1.6A或1.7A等),充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min(如10r/min、11r/min、12r/min、13r/min或14r/min等)。
硅铝层的溅射条件包括:靶材为硅铝合金靶,电流为2.6A~2.9A(如2.6A、2.7A、2.8A或2.9A等),充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min(如10r/min、11r/min、12r/min、13r/min或14r/min等)。
上述溅射过程将各金属层的电流控制在各自范围内,有利于避免出现金属层异常,比如因为电流增大导致溅射的分子变成分子团的形式,金属层变粗糙,或者溅射电流增大会使原来硅铝中的硅直接融合成硅瘤等,使得我们在溅射中得到与原来的靶材相同的金属。工件转速控制在上述范围可控制沉积速率、台阶覆盖性以及金属层的致密性。
本发明中,清洗过程可包括:
采用温度为125℃~135℃(如125℃、130℃或135℃等)的第一清洗液对硅片进行第一次清洗8min~12min(如8min、9min、10min、11min或12min等),随后用去离子水进行第一次冲洗;其中,第一清洗液包括体积比为1.5:1至1.7:1(如1.5:1、1.55:1、1.6:1、1.65:1或1.7:1等)的硫酸和双氧水。其中,硫酸的浓度示例性地可以为98%,双氧水的浓度示例性地可以为30%。
采用温度为105℃~115℃(如105℃、110℃或115℃等)的第二清洗液进行第二次清洗8min~12min(如8min、9min、10min、11min或12min等),随后用去离子水进行第二次冲洗;其中,第二清洗液包括体积比为2:1:5.5至2:1:6.5(如2:1:5.5、2:1:6或2:1:6.5等)的盐酸、双氧水和水。
采用漂洗液进行漂洗120s~200s(如120s、140s、160s、180s或200s等),随后鼓氮冲水4min~6min(如4min、5min或6min等),再用去离子水进行第三次冲洗8min~12min(如8min、9min、10min、11min或12min等);其中,漂洗液包括体积比为100:0.5至100:1.5(如100:0.5、100:1或100:1.5等)的水和氢氟酸。上述氢氟酸的浓度示例性地可以为48wt%~50wt%(如48wt%、49wt%或50wt%等)。
通过上述清洗过程,可使硅片具有较高的干净程度,防止出现金属层脱落等现象。其中,漂洗过程可漂去自然生长的氧化层。
在一些实施方式中,可采用温度为130℃的第一清洗液对硅片进行第一次清洗10min,随后用去离子水进行第一次冲洗10min;其中,第一清洗液由体积比为1.6:1的硫酸和双氧水组成,该硫酸的浓度为98%,双氧水的浓度为30%。接着,采用温度为110℃的第二清洗液进行第二次清洗10min,随后用去离子水进行第二次冲洗10min;其中,第二清洗液为体积比由2:1:6的盐酸、双氧水和水组成。接着,采用漂洗液进行漂洗160s,随后鼓氮冲水5min,再用去离子水进行第三次冲洗10min;其中,漂洗液由体积比为100:1的水和氢氟酸组成。随后,可将第三次冲洗后的硅片放入甩干机中,于转速为1200r/min的条件下甩干。
本发明中,干燥过程可包括:将清洗结束后的硅片于小于或等于8×10-4Pa的真空度下进行升温烘烤直至温度为150℃~200℃(如150℃、160℃、170℃、180℃、190℃或200℃等)。
上述干燥处理与金属层粘附性密切相关,通过在磁控溅射前,将硅片在高真空下进行烘烤,可以让临界的硅表面更加干燥且干净,并且不会在空气中再次生长氧化层,有利于得到优良粘附性的金属层。经过上述干燥处理不仅有利于获得良好的粘附性,而且还能防止在干净的硅片表面生长多余的氧化层从而形成夹层的问题。
在一些实施方式中,可将洗净的硅片装进真空室,开始抽真空;待抽到一定的真空度(小于或等于8×10-4Pa)之后,开始对芯片表面进行烘烤;
待真空室达到150℃~200℃,关闭烘烤,待真空室及硅片降温,可防止后续高温溅射导致的金属层溅射直接氧化。
承上,本发明提供的方法既能形成良好的欧姆接触,又不影响整个金属层的电阻率。并且,整体金属层的厚度与硅片淀积金属前的氧化层厚度比较匹配,可以完美覆盖氧化层台阶。整体金属层的台阶厚度,可以被钝化层(指芯片制作完成之后,保护芯片的最上面一层的磷硅玻璃、氮化硅或者其他保护层)完美覆盖,并且不会因为应力导致的钝化层开裂。此外,金属层的表面光亮、干净,不会因为结尖刺而出现漏电,而且金属层与氧化层的粘附性好,拉力能达到12g及以上。
在一些实施方式中,本发明提供的上述制备方法可用于改善金属铝层与硅片粘附性,也可用于改善半导体出现结尖刺的问题。
相应地,本发明还提供了一种半导体器件,其包括由上述制备方法制备得到的金属层,具有该金属层的半导体器件可具有较高的可靠性和稳定性。
以下结合实施例对本发明的特征和性能作进一步的详细描述。
实施例1
本实施例提供一种半导体金属层的制备方法,包括以下步骤:
S1:硅片清洗。
S11:采用温度为130℃的第一清洗液对硅片进行第一次清洗10min,随后用去离子水进行第一次冲洗10min;其中,第一清洗液由体积比为1.6:1的硫酸和双氧水组成,该硫酸的浓度为98%,双氧水的浓度为30%。
S12:采用温度为110℃的第二清洗液进行第二次清洗10min,随后用去离子水进行第二次冲洗10min;其中,第二清洗液为体积比由2:1:6的盐酸、双氧水和水组成。
S13:采用漂洗液进行漂洗160s,随后鼓氮冲水5min,再用去离子水进行第三次冲洗10min;其中,漂洗液由体积比为100:1的水和氢氟酸组成。
S14:将第三次冲洗后的硅片放入甩干机中,于转速为1200r/min的条件下甩干。
S2:硅片干燥。
将洗净的硅片装进真空室,开始抽真空;待抽到真空度为8×10-4Pa后,开始对芯片表面进行烘烤,直至真空室达到180℃,关闭烘烤以使真空室及硅片降温至室温(20℃~24℃)。
S3:采用磁控溅射方式制备金属层。
真空度抽到2.0×10-4Pa,向真空室内充入惰性气体,于清洗以及干燥后的硅片表面,采用磁控溅射方式依次制备铂层、钼层和硅铝层。硅铝层中,硅与铝的质量比为1:100。溅射完后,关闭电源,真空室放气。
其中,铂层的溅射条件包括:靶材为铂靶,电流为0.8A,充介质气体并保持真空度≤2.5Pa,工件转速为12r/min。
钼层的溅射条件包括:靶材为钼靶,电流为1.5A,充介质气体并保持真空度≤2.5Pa,工件转速为12r/min。
硅铝层的溅射条件包括:靶材为硅铝合金靶,电流为2.8A,充介质气体并保持真空度≤2.5Pa,工件转速为12r/min。
本实施例制备得到的金属层中铂层的厚度为80nm,钼层的厚度为150nm,硅铝层的厚度为1200nm。
实施例2
本实施例提供一种半导体金属层的制备方法,包括以下步骤:
S1:硅片清洗。
S11:采用温度为125℃的第一清洗液对硅片进行第一次清洗8min,随后用去离子水进行第一次冲洗10min;其中,第一清洗液由体积比为1.5:1的硫酸和双氧水组成,该硫酸的浓度为98%,双氧水的浓度为30%。
S12:采用温度为105℃的第二清洗液进行第二次清洗8min,随后用去离子水进行第二次冲洗10min;其中,第二清洗液为体积比由2:1:5.5的盐酸、双氧水和水组成。
S13:采用漂洗液进行漂洗120s,随后鼓氮冲水4min,再用去离子水进行第三次冲洗8min;其中,漂洗液由体积比为100:0.5的水和氢氟酸组成。
S14:将第三次冲洗后的硅片放入甩干机中,于转速为1200r/min的条件下甩干。
S2:硅片干燥。
将洗净的硅片装进真空室,开始抽真空;待抽到真空度为8×10-4Pa后,开始对芯片表面进行烘烤,直至真空室达到150℃,关闭烘烤以使真空室及硅片降温至室温(20℃~24℃)。
S3:采用磁控溅射方式制备金属层。
真空度抽到2.0×10-4Pa,向真空室内充入惰性气体,于清洗以及干燥后的硅片表面,采用磁控溅射方式依次制备铂层、钼层和硅铝层。硅铝层中,硅与铝的质量比为1:100。溅射完后,关闭电源,真空室放气。
其中,铂层的溅射条件包括:靶材为铂靶,电流为0.7A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min。
钼层的溅射条件包括:靶材为钼靶,电流为1.3A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min。
硅铝层的溅射条件包括:靶材为硅铝合金靶,电流为2.6A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min。
实施例3
本实施例提供一种半导体金属层的制备方法,包括以下步骤:
S1:硅片清洗。
S11:采用温度为135℃的第一清洗液对硅片进行第一次清洗12min,随后用去离子水进行第一次冲洗10min;其中,第一清洗液由体积比为1.7:1的硫酸和双氧水组成,该硫酸的浓度为98%,双氧水的浓度为30%。
S12:采用温度为115℃的第二清洗液进行第二次清洗12min,随后用去离子水进行第二次冲洗10min;其中,第二清洗液为体积比由2:1:6.5的盐酸、双氧水和水组成。
S13:采用漂洗液进行漂洗200s,随后鼓氮冲水6min,再用去离子水进行第三次冲洗12min;其中,漂洗液由体积比为100:1.5的水和氢氟酸组成。
S14:将第三次冲洗后的硅片放入甩干机中,于转速为1200r/min的条件下甩干。
S2:硅片干燥。
将洗净的硅片装进真空室,开始抽真空;待抽到真空度为8×10-4Pa后,开始对芯片表面进行烘烤,直至真空室达到200℃,关闭烘烤以使真空室及硅片降温至室温(20℃~24℃)。
S3:采用磁控溅射方式制备金属层。
真空度抽到2.0×10-4Pa,向真空室内充入惰性气体,于清洗以及干燥后的硅片表面,采用磁控溅射方式依次制备铂层、钼层和硅铝层。硅铝层中,硅与铝的质量比为1:100。溅射完后,关闭电源,真空室放气。
其中,铂层的溅射条件包括:靶材为铂靶,电流为0.9A,充介质气体并保持真空度≤2.5Pa,工件转速为14r/min。
钼层的溅射条件包括:靶材为钼靶,电流为1.7A,充介质气体并保持真空度≤2.5Pa,工件转速为14r/min。
硅铝层的溅射条件包括:靶材为硅铝合金靶,电流为2.9A,充介质气体并保持真空度≤2.5Pa,工件转速为14r/min。
实施例4
本实施例与实施例1的区别在于:硅铝层中,硅与铝的质量比为0.85:100。
实施例5
本实施例与实施例1的区别在于:硅铝层中,硅与铝的质量比为1.15:100。
实施例6
本实施例与实施例1的区别在于:金属层中铂层的厚度为50nm,钼层的厚度为200nm,硅铝层的厚度为1250nm。
实施例7
本实施例与实施例1的区别在于:金属层中铂层的厚度为100nm,钼层的厚度为100nm,硅铝层的厚度为900nm。
对比例1
本对比例与实施例1的区别在于:S3步骤为磁控溅射制备金属铝层。
对比例2
本对比例与实施例1的区别在于:S3步骤为磁控溅射制备铝硅铜层。
对比例3
本对比例与实施例1的区别在于:S3中,硅铝层中硅与铝的质量比为0.6:100。
对比例4
本对比例与实施例1的区别在于:S3中,硅铝层中硅与铝的质量比为1.5:100。
对比例5
本对比例与实施例1的区别在于:铝硅层的厚度为800nm。
对比例6
本对比例与实施例1的区别在于:铂层的厚度为200nm。
对比例7
本对比例与实施例1的区别在于:钼层的厚度为300nm。
对比例8
本对比例与实施例1的区别在于:硅铝层的溅射电流为2A。
对比例9
本对比例与实施例1的区别在于:硅铝层的溅射电流为3.2A。
对比例10
本对比例与实施例1的区别在于:硅铝层的工件转速为8r/min。
对比例11
本对比例与实施例1的区别在于:硅铝层的工件转速为15r/min。
对比例12
本对比例与实施例1的区别在于:干燥是于空气氛围下进行。
试验例
①、以实施例1以及对比例1为例,将所得的两个具有金属层的硅片试样进行光刻以及合金化处理,合金化处理后进行表面镜检,其结果如图1和图2所示。
由图1可以看出,硅铝层光亮,没有合金点。
由图2可以看出,铝层有合金点。
②、以实施例1为例,按实施例1的方法制备3个样品,分别对3个样品其进行拉力试验,也即先将制备有金属层的硅片进行压焊,然后进行拉力测试,其结果如表1所示。
上述拉力测试的具体方法如下:对管芯进行封装压焊,接着对压焊完成的引线进行拉力实验(破坏性实验),测试拉力强度。
表1测试结果
其中,1腿至20腿分别指样品的管脚,“a”代表芯片根部断裂,“b”代表芯片根部脱落,“c”代表阴险中坚断裂,“d”代表管座根部断裂,“e”代表管座根部脱落,“/”代表此管脚为空脚。备注:其中“a”,“c”,“d”都是合格的失效模式。
由表1可以看出,本发明实施例1提供的方案对应的整体拉力达到9g以上,满足使用要求的不低于6g。
③、按上述②中相同的方法对实施例2~7以及对比例1~12的样品进行拉力试验,其结果如表2所示。
表2测试结果
由表2可以看出,本发明实施例制备的样品较对比例制备的样品具有更高的拉力。
综上所述,本发明提供的方法能够用于改善金属铝层与硅片粘附性,也可用于改善半导体结尖刺的产生,具有通过该方法得到的金属层的半导体器件可具有较高的可靠性和稳定性。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种半导体金属层的制备方法,其特征在于,包括以下步骤:将硅片进行清洗和干燥,采用磁控溅射方式于干燥后的硅片表面依次制备铂层、钼层和硅铝层;
所述硅铝层中含有的硅与铝的质量比大于0.8:100且小于1.2:100;
所述铂层的厚度为50nm~100nm;所述钼层的厚度为100nm~200nm,所述硅铝层的厚度为900nm~1600nm;
所述铂层的溅射条件包括:靶材为铂靶,电流为0.7A~0.9A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min;
所述钼层的溅射条件包括:靶材为钼靶,电流为1.3A~1.7A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min;
所述硅铝层的溅射条件包括:靶材为硅铝合金靶,电流为2.6A~2.9A,充介质气体并保持真空度≤2.5Pa,工件转速为10r/min~14r/min。
2.根据权利要求1所述的制备方法,其特征在于,清洗过程包括:
采用温度为125℃~135℃的第一清洗液对硅片进行第一次清洗8min~12min,随后用去离子水进行第一次冲洗;其中,所述第一清洗液包括体积比为1.5:1至1.7:1的硫酸和双氧水;
采用温度为105℃~115℃的第二清洗液进行第二次清洗8min~12min,随后用去离子水进行第二次冲洗;其中,所述第二清洗液包括体积比为2:1:5.5至2:1:6.5的盐酸、双氧水和水;
采用漂洗液进行漂洗120s~200s,随后鼓氮冲水4min~6min,再用去离子水进行第三次冲洗8min~12min;其中,所述漂洗液包括体积比为100:0.5至100:1.5的水和氢氟酸。
3.根据权利要求2所述的制备方法,其特征在于,干燥过程包括:将清洗结束后的硅片于小于或等于8×10-4Pa的真空度下进行升温烘烤直至温度为150℃~200℃。
4.一种如权利要求1~3任一项所述的制备方法在改善金属铝层与硅片粘附性中的应用。
5.一种如权利要求1~3任一项所述的制备方法在改善半导体结尖刺中的应用。
6.一种半导体器件,其特征在于,所述半导体器件包括权利要求1~3任一项所述的制备方法制备得到的金属层。
CN202410757399.1A 2024-06-13 2024-06-13 一种半导体金属层的制备方法及其应用 Active CN118326330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410757399.1A CN118326330B (zh) 2024-06-13 2024-06-13 一种半导体金属层的制备方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410757399.1A CN118326330B (zh) 2024-06-13 2024-06-13 一种半导体金属层的制备方法及其应用

Publications (2)

Publication Number Publication Date
CN118326330A CN118326330A (zh) 2024-07-12
CN118326330B true CN118326330B (zh) 2024-08-16

Family

ID=91768133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410757399.1A Active CN118326330B (zh) 2024-06-13 2024-06-13 一种半导体金属层的制备方法及其应用

Country Status (1)

Country Link
CN (1) CN118326330B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412397A (zh) * 2012-06-28 2015-03-11 首尔伟傲世有限公司 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法
CN105296945A (zh) * 2015-11-13 2016-02-03 有研亿金新材料有限公司 一种铝合金溅射靶材及其制备方法
CN112542435A (zh) * 2020-12-04 2021-03-23 上海擎茂微电子科技有限公司 一种防止表面金属层脱焊的半导体装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20070093006A1 (en) * 2005-10-24 2007-04-26 Basol Bulent M Technique For Preparing Precursor Films And Compound Layers For Thin Film Solar Cell Fabrication And Apparatus Corresponding Thereto
US10224285B2 (en) * 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104412397A (zh) * 2012-06-28 2015-03-11 首尔伟傲世有限公司 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法
CN105296945A (zh) * 2015-11-13 2016-02-03 有研亿金新材料有限公司 一种铝合金溅射靶材及其制备方法
CN112542435A (zh) * 2020-12-04 2021-03-23 上海擎茂微电子科技有限公司 一种防止表面金属层脱焊的半导体装置及其制造方法

Also Published As

Publication number Publication date
CN118326330A (zh) 2024-07-12

Similar Documents

Publication Publication Date Title
US6387821B1 (en) Method of manufacturing a semiconductor device
US10665503B2 (en) Semiconductor reflow processing for feature fill
US6521523B2 (en) Method for forming selective protection layers on copper interconnects
KR100274138B1 (ko) 신규한바이어홀프로파일및그제조방법
CN101030568B (zh) 半导体器件和金属互连
TWI270174B (en) Method of reducing process steps in metal line protective structure formation
US20070037385A1 (en) Metal interconnect structure and method
WO2005094515A2 (en) Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits
JPH11307530A (ja) 半導体装置及びその製造方法
CN118326330B (zh) 一种半导体金属层的制备方法及其应用
US11887888B2 (en) Multi-pass plating process with intermediate rinse and dry
JP2009238896A (ja) 半導体集積回路装置の製造方法
US6821882B2 (en) Semiconductor device manufacturing method for improving adhesivity of copper metal layer to barrier layer
US6927167B2 (en) Method for manufacturing semiconductor device having controlled surface roughness
KR20050000575A (ko) 반도체 소자의 금속배선 형성 방법
JPH05121357A (ja) 半導体デバイスの製造方法
CN108376676B (zh) 一种具有多孔介质层的金属互连结构
CN101645415A (zh) 金属连线的制造方法
Colgan Selective CVD-W for capping damascene Cu lines
JP2001160590A (ja) 配線の形成方法及び半導体装置の製造方法
JP4219215B2 (ja) 電子デバイスの製造方法
US6881590B2 (en) Re-performable spin-on process
US20040203228A1 (en) Method of forming a tungsten plug
KR100617047B1 (ko) 반도체 소자의 금속배선 형성방법
TW414978B (en) Method of improving adhesion between copper and dielectric material

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant